[go: up one dir, main page]

JP2001109436A - マトリクス型表示装置 - Google Patents

マトリクス型表示装置

Info

Publication number
JP2001109436A
JP2001109436A JP28823799A JP28823799A JP2001109436A JP 2001109436 A JP2001109436 A JP 2001109436A JP 28823799 A JP28823799 A JP 28823799A JP 28823799 A JP28823799 A JP 28823799A JP 2001109436 A JP2001109436 A JP 2001109436A
Authority
JP
Japan
Prior art keywords
display
signal
electrodes
flops
flip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP28823799A
Other languages
English (en)
Inventor
Hiromasa Sugano
裕雅 菅野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Oki Electric Industry Co Ltd
Original Assignee
Oki Electric Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Electric Industry Co Ltd filed Critical Oki Electric Industry Co Ltd
Priority to JP28823799A priority Critical patent/JP2001109436A/ja
Priority to US09/544,465 priority patent/US6542139B1/en
Publication of JP2001109436A publication Critical patent/JP2001109436A/ja
Withdrawn legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3685—Details of drivers for data electrodes
    • G09G3/3688—Details of drivers for data electrodes suitable for active matrices only
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3674—Details of drivers for scan electrodes
    • G09G3/3677—Details of drivers for scan electrodes suitable for active matrices only
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0202—Addressing of scan or signal lines
    • G09G2310/0205—Simultaneous scanning of several lines in flat panels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2340/00—Aspects of display data processing
    • G09G2340/04—Changes in size, position or resolution of an image
    • G09G2340/0407—Resolution change, inclusive of the use of different resolutions for different screen areas
    • G09G2340/0414—Vertical resolution change
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2340/00—Aspects of display data processing
    • G09G2340/04—Changes in size, position or resolution of an image
    • G09G2340/0407—Resolution change, inclusive of the use of different resolutions for different screen areas
    • G09G2340/0421—Horizontal resolution change

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

(57)【要約】 【課題】 簡単な回路構成で画面の拡大表示が可能な液
晶表示装置等のマトリクス型表示装置を提供する。 【解決手段】 シフト部５０は１０２４個のＦＦ（フリ
ップフロップ）を有し、モード信号ＭＯＤで拡大表示モ
ードが指定されると、ＳＷ（アナログスイッチ）によっ
て２個のＦＦに対して１個のＦＦが並列に接続される。
これにより、６４０画素のＲＧＢデータが、９６０個の
表示電圧Ｓ１〜Ｓ960 に拡大され、液晶パネル４０のＹ
電極Ｙ１〜Ｙ960 に与えられる。シフト部６０は７６８
個のＦＦを有し、拡大表示モードが指定されると、ＳＷ
によって２個のＦＦに対して１個のＦＦが並列に接続さ
れる。これにより、４８０行の走査信号から７２０行の
走査電圧Ｇ１〜Ｇ720 が生成され、液晶パネル４０のＸ
電極Ｘ１〜Ｘ720 に与えられる。これにより、縦横１．
５倍に拡大された画面表示が行われる。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、液晶表示装置（以
下、「ＬＣＤ」という）等のマトリクス型表示装置、特
に画面の拡大表示技術に関するものである。
【０００２】
【従来の技術】図２は、従来のＬＣＤの構成図である。
このＬＣＤは、パーソナル・コンピュータ（以下、「Ｐ
Ｃ」という）等から与えられる映像信号を、横１０２４
画素×縦７６８画素のカラー画面に表示するものであ
り、制御回路１０、表示信号回路２０、走査信号回路３
０、及び液晶パネル４０で構成されている。制御回路１
０の入力側には、図示しないＰＣから、Ｒ，Ｇ，Ｂ信号
で構成される赤、緑、青のカラー映像信号、これらの
Ｒ，Ｇ，Ｂ信号のサンプリングのタイミングを示すクロ
ック信号ＣＬＫ、水平同期信号ＨＳＹＮ、及び垂直同期
信号ＶＳＹＮが与えられるようになっている。制御回路
１０は、これらの信号に基づいて、表示信号回路２０に
対するスタート信号ＥＩ、クロック信号ＣＫ、ＲＧＢデ
ータ、及びストローブ信号ＳＴＢを生成して出力するも
のである。また、制御回路１０は、走査信号回路３０に
対するスタート信号ＳＴ、及びクロック信号ＣＰを生成
して出力する機能を有している。
【０００３】表示信号回路２０は、横方向の１０２４画
素に対応する１０２４段のシフトレジスタ２１、データ
ラッチ２２，２３、及び表示駆動部２４を有している。
シフトレジスタ２１は、スタート信号ＥＩをクロック信
号ＣＫに従って、順次シフトして保持するものであり、
各段の保持内容がラッチ信号Ｌ１，Ｌ２，…，Ｌ1024と
して、データラッチ２２の各段に与えられるようになっ
ている。データラッチ２２は、制御回路１０から与えら
れたＲＧＢデータを、ラッチ信号Ｌ１〜Ｌ1024に基づい
て保持するものである。データラッチ２３は、データラ
ッチ２２に保持された横方向の１０２４画素のＲＧＢデ
ータを、ストローブ信号ＳＴＢのタイミングで同時に格
納するものである。また、表示駆動部２４は、データラ
ッチ２３に格納された１０２４画素のＲＧＢデータに対
応する表示電圧Ｓ１，Ｓ２，…，Ｓ3072を生成して出力
するものである。
【０００４】走査信号回路３０は、縦方向の７６８画素
を横方向の行単位に順次走査して表示するために、７６
８段のシフトレジスタ３１及び走査駆動部３２を有して
いる。シフトレジスタ３１は、スタート信号ＳＴを初段
のレジスタに走査信号として保持し、以下、クロック信
号ＣＰのタイミングに従って、順次この走査信号をシフ
トするものである。シフトレジスタ３１の各段の内容
は、走査駆動部３２に与えられ、走査電圧Ｇ１，Ｇ２，
…，Ｇ768 として出力されるようになっている。液晶パ
ネル４０は、行方向に等間隔に配列された７６８本のＸ
電極Ｘ１，Ｘ２，…，Ｘ768 と、列方向に等間隔に配列
された１０２４組（但し、各組は、Ｒ，Ｇ，Ｂの３本で
構成されている）のＹ電極Ｙ１，Ｙ２，…，Ｙ3072とを
有している。そして、走査電圧Ｇｊ（但し、ｊ＝１〜７
６８）が印加されたＸ電極Ｘｊと各Ｙ電極Ｙ１〜Ｙ3072
との交差箇所に、それぞれのＹ電極Ｙ１〜Ｙ3072に印加
された表示電圧Ｓ１〜Ｓ3072に応じた行単位のカラー画
素表示が行われるようになっている。
【０００５】このようなＬＣＤにおいて、ＰＣ側からＲ
ＧＢ信号、クロック信号ＣＬＫ、水平同期信号ＨＳＹ
Ｎ、及び水平垂直同期信号ＶＳＹＮが与えられると、制
御回路１０から表示信号回路２０に対して、水平周期の
スタート信号ＥＩに引き続き、クロック信号ＣＫに同期
してＲＧＢデータが１画素単位で順次転送される。シフ
トレジスタ２１では、クロック信号ＣＫに従ってラッチ
信号Ｌ１〜Ｌ1024が生成される。更に、ラッチ信号Ｌ１
〜Ｌ1024に同期して、ＲＧＢデータがデータラッチ２２
に順次保持される。１行分の１０２４画素のＲＧＢデー
タがデータラッチ２２に保持された時点で、制御回路１
０からストローブ信号ＳＴＢが出力される。これによ
り、データラッチ２２内の１行分のＲＧＢデータは、デ
ータラッチ２３に同時に格納される。表示駆動部２４で
は、データラッチ２３に格納された１０２４画素のＲＧ
Ｂデータに基づいて、表示電圧Ｓ１〜Ｓ3072が生成され
て出力される。
【０００６】一方、制御回路１０から走査信号回路３０
に対して、垂直周期毎のスタート信号ＳＴと、このスタ
ート信号ＳＴをシフトして走査信号を生成するためのク
ロック信号ＣＰとが出力される。スタート信号ＳＴが与
えられると、走査信号回路３０のシフトレジスタ３１の
初段の出力信号が表示指定用のレベル“Ｈ”に、次段以
降の出力信号が非表示指定用のレベル“Ｌ”にセットさ
れる。そして、水平周期に対応するクロック信号ＣＰに
同期して、シフトレジスタ３１の各段の出力信号が、順
次１段ずつ後段へシフトされる。シフトレジスタ３１の
各段の出力信号は走査駆動部３２に与えられ、１行毎に
表示／非表示に応じた走査電圧Ｇ１〜Ｇ768 が生成され
て出力される。
【０００７】表示駆動部２４から出力された１行分のＲ
ＧＢデータに対応する表示電圧Ｓ１〜Ｓ3072は、液晶パ
ネル４０のＹ電極Ｙ１〜Ｙ3072に与えられる。また、走
査駆動部３２から出力された走査電圧Ｇ１〜Ｇ768 は、
液晶パネル４０のＸ電極Ｘ１〜Ｘ768 に与えられる。制
御回路１０から表示信号回路２０へ与えられるストロー
ブ信号ＳＴＢと、走査信号回路３０へ与えられるクロッ
ク信号ＣＰのタイミングは、ほぼ同一となっている。こ
のため、走査駆動部３２から出力された走査電圧Ｇｊで
駆動されたＸ電極Ｘｊに対応する１行が、データラッチ
２３に格納された１行分のＲＧＢデータに基づいた表示
電圧Ｓ１〜Ｓ3072によって表示される。また、Ｘ電極Ｘ
ｊ以外のＸ電極は、すべて非表示の状態となる。走査駆
動部３２から順次出力される走査電圧Ｇ１〜Ｇ768 によ
り、Ｘ電極Ｘ１〜Ｘ768 が上から下へ順番に駆動されて
１画面が表示される。
【０００８】
【発明が解決しようとする課題】しかしながら、従来の
ＬＣＤでは、次のような課題があった。例えば、ＣＰか
ら与えられる映像信号が、横６４０画素×縦４８０画素
の表示画面に対応するものであると、横１０２４画素×
縦７６８画素の液晶パネル４０の右側と下側に表示する
べき画素データが存在しない。このため、表示された画
面が小さくなり、かつ表示位置が左上に偏るという課題
があった。これを解決するために、ＬＣＤ側で液晶パネ
ル４０の解像度に対応するフレームメモリと処理装置等
を設け、ＣＰから与えられた映像信号を、この処理装置
によって補間して、横１０２４画素×縦７６８画素の画
面に対応する画素データに変換して表示するという試み
があった。しかし、このような方法では、大容量のフレ
ームメモリと高速度の処理装置が必要となり、コストが
増加するとともに、この処理装置の高速動作のため消費
電力が増加するという課題があった。本発明は、前記従
来技術が持っていた課題を解決し、簡単な回路構成で画
面の拡大表示が可能なＬＣＤ等のマトリクス型表示装置
を提供するものである。
【０００９】
【課題を解決するための手段】前記課題を解決するため
に、本発明の内の第１の発明は、平行に配置されたＭ
（但し、Ｍは複数）本のＸ電極、該Ｘ電極に直交して配
置されたＮ（但し、Ｎは複数）本のＹ電極、及びこれら
のＸ電極及びＹ電極の各交差箇所に設けられた表示素子
を有し、前記Ｎ本のＹ電極と走査電圧で駆動された前記
Ｘ電極との交差箇所に、該各Ｙ電極に印加された表示電
圧に応じてマトリクス型の表示を行う表示手段と、前記
Ｘ電極を順次駆動するための前記走査電圧を生成する走
査駆動手段と、前記走査駆動手段で駆動されるＸ電極に
対応する画像データを保持し、該保持した画像データに
基づいて前記表示電圧を生成して前記各Ｙ電極を駆動す
る表示駆動手段とを備えたマトリクス型表示装置におい
て、前記走査駆動手段と表示駆動手段を次のように構成
している。即ち、走査駆動手段は、Ｍ個のフリップフロ
ップ（以下、「ＦＦ」という）及び該Ｍ個のＦＦの接続
変更を行うためのスイッチを有し、通常表示モード時に
は、前記Ｍ個のＦＦを直列に接続してＭ段のシフトレジ
スタを形成するとともに該Ｍ個のＦＦの各出力信号に基
づいて前記走査電圧を生成し、拡大表示モード時には、
前記Ｍ個のＦＦの一部を一定の割合で並列に接続してｍ
（但し、ｍ＜Ｍ）段のシフトレジスタを形成するととも
に該Ｍ個のＦＦの各出力信号に基づいて前記走査電圧を
生成する構成としている。
【００１０】また、表示駆動手段は、Ｎ個のＦＦ及び該
Ｎ個のＦＦの接続変更を行うためのスイッチを有し、前
記通常表示モード時には、前記Ｎ個のＦＦを直列に接続
してＮ段のシフトレジスタを形成するとともに、該Ｎ個
のＦＦの各出力信号に従って前記画像データを保持して
該画像データに応じた前記表示電圧を生成し、前記拡大
表示モード時には、前記Ｎ個のＦＦの一部を前記一定の
割合で並列に接続してｎ（但し、ｎ＜Ｎ）段のシフトレ
ジスタを形成するとともに、該Ｎ個のＦＦの各出力信号
に従って前記画像データを保持して該画像データに応じ
た前記表示電圧を生成する構成としている。
【００１１】第２の発明は、第１の発明のマトリクス型
表示装置における走査駆動手段及び表示駆動手段におけ
るスイッチを、通常表示モードまたは拡大表示モードを
指定するモード信号によって制御されるアナログスイッ
チ（以下、「ＳＷ」という）で構成している。
【００１２】第１及び第２の発明によれば、以上のよう
にマトリクス型表示装置を構成したので、次のような作
用が行われる。通常表示モードでは、走査駆動手段のＭ
個のＦＦがＳＷ等のスイッチによって直列に接続され、
各ＦＦから順次走査電圧が生成されて表示手段のＸ電極
に与えられる。また、表示駆動手段のＮ個のＦＦがスイ
ッチで直列に接続され、各ＦＦから順次出力される出力
信号によって画像データが保持され、画像データに応じ
た表示電圧が生成されて表示手段のＹ電極に与えられ
る。一方、拡大表示モードでは、走査駆動手段のＭ個の
ＦＦがスイッチによって一定の割合で直列及び並列に接
続され、各ＦＦの出力信号によって走査電圧が生成され
て表示手段のＸ電極に与えられる。また、表示駆動手段
のＮ個のＦＦがスイッチで一定の割合で直列及び並列に
接続され、各ＦＦの出力信号によって画像データが保持
され、画像データに応じた表示電圧が生成されて表示手
段のＹ電極に与えられる。
【００１３】第３の発明は、第１及び第２の発明のマト
リクス型表示装置における走査駆動手段を、縦続接続さ
れた複数のシフト用の集積回路を有し、該集積回路の接
続位置に対応する選択信号により、前記拡大表示モード
時には先頭部または後尾部の非表示領域に対する走査電
圧の出力を同時駆動する構成としている。第４の発明
は、第３の発明のマトリクス型表示装置における走査駆
動手段の複数の集積回路に対する選択信号を、該集積回
路に供給する電源電圧または接地電圧から直接与えるよ
うにしている。第３及び第４の発明によれば、第１及び
第２の発明のマトリクス型表示装置における走査駆動手
段において次のような作用が行われる。走査駆動手段内
の縦続接続された複数のシフト用の集積回路には、その
接続位置に対応する選択信号が、例えばこの集積回路と
同一の電源及び接地電圧から直接与えられる。そして、
拡大表示モード時には、選択信号に基づいて先頭部及び
後尾部の非表示領域に対する走査電圧の出力が停止され
る。
【００１４】
【発明の実施の形態】第１の実施形態 図１は、本発明の第１の実施形態を示すＬＣＤの構成図
であり、図２の従来のＬＣＤと共通の要素には共通の符
号が付されている。このＬＣＤは、図２の従来のＬＣＤ
と同様に、ＰＣ等から与えられる映像信号を、横１０２
４画素×縦７６８画素のカラー画面に表示するものであ
るが、従来の通常表示モードに加えて、例えば横６４０
画素×縦４８０画素の映像信号を、縦横方向にそれぞれ
１．５倍に拡大し、横９６０画素×縦７２０画素の画面
表示を行う拡大表示モードを有している。このＬＣＤ
は、制御回路１０、表示駆動手段（例えば、表示信号回
路）２０Ａ、走査駆動手段（例えば、走査信号回路）３
０Ａ、及び表示手段（例えば、液晶パネル）４０で構成
されている。
【００１５】制御回路１０の入力側は、図示しないＰＣ
に接続され、Ｒ，Ｇ，Ｂ信号で構成される赤、緑、青の
カラー映像信号、これらのＲ，Ｇ，Ｂ信号のサンプリン
グのタイミングを示すクロック信号ＣＬＫ、水平同期信
号ＨＳＹＮ、及び垂直同期信号ＶＳＹＮが与えられるよ
うになっている。制御回路１０は、クロック信号ＣＬ
Ｋ、水平同期信号ＨＳＹＮ、及びＲ，Ｇ，Ｂ信号に基づ
いて、表示信号回路２０Ａに対するスタート信号ＥＩ、
クロック信号ＣＫ、Ｒ，Ｇ，Ｂデータ、及びストローブ
信号ＳＴＢを生成して出力するものである。また、制御
回路１０は、水平及び垂直同期信号ＨＳＹＮ，ＶＳＹＮ
に基づいて、走査信号回路３０Ａに対するスタート信号
ＳＴ及びクロック信号ＣＰを生成して出力する機能を有
している。表示信号回路２０Ａは、横方向の１０２４画
素に対応する１０２４個のＦＦを有するシフト部５０、
データラッチ２２，２３、及び表示駆動部２４で構成さ
れている。
【００１６】シフト部５０は、制御回路１０から与えら
れるスタート信号ＥＩ及びクロック信号ＣＫの他に、通
常表示または拡大表示の表示モードを指定するためのモ
ード信号ＭＯＤが与えられるようになっている。シフト
部５０は、通常表示モードが指定されたときには、１０
２４個のＦＦを直列に接続して１０２４段のシフトレジ
スタを構成し、拡大表示モードが指定されたときには、
２個のＦＦに対して１個のＦＦを並列に接続し、６８３
段のシフトレジスタを構成するものである。シフト部５
０は、このように構成されたシフトレジスタにより、ス
タート信号ＥＩをクロック信号ＣＫに従って順次シフト
して保持し、各ＦＦの出力信号をラッチ信号Ｌ１，Ｌ
２，…，Ｌ1024として出力するようになっている。シフ
ト部５０の出力側は、データラッチ２２の各段のラッチ
端子に接続されている。データラッチ２２は、制御回路
１０からそのデータ入力側に与えられたＲ，Ｇ，Ｂデー
タを、ラッチ信号Ｌ１〜Ｌ1024に基づいて、逐次保持す
るものである。
【００１７】データラッチ２３は、データラッチ２２に
保持された１行分の１０２４画素のＲ，Ｇ，Ｂデータ
を、ストローブ信号ＳＴＢのタイミングで同時に格納す
るものである。また、表示駆動部２４は、データラッチ
２３に格納された１０２４画素のＲ，Ｇ，Ｂデータに対
応する表示電圧Ｓ１，Ｓ２，…，Ｓ3072を生成して出力
するものである。走査信号回路３０Ａは、縦方向の７６
８行に対応する７６８個のＦＦを有するシフト部６０、
及び走査駆動部３２で構成されている。
【００１８】シフト部６０は、制御回路１０から与えら
れるスタート信号ＳＴ及びクロック信号ＣＰの他に、モ
ード信号ＭＯＤが与えられるようになっている。シフト
部６０は、通常表示モードが指定されたときには、７６
８個のＦＦを直列に接続して７６８段のシフトレジスタ
を構成し、拡大表示モードが指定されたときには、２個
のＦＦに対して１個のＦＦを並列に接続し、５１２段の
シフトレジスタを構成するものである。シフト部６０
は、このように構成されたシフトレジスタにより、スタ
ート信号ＳＴを初段のＦＦに走査信号として保持し、以
下、クロック信号ＣＰのタイミングに従って、上から下
へ順次この走査信号をシフトするものである。各段のＦ
Ｆの出力信号は、走査駆動部３２に与えられて走査電圧
Ｇ１，Ｇ２，…，Ｇ768 が出力されるようになってい
る。
【００１９】液晶パネル４０は、図２中の従来のものと
同様であり、行方向に等間隔に配列された７６８本のＸ
電極Ｘ１，Ｘ２，…，Ｘ768 と、列方向に等間隔に配列
された１０２４組のＹ電極Ｙ１，Ｙ２，…，Ｙ3072とを
有している。Ｙ電極Ｙｉ（但し、ｉ＝１〜３０７２）と
Ｘ電極Ｘｊ（但し、ｊ＝１〜７６８）とが立体的に交差
する各交差箇所には、図示しない薄膜トランジスタ等の
アクティブ素子と液晶表示素子とが形成されている。薄
膜トランジスタのゲート及びソースは、それぞれＸ電極
Ｘｊ及びＹ電極Ｙｉに接続され、ドレインが液晶表示素
子を介して図示しない共通電極に接続されている。液晶
パネル４０のＸ電極Ｘ１〜Ｘ768 は、それぞれ走査駆動
部３２からの走査電圧Ｇ１〜Ｇ768 が印加され、Ｙ電極
Ｙ１〜Ｙ3072は、それぞれ表示駆動部２４からの表示電
圧Ｓ１〜Ｓ3072が印加されるようになっている。そし
て、走査電圧Ｇｊが印加されたＸ電極Ｘｊと各Ｙ電極Ｙ
１〜Ｙ3072との交差箇所に、それぞれのＹ電極Ｙ１〜Ｙ
3072に印加された表示電圧Ｓ１〜Ｓ3072に応じた行単位
のカラー画素表示が行われるようになっている。
【００２０】図３は、図１中の表示信号回路２０Ａの構
成図である。この表示信号回路２０Ａのシフト部５０
は、３４１個の縦続接続されたシフト回路５１1 ，…，
５１341 と、このシフト回路５１341 の後段に接続され
た遅延型ＦＦ５２とで構成されている。各シフト回路５
１1 〜５１341 は同一の構成であり、例えばシフト回路
５１1 は、縦続接続された遅延型ＦＦ５１ａ，５１ｂ，
５１ｃ、及びＳＷ５１ｄで構成されている。初段のシフ
ト回路５１1 の入力側、即ちＦＦ５１ａの入力端子Ｄに
は、スタート信号ＥＩが与えられるようになっている。
ＦＦ５１ａ，５１ｂは縦続接続され、このＦＦ５１ｂの
出力端子Ｑ及び入力端子Ｄが、ＳＷ５１ｄの入力端子
Ａ，Ｂにそれぞれ接続されている。
【００２１】ＳＷ５１ｄの選択端子にはモード信号ＭＯ
Ｄが与えられ、このモード信号ＭＯＤが通常表示モード
を示すレベル“Ｌ”のときには、入力端子Ａが出力側に
接続され、拡大表示モードを示すレベル“Ｈ”のときに
は、入力端子Ｂが出力側に接続されるようになってい
る。ＳＷ５１ｄの出力側は、ＦＦ５１ｃの入力端子Ｄに
接続され、このＦＦ５１ｃの出力端子Ｑが、次段のシフ
ト回路５１2 の入力側に接続されている。また、最終段
のシフト回路５１341 のＦＦ５１ｃの出力端子Ｑは、Ｆ
Ｆ５２の入力端子Ｄに接続されている。各シフト回路５
１1 〜５１341 のＦＦ５１ａ〜５１ｃ、及びＦＦ５２と
のクロック端子Ｃには、クロック信号ＣＫが共通に与え
られるようになっている。各シフト回路５１1 〜５１
341 のＦＦ５１ａ〜５１ｃとＦＦ５２とは、クロック信
号ＣＫに基づいて、データラッチ２２に対するラッチ信
号Ｌ１，Ｌ２，…，Ｌ1024を出力するものであり、これ
らの各シフト回路５１1 〜５１341 のＦＦ５１ａ〜５１
ｃ、及びＦＦ５２の出力端子Ｑが、データラッチ２２を
構成するラッチ２２iR，２２iG，２２iB（但し、ｉ＝１
〜１０２４）の対応するラッチ端子Ｌに接続されてい
る。
【００２２】即ち、初段のシフト回路５１1 のＦＦ５１
ａの出力端子Ｑは、ラッチ２２1R，２２1G，２２1Bのラ
ッチ端子Ｌに、ＦＦ５１ｂの出力端子Ｑは、ラッチ２２
2R，２２2G，２２2Bのラッチ端子Ｌに、ＦＦ５１ｃの出
力端子Ｑは、ラッチ２２3R，２２3G，２２3Bのラッチ端
子Ｌに、それぞれ共通接続されている。以下同様に順番
に接続され、最終段のシフト回路５１341 のＦＦ５１ａ
の出力端子Ｑは、ラッチ２２1021R ，２２1021G ，２２
1021B のラッチ端子Ｌに、ＦＦ５１ｂの出力端子Ｑは、
ラッチ２２1022R ，２２1022G ，２２1022B のラッチ端
子Ｌに、ＦＦ５１ｃの出力端子Ｑは、ラッチ２
２1023R ，２２1023G ，２２1023B のラッチ端子Ｌに、
それぞれ共通接続されている。そして、最後のＦＦ５２
の出力端子Ｑは、ラッチ２２1024R ，２２1024G ，２２
1024B のラッチ端子Ｌに共通接続されている。
【００２３】各ラッチ２２iRは、ラッチ信号Ｌｉに同期
してＲデータを保持するものであり、これらの各ラッチ
２２iRのデータ端子Ｄには、制御回路１０からのＲデー
タが共通に与えられるようになっている。また、各ラッ
チ２２iG，２２iBは、ラッチ信号Ｌｉに同期して、それ
ぞれＧ，Ｂデータを保持するものであり、これらの各ラ
ッチ２２iG，２２iBのデータ端子Ｄには、制御回路１０
からのＧ，Ｂデータがそれぞれ共通に与えられるように
なっている。データラッチ２２の各ラッチ２２iR，２２
iG，２２iBの出力端子Ｑは、データラッチ２３を構成す
るラッチ２３iR，２３iG，２３iBのデータ端子Ｄにそれ
ぞれ接続されている。各ラッチ２３iR，２３iG，２３iB
のラッチ端子Ｌには、制御回路１０からのストローブ信
号ＳＴＢが、共通に与えられるようになっている。更
に、データラッチ２３の各ラッチ２３iR，２３iG，２３
iBの出力端子Ｑは、表示駆動部２４の駆動回路２４iR，
２４iG，２４iBの入力側にそれぞれ接続されており、こ
れらの駆動回路２４iR，２４iG，２４iBの出力側から、
それぞれ赤、青、緑に対応する表示電圧ＳiR、ＳiG，Ｓ
iBが出力されるようになっている。
【００２４】図４は、図１中の走査信号回路３０Ａの構
成図である。この走査信号回路３０Ａのシフト部６０
は、２５６個の縦続接続されたシフト回路６１1 ，…，
６１256 で構成されている。各シフト回路６１1 〜６１
256 は同一の構成であり、例えばシフト回路６１1 は、
縦続接続された遅延型ＦＦ６１ａ，６１ｂ，６１ｃ、及
びＳＷ６１ｄで構成されている。初段のシフト回路６１
1 の入力側、即ちＦＦ６１ａの入力端子Ｄには、スター
ト信号ＳＴが与えられるようになっている。ＦＦ６１
ａ，６１ｂは縦続接続され、このＦＦ６１ｂの出力端子
Ｑ及び入力端子Ｄが、ＳＷ６１ｄの入力端子Ａ，Ｂにそ
れぞれ接続されている。ＳＷ６１ｄの選択端子にはモー
ド信号ＭＯＤが与えられ、このモード信号ＭＯＤが
“Ｌ”のときに入力端子Ａが出力側に接続され、“Ｈ”
のときに入力端子Ｂがこの出力端子Ｃに接続されるよう
になっている。ＳＷ６１ｄの出力側は、ＦＦ６１ｃの入
力端子Ｄに接続されている。ＦＦ６１ｃの出力端子Ｑ
は、次段のシフト回路６１2 の入力側に接続されてい
る。各シフト回路６１1 〜６１256 のＦＦ６１ａ〜６１
ｃのクロック端子Ｃには、クロック信号ＣＰが共通に与
えられるようになっている。
【００２５】各シフト回路６１1 〜６１256 のＦＦ６１
ａ〜６１ｃは、クロック信号ＣＰに基づいて、順次走査
信号を出力するものである。各シフト回路６１1 〜６１
256のＦＦ６１ａ〜６１ｃの出力端子Ｑは、走査駆動部
３２の対応する駆動回路３２ｊ（但し、ｊ＝１〜７６
８）の入力側にそれぞれ接続されている。即ち、初段の
シフト回路６１1 のＦＦ６１ａの出力端子Ｑは、駆動回
路３２１の入力側に接続され、ＦＦ６１ｂ，６１ｃの出
力端子Ｑは、それぞれ駆動回路３２２、３２３の入力側
に接続されている。以下同様に順番に接続され、最終段
のシフト回路６１256 のＦＦ６１ａ〜６１ｃの出力端子
Ｑは、駆動回路３２766 〜３２768 の入力側にそれぞれ
接続されている。そして、駆動回路３２１〜３２76 8 に
より、走査電圧Ｇ１〜Ｇ768 が生成されて出力されるよ
うになっている。
【００２６】次に、図３及び図４を参照しつつ、図１の
動作を通常表示モード（１）、及び拡大表示モード
（２）に分けて説明する。 （１） 通常表示モード 通常表示モードでは、モード信号ＭＯＤは“Ｌ”に設定
され、図３の各シフト回路５１1 ，…，５１341 中のＳ
Ｗ５１ｄにおいて入力端子Ａ側が選択される。これによ
り、シフト部５０では、１０２４個のＦＦ５１ａ等がす
べて直列に接続され、１０２４段のシフトレジスタが形
成される。同様に、図４の各シフト回路６１1 ，…，５
１256 中のＳＷ６１ｄにおいて入力端子Ａ側が選択され
る。これにより、シフト部６０では、７６８個のＦＦ６
１ａ等がすべて直列に接続され、７６８段のシフトレジ
スタが形成される。このような、ＬＣＤにおける表示動
作は、図２の従来のＬＣＤにおける表示動作と同様であ
る。
【００２７】即ち、ＰＣ側から映像信号のＲ，Ｇ，Ｂ信
号、クロック信号ＣＬＫ、水平同期信号ＨＳＹＮ、及び
垂直同期信号ＶＳＹＮが与えられると、制御回路１０か
ら表示信号回路２０Ａに対して、水平周期のスタート信
号ＥＩに引き続き、クロック信号ＣＫに同期してＲ，
Ｇ，Ｂデータが１画素単位で順次転送される。シフト部
５０では、クロック信号ＣＫに従ってラッチ信号Ｌ１〜
Ｌ1024が生成される。更に、ラッチ信号Ｌ１〜Ｌ1024に
同期して、Ｒ，Ｇ，Ｂデータが、データラッチ２２に順
次保持される。１行分の１０２４画素のＲ，Ｇ，Ｂデー
タがデータラッチ２２に保持された時点で、制御回路１
０からストローブ信号ＳＴＢが出力される。これによ
り、データラッチ２２内の１行分のＲ，Ｇ，Ｂデータ
は、データラッチ２３に一括して格納される。表示駆動
部２４では、データラッチ２３に格納された１０２４画
素のＲ，Ｇ，Ｂデータに基づいて、表示電圧Ｓ１〜Ｓ30
72が生成されて出力される。
【００２８】一方、制御回路１０から走査信号回路３０
Ａに対して、垂直周期毎のスタート信号ＳＴと、このス
タート信号ＳＴをシフトして走査信号を生成するための
クロック信号ＣＰとが出力される。スタート信号ＳＴが
与えられると、走査信号回路３０のシフト部６０の初段
のＦＦ６１ａの出力信号が“Ｈ”に、次段以降のＦＦ６
１ｂ等の出力信号が“Ｌ”にセットされる。そして、水
平周期に対応するにクロック信号ＣＰに同期して、シフ
ト部６０の各段のＦＦ６１の出力信号が順次１段ずつ後
段へシフトされる。シフト部６０の各段の出力信号は走
査駆動部３２に与えられ、１行毎に表示／非表示に応じ
た走査電圧Ｇ１〜Ｇ768 が生成されて出力される。
【００２９】表示駆動部２４から出力された１行分の画
素のＲ，Ｇ，Ｂデータに対応する表示電圧（Ｓ1R、Ｓ1
G，Ｓ1B）〜（Ｓ1024R ，Ｓ1024G ，Ｓ1024B ）は、液
晶パネル４０のＹ電極Ｙ１〜Ｙ3072に与えられる。ま
た、走査駆動部３２から出力された走査電圧Ｇ１〜Ｇ76
8 は、液晶パネル４０のＸ電極Ｘ１〜Ｘ768 に与えられ
る。制御回路１０から表示信号回路２０Ａへ与えられる
ストローブ信号ＳＴＢと、走査信号回路３０Ａへ与えら
れるクロック信号ＣＰのタイミングは、ほぼ同一となっ
ている。このため、走査駆動部３２から出力された走査
電圧Ｇｊで駆動されたＸ電極Ｘｊに対応する１行が、デ
ータラッチ２３に格納された１行分のＲ，Ｇ，Ｂデータ
に基づいた表示電圧Ｓ１〜Ｓ3072によって表示される。
また、Ｘ電極Ｘｊ以外のＸ電極は、すべて非表示の状態
となる。走査駆動部３２から順次出力される走査電圧Ｇ
１〜Ｇ768 により、Ｘ電極Ｘ１〜Ｘ768 が上から下へ順
番に駆動されて１画面が表示される。
【００３０】（２） 拡大表示モード 図５及び図６は、それぞれ図３の表示信号回路２０Ａ及
び図４の走査信号回路３０Ａの拡大表示モード時の動作
を示すタイムチャートである。拡大表示モードでは、モ
ード信号ＭＯＤは“Ｈ”に設定される。また、ＣＰから
各水平同期信号ＨＳＹＮ毎に、横方向の６４０画素の映
像信号がクロック信号ＣＬＫに同期して与えられ、更に
４８０個の水平同期信号ＨＳＹＮに対して１個の垂直同
期信号ＶＳＹＮが与えられる。モード信号ＭＯＤが
“Ｈ”に設定されると、図３の各シフト回路５１1 〜５
１ 341 中のＳＷ５１ｄにおいて、入力端子Ｂ側が選択さ
れる。これにより、各シフト回路５１1 〜５１341 にお
けるＦＦ５１ａの出力側には、ＦＦ５１ｂ，５１ｃが並
列に接続され、これらの各シフト回路５１1 〜５１341
では、それぞれ２段のシフトレジスタが形成される。従
って、シフト部５０では、６８３段のシフトレジスタが
形成される。
【００３１】図５の時刻ｔ０においてスタート信号ＥＩ
が立上がり、引き続き時刻ｔ１においてクロック信号Ｃ
Ｋが立上がると、シフト回路５１1 のＦＦ５１ａから出
力されるラッチ信号Ｌ１が“Ｈ”となる。これにより、
データラッチ２２のラッチ２２1R，２２1G，２２1Bに
は、ＲＧＢデータＤ１が保持される。そして、ラッチ２
２１の出力信号Ｅ１は、ＲＧＢデータＤ１となる。時刻
ｔ２におけるクロック信号ＣＫの立上がりにより、シフ
ト回路５１1 のＦＦ５１ａから出力されるラッチ信号Ｌ
１が“Ｌ”となり、ＦＦ５１ｂ，５１ｄから出力される
ラッチ信号Ｌ２，Ｌ３が同時に“Ｈ”となる。これによ
り、データラッチ２２のラッチ２２2R，２２2G，２
２2B、及びラッチ２２3R，２２3G，２２ 3Bには、同じＲ
ＧＢデータＤ２が保持される。そして、ラッチ２２２，
２２３の出力信号Ｅ２，Ｅ３は、同じＲＧＢデータＤ２
となる。
【００３２】各シフト回路５１ｉは、２段のシフトレジ
スタ構成となっているので、２つのＲＧＢデータ
Ｄ2i-1，Ｄ2iの内、ＲＧＢデータＤ2i-1がラッチ２２
3i-2に、ＲＧＢデータＤ2iが２個のラッチ２２3i-1，２
２3iに、それぞれ保持される。そして、時刻ｔ６４０に
おけるクロック信号ＣＫの立上がりで、ラッチ信号Ｌ95
9 ，Ｌ960 が“Ｈ”になると、ラッチ２２959 ，２２
960 にＲＧＢデータＤ640 が保持される。そして、ラッ
チ２２959 ，２２960 の出力信号Ｅ959 ，Ｅ960 は、Ｒ
ＧＢデータＤ640 となる。更に、時刻ｔ６４１におい
て、ストローブ信号ＳＴＢが立上がると、各ラッチ２２
１〜２２960 に保持されていたＲＧＢデータＤ１〜Ｄ64
0 は、データタッチ２３に一括して格納される。データ
タッチ２３に格納されたＲＧＢデータＤ１〜Ｄ640 は、
表示駆動部２４に与えられて表示信号Ｓ１〜Ｓ2880が生
成され、液晶パネル４０の対応するＹ電極Ｙ１〜Ｙ2880
に印加される。このように、横方向の６４０画素のＲＧ
ＢデータＤ１〜Ｄ640 が、９６０画素の表示信号Ｓ１〜
Ｓ2880に拡大されて、液晶パネル４０のＹ電極Ｙ1 〜Ｙ
2880に与えられる。
【００３３】一方、図４の走査信号回路３０Ａにおいて
も、表示信号回路２０Ａとほぼ同様の拡大表示モードの
動作が行われる。即ち、モード信号ＭＯＤが“Ｈ”に設
定されると、図４の各シフト回路６１1〜６１256 中の
ＳＷ６１ｄにおいて、入力端子Ｂ側が選択される。これ
により、各シフト回路６１1 〜６１256 におけるＦＦ６
１ａの出力側には、ＦＦ６１ｂ，６１ｃが並列に接続さ
れ、これらの各シフト回路６１1 〜６１256 では、それ
ぞれ２段のシフトレジスタが形成される。従って、シフ
ト部６０では、５１２段のシフトレジスタが形成され
る。
【００３４】図６の時刻Ｔ０においてスタート信号ＳＴ
が立上がり、引き続き時刻Ｔ１においてクロック信号Ｃ
Ｐが立上がると、シフト回路６１1 のＦＦ６１ａの出力
信号は“Ｈ”となり、走査信号Ｇ１が出力される。時刻
Ｔ２におけるクロック信号ＣＰの立上がりにより、シフ
ト回路６１1 のＦＦ６１ａの出力信号は“Ｌ”となり、
ＦＦ６１ｂ，６１ｃの出力信号が同時に“Ｈ”となる。
これにより、走査信号Ｇ２，Ｇ３が同時に出力される。
各シフト回路６１ｊは、２段のシフトレジスタ構成とな
っているので、クロック信号ＣＰの２個のパルスが与え
られると、１番目のパルスで走査電圧Ｇ3j-2が、２番目
のパルスで２つの走査電圧Ｇ3j-1，Ｇ3jが出力される。
そして、時刻Ｔ480 におけるクロック信号ＣＰの立上が
りで、走査電圧Ｇ719 ，Ｇ720 が出力される。このよう
に、クロック信号ＣＰの４８０個のパルスに対して、７
２０個の走査電圧Ｇ１〜Ｇ720 が生成され、液晶パネル
４０のＸ電極Ｘ1 〜Ｘ720 に与えられる。
【００３５】更に、時刻Ｔ481 において、スタート信号
ＳＴが立上がると、１画面の表示が完了して、表示行は
第１行目に戻る。従って、拡大表示モードにおいては、
ＣＰから与えられた横６４０画素×縦４８０画素の映像
信号は、横９６０画素×縦７２０画素に拡大されて、液
晶パネル４０に表示される。
【００３６】以上のように、この第１の実施形態のＬＣ
Ｄは、通常表示モード時にはすべてのＦＦを直列に接続
し、拡大表示モード時には２個のＦＦに対して１個のＦ
Ｆを並列に接続するためのＳＷを備えたシフト部５０，
６０を有している。これにより、回路規模を殆ど増加せ
ずに、与えられた画面データを１．５倍に拡大して液晶
パネル４０に表示することができるという利点がある。
【００３７】第２の実施形態 図７は、本発明の第２の実施形態を示すＬＣＤの構成図
であり、図１中の要素と共通の要素には共通の符号が付
されている。このＬＣＤは、ＰＣ等から与えられる映像
信号を、そのまま横１０２４画素×縦７６８画素のカラ
ー画面に表示する通常表示モードに加えて、映像信号を
１．２５倍に拡大して表示する１．２５倍表示モード
と、１．６倍に拡大して表示する１．６倍表示モードと
を有している。１．２５倍表示モードは、横８００画素
×縦６００画素の映像信号を、縦横方向に１．２５倍に
拡大し、横１０００画素×縦７５０画素の画面表示を行
うものである。この場合、液晶パネル４０の中央部に画
面が表示され、周辺部には非表示部分が配置されるよう
になっている。
【００３８】１．６倍表示モードは、横６４０画素×縦
４８０画素の映像信号を、縦横方向に１．６倍に拡大
し、横１０２４画素×縦７６８画素の画面表示を行うも
のである。このＬＣＤでは、図１中のシフト部５０，６
０に代えて、それぞれ構成の異なるシフト部７０，８０
を設けている。シフト部７０は、８個のシフト用の集積
回路（例えば、シフト回路）７０ａ，７０ｂ，…，７０
ｈを縦続接続した構成となっており、通常表示モードに
加えて、１．２５倍及び１．６倍表示モードを指定する
ためのモード信号ＭＯＤ１，ＭＯＤ２が与えられるよう
になっている。また、各シフト回路７０ａ〜７０ｈは同
一の回路であるが、配置位置による動作の相違を指定す
るための選択信号ＣＳ０が与えられるようになってい
る。例えば、先頭のシフト回路７０ａには、回路基板の
電源電圧から“Ｈ”、シフト回路７０ｂ〜７０ｈには接
地電圧から“Ｌ”の選択信号ＣＳ０が、それぞれ与えら
れている。
【００３９】シフト部８０は、３個のシフト用の集積回
路（例えば、シフト回路）８０ａ，８０ｂ，８０ｃを縦
続接続した構成となっており、シフト部７０と同様に、
モード信号ＭＯＤ１，ＭＯＤ２が与えられるようになっ
ている。また、各シフト回路８０ａ〜８０ｃは同一の回
路であるが、配置位置による動作の相違を指定するため
の選択信号ＣＳ１，ＣＳ２が与えられるようになってい
る。先頭のシフト回路８０ａには、選択信号ＣＳ１，Ｃ
Ｓ２として、回路基板の電源電圧及び接地電圧から
“Ｈ”，“Ｌ”が与えられている。中間のシフト回路７
０ｂには選択信号ＣＳ１，ＣＳ２として接地電圧から
“Ｌ”が与えられ、終段のシフト回路８０ｃには選択信
号ＣＳ１，ＣＳ２として、それぞれ接地電圧及び電源電
圧から“Ｌ”，“Ｈ”が与えられている。その他の構成
は、図１と同様である。
【００４０】図８は、図７中のシフト回路７０ａの構成
図である。このシフト回路７０ａの基本的な構成は、図
３中のシフト回路５１１とほぼ同様である。即ち、スタ
ート信号ＥＩをクロック信号ＣＫに同期して順次後段に
シフトするための１２８個のＦＦ７１1 ，７１2 ，…，
７１128 と、一部のＦＦ（例えば、ＦＦ７１1 ，７１4
等）を並列に接続するためのＳＷ７２1 ，７２2 ，７２
3 ，…，７２64を有している。尚、この図８では省略し
ているが、各ＦＦ７１1 〜７１128 のクロック端子に
は、クロック信号ＣＫが共通に印加されるようになって
いる。ＳＷ７２1 〜７２64は、制御端子に“Ｌ”が与え
られたときには、直前のＦＦ７１の出力側を直後のＦＦ
７１の入力側に接続し、制御端子に“Ｈ”が与えられた
ときには、直前のＦＦ７１の入力側を直後のＦＦ７１の
入力側に接続するものである。
【００４１】例えば、ＳＷ７２1 の制御端子には、２入
力の論理和ゲート（以下、「ＯＲ」という）７３を介し
て、モード信号ＭＯＤ１，ＭＯＤ２の論理和が与えられ
るようになっている。また、ＳＷ７２2 ，７２3 の制御
端子には、それぞれモード信号ＭＯＤ２，ＭＯＤ１が与
えられるようになっている。１．２５倍表示モードで
は、モード信号ＭＯＤ１を“Ｈ”に設定することによ
り、ＳＷ７２1 〜７２64によって、直列に接続された４
個のＦＦ７１に対して１個のＦＦ７１が並列に接続され
る。そして、４パルスのクロック信号ＣＫに対して、５
個のＦＦ７１から５個のラッチ信号（例えば、Ｌ１〜Ｌ
５）が出力されるようになっている。また、１．６倍表
示モードでは、モード信号ＭＯＤ２を“Ｈ”に設定する
ことにより、直列に接続された５個のＦＦ７１に対して
３個のＦＦ７１が並列に接続される。そして、５パルス
のクロック信号ＣＫに対して、８個のＦＦ７１から８個
のラッチ信号（例えば、Ｌ１〜Ｌ８）が出力されるよう
になっている。
【００４２】更に、このシフト回路７０ａは、スタート
信号ＥＩの接続先を、ＦＦ７１1 またはＦＦ７１13に切
り替えるためのＳＷ７４，７５を有している。ＳＷ７４
の入力側にはスタート信号ＥＩが与えられ、このＳＷ７
４の第１の出力側がＦＦ７１ 1 の入力側に接続されてい
る。ＳＷ７４の第２の出力側はＳＷ７５の第２の入力側
に接続され、このＳＷ７５の第１の入力側にはＳＷ７２
7 の出力側が接続されている。また、ＳＷ７５の出力側
は、ＦＦ７１13の入力側に接続されている。ＳＷ７４，
７５の制御端子には、２入力の論理積ゲート（以下、
「ＡＮＤ」という）７６を介して、モード信号ＭＯＤ１
と選択信号ＣＳ０との論理積が与えられるようになって
いる。これにより、モード信号ＭＯＤ１及び選択信号Ｃ
Ｓ０が“Ｈ”の場合にのみ、スタート信号ＥＩがＦＦ７
１1 〜７１12を通らずに、ＦＦ７１13に直接入力される
ようになっている。
【００４３】図９は、図７中のシフト回路８０ａの構成
図である。このシフト回路８０ａの基本的な構成は、図
８のシフト回路７０ａとほぼ同様である。即ち、スター
ト信号ＳＴをクロック信号ＣＰに同期して順次後段にシ
フトするための２５６個のＦＦ８１1 ，８１2 ，…，８
１256 と、一部のＦＦ（例えば、ＦＦ８１1 ，８１
4 等）を並列に接続するためのＳＷ８２1 ，８２2 ，８
２3 ，…，８２128 を有している。尚、この図９では省
略しているが、各ＦＦ８１1 〜８１256 のクロック端子
には、クロック信号ＣＰが共通に印加されるようになっ
ている。これらのＳＷ８２1 〜８２128 は、制御端子に
“Ｌ”が与えられたときには、直前のＦＦ８１の出力側
を直後のＦＦ８１の入力側に接続し、制御端子に“Ｈ”
が与えられたときには、直前のＦＦ８１の入力側を直後
のＦＦ８１の入力側に接続するものである。
【００４４】例えば、ＳＷ８２1 の制御端子には、２入
力のＯＲ８３を介して、モード信号ＭＯＤ１，ＭＯＤ２
の論理和が与えられるようになっている。また、ＳＷ８
２2，８２3 の制御端子には、それぞれモード信号ＭＯ
Ｄ２，ＭＯＤ１が与えられるようになっている。このよ
うに配置されたＳＷ８２1 〜８２128 により、１．２５
倍表示モードでは、モード信号ＭＯＤ１を“Ｈ”に設定
することにより、直列に接続された４個のＦＦ８１に対
して１個のＦＦ８１が並列に接続される。そして、４パ
ルスのクロック信号ＣＰに対して、５個のＦＦ８１から
５個の走査信号が出力されるようになっている。また、
１．６倍表示モードでは、モード信号ＭＯＤ２を“Ｈ”
に設定することにより、直列に接続された５個のＦＦ８
１に対して３個のＦＦ８１が並列に接続される。そし
て、５パルスのクロック信号ＣＰに対して、８個のＦＦ
８１から８個の走査信号が出力されるようになってい
る。
【００４５】更に、このシフト回路８０ａは、スタート
信号ＳＴの接続先をＦＦ８１1 またはＦＦ８１10に切り
替えるためＳＷ８４，８５を有している。ＳＷ８４の入
力側には、スタート信号ＳＴが与えられ、このＳＷ８４
の第１の出力側がＦＦ８１1の入力側に接続されてい
る。ＳＷ８４の第２の出力側はＳＷ８５の第２の入力側
に接続され、このＳＷ８５の第１の入力側にはＳＷ８２
5 の出力側が接続されている。また、ＳＷ８５の出力側
は、ＦＦ８１10の入力側に接続されている。
【００４６】ＳＷ８４，８５の制御端子には、２入力の
ＡＮＤ８６を介して、モード信号ＭＯＤ１と選択信号Ｃ
Ｓ１との論理積が与えられるようになっている。また、
先頭部のＦＦ８１1 〜８１9 の出力側は、それぞれ２入
力のＯＲ８７1 ，８７2 ，…，８７9 の第１の入力側に
接続されている。ＯＲ８７1 〜８７9 の第２の入力側に
は、ＡＮＤ８６の出力側とマスク信号ＭＡＳＫ１がＡＮ
Ｄ８８で論理積されて与えられている。これにより、拡
大表示モード時には、マスク信号ＭＡＳＫ１によって先
頭部の非表示領域が同時駆動されるようになっている。
【００４７】また、後尾部の９個のＦＦ８１248 ，８１
249 ，…，８１256 の出力側は、それぞれ２入力のＯＲ
８９1 ，８９2 ，…，８９9 の第１の入力側に接続され
ている。ＯＲ８９1 〜８９9 の第２の入力側には、ＡＮ
Ｄ９０，９１によってモード信号ＭＯＤ１、選択信号Ｃ
Ｓ２、及びマスク信号ＭＡＳＫ２の論理積が与えられて
いる。これにより、拡大表示モード時には、マスク信号
ＭＡＳＫ２によって後尾部の非表示領域が同時駆動され
るようになっている。
【００４８】次に、図８及び図９を参照しつつ、図７の
動作を、通常表示モード（１）、１．２５倍表示モード
（２）、及び１．６倍表示モード（３）に分けて説明す
る。 （１） 通常表示モード 通常表示モードでは、モード信号ＭＯＤ１，ＭＯＤ２が
“Ｌ”に設定されるので、図８中の各ＳＷ７２1 〜７２
64により、前段のＦＦ７１の出力側が後段のＦＦ７１の
入力側に接続される。また、スタート信号ＥＩは、ＳＷ
７４によって初段のＦＦ７１1 の入力側に入力されるよ
うに接続される。これにより、各シフト回路７０1 〜７
０8 が１２８段のシフトレジスタ構成となり、図７中の
シフト部７０は、１０２４段のシフトレジスタとなる。
【００４９】同様に、図９中の各ＳＷ８２1 〜８２128
により、前段のＦＦ８１の出力側が後段のＦＦ８１の入
力側に接続される。また、スタート信号ＳＴは、ＳＷ８
４によって初段のＦＦ８１1 の入力側に入力されるよう
に接続される。更に、ＡＮＤ８７1 〜８７9 ，８９1 〜
８９9 の第１の入力側は“Ｈ”となるので、各ＦＦ８１
1 〜８１256 の出力信号は、走査信号としてそのまま走
査駆動部３２へ出力される。これにより、各シフト回路
８０1 〜８０3 が２５６段のシフトレジスタ構成とな
り、図７中のシフト部８０は、７６８段のシフトレジス
タとなる。このような、ＬＣＤにおける表示動作は、図
１に示した第１の実施形態のＬＣＤにおける通常表示モ
ードの動作と同様である。
【００５０】（２） １．２５倍表示モード １．２５倍表示モードでは、モード信号ＭＯＤ１，ＭＯ
Ｄ２が、それぞれ“Ｈ”，“Ｌ”に設定される。また、
ＣＰから各水平同期信号ＨＳＹＮ毎に、横方向の８００
画素の映像信号がクロック信号ＣＫに同期して与えら
れ、更に６００個の水平同期信号ＨＳＹＮに対して１個
の垂直同期信号ＶＳＹＮが与えられる。モード信号ＭＯ
Ｄ１，ＭＯＤ２が、それぞれ“Ｈ”，“Ｌ”となってい
るので、各シフト回路７０1 〜７０8 中のＦＦ７１は、
４個の直列接続に対して１個の割合で並列に接続され
る。これにより、クロック信号ＣＫが４パルス与えられ
ると、５個のＦＦ７１から順次ラッチ信号Ｌｉが出力さ
れ、ＲＧＢデータは、５個のラッチ２２ｉに保持され
る。
【００５１】また、先頭のシフト回路７０1 には、
“Ｈ”の選択信号ＣＳ０が与えられているので、スター
ト信号ＥＩは、１３番目のＦＦ７１13に印加される。こ
のため、ＦＦ７１1 〜７１12からはラッチ信号Ｌ１〜Ｌ
12は出力されず、最初のＲＧＢデータＤ１は、１３番目
のＦＦ７１13に保持される。そして、液晶パネル４０の
３７番目のＹ電極Ｙ37に表示電圧Ｓ37として与えられて
表示される。従って、横方向の８００画素の映像信号は
１０００画素に拡大され、液晶パネル４０のＹ電極Ｙ37
〜Ｙ3036に表示される。同様に、各シフト回路８０1 〜
８０3 中のＦＦ８１は、４個の直列接続に対して１個の
割合で並列に接続される。これにより、クロック信号Ｃ
Ｐが４パルス与えられると、５個のＦＦ８１から５個の
走査信号が出力される。
【００５２】また、先頭のシフト回路８０1 には、
“Ｈ”の選択信号ＣＳ１が与えられているので、スター
ト信号ＳＴは、１０番目のＦＦ８１10に印加される。こ
のため、ＦＦ８１1 〜８１9 からは走査信号は出力され
ず、最初の走査信号は１０番目のＦＦ８１10から走査駆
動部３２に与えられ、液晶パネル４０の１０番目のＸ電
極Ｙ10に、走査電圧Ｇ10として印加される。Ｘ電極Ｘ１
〜Ｘ９はＭＡＳＫ１信号がＯＲ８７1 〜８７9 に入力さ
れ、走査電圧Ｇ１〜Ｇ９は同時のタイミングで出力され
る。
【００５３】一方、後尾のシフト回路８０3 には、
“Ｈ”の選択信号ＣＳ２が与えられている。このため、
Ｘ電極Ｘ760 〜Ｘ768 はＭＡＳＫ２信号がＯＲ８９1 〜
８９9 に入力され、走査電圧Ｇ760 〜Ｇ768 は同時のタ
イミングで出力される。従って、縦方向の６００行の映
像信号は７５０行に拡大されて、液晶パネル４０のＸ電
極Ｘ10〜Ｘ759 に表示される。このように、１．２５倍
表示モードでは、液晶パネル４０の中央部に、縦横とも
に１．２５倍に拡大された画面が表示される。
【００５４】（３） １．６倍表示モード １．６倍表示モードでは、モード信号ＭＯＤ１，ＭＯＤ
２が、それぞれ“Ｌ”，“Ｈ”に設定される。また、Ｃ
Ｐから各水平同期信号ＨＳＹＮ毎に、クロック信号ＣＫ
に同期して横方向の６４０画素の映像信号が与えられ、
更に４８０個の水平同期信号ＨＳＹＮに対して１個の垂
直同期信号ＶＳＹＮが与えられる。モード信号ＭＯＤ
１，ＭＯＤ２が、それぞれ“Ｌ”，“Ｈ”となっている
ので、各シフト回路７０1 〜７０8 中のＦＦ７１は、５
個の直列接続に対して３個の割合で並列に接続される。
これにより、クロック信号ＣＫが５パルス与えられる
と、８個のＦＦ７１から順次ラッチ信号Ｌｉが出力さ
れ、ＲＧＢデータＤｉは、８個のラッチ２２ｉに保持さ
れる。従って、横方向の６４０画素の映像信号は１０２
４画素に拡大され、液晶パネル４０のＹ電極Ｙ1 〜Ｙ10
24に表示される。
【００５５】同様に、各シフト回路８０1 〜８０3 中の
ＦＦ８１は、５個の直列接続に対して３個の割合で並列
に接続される。これにより、クロック信号ＣＰが５パル
ス与えられると、８個のＦＦ８１から順次走査信号が出
力される。従って、縦方向の４８０行の映像信号は７６
８行に拡大されて、液晶パネル４０のＸ電極Ｘ1 〜Ｘ76
7 に表示される。これにより、１．６倍表示モードで
は、液晶パネル４０の表示領域全体に、縦横ともに１．
２５倍に拡大された画面が表示される。
【００５６】以上のように、この第２の実施形態のＬＣ
Ｄは、通常表示モードに加えて、複数の拡大表示モード
に対応可能なシフト部７０，８０を有している。このた
め、回路規模を殆ど増加せずに、与えられた画面データ
を、１．２５倍または１．６倍に拡大して液晶パネル４
０に表示することができるという利点がある。また、シ
フト部７０，８０は、拡大倍率によって非表示部分が発
生するような場合に、表示領域を画面の中央に配置し、
非表示領域を黒表示する機能を有しているので、表示画
面が左上に偏ることがなく、自然な表示ができるという
利点がある。更に、シフト部７０，８０は、それぞれ同
一回路の集積回路によるシフト回路７０ａ，８０ａ等を
縦続接続して構成し、その配置位置による動作の相違を
選択信号ＣＳ０，ＣＳ１，ＣＳ２で指定するようにして
いる。これにより、適用する表示画面の解像度にあわせ
て、必要な個数のシフト回路７０ａ，８０ａを接続する
ことにより、任意の表示画面のサイズに対応可能なシフ
ト部７０，８０を得ることができるという利点がある。
【００５７】なお、本発明は、上記実施形態に限定され
ず、種々の変形が可能である。この変形例としては、例
えば、次の（ａ）〜（ｄ）のようなものがある。 （ａ） 液晶パネル４０の表示領域は横１０２４画素×
縦７６８画素に限定されず、どのようなサイズの表示領
域に対しても同様に適用可能である。 （ｂ） 拡大の倍率は、例示した１．５倍、１．２５
倍、及び１．６倍に限定されず、どのような倍率でも適
用可能である。即ち、ａ／ｂ（但し、ａ＞ｂ）を既約分
数とした場合、ｂ個のＦＦを直列に接続し、これにａ−
ｂ個のＦＦを並列に接続したシフト回路からなるシフト
部を設けることにより、ａ／ｂ倍の表示が可能である。 （ｃ） 液晶パネル４０に代えて、プラズマ・ディスプ
レイ・パネル等のマトリクス型の表示手段を用いても良
い。 （ｄ） ＳＷ（アナログスイッチ）５１ｄ，６１ｄ，７
２，８２に代えて、セレクタ等の論理ゲートを用いても
良い。
【００５８】
【発明の効果】以上詳細に説明したように、第１の発明
によれば、表示モードによってＭ個のＦＦの接続を変え
て異なる段数のシフトレジスタを形成して走査電圧を生
成する走査駆動手段と、表示モードによってＮ個のＦＦ
の接続を変えて異なる段数のシフトレジスタを形成して
画像データに応じた表示電圧を生成するする表示駆動手
段とを有している。このため、マトリクス型表示装置に
おいて、回路規模を増加せずに、画面の拡大表示を行う
ことができる。第２の発明によれば、複数のＦＦの接続
変更に、ＳＷを用いている。このため、接続変更のため
の回路構成が簡素化できる。
【００５９】第３の発明によれば、走査駆動手段を複数
の集積回路を縦続接続して構成するとともに、その接続
位置に対する選択信号を与えることによって、接続位置
毎の動作指定を行うようにしている。このため、任意の
画面サイズの走査駆動手段を容易に構成することができ
る。第４の発明によれば、走査駆動手段を構成する複数
の集積回路に対する選択信号を、その集積回路に供給す
る電源電圧または接地電圧から直接与えるようにしてい
る。このため、走査駆動手段の配線を簡素化することが
できる。
【図面の簡単な説明】
【図１】本発明の第１の実施形態を示すＬＣＤの構成図
である。
【図２】従来のＬＣＤの構成図である。
【図３】図１中の表示信号回路２０Ａの構成図である。
【図４】図１中の走査信号回路３０Ａの構成図である。
【図５】図３の表示信号回路２０Ａの拡大表示モード時
の動作を示すタイムチャートである。
【図６】図４の走査信号回路３０Ａの拡大表示モード時
の動作を示すタイムチャートである。
【図７】本発明の第２の実施形態を示すＬＣＤの構成図
である。
【図８】図７中のシフト回路７０ａの構成図である。
【図９】図７中のシフト回路８０ａの構成図である。
【符号の説明】
１０ 制御回路 ２０Ａ 表示信号回路 ２２，２３ データラッチ ２４ 表示駆動部 ３０Ａ 走査信号回路 ３２ 走査駆動部 ４０ 液晶パネル ５０，６０，７０，８０ シフト部 ５１ａ〜５１ｃ，６１ａ〜６１ｃ，７１，８１ ＦＦ（フリップフロップ） ７０ａ〜７０ｈ，８０ａ〜８０ｃ シフト回路 ７２，７４，７５，８２，８４，８５ＳＷ（アナログス
イッチ）
───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 5C006 AA22 AB01 AC02 AF23 BB12 BC03 BC13 BF03 BF06 BF49 EC05 FA04 FA08 5C080 AA10 BB05 CC03 DD21 DD30 EE21 EE32 FF09 JJ02 JJ04 KK02 5C094 AA15 AA44 AA45 AA52 BA43 CA19 GA10

Claims (4)

    【特許請求の範囲】
  1. 【請求項１】 平行に配置されたＭ（但し、Ｍは複数）
    本のＸ電極、該Ｘ電極に直交して配置されたＮ（但し、
    Ｎは複数）本のＹ電極、及びこれらのＸ電極及びＹ電極
    の各交差箇所に設けられた表示素子を有し、前記Ｎ本の
    Ｙ電極と走査電圧で駆動された前記Ｘ電極との交差箇所
    に、該各Ｙ電極に印加された表示電圧に応じてマトリク
    ス型の表示を行う表示手段と、 前記Ｘ電極を順次駆動するための前記走査電圧を生成す
    る走査駆動手段と、 前記走査駆動手段で駆動されるＸ電極に対応する画像デ
    ータを保持し、該保持した画像データに基づいて前記表
    示電圧を生成して前記各Ｙ電極を駆動する表示駆動手段
    とを備えたマトリクス型表示装置において、 前記走査駆動手段は、Ｍ個のフリップフロップ及び該Ｍ
    個のフリップフロップの接続変更を行うためのスイッチ
    を有し、通常表示モード時には、前記Ｍ個のフリップフ
    ロップを直列に接続してＭ段のシフトレジスタを形成す
    るとともに該Ｍ個のフリップフロップの各出力信号に基
    づいて前記走査電圧を生成し、拡大表示モード時には、
    前記Ｍ個のフリップフロップの一部を一定の割合で並列
    に接続してｍ（但し、ｍ＜Ｍ）段のシフトレジスタを形
    成するとともに該Ｍ個のフリップフロップの各出力信号
    に基づいて前記走査電圧を生成する構成とし、 前記表示駆動手段は、Ｎ個のフリップフロップ及び該Ｎ
    個のフリップフロップの接続変更を行うためのスイッチ
    を有し、前記通常表示モード時には、前記Ｎ個のフリッ
    プフロップを直列に接続してＮ段のシフトレジスタを形
    成するとともに、該Ｎ個のフリップフロップの各出力信
    号に従って前記画像データを保持して該画像データに応
    じた前記表示電圧を生成し、前記拡大表示モード時に
    は、前記Ｎ個のフリップフロップの一部を前記一定の割
    合で並列に接続してｎ（但し、ｎ＜Ｎ）段のシフトレジ
    スタを形成するとともに、該Ｎ個のフリップフロップの
    各出力信号に従って前記画像データを保持して該画像デ
    ータに応じた前記表示電圧を生成する構成としたことを
    特徴とするマトリクス型表示装置。
  2. 【請求項２】 前記走査駆動手段及び前記表示駆動手段
    におけるスイッチは、前記通常表示モードまたは前記拡
    大表示モードを指定するモード信号によって制御される
    アナログスイッチで構成したことを特徴とする請求項１
    記載のマトリクス型表示装置。
  3. 【請求項３】 前記走査駆動手段は、縦続接続された複
    数のシフト用の集積回路を有し、該集積回路の接続位置
    に対応する選択信号により、前記拡大表示モード時には
    先頭部または後尾部の非表示領域に対する走査電圧の出
    力を同時駆動する構成としたことを特徴とする請求項１
    または２記載のマトリクス型表示装置。
  4. 【請求項４】 前記走査駆動手段における複数の集積回
    路に対する選択信号は、該集積回路に供給する電源電圧
    または接地電圧から直接与えることを特徴とする請求項
    ３記載のマトリクス型表示装置。
JP28823799A 1999-10-08 1999-10-08 マトリクス型表示装置 Withdrawn JP2001109436A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP28823799A JP2001109436A (ja) 1999-10-08 1999-10-08 マトリクス型表示装置
US09/544,465 US6542139B1 (en) 1999-10-08 2000-04-07 Matrix type display apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP28823799A JP2001109436A (ja) 1999-10-08 1999-10-08 マトリクス型表示装置

Publications (1)

Publication Number Publication Date
JP2001109436A true JP2001109436A (ja) 2001-04-20

Family

ID=17727619

Family Applications (1)

Application Number Title Priority Date Filing Date
JP28823799A Withdrawn JP2001109436A (ja) 1999-10-08 1999-10-08 マトリクス型表示装置

Country Status (2)

Country Link
US (1) US6542139B1 (ja)
JP (1) JP2001109436A (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003044013A (ja) * 2001-07-31 2003-02-14 Toshiba Corp 駆動回路、電極基板及び液晶表示装置
JP2006072368A (ja) * 2004-09-01 2006-03-16 Magnachip Semiconductor Ltd マルチチャネルシフトレジスタ及びそれを備えるソースドライバ
US7372444B2 (en) 2003-05-26 2008-05-13 Seiko Epson Corporation Semiconductor integrated circuit
US8054276B2 (en) 2007-02-15 2011-11-08 Funai Electric Co., Ltd. Display apparatus and display drive circuit
CN112771605A (zh) * 2018-09-21 2021-05-07 三星电子株式会社 在基于水平同步信号进行放大期间延长时间间隔的电子装置及方法

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6706427B2 (en) * 1999-12-21 2004-03-16 Hoya Corporation Management technique of friction coefficient based on surface roughness, substrate for information recording medium, information recording medium and manufacture method thereof
JP2001331152A (ja) * 2000-05-22 2001-11-30 Nec Corp 液晶表示装置の駆動回路及び該回路で駆動される液晶表示装置
TWI237802B (en) * 2000-07-31 2005-08-11 Semiconductor Energy Lab Driving method of an electric circuit
TW518552B (en) * 2000-08-18 2003-01-21 Semiconductor Energy Lab Liquid crystal display device, method of driving the same, and method of driving a portable information device having the liquid crystal display device
US6987496B2 (en) * 2000-08-18 2006-01-17 Semiconductor Energy Laboratory Co., Ltd. Electronic device and method of driving the same
US7180496B2 (en) 2000-08-18 2007-02-20 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device and method of driving the same
TW514854B (en) * 2000-08-23 2002-12-21 Semiconductor Energy Lab Portable information apparatus and method of driving the same
US7184014B2 (en) * 2000-10-05 2007-02-27 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device
US6747623B2 (en) * 2001-02-09 2004-06-08 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device and method of driving the same
US6985388B2 (en) * 2001-09-17 2006-01-10 Sandisk Corporation Dynamic column block selection
TWI273539B (en) * 2001-11-29 2007-02-11 Semiconductor Energy Lab Display device and display system using the same
JP4067878B2 (ja) * 2002-06-06 2008-03-26 株式会社半導体エネルギー研究所 発光装置及びそれを用いた電気器具
JP4560275B2 (ja) * 2003-04-04 2010-10-13 株式会社半導体エネルギー研究所 アクティブマトリクス型表示装置とその駆動方法
KR100989344B1 (ko) * 2003-09-02 2010-10-25 삼성전자주식회사 데이터 구동 방법 및 그 장치와, 이를 갖는 표시 장치
CN101305415B (zh) * 2005-11-16 2011-06-22 夏普株式会社 液晶显示装置及其驱动方法
TWI350515B (en) * 2006-02-08 2011-10-11 Himax Tech Ltd A new structure of gate driver
TWI404011B (zh) * 2009-03-18 2013-08-01 Pervasive Display Co Ltd 非揮發性顯示模組及非揮發性顯示裝置
JP2011118052A (ja) * 2009-12-01 2011-06-16 Sony Corp 表示装置及び駆動方法
JP6367566B2 (ja) * 2014-01-31 2018-08-01 ラピスセミコンダクタ株式会社 表示デバイスのドライバ
KR102260328B1 (ko) * 2014-11-03 2021-06-04 삼성디스플레이 주식회사 구동 회로 및 그것을 포함하는 표시 장치
TWI616860B (zh) * 2017-06-27 2018-03-01 友達光電股份有限公司 閘極驅動電路及其運作方法
JP2019066770A (ja) * 2017-10-04 2019-04-25 シャープ株式会社 表示駆動装置および表示装置

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5731796A (en) * 1992-10-15 1998-03-24 Hitachi, Ltd. Liquid crystal display driving method/driving circuit capable of being driven with equal voltages
US6118429A (en) * 1993-09-30 2000-09-12 Hitachi, Ltd. Liquid crystal display system capable of reducing and enlarging resolution of input display data
JPH08163472A (ja) * 1994-10-05 1996-06-21 Nippondenso Co Ltd マトリクス型液晶表示装置
JP3542504B2 (ja) * 1997-08-28 2004-07-14 キヤノン株式会社 カラー表示装置
GB2333174A (en) * 1998-01-09 1999-07-14 Sharp Kk Data line driver for an active matrix display

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003044013A (ja) * 2001-07-31 2003-02-14 Toshiba Corp 駆動回路、電極基板及び液晶表示装置
US7372444B2 (en) 2003-05-26 2008-05-13 Seiko Epson Corporation Semiconductor integrated circuit
JP2006072368A (ja) * 2004-09-01 2006-03-16 Magnachip Semiconductor Ltd マルチチャネルシフトレジスタ及びそれを備えるソースドライバ
US8054276B2 (en) 2007-02-15 2011-11-08 Funai Electric Co., Ltd. Display apparatus and display drive circuit
CN112771605A (zh) * 2018-09-21 2021-05-07 三星电子株式会社 在基于水平同步信号进行放大期间延长时间间隔的电子装置及方法
US11538438B2 (en) 2018-09-21 2022-12-27 Samsung Electronics Co., Ltd. Electronic device and method for extending time interval during which upscaling is performed on basis of horizontal synchronization signal

Also Published As

Publication number Publication date
US6542139B1 (en) 2003-04-01

Similar Documents

Publication Publication Date Title
JP2001109436A (ja) マトリクス型表示装置
US5748175A (en) LCD driving apparatus allowing for multiple aspect resolution
JP3129271B2 (ja) ゲートドライバ回路及びその駆動方法、並びにアクティブマトリクス型液晶表示装置
NL1011715C2 (nl) Beeldpuntstuurschakeling, combinatie van een beeldpuntstuurschakeling/deelpunt geïntegreerd element, en vloeistofkristalweergeefapparaat.
JP2585463B2 (ja) 液晶表示装置の駆動方法
JPH0748148B2 (ja) 液晶表示コントローラ、液晶表示装置、及び情報処理装置
JPH1063232A (ja) 液晶表示装置の駆動回路
JP3882678B2 (ja) 表示装置
JPH0736406A (ja) ドットマトリクス型表示装置及びその駆動方法
US6307531B1 (en) Liquid crystal display having driving integrated circuits in a single bank
KR100391734B1 (ko) 블랭킹 기간 중에 블랭킹 데이터가 기입되는 표시 장치
JPH05297827A (ja) 液晶表示装置
JPH09266556A (ja) マトリクス型表示装置
JPH07146666A (ja) 走査電極駆動回路およびそれを用いた画像表示装置
JP2001188504A (ja) 平面表示装置およびその駆動方法
JPH08160904A (ja) 映像表示装置の駆動方法及び駆動回路
JPH0854601A (ja) アクティブマトリクス型液晶表示装置
JP2862332B2 (ja) 液晶表示駆動方式
JP2685079B2 (ja) マトリクス表示装置
JPH11142807A (ja) 液晶駆動回路および液晶駆動方法
JP2001013926A (ja) 表示装置の制御回路
JP2001154639A (ja) 液晶表示装置及びその駆動方法
JPH056152A (ja) 液晶デイスプレイ装置
KR100949435B1 (ko) 액정표시장치의 구동장치 및 구동방법
JP2001005435A (ja) 表示装置の制御回路

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20070109