JP2001084927A - 画像表示装置 - Google Patents
画像表示装置Info
- Publication number
- JP2001084927A JP2001084927A JP25769899A JP25769899A JP2001084927A JP 2001084927 A JP2001084927 A JP 2001084927A JP 25769899 A JP25769899 A JP 25769899A JP 25769899 A JP25769899 A JP 25769899A JP 2001084927 A JP2001084927 A JP 2001084927A
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- display device
- substrate
- image display
- insulating layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000000758 substrate Substances 0.000 claims abstract description 84
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 claims abstract description 34
- 239000010409 thin film Substances 0.000 claims description 72
- 239000004065 semiconductor Substances 0.000 claims description 16
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 12
- 229910021417 amorphous silicon Inorganic materials 0.000 claims description 11
- 230000002093 peripheral effect Effects 0.000 claims description 2
- 229920005591 polysilicon Polymers 0.000 claims description 2
- 239000011159 matrix material Substances 0.000 description 42
- 239000010408 film Substances 0.000 description 39
- 239000010410 layer Substances 0.000 description 38
- 238000000034 method Methods 0.000 description 24
- 238000010586 diagram Methods 0.000 description 15
- 238000004519 manufacturing process Methods 0.000 description 15
- 239000011521 glass Substances 0.000 description 10
- 229910052751 metal Inorganic materials 0.000 description 9
- 239000002184 metal Substances 0.000 description 9
- 230000000694 effects Effects 0.000 description 7
- 125000006850 spacer group Chemical group 0.000 description 7
- 239000011651 chromium Substances 0.000 description 6
- 239000002784 hot electron Substances 0.000 description 6
- 239000004973 liquid crystal related substance Substances 0.000 description 5
- 239000000463 material Substances 0.000 description 5
- 238000000059 patterning Methods 0.000 description 5
- 230000001681 protective effect Effects 0.000 description 5
- 229910004298 SiO 2 Inorganic materials 0.000 description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- 230000001133 acceleration Effects 0.000 description 4
- 230000005684 electric field Effects 0.000 description 4
- 239000010931 gold Substances 0.000 description 4
- 238000002161 passivation Methods 0.000 description 4
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 3
- 239000003513 alkali Substances 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 3
- 239000003990 capacitor Substances 0.000 description 3
- 229910052804 chromium Inorganic materials 0.000 description 3
- 239000002772 conduction electron Substances 0.000 description 3
- 238000007796 conventional method Methods 0.000 description 3
- 238000010894 electron beam technology Methods 0.000 description 3
- 238000005530 etching Methods 0.000 description 3
- 239000011229 interlayer Substances 0.000 description 3
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 3
- 238000007789 sealing Methods 0.000 description 3
- 238000003860 storage Methods 0.000 description 3
- CSCPPACGZOOCGX-UHFFFAOYSA-N Acetone Chemical compound CC(C)=O CSCPPACGZOOCGX-UHFFFAOYSA-N 0.000 description 2
- CDBYLPFSWZWCQE-UHFFFAOYSA-L Sodium Carbonate Chemical compound [Na+].[Na+].[O-]C([O-])=O CDBYLPFSWZWCQE-UHFFFAOYSA-L 0.000 description 2
- 239000008186 active pharmaceutical agent Substances 0.000 description 2
- 239000002585 base Substances 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 2
- 239000012141 concentrate Substances 0.000 description 2
- 238000005520 cutting process Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 230000003071 parasitic effect Effects 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- 230000004044 response Effects 0.000 description 2
- 235000012239 silicon dioxide Nutrition 0.000 description 2
- 239000000377 silicon dioxide Substances 0.000 description 2
- 239000007787 solid Substances 0.000 description 2
- 229910000838 Al alloy Inorganic materials 0.000 description 1
- 101100321669 Fagopyrum esculentum FA02 gene Proteins 0.000 description 1
- 229910052779 Neodymium Inorganic materials 0.000 description 1
- 239000000020 Nitrocellulose Substances 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 238000002048 anodisation reaction Methods 0.000 description 1
- 229910052788 barium Inorganic materials 0.000 description 1
- DSAJWYNOEDNPEQ-UHFFFAOYSA-N barium atom Chemical compound [Ba] DSAJWYNOEDNPEQ-UHFFFAOYSA-N 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 229910052681 coesite Inorganic materials 0.000 description 1
- 238000011109 contamination Methods 0.000 description 1
- 229910052906 cristobalite Inorganic materials 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- PZPGRFITIJYNEJ-UHFFFAOYSA-N disilane Chemical compound [SiH3][SiH3] PZPGRFITIJYNEJ-UHFFFAOYSA-N 0.000 description 1
- 238000005401 electroluminescence Methods 0.000 description 1
- 238000000605 extraction Methods 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 230000005525 hole transport Effects 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 229910003437 indium oxide Inorganic materials 0.000 description 1
- PJXISJQVUVHSOJ-UHFFFAOYSA-N indium(iii) oxide Chemical compound [O-2].[O-2].[O-2].[In+3].[In+3] PJXISJQVUVHSOJ-UHFFFAOYSA-N 0.000 description 1
- 230000006698 induction Effects 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 230000003993 interaction Effects 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 229910052741 iridium Inorganic materials 0.000 description 1
- GKOZUEZYRPOHIO-UHFFFAOYSA-N iridium atom Chemical compound [Ir] GKOZUEZYRPOHIO-UHFFFAOYSA-N 0.000 description 1
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229920001220 nitrocellulos Polymers 0.000 description 1
- -1 or the like is used Inorganic materials 0.000 description 1
- 239000003960 organic solvent Substances 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 239000011241 protective layer Substances 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 230000006641 stabilisation Effects 0.000 description 1
- 238000011105 stabilization Methods 0.000 description 1
- 229910052682 stishovite Inorganic materials 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
- 238000002834 transmittance Methods 0.000 description 1
- 229910052905 tridymite Inorganic materials 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J31/00—Cathode ray tubes; Electron beam tubes
- H01J31/08—Cathode ray tubes; Electron beam tubes having a screen on or from which an image or pattern is formed, picked up, converted, or stored
- H01J31/10—Image or pattern display tubes, i.e. having electrical input and optical output; Flying-spot tubes for scanning purposes
- H01J31/12—Image or pattern display tubes, i.e. having electrical input and optical output; Flying-spot tubes for scanning purposes with luminescent screen
- H01J31/123—Flat display tubes
- H01J31/125—Flat display tubes provided with control means permitting the electron beam to reach selected parts of the screen, e.g. digital selection
- H01J31/127—Flat display tubes provided with control means permitting the electron beam to reach selected parts of the screen, e.g. digital selection using large area or array sources, i.e. essentially a source for each pixel group
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2300/00—Aspects of the constitution of display devices
- G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0243—Details of the generation of driving signals
- G09G2310/0251—Precharge or discharge of pixel before applying new pixel voltage
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0264—Details of driving circuits
- G09G2310/0275—Details of drivers for data electrodes, other than drivers for liquid crystal, plasma or OLED displays, not related to handling digital grey scale data or to communication of data to the pixels by means of a current
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/2007—Display of intermediate tones
- G09G3/2014—Display of intermediate tones by modulation of the duration of a single pulse during which the logic level remains constant
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Cathode-Ray Tubes And Fluorescent Screens For Display (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Electrodes For Cathode-Ray Tubes (AREA)
- Vessels, Lead-In Wires, Accessory Apparatuses For Cathode-Ray Tubes (AREA)
Abstract
(57)【要約】
【課題】 消費電力を低減することができる画像表示装
置を提供する。 【解決手段】 複数個のトランジスタ素子と、前記各ト
ランジスタ素子毎に設けられるとともに、下部電極と、
絶縁層と、上部電極とをこの順番に積層した構造を有
し、前記上部電極に正極性の電圧を印加した際に、前記
上部電極表面から電子を放出する電子源素子と、第１の
方向に設けられる第１の信号線と、前記第１方向と直交
する第２の方向に設けられる第２信号線とを有する第１
の基板と、枠部材と、蛍光体を有する第２の基板とを備
える表示素子を備え、前記各トランジスタ素子と前記各
電子源素子とは、前記第１の信号線と前記第２の信号線
との交差領域に設けられる。
置を提供する。 【解決手段】 複数個のトランジスタ素子と、前記各ト
ランジスタ素子毎に設けられるとともに、下部電極と、
絶縁層と、上部電極とをこの順番に積層した構造を有
し、前記上部電極に正極性の電圧を印加した際に、前記
上部電極表面から電子を放出する電子源素子と、第１の
方向に設けられる第１の信号線と、前記第１方向と直交
する第２の方向に設けられる第２信号線とを有する第１
の基板と、枠部材と、蛍光体を有する第２の基板とを備
える表示素子を備え、前記各トランジスタ素子と前記各
電子源素子とは、前記第１の信号線と前記第２の信号線
との交差領域に設けられる。
Description
【０００１】
【発明の属する技術分野】本発明は、画像表示装置に係
わり、特に、発光素子をマトリクス状に並べ、それらの
発光を制御することによって画像を表示する画像表示装
置に適用して有効な技術に関する。
わり、特に、発光素子をマトリクス状に並べ、それらの
発光を制御することによって画像を表示する画像表示装
置に適用して有効な技術に関する。
【０００２】
【従来の技術】互いに直交する電極群の交点を画素と
し、各画素への印加電圧を調整することによって画像を
表示するマトリクス型表示装置（マトリクス型ディスプ
レイ）には、液晶ディスプレイの他、フィールドエミッ
ション・ディスプレイ（以下、ＦＥＤと称する。）、エ
レクトロルミネセンス・ディスプレイ（ＥＬ）、発光ダ
イオード・ディスプレイ（ＬＥＤ）などが知られてい
る。例えば、ＦＥＤは、特開平４−２８９６４４号公報
に記載されているように、各画素毎に電子放出電子素子
を配置し、そこからの放出電子を真空中で加速した後、
蛍光体に照射し、照射した部分の蛍光体を発光させるも
のである。ＦＥＤ用の電子放出素子の一例として、薄膜
型電子源マトリクスがある。薄膜型電子源とは、絶縁体
に高電界を印加して生成するホットエレクトロンを利用
する電子放出素子である。以下、代表例として、上部電
極−絶縁層−下部電極の３層構造の薄膜で構成されるＭ
ＩＭ（Metal-Insulator-Metal）型電子源について説明
する。
し、各画素への印加電圧を調整することによって画像を
表示するマトリクス型表示装置（マトリクス型ディスプ
レイ）には、液晶ディスプレイの他、フィールドエミッ
ション・ディスプレイ（以下、ＦＥＤと称する。）、エ
レクトロルミネセンス・ディスプレイ（ＥＬ）、発光ダ
イオード・ディスプレイ（ＬＥＤ）などが知られてい
る。例えば、ＦＥＤは、特開平４−２８９６４４号公報
に記載されているように、各画素毎に電子放出電子素子
を配置し、そこからの放出電子を真空中で加速した後、
蛍光体に照射し、照射した部分の蛍光体を発光させるも
のである。ＦＥＤ用の電子放出素子の一例として、薄膜
型電子源マトリクスがある。薄膜型電子源とは、絶縁体
に高電界を印加して生成するホットエレクトロンを利用
する電子放出素子である。以下、代表例として、上部電
極−絶縁層−下部電極の３層構造の薄膜で構成されるＭ
ＩＭ（Metal-Insulator-Metal）型電子源について説明
する。
【０００３】図２１は、薄膜型電子源の代表例であるＭ
ＩＭ型電子源の動作原理を説明するための図である。上
部電極１１と下部電極１３との間に駆動電圧を印加し
て、トンネル絶縁層１２内の電界を１〜１０ＭＶ／ｃｍ
以上にすると、下部電極１３中のフェルミ準位近傍の電
子はトンネル現象により障壁を透過し、トンネル絶縁層
１２、上部電極１１の伝導帯へ注入されホットエレクト
ロンとなる。これらのホットエレクトロンの一部は、ト
ンネル絶縁層１２中および上部電極１１中で、固体との
相互作用で散乱を受けエネルギーを失う。この結果、上
部電極１１−真空１０界面に到達した時点では、様々な
エネルギーを有したホットエレクトロンがある。これら
のホットエレクトロンのうち、上部電極１１の仕事関数
（φ）以上のエネルギーを有するものは、真空１０中に
放出され、それ以外のものは上部電極１１に流れ込む。
なお、ＭＩＭ型薄膜電子源は、例えば、特開平９−３２
０４５６号公報に記載されている。ここで、上部電極１
１と下部電極１３とを複数本設け、これら複数本の上部
電極１１と下部電極１３と直交させて、薄膜型電子源を
マトリクス状に形成すると任意の場所から電子線を発生
させることができるので、画像表示装置の電子源として
使用することができる。即ち、各画素毎に薄膜型電子源
素子を配置し、そこからの放出電子を真空中で加速した
後、蛍光体に照射し、照射した部分の蛍光体を発光させ
ることにより所望の画像を表示する画像表示装置を構成
することができる。薄膜型電子源は、放出電子ビームの
直進性に優れるため高精細の表示装置を実現できる、表
面汚染の影響を受けにくいので扱いやすい、などＦＥＤ
用電子放出素子として優れた特徴を有している。
ＩＭ型電子源の動作原理を説明するための図である。上
部電極１１と下部電極１３との間に駆動電圧を印加し
て、トンネル絶縁層１２内の電界を１〜１０ＭＶ／ｃｍ
以上にすると、下部電極１３中のフェルミ準位近傍の電
子はトンネル現象により障壁を透過し、トンネル絶縁層
１２、上部電極１１の伝導帯へ注入されホットエレクト
ロンとなる。これらのホットエレクトロンの一部は、ト
ンネル絶縁層１２中および上部電極１１中で、固体との
相互作用で散乱を受けエネルギーを失う。この結果、上
部電極１１−真空１０界面に到達した時点では、様々な
エネルギーを有したホットエレクトロンがある。これら
のホットエレクトロンのうち、上部電極１１の仕事関数
（φ）以上のエネルギーを有するものは、真空１０中に
放出され、それ以外のものは上部電極１１に流れ込む。
なお、ＭＩＭ型薄膜電子源は、例えば、特開平９−３２
０４５６号公報に記載されている。ここで、上部電極１
１と下部電極１３とを複数本設け、これら複数本の上部
電極１１と下部電極１３と直交させて、薄膜型電子源を
マトリクス状に形成すると任意の場所から電子線を発生
させることができるので、画像表示装置の電子源として
使用することができる。即ち、各画素毎に薄膜型電子源
素子を配置し、そこからの放出電子を真空中で加速した
後、蛍光体に照射し、照射した部分の蛍光体を発光させ
ることにより所望の画像を表示する画像表示装置を構成
することができる。薄膜型電子源は、放出電子ビームの
直進性に優れるため高精細の表示装置を実現できる、表
面汚染の影響を受けにくいので扱いやすい、などＦＥＤ
用電子放出素子として優れた特徴を有している。
【０００４】
【発明が解決しようとする課題】薄膜電子源マトリクス
を用いた表示装置では、陰極線管（Cathode-ray tube；
ＣＲＴ）のようにシャドウマスクを用いず、またビーム
偏向回路もないため、その消費電力はＣＲＴよりもやや
小さいかあるいは同程度である。薄膜電子源マトリクス
を用いた画像表示装置における従来の駆動方法による薄
膜電子源マトリクスでの消費電力を概算する。図２２
は、従来の薄膜電子源マトリクスの概略構成を示す図で
ある。行方向に伸びる行電極３１０に薄膜型電子源素子
３０１の一方の電極（下部電極１３）が結線され、列方
向に伸びる列電極３１１に薄膜型電子源素子３０１の他
方の電極（上部電極１１）が結線されている。なお、図
２２では３行×３列の場合を図示しているが、実際には
表示装置を構成する画素、あるいはカラー表示装置の場
合はサブ画素（sub-pixel）の個数だけ薄膜型電子源素
子３０１が配置されている。ここで、Ｒ２番目の行電極
３１０に負の電圧パルス（−Ｖ１）を印加し、同時にＣ
２番目の列電極３１１に正の電圧パルス（Ｖ２）を印加
すると、Ｒ２の行電極３１０と、Ｃ２の列電極３１１と
の交点（Ｒ２、Ｃ２）にある薄膜型電子源素子３０１に
（Ｖ１＋Ｖ２）なる電圧が印加されるので、電子が放出
される。放出された電子は、加速されたあと蛍光体に照
射し、蛍光体を発光させる。このような線順次駆動で
は、単位時間にある画素が発光する期間（デューティ
比）が、走査線、即ち、行電極３１０の本数Ｎに反比例
する。即ち、画面の明るさは１／Ｎになってしまう。し
かし、1997 SID International Symposium Digest of T
echnical Papers、 pp. 123〜126（1997.5月）で示され
ているように、薄膜型電子源素子３０１と蛍光体を用い
た画像表示装置では、パルス印加時に発光する輝度が十
分高いため、線順次駆動でも十分な明るさが得られる。
また、印加電圧と輝度との関係も急峻な閾値特性を有す
るため、Ｎ＝１０００程度の場合でも単純マトリクス駆
動で十分なコントラストが得られる。即ち、液晶表示装
置の場合と異なり、薄膜電子源を用いたディスプレイの
場合、閾値特性を改善する目的や発光期間のデューティ
比を増やす目的では、各画素にスイッチング素子を設け
る必要はない。
を用いた表示装置では、陰極線管（Cathode-ray tube；
ＣＲＴ）のようにシャドウマスクを用いず、またビーム
偏向回路もないため、その消費電力はＣＲＴよりもやや
小さいかあるいは同程度である。薄膜電子源マトリクス
を用いた画像表示装置における従来の駆動方法による薄
膜電子源マトリクスでの消費電力を概算する。図２２
は、従来の薄膜電子源マトリクスの概略構成を示す図で
ある。行方向に伸びる行電極３１０に薄膜型電子源素子
３０１の一方の電極（下部電極１３）が結線され、列方
向に伸びる列電極３１１に薄膜型電子源素子３０１の他
方の電極（上部電極１１）が結線されている。なお、図
２２では３行×３列の場合を図示しているが、実際には
表示装置を構成する画素、あるいはカラー表示装置の場
合はサブ画素（sub-pixel）の個数だけ薄膜型電子源素
子３０１が配置されている。ここで、Ｒ２番目の行電極
３１０に負の電圧パルス（−Ｖ１）を印加し、同時にＣ
２番目の列電極３１１に正の電圧パルス（Ｖ２）を印加
すると、Ｒ２の行電極３１０と、Ｃ２の列電極３１１と
の交点（Ｒ２、Ｃ２）にある薄膜型電子源素子３０１に
（Ｖ１＋Ｖ２）なる電圧が印加されるので、電子が放出
される。放出された電子は、加速されたあと蛍光体に照
射し、蛍光体を発光させる。このような線順次駆動で
は、単位時間にある画素が発光する期間（デューティ
比）が、走査線、即ち、行電極３１０の本数Ｎに反比例
する。即ち、画面の明るさは１／Ｎになってしまう。し
かし、1997 SID International Symposium Digest of T
echnical Papers、 pp. 123〜126（1997.5月）で示され
ているように、薄膜型電子源素子３０１と蛍光体を用い
た画像表示装置では、パルス印加時に発光する輝度が十
分高いため、線順次駆動でも十分な明るさが得られる。
また、印加電圧と輝度との関係も急峻な閾値特性を有す
るため、Ｎ＝１０００程度の場合でも単純マトリクス駆
動で十分なコントラストが得られる。即ち、液晶表示装
置の場合と異なり、薄膜電子源を用いたディスプレイの
場合、閾値特性を改善する目的や発光期間のデューティ
比を増やす目的では、各画素にスイッチング素子を設け
る必要はない。
【０００５】図２２の構成で、駆動回路の無効消費電力
を求めてみる。無効消費電力とは、駆動する薄膜型電子
源素子３０１の静電容量に電荷を充電・放電させるのに
消費する電力であり、発光には寄与しない。各薄膜型電
子源素子３０１の１個あたりの静電容量をＣeとし、列
電極３１１の本数をＭ、行電極の本数をＮとしたとき
に、行電極３１０に振幅Ｖrのパルスを１回印加した場
合の無効電力は下記（１）式で表される。
を求めてみる。無効消費電力とは、駆動する薄膜型電子
源素子３０１の静電容量に電荷を充電・放電させるのに
消費する電力であり、発光には寄与しない。各薄膜型電
子源素子３０１の１個あたりの静電容量をＣeとし、列
電極３１１の本数をＭ、行電極の本数をＮとしたとき
に、行電極３１０に振幅Ｖrのパルスを１回印加した場
合の無効電力は下記（１）式で表される。
【０００６】
【数１】 Ｍ・Ｃe・Ｖr2 ・・・・・・・・・・・・・・・・・・・・ （１） １秒間に画面を書き換える回数（フィールド周波数）を
ｆとすると、Ｎ本の行電極全体での無効電力（Ｐｒ）は
下記（２）で表される。
ｆとすると、Ｎ本の行電極全体での無効電力（Ｐｒ）は
下記（２）で表される。
【０００７】
【数２】 Ｐｒ＝ｆ・Ｎ・Ｍ・Ｃe・Ｖr2 ・・・・・・・・・・・・・ （２） １本の列電極３１１にはＮ個の薄膜電子源素子が接続し
ているから、Ｍ本の列電極全体での無効電力（Ｐｃ）
は、Ｍ本全ての列電極３１１にパルス電圧を印加する場
合は下記（３）式で表される。
ているから、Ｍ本の列電極全体での無効電力（Ｐｃ）
は、Ｍ本全ての列電極３１１にパルス電圧を印加する場
合は下記（３）式で表される。
【０００８】
【数３】 Ｐｃ＝ｆ・Ｍ・Ｎ・（Ｎ・Ｃe・Ｖc2） ・・・・・・・・・・ （３） ここで、Ｖcは、列電極３１１に印加される電圧パルス
の振幅である。画面を１回書き換える期間（１フィール
ド期間）に列電極３１１にはＮ回パルスが印加されるの
で、ＰｒとくらべてＮが余分に乗ぜられている。なお、
Ｍ本の列電極３１１のうち、ｍ本にパルス電圧を印加す
る場合は、前記（３）式のＭをｍに置き換えた形にな
る。一例として、代表的な値、ｆ＝６０Ｈｚ、Ｎ＝４８
０、Ｍ＝１９２０、Ｃe＝０．１ｎＦ、Ｖr＝Ｖc＝４Ｖ
を用いると、Ｐｒ＝０．０９［Ｗ］、Ｐｃ＝４２［Ｗ］
となる。この場合、薄膜電子源素子自体の消費電力は
１．６［Ｗ］程度なので、全消費電力は４４［Ｗ］程度
となる。これは実用上問題ない消費電力である。しか
し、更に低消費電力化を図りたい場合は、データパルス
印加に伴う無効電力Ｐｃを削減することが有効であるこ
とがわかる。
の振幅である。画面を１回書き換える期間（１フィール
ド期間）に列電極３１１にはＮ回パルスが印加されるの
で、ＰｒとくらべてＮが余分に乗ぜられている。なお、
Ｍ本の列電極３１１のうち、ｍ本にパルス電圧を印加す
る場合は、前記（３）式のＭをｍに置き換えた形にな
る。一例として、代表的な値、ｆ＝６０Ｈｚ、Ｎ＝４８
０、Ｍ＝１９２０、Ｃe＝０．１ｎＦ、Ｖr＝Ｖc＝４Ｖ
を用いると、Ｐｒ＝０．０９［Ｗ］、Ｐｃ＝４２［Ｗ］
となる。この場合、薄膜電子源素子自体の消費電力は
１．６［Ｗ］程度なので、全消費電力は４４［Ｗ］程度
となる。これは実用上問題ない消費電力である。しか
し、更に低消費電力化を図りたい場合は、データパルス
印加に伴う無効電力Ｐｃを削減することが有効であるこ
とがわかる。
【０００９】このように、ＣＲＴに対応した画像表示装
置として用いる場合は、従来の技術でも消費電力の点か
らは問題ない。しかしながら、薄膜電子源マトリクスを
用いた表示装置の特徴は、薄型の表示装置が実現できる
ことである。このような薄型表示装置においては、ポー
タブルな表示装置としての用途があり、この場合、消費
電力は一層低減することが望ましい。また、各薄膜型電
子源素子３０１の実効インピーダンスが小さい、即ち、
比較的大きな電流が素子に流れるため、薄膜電子源マト
リクスを線順次駆動で動作させる際、１本の電極に多数
の素子の電流が流れるため、配線抵抗を十分小さくしな
いと画面全体で均一な明るさが得られない等の問題もあ
った。さらに、電界放射型陰極、有機ＥＬ素子等をマト
リクス状に配置した画像表示装置でも同じような問題が
あった。本発明は、前記従来技術の問題点を解決するた
めになされたものであり、本発明の目的は、画像表示装
置において、その消費電力を低減することが可能となる
技術を提供することにある。また、本発明の他の目的
は、画像表示装置において、表示品質を向上させること
が可能となる技術を提供することにある。本発明の前記
ならびにその他の目的と新規な特徴は、本明細書の記述
及び添付図面によって明らかにする。
置として用いる場合は、従来の技術でも消費電力の点か
らは問題ない。しかしながら、薄膜電子源マトリクスを
用いた表示装置の特徴は、薄型の表示装置が実現できる
ことである。このような薄型表示装置においては、ポー
タブルな表示装置としての用途があり、この場合、消費
電力は一層低減することが望ましい。また、各薄膜型電
子源素子３０１の実効インピーダンスが小さい、即ち、
比較的大きな電流が素子に流れるため、薄膜電子源マト
リクスを線順次駆動で動作させる際、１本の電極に多数
の素子の電流が流れるため、配線抵抗を十分小さくしな
いと画面全体で均一な明るさが得られない等の問題もあ
った。さらに、電界放射型陰極、有機ＥＬ素子等をマト
リクス状に配置した画像表示装置でも同じような問題が
あった。本発明は、前記従来技術の問題点を解決するた
めになされたものであり、本発明の目的は、画像表示装
置において、その消費電力を低減することが可能となる
技術を提供することにある。また、本発明の他の目的
は、画像表示装置において、表示品質を向上させること
が可能となる技術を提供することにある。本発明の前記
ならびにその他の目的と新規な特徴は、本明細書の記述
及び添付図面によって明らかにする。
【００１０】
【課題を解決するための手段】初めに、本発明の動作原
理について説明する。図１は、本発明の画像表示装置の
薄膜マトリクスの一例の概略成を示す図である。従来で
は、行電極３１０と列電極３１１とが交差する領域の近
傍に、薄膜型電子源素子３０１のみを接続していたが、
図１に示すように、本発明では、行電極（本発明の第１
の信号線）３１０と列電極（本発明の第２の信号線）３
１１とが交差する領域の近傍に、トランジスタ３０２と
薄膜型電子源素子３０１とを設け、画素トランジスタ３
０２を経由して薄膜型電子源素子３０１の一方の電極
（下部電極１３）に駆動電圧を供給する。即ち、画素ト
ランジスタ３０２のゲート電極を行電極３１０に接続
し、ソース電極を列電極３１１に接続し、さらに、ドレ
イン電極を薄膜型電子源素子３０１の一方の電極（下部
電極）に接続する。また、薄膜型電子源素子３０１の他
方の電極（上部電極１１）は、上部電極駆動回路４５に
結線する。なお、トランジスタとして、薄膜トランジス
タ（ＴＦＴ；Thin-Film Transistor）を用いる場合は、
ソース電極とドレイン電極は実質的には区別がないが、
薄膜トランジスタ（ＴＦＴ）の場合も含めて、本明細書
では便宜的にソース電極、ドレイン電極と呼ぶことにす
る。本明細書では、行電極３１０と列電極３１１とが交
差する領域の近傍を交差領域と称し、また、以下の説明
では、行電極３１０と列電極３１１とで囲まれる領域を
「画素」と呼び、各画素領域に設けられるトランジスタ
３０２を「画素トランジスタ」と呼ぶことにする。さら
に、カラー画像表示の場合は、赤、青、緑の各サブ画素
（sub-pixel）の組み合わせで１画素（pixel）を形成す
るが、ここで定義した「画素」とはカラー画像表示の場
合はサブ画素（sub-pixel）に相当する。
理について説明する。図１は、本発明の画像表示装置の
薄膜マトリクスの一例の概略成を示す図である。従来で
は、行電極３１０と列電極３１１とが交差する領域の近
傍に、薄膜型電子源素子３０１のみを接続していたが、
図１に示すように、本発明では、行電極（本発明の第１
の信号線）３１０と列電極（本発明の第２の信号線）３
１１とが交差する領域の近傍に、トランジスタ３０２と
薄膜型電子源素子３０１とを設け、画素トランジスタ３
０２を経由して薄膜型電子源素子３０１の一方の電極
（下部電極１３）に駆動電圧を供給する。即ち、画素ト
ランジスタ３０２のゲート電極を行電極３１０に接続
し、ソース電極を列電極３１１に接続し、さらに、ドレ
イン電極を薄膜型電子源素子３０１の一方の電極（下部
電極）に接続する。また、薄膜型電子源素子３０１の他
方の電極（上部電極１１）は、上部電極駆動回路４５に
結線する。なお、トランジスタとして、薄膜トランジス
タ（ＴＦＴ；Thin-Film Transistor）を用いる場合は、
ソース電極とドレイン電極は実質的には区別がないが、
薄膜トランジスタ（ＴＦＴ）の場合も含めて、本明細書
では便宜的にソース電極、ドレイン電極と呼ぶことにす
る。本明細書では、行電極３１０と列電極３１１とが交
差する領域の近傍を交差領域と称し、また、以下の説明
では、行電極３１０と列電極３１１とで囲まれる領域を
「画素」と呼び、各画素領域に設けられるトランジスタ
３０２を「画素トランジスタ」と呼ぶことにする。さら
に、カラー画像表示の場合は、赤、青、緑の各サブ画素
（sub-pixel）の組み合わせで１画素（pixel）を形成す
るが、ここで定義した「画素」とはカラー画像表示の場
合はサブ画素（sub-pixel）に相当する。
【００１１】Ｒ２番目の行電極３１０と、Ｃ２番目の列
電極３１１との交差領域（Ｒ２、Ｃ２）の薄膜型電子源
素子３０１は、以下のようにして動作させる。Ｒ２番目
の行電極３１０にパルス電圧を印加して、画素トランジ
スタ３０２を導通（ＯＮ）状態にする。同時に、Ｃ２番
目の列電極３１１に（Ｖ２）の電圧振幅のパルスを印加
すると、交差領域（Ｒ２、Ｃ２）の薄膜型電子源素子３
０１には（Ｖcom−Ｖ２−ΔＶ）なる電圧が印加され、
電子が放出される。ここで、Ｖcomは上部電極駆動回路
４５の出力電圧であり、ΔＶは、画素トランジスタ３０
２の抵抗（出力インピーダンス）による電圧降下量であ
る。Ｒ１番目およびＲ３番目の行電極３１０に接続され
ているドットでは、画素トランジスタ３０２がＯＦＦ状
態なので、対応する薄膜型電子源素子３０１には電圧が
印加されず、電子は放出しない。このように、本発明で
は、線順次駆動方式により画像表示を行う。
電極３１１との交差領域（Ｒ２、Ｃ２）の薄膜型電子源
素子３０１は、以下のようにして動作させる。Ｒ２番目
の行電極３１０にパルス電圧を印加して、画素トランジ
スタ３０２を導通（ＯＮ）状態にする。同時に、Ｃ２番
目の列電極３１１に（Ｖ２）の電圧振幅のパルスを印加
すると、交差領域（Ｒ２、Ｃ２）の薄膜型電子源素子３
０１には（Ｖcom−Ｖ２−ΔＶ）なる電圧が印加され、
電子が放出される。ここで、Ｖcomは上部電極駆動回路
４５の出力電圧であり、ΔＶは、画素トランジスタ３０
２の抵抗（出力インピーダンス）による電圧降下量であ
る。Ｒ１番目およびＲ３番目の行電極３１０に接続され
ているドットでは、画素トランジスタ３０２がＯＦＦ状
態なので、対応する薄膜型電子源素子３０１には電圧が
印加されず、電子は放出しない。このように、本発明で
は、線順次駆動方式により画像表示を行う。
【００１２】本発明を用いた場合の駆動回路で消費され
る無効電力を概算する。行電極駆動回路４１の無効電力
（Ｐｒ）は下記（４）式で表される。
る無効電力を概算する。行電極駆動回路４１の無効電力
（Ｐｒ）は下記（４）式で表される。
【００１３】
【数４】 Ｐｒ＝ｆ・Ｎ・Ｍ・Ｃgs・Ｖr2 ・・・・・・・・・・・・・ （４） ここで、Ｖrは、行電極３１０に印加される電圧パルス
の振幅であり、Ｃgsは、各ドットの画素トランジスタ３
０２のゲート−ソース間寄生容量である。通常Ｃgs＝１
ｐＦ程度であり、薄膜型電子源素子３０１の１個あたり
の静電容量（Ｃe）の１／１００〜１／１０００程度な
ので、無効電力（Ｐｒ）も従来の１／１００〜１／１０
００程度になる。列電極駆動回路４２の無効電力（Ｐ
ｃ）は下記（５）で表される。
の振幅であり、Ｃgsは、各ドットの画素トランジスタ３
０２のゲート−ソース間寄生容量である。通常Ｃgs＝１
ｐＦ程度であり、薄膜型電子源素子３０１の１個あたり
の静電容量（Ｃe）の１／１００〜１／１０００程度な
ので、無効電力（Ｐｒ）も従来の１／１００〜１／１０
００程度になる。列電極駆動回路４２の無効電力（Ｐ
ｃ）は下記（５）で表される。
【００１４】
【数５】 Ｐｃ＝ｆ・Ｍ・Ｎ・Ｃe・Ｖｃ2＋ｆ・Ｍ・Ｎ・（Ｎ−１）・Ｃdse・Ｖc2 ・・・・・・・・・・・・・・・・・・ （５） この（５）式で、第１項は画素トランジスタ３０２が導
通状態にあるドットの寄与であり、第２項はそれ以外の
ドット、即ち、画素トランジスタ３０２がＯＦＦ状態に
あるドットの寄与である。ここで、Ｖcは、行電極３１
１に印加される電圧パルスの振幅であり、Ｃdseは、画
素トランジスタのドレイン−ソース間寄生容量（Ｃds）
と、薄膜型電子源の３０１の１個あたりの静電容量（Ｃ
e）とを直列接続した合成容量であり、下記（６）式で
表される。
通状態にあるドットの寄与であり、第２項はそれ以外の
ドット、即ち、画素トランジスタ３０２がＯＦＦ状態に
あるドットの寄与である。ここで、Ｖcは、行電極３１
１に印加される電圧パルスの振幅であり、Ｃdseは、画
素トランジスタのドレイン−ソース間寄生容量（Ｃds）
と、薄膜型電子源の３０１の１個あたりの静電容量（Ｃ
e）とを直列接続した合成容量であり、下記（６）式で
表される。
【００１５】
【数６】 Ｃdse＝(１／Ｃds＋１／Ｃe)~1 ＝Ｃds／(Ｃds／Ｃe＋１) ・・・・・・・・・・・・・ （６） 通常Ｃdsは１ｐＦ程度以下で、Ｃeの１／１００〜１／
１０００程度なので、ＣdseはＣdsとほぼ等しく、Ｃeの
１／１００〜１／１０００程度である。したがって、無
効電力（Ｐｃ）は、従来の方法に比べて約１／Ｎに低減
させることができる。このように、本発明によれば、駆
動回路の無効電力（即ち、薄膜電子源マトリクスでの消
費電力）を大幅に低減することができる。また、駆動回
路の負荷容量が小さくなることから、駆動回路に対する
要求も緩和されるので、駆動回路の低コスト化にも寄与
することができる。
１０００程度なので、ＣdseはＣdsとほぼ等しく、Ｃeの
１／１００〜１／１０００程度である。したがって、無
効電力（Ｐｃ）は、従来の方法に比べて約１／Ｎに低減
させることができる。このように、本発明によれば、駆
動回路の無効電力（即ち、薄膜電子源マトリクスでの消
費電力）を大幅に低減することができる。また、駆動回
路の負荷容量が小さくなることから、駆動回路に対する
要求も緩和されるので、駆動回路の低コスト化にも寄与
することができる。
【００１６】表示装置において、各画素にトランジスタ
を設けて各画素の動作を制御する方式、即ち、アクティ
ブ・マトリクス方式と呼ばれる方式はいくつか提案・実
施されている。液晶表示装置においては、アクティブ・
マトリクス方式が広く用いられているが、これは液晶素
子の電圧に対する透過率の閾値特性が急峻でないため、
単純マトリクス方式だとコントラストが低下してしまう
ためである。アクティブ・マトリクス駆動により各画素
に電圧が印加される期間を延ばし、換言すればデューテ
ィ比を大きくすることによりコントラストを向上させる
ためのものである。これに対し、本発明は、各画素の動
作モードは線順次駆動方式であり、即ち、発光のデュー
ティ比は１／Ｎになっており、液晶表示装置でのアクテ
ィブ・マトリクス駆動とは本質的に異なる。エレクトロ
ルミネセンス型表示装置（ＥＬディスプレイ）でのアク
ティブマトリクス駆動は、例えば、1999 SID Internati
onal Symposium Digest of Technical Papers、 pp.438
〜441（1999.5月）に述べられているように、各画素に
最低限２個のトランジスタと蓄積容量を組み合わせて実
現する。これは、蓄積容量への電荷の出し入れを制御す
るトランジスタと、蓄積容量の電圧に応じて各画素のＥ
Ｌ素子の発光を制御するトランジスタの２個を組み込ん
でいる。これにより各画素のＥＬ素子の発光期間、即
ち、デューティ比を増大させ、高輝度を得るものであ
る。したがって、この方式も、本発明とは本質的に異な
る。フィールドエミッション・ディスプレイ（ＦＥＤ）
にアクティブマトリクス駆動を適用する例は、例えば、
表面伝導型電子源のマトリクスの各ドットにトランジス
タを形成する例が、特開平９−２１９１６４号に記され
ている。この公知例では、表面伝導型電子源からの放出
電流がドット毎にばらつくのを防ぐために、各画素のト
ランジスタの定電流特性を用いて電流量の均一化を図る
ものである。
を設けて各画素の動作を制御する方式、即ち、アクティ
ブ・マトリクス方式と呼ばれる方式はいくつか提案・実
施されている。液晶表示装置においては、アクティブ・
マトリクス方式が広く用いられているが、これは液晶素
子の電圧に対する透過率の閾値特性が急峻でないため、
単純マトリクス方式だとコントラストが低下してしまう
ためである。アクティブ・マトリクス駆動により各画素
に電圧が印加される期間を延ばし、換言すればデューテ
ィ比を大きくすることによりコントラストを向上させる
ためのものである。これに対し、本発明は、各画素の動
作モードは線順次駆動方式であり、即ち、発光のデュー
ティ比は１／Ｎになっており、液晶表示装置でのアクテ
ィブ・マトリクス駆動とは本質的に異なる。エレクトロ
ルミネセンス型表示装置（ＥＬディスプレイ）でのアク
ティブマトリクス駆動は、例えば、1999 SID Internati
onal Symposium Digest of Technical Papers、 pp.438
〜441（1999.5月）に述べられているように、各画素に
最低限２個のトランジスタと蓄積容量を組み合わせて実
現する。これは、蓄積容量への電荷の出し入れを制御す
るトランジスタと、蓄積容量の電圧に応じて各画素のＥ
Ｌ素子の発光を制御するトランジスタの２個を組み込ん
でいる。これにより各画素のＥＬ素子の発光期間、即
ち、デューティ比を増大させ、高輝度を得るものであ
る。したがって、この方式も、本発明とは本質的に異な
る。フィールドエミッション・ディスプレイ（ＦＥＤ）
にアクティブマトリクス駆動を適用する例は、例えば、
表面伝導型電子源のマトリクスの各ドットにトランジス
タを形成する例が、特開平９−２１９１６４号に記され
ている。この公知例では、表面伝導型電子源からの放出
電流がドット毎にばらつくのを防ぐために、各画素のト
ランジスタの定電流特性を用いて電流量の均一化を図る
ものである。
【００１７】図２は、ＭＯＳトランジスタの、ゲート電
圧一定条件でのドレイン電流（ＩD）対ドレイン−ソー
ス間電圧（ＶDS）の関係を示したものである。図２にか
ら明らかなように、ＶDSがある値以上になると（即ち、
飽和領域では）ＩDはＶDSによらずほぼ一定になる。前
記公知例では、各ドットの画素トランジスタが、この飽
和領域で動作するように印加電圧を設定し、画素トラン
ジスタの定電流特性を利用して放出電流を一定にするも
のである。電界放射陰極を電子源に用いたＦＥＤについ
ても、各ドットにトランジスタを設ける方式が提案され
ており、例えば、Proceedings of the 5th Internation
alDisplay Workshops、 pp.667〜670（1998.12月）に記
載されているが、これも前記公知例と同様で、画素トラ
ンジスタを飽和領域で動作させ、その定電流特性を用い
て電子放出のノイズの低減や放出電流の安定化を図って
いる。これらの公知例で開示されている、画素トランジ
スタを飽和領域で動作させその定電流特性を用いる方式
は、画素トランジスタの特性バラツキの影響が大きいと
いう問題がある。
圧一定条件でのドレイン電流（ＩD）対ドレイン−ソー
ス間電圧（ＶDS）の関係を示したものである。図２にか
ら明らかなように、ＶDSがある値以上になると（即ち、
飽和領域では）ＩDはＶDSによらずほぼ一定になる。前
記公知例では、各ドットの画素トランジスタが、この飽
和領域で動作するように印加電圧を設定し、画素トラン
ジスタの定電流特性を利用して放出電流を一定にするも
のである。電界放射陰極を電子源に用いたＦＥＤについ
ても、各ドットにトランジスタを設ける方式が提案され
ており、例えば、Proceedings of the 5th Internation
alDisplay Workshops、 pp.667〜670（1998.12月）に記
載されているが、これも前記公知例と同様で、画素トラ
ンジスタを飽和領域で動作させ、その定電流特性を用い
て電子放出のノイズの低減や放出電流の安定化を図って
いる。これらの公知例で開示されている、画素トランジ
スタを飽和領域で動作させその定電流特性を用いる方式
は、画素トランジスタの特性バラツキの影響が大きいと
いう問題がある。
【００１８】以下、この点について説明する。一般に、
図２に示すＭＯＳトランジスタの飽和領域でのドレイン
電流ＩD(sat)は下記（７）式で表される。
図２に示すＭＯＳトランジスタの飽和領域でのドレイン
電流ＩD(sat)は下記（７）式で表される。
【００１９】
【数７】 ＩD(sat)＝ｋ・（ＶGS−ＶT）2 ・・・・・・・・・・・・・ （７） ここで、ＶGSはトランジスタのゲート−ソース間電圧、
ＶTは閾値電圧である。ｋは、トランジスタを構成する
半導体の移動度μnやゲート容量Ｃox、トランジスタの
構造パラメータ（Ｗ，Ｌ）で表される量であり、下記
（８）式で表される。
ＶTは閾値電圧である。ｋは、トランジスタを構成する
半導体の移動度μnやゲート容量Ｃox、トランジスタの
構造パラメータ（Ｗ，Ｌ）で表される量であり、下記
（８）式で表される。
【００２０】
【数８】 ｋ＝（１／２）μnＣox（Ｗ／Ｌ） ・・・・・・・・・・・ （８） 実際のトランジスタでは、閾値電圧（ＶT）にバラツキ
が発生する。飽和領域でのドレイン電流（ＩD(sat)）
は、（ＶGS−ＶT）の２乗に比例するので、閾値電圧
（ＶT）のバラツキの影響が極めて大きい。このため、
画素トランジスタを飽和領域で動作させ、その定電流特
性を用いる方式は、画素トランジスタの特性バラツキの
影響が大きく、画素トランジスタを高い均一性をもって
作らなければならないという問題点があった。特に、画
素トランジスタとして、アモルファスシリコン（以下、
単に、ａ−Ｓｉと称する。）やポリシリコン（以下、単
に、Ｐｏｌｙ−Ｓｉと称する。）などで構成した薄膜ト
ランジスタ（ＴＦＴ）を用いる場合には、画素ＴＦＴの
均一性確保が困難になる。本発明では、画素トランジス
タ３０２の特性バラツキの影響を低減するために、画素
トランジスタを非飽和領域、即ち、ソース電極とドレイ
ン電極との間に印加される電圧により、ドレイン電流
（ＩD）が大きく変化する領域で動作させる。図２の、
ドレイン電流（ＩD）対ドレイン−ソース間電圧
（ＶDS）の特性で、非飽和領域の傾きの逆数、即ち、非
飽和領域での有効抵抗値（出力インピーダンス）Ｒは、
下記（９）式で表される。
が発生する。飽和領域でのドレイン電流（ＩD(sat)）
は、（ＶGS−ＶT）の２乗に比例するので、閾値電圧
（ＶT）のバラツキの影響が極めて大きい。このため、
画素トランジスタを飽和領域で動作させ、その定電流特
性を用いる方式は、画素トランジスタの特性バラツキの
影響が大きく、画素トランジスタを高い均一性をもって
作らなければならないという問題点があった。特に、画
素トランジスタとして、アモルファスシリコン（以下、
単に、ａ−Ｓｉと称する。）やポリシリコン（以下、単
に、Ｐｏｌｙ−Ｓｉと称する。）などで構成した薄膜ト
ランジスタ（ＴＦＴ）を用いる場合には、画素ＴＦＴの
均一性確保が困難になる。本発明では、画素トランジス
タ３０２の特性バラツキの影響を低減するために、画素
トランジスタを非飽和領域、即ち、ソース電極とドレイ
ン電極との間に印加される電圧により、ドレイン電流
（ＩD）が大きく変化する領域で動作させる。図２の、
ドレイン電流（ＩD）対ドレイン−ソース間電圧
（ＶDS）の特性で、非飽和領域の傾きの逆数、即ち、非
飽和領域での有効抵抗値（出力インピーダンス）Ｒは、
下記（９）式で表される。
【００２１】
【数９】
【００２２】前記（９）式から分かるように、非飽和領
域の特性は、（ＶGS−ＶT）の−１乗にしか依存しない
ので、ＩD(sat)と比べて閾値電圧（ＶT）のバラツキの
影響が小さい。次に、図１に示すように、薄膜型電子源
素子（ＭＩＭ型電子源素子）３０１と画素トランジスタ
３０２とを直列接続し、その全体に外部電圧（Ｖ0）を
印加する場合を想定し、画素トランジスタ３０２の出力
インピーダンス（Ｒ）のバラツキが、薄膜型電子源素子
３０２に流れる電流に与える影響を見積もる。薄膜型電
子源素子３０１のダイオード電流（Ｉｄ）−電圧特性
（Ｖ）を、Ｉｄ＝ｆ（Ｖ）、画素トランジスタの出力イ
ンピーダンスがＲ、Ｒ＋ΔＲの時に流れる電流をそれぞ
れＩ、ΔＩとすると、下記（１０）の関係がある。
域の特性は、（ＶGS−ＶT）の−１乗にしか依存しない
ので、ＩD(sat)と比べて閾値電圧（ＶT）のバラツキの
影響が小さい。次に、図１に示すように、薄膜型電子源
素子（ＭＩＭ型電子源素子）３０１と画素トランジスタ
３０２とを直列接続し、その全体に外部電圧（Ｖ0）を
印加する場合を想定し、画素トランジスタ３０２の出力
インピーダンス（Ｒ）のバラツキが、薄膜型電子源素子
３０２に流れる電流に与える影響を見積もる。薄膜型電
子源素子３０１のダイオード電流（Ｉｄ）−電圧特性
（Ｖ）を、Ｉｄ＝ｆ（Ｖ）、画素トランジスタの出力イ
ンピーダンスがＲ、Ｒ＋ΔＲの時に流れる電流をそれぞ
れＩ、ΔＩとすると、下記（１０）の関係がある。
【００２３】
【数１０】
【００２４】したがって、画素トランジスタ３０２の出
力インピーダンス（Ｒ＋ΔＲ）を、薄膜型電子源素子３
０１の（動作点での）微分抵抗ｒｅより小さくし、α≧
１とすれば、前記（１０）式は下記（１１）のように変
形できる。
力インピーダンス（Ｒ＋ΔＲ）を、薄膜型電子源素子３
０１の（動作点での）微分抵抗ｒｅより小さくし、α≧
１とすれば、前記（１０）式は下記（１１）のように変
形できる。
【００２５】
【数１１】
【００２６】これにより、画素トランジスタ３０２の特
性バラツキ（ΔＲ）が表示画像の均一性に与える影響は
更に小さくなる。言い換えると、画素トランジスタ３０
２の特性バラツキの許容量が大きくなり製造しやすくな
る。画素トランジスタ３０２の特性バラツキの影響を小
さくする別の方法は、画素トランジスタ３０２を非飽和
領域で動作させ、列電極駆動回路４２を定電流回路で構
成することである。この場合、画素トランジスタ３０２
は、オン抵抗（Ｒ）のスイッチング素子として使用され
る。画素トランジスタ３０２の有効抵抗（Ｒ）が変化し
ても、薄膜型電子源素子３０１に流れる電流は、列電極
駆動回路４２の定電流回路で規定されるので、一定電流
が流れる。この方式は、画素トランジスタとして、ａ−
ＳｉやＰｏｌｙ−Ｓｉなどで構成した薄膜トランジスタ
（ＴＦＴ）を用い、列電極駆動回路４２に単結晶シリコ
ン（Ｓｉ）基板を用いた場合に特に有効である。なぜな
ら、単結晶シリコン（Ｓｉ）基板上に形成した場合は、
トランジスタの特性バラツキを押さえることが容易だか
らである。列電極駆動回路４２を定電流回路にする構成
は、印加電圧Ｖと発光強度Ｂとの関係Ｂ＝ｇ（Ｖ）に現
れるバラツキや変動量と比べて、素子電流（Ｉ）との関
係Ｂ＝ｈ（Ｉ）のバラツキが少ない場合に特に有効であ
る。このような例として、有機ＥＬ（有機エレクトロル
ミネッセンス）素子や発光ダイオード（ＬＥＤ）があ
る。
性バラツキ（ΔＲ）が表示画像の均一性に与える影響は
更に小さくなる。言い換えると、画素トランジスタ３０
２の特性バラツキの許容量が大きくなり製造しやすくな
る。画素トランジスタ３０２の特性バラツキの影響を小
さくする別の方法は、画素トランジスタ３０２を非飽和
領域で動作させ、列電極駆動回路４２を定電流回路で構
成することである。この場合、画素トランジスタ３０２
は、オン抵抗（Ｒ）のスイッチング素子として使用され
る。画素トランジスタ３０２の有効抵抗（Ｒ）が変化し
ても、薄膜型電子源素子３０１に流れる電流は、列電極
駆動回路４２の定電流回路で規定されるので、一定電流
が流れる。この方式は、画素トランジスタとして、ａ−
ＳｉやＰｏｌｙ−Ｓｉなどで構成した薄膜トランジスタ
（ＴＦＴ）を用い、列電極駆動回路４２に単結晶シリコ
ン（Ｓｉ）基板を用いた場合に特に有効である。なぜな
ら、単結晶シリコン（Ｓｉ）基板上に形成した場合は、
トランジスタの特性バラツキを押さえることが容易だか
らである。列電極駆動回路４２を定電流回路にする構成
は、印加電圧Ｖと発光強度Ｂとの関係Ｂ＝ｇ（Ｖ）に現
れるバラツキや変動量と比べて、素子電流（Ｉ）との関
係Ｂ＝ｈ（Ｉ）のバラツキが少ない場合に特に有効であ
る。このような例として、有機ＥＬ（有機エレクトロル
ミネッセンス）素子や発光ダイオード（ＬＥＤ）があ
る。
【００２７】即ち、本願において開示される発明のう
ち、代表的なものの概要を簡単に説明すれば、下記の通
りである。本発明は、複数個のトランジスタ素子と、前
記各トランジスタ素子毎に設けられるとともに、下部電
極と、絶縁層と、上部電極とをこの順番に積層した構造
を有し、前記上部電極に正極性の電圧を印加した際に、
前記上部電極表面から電子を放出する電子源素子と、第
１の方向に設けられる第１の信号線と、前記第１方向と
直交する第２の方向に設けられる第２信号線とを有する
第１の基板と、枠部材と、蛍光体を有する第２の基板と
を備え、前記第１の基板、前記枠部材および前記第２の
基板とで囲まれる空間が真空雰囲気とされる表示素子を
備える画像表示装置であって、前記各トランジスタ素子
と前記各電子源素子とは、前記第１の信号線と前記第２
の信号線との交差領域に設けられることを特徴とする。
また、本発明は、複数個のトランジスタ素子と、前記各
トランジスタ素子毎に設けられるとともに、下部電極
と、絶縁層と、上部電極とをこの順番に積層した構造を
有し、前記上部電極に正極性の電圧を印加した際に、前
記上部電極表面から電子を放出する電子源素子と、第１
の方向に設けられる第１の信号線と、前記第１方向と直
交する第２の方向に設けられる第２信号線とを有する第
１の基板と、枠部材と、蛍光体を有する第２の基板とを
備え、前記第１の基板、前記枠部材および前記第２の基
板とで囲まれる空間が真空雰囲気とされる表示素子を備
える画像表示装置であって、前記各トランジスタ素子
は、前記第１の信号線と前記第２の信号線とで囲まれる
領域内に設けられることを特徴とする。また、本発明
は、複数個のトランジスタ素子と、前記各トランジスタ
素子毎に設けられるとともに、下部電極と、絶縁層と、
上部電極とをこの順番に積層した構造を有し、前記上部
電極に正極性の電圧を印加した際に、前記上部電極表面
から電子を放出する電子源素子と、第１の方向に設けら
れる第１の信号線と、前記第１方向と直交する第２の方
向に設けられる第２信号線とを有する第１の基板と、枠
部材と、蛍光体を有する第２の基板とを備え、前記第１
の基板、前記枠部材および前記第２の基板とで囲まれる
空間が真空雰囲気とされる表示素子を備える画像表示装
置であって、前記各トランジスタ素子の制御電極が、前
記複数の第１の信号線の中の１つに電気的に接続され、
前記各トランジスタ素子の第１の電極が、前記複数の第
２の信号線の中の１つに電気的に接続され、前記各トラ
ンジスタ素子の第２の電極が、前記各トランジスタ素子
毎に設けられる前記電子源素子の前記下部電極に電気的
に接続されることを特徴とする。また、本発明は、前記
各トランジスタ素子の出力インピーダンスが、前記各電
子源の動作領域での微分抵抗値よりも小さいことを特徴
とする。また、本発明は、前記各第１の信号線に駆動電
圧を供給する第１の駆動手段と、前記各第２の信号線に
駆動電圧を供給する第２の駆動手段とを備え、前記第２
の駆動手段は、前記各第２の信号線に定電流を供給する
定電流回路を有することを特徴とする。
ち、代表的なものの概要を簡単に説明すれば、下記の通
りである。本発明は、複数個のトランジスタ素子と、前
記各トランジスタ素子毎に設けられるとともに、下部電
極と、絶縁層と、上部電極とをこの順番に積層した構造
を有し、前記上部電極に正極性の電圧を印加した際に、
前記上部電極表面から電子を放出する電子源素子と、第
１の方向に設けられる第１の信号線と、前記第１方向と
直交する第２の方向に設けられる第２信号線とを有する
第１の基板と、枠部材と、蛍光体を有する第２の基板と
を備え、前記第１の基板、前記枠部材および前記第２の
基板とで囲まれる空間が真空雰囲気とされる表示素子を
備える画像表示装置であって、前記各トランジスタ素子
と前記各電子源素子とは、前記第１の信号線と前記第２
の信号線との交差領域に設けられることを特徴とする。
また、本発明は、複数個のトランジスタ素子と、前記各
トランジスタ素子毎に設けられるとともに、下部電極
と、絶縁層と、上部電極とをこの順番に積層した構造を
有し、前記上部電極に正極性の電圧を印加した際に、前
記上部電極表面から電子を放出する電子源素子と、第１
の方向に設けられる第１の信号線と、前記第１方向と直
交する第２の方向に設けられる第２信号線とを有する第
１の基板と、枠部材と、蛍光体を有する第２の基板とを
備え、前記第１の基板、前記枠部材および前記第２の基
板とで囲まれる空間が真空雰囲気とされる表示素子を備
える画像表示装置であって、前記各トランジスタ素子
は、前記第１の信号線と前記第２の信号線とで囲まれる
領域内に設けられることを特徴とする。また、本発明
は、複数個のトランジスタ素子と、前記各トランジスタ
素子毎に設けられるとともに、下部電極と、絶縁層と、
上部電極とをこの順番に積層した構造を有し、前記上部
電極に正極性の電圧を印加した際に、前記上部電極表面
から電子を放出する電子源素子と、第１の方向に設けら
れる第１の信号線と、前記第１方向と直交する第２の方
向に設けられる第２信号線とを有する第１の基板と、枠
部材と、蛍光体を有する第２の基板とを備え、前記第１
の基板、前記枠部材および前記第２の基板とで囲まれる
空間が真空雰囲気とされる表示素子を備える画像表示装
置であって、前記各トランジスタ素子の制御電極が、前
記複数の第１の信号線の中の１つに電気的に接続され、
前記各トランジスタ素子の第１の電極が、前記複数の第
２の信号線の中の１つに電気的に接続され、前記各トラ
ンジスタ素子の第２の電極が、前記各トランジスタ素子
毎に設けられる前記電子源素子の前記下部電極に電気的
に接続されることを特徴とする。また、本発明は、前記
各トランジスタ素子の出力インピーダンスが、前記各電
子源の動作領域での微分抵抗値よりも小さいことを特徴
とする。また、本発明は、前記各第１の信号線に駆動電
圧を供給する第１の駆動手段と、前記各第２の信号線に
駆動電圧を供給する第２の駆動手段とを備え、前記第２
の駆動手段は、前記各第２の信号線に定電流を供給する
定電流回路を有することを特徴とする。
【００２８】また、本発明は、複数個のトランジスタ素
子と、前記各トランジスタ素子毎に設けられる複数個の
電子放出素子と、第１の方向に設けられる第１の信号線
と、前記第１方向と直交する第２の方向に設けられる第
２の信号線とを有する第１の基板と、枠部材と、蛍光体
を有する第２の基板とを備え、前記第１の基板、前記枠
部材および前記第２の基板とで囲まれる空間が真空雰囲
気とされる表示素子と、前記各第１の信号線に駆動電圧
を供給する第１の駆動手段と、前記各第２の信号線に駆
動電圧を供給する第２の駆動手段とを備える画像表示装
置であって、前記各トランジスタ素子の制御電極は、前
記複数の第１の信号線の中の１つに電気的に接続され、
前記各トランジスタ素子の第１の電極は、前記複数の第
２の信号線の中の１つに電気的に接続され、前記各トラ
ンジスタ素子の第２の電極は、前記各トランジスタ素子
毎に設けられる前記複数個の電子放出素子に電気的に接
続され、前記第２の駆動手段は、前記各第２の信号線に
定電流を供給する定電流回路を有することを特徴とす
る。
子と、前記各トランジスタ素子毎に設けられる複数個の
電子放出素子と、第１の方向に設けられる第１の信号線
と、前記第１方向と直交する第２の方向に設けられる第
２の信号線とを有する第１の基板と、枠部材と、蛍光体
を有する第２の基板とを備え、前記第１の基板、前記枠
部材および前記第２の基板とで囲まれる空間が真空雰囲
気とされる表示素子と、前記各第１の信号線に駆動電圧
を供給する第１の駆動手段と、前記各第２の信号線に駆
動電圧を供給する第２の駆動手段とを備える画像表示装
置であって、前記各トランジスタ素子の制御電極は、前
記複数の第１の信号線の中の１つに電気的に接続され、
前記各トランジスタ素子の第１の電極は、前記複数の第
２の信号線の中の１つに電気的に接続され、前記各トラ
ンジスタ素子の第２の電極は、前記各トランジスタ素子
毎に設けられる前記複数個の電子放出素子に電気的に接
続され、前記第２の駆動手段は、前記各第２の信号線に
定電流を供給する定電流回路を有することを特徴とす
る。
【００２９】また、本発明は、複数個のトランジスタ素
子と、前記各トランジスタ素子毎に設けられる電界発光
素子と、第１の方向に設けられる第１の信号線と、前記
第１方向と直交する第２の方向に設けられる第２の信号
線とを有する第１の基板を備える表示素子と、前記各第
１の信号線に駆動電圧を供給する第１の駆動手段と、前
記各第２の信号線に駆動電圧を供給する第２の駆動手段
とを備える画像表示装置であって、前記各トランジスタ
素子の制御電極は、前記複数の第１の信号線の中１つに
電気的に接続され、前記各トランジスタ素子の第１の電
極は、前記複数の第２の信号線の中の１つに電気的に接
続され、前記各トランジスタ素子の第２の電極は、前記
各トランジスタ素子毎に設けられる前記各電界発光素子
の第１の電極に電気的に接続され、前記第２の駆動手段
は、前記各第２の信号線に定電流を供給する定電流回路
を有することを特徴とする。
子と、前記各トランジスタ素子毎に設けられる電界発光
素子と、第１の方向に設けられる第１の信号線と、前記
第１方向と直交する第２の方向に設けられる第２の信号
線とを有する第１の基板を備える表示素子と、前記各第
１の信号線に駆動電圧を供給する第１の駆動手段と、前
記各第２の信号線に駆動電圧を供給する第２の駆動手段
とを備える画像表示装置であって、前記各トランジスタ
素子の制御電極は、前記複数の第１の信号線の中１つに
電気的に接続され、前記各トランジスタ素子の第１の電
極は、前記複数の第２の信号線の中の１つに電気的に接
続され、前記各トランジスタ素子の第２の電極は、前記
各トランジスタ素子毎に設けられる前記各電界発光素子
の第１の電極に電気的に接続され、前記第２の駆動手段
は、前記各第２の信号線に定電流を供給する定電流回路
を有することを特徴とする。
【００３０】また、本発明は、複数個のトランジスタ素
子と、前記各トランジスタ素子毎に設けられる発光ダイ
オード素子と、第１の方向に設けられる第１の信号線
と、前記第１方向と直交する第２の方向に設けられる第
２の信号線とを有する第１の基板を備える表示素子と、
前記各第１の信号線に駆動電圧を供給する第１の駆動手
段と、前記各第２の信号線に駆動電圧を供給する第２の
駆動手段とを備える画像表示装置であって、前記各トラ
ンジスタ素子の制御電極は、前記複数の第１の信号線の
１つに電気的に接続され、前記各トランジスタ素子の第
１の電極は、前記複数の第２の信号線の中の１つに電気
的に接続され、前記各トランジスタ素子の第２の電極
は、前記各トランジスタ素子毎に設けられる前記発光ダ
イオードの第１の電極に電気的に接続され、前記第２の
駆動手段は、前記各第２の信号線に定電流を供給する定
電流回路を有することを特徴とする。また、本発明は、
前記各トランジスタ素子が、薄膜トランジスタであり、
当該薄膜トランジスタを非飽和領域で動作させることを
特徴とする。
子と、前記各トランジスタ素子毎に設けられる発光ダイ
オード素子と、第１の方向に設けられる第１の信号線
と、前記第１方向と直交する第２の方向に設けられる第
２の信号線とを有する第１の基板を備える表示素子と、
前記各第１の信号線に駆動電圧を供給する第１の駆動手
段と、前記各第２の信号線に駆動電圧を供給する第２の
駆動手段とを備える画像表示装置であって、前記各トラ
ンジスタ素子の制御電極は、前記複数の第１の信号線の
１つに電気的に接続され、前記各トランジスタ素子の第
１の電極は、前記複数の第２の信号線の中の１つに電気
的に接続され、前記各トランジスタ素子の第２の電極
は、前記各トランジスタ素子毎に設けられる前記発光ダ
イオードの第１の電極に電気的に接続され、前記第２の
駆動手段は、前記各第２の信号線に定電流を供給する定
電流回路を有することを特徴とする。また、本発明は、
前記各トランジスタ素子が、薄膜トランジスタであり、
当該薄膜トランジスタを非飽和領域で動作させることを
特徴とする。
【００３１】
【発明の実施の形態】以下、図面を参照して本発明の実
施の形態を詳細に説明する。なお、実施の形態を説明す
るための全図において、同一機能を有するものは同一符
号を付け、その繰り返しの説明は省略する。 ［実施の形態１］本発明の実施の形態１の画像表示装置
は、電子放出電子源である薄膜型電子源マトリクスと蛍
光体との組み合わせによって、各ドットの輝度変調素子
を形成した表示パネル（本発明の表示素子）を用い、当
該表示パネルの行電極及び列電極に駆動回路を接続して
構成される。ここで、表示パネルは、薄膜電子源マトリ
クスが形成された電子源板と蛍光体パターンが形成され
た蛍光表示板とから構成される。まず、図３〜図６を用
いて、本実施の形態における、画素トランジスタ３０５
と薄膜電子源マトリクスが形成された電子源板の構造と
製造方法について説明する。図３は、本実施の形態の画
素トランジスタ３０５の配置を表す平面図である。図４
は、本実施の形態の電子源板の要部断面構造を示す断面
図であり、同図（ａ）は図３のＡ−Ｂ切断線に沿う断面
図、同図（ｂ）は図３のＣ−Ｄ切断線に沿う断面図であ
る。図５は、本実施の形態の画素トランジスタ３０２の
製造方法を説明するための図であり、図６は、本実施の
形態の膜型電子源マトリクスの製造方法を説明するため
の図である。
施の形態を詳細に説明する。なお、実施の形態を説明す
るための全図において、同一機能を有するものは同一符
号を付け、その繰り返しの説明は省略する。 ［実施の形態１］本発明の実施の形態１の画像表示装置
は、電子放出電子源である薄膜型電子源マトリクスと蛍
光体との組み合わせによって、各ドットの輝度変調素子
を形成した表示パネル（本発明の表示素子）を用い、当
該表示パネルの行電極及び列電極に駆動回路を接続して
構成される。ここで、表示パネルは、薄膜電子源マトリ
クスが形成された電子源板と蛍光体パターンが形成され
た蛍光表示板とから構成される。まず、図３〜図６を用
いて、本実施の形態における、画素トランジスタ３０５
と薄膜電子源マトリクスが形成された電子源板の構造と
製造方法について説明する。図３は、本実施の形態の画
素トランジスタ３０５の配置を表す平面図である。図４
は、本実施の形態の電子源板の要部断面構造を示す断面
図であり、同図（ａ）は図３のＡ−Ｂ切断線に沿う断面
図、同図（ｂ）は図３のＣ−Ｄ切断線に沿う断面図であ
る。図５は、本実施の形態の画素トランジスタ３０２の
製造方法を説明するための図であり、図６は、本実施の
形態の膜型電子源マトリクスの製造方法を説明するため
の図である。
【００３２】以下、図５を用いて、本実施の形態の画素
トランジスタ３０２の製造方法について説明する。初め
に、図５（ａ）に示すように、基板１４上にジシラン
（Ｓｉ2Ｈ6）を原料ガスとした低圧ＣＶＤ法によりａ−
Ｓｉ膜を堆積した後、全面をレーザーアニールにして多
結晶シリコン（ｐｏｌｙ−Ｓｉ）膜６００を形成する。
ここで、基板１４には、無アルカリガラス、または二酸
化シリコン（ＳｉＯ2；以下、単に、ＳｉＯ2と称す
る。）を被覆した無アルカリガラスあるいはソーダガラ
スを用いる。次に、ｐｏｌｙ−Ｓｉ膜６００をパターン
化した後、図５（ｂ）に示すように、ＳｉＯ2で構成さ
れたゲート絶縁膜６０４をＣＶＤ法で形成する。次に、
図５（ｃ）に示すように、ゲート電極６０１を形成した
後、イオンドーピングによりｐｏｌｙ−Ｓｉ膜６００に
不純物を注入し、図５（ｄ）に示すように、ソース電極
６０２、ドレイン電極６０３を形成する。その後、図５
（ｅ）に示すように、層間絶縁膜６０６を形成した後、
コンタクトホールを形成する。ついで、図５（ｆ）に示
すように、列電極３１１と接触電極６０７を形成する。
続いて、図５（ｇ）に示すように、パッシベーション膜
６０８をＳｉＯ２で形成した後、コンタクトホールを形
成する。最後に、アルミニウム（Ａｌ；以下、単に、Ａ
ｌと称する。）−ネオジム（Ｎｄ；以下、単に、Ｎｄと
称する。）合金膜を形成した後、パターン化して、図５
（ｈ）に示すように、下部電極１３を形成する。ここ
で、下部電極１３は、図３の点線で記したパターンに形
成する。
トランジスタ３０２の製造方法について説明する。初め
に、図５（ａ）に示すように、基板１４上にジシラン
（Ｓｉ2Ｈ6）を原料ガスとした低圧ＣＶＤ法によりａ−
Ｓｉ膜を堆積した後、全面をレーザーアニールにして多
結晶シリコン（ｐｏｌｙ−Ｓｉ）膜６００を形成する。
ここで、基板１４には、無アルカリガラス、または二酸
化シリコン（ＳｉＯ2；以下、単に、ＳｉＯ2と称す
る。）を被覆した無アルカリガラスあるいはソーダガラ
スを用いる。次に、ｐｏｌｙ−Ｓｉ膜６００をパターン
化した後、図５（ｂ）に示すように、ＳｉＯ2で構成さ
れたゲート絶縁膜６０４をＣＶＤ法で形成する。次に、
図５（ｃ）に示すように、ゲート電極６０１を形成した
後、イオンドーピングによりｐｏｌｙ−Ｓｉ膜６００に
不純物を注入し、図５（ｄ）に示すように、ソース電極
６０２、ドレイン電極６０３を形成する。その後、図５
（ｅ）に示すように、層間絶縁膜６０６を形成した後、
コンタクトホールを形成する。ついで、図５（ｆ）に示
すように、列電極３１１と接触電極６０７を形成する。
続いて、図５（ｇ）に示すように、パッシベーション膜
６０８をＳｉＯ２で形成した後、コンタクトホールを形
成する。最後に、アルミニウム（Ａｌ；以下、単に、Ａ
ｌと称する。）−ネオジム（Ｎｄ；以下、単に、Ｎｄと
称する。）合金膜を形成した後、パターン化して、図５
（ｈ）に示すように、下部電極１３を形成する。ここ
で、下部電極１３は、図３の点線で記したパターンに形
成する。
【００３３】次に、図６を用いて、薄膜電子源マトリク
スの一薄膜型電子源素子３０１の製造方法について説明
する。図６の右側の列は平面図であり、図６の左側の列
は、右の図の中のＡ−Ｂ線に沿う断面図である。図６
（ａ）は、図５（ｈ）と同一である。まず、図６（ｂ）
に示すように、下部電極１３上にレジスト５０１を形成
する。この状態で、陽極酸化を行い、図６（ｃ）に示す
ように、保護絶縁層１５を形成する。本実施の形態で
は、この陽極酸化において化成電圧２０Ｖ程度とし、保
護絶縁層１５の膜厚を３０ｎｍ程度とした。レジストパ
ターン５０１をアセトンなどの有機溶媒で剥離した後、
レジストで被覆されていた下部電極１３表面を再度陽極
酸化して、図６（ｄ）に示すように、トンネル絶縁層１
２を形成する。本実施例では、この再陽極酸化において
化成電圧を６Ｖに設定し、絶縁層膜厚を８ｎｍとした。
次に、上部電極バスライン用の導電膜を形成し、レジス
トをパターニングしてエッチングを行い、図６（ｅ）に
示すように、上部電極バスライン３２を形成する。本実
施の形態では、上部電極バスライン３２として、膜厚が
３００ｎｍ程度のＡｌ合金と膜厚が２０ｎｍ程度のタン
グステン（Ｗ）膜との積層膜で形成し、Ａｌ合金とタン
グステン（Ｗ）膜とを２段階のエッチングで加工した。
なお、上部電極バスライン３２の材料には金（Ａｕ）な
どを用いても良い。
スの一薄膜型電子源素子３０１の製造方法について説明
する。図６の右側の列は平面図であり、図６の左側の列
は、右の図の中のＡ−Ｂ線に沿う断面図である。図６
（ａ）は、図５（ｈ）と同一である。まず、図６（ｂ）
に示すように、下部電極１３上にレジスト５０１を形成
する。この状態で、陽極酸化を行い、図６（ｃ）に示す
ように、保護絶縁層１５を形成する。本実施の形態で
は、この陽極酸化において化成電圧２０Ｖ程度とし、保
護絶縁層１５の膜厚を３０ｎｍ程度とした。レジストパ
ターン５０１をアセトンなどの有機溶媒で剥離した後、
レジストで被覆されていた下部電極１３表面を再度陽極
酸化して、図６（ｄ）に示すように、トンネル絶縁層１
２を形成する。本実施例では、この再陽極酸化において
化成電圧を６Ｖに設定し、絶縁層膜厚を８ｎｍとした。
次に、上部電極バスライン用の導電膜を形成し、レジス
トをパターニングしてエッチングを行い、図６（ｅ）に
示すように、上部電極バスライン３２を形成する。本実
施の形態では、上部電極バスライン３２として、膜厚が
３００ｎｍ程度のＡｌ合金と膜厚が２０ｎｍ程度のタン
グステン（Ｗ）膜との積層膜で形成し、Ａｌ合金とタン
グステン（Ｗ）膜とを２段階のエッチングで加工した。
なお、上部電極バスライン３２の材料には金（Ａｕ）な
どを用いても良い。
【００３４】また、上部電極バスライン３２をエッチン
グする際は端部がテーパー形状になるようにエッチング
した。最後に、図６（ｆ）に示すように、上部電極１１
を全面に形成する。本実施の形態では、上部電極１１と
して、膜厚１ｎｍのイリジウム（Ｉｒ）、膜厚２ｎｍの
白金（Ｐｔ）、膜厚３ｎｍの金（Ａｕ）の３層をこの順
序で形成した３層積層膜を用いた。また、上部電極１１
は、画像表示部分には全面に形成するが、基板周辺部の
取出電極を形成した領域には形成しない。このパターン
化の精度は極めて緩いので、本実施の形態では、このパ
ターン化を金属マスクを用いて行った。このようにする
と、上部電極形成後にレジストなどが上部電極１１表面
に残留することがないので、清浄な上部電極１１を容易
に得ることができ、電子放出特性の劣化が発生しない。
これが可能なのは、上部電極バスライン３２を形成した
後に上部電極１１を形成しているからである。以上のプ
ロセスにより、基板１４上に薄膜電子源マトリクスが完
成する。
グする際は端部がテーパー形状になるようにエッチング
した。最後に、図６（ｆ）に示すように、上部電極１１
を全面に形成する。本実施の形態では、上部電極１１と
して、膜厚１ｎｍのイリジウム（Ｉｒ）、膜厚２ｎｍの
白金（Ｐｔ）、膜厚３ｎｍの金（Ａｕ）の３層をこの順
序で形成した３層積層膜を用いた。また、上部電極１１
は、画像表示部分には全面に形成するが、基板周辺部の
取出電極を形成した領域には形成しない。このパターン
化の精度は極めて緩いので、本実施の形態では、このパ
ターン化を金属マスクを用いて行った。このようにする
と、上部電極形成後にレジストなどが上部電極１１表面
に残留することがないので、清浄な上部電極１１を容易
に得ることができ、電子放出特性の劣化が発生しない。
これが可能なのは、上部電極バスライン３２を形成した
後に上部電極１１を形成しているからである。以上のプ
ロセスにより、基板１４上に薄膜電子源マトリクスが完
成する。
【００３５】本実施の形態の薄膜電子源マトリクスにお
いては、トンネル絶縁層１２で規定された領域（電子放
出領域１８、図８に記載）、即ち、レジストパターン５
０１で規定した領域から電子が放出される。電子放出領
域１８の周辺部には、厚い絶縁膜である保護絶縁層１５
を形成してあるため、上部電極−下部電極間に印加され
る電界が下部電極１３の辺または角部に集中しなくな
り、長時間にわたって安定な電子放出特性が得られる。
本実施の形態では、図４からわかるように、画素トラン
ジスタ３０２と薄膜型電子源素子３０１とは、基板１４
上の別の層に形成している。このため、図３からわかる
ように、薄膜型電子源素子３０１の大きさを小さくする
ことなく、画素トランジスタ３０２の大きさを大きくす
ることが可能である。したがって、画素トランジスタ３
０２の出力インピーダンスを容易に小さくすることがで
きる。本実施の形態では、薄膜型電子源素子３０１の動
作領域での微分抵抗値（ｒe）よりも、画素トランジス
タ３０２の出力インピーダンスが小さくなるように設定
した。これにより、前記したように、画素トランジスタ
３０２の特性バラツキが表示画像の輝度ムラに影響しに
くくなる。図３の平面図から明らかなように、画素トラ
ンジスタ部は、下部電極１３の下側に設けている。これ
により、下部電極１３が画素トランジスタ３０２の遮光
層としても働く。
いては、トンネル絶縁層１２で規定された領域（電子放
出領域１８、図８に記載）、即ち、レジストパターン５
０１で規定した領域から電子が放出される。電子放出領
域１８の周辺部には、厚い絶縁膜である保護絶縁層１５
を形成してあるため、上部電極−下部電極間に印加され
る電界が下部電極１３の辺または角部に集中しなくな
り、長時間にわたって安定な電子放出特性が得られる。
本実施の形態では、図４からわかるように、画素トラン
ジスタ３０２と薄膜型電子源素子３０１とは、基板１４
上の別の層に形成している。このため、図３からわかる
ように、薄膜型電子源素子３０１の大きさを小さくする
ことなく、画素トランジスタ３０２の大きさを大きくす
ることが可能である。したがって、画素トランジスタ３
０２の出力インピーダンスを容易に小さくすることがで
きる。本実施の形態では、薄膜型電子源素子３０１の動
作領域での微分抵抗値（ｒe）よりも、画素トランジス
タ３０２の出力インピーダンスが小さくなるように設定
した。これにより、前記したように、画素トランジスタ
３０２の特性バラツキが表示画像の輝度ムラに影響しに
くくなる。図３の平面図から明らかなように、画素トラ
ンジスタ部は、下部電極１３の下側に設けている。これ
により、下部電極１３が画素トランジスタ３０２の遮光
層としても働く。
【００３６】以下、図７〜図９を用いて、本実施の形態
の表示パネルの構造を説明する。図７は、本実施の形態
の表示パネルを、蛍光表示板側から見た平面図であり、
図８は、本実施の形態の表示パネルから蛍光表示板を取
り除き、表示パネルの蛍光表示板側から基板１４を見た
平面図である。図９は、本実施の形態の表示パネルの構
成を示す要部断面図であり、同図（ａ）は、図７、図８
中のＡ−Ｂ切断線に沿う要部断面図、同図（ｂ）は、図
７、図８中のＣ−Ｄ切断線に沿う断面図である。但し、
図７、図８においては、基板１４の図示は省略してい
る。本実施の形態の蛍光表示板は、ソーダガラス等の基
板１１０に形成されるブラックマトリクス１２０と、こ
のブラックマトリクス１２０の溝内に形成される赤
（Ｒ）・緑（Ｇ）・青（Ｂ）の蛍光体（１１４Ａ〜１１
４Ｃ）と、これらの上に形成されるメタルバック膜１２
２とで構成される。以下、本実施の形態の蛍光表示板の
作成方法について説明する。まず、表示装置のコントラ
ストを上げる目的で、基板１１０上に、ブラックマトリ
クス１２０を形成する（図９（ａ）参照）。ブラックマ
トリクス１２０は、図７において蛍光体（１１４Ａ〜１
１４Ｃ）間に配置されるが、図７では記載を省略した。
次に、赤色蛍光体１１４Ａ、緑色蛍光体１１４Ｂ、青色
蛍光体１１４Ｃを形成する。これら蛍光体のパターン化
は、通常の陰極線管の蛍光面に用いられるのと同様に、
フォトリソグラフィーを用いて行った。蛍光体として
は、例えば、赤色にＹ2Ｏ2Ｓ：Ｅｕ（Ｐ２２−Ｒ）、緑
色にＺｎ２ＳｉＯ4：Ｍｎ（Ｐ１−Ｇ１）、青色にＺｎ
Ｓ：Ａｇ（Ｐ２２−Ｂ）を用いればよい。次いで、ニト
ロセルロースなどの膜でフィルミングした後、基板１１
０全体にＡｌを、膜厚５０〜３００ｎｍ程度蒸着してメ
タルバック膜１２２とする。その後、基板１１０を４０
０℃程度に加熱してフィルミング膜やＰＶＡなどの有機
物を加熱分解する。このようにして、蛍光表示板が完成
する。
の表示パネルの構造を説明する。図７は、本実施の形態
の表示パネルを、蛍光表示板側から見た平面図であり、
図８は、本実施の形態の表示パネルから蛍光表示板を取
り除き、表示パネルの蛍光表示板側から基板１４を見た
平面図である。図９は、本実施の形態の表示パネルの構
成を示す要部断面図であり、同図（ａ）は、図７、図８
中のＡ−Ｂ切断線に沿う要部断面図、同図（ｂ）は、図
７、図８中のＣ−Ｄ切断線に沿う断面図である。但し、
図７、図８においては、基板１４の図示は省略してい
る。本実施の形態の蛍光表示板は、ソーダガラス等の基
板１１０に形成されるブラックマトリクス１２０と、こ
のブラックマトリクス１２０の溝内に形成される赤
（Ｒ）・緑（Ｇ）・青（Ｂ）の蛍光体（１１４Ａ〜１１
４Ｃ）と、これらの上に形成されるメタルバック膜１２
２とで構成される。以下、本実施の形態の蛍光表示板の
作成方法について説明する。まず、表示装置のコントラ
ストを上げる目的で、基板１１０上に、ブラックマトリ
クス１２０を形成する（図９（ａ）参照）。ブラックマ
トリクス１２０は、図７において蛍光体（１１４Ａ〜１
１４Ｃ）間に配置されるが、図７では記載を省略した。
次に、赤色蛍光体１１４Ａ、緑色蛍光体１１４Ｂ、青色
蛍光体１１４Ｃを形成する。これら蛍光体のパターン化
は、通常の陰極線管の蛍光面に用いられるのと同様に、
フォトリソグラフィーを用いて行った。蛍光体として
は、例えば、赤色にＹ2Ｏ2Ｓ：Ｅｕ（Ｐ２２−Ｒ）、緑
色にＺｎ２ＳｉＯ4：Ｍｎ（Ｐ１−Ｇ１）、青色にＺｎ
Ｓ：Ａｇ（Ｐ２２−Ｂ）を用いればよい。次いで、ニト
ロセルロースなどの膜でフィルミングした後、基板１１
０全体にＡｌを、膜厚５０〜３００ｎｍ程度蒸着してメ
タルバック膜１２２とする。その後、基板１１０を４０
０℃程度に加熱してフィルミング膜やＰＶＡなどの有機
物を加熱分解する。このようにして、蛍光表示板が完成
する。
【００３７】このようにして製作した電子源板と蛍光表
示板とを、スペーサ６０を挟み込んでフリットガラスを
用いて封着する。基板１１０に形成された蛍光体（１１
４Ａ〜１１４Ｃ）と、基板１４との位置関係は図７に示
したとおりである。図９からわかるように、基板１４を
上部から平面図としてみると、全面が上部電極１１に覆
われている。図８には、基板１４上に形成した薄膜型電
子源素子３０１のパターンを図７に対応させて示してあ
る。なお、図８では、図７との位置関係を明示するため
に、電子放出領域１８を図示してある。電子放出領域１
８は、保護絶縁層１５で囲まれた領域であり、実際に電
子が放出される領域である。電子放出領域１８の真上に
蛍光体１１４が位置するようにしている。また、放出さ
れた電子ビームが多少広がることを考慮し、電子放出領
域１８の幅は、蛍光体１１４の幅より小さくしてある。
基板１１０−基板１４との間の距離は１〜３ｍｍ程度と
する。
示板とを、スペーサ６０を挟み込んでフリットガラスを
用いて封着する。基板１１０に形成された蛍光体（１１
４Ａ〜１１４Ｃ）と、基板１４との位置関係は図７に示
したとおりである。図９からわかるように、基板１４を
上部から平面図としてみると、全面が上部電極１１に覆
われている。図８には、基板１４上に形成した薄膜型電
子源素子３０１のパターンを図７に対応させて示してあ
る。なお、図８では、図７との位置関係を明示するため
に、電子放出領域１８を図示してある。電子放出領域１
８は、保護絶縁層１５で囲まれた領域であり、実際に電
子が放出される領域である。電子放出領域１８の真上に
蛍光体１１４が位置するようにしている。また、放出さ
れた電子ビームが多少広がることを考慮し、電子放出領
域１８の幅は、蛍光体１１４の幅より小さくしてある。
基板１１０−基板１４との間の距離は１〜３ｍｍ程度と
する。
【００３８】スペーサ６０はパネル内部を真空にしたと
きに、大気圧の外部からの力によるパネルの破損を防ぐ
ために挿入する。したがって、基板１４、基板１１０に
厚さ３ｍｍのガラスを用いて、幅４ｃｍ×長さ９ｃｍ程
度以下の表示面積の表示装置を製作する場合には、基板
１１０と基板１４自体の機械強度で大気圧に耐え得るの
で、スペーサ６０を挿入する必要はない。スペーサ６０
の形状は、例えば、図７のような直方体形状とする。こ
こでは、３行毎にスペーサ６０の支柱を設けているが、
機械強度が耐える範囲で、支柱の数（密度）を減らして
かまわない。スペーサ６０としては、ガラス製またはセ
ラミクス製で、板状あるいは柱状の支柱を並べて配置す
る。封着したパネルは、１×１０~7Ｔｏｒｒ程度の真空
に排気して、封止する。表示パネル内の真空度を高真空
に維持するために、封止の直前あるいは直後に、パネル
内の所定の位置（図示せず）でゲッター膜の形成または
ゲッター材の活性化を行う。例えば、バリウム（Ｂａ）
を主成分とするゲッター材の場合、高周波誘導加熱によ
りゲッター膜を形成できる。このようにして、本実施の
形態の表示パネルが完成する。このように本実施の形態
では、基板１１０−基板１４間の距離は１〜３ｍｍ程度
と大きいので、メタルバック１２２に印加する加速電圧
を３〜６ＫＶと高電圧にできる。したがって、前記した
ように、蛍光体（１１４Ａ〜１１４Ｃ）には陰極線管
（ＣＲＴ）用の蛍光体を使用できる。
きに、大気圧の外部からの力によるパネルの破損を防ぐ
ために挿入する。したがって、基板１４、基板１１０に
厚さ３ｍｍのガラスを用いて、幅４ｃｍ×長さ９ｃｍ程
度以下の表示面積の表示装置を製作する場合には、基板
１１０と基板１４自体の機械強度で大気圧に耐え得るの
で、スペーサ６０を挿入する必要はない。スペーサ６０
の形状は、例えば、図７のような直方体形状とする。こ
こでは、３行毎にスペーサ６０の支柱を設けているが、
機械強度が耐える範囲で、支柱の数（密度）を減らして
かまわない。スペーサ６０としては、ガラス製またはセ
ラミクス製で、板状あるいは柱状の支柱を並べて配置す
る。封着したパネルは、１×１０~7Ｔｏｒｒ程度の真空
に排気して、封止する。表示パネル内の真空度を高真空
に維持するために、封止の直前あるいは直後に、パネル
内の所定の位置（図示せず）でゲッター膜の形成または
ゲッター材の活性化を行う。例えば、バリウム（Ｂａ）
を主成分とするゲッター材の場合、高周波誘導加熱によ
りゲッター膜を形成できる。このようにして、本実施の
形態の表示パネルが完成する。このように本実施の形態
では、基板１１０−基板１４間の距離は１〜３ｍｍ程度
と大きいので、メタルバック１２２に印加する加速電圧
を３〜６ＫＶと高電圧にできる。したがって、前記した
ように、蛍光体（１１４Ａ〜１１４Ｃ）には陰極線管
（ＣＲＴ）用の蛍光体を使用できる。
【００３９】図１０は、本実施の形態の表示パネルに、
駆動回路を接続した状態を示す結線図である。行電極３
１０は行電極駆動回路４１に接続され、列電極３１１は
列電極駆動回路４２に接続される。また、全画素で共通
とされる上部電極バスライン３２は、上部電極駆動回路
４５に接続される。ここで、各駆動回路（４１，４２）
と、電子源板との接続は、例えば、テープキャリアパッ
ケージを異方性導電膜で圧着したものや、各駆動回路
（４１，４２）を構成する半導体チップを、電子源板の
基板１４上に直接実装するチップオングラス等によって
行う。なお、図示は省略しているが、メタルバック膜１
２２には、加速電圧源から３〜６ＫＶ程度の加速電圧が
常時印加される。また、図１０では、３行、３列しか記
載していないが、実際の画像表示装置は、数１００行×
数１０００列配列されるものであって、図１１ではその
一部分のみ記載していることはいうまでもない。
駆動回路を接続した状態を示す結線図である。行電極３
１０は行電極駆動回路４１に接続され、列電極３１１は
列電極駆動回路４２に接続される。また、全画素で共通
とされる上部電極バスライン３２は、上部電極駆動回路
４５に接続される。ここで、各駆動回路（４１，４２）
と、電子源板との接続は、例えば、テープキャリアパッ
ケージを異方性導電膜で圧着したものや、各駆動回路
（４１，４２）を構成する半導体チップを、電子源板の
基板１４上に直接実装するチップオングラス等によって
行う。なお、図示は省略しているが、メタルバック膜１
２２には、加速電圧源から３〜６ＫＶ程度の加速電圧が
常時印加される。また、図１０では、３行、３列しか記
載していないが、実際の画像表示装置は、数１００行×
数１０００列配列されるものであって、図１１ではその
一部分のみ記載していることはいうまでもない。
【００４０】図１１は、図１０に示す各駆動回路から出
力される駆動電圧の波形の一例を示すタイミングチャー
トである。ここで、ｎ番目の行電極３１０をＲｎ、ｍ番
目の列電極３１１をＣｍ、ｎ番目の行電極３１０と、ｍ
番目の列電極３１１との交点のドットを（ｎ、ｍ）で表
すことにする。時刻ｔ１において、Ｒ１の行電極３１０
に、ＶR1なる電圧を印加する。ここでは、ＶR1＝１５Ｖ
とした。また、Ｃ１およびＣ２の列電極３１１には、Ｖ
C2＝０Ｖなる電圧を印加し、Ｃ３の列電極３１１には、
ＶC1＝１０Ｖなる電圧を印加する。上部電極駆動回路４
５の出力電圧はＶU1＝１０Ｖとする。すると、Ｒ１の行
電極３１０にゲート電極が接続された画素トランジスタ
３０２のゲート電圧Ｖｇは１５Ｖとなるので、各画素ト
ランジスタ３０２が導通状態になる。したがって、ドッ
ト（１，１）、（１，２）の上部電極１１と下部電極１
３との間には（ＶU1−ＶC2）＝１０Ｖなる電圧が印加さ
れるので、（ＶU1−ＶC2）を電子放出開始電圧以上に設
定しておけば、この２つのドットの薄膜型電子源素子か
らは電子が真空１０中に放出される。放出された電子
は、メタルバック膜１１２に印加された電圧により加速
された後、蛍光体（１１４Ａ〜１１４Ｃ）に衝突し、蛍
光体（１１４Ａ〜１１４Ｃ）を発光させる。一方、ドッ
ト（１、３）の上部電極１１と下部電極１３との間の電
圧は（ＶU1−ＶC1）＝０Ｖなので電子は放出されない。
時刻ｔ２において、Ｒ２の行電極３１０にＶR1なる電圧
を印加し、Ｃ１の列電極３１１にＶC2なる電圧を印加す
ると、同様にドット（２、１）が点灯する。このように
して、図１１の電圧波形を印加すると、図１０の斜線を
施したドットのみが点灯する。このようにして、列電極
３１１に印加する信号を変えることにより所望の画像ま
たは情報を表示することができる。また、列電極３１１
への印加電圧の大きさをＶC1〜ＶC2の範囲で画像信号に
合わせて適宜変えることにより、階調のある画像を表示
することができる。
力される駆動電圧の波形の一例を示すタイミングチャー
トである。ここで、ｎ番目の行電極３１０をＲｎ、ｍ番
目の列電極３１１をＣｍ、ｎ番目の行電極３１０と、ｍ
番目の列電極３１１との交点のドットを（ｎ、ｍ）で表
すことにする。時刻ｔ１において、Ｒ１の行電極３１０
に、ＶR1なる電圧を印加する。ここでは、ＶR1＝１５Ｖ
とした。また、Ｃ１およびＣ２の列電極３１１には、Ｖ
C2＝０Ｖなる電圧を印加し、Ｃ３の列電極３１１には、
ＶC1＝１０Ｖなる電圧を印加する。上部電極駆動回路４
５の出力電圧はＶU1＝１０Ｖとする。すると、Ｒ１の行
電極３１０にゲート電極が接続された画素トランジスタ
３０２のゲート電圧Ｖｇは１５Ｖとなるので、各画素ト
ランジスタ３０２が導通状態になる。したがって、ドッ
ト（１，１）、（１，２）の上部電極１１と下部電極１
３との間には（ＶU1−ＶC2）＝１０Ｖなる電圧が印加さ
れるので、（ＶU1−ＶC2）を電子放出開始電圧以上に設
定しておけば、この２つのドットの薄膜型電子源素子か
らは電子が真空１０中に放出される。放出された電子
は、メタルバック膜１１２に印加された電圧により加速
された後、蛍光体（１１４Ａ〜１１４Ｃ）に衝突し、蛍
光体（１１４Ａ〜１１４Ｃ）を発光させる。一方、ドッ
ト（１、３）の上部電極１１と下部電極１３との間の電
圧は（ＶU1−ＶC1）＝０Ｖなので電子は放出されない。
時刻ｔ２において、Ｒ２の行電極３１０にＶR1なる電圧
を印加し、Ｃ１の列電極３１１にＶC2なる電圧を印加す
ると、同様にドット（２、１）が点灯する。このように
して、図１１の電圧波形を印加すると、図１０の斜線を
施したドットのみが点灯する。このようにして、列電極
３１１に印加する信号を変えることにより所望の画像ま
たは情報を表示することができる。また、列電極３１１
への印加電圧の大きさをＶC1〜ＶC2の範囲で画像信号に
合わせて適宜変えることにより、階調のある画像を表示
することができる。
【００４１】時刻ｔ４において、全ての行電極３０１に
ＶR1の電圧を印加して全ての画素トランジスタを導通状
態にし、全ての列電極３１１にＶC2なる電圧を印加す
る。この状態で、上部電極駆動回路４５の出力電圧をＶ
U2とする。ここでは、ＶU2は−５Ｖ程度とした。する
と、全てのドットに対して、ＶU2−ＶC2＝−５Ｖが印加
される。このように逆極性の電圧（反転パルス）を印加
することにより薄膜型電子源素子の寿命特性を向上でき
る。また、本実施の形態のように、上部電極駆動回路４
５に反転パルス出力機能を付けることにより、列電極駆
動回路４２の構成が単純になる。回路数が多い列電極駆
動回路４２を単純化することは低コスト化に極めて有効
である。反転パルスを印加する期間（図１０のｔ４〜ｔ
５、ｔ８〜ｔ９）としては、映像信号の垂直帰線期間を
用いると、映像信号との整合性が良い。
ＶR1の電圧を印加して全ての画素トランジスタを導通状
態にし、全ての列電極３１１にＶC2なる電圧を印加す
る。この状態で、上部電極駆動回路４５の出力電圧をＶ
U2とする。ここでは、ＶU2は−５Ｖ程度とした。する
と、全てのドットに対して、ＶU2−ＶC2＝−５Ｖが印加
される。このように逆極性の電圧（反転パルス）を印加
することにより薄膜型電子源素子の寿命特性を向上でき
る。また、本実施の形態のように、上部電極駆動回路４
５に反転パルス出力機能を付けることにより、列電極駆
動回路４２の構成が単純になる。回路数が多い列電極駆
動回路４２を単純化することは低コスト化に極めて有効
である。反転パルスを印加する期間（図１０のｔ４〜ｔ
５、ｔ８〜ｔ９）としては、映像信号の垂直帰線期間を
用いると、映像信号との整合性が良い。
【００４２】なお、前記説明では、画素トランジスタと
してｐｏｌｙ−Ｓｉを用いた薄膜トランジスタを用いた
例を示したが、ａ−Ｓｉを用いた薄膜トランジスタ（Ｔ
ＦＴ）を用いても同様の効果が得られるのは言うまでも
ない。ただし、ａ−Ｓｉを用いたＴＦＴを用いる場合
は、基板１１０と基板１４とを封止する際、低温封止プ
ロセスを用いることにより、ａ−Ｓｉを用いたＴＦＴの
劣化を防止する必要がある。ｐｏｌｙ−Ｓｉを用いたＴ
ＦＴを用いて、駆動回路（行電極駆動回路４１、列電極
駆動回路４２または上部電極駆動回路４５）を基板上に
形成することもできる。この場合の基板１４上の構成の
一例を図１２に示す。この図１２に示す構成では、基板
１４上に、画像表示領域１０１と行電極駆動回路ブロッ
ク８１０と列電極駆動回路ブロック８１１とが形成され
る。画像表示領域１０１には、行電極３１０と列電極３
１１の各交点に画素トランジスタ３０２と薄膜型電子源
素子３０１を形成する。行電極駆動回路ブロック８１０
には、行電極３１０に接続する行電極駆動回路４１とシ
フトレジスタを含む論理回路が形成される。列電極駆動
回路ブロック８１１には、列電極３１１に接続する列電
極駆動回路４２と直並列変換回路を含む論理回路が形成
される。このようにすると、行電極駆動回路ブロック８
１０および列電極駆動回路ブロック８１１内で直列−並
列変換が行われるので、基板１４の外部から送る信号線
の本数が大幅に削減でき、実装コストを低減できる。
してｐｏｌｙ−Ｓｉを用いた薄膜トランジスタを用いた
例を示したが、ａ−Ｓｉを用いた薄膜トランジスタ（Ｔ
ＦＴ）を用いても同様の効果が得られるのは言うまでも
ない。ただし、ａ−Ｓｉを用いたＴＦＴを用いる場合
は、基板１１０と基板１４とを封止する際、低温封止プ
ロセスを用いることにより、ａ−Ｓｉを用いたＴＦＴの
劣化を防止する必要がある。ｐｏｌｙ−Ｓｉを用いたＴ
ＦＴを用いて、駆動回路（行電極駆動回路４１、列電極
駆動回路４２または上部電極駆動回路４５）を基板上に
形成することもできる。この場合の基板１４上の構成の
一例を図１２に示す。この図１２に示す構成では、基板
１４上に、画像表示領域１０１と行電極駆動回路ブロッ
ク８１０と列電極駆動回路ブロック８１１とが形成され
る。画像表示領域１０１には、行電極３１０と列電極３
１１の各交点に画素トランジスタ３０２と薄膜型電子源
素子３０１を形成する。行電極駆動回路ブロック８１０
には、行電極３１０に接続する行電極駆動回路４１とシ
フトレジスタを含む論理回路が形成される。列電極駆動
回路ブロック８１１には、列電極３１１に接続する列電
極駆動回路４２と直並列変換回路を含む論理回路が形成
される。このようにすると、行電極駆動回路ブロック８
１０および列電極駆動回路ブロック８１１内で直列−並
列変換が行われるので、基板１４の外部から送る信号線
の本数が大幅に削減でき、実装コストを低減できる。
【００４３】［実施の形態２］本発明の実施の形態２の
画像表示装置において、表示パネルは前記実施の形態１
と同じものを用いる。本実施の形態の画像表示装置は、
列電極駆動回路４２が定電流回路を有する点で、前記実
施の形態１と相違する。図１３は、本実施の形態の列電
極駆動回路４２の一例の概略内部構成を示すブロック図
である。図１３に示すように、本実施の形態の列電極駆
動回路４２は、定電圧回路５１、定電流回路５２、パル
ス幅変調（ＰＷＭ）回路５３および切替回路５４を有す
る。図１４は、本発明の実施の形態２の画像表示装置に
おいて、各電極駆動回路（４１，４２，４５）から出力
される駆動電圧の波形の一例を示すタイミングチャート
である。なお、本実施の形態においても、図示は省略し
ているが、メタルバック膜１２２には加速電圧源から３
〜６ＫＶ程度の加速電圧が常時印加される。ここで、前
記実施の形態１と同様、ｎ番目の行電極３１０をＲｎ、
ｍ番目の列電極３１１をＣｍ、ｎ番目の行電極３１０
と、ｍ番目の列電極３１１との交点のドットを（ｎ、
ｍ）で表すことにする。なお、図１４において、駆動波
形中の点線部は定電流出力を示す。
画像表示装置において、表示パネルは前記実施の形態１
と同じものを用いる。本実施の形態の画像表示装置は、
列電極駆動回路４２が定電流回路を有する点で、前記実
施の形態１と相違する。図１３は、本実施の形態の列電
極駆動回路４２の一例の概略内部構成を示すブロック図
である。図１３に示すように、本実施の形態の列電極駆
動回路４２は、定電圧回路５１、定電流回路５２、パル
ス幅変調（ＰＷＭ）回路５３および切替回路５４を有す
る。図１４は、本発明の実施の形態２の画像表示装置に
おいて、各電極駆動回路（４１，４２，４５）から出力
される駆動電圧の波形の一例を示すタイミングチャート
である。なお、本実施の形態においても、図示は省略し
ているが、メタルバック膜１２２には加速電圧源から３
〜６ＫＶ程度の加速電圧が常時印加される。ここで、前
記実施の形態１と同様、ｎ番目の行電極３１０をＲｎ、
ｍ番目の列電極３１１をＣｍ、ｎ番目の行電極３１０
と、ｍ番目の列電極３１１との交点のドットを（ｎ、
ｍ）で表すことにする。なお、図１４において、駆動波
形中の点線部は定電流出力を示す。
【００４４】時刻ｔ１において、Ｒ１の行電極３１０へ
の印加電圧をＶR1にして、Ｒ１の行電極３１０にゲート
電極が接続される画素トランジスタ３０２を導通状態に
してから、Ｃ１およびＣ２の列電極３１１に、切替回路
５４により定電圧回路５１から定電圧ＶC3を短期間印加
した後、切替回路５４を定電流回路５２に切り替え、定
電流回路５２により定電流出力とする。所定の定電流パ
ルス期間が終了後、抵抗を介して接地電位（アース電
位）に接続する。なお、本実施の形態では、接地電位に
接続したが、電子源の電子放出動作が停止する状態であ
れば他の電位であってもかまわない。定電圧ＶC3は、列
電極３１１に付帯する浮遊容量を充電するために印加す
るもので、定電圧印加期間は、浮遊容量を充電できる時
間に設定すればよい。本実施の形態では４μｓとした。
Ｒ１の行電極３１０にゲート電極が接続される導通状態
の画素トランジスタ３０２により、列電極駆動回路４２
からの駆動電圧が印加される薄膜型電子源素子３０１は
ｔ１〜ｔ２の期間電子を放出するが、この期間は本実施
の形態では６４μｓに設定している。したがって、電子
放出量は定電流期間の放出電流でほとんど決まる。蛍光
面の発光輝度は電子放出量に比例するので、発光輝度は
列電極駆動回路４２の定電流出力で設定できる。したが
って、輝度−電圧特性、即ち、放出電流−電圧特性にバ
ラツキがある場合に本方法は特に有効である。また、定
電圧印加期間の印加電圧ＶC3は定電流を印加した時の電
圧値とほぼ等しいか、わずかに高い電圧値に設定する。
なお、浮遊容量が小さく、定電流出力のみでも充分高速
に追従する場合には定電圧印加期間は不要である。同様
にして、Ｒ２の行電極３１０以降の画素についても、列
電極駆動回路の出力電流に応じて電子放出、即ち、蛍光
体の発光が制御される。結果的に、図１０の斜線部の画
素が発光する。このようにして任意の画像を表示でき
る。さらに、パルス幅変調（ＰＷＭ）回路５３により、
定電流出力となる期間を制御することにより、階調のあ
る画像を表示することができる。あるいは、パルス幅変
調の代わりに、定電流回路５２の定電流出力値を階調に
応じて変えて階調のある画像を表示するようにしてもよ
く、さらに、定電流出力値の変調とパルス幅変調を組み
合わせて階調のある画像を表示するようにしてもよい。
期間（ｔ４〜ｔ５、ｔ８〜ｔ９）の反転パルス印加期間
は、全ての列電極３１１に定電圧出力（電圧値はＶC2）
を印加する。このように、本実施の形態では、各画素を
薄膜型電子源素子３０１と画素トランジスタ３０２の組
み合わせて構成し、かつ列電極駆動回路４２に定電流回
路５２を用いるようにしたので、画素トランジスタ３０
２の特性バラツキが表示画像に与える影響を低減し、表
示品質を向上させることができるばかりでなく、画素ト
ランジスタ３０２の特性バラツキの許容範囲を大幅に広
げることができ、製造歩留まりを向上させることができ
る。
の印加電圧をＶR1にして、Ｒ１の行電極３１０にゲート
電極が接続される画素トランジスタ３０２を導通状態に
してから、Ｃ１およびＣ２の列電極３１１に、切替回路
５４により定電圧回路５１から定電圧ＶC3を短期間印加
した後、切替回路５４を定電流回路５２に切り替え、定
電流回路５２により定電流出力とする。所定の定電流パ
ルス期間が終了後、抵抗を介して接地電位（アース電
位）に接続する。なお、本実施の形態では、接地電位に
接続したが、電子源の電子放出動作が停止する状態であ
れば他の電位であってもかまわない。定電圧ＶC3は、列
電極３１１に付帯する浮遊容量を充電するために印加す
るもので、定電圧印加期間は、浮遊容量を充電できる時
間に設定すればよい。本実施の形態では４μｓとした。
Ｒ１の行電極３１０にゲート電極が接続される導通状態
の画素トランジスタ３０２により、列電極駆動回路４２
からの駆動電圧が印加される薄膜型電子源素子３０１は
ｔ１〜ｔ２の期間電子を放出するが、この期間は本実施
の形態では６４μｓに設定している。したがって、電子
放出量は定電流期間の放出電流でほとんど決まる。蛍光
面の発光輝度は電子放出量に比例するので、発光輝度は
列電極駆動回路４２の定電流出力で設定できる。したが
って、輝度−電圧特性、即ち、放出電流−電圧特性にバ
ラツキがある場合に本方法は特に有効である。また、定
電圧印加期間の印加電圧ＶC3は定電流を印加した時の電
圧値とほぼ等しいか、わずかに高い電圧値に設定する。
なお、浮遊容量が小さく、定電流出力のみでも充分高速
に追従する場合には定電圧印加期間は不要である。同様
にして、Ｒ２の行電極３１０以降の画素についても、列
電極駆動回路の出力電流に応じて電子放出、即ち、蛍光
体の発光が制御される。結果的に、図１０の斜線部の画
素が発光する。このようにして任意の画像を表示でき
る。さらに、パルス幅変調（ＰＷＭ）回路５３により、
定電流出力となる期間を制御することにより、階調のあ
る画像を表示することができる。あるいは、パルス幅変
調の代わりに、定電流回路５２の定電流出力値を階調に
応じて変えて階調のある画像を表示するようにしてもよ
く、さらに、定電流出力値の変調とパルス幅変調を組み
合わせて階調のある画像を表示するようにしてもよい。
期間（ｔ４〜ｔ５、ｔ８〜ｔ９）の反転パルス印加期間
は、全ての列電極３１１に定電圧出力（電圧値はＶC2）
を印加する。このように、本実施の形態では、各画素を
薄膜型電子源素子３０１と画素トランジスタ３０２の組
み合わせて構成し、かつ列電極駆動回路４２に定電流回
路５２を用いるようにしたので、画素トランジスタ３０
２の特性バラツキが表示画像に与える影響を低減し、表
示品質を向上させることができるばかりでなく、画素ト
ランジスタ３０２の特性バラツキの許容範囲を大幅に広
げることができ、製造歩留まりを向上させることができ
る。
【００４５】［実施の形態３］本発明の実施の形態３と
して、電界放射型陰極を用いた画像表示装置を、図１
５、図１６、図１７を用いて説明する。図１５は、本実
施の形態における、基板上に作成される画素トランジス
タと電界放射型電子源の平面図である。図１６は、本実
施の形態の電界放射型陰極の要部断面構造を示す断面図
であり、図１５のＡ−Ｂ切断線の要部断面図である。以
下、図１５，図１６を用いて、本実施の形態の電界放射
型陰極の構造について説明する。ガラス基板１４上に列
電極３１１（画素トランジスタ３０２のソースを兼ね
る）とクロム（Ｃｒ）等で形成した下地電極７０１を形
成する。オーミック・コンタクトを得るための接触層７
０２をｎ+−ａ−Ｓｉで形成した後、ａ−Ｓｉ：Ｈ層７
０３を形成する。a−Ｓｉ：Ｈ層７０３上に、クロム
（Ｃｒ）層７０４を介してエミッタ・チップ７０７をａ
−Ｓｉで形成する。さらに、ＳｉＯ2膜により絶縁層７
０５を形成し、最後に、画素トランジスタ・ゲート６０
１（行電極３１０と一体形成）と電界放射ゲート７０６
とを形成する。図１６の平面図では、電界放射ゲート７
０６のパターンは点線で記してある。電界放射ゲート７
０６は電子源マトリクス内の全画素に対して共通とす
る。したがって、この電子源マトリクスの構成は図１に
おいて薄膜型電子源素子３０１の部分に代わりに電界放
射型電子源を配置したものに等しい。なお、この実施の
形態の構造は、例えば、Ｉnternational Display Works
hop'98 Proceedings、 pp.667-670（1998）に記された製
法で製造できる。この基板を、図７〜図９と同様に、電
子源素子と蛍光体とを位置を合わせてパネル封止し、表
示パネルとする。このパネルは、図１に示したように駆
動回路に結線する。ただし、図１において、３０１を電
界放射型電子源と読み換え、３２、４５をそれぞれ電界
放射ゲート７０６、電界放射ゲート駆動回路４５と読み
替える。
して、電界放射型陰極を用いた画像表示装置を、図１
５、図１６、図１７を用いて説明する。図１５は、本実
施の形態における、基板上に作成される画素トランジス
タと電界放射型電子源の平面図である。図１６は、本実
施の形態の電界放射型陰極の要部断面構造を示す断面図
であり、図１５のＡ−Ｂ切断線の要部断面図である。以
下、図１５，図１６を用いて、本実施の形態の電界放射
型陰極の構造について説明する。ガラス基板１４上に列
電極３１１（画素トランジスタ３０２のソースを兼ね
る）とクロム（Ｃｒ）等で形成した下地電極７０１を形
成する。オーミック・コンタクトを得るための接触層７
０２をｎ+−ａ−Ｓｉで形成した後、ａ−Ｓｉ：Ｈ層７
０３を形成する。a−Ｓｉ：Ｈ層７０３上に、クロム
（Ｃｒ）層７０４を介してエミッタ・チップ７０７をａ
−Ｓｉで形成する。さらに、ＳｉＯ2膜により絶縁層７
０５を形成し、最後に、画素トランジスタ・ゲート６０
１（行電極３１０と一体形成）と電界放射ゲート７０６
とを形成する。図１６の平面図では、電界放射ゲート７
０６のパターンは点線で記してある。電界放射ゲート７
０６は電子源マトリクス内の全画素に対して共通とす
る。したがって、この電子源マトリクスの構成は図１に
おいて薄膜型電子源素子３０１の部分に代わりに電界放
射型電子源を配置したものに等しい。なお、この実施の
形態の構造は、例えば、Ｉnternational Display Works
hop'98 Proceedings、 pp.667-670（1998）に記された製
法で製造できる。この基板を、図７〜図９と同様に、電
子源素子と蛍光体とを位置を合わせてパネル封止し、表
示パネルとする。このパネルは、図１に示したように駆
動回路に結線する。ただし、図１において、３０１を電
界放射型電子源と読み換え、３２、４５をそれぞれ電界
放射ゲート７０６、電界放射ゲート駆動回路４５と読み
替える。
【００４６】図１７は、本実施の形態３の画像表示装置
において、各駆動回路から出力される駆動電圧の波形の
一例を示すタイミングチャートである。ここで、前記実
施の形態１と同様、ｎ番目の行電極３１０をＲｎ、ｍ番
目の列電極３１１をＣｍで表すことにする。電界放射ゲ
ート７０６には常時ＶU1＝１００Ｖ程度の電圧が印加さ
れている。したがって、電流を制限している画素トラン
ジスタ３０２が導通状態になると、電界放射によりエミ
ッタ・チップ７０７から真空中に電子が放出され、蛍光
体を励起・発光させる。時刻ｔ１において、Ｒ１の行電
極３１０に、ＶR1＝６０Ｖ程度の電圧が印加されると、
Ｒ１の行電極３１０にゲート電極が接続された画素トラ
ンジスタ３０２が導通状態になる。ここで、列電極駆動
回路４２から定電圧ＶC2を４μｓ程度出力した後、定電
流回路に切り替える。期間ｔ１〜ｔ２は６４μｓ程度な
ので、期間ｔ１〜ｔ２に放出される電荷量は定電流設定
値でほぼ支配される。電界放射型電子源からの放出電流
にはノイズが発生したり、画素により放出電流量がばら
ついたりするが、放出電流量は列電極駆動回路内の定電
流回路により制限されるので放出電流は安定になる。ま
た、本実施の形態においては、画素トランジスタ３０２
は有限な抵抗値を持つスイッチとして働いているが、定
電流回路で駆動しているので、画素トランジスタ３０２
の抵抗値のバラツキは放出電流量に影響しない。したが
って、画素トランジスタの特性バラツキが表示画像に与
える影響を低減し、表示品質を向上させることができる
ばかりでなく、画素トランジスタの特性バラツキの許容
範囲を大幅に広げることができ、製造歩留まりを向上さ
せることができる。なお、定電流出力に先立って短期間
定電圧出力をするのは、列電極３１１に伴う浮遊容量を
高速に充電するためである。したがって、定電流出力の
みで高速に応答する場合はこの定電圧出力は不要であ
る。同様にして、Ｒ２の行電極３１０以降の画素につい
ても、列電極駆動回路の出力電流に応じて電子放出、即
ち、蛍光体の発光が制御される。結果的に、図１０の斜
線部の画素が発光する。このようにして任意の画像を表
示できる。本実施の形態は、電界放射型電子源を用いた
場合を記したが、本実施の形態において、表面伝導型電
子源を用いても同じ効果、即ち、特性バラツキがある画
素トランジスタを用いても均一な画像が得られることは
明らかである。表面伝導型電子源の作成方法は、例え
ば、ジャーナル・オブ・ソサイアティ・フォー・インフ
ォメーション・ディスプレイ誌（Journal of the Socie
ty for Information Display）第５巻第４号（１９９７
年発行）第３４５頁〜第３４８頁に記載されている。
において、各駆動回路から出力される駆動電圧の波形の
一例を示すタイミングチャートである。ここで、前記実
施の形態１と同様、ｎ番目の行電極３１０をＲｎ、ｍ番
目の列電極３１１をＣｍで表すことにする。電界放射ゲ
ート７０６には常時ＶU1＝１００Ｖ程度の電圧が印加さ
れている。したがって、電流を制限している画素トラン
ジスタ３０２が導通状態になると、電界放射によりエミ
ッタ・チップ７０７から真空中に電子が放出され、蛍光
体を励起・発光させる。時刻ｔ１において、Ｒ１の行電
極３１０に、ＶR1＝６０Ｖ程度の電圧が印加されると、
Ｒ１の行電極３１０にゲート電極が接続された画素トラ
ンジスタ３０２が導通状態になる。ここで、列電極駆動
回路４２から定電圧ＶC2を４μｓ程度出力した後、定電
流回路に切り替える。期間ｔ１〜ｔ２は６４μｓ程度な
ので、期間ｔ１〜ｔ２に放出される電荷量は定電流設定
値でほぼ支配される。電界放射型電子源からの放出電流
にはノイズが発生したり、画素により放出電流量がばら
ついたりするが、放出電流量は列電極駆動回路内の定電
流回路により制限されるので放出電流は安定になる。ま
た、本実施の形態においては、画素トランジスタ３０２
は有限な抵抗値を持つスイッチとして働いているが、定
電流回路で駆動しているので、画素トランジスタ３０２
の抵抗値のバラツキは放出電流量に影響しない。したが
って、画素トランジスタの特性バラツキが表示画像に与
える影響を低減し、表示品質を向上させることができる
ばかりでなく、画素トランジスタの特性バラツキの許容
範囲を大幅に広げることができ、製造歩留まりを向上さ
せることができる。なお、定電流出力に先立って短期間
定電圧出力をするのは、列電極３１１に伴う浮遊容量を
高速に充電するためである。したがって、定電流出力の
みで高速に応答する場合はこの定電圧出力は不要であ
る。同様にして、Ｒ２の行電極３１０以降の画素につい
ても、列電極駆動回路の出力電流に応じて電子放出、即
ち、蛍光体の発光が制御される。結果的に、図１０の斜
線部の画素が発光する。このようにして任意の画像を表
示できる。本実施の形態は、電界放射型電子源を用いた
場合を記したが、本実施の形態において、表面伝導型電
子源を用いても同じ効果、即ち、特性バラツキがある画
素トランジスタを用いても均一な画像が得られることは
明らかである。表面伝導型電子源の作成方法は、例え
ば、ジャーナル・オブ・ソサイアティ・フォー・インフ
ォメーション・ディスプレイ誌（Journal of the Socie
ty for Information Display）第５巻第４号（１９９７
年発行）第３４５頁〜第３４８頁に記載されている。
【００４７】［実施の形態４］本発明の実施の形態４と
して、有機電界発光素子（有機ＥＬ素子）を用いた画像
表示装置を、図１８、図１９、図２０を用いて説明す
る。図１８は、本実施の形態の画像表示装置の平面図で
あり、図１９は、本実施の形態の画像表示装置の要部断
面構造を示す断面図であり、図１８のＡ−Ｂ切断線の要
部断面図である。以下、図１８、図１９を用いて、本実
施の形態の画像表示装置の構造について説明する。無ア
ルカリガラスなどの透光性基板１４の上に、ソース電極
６０２、ドレイン電極６０３、ｐｏｌｙ−Ｓｉ膜６０
０、ゲート絶縁膜６０４、ゲート電極６０１で形成され
る薄膜トランジスタを形成する。ゲート電極６０１は行
電極３１０に結線され、ソース電極６０２は列電極３１
１に結線されている。行電極３１０と列電極３１１は層
間絶縁膜６０６により互いに絶縁されている。この薄膜
トランジスタはパッシベーション膜６０８で被覆されて
いる。パッシベーション膜６０８は、図１８中に点線で
示すパターンから分かるように、行電極３１０と列電極
３１１をも被覆する。これらの構造は、前記実施の形態
１と同様の方法で形成できる。ドレイン電極６０３は、
接続電極６０７を介して陽極７２０に接続される。陽極
７２０は、例えば、ＩＴＯ膜（Ｓｎをドープした酸化イ
ンジウム膜）など透明な電極を用いる。陽極７２０上に
は、有機発光層７２２が全面に形成される。有機発光層
７２２は、陽極側からホール注入層、ホール輸送層、有
機発光層、電子輸送層の順に積層したものであり、それ
ぞれの材料組成は、例えば、1997 S ID International Symposium Digest of Technical Papers、1073頁〜1076頁（19 97年5月発行）に記載されている。あるいは、有機発光
層７２２として、1999 SID International Symposium D
igest of Technical Papers、 pp.372〜375（1999.5月）
に記されたポリマー型の発光層を用いても良い。また、
有機発光層７２２上には、陰極７２４が全面に形成され
る。図１８、図１９には示していないが、最後にマトリ
クス全体を保護膜で被覆し、水分などの侵入を防ぐ。こ
のように、各画素の有機ＥＬ素子の陽極７２０が画素ト
ランジスタのドレイン電極に接続され、陰極７２４が全
画素共通電極となっている。したがって、マトリクスと
しての回路構成は、図１において、３０１を有機ＥＬ素
子と読み替え、３２を陰極７２４、４５を陰極駆動回路
と読み替えた構成になる。
して、有機電界発光素子（有機ＥＬ素子）を用いた画像
表示装置を、図１８、図１９、図２０を用いて説明す
る。図１８は、本実施の形態の画像表示装置の平面図で
あり、図１９は、本実施の形態の画像表示装置の要部断
面構造を示す断面図であり、図１８のＡ−Ｂ切断線の要
部断面図である。以下、図１８、図１９を用いて、本実
施の形態の画像表示装置の構造について説明する。無ア
ルカリガラスなどの透光性基板１４の上に、ソース電極
６０２、ドレイン電極６０３、ｐｏｌｙ−Ｓｉ膜６０
０、ゲート絶縁膜６０４、ゲート電極６０１で形成され
る薄膜トランジスタを形成する。ゲート電極６０１は行
電極３１０に結線され、ソース電極６０２は列電極３１
１に結線されている。行電極３１０と列電極３１１は層
間絶縁膜６０６により互いに絶縁されている。この薄膜
トランジスタはパッシベーション膜６０８で被覆されて
いる。パッシベーション膜６０８は、図１８中に点線で
示すパターンから分かるように、行電極３１０と列電極
３１１をも被覆する。これらの構造は、前記実施の形態
１と同様の方法で形成できる。ドレイン電極６０３は、
接続電極６０７を介して陽極７２０に接続される。陽極
７２０は、例えば、ＩＴＯ膜（Ｓｎをドープした酸化イ
ンジウム膜）など透明な電極を用いる。陽極７２０上に
は、有機発光層７２２が全面に形成される。有機発光層
７２２は、陽極側からホール注入層、ホール輸送層、有
機発光層、電子輸送層の順に積層したものであり、それ
ぞれの材料組成は、例えば、1997 S ID International Symposium Digest of Technical Papers、1073頁〜1076頁（19 97年5月発行）に記載されている。あるいは、有機発光
層７２２として、1999 SID International Symposium D
igest of Technical Papers、 pp.372〜375（1999.5月）
に記されたポリマー型の発光層を用いても良い。また、
有機発光層７２２上には、陰極７２４が全面に形成され
る。図１８、図１９には示していないが、最後にマトリ
クス全体を保護膜で被覆し、水分などの侵入を防ぐ。こ
のように、各画素の有機ＥＬ素子の陽極７２０が画素ト
ランジスタのドレイン電極に接続され、陰極７２４が全
画素共通電極となっている。したがって、マトリクスと
しての回路構成は、図１において、３０１を有機ＥＬ素
子と読み替え、３２を陰極７２４、４５を陰極駆動回路
と読み替えた構成になる。
【００４８】図２０は、本実施の形態４の画像表示装置
において、各駆動回路から出力される駆動電圧の波形の
一例を示すタイミングチャートである。ここで、前記実
施の形態１と同様、ｎ番目の行電極３１０をＲｎ、ｍ番
目の列電極３１１をＣｍで表すことにする。陰極７２４
には、常時一定電圧ＶU1を印加する。本実施の形態では
ＶU1＝０Ｖとした。時刻ｔ１において、Ｒ１の行電極３
１１に、ＶR1＝１５Ｖ程度の電圧を印加すると、Ｒ１の
行電極３１１にゲート電極が接続された画素トランジス
タ３０２が導通状態になる。ここで、列電極駆動回路か
ら定電圧ＶC3（ただし、ＶC3＞ＶU1）を４μｓ程度出力
した後、定電流回路に切り替える。すると、有機ＥＬ素
子の陽極７２０から陰極７２４に向かって電流が流れ、
有機発光層７２２が発光する。期間ｔ１〜ｔ２は６４μ
ｓ程度なので、期間ｔ１〜ｔ２に有機ＥＬ素子に流れる
電荷量は定電流設定値でほぼ支配される。有機ＥＬ素子
の電圧−輝度特性には画素によりバラツキがある場合が
あるが、注入電流量は列電極駆動回路内の定電流回路に
より制限されるので一定になり、発光輝度も定電流回路
の設定値により規定され、バラツキが解消される。ま
た、本実施の形態においては、画素トランジスタ３０２
は有限な抵抗値を持つスイッチとして働いているが、定
電流回路で駆動しているので、画素トランジスタ３０２
の抵抗値のバラツキは放出電流量に影響しない。なお、
定電流出力に先立って短期間定電圧出力をするのは、列
電極３１１に伴う浮遊容量を高速に充電するためであ
る。したがって、定電流出力のみで高速に応答する場合
はこの定電圧出力は不要である。同様にして、Ｒ２の行
電極３１１以降の画素についても列電極駆動回路の出力
電流に応じて有機ＥＬ素子の発光が制御される。結果的
に、図１０の斜線部の画素が発光する。このようにして
任意の画像を表示できる。
において、各駆動回路から出力される駆動電圧の波形の
一例を示すタイミングチャートである。ここで、前記実
施の形態１と同様、ｎ番目の行電極３１０をＲｎ、ｍ番
目の列電極３１１をＣｍで表すことにする。陰極７２４
には、常時一定電圧ＶU1を印加する。本実施の形態では
ＶU1＝０Ｖとした。時刻ｔ１において、Ｒ１の行電極３
１１に、ＶR1＝１５Ｖ程度の電圧を印加すると、Ｒ１の
行電極３１１にゲート電極が接続された画素トランジス
タ３０２が導通状態になる。ここで、列電極駆動回路か
ら定電圧ＶC3（ただし、ＶC3＞ＶU1）を４μｓ程度出力
した後、定電流回路に切り替える。すると、有機ＥＬ素
子の陽極７２０から陰極７２４に向かって電流が流れ、
有機発光層７２２が発光する。期間ｔ１〜ｔ２は６４μ
ｓ程度なので、期間ｔ１〜ｔ２に有機ＥＬ素子に流れる
電荷量は定電流設定値でほぼ支配される。有機ＥＬ素子
の電圧−輝度特性には画素によりバラツキがある場合が
あるが、注入電流量は列電極駆動回路内の定電流回路に
より制限されるので一定になり、発光輝度も定電流回路
の設定値により規定され、バラツキが解消される。ま
た、本実施の形態においては、画素トランジスタ３０２
は有限な抵抗値を持つスイッチとして働いているが、定
電流回路で駆動しているので、画素トランジスタ３０２
の抵抗値のバラツキは放出電流量に影響しない。なお、
定電流出力に先立って短期間定電圧出力をするのは、列
電極３１１に伴う浮遊容量を高速に充電するためであ
る。したがって、定電流出力のみで高速に応答する場合
はこの定電圧出力は不要である。同様にして、Ｒ２の行
電極３１１以降の画素についても列電極駆動回路の出力
電流に応じて有機ＥＬ素子の発光が制御される。結果的
に、図１０の斜線部の画素が発光する。このようにして
任意の画像を表示できる。
【００４９】本実施の形態で述べたように、有機ＥＬ素
子を画素トランジスタ３０２とを用いて画像表示装置を
構成すると、従来の画素トランジスタを用いないものと
比べて、以下の利点がある。従来の方式では、選択した
行電極３１０には、その行電極３１０の接続された全て
の有機ＥＬ素子の電流が流れるので、配線抵抗を十分に
低くしなければならないが、本実施の形態では行電極３
１０に電流が集中しないので配線抵抗の制約が緩和され
る。即ち、従来の方式で行電極に集中して流れていた電
流は、本実施の形態では陰極７２４に流れるが、陰極７
２４は全面に形成されたベタ電極なので、電流が分散し
て流れる。また、本実施の形態では陰極７２４は全画素
共通なので陰極のパターン化が不要であり、製造が容易
である。また、すでに述べたように、本実施の形態では
有機ＥＬ素子の電流−電圧特性にバラツキがあっても許
容される。さらに、画素トランジスタの特性バラツキが
表示画像に与える影響を低減し、表示品質を向上させる
ことができるばかりでなく、画素トランジスタの特性バ
ラツキの許容範囲を大幅に広げることができ、製造歩留
まりを向上させることができる。一方、定電流回路を構
成した画素トランジスタと有機ＥＬ素子を組み合わせた
画像表示装置が、例えば、1999 SID International Sym
posium Digest of Technical Papers、 pp. 438〜441 (1
999. 5月)に記されている。この文献記載の方式では、
１画素に４個のトランジスタが必要だが、本発明では１
個で済み、作りやすい。また、各画素２個のトランジス
タの構成で定電流回路を方法も提案されているが、この
場合は画素トランジスタの飽和領域の定電流特性を利用
するため、前述のように画素トランジスタのバラツキの
影響が大きく、製造が困難である。なお、有機ＥＬ素子
の代わりに発光ダイオードを用いて図１の構成にした場
合も、本実施の形態と同様の効果を得られることはいう
までもない。以上、本発明者によってなされた発明を、
前記実施の形態に基づき具体的に説明したが、本発明
は、前記実施の形態に限定されるものではなく、その要
旨を逸脱しない範囲において種々変更可能であることは
勿論である。
子を画素トランジスタ３０２とを用いて画像表示装置を
構成すると、従来の画素トランジスタを用いないものと
比べて、以下の利点がある。従来の方式では、選択した
行電極３１０には、その行電極３１０の接続された全て
の有機ＥＬ素子の電流が流れるので、配線抵抗を十分に
低くしなければならないが、本実施の形態では行電極３
１０に電流が集中しないので配線抵抗の制約が緩和され
る。即ち、従来の方式で行電極に集中して流れていた電
流は、本実施の形態では陰極７２４に流れるが、陰極７
２４は全面に形成されたベタ電極なので、電流が分散し
て流れる。また、本実施の形態では陰極７２４は全画素
共通なので陰極のパターン化が不要であり、製造が容易
である。また、すでに述べたように、本実施の形態では
有機ＥＬ素子の電流−電圧特性にバラツキがあっても許
容される。さらに、画素トランジスタの特性バラツキが
表示画像に与える影響を低減し、表示品質を向上させる
ことができるばかりでなく、画素トランジスタの特性バ
ラツキの許容範囲を大幅に広げることができ、製造歩留
まりを向上させることができる。一方、定電流回路を構
成した画素トランジスタと有機ＥＬ素子を組み合わせた
画像表示装置が、例えば、1999 SID International Sym
posium Digest of Technical Papers、 pp. 438〜441 (1
999. 5月)に記されている。この文献記載の方式では、
１画素に４個のトランジスタが必要だが、本発明では１
個で済み、作りやすい。また、各画素２個のトランジス
タの構成で定電流回路を方法も提案されているが、この
場合は画素トランジスタの飽和領域の定電流特性を利用
するため、前述のように画素トランジスタのバラツキの
影響が大きく、製造が困難である。なお、有機ＥＬ素子
の代わりに発光ダイオードを用いて図１の構成にした場
合も、本実施の形態と同様の効果を得られることはいう
までもない。以上、本発明者によってなされた発明を、
前記実施の形態に基づき具体的に説明したが、本発明
は、前記実施の形態に限定されるものではなく、その要
旨を逸脱しない範囲において種々変更可能であることは
勿論である。
【００５０】
【発明の効果】本願において開示される発明のうち代表
的なものによって得られる効果を簡単に説明すれば、下
記の通りである。 （１）本発明によれば、画像表示装置の消費電力を低減
することができる。 （２）本発明によれば、表示画像の輝度ばらつきを低減
し、表示品質を向上させることが可能となる。
的なものによって得られる効果を簡単に説明すれば、下
記の通りである。 （１）本発明によれば、画像表示装置の消費電力を低減
することができる。 （２）本発明によれば、表示画像の輝度ばらつきを低減
し、表示品質を向上させることが可能となる。
【図１】本発明の画像表示装置の薄膜マトリクスの一例
の概略成を示す図である。
の概略成を示す図である。
【図２】ＭＯＳトランジスタの特性を説明するための図
である。
である。
【図３】本発明の実施の形態１の画素トランジスタの配
置を表す平面図である。
置を表す平面図である。
【図４】本発明の実施の形態１の電子源板の要部断面構
造を示す断面図である。
造を示す断面図である。
【図５】本発明の実施の形態１の画素トランジスタの製
造方法を説明するための図である。
造方法を説明するための図である。
【図６】本発明の実施の形態１の膜型電子源マトリクス
の製造方法を説明するための図である。
の製造方法を説明するための図である。
【図７】本発明の実施の形態１の表示パネルを、蛍光表
示板側から見た平面図である。
示板側から見た平面図である。
【図８】本発明の実施の形態１の表示パネルから蛍光表
示板を取り除き、表示パネルの蛍光表示板側から電子源
板を見た平面図である。
示板を取り除き、表示パネルの蛍光表示板側から電子源
板を見た平面図である。
【図９】本発明の実施の形態１の表示パネルの構成を示
す要部断面図である。
す要部断面図である。
【図１０】本発明の実施の形態１の表示パネルに、駆動
回路を接続した状態を示す結線図である。
回路を接続した状態を示す結線図である。
【図１１】図１０に示す各駆動回路から出力される駆動
電圧の波形の一例を示すタイミングチャートである。
電圧の波形の一例を示すタイミングチャートである。
【図１２】本発明の実施の形態１の表示パネルにおい
て、各駆動回路を電子源板上に形成した例を示すブロッ
ク図である。
て、各駆動回路を電子源板上に形成した例を示すブロッ
ク図である。
【図１３】本発明の実施の形態２の列電極駆動回路の一
例の概略内部構成を示すブロック図である。
例の概略内部構成を示すブロック図である。
【図１４】本発明の実施の形態２の画像表示装置におい
て、各電極駆動回路から出力される駆動電圧の波形の一
例を示すタイミングチャートである。
て、各電極駆動回路から出力される駆動電圧の波形の一
例を示すタイミングチャートである。
【図１５】本発明の実施の形態３の画像表示装置におけ
る、基板上に作成される画素トランジスタと電界放射型
電子源の平面図である。
る、基板上に作成される画素トランジスタと電界放射型
電子源の平面図である。
【図１６】本発明の実施の形態３の電界放射型陰極の要
部断面構造を示す断面図である。
部断面構造を示す断面図である。
【図１７】本発明の実施の形態３の画像表示装置におい
て、各駆動回路から出力される駆動電圧の波形の一例を
示すタイミングチャートである。
て、各駆動回路から出力される駆動電圧の波形の一例を
示すタイミングチャートである。
【図１８】本発明の実施の形態４の画像表示装置の平面
図である。
図である。
【図１９】本発明の実施の形態４の画像表示装置の要部
断面構造を示す断面図である。
断面構造を示す断面図である。
【図２０】本発明の実施の形態４の画像表示装置におい
て、各駆動回路から出力される駆動電圧の波形の一例を
示すタイミングチャートである。
て、各駆動回路から出力される駆動電圧の波形の一例を
示すタイミングチャートである。
【図２１】薄膜型電子源の代表例であるＭＩＭ型電子源
の動作原理を説明するための図である。
の動作原理を説明するための図である。
【図２２】従来の薄膜電子源マトリクスの概略構成を示
す図である。
す図である。
１０…真空、１１…上部電極、１２…トンネル絶縁層、
１３…下部電極、１４，１１０…基板、１５…保護層、
３２…上部電極バスライン、４１…行電極駆動回路、４
２…列電極駆動回路、４５…上部電極駆動回路、５１…
低電圧回路、５２…定電圧回路、５３…パルス幅変調回
路、６０…スペーサ、５４…切替回路、１１４Ａ…赤色
蛍光体、１１４Ｂ…緑色蛍光体、１１４Ｃ…青色蛍光
体、１２０…ブラックマトリクス、１２２…メタルバッ
ク膜、３０１…薄膜型電子源素子、３０２…画素トラン
ジスタ、３１０…行電極、３１１…列電極、５０１…レ
ジスト、６００…多結晶シリコン（Ｓｉ）膜、６０１…
ゲート電極、６０２…ソース電極、６０３…ドレイン電
極、６０４…ゲート絶縁膜、６０６…層間絶縁膜、６０
７…接触電極、６０８…パッシベーション膜、７０１…
下地電極、７０２…接触層、７０３…ａ−Ｓｉ：Ｈ膜、
７０４…クロム（Ｃｒ）層、７０５…絶縁膜、７０６…
電界放射ゲート、７０７…エミッタ・チップ、７２０…
陽極、７２２…有機発光層、７２４…陰極、８１０…行
電極駆動回路ブロック、８１１…列電極駆動回路ブロッ
ク。
１３…下部電極、１４，１１０…基板、１５…保護層、
３２…上部電極バスライン、４１…行電極駆動回路、４
２…列電極駆動回路、４５…上部電極駆動回路、５１…
低電圧回路、５２…定電圧回路、５３…パルス幅変調回
路、６０…スペーサ、５４…切替回路、１１４Ａ…赤色
蛍光体、１１４Ｂ…緑色蛍光体、１１４Ｃ…青色蛍光
体、１２０…ブラックマトリクス、１２２…メタルバッ
ク膜、３０１…薄膜型電子源素子、３０２…画素トラン
ジスタ、３１０…行電極、３１１…列電極、５０１…レ
ジスト、６００…多結晶シリコン（Ｓｉ）膜、６０１…
ゲート電極、６０２…ソース電極、６０３…ドレイン電
極、６０４…ゲート絶縁膜、６０６…層間絶縁膜、６０
７…接触電極、６０８…パッシベーション膜、７０１…
下地電極、７０２…接触層、７０３…ａ−Ｓｉ：Ｈ膜、
７０４…クロム（Ｃｒ）層、７０５…絶縁膜、７０６…
電界放射ゲート、７０７…エミッタ・チップ、７２０…
陽極、７２２…有機発光層、７２４…陰極、８１０…行
電極駆動回路ブロック、８１１…列電極駆動回路ブロッ
ク。
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｈ０１Ｊ 29/04 Ｈ０１Ｊ 29/04 29/96 29/96 (72)発明者 楠 敏明 東京都国分寺市東恋ケ窪一丁目280番地 株式会社日立製作所中央研究所内 (72)発明者 佐川 雅一 東京都国分寺市東恋ケ窪一丁目280番地 株式会社日立製作所中央研究所内 Ｆターム(参考） 5C031 DD09 DD17 5C032 AA01 5C036 EE16 EE19 EF01 EF06 EF09 EG12 EG48 EH02 EH04 5C080 AA08 BB05 CC03 DD26 FF10 HH17 JJ06 KK02 KK43 5C094 AA04 AA22 AA53 BA03 BA23 BA27 BA32 BA34 CA19 DA13 DB01 DB04 DB10 EA04 EA10 FA01 FA02 FB12 FB14 FB15 GA10
Claims (21)
- 【請求項１】 複数個のトランジスタ素子と、 前記各トランジスタ素子毎に設けられるとともに、下部
電極と、絶縁層と、上部電極とをこの順番に積層した構
造を有し、前記上部電極に正極性の電圧を印加した際
に、前記上部電極表面から電子を放出する電子源素子
と、 第１の方向に設けられる第１の信号線と、 前記第１方向と直交する第２の方向に設けられる第２信
号線とを有する第１の基板と、 枠部材と、 蛍光体を有する第２の基板とを備え、前記第１の基板、
前記枠部材および前記第２の基板とで囲まれる空間が真
空雰囲気とされる表示素子を備える画像表示装置であっ
て、 前記各トランジスタ素子と前記各電子源素子とは、前記
第１の信号線と前記第２の信号線との交差領域に設けら
れることを特徴とする画像表示装置。 - 【請求項２】 複数個のトランジスタ素子と、 前記各トランジスタ素子毎に設けられるとともに、下部
電極と、絶縁層と、上部電極とをこの順番に積層した構
造を有し、前記上部電極に正極性の電圧を印加した際
に、前記上部電極表面から電子を放出する電子源素子
と、 第１の方向に設けられる第１の信号線と、 前記第１方向と直交する第２の方向に設けられる第２信
号線とを有する第１の基板と、 枠部材と、 蛍光体を有する第２の基板とを備え、前記第１の基板、
前記枠部材および前記第２の基板とで囲まれる空間が真
空雰囲気とされる表示素子を備える画像表示装置であっ
て、 前記各トランジスタ素子は、前記第１の信号線と前記第
２の信号線とで囲まれる領域内に設けられることを特徴
とする画像表示装置。 - 【請求項３】 複数個のトランジスタ素子と、 前記各トランジスタ素子毎に設けられるとともに、下部
電極と、絶縁層と、上部電極とをこの順番に積層した構
造を有し、前記上部電極に正極性の電圧を印加した際
に、前記上部電極表面から電子を放出する電子源素子
と、 第１の方向に設けられる第１の信号線と、 前記第１方向と直交する第２の方向に設けられる第２信
号線とを有する第１の基板と、 枠部材と、 蛍光体を有する第２の基板とを備え、前記第１の基板、
前記枠部材および前記第２の基板とで囲まれる空間が真
空雰囲気とされる表示素子を備える画像表示装置であっ
て、 前記各トランジスタ素子の制御電極は、前記複数の第１
の信号線の中の１つに電気的に接続され、 前記各トランジスタ素子の第１の電極は、前記複数の第
２の信号線の中の１つに電気的に接続され、 前記各トランジスタ素子の第２の電極は、前記各トラン
ジスタ素子毎に設けられる前記電子源素子の前記下部電
極に電気的に接続されることを特徴とする画像表示装
置。 - 【請求項４】 前記トランジスタ素子と前記電子源素子
とは、異なる層に形成されることを特徴とする請求項１
ないし請求項３のいずれか１項に記載の画像表示装置。 - 【請求項５】 前記トランジスタ素子は、前記電子源素
子の前記下部電極より下側の層で、かつ前記下部電極の
下側に形成されることを特徴とする請求項４記載の画像
表示装置。 - 【請求項６】 前記第１の基板は、前記第１の基板上に
形成される複数個の半導体層と、 前記複数個の半導体層上に形成される第１の絶縁層と、 前記第１の絶縁層上に形成される前記制御電極と、 前記第１の絶縁層上に形成され、前記制御電極と電気的
に接続される前記第１の信号線と、 前記第１の絶縁層上に形成される第２の絶縁層と、 前記第２の絶縁層上に形成される前記第２の信号線と、 前記第２の絶縁層上に形成される第３の絶縁層と、 前記第３の絶縁層上に形成される前記各電子源素子の前
記下部電極とを有し、 前記各トランジスタ素子は、前記各半導体層と前記各制
御電極とで構成され、 前記各半導体層の第１の電極領域は、前記第１の絶縁層
と前記第２の絶縁層に形成される第１のコンタクトホー
ルを介して、前記第２の信号線と電気的に接続され、 前記各半導体層の第２の電極領域は、前記第１の絶縁
層、前記第２の絶縁層および前記第３の絶縁層に形成さ
れる第２のコンタクトホールを介して、前記各下部電極
と電気的に接続されていることを特徴とする請求項４ま
たは請求項５に記載の画像表示装置。 - 【請求項７】 前記上部電極は、前記各電子源素子に対
して共通に形成されていることを特徴とする請求項１な
いし請求項６のいずれか１項に記載の画像表示装置。 - 【請求項８】 前記各電子源素子が形成される領域以外
の領域に形成される上部電極バスラインを有し、 前記上部電極は、その周辺部が前記上部電極バスライン
を覆うように形成されることを特徴とする請求項１ない
し請求項６のいずれか１項に記載の画像表示装置。 - 【請求項９】 前記上部電極に、反転パルス電圧を印加
することを特徴とする請求項７または請求項８に記載の
画像表示装置。 - 【請求項１０】 前記各トランジスタ素子の出力インピ
ーダンスは、前記各電子源の動作領域での微分抵抗値よ
りも小さいことを特徴とする請求項１ないし請求項９に
記載の画像表示装置。 - 【請求項１１】 前記各第１の信号線に駆動電圧を供給
する第１の駆動手段と、 前記各第２の信号線に駆動電圧を供給する第２の駆動手
段とを備え、 前記第２の駆動手段は、前記各第２の信号線に定電流を
供給する定電流回路を有することを特徴とする請求項１
ないし請求項１０のいずれか１項に記載の画像表示装
置。 - 【請求項１２】 複数個のトランジスタ素子と、 前記各トランジスタ素子毎に設けられる複数個の電子放
出素子と、 第１の方向に設けられる第１の信号線と、 前記第１方向と直交する第２の方向に設けられる第２の
信号線とを有する第１の基板と、 枠部材と、 蛍光体を有する第２の基板とを備え、前記第１の基板、
前記枠部材および前記第２の基板とで囲まれる空間が真
空雰囲気とされる表示素子と、 前記各第１の信号線に駆動電圧を供給する第１の駆動手
段と、 前記各第２の信号線に駆動電圧を供給する第２の駆動手
段とを備える画像表示装置であって、 前記各トランジスタ素子の制御電極は、前記複数の第１
の信号線の１つに電気的に接続され、 前記各トランジスタ素子の第１の電極は、前記複数の第
２の信号線の中の１つに電気的に接続され、 前記各トランジスタ素子の第２の電極は、前記各トラン
ジスタ素子毎に設けられる前記複数個の電子放出素子に
電気的に接続され、 前記第２の駆動手段は、前記各第２の信号線に定電流を
供給する定電流回路を有することを特徴とする画像表示
装置。 - 【請求項１３】 前記第１の基板は、前記第１の基板上
に形成される前記第２の信号線と、 前記第１の基板上に形成される複数個の第３の電極と、 前記第１の基板上に、前記第２の信号線および前記第３
の電極の一部を覆うように形成される複数個の半導体層
と、 前記各第３の電極上に、前記各半導体層の一部を覆うよ
うに形成される前記電子放出素子と、 前記電子放出素子が形成される領域を除いて、前記第２
の信号線および前記半導体層上に形成される第１の絶縁
層と、 前記第１の絶縁層上に形成される前記制御電極と、 前記第１の絶縁層上に形成され、前記制御電極と電気的
に接続される前記第１の信号線とを有し、 前記各トランジスタ素子は、前記半導体層と前記制御電
極とで構成されることを特徴とする請求項１２に記載の
画像表示装置。 - 【請求項１４】 複数個のトランジスタ素子と、 前記各トランジスタ素子毎に設けられる電界発光素子
と、 第１の方向に設けられる第１の信号線と、 前記第１方向と直交する第２の方向に設けられる第２の
信号線とを有する第１の基板を備える表示素子と、 前記各第１の信号線に駆動電圧を供給する第１の駆動手
段と、 前記各第２の信号線に駆動電圧を供給する第２の駆動手
段とを備える画像表示装置であって、 前記各トランジスタ素子の制御電極は、前記複数の第１
の信号線の中の１つに電気的に接続され、 前記各トランジスタ素子の第１の電極は、前記複数の第
２の信号線の中の１つに電気的に接続され、 前記各トランジスタ素子の第２の電極は、前記各トラン
ジスタ素子毎に設けられる前記各電界発光素子の第１の
電極に電気的に接続され、 前記第２の駆動手段は、前記各第２の信号線に定電流を
供給する定電流回路を有することを特徴とする画像表示
装置。 - 【請求項１５】 前記トランジスタ素子と前記電界発光
素子とは、異なる層に形成されることを特徴とする請求
項１４に記載の画像表示装置。 - 【請求項１６】 前記第１の基板は、前記第１の基板上
に形成される複数個の半導体層と、 前記複数個の半導体層上に形成される第１の絶縁層と、 前記第１の絶縁層上に形成される前記制御電極と、 前記第１の絶縁層上に形成され、前記制御電極と電気的
に接続される前記第１の信号線と、 前記第１の絶縁層上に形成される第２の絶縁層と、 前記第２の絶縁層上に形成される前記第２の信号線と、 前記第２の絶縁層上に形成される前記電界発光素子の第
１の電極とを有し、 前記各トランジスタ素子は、前記各半導体層と前記各制
御電極とで構成され、 前記各半導体層の第１の電極領域は、前記第１の絶縁層
と前記第２の絶縁層に形成される第１のコンタクトホー
ルを介して、前記第２の信号線と電気的に接続され、 前記各半導体層の第２の電極領域は、前記第１の絶縁層
と前記第２の絶縁層に形成される第２のコンタクトホー
ルを介して、前記電界発光素子の第１の電極と電気的に
接続されていることを特徴とする請求項１５に記載の画
像表示装置。 - 【請求項１７】 複数個のトランジスタ素子と、 前記各トランジスタ素子毎に設けられる発光ダイオード
素子と、 第１の方向に設けられる第１の信号線と、 前記第１方向と直交する第２の方向に設けられる第２の
信号線とを有する第１の基板を備える表示素子と、 前記各第１の信号線に駆動電圧を供給する第１の駆動手
段と、 前記各第２の信号線に駆動電圧を供給する第２の駆動手
段とを備える画像表示装置であって、 前記各トランジスタ素子の制御電極は、前記複数の第１
の信号線の中の１つに電気的に接続され、 前記各トランジスタ素子の第１の電極は、前記複数の第
２の信号線の中の１つに電気的に接続され、 前記各トランジスタ素子の第２の電極は、前記各トラン
ジスタ素子毎に設けられる前記発光ダイオードの第１の
電極に電気的に接続され、 前記第２の駆動手段は、前記各第２の信号線に定電流を
供給する定電流回路を有することを特徴とする画像表示
装置。 - 【請求項１８】 前記各トランジスタ素子は、薄膜トラ
ンジスタであり、当該薄膜トランジスタを非飽和領域で
動作させることを特徴とする請求項１ないし請求項１７
のいずれか１項に記載の画像表示装置。 - 【請求項１９】 前記トランジスタ素子は、ポリシリコ
ンで構成されることを特徴とする請求項１ないし請求項
１８のいずれか１項に記載の画像表示装置。 - 【請求項２０】 前記トランジスタ素子は、アモルファ
スシリコンで構成されることを特徴とする請求項１ない
し請求項１８のいずれか１項に記載の画像表示装置。 - 【請求項２１】 前記第１の駆動手段および前記第２の
駆動手段の少なくとも一方を、前記第１の基板上に形成
したことを特徴とする請求項１ないし請求項２０のいず
れか１項に記載の画像表示装置。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25769899A JP3863325B2 (ja) | 1999-09-10 | 1999-09-10 | 画像表示装置 |
| TW089116704A TW455829B (en) | 1999-09-10 | 2000-08-18 | Image display device |
| US09/658,260 US6608620B1 (en) | 1999-09-10 | 2000-09-08 | Display apparatus |
| KR1020000053680A KR100745920B1 (ko) | 1999-09-10 | 2000-09-09 | 화상 표시 장치 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25769899A JP3863325B2 (ja) | 1999-09-10 | 1999-09-10 | 画像表示装置 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2005082127A Division JP2005222074A (ja) | 2005-03-22 | 2005-03-22 | 画像表示装置 |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2001084927A true JP2001084927A (ja) | 2001-03-30 |
| JP2001084927A5 JP2001084927A5 (ja) | 2005-02-10 |
| JP3863325B2 JP3863325B2 (ja) | 2006-12-27 |
Family
ID=17309881
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP25769899A Expired - Fee Related JP3863325B2 (ja) | 1999-09-10 | 1999-09-10 | 画像表示装置 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US6608620B1 (ja) |
| JP (1) | JP3863325B2 (ja) |
| KR (1) | KR100745920B1 (ja) |
| TW (1) | TW455829B (ja) |
Cited By (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003195806A (ja) * | 2001-12-06 | 2003-07-09 | Pioneer Electronic Corp | 有機エレクトロルミネッセンス素子の発光回路及び表示装置 |
| JP2004177796A (ja) * | 2002-11-28 | 2004-06-24 | Casio Comput Co Ltd | 電流生成供給回路及びその制御方法並びに電流生成供給回路を備えた表示装置 |
| US6815901B2 (en) | 2001-07-12 | 2004-11-09 | Semiconductor Energy Laboratory Co., Ltd. | Display device using electron source elements and method of driving same |
| WO2004100118A1 (ja) * | 2003-05-07 | 2004-11-18 | Toshiba Matsushita Display Technology Co., Ltd. | Ｅｌ表示装置およびその駆動方法 |
| JPWO2003023752A1 (ja) * | 2001-09-07 | 2004-12-24 | 松下電器産業株式会社 | Ｅｌ表示装置とｅｌ表示装置の駆動回路および画像表示装置 |
| JPWO2003027998A1 (ja) * | 2001-09-25 | 2005-01-13 | 松下電器産業株式会社 | Ｅｌ表示装置 |
| JPWO2003091978A1 (ja) * | 2002-04-26 | 2005-09-02 | 東芝松下ディスプレイテクノロジー株式会社 | Ｅｌ表示パネルの駆動方法 |
| JP2005321745A (ja) * | 2004-04-07 | 2005-11-17 | Sony Corp | 表示装置および表示装置の駆動方法 |
| US7141923B2 (en) | 2003-12-10 | 2006-11-28 | Electronics And Telecommunications Research Institute | Field emission display in which a field emission device is applied to a flat display |
| JP2007233398A (ja) * | 2002-04-26 | 2007-09-13 | Toshiba Matsushita Display Technology Co Ltd | Ｅｌ表示パネルの駆動方法 |
| JP2007256958A (ja) * | 2002-04-26 | 2007-10-04 | Toshiba Matsushita Display Technology Co Ltd | Ｅｌ表示パネルの駆動方法 |
| US7309954B2 (en) | 2002-12-24 | 2007-12-18 | Electronics And Telecommunications Research Institute | Field emission display having gate plate |
| US7456564B2 (en) | 2004-05-04 | 2008-11-25 | Electronics And Telecommunications Research Institute | Field emission display having a gate portion with a metal mesh |
| JP2009518680A (ja) * | 2005-12-08 | 2009-05-07 | 韓國電子通信研究院 | アクティブマトリックス電界放出ピクセル及びアクティブマトリックス電界放出ディスプレー |
| US7561147B2 (en) | 2003-05-07 | 2009-07-14 | Toshiba Matsushita Display Technology Co., Ltd. | Current output type of semiconductor circuit, source driver for display drive, display device, and current output method |
| US7817149B2 (en) | 2002-04-26 | 2010-10-19 | Toshiba Matsushita Display Technology Co., Ltd. | Semiconductor circuits for driving current-driven display and display |
| JP2011070910A (ja) * | 2009-09-25 | 2011-04-07 | Nippon Hoso Kyokai <Nhk> | 電子源アレイ並びにそれを備えた撮像装置及び表示装置 |
Families Citing this family (27)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3831156B2 (ja) * | 1999-09-09 | 2006-10-11 | 株式会社日立製作所 | 画像表示装置および画像表示装置の駆動方法 |
| JP3620490B2 (ja) * | 2000-11-22 | 2005-02-16 | ソニー株式会社 | アクティブマトリクス型表示装置 |
| JP3608614B2 (ja) | 2001-03-28 | 2005-01-12 | 株式会社日立製作所 | 表示装置 |
| US6534850B2 (en) * | 2001-04-16 | 2003-03-18 | Hewlett-Packard Company | Electronic device sealed under vacuum containing a getter and method of operation |
| US7081928B2 (en) * | 2001-05-16 | 2006-07-25 | Hewlett-Packard Development Company, L.P. | Optical system for full color, video projector using single light valve with plural sub-pixel reflectors |
| MXPA03011148A (es) * | 2001-06-08 | 2004-02-27 | Thomson Licensing Sa | Reduccion de efecto de memoria de columna lcos. |
| US7042024B2 (en) | 2001-11-09 | 2006-05-09 | Semiconductor Energy Laboratory Co., Ltd. | Light emitting apparatus and method for manufacturing the same |
| CN100380673C (zh) | 2001-11-09 | 2008-04-09 | 株式会社半导体能源研究所 | 发光设备及其制造方法 |
| JP3983037B2 (ja) | 2001-11-22 | 2007-09-26 | 株式会社半導体エネルギー研究所 | 発光装置およびその作製方法 |
| JP4211323B2 (ja) * | 2002-02-27 | 2009-01-21 | 株式会社日立製作所 | 画像表示装置およびその駆動方法 |
| TWI290006B (en) * | 2002-05-03 | 2007-11-11 | Ritdisplay Corp | A method for fabricating LTPS-OLED |
| TW550538B (en) * | 2002-05-07 | 2003-09-01 | Au Optronics Corp | Method of driving display device |
| JP2004045488A (ja) * | 2002-07-09 | 2004-02-12 | Casio Comput Co Ltd | 表示駆動装置及びその駆動制御方法 |
| KR20050112757A (ko) * | 2004-05-28 | 2005-12-01 | 삼성에스디아이 주식회사 | 전자 방출 소자와 이를 이용한 표시 장치 및 그 구동 방법 |
| KR101022658B1 (ko) * | 2004-05-31 | 2011-03-22 | 삼성에스디아이 주식회사 | 신호 지연 저감형 전자 방출 장치 구동방법 |
| JP2006073386A (ja) * | 2004-09-03 | 2006-03-16 | Hitachi Ltd | 映像表示装置 |
| WO2006033842A1 (en) * | 2004-09-16 | 2006-03-30 | Wms Gaming Inc. | Surface conduction electron emitter display in a wagering game system |
| US7105855B2 (en) * | 2004-09-20 | 2006-09-12 | Eastman Kodak Company | Providing driving current arrangement for OLED device |
| US20070126667A1 (en) * | 2005-12-01 | 2007-06-07 | Toshiba Matsushita Display Technology Co., Ltd. | El display apparatus and method for driving el display apparatus |
| KR100738089B1 (ko) * | 2005-12-30 | 2007-07-12 | 삼성전자주식회사 | 표면 전자방출 소자 어레이를 이용한 ｔｆｔ 검사 장치 |
| US20070187714A1 (en) * | 2006-02-15 | 2007-08-16 | Eastman Kodak Company | OLED lighting apparatus and method |
| KR100965022B1 (ko) * | 2006-02-20 | 2010-06-21 | 도시바 모바일 디스플레이 가부시키가이샤 | Ｅｌ 표시 장치 및 ｅｌ 표시 장치의 구동 방법 |
| JP2008076757A (ja) * | 2006-09-21 | 2008-04-03 | Sanyo Electric Co Ltd | エレクトロルミネッセンス表示装置及びエレクトロルミネッセンス表示装置の表示ばらつき補正方法 |
| KR20080028572A (ko) * | 2006-09-27 | 2008-04-01 | 삼성전자주식회사 | 액정 조성물 및 이를 포함하는 액정 표시 장치 |
| JP5095200B2 (ja) * | 2006-12-22 | 2012-12-12 | オンセミコンダクター・トレーディング・リミテッド | エレクトロルミネッセンス表示装置及び表示パネルの駆動装置 |
| CN106409224A (zh) * | 2016-10-28 | 2017-02-15 | 京东方科技集团股份有限公司 | 像素驱动电路、驱动电路、显示基板和显示装置 |
| CN115863378A (zh) * | 2022-12-16 | 2023-03-28 | 英特盛科技股份有限公司 | 发光二极体显示装置 |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0367195A3 (en) * | 1988-10-31 | 1991-10-02 | Matsushita Electric Industrial Co., Ltd. | Mim cold-cathode electron emission elements and methods of manufacture thereof |
| US5103144A (en) | 1990-10-01 | 1992-04-07 | Raytheon Company | Brightness control for flat panel display |
| JP3330394B2 (ja) * | 1992-09-18 | 2002-09-30 | オリンパス光学工業株式会社 | 電子ビーム発生装置 |
| JP3633154B2 (ja) * | 1996-03-22 | 2005-03-30 | 株式会社日立製作所 | 薄膜型電子源および薄膜型電子源応用機器 |
| JPH09219164A (ja) | 1996-02-13 | 1997-08-19 | Canon Inc | 電子発生装置、それを用いた画像形成装置とそれらの駆動方法 |
| GB9616265D0 (en) * | 1996-08-02 | 1996-09-11 | Philips Electronics Uk Ltd | Electron devices |
| JPH11212493A (ja) * | 1998-01-29 | 1999-08-06 | Sharp Corp | 発光表示装置 |
| JP3878365B2 (ja) * | 1999-09-09 | 2007-02-07 | 株式会社日立製作所 | 画像表示装置および画像表示装置の製造方法 |
-
1999
- 1999-09-10 JP JP25769899A patent/JP3863325B2/ja not_active Expired - Fee Related
-
2000
- 2000-08-18 TW TW089116704A patent/TW455829B/zh active
- 2000-09-08 US US09/658,260 patent/US6608620B1/en not_active Expired - Fee Related
- 2000-09-09 KR KR1020000053680A patent/KR100745920B1/ko not_active Expired - Fee Related
Cited By (23)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7116057B2 (en) | 2001-07-12 | 2006-10-03 | Semiconductor Energy Laboratory Co., Ltd. | Display device using electron source elements and method of driving same |
| US8022633B2 (en) | 2001-07-12 | 2011-09-20 | Semiconductor Energy Laboratory Co., Ltd. | Display device using electron source elements and method of driving same |
| US6815901B2 (en) | 2001-07-12 | 2004-11-09 | Semiconductor Energy Laboratory Co., Ltd. | Display device using electron source elements and method of driving same |
| US7888878B2 (en) | 2001-07-12 | 2011-02-15 | Semiconductor Energy Laboratory Co., Ltd. | Display device using electron source elements and method of driving same |
| JPWO2003023752A1 (ja) * | 2001-09-07 | 2004-12-24 | 松下電器産業株式会社 | Ｅｌ表示装置とｅｌ表示装置の駆動回路および画像表示装置 |
| JPWO2003027998A1 (ja) * | 2001-09-25 | 2005-01-13 | 松下電器産業株式会社 | Ｅｌ表示装置 |
| JP2003195806A (ja) * | 2001-12-06 | 2003-07-09 | Pioneer Electronic Corp | 有機エレクトロルミネッセンス素子の発光回路及び表示装置 |
| JP2007233398A (ja) * | 2002-04-26 | 2007-09-13 | Toshiba Matsushita Display Technology Co Ltd | Ｅｌ表示パネルの駆動方法 |
| US7817149B2 (en) | 2002-04-26 | 2010-10-19 | Toshiba Matsushita Display Technology Co., Ltd. | Semiconductor circuits for driving current-driven display and display |
| US7932880B2 (en) | 2002-04-26 | 2011-04-26 | Toshiba Matsushita Display Technology Co., Ltd. | EL display panel driving method |
| JPWO2003091978A1 (ja) * | 2002-04-26 | 2005-09-02 | 東芝松下ディスプレイテクノロジー株式会社 | Ｅｌ表示パネルの駆動方法 |
| JP2007256958A (ja) * | 2002-04-26 | 2007-10-04 | Toshiba Matsushita Display Technology Co Ltd | Ｅｌ表示パネルの駆動方法 |
| US7777698B2 (en) | 2002-04-26 | 2010-08-17 | Toshiba Matsushita Display Technology, Co., Ltd. | Drive method of EL display panel |
| JP2004177796A (ja) * | 2002-11-28 | 2004-06-24 | Casio Comput Co Ltd | 電流生成供給回路及びその制御方法並びに電流生成供給回路を備えた表示装置 |
| US7309954B2 (en) | 2002-12-24 | 2007-12-18 | Electronics And Telecommunications Research Institute | Field emission display having gate plate |
| US7561147B2 (en) | 2003-05-07 | 2009-07-14 | Toshiba Matsushita Display Technology Co., Ltd. | Current output type of semiconductor circuit, source driver for display drive, display device, and current output method |
| WO2004100118A1 (ja) * | 2003-05-07 | 2004-11-18 | Toshiba Matsushita Display Technology Co., Ltd. | Ｅｌ表示装置およびその駆動方法 |
| US7141923B2 (en) | 2003-12-10 | 2006-11-28 | Electronics And Telecommunications Research Institute | Field emission display in which a field emission device is applied to a flat display |
| JP2005321745A (ja) * | 2004-04-07 | 2005-11-17 | Sony Corp | 表示装置および表示装置の駆動方法 |
| US7456564B2 (en) | 2004-05-04 | 2008-11-25 | Electronics And Telecommunications Research Institute | Field emission display having a gate portion with a metal mesh |
| JP2009518680A (ja) * | 2005-12-08 | 2009-05-07 | 韓國電子通信研究院 | アクティブマトリックス電界放出ピクセル及びアクティブマトリックス電界放出ディスプレー |
| US8054249B2 (en) | 2005-12-08 | 2011-11-08 | Electronics And Telecommunications Research Institute | Active-matrix field emission pixel and active-matrix field emission display |
| JP2011070910A (ja) * | 2009-09-25 | 2011-04-07 | Nippon Hoso Kyokai <Nhk> | 電子源アレイ並びにそれを備えた撮像装置及び表示装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20010050415A (ko) | 2001-06-15 |
| US6608620B1 (en) | 2003-08-19 |
| TW455829B (en) | 2001-09-21 |
| JP3863325B2 (ja) | 2006-12-27 |
| KR100745920B1 (ko) | 2007-08-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3863325B2 (ja) | 画像表示装置 | |
| EP1596415B1 (en) | Field emission display | |
| JP3915400B2 (ja) | 画像表示装置及び画像表示装置の駆動方法 | |
| US8390538B2 (en) | Active-matrix field emission pixel | |
| KR100233254B1 (ko) | 전계 방출 디스플레이 | |
| JP3892068B2 (ja) | 画像表示装置 | |
| US7309954B2 (en) | Field emission display having gate plate | |
| JP3831156B2 (ja) | 画像表示装置および画像表示装置の駆動方法 | |
| KR100900798B1 (ko) | 액티브-매트릭스 전계 방출 디스플레이 장치 | |
| US6307323B1 (en) | Field emission display with diode-type field emitters | |
| KR100288549B1 (ko) | 전계방출디스플레이 | |
| JP2005222074A (ja) | 画像表示装置 | |
| US20020030646A1 (en) | Highly bright field emission display device | |
| US6340962B1 (en) | Plane type displaying apparatus | |
| KR100422371B1 (ko) | 전계 방출 디스플레이 장치 | |
| WO2007066920A1 (en) | Active-matrix field emission pixel and active-matrix field emission display | |
| US6882112B2 (en) | Carbon nanotube field emission display | |
| JP2006313367A (ja) | 画像表示装置 | |
| JP3899741B2 (ja) | 画像表示装置の駆動方法 | |
| US8223101B1 (en) | Active matrix phosphor cold cathode display | |
| JP3870968B2 (ja) | 画像表示装置 | |
| KR100801965B1 (ko) | 액티브-매트릭스 전계 방출 디스플레이 | |
| US20080252196A1 (en) | Active-Matrix Field Emission Display |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040304 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040304 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20041216 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050118 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050322 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060704 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060904 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060926 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060928 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091006 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101006 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111006 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121006 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121006 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131006 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |