JP2001075796A - マイクロコンピュータ及びそのファームウェア書込みシステム及び書込み方法 - Google Patents

Abstract

(57)【要約】 【課題】 マイクロコンピュータ側に専用ハードウェア
を設けることなく、またマイクロコンピュータ側のファ
ームウェア用ＲＯＭの容量も小とし得るようにしたファ
ームウェア書込み方式を得る。 【解決手段】 フラッシュメモリ書込み制御用のファー
ムウェアをマイクロコンピュータ１０内の記憶媒体中に
内蔵せずに、オンボード（実装状態）書込み時に、フラ
ッシュライタ１よりマイクロコンピュータ１０内のＲＡ
Ｍ７に書込む。このとき、専用のハードウェアを使用す
ることなく、ＲＯＭ６に予め格納されている通信方式制
御プログラム１４とファームウェア書込み用プログラム
１５とを使用して、フラッシュライタ１と通信を確立
し、その後にＲＡＭ７へフラッシュメモリ書込み制御用
ファームウェア１２を書込む。しかる後に、ＲＡＭ１７
へ格納されたファームウェアを使用してＣＰＵ４が順次
フラッシュメモリ８へフラッシュライタ１からのデータ
を書込む。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明はマイクロコンピュー
タ及びそのファームウェア書込みシステム及び書込み方
法に関し、特にフラッシュメモリを内蔵したマイクロコ
ンピュータに対してデータを書込むために必要なフラッ
シュメモリ書込み制御用ファームウェアの書込み方式の
改良に関するものである。

【０００２】

【従来の技術】フラッシュメモリを内蔵したマイクロコ
ンピュータにおいては、実装基板上で書込みを行ういわ
ゆるオンボード書込み時に、フラッシュライタからのコ
マンドを解釈して、フラッシュメモリに対して書込みや
消去等の制御を行うためのファームウェアが必要であ
る。従来のこの種のマイクロコンピュータの構成例を図
３に示す。図３を参照すると、マスクＲＯＭ６には、フ
ラッシュメモリ書込み制御用プログラムを有するメイン
プログラムと、通信方式制御プログラム等を含んだサブ
プログラムとが予め書込まれており、これ等メインプロ
グラムとサブプログラムによりファームウェアを構成し
ている。

【０００３】このファームウェアを搭載したマイクロコ
ンピュータ１０はユーザ基板１１に実装され、通信回路
３と、ＣＰＵ４と、マスクＲＯＭ６と、ＲＡＭ７と、フ
ラッシュメモリ８と、書込み制御回路９と、これ等回路
間を相互接続するバス５とを備えている。フラッシュメ
モリを制御するための各種コマンドを与える機能を備え
たフラッシュライタ１とマイクロコンピュータ１０と
は、通信チャンネル２により接続されており、マスクＲ
ＯＭ６に内蔵されているファームウェアがフラッシュラ
イタ１から通信チャンネル２によって与えられたコマン
ドに従って、フラッシュメモリ８に対して書込み、消去
等が行われるようになっている。

【０００４】しかしながら、この従来技術においては、
ファームウェアを容易に書換えられないという第一の問
題がある。その理由は、マスクＲＯＭ６は、チップ製造
時に決められたビットパターンのマスクを用いて最初か
らそ内容が決定されており、それ以降の書換えは不可能
なために、ファームウェアに変更が生じた場合、マスク
を改版する（チップを作り直す）必要があって多大な工
数とコストがかかるからである。

【０００５】また第二の問題点としては、チップ面積が
大きくなるということである。その理由は、チップ内部
のマスクＲＯＭにファームウェアを予め格納しておくた
めの専用の格納領域が必要になからである。更に第三の
問題点としては、ファームウェアの早期開発が必要とな
ることである。その理由は、チップ内部のマスクＲＯＭ
にファームウェアを格納するために、ＲＯＭのマスク製
造時までにファームウェアのコードが必要となるからで
ある。

【０００６】ここで、、特開平６−４４０６４号公報を
参照すると、ファームウェアはマイクロプロセッサ内部
のフラッシュメモリに格納されており、そのファームウ
ェアを書換える場合、新たな更新用プログラムをＳＲＡ
Ｍに一時的に格納し、フラッシュメモリ内の旧プログラ
ムを消去した後、ＳＲＡＭ内の新しいプログラムをフラ
ッシュメモリへ書込むようにしたものであり、これによ
りファームウェアの更新を容易に出来ることが示されて
いる。

【０００７】しかしながら、この構成では、ファームウ
ェアを格納する専用の領域（フラッシュメモリ）が必要
となりチップ面積が大きくなるという上述した従来技術
の第二の問題点と同様の欠点を有している。そこで、こ
の第二の欠点を解決するための技術とし、特開平１０−
１１６１８７号公報に開示のものがあり、図４に及び図
５にその構成を引用して示している。

【０００８】図４において、２０はフラッシュメモリ２
１を内臓するマイクロコンピュータ、２２はマイクロコ
ンピュータ２０のＲＡＭ、２３はマイクロコンピュータ
２０のＳＩＯ（シリアルインターフェイス）、３０は外
部のホストコンピュータである。

【０００９】また、２１はユーザプログラム等のデータ
を格納する不揮発性メモリとしてのフラッシュメモリで
あり、２７〜２９はマイクロコンピュータ２０のモード
端子である。また、２６はモード端子２７〜２９に印可
される電位の組み合わせに応じてチップモードを決定す
るモード決定回路、２４はモード決定回路２６によりチ
ップモードがＲＳＩＦモードに決定されると、外部のホ
ストコンピュータ３０からフラッシュメモリ２１にユー
ザプログラム等のデータを格納するためのブートプログ
ラムを受信し、そのブートプログラムをＲＡＭ２２に格
納するＲＳＩＦ（プログラム格納手段）、２５はモード
決定回路２６によりチップモードがフラッシュモードに
決定されると、ＲＡＭ２２に格納されたブートプログラ
ムを実行することにより、外部のホストコンピュータ３
０からＳＩＯ２３を介してユーザプログラム等のデータ
を受信し、そのユーザプログラム等のデータをフラッシ
ュメモリ２１に格納するＣＰＵである。

【００１０】図５はＲＳＩＦ２４の詳細を示す構成図で
あり、図において、３１，３２はホストコンピュータ３
０とＲＳＩＦ２４を接続する外部端子、３３はクロック
信号を発生するクロック発生回路、３４はモード決定回
路２６によりチップモードがＲＳＩＦモードに決定され
ると、受信シフトレジスタ３５やアドレスレジスタ３７
等を制御する制御回路、３５はモード決定回路２６によ
りチップモードがＲＳＩＦモードに決定されると、ホス
トコンピュータ３０から送信されるブートプログラムを
受信する受信シフトレジスタ、３６は受信シフトレジス
タ３５がブートプログラムを構成する１フレーム分のデ
ータを受信すると、その１フレーム分のデータをＲＡＭ
２２に転送する受信バッファレジスタである。

【００１１】また、３７は受信バッファレジスタ３６の
書込みアドレスを出力するアドレスレジスタ、３８は受
信シフトレジスタ３５がブートプログラムを構成する１
フレーム分のデータを受信するごとに、受信バッファレ
ジスタ３６の書込みアドレスをインクリメントするイン
クリメンタ、３９はインクリメンタ３８の出力に基づい
てアドレスレジスタ３７のアドレス値を書換えるラッチ
である。

【００１２】次に動作について説明する。マイクロコン
ピュータ２０のフラッシュメモリ２１には、ユーザが自
由にユーザプログラム等のデータを格納することができ
る。以下、フラッシュメモリ２１にユーザプログラム等
のデータを格納する手順について説明する。

【００１３】マイクロコンピュータ２０は、モード端子
２７〜２９に印可される電位の組み合わせに応じてチッ
プモードが決定される。フラッシュメモリ２１にユーザ
プログラム等のデータを格納するためには、まずユーザ
は、チップモードをＲＳＩＦモードに設定する。する
と、モード決定回路２６は、チップモードがＲＳＩＦモ
ードに設定されたものと判断し、その旨をＲＳＩＦ２４
及びＣＰＵ２５に出力する。これにより、ＣＰＵ２５は
停止状態に移行するが、ＲＳＩＦ２４はブートプログラ
ムをホストコンピュータ３０からＲＡＭ２２に転送する
ための処理を開始する。

【００１４】即ち、ユーザがチップモードをＲＳＩＦモ
ードに設定したのち、外部のホストコンピュータ３０か
ら先頭にライトコマンドを付加したブートプログラムを
マイクロコンピュータ２０に送信すると、ＲＳＩＦ２４
の受信シフトレジスタ３５が先頭にライトコマンドが付
加されたブートプログラムを受信する。具体的には、ま
ず、制御回路３４が、先頭に付加されたライトコマンド
を受信シフトレジスタ３５が正しく受信したか否かを判
別し、正しく受信した場合には、受信シフトレジスタ３
５に対して、ブートプログラムの受信処理を継続させ
る。一方、正しく受信できない場合には、エラー情報を
ホストコンピュータ３０に送信し、その旨をユーザに認
識させる処理を実行する。

【００１５】そして、ライトコマンドを正しく受信した
場合には、受信シフトレジスタ３５は、ブートプログラ
ムの受信処理を継続するが、ブートプログラムを構成す
る１フレーム分のデータを受信するごとに、その１フレ
ーム分のデータを受信バッファレジスタ３６に転送す
る。そして、受信バッファレジスタ３６は、１フレーム
分のデータを受信するごとに、その１フレーム分のデー
タをＲＡＭ２２に転送する。

【００１６】このようにして、ＲＡＭ２２にブートプロ
グラムが格納されると、今度は、ＣＰＵ２５がブートプ
ログラムを実行してユーザプログラム等のデータをフラ
ッシュメモリ２１に格納する処理を開始するため、ユー
ザはチップモードをフラッシュモードに設定する。

【００１７】以上で明らかなように、モード決定回路２
６によりチップモードがＲＳＩＦモードに決定される
と、外部のホストコンピュータ３０からフラッシュメモ
リ２１にユーザプログラム等のデータを格納するための
ブートプログラムを受信して、ＲＡＭ２２に格納するＲ
ＳＩＦ２４をＣＰＵ２５とは別個に設けたので、予めフ
ラッシュメモリ２１にブートプログラム領域を確保して
ブートプログラムを格納しておく必要がなくなり、フラ
ッシュメモリ２１の全領域をユーザプログラム領域とし
て解放できるのである。

【００１８】

【発明が解決しようとする課題】上述した特開平１０−
１１６１８７号公報記載の技術においては、フラッシュ
メモリへの書込み制御用のファームウェアであるブート
プログラムをＲＡＭに格納するために、ＲＳＩＦという
モードを設定するためのモード設定回路２６や、その設
定のための設定端子２７〜２９や、更にはＲＳＩＦ回路
２４が必要であり、専用のハードウェアをマイクロコン
ピュータ２０内に実装しなければならないという欠点が
ある。

【００１９】本発明の目的は、マイクロコンピュータ側
に専用ハードウェアを設けることなく、またマイクロコ
ンピュータ側のファームウェア用ＲＯＭの容量も小とし
得るようにしたマイクロコンピュー及びそのファームウ
ェア書込みシステム及び書込み方法を提供することであ
る。

【００２０】

【課題を解決するための手段】本発明によるファームウ
ェア書込みシステムは、マイクロコンピュータのフラッ
シュメモリにデータを書込むために必要なフラッシュメ
モリ書込み制御用ファームウェアを外部装置から取込ん
でＲＡＭに格納するようにしたファームウェア書込みシ
ステムであって、前記外部装置からの前記ファームウェ
アの前記ＲＡＭへの格納前に前記外部装置と通信制御を
なすための通信制御プログラムと、前記通信制御プログ
ラムによる通信確立後に前記外部装置から前記ファーム
ウェアを前記ＲＡＭへ書込むためのファームウェア書込
み用プログラムとを予め格納したメモリ手段を含むこと
を特徴とする。

【００２１】本発明によるマイクロコンピュータは、Ｃ
ＰＵと、フラッシュメモリと、ＲＡＭと、ＲＯＭとを含
み、前記フラッシュメモリにデータを書込むために必要
なフラッシュメモリ書込み制御用ファームウェアを外部
装置から取込んで前記ＲＡＭに格納するようにしたマイ
クロコンピュータであって、前記ＲＯＭには、前記外部
装置からの前記ファームウェアの前記ＲＡＭへの格納前
に前記外部装置と通信制御をなすための通信制御プログ
ラムと、前記通信制御プログラムによる通信確立後に前
記外部装置から前記ファームウェアを前記ＲＡＭへ書込
むためのファームウェア書込み用プログラムとを予め格
納してなることを特徴とする。

【００２２】本発明によるファームウェア書込み方法
は、マイクロコンピュータのフラッシュメモリにデータ
を書込むために必要なフラッシュメモリ書込み制御用フ
ァームウェアを外部装置から取込んでＲＡＭに格納する
ようにしたファームウェア書込み方法であって、予めＲ
ＯＭに格納されている通信制御プログラムを使用して前
記外部装置と通信制御をなすステップと、このステップ
による通信確立後に、予め前記ＲＯＭに格納されている
ファームウェア書込み用プログラムを使用して前記外部
装置から前記ファームウェアを前記ＲＡＭへ書込むステ
ップとを含むことを特徴とし、更に、前記ＲＡＭへ書込
まれた前記ファームウェアを使用しつつ前記フラッシュ
メモリへ前記外部装置からデータを書込むステップを含
むことを特徴とする。

【００２３】本発明の作用を述べる。フラッシュメモリ
書込み制御用のファームウェアをマイクロコンピュータ
内のフラッシュメモリや、ＲＡＭや、ＲＯＭ等の記憶媒
体中に内蔵せずに、オンボード（実装状態）書込み時
に、外部装置であるフラッシュライタよりマイクロコン
ピュータ内のＲＡＭに書込む点は上述の特開平１０−１
１６１８７号公報の技術と同じであるが、本発明が相違
する点は、専用のハードウェアを使用することなく、Ｒ
ＯＭに予め格納されている通信方式制御プログラムとフ
ァームウェア書込み用プログラムとを使用して、外部装
置であるフラッシュライタと通信を確立し、その後にＲ
ＡＭへフラッシュメモリ書込み制御用ファームウェアを
書込むのである。しかる後に、このＲＡＭへ格納された
ファームウェアを使用してＣＰＵが、順次フラッシュメ
モリへフラッシュライタからのデータを書込む様制御す
るのである。

【００２４】

【発明の実施の形態】以下に図面を参照しつつ本発明の
実施例を説明する。図１は本発明の実施例の構成を示す
図であり、図３と同等部分は同一符号にて示している。
図１を参照すると、本実施例は、マイクロコンピュータ
１０と、このマイクロコンピュータ１０を搭載したユー
ザ基板１１と、フラッシュメモリ８を制御するためのフ
ァームプログラム１２を格納し、かつこのファームウェ
ア１２にてフラッシュメモリを制御するための各種コマ
ンドを与える機能を備えたフラッシュライタ１とを含
む。

【００２５】マイクロコンピュータ１０は、フラッシュ
ライタ１との通信を行う通信回路３と、ＣＰＵ４と、マ
スクＲＯＭ６と、ＲＡＭ７と、フラッシュメモリ８と、
フラッシュメモリ８の書込み制御回路９と、これ等回路
間を相互接続するバス５とを備えている。フラッシュラ
イタ１とマイクロコンピュータ１０とは、通信チャネル
２と、フラッシュ書込み電圧供給信号（ＶＰＰ）と、リ
セット信号（ＲＥＳＥＴ＿Ｂ）とによって相互接続され
ている。

【００２６】先ず、本実施例と図３で示す従来例との違
いを説明すると、図３の例では、マスクＲＯＭ６に、各
コマンド実行用のプログラムを有するメインプログラム
と、通信方式制御プログラム等を有するサブプログラム
＃１とが予め書込まれることによってファームウェアを
構成している。

【００２７】これに対して、本実施例では、マスクＲＯ
Ｍ６に、通信方式制御プログラム１４等のサブプログラ
ム＃１と、ファームウェア書込み用プログラム１５のサ
ブプログラム＃２とでファームウェアを構成しており、
図３に示したメインプログラムであるフラッシュメモリ
書込み制御用プログラムは、フラッシュライタ１側に格
納されているものとしている（符号１２で示す）。

【００２８】このフラッシュライタ１からフラッシュメ
モリ書込み制御用プログラム（ファームウェア）１２
を、ＲＡＭ７内に予め設けられているフラッシュメモリ
書込み制御用プログラム格納領域１３に取込んで、この
取込んだＲＡＭ７内のファームウェアを使用して、フラ
ッシュメモリ８のデータ書込み制御を行うわけである
が、このファームウェア１２をフラシュライタ１からＲ
ＡＭ７へ書込むための制御を行うのが、マスクＲＯＭ６
に予め格納されているサブプログラム＃１と＃２、すな
わち通信方式制御プログラム等１４とファームウェア書
込み用プロクラム１５とである。

【００２９】尚、ファームウェアのメインプログラムに
は、フラッシュメモリへの書込み、消去、ベリファイ
（メモリ内容の比較）、ブランクチェック（消去状態で
あることの確認）等多数のコマンド実行用のプログラム
が含まれており、これがファームウェア領域の約９０％
を占めチップの面積に影響を与える。よって、この９０
％を占めるファームウェアのメインプログラムをマイク
ロコンピュータ１０内の記憶媒体に持たせずに、その代
わりに外部のフラッシュライタ１に格納しておくこと
で、マスクＲＯＭ６を図３の例に比較して１０％の小容
量とすることができる。

【００３０】更に述べると、ファームウェアとしてのマ
スクＲＯＭ６は、ファームウェアに変更が生じた場合、
ＲＯＭの製造拡散工程で必要となるマスクを改版しない
と書換えが行われないので、チップができ上ってからは
容易に書換えることができない。そこで、本実施例で
は、ファームウェアの約９０％を占めるメインプログラ
ムをマイクロコンピュータ１０に内蔵せず、従来ファー
ムウェアが格納されているマスクＲＯＭ６には、通信方
式制御プログラム等１４が入ったサブプログラム＃１と
ファームウェア書込み用プログラム１５が入ったサブプ
ログラム＃２のみを格納し、メインプログラムはフラッ
シュライタ１から通信チャンネル２を介してＲＡＭ７に
書込むようにしているのである。

【００３１】マイクロコンピュータは、通常内部プログ
ラム及びデータ領域として８ＫＢのＲＡＭが設けられて
おり、従来マスクＲＯＭ６に含まれていたメインプログ
ラムの領域が不要となる。また、ＲＡＭ７は書込み可能
なメモリのために、必要な時に新しいファームウェアを
格納することができる。

【００３２】本実施例では、マスクＲＯＭ６には、従来
からあるサブプログラム＃１以外に、新たなサブプログ
ラム＃２が必要となるが、実施例の動作のところで後述
する様に、サブプログラム＃２にはメインプログラムを
格納するＲＡＭ７のアドレスをインクリメントしてデー
タを書込むためのプログラムが含まれているだけであ
り、よってサブプログラム＃２の占める領域は極めてわ
ずかであり、マスクＲＯＭ６の領域はファームウェアの
約１０％程度である。

【００３３】次に、本実施例の動作について、図２のフ
ローチャートを使用して詳細に説明する。フラッシュラ
イタ１からリセット信号（ＲＥＳＥＴ＿Ｂ＝０）がマイ
クロコンピュータ１０へ与えられ、リセット解除時（Ｒ
ＥＳＥＴ＿Ｂの立上り時）、フラッシュライタ１からマ
イクロコンピュータ１０へ与えられたＶＰＰ＝１０Ｖを
書込み制御回路９が検出し、オンボード書込みモードに
なる（ステップＡ及びＢ）。

【００３４】その後、フラッシュライタ１で設定した通
信方式をＶＰＰのパルス数によりマイクロコンピュータ
１０に与え、書込み制御回路９によりＶＰＰのパルス数
を検出して、マスクＲＯＭ６のサブプログラム＃１（通
信方式制御プログラム）により、通信方式の選択を行う
（ステップＣ及びＤ）。次に、選択された通信方式の初
期設定後、通信同期検出を行う。正常終了すれば、同じ
くマスクＲＯＭ６内のサブプログラム＃１によりＣＰＵ
４が「通信同期応答」を通信回路３へ送る。通信回路３
は通信チャンネル２を経由してフラッシュライタ１にこ
れを送る。尚、異常終了であれば、エラーを送り処理を
終了する（ステップＥ及びＦ）。

【００３５】「通信同期応答」を受けたフラッシュライ
タ１は、通信チャネル２を介して「ファームウェアデー
タ転送通知」をマイクロコンピュータ１０へ送り、メイ
ンプログラム１２をマイクロコンピュータ１０へ送る
（ステップＧ）。このメインプログラム１２は、ＣＰＵ
４がマスクＲＯＭ６内のサブプログラム＃２（ファーム
ウェア書込みプログラム）を実行することによって、メ
インプログラムを格納するＲＡＭ７のアドレスを順次イ
ンクリメントしつつＲＡＭ７の領域１３に格納するので
ある（ステップＨ）。

【００３６】格納が終了すると、「ＲＡＭ書込み検査」
が行われ、正常に書込まれていれば、ＲＡＭ７のメイン
プログラムへ制御を移す必要があり、「ＲＡＭ書込み終
了通知」をソフトウェア割り込みによってＣＰＵ４がＲ
ＡＭ７にアドレス空間を切替える。尚、異常終了であれ
ば、エラーを送り処理を終了する（ステップＩ及び
Ｊ）。ＣＰＵ４はＲＡＭ７のメインプログラムにより、
「ＲＡＭ切替え完了通知」をフラッシュライタ１に対し
て送り、ファームウェア書込み動作が終了となる（ステ
ップＫ）。その後、ＲＡＭ７に書込まれたメインプログ
ラムによってフラッシュライタ１からの外部コマンドに
より通信チャンネル２を介してフラッシュメモリ８に対
して書込み、消去等が行われる（ステップＬ）。

【００３７】

【発明の効果】以上説明したように、本発明によれば、
ファームウェア（本実施例では８ＫＢ）の約９０％を占
めるメインプログラムをマイクロコンピュータに内蔵せ
ずに、オンボード書込み時にフラッシュライタよりマイ
クロコンピュータのデバイス内部に内蔵されているＲＡ
Ｍ（マイクロコンピュータは、通常内部プログラム及び
データ領域として８ＫＢのＲＡＭが設けられている）に
書込むことにより、第１の効果として、メインプログラ
ムを格納するための専用な領域が不要となり、チップの
面積を小さくできる。

【００３８】また第２の効果として、メインプログラム
をＲＡＭに格納するために、容易に書換え可能である。
更に第３の効果として、ファームウェア（メインプログ
ラム）の開発日程が緩和されることになる。更にはまた
第４の効果として、ファームウェア書込みのための専用
のハードウェアが不要である。

【図面の簡単な説明】

【図１】本発明の実施例の構成を示す図である。

【図２】本発明の実施例の動作を示すフローチャートで
ある。

【図３】従来技術の一例を説明するための構成図であ
る。

【図４】従来技術の他の例を説明するための構成図であ
る。

【図５】図４の一部詳細を示す図である。

【符号の説明】

１ フラッシュライタ ２ 通信チャネル ３ 通信回路 ４ ＣＰＵ ５ 内部バス ６ マスクＲＯＭ ７ ＲＡＭ ８ フラッシュメモリ ９ 書込み制御回路 １０ マイクロコンピュータ １１ ユーザ基板 １２ フラッシュメモリ書込み制御用ファームプログラ
ム １３ フラッシュメモリ書込み制御用ファームプログラ
ム格納領域 １４ サブプログラム＃１ １５ サブプログラム＃２

Claims (6)

【特許請求の範囲】
1. 【請求項１】 マイクロコンピュータのフラッシュメモ
   リにデータを書込むために必要なフラッシュメモリ書込
   み制御用ファームウェアを外部装置から取込んでＲＡＭ
   に格納するようにしたファームウェア書込みシステムで
   あって、 前記外部装置からの前記ファームウェアの前記ＲＡＭへ
   の格納前に前記外部装置と通信制御をなすための通信制
   御プログラムと、 前記通信制御プログラムによる通信確立後に前記外部装
   置から前記ファームウェアを前記ＲＡＭへ書込むための
   ファームウェア書込み用プログラムと、を予め格納した
   メモリ手段を含むことを特徴とするファームウェア書込
   みシステム。
2. 【請求項２】 前記メモリ手段はＲＯＭであることを特
   徴とする請求項１記載のファームウェア書込みシステ
   ム。
3. 【請求項３】 ＣＰＵと、フラッシュメモリと、ＲＡＭ
   と、ＲＯＭとを含み、前記フラッシュメモリにデータを
   書込むために必要なフラッシュメモリ書込み制御用ファ
   ームウェアを外部装置から取込んで前記ＲＡＭに格納す
   るようにしたマイクロコンピュータであって、 前記ＲＯＭには、 前記外部装置からの前記ファームウェアの前記ＲＡＭへ
   の格納前に前記外部装置と通信制御をなすための通信制
   御プログラムと、 前記通信制御プログラムによる通信確立後に前記外部装
   置から前記ファームウェアを前記ＲＡＭへ書込むための
   ファームウェア書込み用プログラムと、を予め格納して
   なることを特徴とするマイクロコンピュータ。
4. 【請求項４】 前記ＣＰＵは、前記ＲＡＭに書込まれた
   ファームウェアを使用しつつ前記フラッシュメモリへ前
   記外部装置からデータを順次書込むようにしたことを特
   徴とする請求項３記載のマイクロコンピュータ。
5. 【請求項５】 マイクロコンピュータのフラッシュメモ
   リにデータを書込むために必要なフラッシュメモリ書込
   み制御用ファームウェアを外部装置から取込んでＲＡＭ
   に格納するようにしたファームウェア書込み方法であっ
   て、 予めＲＯＭに格納されている通信制御プログラムを使用
   して前記外部装置と通信制御をなすステップと、 このステップによる通信確立後に、予め前記ＲＯＭに格
   納されているファームウェア書込み用プログラムを使用
   して前記外部装置から前記ファームウェアを前記ＲＡＭ
   へ書込むステップと、を含むことを特徴とするファーム
   ウェア書込み方法。
6. 【請求項６】 前記ＲＡＭへ書込まれた前記ファームウ
   ェアを使用しつつ前記フラッシュメモリへ前記外部装置
   からデータを書込むステップを、更に含むことを特徴と
   する請求項５記載のファームウェア書込み方法。