JP2001015637A - 回路配線方式及び回路配線方法及び半導体パッケージ及び半導体パッケージ基板 - Google Patents
回路配線方式及び回路配線方法及び半導体パッケージ及び半導体パッケージ基板Info
- Publication number
- JP2001015637A JP2001015637A JP11184545A JP18454599A JP2001015637A JP 2001015637 A JP2001015637 A JP 2001015637A JP 11184545 A JP11184545 A JP 11184545A JP 18454599 A JP18454599 A JP 18454599A JP 2001015637 A JP2001015637 A JP 2001015637A
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- terminals
- terminal
- area
- candidate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims description 79
- 239000000758 substrate Substances 0.000 title claims description 39
- 239000004065 semiconductor Substances 0.000 title claims description 27
- 229910000679 solder Inorganic materials 0.000 claims abstract description 129
- 238000013461 design Methods 0.000 claims abstract description 96
- 238000003860 storage Methods 0.000 claims abstract description 48
- 238000013441 quality evaluation Methods 0.000 claims abstract description 24
- 238000012545 processing Methods 0.000 claims description 6
- 238000010586 diagram Methods 0.000 description 45
- 238000011156 evaluation Methods 0.000 description 10
- 238000004519 manufacturing process Methods 0.000 description 5
- 238000004364 calculation method Methods 0.000 description 4
- 238000007796 conventional method Methods 0.000 description 4
- 238000005457 optimization Methods 0.000 description 4
- 230000002093 peripheral effect Effects 0.000 description 3
- 239000003822 epoxy resin Substances 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 229920000647 polyepoxide Polymers 0.000 description 1
- 238000003672 processing method Methods 0.000 description 1
- 238000000638 solvent extraction Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/39—Circuit design at the physical level
- G06F30/394—Routing
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
- H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49838—Geometry or layout
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2113/00—Details relating to the application field
- G06F2113/18—Chip packaging
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49175—Parallel arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01019—Potassium [K]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01039—Yttrium [Y]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Geometry (AREA)
- Theoretical Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Evolutionary Computation (AREA)
- General Engineering & Computer Science (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
(57)【要約】
【課題】 複数の半田ボール接続パッド２と複数のワイ
ヤボンドパッド５とを結線する組み合わせを自動で選択
し、最適な配線候補を生成する。 【解決手段】 設計条件記憶部４１に記憶する配線ルー
トの設計条件に基づいて、ワイヤボンドパッド領域に近
い半田ボール接続パッド領域の列から、配線パターン生
成部６１によって、各列に配線する領域内配線ルート
と、次の列と結線する領域内配線ルートを特定する情報
としての配線パターンをかく列毎に生成し、配線案生成
部６２によって、生成した各列の配線パターンを組み合
せて複数の配線ルートをレイアウトした配線案を生成
し、配線規則チェック部６３によって、生成した配線案
が配線規則に適合するものを複数選択して複数の配線候
補を生成する。更に、生成した配線候補を品質評価部７
０によって、評価して最適な配線候補を選択することを
可能にする。
ヤボンドパッド５とを結線する組み合わせを自動で選択
し、最適な配線候補を生成する。 【解決手段】 設計条件記憶部４１に記憶する配線ルー
トの設計条件に基づいて、ワイヤボンドパッド領域に近
い半田ボール接続パッド領域の列から、配線パターン生
成部６１によって、各列に配線する領域内配線ルート
と、次の列と結線する領域内配線ルートを特定する情報
としての配線パターンをかく列毎に生成し、配線案生成
部６２によって、生成した各列の配線パターンを組み合
せて複数の配線ルートをレイアウトした配線案を生成
し、配線規則チェック部６３によって、生成した配線案
が配線規則に適合するものを複数選択して複数の配線候
補を生成する。更に、生成した配線候補を品質評価部７
０によって、評価して最適な配線候補を選択することを
可能にする。
Description
【０００１】
【発明の属する技術分野】半導体パッケージ基板の回路
配線方式、一例として、ボールグリッドアレイパッケー
ジ（ＢＧＡ）又はチップスケールパッケージ（ＣＳＰ）
の基板設計における自動配線及び配線ルートの品質評価
に関する。
配線方式、一例として、ボールグリッドアレイパッケー
ジ（ＢＧＡ）又はチップスケールパッケージ（ＣＳＰ）
の基板設計における自動配線及び配線ルートの品質評価
に関する。
【０００２】
【従来の技術】高密度実装を目的とする今後のＬＳＩ
（大規模集積回路）実装方式の主流になると考えられる
ボールグリッドアレイパッケージ（ＢＧＡ）又はチップ
スケールパッケージ（ＣＳＰ）の基板設計において、配
線ルートの設計の効率を向上し、かつ、同時に、配線規
則に適合しているかという検証を行うことによって、配
線ルートの品質を向上することが必要となる。更に、評
価関数を導入して配線ルートの品質を評価する品質基準
に基づいて評価するという基板設計における自動配線に
有効な技術が必要となる。
（大規模集積回路）実装方式の主流になると考えられる
ボールグリッドアレイパッケージ（ＢＧＡ）又はチップ
スケールパッケージ（ＣＳＰ）の基板設計において、配
線ルートの設計の効率を向上し、かつ、同時に、配線規
則に適合しているかという検証を行うことによって、配
線ルートの品質を向上することが必要となる。更に、評
価関数を導入して配線ルートの品質を評価する品質基準
に基づいて評価するという基板設計における自動配線に
有効な技術が必要となる。
【０００３】図４に一例として示すＢＧＡ基板では、半
田ボール接続パッド２がＢＧＡ基板の中央に配置され、
半田ボール接続パッド２の外周にワイヤボンドパッド５
が配置されている。上記ＢＧＡ基板において、半田ボー
ル接続パッド２とワイヤボンドパッド５の間とを図４に
示すように配線する場合を考える。この場合、ワイヤボ
ンドパッド５は、どの半田ボール接続パッド２と結線し
てもよいという設計（自由結線）条件の下では、ワイヤ
ボンドパッド５と半田ボール接続パッド２との組み合わ
せが多いため、配線ルートの決定に時間を要していた。
田ボール接続パッド２がＢＧＡ基板の中央に配置され、
半田ボール接続パッド２の外周にワイヤボンドパッド５
が配置されている。上記ＢＧＡ基板において、半田ボー
ル接続パッド２とワイヤボンドパッド５の間とを図４に
示すように配線する場合を考える。この場合、ワイヤボ
ンドパッド５は、どの半田ボール接続パッド２と結線し
てもよいという設計（自由結線）条件の下では、ワイヤ
ボンドパッド５と半田ボール接続パッド２との組み合わ
せが多いため、配線ルートの決定に時間を要していた。
【０００４】特開昭５８−１１２３８「プリント回路板
の配線方法」では、予め指定したワイヤボンドパッドと
半田ボール接続パッド間の接続関係から可能な配線ルー
トの候補を生成し、その中から配線長などを考慮して、
配線ルートを選択する方式であった。
の配線方法」では、予め指定したワイヤボンドパッドと
半田ボール接続パッド間の接続関係から可能な配線ルー
トの候補を生成し、その中から配線長などを考慮して、
配線ルートを選択する方式であった。
【０００５】また、配線処理を高速にし、かつ配線の性
能を向上することを目的としたものとして、特開平５−
６７１７８に開示されている技術がある。この従来の技
術は、基板上における配線の混雑度を見積もり、配線の
混雑度が所定値より高い部分では配線が成功し易いよう
に基板上を区切るための領域を所定値より大きく取り、
配線の混雑度が所定値より低い部分では配線の処理時間
が最小となるように基板上を区切るための領域を所定値
より小さく取り、これらの大きさの異なる領域毎に配線
を行い、基板全体の配線を完了することを特徴とする自
動配線処理方法である。この従来の技術では、入力側の
端子及び出力側の端子及び入力側と出力側の端子間の配
線情報を入力した後、配線ルールを満足した配線結果を
高速で配線処理する方法を示したものである。
能を向上することを目的としたものとして、特開平５−
６７１７８に開示されている技術がある。この従来の技
術は、基板上における配線の混雑度を見積もり、配線の
混雑度が所定値より高い部分では配線が成功し易いよう
に基板上を区切るための領域を所定値より大きく取り、
配線の混雑度が所定値より低い部分では配線の処理時間
が最小となるように基板上を区切るための領域を所定値
より小さく取り、これらの大きさの異なる領域毎に配線
を行い、基板全体の配線を完了することを特徴とする自
動配線処理方法である。この従来の技術では、入力側の
端子及び出力側の端子及び入力側と出力側の端子間の配
線情報を入力した後、配線ルールを満足した配線結果を
高速で配線処理する方法を示したものである。
【０００６】また、配線混雑を均一化することで、自動
配線率を向上するものとして、特開平６−４５４４３に
開示されている技術がある。この従来の技術は、配線領
域の再帰的な分割を繰り返し、各々の分割階層におい
て、分割線上における同電位の回路端子（以後、ピンと
呼ぶ）の集合（以後、ネットと呼ぶ）の経路通過位置を
最適化アルゴリズムを用いて決定する半導体集積回路の
自動配線方法において、配線領域を縦横同時に四分割
し、四つの分割線上でのネットの経路の通過位置を決定
する階層化配線方法である。この「階層化配線方法」に
は、入力側の端子及び出力側の端子及び入力側と出力側
の端子間の配線情報を入力した後、回路図面から配線基
板図面にする時に確定配線情報を配線基板図面に図面化
する時に配線領域の４分割を再帰的に繰り返し配線基板
面を４×ｍに細分化して、４分割領域上でのルートパタ
ーンを決定し、４分割線上でのネットの通過位置を決定
しルート最適化（最短長ルート決定）を行う配線ルート
決定を自動設計する方法について示されている。
配線率を向上するものとして、特開平６−４５４４３に
開示されている技術がある。この従来の技術は、配線領
域の再帰的な分割を繰り返し、各々の分割階層におい
て、分割線上における同電位の回路端子（以後、ピンと
呼ぶ）の集合（以後、ネットと呼ぶ）の経路通過位置を
最適化アルゴリズムを用いて決定する半導体集積回路の
自動配線方法において、配線領域を縦横同時に四分割
し、四つの分割線上でのネットの経路の通過位置を決定
する階層化配線方法である。この「階層化配線方法」に
は、入力側の端子及び出力側の端子及び入力側と出力側
の端子間の配線情報を入力した後、回路図面から配線基
板図面にする時に確定配線情報を配線基板図面に図面化
する時に配線領域の４分割を再帰的に繰り返し配線基板
面を４×ｍに細分化して、４分割領域上でのルートパタ
ーンを決定し、４分割線上でのネットの通過位置を決定
しルート最適化（最短長ルート決定）を行う配線ルート
決定を自動設計する方法について示されている。
【０００７】従来の技術では、結線する対象となる入力
端子情報と、結線する対象となる出力端子情報と、配線
規則や配線制限などの回路情報とが既知であり、配線ル
ートの最適化を行う配線ルートを自動設計して基板図面
を作成する方法に関するものである。従って、配線ルー
トが交差したり、配線ルートが重なったり、配線ルート
に迂回を余儀なくされる障害領域が存在する、というよ
うな平面上の配線ルート最適化問題を解くものに限られ
ていた。
端子情報と、結線する対象となる出力端子情報と、配線
規則や配線制限などの回路情報とが既知であり、配線ル
ートの最適化を行う配線ルートを自動設計して基板図面
を作成する方法に関するものである。従って、配線ルー
トが交差したり、配線ルートが重なったり、配線ルート
に迂回を余儀なくされる障害領域が存在する、というよ
うな平面上の配線ルート最適化問題を解くものに限られ
ていた。
【０００８】
【発明が解決しようとする課題】このように、従来の配
線ルートの決定方法では、予めワイヤボンドパッドと半
田ボール接続パッドを結線する組み合わせを決定してお
く必要があった。また、この結線する組み合わせの候補
決定にも多大の時間を必要としていた。従って、上記結
線する組み合わせを決定しないで、配線ルートを自由結
線する方法では、結線する組み合わせが多いいため、配
線ルート決定に時間を要していた。
線ルートの決定方法では、予めワイヤボンドパッドと半
田ボール接続パッドを結線する組み合わせを決定してお
く必要があった。また、この結線する組み合わせの候補
決定にも多大の時間を必要としていた。従って、上記結
線する組み合わせを決定しないで、配線ルートを自由結
線する方法では、結線する組み合わせが多いいため、配
線ルート決定に時間を要していた。
【０００９】従って、従来の技術では、まず、ワイヤボ
ンドパッドと半田ボール接続パッドを結線する組み合わ
せを作る必要があった。例えば、ワイヤボンドパッドの
数をｎとし、半田ボール接続パッドの数をｍとすると、
ｍ＞ｎの場合、mＣn個の組み合わせがある。このmＣn個
の組み合わせから最適な結線する組み合わせを選択する
ことは、ＢＧＡやＣＳＰにおける配線ルート最適化問題
としてとらえることができる。一例として、半導体チッ
プ上の電極を仮に入力端子とし、半導体パッケージ基板
上の電極を仮に出力端子として説明すると、入力端子情
報のみが既知の場合に、半導体パッケージ基板上の可能
な最大配線ルート数を求め、かつ、可能な出力端子を求
める問題を解くことである。この問題の解を求めること
は、まず、可能な最大配線ルート数を求め、配線ルート
に接続可能な出力端子を求めることである。次に、出力
端子に品質基準を設定し、その品質基準を評価関数によ
って極大、極小値を求めて配線ルートの最適化を行う配
線ルート決定方法を求めることである。
ンドパッドと半田ボール接続パッドを結線する組み合わ
せを作る必要があった。例えば、ワイヤボンドパッドの
数をｎとし、半田ボール接続パッドの数をｍとすると、
ｍ＞ｎの場合、mＣn個の組み合わせがある。このmＣn個
の組み合わせから最適な結線する組み合わせを選択する
ことは、ＢＧＡやＣＳＰにおける配線ルート最適化問題
としてとらえることができる。一例として、半導体チッ
プ上の電極を仮に入力端子とし、半導体パッケージ基板
上の電極を仮に出力端子として説明すると、入力端子情
報のみが既知の場合に、半導体パッケージ基板上の可能
な最大配線ルート数を求め、かつ、可能な出力端子を求
める問題を解くことである。この問題の解を求めること
は、まず、可能な最大配線ルート数を求め、配線ルート
に接続可能な出力端子を求めることである。次に、出力
端子に品質基準を設定し、その品質基準を評価関数によ
って極大、極小値を求めて配線ルートの最適化を行う配
線ルート決定方法を求めることである。
【００１０】図４に示すように、ワイヤボンドパッド５
を半田ボール接続パッド２の外周に配置し、ワイヤボン
ドパッド５と半田ボール接続パッド２とを配線３のよう
に配線する場合を考える。ワイヤボンドパッド５は、ど
の半田ボール接続パッド２と結線してもよいという設計
条件においては、一のワイヤボンドパッド５と結線する
半田ボール接続パッド２は、半田ボール接続パッド２の
数だけ組み合わせがあり、更に、一つの結線する組み合
わせについても、配線ルートは複数存在する。
を半田ボール接続パッド２の外周に配置し、ワイヤボン
ドパッド５と半田ボール接続パッド２とを配線３のよう
に配線する場合を考える。ワイヤボンドパッド５は、ど
の半田ボール接続パッド２と結線してもよいという設計
条件においては、一のワイヤボンドパッド５と結線する
半田ボール接続パッド２は、半田ボール接続パッド２の
数だけ組み合わせがあり、更に、一つの結線する組み合
わせについても、配線ルートは複数存在する。
【００１１】この発明は、複数の第一の端子と複数の第
二の端子とを結線する組み合わせを自動で選択し、最適
なルートを選択して配線ルートをレイアウトすることを
目的とする。更に、この発明は、レイアウトされた配線
ルートを品質基準に基づいて評価することにより、最適
な配線ルートを選択する評価結果を提供することを目的
とする。
二の端子とを結線する組み合わせを自動で選択し、最適
なルートを選択して配線ルートをレイアウトすることを
目的とする。更に、この発明は、レイアウトされた配線
ルートを品質基準に基づいて評価することにより、最適
な配線ルートを選択する評価結果を提供することを目的
とする。
【００１２】
【課題を解決するための手段】この発明に係る回路配線
方式は、一平面上に二次元に複数の第一の端子が配列さ
れた第一の端子領域のレイアウト情報と、上記複数の第
一の端子それぞれと結線される複数の第二の端子が配置
された第二の端子領域のレイアウト情報と、上記複数の
第一の端子と上記複数の第二の端子とを結線する配線ル
ートの設計条件とを記憶する設計条件記憶部と、上記設
計条件記憶部に記憶された設計条件に基づいて、少なく
とも一の第二の端子が隣合う上記複数の第一の端子の端
子間を通過して一の第一の端子と結線される配線ルート
を含む、複数の配線ルートを、上記第一の端子領域にレ
イアウトすることにより、上記複数の第一の端子と上記
複数の第二の端子とを結線する組み合わせを生成して、
少なくとも一の配線候補を生成する配線候補生成部とを
備えたことを特徴とする。
方式は、一平面上に二次元に複数の第一の端子が配列さ
れた第一の端子領域のレイアウト情報と、上記複数の第
一の端子それぞれと結線される複数の第二の端子が配置
された第二の端子領域のレイアウト情報と、上記複数の
第一の端子と上記複数の第二の端子とを結線する配線ル
ートの設計条件とを記憶する設計条件記憶部と、上記設
計条件記憶部に記憶された設計条件に基づいて、少なく
とも一の第二の端子が隣合う上記複数の第一の端子の端
子間を通過して一の第一の端子と結線される配線ルート
を含む、複数の配線ルートを、上記第一の端子領域にレ
イアウトすることにより、上記複数の第一の端子と上記
複数の第二の端子とを結線する組み合わせを生成して、
少なくとも一の配線候補を生成する配線候補生成部とを
備えたことを特徴とする。
【００１３】上記配線候補生成部は、上記第一の端子領
域を分割して複数の分割された第一の端子領域を生成
し、複数の分割された第一の端子領域を通過する複数の
配線ルートを領域内配線ルートとして複数の上記分割さ
れた第一の端子領域毎にそれぞれレイアウトし、上記複
数の分割されたの第一の端子領域毎にレイアウトした複
数の領域内配線ルートを組み合わせて上記複数の配線ル
ートを生成することを特徴とする。
域を分割して複数の分割された第一の端子領域を生成
し、複数の分割された第一の端子領域を通過する複数の
配線ルートを領域内配線ルートとして複数の上記分割さ
れた第一の端子領域毎にそれぞれレイアウトし、上記複
数の分割されたの第一の端子領域毎にレイアウトした複
数の領域内配線ルートを組み合わせて上記複数の配線ル
ートを生成することを特徴とする。
【００１４】上記配列候補生成部は、上記第一の端子領
域を上記第二の端子領域に近い近領域と遠い遠領域に分
割し、上記複数の第二の端子と遠領域に配置された複数
の第一の端子とを結線するために近領域を通過する複数
の配線ルートを領域内配線ルートとして上記近領域にレ
イアウトするとともに、上記遠領域を、さらに、上記複
数の第二の端子が配置された領域に近い近領域と遠い遠
領域に分割し、この分割した近領域へ領域内配線ルート
をレイアウトする処理を繰り返すことにより、複数の領
域の領域内配線ルートを生成し、生成した複数の領域の
領域内配線ルートを結線することにより、複数の第一の
端子と複数の第二の端子との間の配線ルートを決定する
ことを特徴とする。
域を上記第二の端子領域に近い近領域と遠い遠領域に分
割し、上記複数の第二の端子と遠領域に配置された複数
の第一の端子とを結線するために近領域を通過する複数
の配線ルートを領域内配線ルートとして上記近領域にレ
イアウトするとともに、上記遠領域を、さらに、上記複
数の第二の端子が配置された領域に近い近領域と遠い遠
領域に分割し、この分割した近領域へ領域内配線ルート
をレイアウトする処理を繰り返すことにより、複数の領
域の領域内配線ルートを生成し、生成した複数の領域の
領域内配線ルートを結線することにより、複数の第一の
端子と複数の第二の端子との間の配線ルートを決定する
ことを特徴とする。
【００１５】上記配線候補生成部は、上記近領域に配置
され、上記複数の第二の端子と結線する対象となってい
る上記複数の第一の端子の数を、上記第一の端子領域に
レイアウトする複数の配線ルートの結線数から引いた数
を未結線数として算出し、上記近領域へ上記未結線数の
領域内配線ルートをレイアウトすることを特徴とする。
され、上記複数の第二の端子と結線する対象となってい
る上記複数の第一の端子の数を、上記第一の端子領域に
レイアウトする複数の配線ルートの結線数から引いた数
を未結線数として算出し、上記近領域へ上記未結線数の
領域内配線ルートをレイアウトすることを特徴とする。
【００１６】上記分割された近領域は、上記複数の第一
の端子が配列された一の列であることを特徴とする。
の端子が配列された一の列であることを特徴とする。
【００１７】上記設計条件記憶部に記憶された設計条件
は、上記一の列の隣合う第一の端子の端子間に配線する
配線許容数を含む配線の規則を定める配線規則を含むこ
とを特徴とする。
は、上記一の列の隣合う第一の端子の端子間に配線する
配線許容数を含む配線の規則を定める配線規則を含むこ
とを特徴とする。
【００１８】上記配線候補生成部は、さらに、上記近領
域として分割された第一の端子領域毎に上記未結線数の
領域内配線ルートをレイアウトした情報と、上記複数の
第一の端子と結線する上記領域内配線ルートを特定する
情報とを配線パターンとして、上記分割された第一の端
子領域毎にそれぞれ複数生成する配線パターン生成部
と、上記分割された第一の端子領域毎の複数の配線パタ
ーンから一つの配線パターンを選択し、上記分割された
第一の端子領域毎に選択した配線パターンをそれぞれ結
線して複数の配線ルートをレイアウトして配線案を作成
する配線案生成部と、上記設計条件記憶部に記憶された
配線規則を満たす配線案を配線候補として選択する配線
規則チェック部とを備えたことを特徴とする。
域として分割された第一の端子領域毎に上記未結線数の
領域内配線ルートをレイアウトした情報と、上記複数の
第一の端子と結線する上記領域内配線ルートを特定する
情報とを配線パターンとして、上記分割された第一の端
子領域毎にそれぞれ複数生成する配線パターン生成部
と、上記分割された第一の端子領域毎の複数の配線パタ
ーンから一つの配線パターンを選択し、上記分割された
第一の端子領域毎に選択した配線パターンをそれぞれ結
線して複数の配線ルートをレイアウトして配線案を作成
する配線案生成部と、上記設計条件記憶部に記憶された
配線規則を満たす配線案を配線候補として選択する配線
規則チェック部とを備えたことを特徴とする。
【００１９】上記配線パターン生成部は、一の列の隣合
う第一の端子の端子間を通過する上記領域内配線ルート
を、上記一の列の中央部に配置された隣合う第一の端子
の端子間へ優先的にレイアウトし、順次、上記各列の外
側に配置された隣合う第一の端子の端子間へレイアウト
することを特徴とする。
う第一の端子の端子間を通過する上記領域内配線ルート
を、上記一の列の中央部に配置された隣合う第一の端子
の端子間へ優先的にレイアウトし、順次、上記各列の外
側に配置された隣合う第一の端子の端子間へレイアウト
することを特徴とする。
【００２０】上記配線候補チェック部は、隣合う第一の
端子の端子間の配線数を上記配線許容数以下にする配線
案を配線候補として選択することを特徴とする。
端子の端子間の配線数を上記配線許容数以下にする配線
案を配線候補として選択することを特徴とする。
【００２１】上記第一の端子領域は、四角形状に上記複
数の第一の端子が配列され、上記複数の第二の端子は、
上記第一の端子領域の外側に配置され、上記配線パター
ン生成部は、配線ルートをレイアウトする配線領域を分
割し、分割した配線領域毎に上記分割した第一の端子領
域の複数の配線パターンを生成し、上記配線案生成部
は、上記複数の分割した配線領域毎に配線案を生成し、
生成した配線案を結合して配線領域全体の配線案を生成
することを特徴とする。
数の第一の端子が配列され、上記複数の第二の端子は、
上記第一の端子領域の外側に配置され、上記配線パター
ン生成部は、配線ルートをレイアウトする配線領域を分
割し、分割した配線領域毎に上記分割した第一の端子領
域の複数の配線パターンを生成し、上記配線案生成部
は、上記複数の分割した配線領域毎に配線案を生成し、
生成した配線案を結合して配線領域全体の配線案を生成
することを特徴とする。
【００２２】上記回路配線方式は、さらに、配線の品質
を評価する基準となる品質基準を記憶する品質基準記憶
部と、上記品質基準記憶部に記憶された上記品質基準に
基づいて、上記配線候補生成部で生成した配線候補の品
質を評価する品質評価部とを備えたことを特徴とする。
を評価する基準となる品質基準を記憶する品質基準記憶
部と、上記品質基準記憶部に記憶された上記品質基準に
基づいて、上記配線候補生成部で生成した配線候補の品
質を評価する品質評価部とを備えたことを特徴とする。
【００２３】上記配線候補生成部は、複数の配線候補を
生成し、上記品質評価部は、上記複数の配線候補の品質
を評価することを特徴とする。
生成し、上記品質評価部は、上記複数の配線候補の品質
を評価することを特徴とする。
【００２４】上記複数の第一の端子は、ボールグリッド
アレイパッケージ（ＢＧＡ）の半田ボール接続パッドで
あり、上記複数の第二の端子は、半導体素子と配線によ
って接続するワイヤボンドパッドであることを特徴とす
る。
アレイパッケージ（ＢＧＡ）の半田ボール接続パッドで
あり、上記複数の第二の端子は、半導体素子と配線によ
って接続するワイヤボンドパッドであることを特徴とす
る。
【００２５】この発明に係る回路配線方法は、一平面上
に二次元に配列された複数の第一の端子と、上記平面上
に配置され、上記複数の第一の端子それぞれと結線され
る複数の第二の端子との配線ルートをレイアウトして配
線候補を生成する回路配線方法において、上記複数の第
一の端子が配列された第一の端子領域のレイアウト情報
と、上記複数の第二の端子が配置された第二の端子領域
のレイアウト情報と、上記複数の第一の端子と上記複数
の第二の端子とを結線する配線ルートの設計条件とを入
力する設計条件入力工程と、上記設計条件記憶工程で入
力された設計条件に基づいて、少なくとも一の第二の端
子が隣合う上記複数の第一の端子の端子間を通過して一
の第一の端子と結線される配線ルートを含む、複数の配
線ルートを、上記第一の端子領域にレイアウトすること
により、上記複数の第一の端子と上記複数の第二の端子
とを結線する組み合わせを生成して、少なくとも一の配
線候補を生成する配線候補生成工程とを備えた。
に二次元に配列された複数の第一の端子と、上記平面上
に配置され、上記複数の第一の端子それぞれと結線され
る複数の第二の端子との配線ルートをレイアウトして配
線候補を生成する回路配線方法において、上記複数の第
一の端子が配列された第一の端子領域のレイアウト情報
と、上記複数の第二の端子が配置された第二の端子領域
のレイアウト情報と、上記複数の第一の端子と上記複数
の第二の端子とを結線する配線ルートの設計条件とを入
力する設計条件入力工程と、上記設計条件記憶工程で入
力された設計条件に基づいて、少なくとも一の第二の端
子が隣合う上記複数の第一の端子の端子間を通過して一
の第一の端子と結線される配線ルートを含む、複数の配
線ルートを、上記第一の端子領域にレイアウトすること
により、上記複数の第一の端子と上記複数の第二の端子
とを結線する組み合わせを生成して、少なくとも一の配
線候補を生成する配線候補生成工程とを備えた。
【００２６】この発明に係る回路配線方式によって回路
の配線をした半導体パッケージ基板は、一平面上に二次
元に配列された複数の第一の端子と、同一平面上に配置
された上記複数の第一の端子それぞれと結線される複数
の第二の端子を備えたパッケージ基板において、一平面
上に二次元に複数の第一の端子が配列された第一の端子
領域のレイアウト情報と、上記複数の第一の端子それぞ
れと結線される複数の第二の端子が配置された第二の端
子領域のレイアウト情報と、上記複数の第一の端子と上
記複数の第二の端子とを結線する配線ルートの設計条件
とを記憶する設計条件記憶部と、上記設計条件記憶部に
記憶された設計条件に基づいて、少なくとも一の第二の
端子が隣合う上記複数の第一の端子の端子間を通過して
一の第一の端子と結線される配線ルートを含む、複数の
配線ルートを、上記第一の端子領域にレイアウトするこ
とにより、上記複数の第一の端子と上記複数の第二の端
子とを結線する組み合わせを生成して、少なくとも一の
配線候補を生成する配線候補生成部とを備えた回路配線
方式によって回路の配線をした。
の配線をした半導体パッケージ基板は、一平面上に二次
元に配列された複数の第一の端子と、同一平面上に配置
された上記複数の第一の端子それぞれと結線される複数
の第二の端子を備えたパッケージ基板において、一平面
上に二次元に複数の第一の端子が配列された第一の端子
領域のレイアウト情報と、上記複数の第一の端子それぞ
れと結線される複数の第二の端子が配置された第二の端
子領域のレイアウト情報と、上記複数の第一の端子と上
記複数の第二の端子とを結線する配線ルートの設計条件
とを記憶する設計条件記憶部と、上記設計条件記憶部に
記憶された設計条件に基づいて、少なくとも一の第二の
端子が隣合う上記複数の第一の端子の端子間を通過して
一の第一の端子と結線される配線ルートを含む、複数の
配線ルートを、上記第一の端子領域にレイアウトするこ
とにより、上記複数の第一の端子と上記複数の第二の端
子とを結線する組み合わせを生成して、少なくとも一の
配線候補を生成する配線候補生成部とを備えた回路配線
方式によって回路の配線をした。
【００２７】この発明に係る回路配線方式によって回路
の配線をしたパッケージ基板を有する半導体パッケージ
は、一平面上に二次元に配列された複数の第一の端子
と、同一平面上に配置された上記複数の第一の端子それ
ぞれと結線される複数の第二の端子を備えたパッケージ
基板を有する半導体パッケージにおいて、一平面上に二
次元に複数の第一の端子が配列された第一の端子領域の
レイアウト情報と、上記複数の第一の端子それぞれと結
線される複数の第二の端子が配置された第二の端子領域
のレイアウト情報と、上記複数の第一の端子と上記複数
の第二の端子とを結線する配線ルートの設計条件とを記
憶する設計条件記憶部と、上記設計条件記憶部に記憶さ
れた設計条件に基づいて、少なくとも一の第二の端子が
隣合う上記複数の第一の端子の端子間を通過して一の第
一の端子と結線される配線ルートを含む、複数の配線ル
ートを、上記第一の端子領域にレイアウトすることによ
り、上記複数の第一の端子と上記複数の第二の端子とを
結線する組み合わせを生成して、少なくとも一の配線候
補を生成する配線候補生成部とを備えた回路配線方式に
よって回路の配線をした。
の配線をしたパッケージ基板を有する半導体パッケージ
は、一平面上に二次元に配列された複数の第一の端子
と、同一平面上に配置された上記複数の第一の端子それ
ぞれと結線される複数の第二の端子を備えたパッケージ
基板を有する半導体パッケージにおいて、一平面上に二
次元に複数の第一の端子が配列された第一の端子領域の
レイアウト情報と、上記複数の第一の端子それぞれと結
線される複数の第二の端子が配置された第二の端子領域
のレイアウト情報と、上記複数の第一の端子と上記複数
の第二の端子とを結線する配線ルートの設計条件とを記
憶する設計条件記憶部と、上記設計条件記憶部に記憶さ
れた設計条件に基づいて、少なくとも一の第二の端子が
隣合う上記複数の第一の端子の端子間を通過して一の第
一の端子と結線される配線ルートを含む、複数の配線ル
ートを、上記第一の端子領域にレイアウトすることによ
り、上記複数の第一の端子と上記複数の第二の端子とを
結線する組み合わせを生成して、少なくとも一の配線候
補を生成する配線候補生成部とを備えた回路配線方式に
よって回路の配線をした。
【００２８】この発明に係る回路配線方式は、一平面上
に二次元に複数の第一の端子が配列された第一の端子領
域のレイアウト情報と、上記複数の第一の端子それぞれ
と結線される複数の第二の端子が配置された第二の端子
領域のレイアウト情報と、上記複数の第一の端子と上記
複数の第二の端子とを結線する配線ルートの設計条件と
を記憶する設計条件記憶部と、上記設計条件記憶部に記
憶された設計条件に基づいて、上記複数の第一の端子の
端子間を通過する少なくとも一の配線ルートを含む複数
の配線ルートをレイアウトし、上記複数の配線ルートを
用いて上記複数の第二の端子と上記複数の第一の端子と
をそれぞれ結線した配線候補を生成する配線候補生成部
とを備えたことを特徴とする。
に二次元に複数の第一の端子が配列された第一の端子領
域のレイアウト情報と、上記複数の第一の端子それぞれ
と結線される複数の第二の端子が配置された第二の端子
領域のレイアウト情報と、上記複数の第一の端子と上記
複数の第二の端子とを結線する配線ルートの設計条件と
を記憶する設計条件記憶部と、上記設計条件記憶部に記
憶された設計条件に基づいて、上記複数の第一の端子の
端子間を通過する少なくとも一の配線ルートを含む複数
の配線ルートをレイアウトし、上記複数の配線ルートを
用いて上記複数の第二の端子と上記複数の第一の端子と
をそれぞれ結線した配線候補を生成する配線候補生成部
とを備えたことを特徴とする。
【００２９】
【発明の実施の形態】実施の形態１．図１は、この発明
に係る回路配線方式の構成の一例を示す図である。この
実施の形態では、図１に一例として示す回路配線方式を
用いて、ＢＧＡ（Ｂａｌｌ Ｇｒｉｄ Ａｒｒａｙ）半
導体パッケージのパッケージ基板の回路の配線候補を生
成する例を説明する。具体的には、パッケージ基板上に
二次元に配列された複数の半田ボール接続パッド２（第
一の端子）と、上記パッケージ基板上に配置され、上記
複数の半田ボール接続パッド２それぞれと結線される複
数の第二の端子とワイヤボンドパッド５（第二の端子）
を自由結線する場合を説明する。尚、一例としてＢＧＡ
半導体パッケージを取り上げているが、ＢＧＡ半導体パ
ッケージに限られないことは言うまでもない。一平面上
に二次元に配置された複数の第一の端子と、同一平面上
で上記複数の第一の端子の配置された領域の外側に配置
された複数の第二の端子をそれぞれ結線する回路の配線
に提要できるものである。また、複数の第一の端子の配
列の形状は、四角形（正方形）に限られるものではな
く、例えば、円形、楕円形のものであってもかまわな
い。
に係る回路配線方式の構成の一例を示す図である。この
実施の形態では、図１に一例として示す回路配線方式を
用いて、ＢＧＡ（Ｂａｌｌ Ｇｒｉｄ Ａｒｒａｙ）半
導体パッケージのパッケージ基板の回路の配線候補を生
成する例を説明する。具体的には、パッケージ基板上に
二次元に配列された複数の半田ボール接続パッド２（第
一の端子）と、上記パッケージ基板上に配置され、上記
複数の半田ボール接続パッド２それぞれと結線される複
数の第二の端子とワイヤボンドパッド５（第二の端子）
を自由結線する場合を説明する。尚、一例としてＢＧＡ
半導体パッケージを取り上げているが、ＢＧＡ半導体パ
ッケージに限られないことは言うまでもない。一平面上
に二次元に配置された複数の第一の端子と、同一平面上
で上記複数の第一の端子の配置された領域の外側に配置
された複数の第二の端子をそれぞれ結線する回路の配線
に提要できるものである。また、複数の第一の端子の配
列の形状は、四角形（正方形）に限られるものではな
く、例えば、円形、楕円形のものであってもかまわな
い。
【００３０】図１に一例として示す回路配線方式１００
は、以下の構成を備える。４１は、一平面上に二次元に
複数の第一の端子（以下、この実施の形態では一例とし
て「半田ボール接続パッド２」とする）が配列された第
一の端子領域（以下、この実施の形態では一例として
「半田ボール接続パッド領域」とする）のレイアウト情
報と、上記複数の第一の端子それぞれと結線される複数
の第二の端子（以下、この実施の形態では一例として
「ワイヤボンドパッド５」とする）が配置された第二の
端子領域（以下、この実施の形態では一例として「ワイ
ヤボンドパッド領域」とする）のレイアウト情報と、上
記複数の半田ボール接続パッド２と上記複数のワイヤボ
ンドパッド５とを結線する配線ルートの設計条件を記憶
する設計条件記憶部である。４２は、配線の品質を評価
する基準となる品質基準を記憶する品質基準記憶部であ
る。５０は、上記設計条件を入力する設計条件入力部で
ある。６０は、配線候補を生成する配線候補生成部であ
る。７０は、上記品質基準記憶部４２に記憶された上記
品質基準に基づいて、上記配線候補生成部６０で生成し
た配線候補の品質を評価する品質評価部である。８０
は、生成した配線候補を出力する配線候補出力部であ
る。配線候補生成部６０は、配線パターン生成部６１
と、配線案生成部６２と、配線規則チェック部６３の構
成を備える。これらの構成の詳細は後述する。さらに、
この回路配線方式１００は、上記配線パターン生成部６
１で生成した配線パターンを記憶する配線パターン記憶
部４３と、配線規則チェック部６３で選択された配線候
補を記憶する配線候補記憶部４４とを備える。
は、以下の構成を備える。４１は、一平面上に二次元に
複数の第一の端子（以下、この実施の形態では一例とし
て「半田ボール接続パッド２」とする）が配列された第
一の端子領域（以下、この実施の形態では一例として
「半田ボール接続パッド領域」とする）のレイアウト情
報と、上記複数の第一の端子それぞれと結線される複数
の第二の端子（以下、この実施の形態では一例として
「ワイヤボンドパッド５」とする）が配置された第二の
端子領域（以下、この実施の形態では一例として「ワイ
ヤボンドパッド領域」とする）のレイアウト情報と、上
記複数の半田ボール接続パッド２と上記複数のワイヤボ
ンドパッド５とを結線する配線ルートの設計条件を記憶
する設計条件記憶部である。４２は、配線の品質を評価
する基準となる品質基準を記憶する品質基準記憶部であ
る。５０は、上記設計条件を入力する設計条件入力部で
ある。６０は、配線候補を生成する配線候補生成部であ
る。７０は、上記品質基準記憶部４２に記憶された上記
品質基準に基づいて、上記配線候補生成部６０で生成し
た配線候補の品質を評価する品質評価部である。８０
は、生成した配線候補を出力する配線候補出力部であ
る。配線候補生成部６０は、配線パターン生成部６１
と、配線案生成部６２と、配線規則チェック部６３の構
成を備える。これらの構成の詳細は後述する。さらに、
この回路配線方式１００は、上記配線パターン生成部６
１で生成した配線パターンを記憶する配線パターン記憶
部４３と、配線規則チェック部６３で選択された配線候
補を記憶する配線候補記憶部４４とを備える。
【００３１】図２は、この実施の形態で一例として取り
上げるＢＧＡ半導体パッケージの一例を示した図であ
る。この実施の形態では、パッケージ基板１における複
数のワイヤボンドパッド５と複数の半田ボール接続パッ
ド２との結線する組み合わせを選択し、上記それぞれの
結線する組み合わせの配線ルートをレイアウトした配線
候補を生成する回路配線方式を説明する。
上げるＢＧＡ半導体パッケージの一例を示した図であ
る。この実施の形態では、パッケージ基板１における複
数のワイヤボンドパッド５と複数の半田ボール接続パッ
ド２との結線する組み合わせを選択し、上記それぞれの
結線する組み合わせの配線ルートをレイアウトした配線
候補を生成する回路配線方式を説明する。
【００３２】図３は、この発明に係る回路配線方式を組
み込んだ半導体製造装置の一部分の一例を示した図であ
る。上記回路配線方式１００で作成される配線候補は、
パッケージ基板設計（ＣＡＤ：Ｃｏｍｐｕｔｅｒ Ａｉ
ｄｅｄ Ｄｅｓｉｇｎ）１０１へ転送される。パッケー
ジ基板設計１０１において、配線候補は加工され、配線
設計としてＣＡＤデータベース１０２へ記憶される。次
に、パッケージ基板製造装置１０３は、ＣＡＤデータベ
ース１０２へ記憶された配線設計を取得して、パッケー
ジ基板の製造を行う。
み込んだ半導体製造装置の一部分の一例を示した図であ
る。上記回路配線方式１００で作成される配線候補は、
パッケージ基板設計（ＣＡＤ：Ｃｏｍｐｕｔｅｒ Ａｉ
ｄｅｄ Ｄｅｓｉｇｎ）１０１へ転送される。パッケー
ジ基板設計１０１において、配線候補は加工され、配線
設計としてＣＡＤデータベース１０２へ記憶される。次
に、パッケージ基板製造装置１０３は、ＣＡＤデータベ
ース１０２へ記憶された配線設計を取得して、パッケー
ジ基板の製造を行う。
【００３３】まず、パッケージ基板の配線図の一例を示
す。図４は、この実施の形態で一例として取り上げるＢ
ＧＡ半導体パッケージのパッケージ基板の配線図の例を
示した図である。１はパッケージ基板である。また、パ
ッケージ基板１は配線する領域となる配線領域を示して
いる。２は半田ボール接続パッドである。５はワイヤボ
ンドパッドである。３は半田ボール接続パッド２とワイ
ヤボンドパッド５を接続する配線である。この発明に係
る回路配線方式１００は、配線３を決定する。４はパッ
ケージ基板１の外形線である。この実施の形態では、ワ
イヤボンドパッド５は、ＢＧＡの外側に位置し、正方形
状に並んだＢＧＡの各辺に均等な数が配置されるものと
する。
す。図４は、この実施の形態で一例として取り上げるＢ
ＧＡ半導体パッケージのパッケージ基板の配線図の例を
示した図である。１はパッケージ基板である。また、パ
ッケージ基板１は配線する領域となる配線領域を示して
いる。２は半田ボール接続パッドである。５はワイヤボ
ンドパッドである。３は半田ボール接続パッド２とワイ
ヤボンドパッド５を接続する配線である。この発明に係
る回路配線方式１００は、配線３を決定する。４はパッ
ケージ基板１の外形線である。この実施の形態では、ワ
イヤボンドパッド５は、ＢＧＡの外側に位置し、正方形
状に並んだＢＧＡの各辺に均等な数が配置されるものと
する。
【００３４】次に、図１に一例として示した回路配線方
式の動作を図５に基づいて説明する。図５は、回路配線
方式１００の動作を表わすフロー図である。はじめに、
設計条件入力部５０によって設計条件等を入力する設計
条件入力工程の動作を説明する（Ｓ１１）。設計条件等
としては、半田ボール接続パッド領域情報と、ワイヤボ
ンドパッド領域情報と、設計条件とを含む。半田ボール
接続パッド領域情報と、ワイヤボンドパッド領域情報と
は、予め入力され、設計条件記憶部４１に記憶される。
半田ボール接続パッド２や、ワイヤボンドパッド５の座
標を示す情報が一例としてあげられるが、詳細は記述し
ない。設計条件は、設計条件入力部５０を介してユーザ
によって入力される。設計条件は、設計条件記憶部４１
に記憶される。また、設計条件は、予め所定の形式、こ
の実施の形態では設計条件記憶部４１に従う形式によっ
て作成されたファイルを用意し、上記ファイルを利用す
る方式であっても構わない。また、他の方法であっても
よい。
式の動作を図５に基づいて説明する。図５は、回路配線
方式１００の動作を表わすフロー図である。はじめに、
設計条件入力部５０によって設計条件等を入力する設計
条件入力工程の動作を説明する（Ｓ１１）。設計条件等
としては、半田ボール接続パッド領域情報と、ワイヤボ
ンドパッド領域情報と、設計条件とを含む。半田ボール
接続パッド領域情報と、ワイヤボンドパッド領域情報と
は、予め入力され、設計条件記憶部４１に記憶される。
半田ボール接続パッド２や、ワイヤボンドパッド５の座
標を示す情報が一例としてあげられるが、詳細は記述し
ない。設計条件は、設計条件入力部５０を介してユーザ
によって入力される。設計条件は、設計条件記憶部４１
に記憶される。また、設計条件は、予め所定の形式、こ
の実施の形態では設計条件記憶部４１に従う形式によっ
て作成されたファイルを用意し、上記ファイルを利用す
る方式であっても構わない。また、他の方法であっても
よい。
【００３５】図６は、設計条件記憶部４１に記憶する設
計条件の一例である。設計条件は、配列条件と配線規則
とに大別される。配列条件は、配線ルートをレイアウト
する際に使用する情報を含む。具体的には、配列条件
は、配列の縦列側列数（Ｎ）、横列側列数（Ｍ）、縦列
側配線数（ＮＦ），横列側配線数（ＭＦ）とを含む。こ
の実施の形態では、正方形状のＢＧＡを想定しているの
で、列数（Ｎ）と列数（Ｍ）は同数である。また、列数
よりＢＧＡの半田ボール接続パッド２の数が算出でき
る。更に、配列条件は、生成する配線候補数を含む。
計条件の一例である。設計条件は、配列条件と配線規則
とに大別される。配列条件は、配線ルートをレイアウト
する際に使用する情報を含む。具体的には、配列条件
は、配列の縦列側列数（Ｎ）、横列側列数（Ｍ）、縦列
側配線数（ＮＦ），横列側配線数（ＭＦ）とを含む。こ
の実施の形態では、正方形状のＢＧＡを想定しているの
で、列数（Ｎ）と列数（Ｍ）は同数である。また、列数
よりＢＧＡの半田ボール接続パッド２の数が算出でき
る。更に、配列条件は、生成する配線候補数を含む。
【００３６】次に、配線規則について説明する。配列規
則は、配線ルートの設計上の制限を定める。配線規則
は、以下の要素を含む。配線許容数は、隣り合う半田ボ
ール接続パッド２の間に配線可能な配線数である。線幅
（Ｗ）は、配線する線の幅である。配線間隔（ＬＳ）
は、隣り合う配線間のスペースである。半田ボール接続
パッド２−配線間隔（ＬＢ）は、半田ボール接続パッド
２と配線間のスペースである。なお、上記ＬＷ，ＬＳ，
ＬＢの三つは、いずれも最小値を示している。
則は、配線ルートの設計上の制限を定める。配線規則
は、以下の要素を含む。配線許容数は、隣り合う半田ボ
ール接続パッド２の間に配線可能な配線数である。線幅
（Ｗ）は、配線する線の幅である。配線間隔（ＬＳ）
は、隣り合う配線間のスペースである。半田ボール接続
パッド２−配線間隔（ＬＢ）は、半田ボール接続パッド
２と配線間のスペースである。なお、上記ＬＷ，ＬＳ，
ＬＢの三つは、いずれも最小値を示している。
【００３７】また、上記配列条件及び上記配線規則は、
上記の要素に限られるものではない。この他の要素が含
まれる場合も有り得る。図６に、示す各要素の値は、図
４に示した配線候補を生成する場合の値の一例を示して
いる。
上記の要素に限られるものではない。この他の要素が含
まれる場合も有り得る。図６に、示す各要素の値は、図
４に示した配線候補を生成する場合の値の一例を示して
いる。
【００３８】次に、配線候補生成部６０によって配線候
補を生成する配線候補生成工程の動作について説明する
（Ｓ１２〜Ｓ１５）。配線候補生成部６０は、設計条件
記憶部４１に記憶された第一の端子領域情報、第二の端
子領域情報、及び、配列条件及び配線規則とを含む設計
条件に基づいて配線候補を生成する。
補を生成する配線候補生成工程の動作について説明する
（Ｓ１２〜Ｓ１５）。配線候補生成部６０は、設計条件
記憶部４１に記憶された第一の端子領域情報、第二の端
子領域情報、及び、配列条件及び配線規則とを含む設計
条件に基づいて配線候補を生成する。
【００３９】ここで、配線候補生成部６０が、配線候補
を生成する過程を図７を用いて説明する。図７は、配線
ルートと配線候補生成部６０で生成する配線パターンと
の関連の一例をを示したものである。２１は、第二の端
子領域（この実施の形態の例では「ワイヤボンドパッド
領域」となる）である。２２は、第一の端子領域（この
実施の形態の例では「半田ボール接続パッド領域」とな
る）である。一例として、４×４の配列の第一の端子領
域を示している。更に、第一の端子領域２２は、複数の
第一の端子（半田ボール接続パッド２）の各列毎に分割
して、分割した第一の端子領域２３から２６としてい
る。この実施の形態の以下の説明では、分割した第一の
端子領域２３〜２６のそれぞれを列として取り扱う場合
もある。従って、図７では、分割した第一の端子領域２
３〜２６、または、列２３〜２６として説明する。
を生成する過程を図７を用いて説明する。図７は、配線
ルートと配線候補生成部６０で生成する配線パターンと
の関連の一例をを示したものである。２１は、第二の端
子領域（この実施の形態の例では「ワイヤボンドパッド
領域」となる）である。２２は、第一の端子領域（この
実施の形態の例では「半田ボール接続パッド領域」とな
る）である。一例として、４×４の配列の第一の端子領
域を示している。更に、第一の端子領域２２は、複数の
第一の端子（半田ボール接続パッド２）の各列毎に分割
して、分割した第一の端子領域２３から２６としてい
る。この実施の形態の以下の説明では、分割した第一の
端子領域２３〜２６のそれぞれを列として取り扱う場合
もある。従って、図７では、分割した第一の端子領域２
３〜２６、または、列２３〜２６として説明する。
【００４０】配列候補生成部６０は、第一の端子領域の
各列２３〜２６それぞれに配置された複数の第一の端子
の隣合う端子間に配線ルートを何本通すかを決める。さ
らに、次の列に配置された複数の第一の端子と接続する
配線ルートを特定する。上記分割された第一の端子領域
を通過する配線ルートの分割された第一の端子領域に含
まれる部分を領域内配線ルートとする。図７では、２７
で示している。それぞれ分割された第一の端子領域を通
過する領域内配線ルートの情報と、半田ボール接続パッ
ド２と接続する領域内配線ルートを特定する情報（図７
では、２８で示す○印である）とを配線パターンとす
る。この実施の形態の回路配線方式では、図７に示す各
列２３〜２６それぞれに複数の配線パターンを生成す
る。各列ごとに一の配線パターンを選択して、選択した
配線パターンを組み合せる。組み合せた配線パターンの
領域内配線ルートを接続することによって、複数の配線
ルートをレイアウトして配線候補を作成する。このよう
にして、配線候補を生成する。
各列２３〜２６それぞれに配置された複数の第一の端子
の隣合う端子間に配線ルートを何本通すかを決める。さ
らに、次の列に配置された複数の第一の端子と接続する
配線ルートを特定する。上記分割された第一の端子領域
を通過する配線ルートの分割された第一の端子領域に含
まれる部分を領域内配線ルートとする。図７では、２７
で示している。それぞれ分割された第一の端子領域を通
過する領域内配線ルートの情報と、半田ボール接続パッ
ド２と接続する領域内配線ルートを特定する情報（図７
では、２８で示す○印である）とを配線パターンとす
る。この実施の形態の回路配線方式では、図７に示す各
列２３〜２６それぞれに複数の配線パターンを生成す
る。各列ごとに一の配線パターンを選択して、選択した
配線パターンを組み合せる。組み合せた配線パターンの
領域内配線ルートを接続することによって、複数の配線
ルートをレイアウトして配線候補を作成する。このよう
にして、配線候補を生成する。
【００４１】図７では、各列の配線パターンの領域内配
線ルートの接続を点線で示している。また、第一の端子
領域２２にレイアウトする配線数（複数の第一の端子と
複数の第二の端子とを結線する数）を結線数とする。ま
た、各列に配線する領域内配線ルートの数は、結線数に
対して、まだ、結線していない未結線数となる。未結線
数は、一の列を含めて一の列から第二の端子領域に近い
列に配置された第一の端子の数を、上記結線数から引い
た数になる。ただし、複数の第一の端子の内、複数の第
二の端子と結線する対象になっていない第一の端子があ
る場合には、その第一の端子の数は除く必要がある。
線ルートの接続を点線で示している。また、第一の端子
領域２２にレイアウトする配線数（複数の第一の端子と
複数の第二の端子とを結線する数）を結線数とする。ま
た、各列に配線する領域内配線ルートの数は、結線数に
対して、まだ、結線していない未結線数となる。未結線
数は、一の列を含めて一の列から第二の端子領域に近い
列に配置された第一の端子の数を、上記結線数から引い
た数になる。ただし、複数の第一の端子の内、複数の第
二の端子と結線する対象になっていない第一の端子があ
る場合には、その第一の端子の数は除く必要がある。
【００４２】以下の説明では、第二の端子領域に近い近
領域と遠い遠領域に分割するという表現を用いる場合が
ある。これは、具体的には、第一の端子領域２２を、列
２３と列２４〜２６で、分割した場合には、列２３が近
領域となり、列２４〜２６が遠領域となる。さらに、列
２４〜２６からなる遠領域を近領域と遠領域に分割する
と、列２４と列２５〜２６に分割すると考えることがで
きる。このように順次、第二の端子領域に近い領域から
配線パターンを生成することができる。もちろん近領域
に複数の列を含めるという場合もある。また、図７で
は、半田ボール接続パッド２を一列の直線状に配置して
いるが、これに限られるわけではない。例えば、ジグザ
グ状や波形のように、直線でないものも考えられる。
領域と遠い遠領域に分割するという表現を用いる場合が
ある。これは、具体的には、第一の端子領域２２を、列
２３と列２４〜２６で、分割した場合には、列２３が近
領域となり、列２４〜２６が遠領域となる。さらに、列
２４〜２６からなる遠領域を近領域と遠領域に分割する
と、列２４と列２５〜２６に分割すると考えることがで
きる。このように順次、第二の端子領域に近い領域から
配線パターンを生成することができる。もちろん近領域
に複数の列を含めるという場合もある。また、図７で
は、半田ボール接続パッド２を一列の直線状に配置して
いるが、これに限られるわけではない。例えば、ジグザ
グ状や波形のように、直線でないものも考えられる。
【００４３】以下に、配線パターン生成部６１が領域内
配線ルートを配置する場合に使用する計算式について説
明する。配線パターン生成部６１は、上記半田ボール接
続パッド領域２２を分割した半田ボール接続パッド領域
２３〜２６毎に配線パターンを生成する。分割した半田
ボール接続パッド領域２３〜２６は、配列された複数の
半田ボール接続パッド２の一の列から構成されている。
配線パターンの領域内配線ルートは、一の列に配置され
た隣合う半田ボール接続パッド２間にレイアウトする領
域内配線ルートの配線数を決定することになる。例え
ば、半田ボール接続パッド間に最大３本を配線する場合
（式１−１）と（（式１−２）を利用すればよい。ま
た、半田ボール接続パッド間に最大２本を配線する場
合、（式２−１）を利用すればよい。更に、半田ボール
接続パッド間に最大４本を配線する場合、（式３−
１）、（式３−２）及び（式３−３）を利用すればよ
い。
配線ルートを配置する場合に使用する計算式について説
明する。配線パターン生成部６１は、上記半田ボール接
続パッド領域２２を分割した半田ボール接続パッド領域
２３〜２６毎に配線パターンを生成する。分割した半田
ボール接続パッド領域２３〜２６は、配列された複数の
半田ボール接続パッド２の一の列から構成されている。
配線パターンの領域内配線ルートは、一の列に配置され
た隣合う半田ボール接続パッド２間にレイアウトする領
域内配線ルートの配線数を決定することになる。例え
ば、半田ボール接続パッド間に最大３本を配線する場合
（式１−１）と（（式１−２）を利用すればよい。ま
た、半田ボール接続パッド間に最大２本を配線する場
合、（式２−１）を利用すればよい。更に、半田ボール
接続パッド間に最大４本を配線する場合、（式３−
１）、（式３−２）及び（式３−３）を利用すればよ
い。
【００４４】半田ボール接続パッド間に最大３本を配線
する場合の関係式を以下に示す。 ３＊ｉ＋２＊ｊ＋１＊ｋ＝ｎ （式１−１） １＊ｊ＋２＊ｋ＝３＊（Ｎ−１）−ｎ（式１−２） ここで、各変数は、以下の数値を表わす。 ｉ：半田ボール接続パッド間に３本配線する場所の数 ｊ：半田ボール接続パッド間に２本配線する場所の数 ｋ：半田ボール接続パッド間に１本配線する場所の数 ｎ：半田ボール接続パッド間に配線する本数 Ｎ：半田ボール接続パッド数 上記二つの式では、一の解を算出することはできない。
このため、あるｉの時の、ｊ，ｋについて解き、さら
に、ｉの取り得る数値それぞれについて、ｊ，ｋについ
て解き、複数の解を算出する。算出した複数の解が配線
パターンの領域内配線ルートを決定することになる。以
下は、あるｉの時の、ｊ，ｋについて解く計算式であ
る。 ０＜＝ｉ＜＝ｎ／３ （式１−３） ｋ＝ｉ−ｎ＋２＊（Ｎ−１） （式１−４） ｊ＝３＊（Ｎ−１）−ｎ−２＊ｋ （式１−５）
する場合の関係式を以下に示す。 ３＊ｉ＋２＊ｊ＋１＊ｋ＝ｎ （式１−１） １＊ｊ＋２＊ｋ＝３＊（Ｎ−１）−ｎ（式１−２） ここで、各変数は、以下の数値を表わす。 ｉ：半田ボール接続パッド間に３本配線する場所の数 ｊ：半田ボール接続パッド間に２本配線する場所の数 ｋ：半田ボール接続パッド間に１本配線する場所の数 ｎ：半田ボール接続パッド間に配線する本数 Ｎ：半田ボール接続パッド数 上記二つの式では、一の解を算出することはできない。
このため、あるｉの時の、ｊ，ｋについて解き、さら
に、ｉの取り得る数値それぞれについて、ｊ，ｋについ
て解き、複数の解を算出する。算出した複数の解が配線
パターンの領域内配線ルートを決定することになる。以
下は、あるｉの時の、ｊ，ｋについて解く計算式であ
る。 ０＜＝ｉ＜＝ｎ／３ （式１−３） ｋ＝ｉ−ｎ＋２＊（Ｎ−１） （式１−４） ｊ＝３＊（Ｎ−１）−ｎ−２＊ｋ （式１−５）
【００４５】配線数を２本、または、４本の場合にも、
下記に示す式を用いて上記３本の場合と同様に領域内配
線ルートをレイアウトする。半田ボール接続パッド間に
最大２本を配線する場合の関係式を以下に示す。 ２＊ｊ＋１＊ｋ＝ｎ （式２−１） ｋについて解く。 ｋ＝ｎ−２＊ｊ （式２−２）
下記に示す式を用いて上記３本の場合と同様に領域内配
線ルートをレイアウトする。半田ボール接続パッド間に
最大２本を配線する場合の関係式を以下に示す。 ２＊ｊ＋１＊ｋ＝ｎ （式２−１） ｋについて解く。 ｋ＝ｎ−２＊ｊ （式２−２）
【００４６】半田ボール接続パッド間に最大４本を配線
する場合の関係式を以下に示す。 ４＊ｈ＋３＊ｉ＋２＊ｊ＋１＊ｋ＝ｎ（式３−１） ｉ＋２＊ｊ＋３＊ｋ＝４＊（Ｎ−１）−ｎ（式３−２） ここで、 ４＊（Ｎ−１）−ｎ＝ｍ （式３−３） ｈ：半田ボール接続パッド間に４本配線する場所の数
ｉ，ｊについて解く。 ｉ＝（ｎ−ｍ＋２＊ｋ−４＊ｈ）／２（式３−４） ｊ＝（ｍ−ｉ−３）＊ｋ （式３−５） １＜＝ｈ＜＝ｎ／４ （式３−６） ０＜＝ｋ＜＝（Ｎ−ｈ） （式３−７）
する場合の関係式を以下に示す。 ４＊ｈ＋３＊ｉ＋２＊ｊ＋１＊ｋ＝ｎ（式３−１） ｉ＋２＊ｊ＋３＊ｋ＝４＊（Ｎ−１）−ｎ（式３−２） ここで、 ４＊（Ｎ−１）−ｎ＝ｍ （式３−３） ｈ：半田ボール接続パッド間に４本配線する場所の数
ｉ，ｊについて解く。 ｉ＝（ｎ−ｍ＋２＊ｋ−４＊ｈ）／２（式３−４） ｊ＝（ｍ−ｉ−３）＊ｋ （式３−５） １＜＝ｈ＜＝ｎ／４ （式３−６） ０＜＝ｋ＜＝（Ｎ−ｈ） （式３−７）
【００４７】上記の概念に基づいて、図９〜図１３に配
線ルートをレイアウトする過程を模式的に示している。
図９〜図１３は、一例としてＢＧＡ基板の一部分を取り
出して表している。図９は、半田ボール接続パッド２間
の領域内配線ルートを決定し、配線パターンを生成した
状態である。図１０は、ワイヤボンドパッド領域に一番
近い半田ボール接続パッド領域の配線ルートをレイアウ
トした状態である。図１１は、ワイヤボンドパッド領域
に二番目近い半田ボール接続パッド領域の配線ルートを
レイアウトした状態である。図１２は、ワイヤボンドパ
ッド領域に三番目近い半田ボール接続パッド領域の配線
ルートをレイアウトした状態である。図１３は、ワイヤ
ボンドパッド５を配置して結線を完了した状態である。
上記のようにして、配線ルートのレイアウトを行う。
線ルートをレイアウトする過程を模式的に示している。
図９〜図１３は、一例としてＢＧＡ基板の一部分を取り
出して表している。図９は、半田ボール接続パッド２間
の領域内配線ルートを決定し、配線パターンを生成した
状態である。図１０は、ワイヤボンドパッド領域に一番
近い半田ボール接続パッド領域の配線ルートをレイアウ
トした状態である。図１１は、ワイヤボンドパッド領域
に二番目近い半田ボール接続パッド領域の配線ルートを
レイアウトした状態である。図１２は、ワイヤボンドパ
ッド領域に三番目近い半田ボール接続パッド領域の配線
ルートをレイアウトした状態である。図１３は、ワイヤ
ボンドパッド５を配置して結線を完了した状態である。
上記のようにして、配線ルートのレイアウトを行う。
【００４８】図７〜図１３を用いて、上記で説明した回
路配線方式の処理を説明する。配線候補生成部６０は、
図１に示した６１から６３の構成によって上記処理を実
施する。６１は、分割された第一の端子領域毎に上記未
結線数の領域内配線ルートをレイアウトした情報と、上
記複数の第一の端子と結線する上記領域内配線ルートを
特定する情報とを配線パターンとして、上記分割された
第一の端子領域毎にそれぞれ複数生成する配線パターン
生成部である。６２は、上記分割された第一の端子領域
毎の複数の配線パターンから一つの配線パターンを選択
し、上記分割された第一の端子領域毎に選択した配線パ
ターンをそれぞれ結線して複数の配線ルートをレイアウ
トして配線案を作成する配線案生成部である。６３は、
上記設計条件記憶部４１に記憶された配線規則を満たす
配線案を配線候補として選択する配線規則チェック部で
ある。
路配線方式の処理を説明する。配線候補生成部６０は、
図１に示した６１から６３の構成によって上記処理を実
施する。６１は、分割された第一の端子領域毎に上記未
結線数の領域内配線ルートをレイアウトした情報と、上
記複数の第一の端子と結線する上記領域内配線ルートを
特定する情報とを配線パターンとして、上記分割された
第一の端子領域毎にそれぞれ複数生成する配線パターン
生成部である。６２は、上記分割された第一の端子領域
毎の複数の配線パターンから一つの配線パターンを選択
し、上記分割された第一の端子領域毎に選択した配線パ
ターンをそれぞれ結線して複数の配線ルートをレイアウ
トして配線案を作成する配線案生成部である。６３は、
上記設計条件記憶部４１に記憶された配線規則を満たす
配線案を配線候補として選択する配線規則チェック部で
ある。
【００４９】次に、配線パターン生成部６１が、配線案
を生成する動作（Ｓ１２）を図８を用いて説明する。配
線パターン生成部６１は、設計条件記憶部４１より設計
条件を取得する（Ｓ２１）。設計条件は、上記配列条件
と配線規則に含まれる配線許容数を含む。
を生成する動作（Ｓ１２）を図８を用いて説明する。配
線パターン生成部６１は、設計条件記憶部４１より設計
条件を取得する（Ｓ２１）。設計条件は、上記配列条件
と配線規則に含まれる配線許容数を含む。
【００５０】次に、配線パターン生成部６１は、配線領
域を分割する（Ｓ２２）。この実施の形態で一例として
取り上げているＢＧＡ半導体パッケージ基板は、縦列側
列数（Ｎ）と横列側列数（Ｍ）とが一致し、各列側の配
線数（ＮＦ及びＭＦ）も一致している。このため、配線
ルートをレイアウトする配線領域を分割して一部の分割
された配線領域について配線ルートをレイアウトし、レ
イアウトした配線ルートを他の分割された配線領域へコ
ピーすることにより、効率化を図る。以下に、配線領域
に分割について説明する。図１４は、図４と同じＢＧＡ
半導体パッケージ基板の配線領域を分割した一例を示す
図である。配線領域は、対角線となる分割線６，８によ
って四分割されている。また、図６に示したように、縦
列側配線数（ＮＦ）と横列側配線数（ＭＦ）が一致して
いるため、ワイヤボンドパッド５は、分割された配線領
域に均等に分けられている。分けられたワイヤボンドパ
ッド５は、分割された配線領域内の半田ボール接続パッ
ド２と結線することになる。分割線６，８上にある半田
ボール接続パッド２は、分割された配線領域に等しく分
割されるように、いずれか一方の分割された配線領域に
含め、四つの等しい分割された配線領域を作る。
域を分割する（Ｓ２２）。この実施の形態で一例として
取り上げているＢＧＡ半導体パッケージ基板は、縦列側
列数（Ｎ）と横列側列数（Ｍ）とが一致し、各列側の配
線数（ＮＦ及びＭＦ）も一致している。このため、配線
ルートをレイアウトする配線領域を分割して一部の分割
された配線領域について配線ルートをレイアウトし、レ
イアウトした配線ルートを他の分割された配線領域へコ
ピーすることにより、効率化を図る。以下に、配線領域
に分割について説明する。図１４は、図４と同じＢＧＡ
半導体パッケージ基板の配線領域を分割した一例を示す
図である。配線領域は、対角線となる分割線６，８によ
って四分割されている。また、図６に示したように、縦
列側配線数（ＮＦ）と横列側配線数（ＭＦ）が一致して
いるため、ワイヤボンドパッド５は、分割された配線領
域に均等に分けられている。分けられたワイヤボンドパ
ッド５は、分割された配線領域内の半田ボール接続パッ
ド２と結線することになる。分割線６，８上にある半田
ボール接続パッド２は、分割された配線領域に等しく分
割されるように、いずれか一方の分割された配線領域に
含め、四つの等しい分割された配線領域を作る。
【００５１】次に、配線パターン生成部６１は、上記の
ように分割された配線領域の配線パターンを生成する
（Ｓ２３〜Ｓ３０）。この実施の形態では、四つの分割
された配線領域は等しいため、配線パターン生成部６１
は、一の分割された配線領域の配線パターンを生成す
る。また、配線パターン生成部６１は、配線密度を制御
する領域の区分けや、隣合う半田ボール接続パッド２間
の配線数などの配線パターン生成規則に基づいて配線パ
ターンを生成する。以下に、配線パターン生成規則の一
例である、配線密度を制御する領域の区分けや、隣合う
半田ボール接続パッド２間の配線数について説明する。
ように分割された配線領域の配線パターンを生成する
（Ｓ２３〜Ｓ３０）。この実施の形態では、四つの分割
された配線領域は等しいため、配線パターン生成部６１
は、一の分割された配線領域の配線パターンを生成す
る。また、配線パターン生成部６１は、配線密度を制御
する領域の区分けや、隣合う半田ボール接続パッド２間
の配線数などの配線パターン生成規則に基づいて配線パ
ターンを生成する。以下に、配線パターン生成規則の一
例である、配線密度を制御する領域の区分けや、隣合う
半田ボール接続パッド２間の配線数について説明する。
【００５２】図１５は、配線密度を制御する領域の区分
けの一例を表わした図である。９，１０で示す領域は、
配線領域の対角線上に配置された半田ボール接続パッド
２を含む領域である。領域９，１０に含まれる隣り合う
半田ボール接続パッド２の間には、複数の配線をしない
ようにする。また、領域１１に含まれる隣り合う半田ボ
ール接続パッド２の間には、複数の配線を可能とする。
領域９、１０は、配線ルートが集中しやすい。このた
め、領域によって配線ルートの疎密をコントロールする
ことで配線規則に違反しにくい配線ルートを生成するた
めである。
けの一例を表わした図である。９，１０で示す領域は、
配線領域の対角線上に配置された半田ボール接続パッド
２を含む領域である。領域９，１０に含まれる隣り合う
半田ボール接続パッド２の間には、複数の配線をしない
ようにする。また、領域１１に含まれる隣り合う半田ボ
ール接続パッド２の間には、複数の配線を可能とする。
領域９、１０は、配線ルートが集中しやすい。このた
め、領域によって配線ルートの疎密をコントロールする
ことで配線規則に違反しにくい配線ルートを生成するた
めである。
【００５３】更に、領域１１内に配置される同じ列の半
田ボール接続パッド２のうち、中央部に配置される隣り
合う半田ボール接続パッド２の間の配線数は、その外側
に配置される隣り合う半田ボール接続パッド２の間の配
線数に比べ多くする。例えば、配線許容数が三本の場
合、中央部に隣り合う半田ボール接続パッド２の間の配
線数を三本とし、その外側に配置される隣り合う半田ボ
ール接続パッド２の間の配線数を二本とする。上記の規
則は、後述する計算機を用いて実現する。なお、図１４
及び図１５では、ワイヤボンドパッド５を表わしていな
い。ワイヤボンドパッド５は配線候補が決定された後、
適切な場所に配置することになる。ここでは、ワイヤボ
ンドパッド５の配置方法についての詳細には触れない。
ワイヤボンドパッド５が、均等に配置されるようする。
田ボール接続パッド２のうち、中央部に配置される隣り
合う半田ボール接続パッド２の間の配線数は、その外側
に配置される隣り合う半田ボール接続パッド２の間の配
線数に比べ多くする。例えば、配線許容数が三本の場
合、中央部に隣り合う半田ボール接続パッド２の間の配
線数を三本とし、その外側に配置される隣り合う半田ボ
ール接続パッド２の間の配線数を二本とする。上記の規
則は、後述する計算機を用いて実現する。なお、図１４
及び図１５では、ワイヤボンドパッド５を表わしていな
い。ワイヤボンドパッド５は配線候補が決定された後、
適切な場所に配置することになる。ここでは、ワイヤボ
ンドパッド５の配置方法についての詳細には触れない。
ワイヤボンドパッド５が、均等に配置されるようする。
【００５４】次に、隣合う半田ボール接続パッド２の間
の配線数について説明する。これは、図７で説明した分
割された第一の端子領域２３〜２６における端子間の領
域内配線ルートの決定に関連する。配線パターン生成部
６１は、上記分割された配線領域を更に分割して、複数
の半田ボール接続パッド２が一列に配置された領域を対
象として配線パターンを生成する。以下に、配線パター
ンを生成する単位となる列の一例を示す。図１６は、隣
り合う半田ボール接続パッド２の間の配線数を三本とし
た場合の配線図の一例である。１２で示す部分は、半田
ボール接続パッド２間三本の配線例とする。図１７は、
隣り合う半田ボール接続パッド２の間の配線数を最大二
本とした場合の配線図の一例である。１３で示す部分
は、半田ボール接続パッド２間三本の配線例とする。図
１８は、隣り合う半田ボール接続パッド２の間の配線数
を最大四本とした場合の配線図の一例である。１４で示
す部分は、半田ボール接続パッド２間四本の配線例であ
る。１２は、配線規則の配線許容数を３とした場合をチ
ェックする場合の配線例の一例を示した図である。１５
は合格の配線例であり、１６は不合格の配線例である。
このチェックは後述する配線規則チェック部６３で実施
する。
の配線数について説明する。これは、図７で説明した分
割された第一の端子領域２３〜２６における端子間の領
域内配線ルートの決定に関連する。配線パターン生成部
６１は、上記分割された配線領域を更に分割して、複数
の半田ボール接続パッド２が一列に配置された領域を対
象として配線パターンを生成する。以下に、配線パター
ンを生成する単位となる列の一例を示す。図１６は、隣
り合う半田ボール接続パッド２の間の配線数を三本とし
た場合の配線図の一例である。１２で示す部分は、半田
ボール接続パッド２間三本の配線例とする。図１７は、
隣り合う半田ボール接続パッド２の間の配線数を最大二
本とした場合の配線図の一例である。１３で示す部分
は、半田ボール接続パッド２間三本の配線例とする。図
１８は、隣り合う半田ボール接続パッド２の間の配線数
を最大四本とした場合の配線図の一例である。１４で示
す部分は、半田ボール接続パッド２間四本の配線例であ
る。１２は、配線規則の配線許容数を３とした場合をチ
ェックする場合の配線例の一例を示した図である。１５
は合格の配線例であり、１６は不合格の配線例である。
このチェックは後述する配線規則チェック部６３で実施
する。
【００５５】配線パターン生成部６１は、上記配線パタ
ーン生成規則に基づいて、分割された配線領域の配線パ
ターンを生成する。配線パターン生成部６１は、複数の
ワイヤボンドパッド５が配置された領域に近い領域に配
置された複数の半田ボール接続パッド２の配列から順に
配線パターンを生成することになる。
ーン生成規則に基づいて、分割された配線領域の配線パ
ターンを生成する。配線パターン生成部６１は、複数の
ワイヤボンドパッド５が配置された領域に近い領域に配
置された複数の半田ボール接続パッド２の配列から順に
配線パターンを生成することになる。
【００５６】配線パターン生成部６１によって、図４に
示すパッケージ基板の半田ボール接続パッド２の配列に
対して配線パターンを生成する動作の詳細を説明する
（図８、Ｓ２３〜Ｓ２９）。配線パターン生成部６１
は、上記分割された配線領域に配置された半田ボール接
続パッド２を図７に示すように、半田ボール接続パッド
２が一列に配置された列の集合として取り扱う。分割さ
れた配線領域のうち、ワイヤボンドパッド５が配置され
ている領域に近い半田ボール接続パッド２の列（分割さ
れた半田ボール接続パッド領域）を一列目とし、順次二
列目、三列目として説明する。分割された配線領域に配
置されたワイヤボンドパッド５の数は、上記分割された
配線領域に存在する半田ボール接続パッド２と結線する
配線ルートの数である。従って、ここでは、結線数は、
分割された配線領域に配置されたワイヤボンドパッド５
の数とする。
示すパッケージ基板の半田ボール接続パッド２の配列に
対して配線パターンを生成する動作の詳細を説明する
（図８、Ｓ２３〜Ｓ２９）。配線パターン生成部６１
は、上記分割された配線領域に配置された半田ボール接
続パッド２を図７に示すように、半田ボール接続パッド
２が一列に配置された列の集合として取り扱う。分割さ
れた配線領域のうち、ワイヤボンドパッド５が配置され
ている領域に近い半田ボール接続パッド２の列（分割さ
れた半田ボール接続パッド領域）を一列目とし、順次二
列目、三列目として説明する。分割された配線領域に配
置されたワイヤボンドパッド５の数は、上記分割された
配線領域に存在する半田ボール接続パッド２と結線する
配線ルートの数である。従って、ここでは、結線数は、
分割された配線領域に配置されたワイヤボンドパッド５
の数とする。
【００５７】まず、配線パターン生成部６１は、分割し
た配線領域を、更に、近領域と遠領域に分割する（Ｓ２
３）。次に、配線パターン生成部６１は、結線数の配線
ルートのうち、まだ結線していない数を算出する。算出
した数を未結線数とする（Ｓ２４）。ここでは、結線数
から近領域に配置されているの半田ボール接続パッド２
の数を引いて算出する。配線パターン生成部６１は、半
田ボール接続パッド２間に配置する領域内配線ルートを
未結線数分決定する（Ｓ２５）。領域内配線ルートの具
体的な配置は、計算式を用いて行うが、この点について
は後述する。
た配線領域を、更に、近領域と遠領域に分割する（Ｓ２
３）。次に、配線パターン生成部６１は、結線数の配線
ルートのうち、まだ結線していない数を算出する。算出
した数を未結線数とする（Ｓ２４）。ここでは、結線数
から近領域に配置されているの半田ボール接続パッド２
の数を引いて算出する。配線パターン生成部６１は、半
田ボール接続パッド２間に配置する領域内配線ルートを
未結線数分決定する（Ｓ２５）。領域内配線ルートの具
体的な配置は、計算式を用いて行うが、この点について
は後述する。
【００５８】次に、結線する対象となる領域内配線ルー
トを特定する（Ｓ２６）。特定する数は、次の列に配置
されている結線する対象となる第一の端子の数である。
半田ボール接続パッド２間に複数の領域内配線ルートが
ある場合は、両側に配置されている半田ボール接続パッ
ド２のいずれかに近い領域内配線ルートから結線するよ
うに特定する。次に、配線パターン生成部６１は、生成
した配線パターンとして配線パターン記憶部４３へ記憶
する（Ｓ２７）。次に、配線パターンをすべて抽出した
かを判断する（Ｓ２８）。この判断に当たっては、前述
した半田ボール接続パッド２間の配線数を算出する式に
おいて、算出可能な場合をすべて抽出したかによって判
断できる。配線パターン生成部６１は、Ｓ２８で総ての
配線パターンを抽出したと判断するまで、Ｓ２５〜Ｓ２
７を繰り返す。このようにして、配線パターン生成部６
１は、一の列の複数の配列パターンを生成する。
トを特定する（Ｓ２６）。特定する数は、次の列に配置
されている結線する対象となる第一の端子の数である。
半田ボール接続パッド２間に複数の領域内配線ルートが
ある場合は、両側に配置されている半田ボール接続パッ
ド２のいずれかに近い領域内配線ルートから結線するよ
うに特定する。次に、配線パターン生成部６１は、生成
した配線パターンとして配線パターン記憶部４３へ記憶
する（Ｓ２７）。次に、配線パターンをすべて抽出した
かを判断する（Ｓ２８）。この判断に当たっては、前述
した半田ボール接続パッド２間の配線数を算出する式に
おいて、算出可能な場合をすべて抽出したかによって判
断できる。配線パターン生成部６１は、Ｓ２８で総ての
配線パターンを抽出したと判断するまで、Ｓ２５〜Ｓ２
７を繰り返す。このようにして、配線パターン生成部６
１は、一の列の複数の配列パターンを生成する。
【００５９】次に、配線パターン生成部６１は、次の列
の配線パターンを生成するため、Ｓ２４からＳ２８を繰
り返す処理を行う。このようにして、配線パターン生成
部６１は、未結線数が０（零）になるまで上記処理を繰
り返す（Ｓ２９）。このようにして、領域内配線ルート
を決定する。以上が、配線パターン生成部６１が配線パ
ターンを生成する動作の詳細である。
の配線パターンを生成するため、Ｓ２４からＳ２８を繰
り返す処理を行う。このようにして、配線パターン生成
部６１は、未結線数が０（零）になるまで上記処理を繰
り返す（Ｓ２９）。このようにして、領域内配線ルート
を決定する。以上が、配線パターン生成部６１が配線パ
ターンを生成する動作の詳細である。
【００６０】次に、配線案生成部６２が、配線パターン
生成部６１で生成された配線パターンを用いて配線案を
生成する動作を説明する（図５、Ｓ１３）。生成した各
列の複数の配列パターンのうち、各列毎に一つを選択す
る。この選択は、任意にまたは乱数等を用い、ランダム
に行われる。各列毎に一つ選択した配列パターンを組み
合わせ、分割された配線領域の半田ボール接続パッド２
とワイヤボンドパッド５とを結線する配線ルートをレイ
アウトする。更に、配線案生成部６２は、分割された配
線領域における配線パターンを生成していた場合には、
分割された配線領域の配線ルートをコピーして、配線領
域全体の配線ルートを示す配線案を作成する。
生成部６１で生成された配線パターンを用いて配線案を
生成する動作を説明する（図５、Ｓ１３）。生成した各
列の複数の配列パターンのうち、各列毎に一つを選択す
る。この選択は、任意にまたは乱数等を用い、ランダム
に行われる。各列毎に一つ選択した配列パターンを組み
合わせ、分割された配線領域の半田ボール接続パッド２
とワイヤボンドパッド５とを結線する配線ルートをレイ
アウトする。更に、配線案生成部６２は、分割された配
線領域における配線パターンを生成していた場合には、
分割された配線領域の配線ルートをコピーして、配線領
域全体の配線ルートを示す配線案を作成する。
【００６１】ここで、作成された配線案は、上記で説明
したように、各列毎に複数の配線パターンからランダム
に選択される。このため、必ずしも、最適な配線ルート
をレイアウトする配線パターンの組み合わせが生成して
いるとは限らない。しかし、配線パターンを生成する段
階で、前述したように、一定の配線パターン生成規則に
基づいて配線パターンを生成していること、更に、後述
する品質評価部７０によって、配線候補の品質を評価す
ることより、配線ルートの最適化を図ることができる。
更に、複数の配線候補の中から、品質評価部７０の評価
結果に基づいて、配線候補を選択するため、上記の問題
は解消される。
したように、各列毎に複数の配線パターンからランダム
に選択される。このため、必ずしも、最適な配線ルート
をレイアウトする配線パターンの組み合わせが生成して
いるとは限らない。しかし、配線パターンを生成する段
階で、前述したように、一定の配線パターン生成規則に
基づいて配線パターンを生成していること、更に、後述
する品質評価部７０によって、配線候補の品質を評価す
ることより、配線ルートの最適化を図ることができる。
更に、複数の配線候補の中から、品質評価部７０の評価
結果に基づいて、配線候補を選択するため、上記の問題
は解消される。
【００６２】また、分割された配線領域にレイアウトす
る複数の配線ルートは、各列の複数の配線パターンの組
み合わせの数生成することが可能となる。この実施の形
態では、図５のフロー図に示すように、後述する配線規
則チェック部６３でチェックＯＫ（Ｓ１４）となる配線
案が配線候補数分になるまで（Ｓ１６）、作成すること
になる。
る複数の配線ルートは、各列の複数の配線パターンの組
み合わせの数生成することが可能となる。この実施の形
態では、図５のフロー図に示すように、後述する配線規
則チェック部６３でチェックＯＫ（Ｓ１４）となる配線
案が配線候補数分になるまで（Ｓ１６）、作成すること
になる。
【００６３】次に、配線規則チェック部６３は、配線案
生成部６２で生成した配線案を、配線規則（デザインル
ール）に基づいてチェックする（図５，Ｓ１４）。配線
規則チェック部６３は、設計条件記憶部４１に記憶する
配線規則を読み込む。上記配線案が読み込んだ配線規則
を満たしているか否かを判断する。配線規則は、図６に
一例を示したように、隣り合う半田ボール接続パッド２
間の配線許容数、線幅、配線間隔、半田ボール接続パッ
ド２−配線間隔等がある。しかしながら、これらは一例
であり、上記の項目に限られるわけではない。また、上
記の項目の一部をチェックする項目としても構わない。
設計条件を満たすようなチェック項目を選択すれば十分
である。
生成部６２で生成した配線案を、配線規則（デザインル
ール）に基づいてチェックする（図５，Ｓ１４）。配線
規則チェック部６３は、設計条件記憶部４１に記憶する
配線規則を読み込む。上記配線案が読み込んだ配線規則
を満たしているか否かを判断する。配線規則は、図６に
一例を示したように、隣り合う半田ボール接続パッド２
間の配線許容数、線幅、配線間隔、半田ボール接続パッ
ド２−配線間隔等がある。しかしながら、これらは一例
であり、上記の項目に限られるわけではない。また、上
記の項目の一部をチェックする項目としても構わない。
設計条件を満たすようなチェック項目を選択すれば十分
である。
【００６４】図２０は、隣合う半田ボール接続パッド２
間の配線許容数について説明する図である。Ｘは、隣り
合う横列の半田ボール接続パッド２間の配線許容数を示
す。Ｙは、隣り合う縦列の半田ボール接続パッド２間の
配線許容数を示す。Ｚは、隣り合う対向列の半田ボール
接続パッド２間の配線許容数を示す。配線案生成部６２
は、上記Ｘ，Ｙ及びＺに存在する配線数が配線規則の配
線許容数（Ｖ）を超えていないかをチェックする。合格
か不合格化の判定については、前述した図１９に配線許
容数三本の場合の例を示している。また、図２０は、配
線許容数三本の場合に適合する一例として示している。
間の配線許容数について説明する図である。Ｘは、隣り
合う横列の半田ボール接続パッド２間の配線許容数を示
す。Ｙは、隣り合う縦列の半田ボール接続パッド２間の
配線許容数を示す。Ｚは、隣り合う対向列の半田ボール
接続パッド２間の配線許容数を示す。配線案生成部６２
は、上記Ｘ，Ｙ及びＺに存在する配線数が配線規則の配
線許容数（Ｖ）を超えていないかをチェックする。合格
か不合格化の判定については、前述した図１９に配線許
容数三本の場合の例を示している。また、図２０は、配
線許容数三本の場合に適合する一例として示している。
【００６５】図２１は、線幅、配線間隔、半田ボール接
続パッド２−配線間隔を説明する図である。図中、ＬＷ
は線幅であり、ＬＳは配線間隔であり、ＬＢは半田ボー
ル接続パッド２−配線間隔である。配線規則チェック部
６３は、上記ＬＷ，ＬＳ，ＬＢをチェックする。
続パッド２−配線間隔を説明する図である。図中、ＬＷ
は線幅であり、ＬＳは配線間隔であり、ＬＢは半田ボー
ル接続パッド２−配線間隔である。配線規則チェック部
６３は、上記ＬＷ，ＬＳ，ＬＢをチェックする。
【００６６】配線規則チェック部６３は、配線規則を満
たす配線案を選択する（Ｓ１４）。選択された配線案
は、配線候補として配線候補記憶部４４へ記憶される
（Ｓ１５）。配線規則チェック部６３によって、配線規
則を満足さないと判断された配線案は破棄される（Ｓ１
４）。再度、配線案の作成（Ｓ１３）の工程からの処理
を行う。上記のようにして、配線候補生成部６０は、配
線候補数の配線候補が生成されるまで、Ｓ１２〜Ｓ１５
を繰り返す。この実施の形態では配線候補数は一つであ
るため、一の配線候補が生成されるまで繰り返すことに
なる。
たす配線案を選択する（Ｓ１４）。選択された配線案
は、配線候補として配線候補記憶部４４へ記憶される
（Ｓ１５）。配線規則チェック部６３によって、配線規
則を満足さないと判断された配線案は破棄される（Ｓ１
４）。再度、配線案の作成（Ｓ１３）の工程からの処理
を行う。上記のようにして、配線候補生成部６０は、配
線候補数の配線候補が生成されるまで、Ｓ１２〜Ｓ１５
を繰り返す。この実施の形態では配線候補数は一つであ
るため、一の配線候補が生成されるまで繰り返すことに
なる。
【００６７】次に、品質評価部７０よって、生成した配
線候補を評価する配線候補品質評価工程の動作について
説明する（Ｓ１７）。品質評価部７０は、生成された複
数の配線候補の評価を行う（Ｓ１７）。品質評価部７０
は、配線候補記憶部４４に記憶されている複数の配線候
補を読み込む。次に、品質評価部７０は、品質基準記憶
部４２から品質基準を読み込む。品質基準は、電気的制
約によるものと、機械的制約によるものに大別される。
線候補を評価する配線候補品質評価工程の動作について
説明する（Ｓ１７）。品質評価部７０は、生成された複
数の配線候補の評価を行う（Ｓ１７）。品質評価部７０
は、配線候補記憶部４４に記憶されている複数の配線候
補を読み込む。次に、品質評価部７０は、品質基準記憶
部４２から品質基準を読み込む。品質基準は、電気的制
約によるものと、機械的制約によるものに大別される。
【００６８】電気的制約としては、（１）配線間隔、
（２）配線の曲がる角度、（３）配線の直線部部の長
さ、（４）複数の配線が並列する長さ、等がある。機械
的制約としては、（１）線幅、（２）配線間隔、（３）
隣り合う半田ボール接続パッド２間の配線数、等があ
る。更に、コストやパッケージ基板の製造の容易さ等の
要素を加えることも可能である。
（２）配線の曲がる角度、（３）配線の直線部部の長
さ、（４）複数の配線が並列する長さ、等がある。機械
的制約としては、（１）線幅、（２）配線間隔、（３）
隣り合う半田ボール接続パッド２間の配線数、等があ
る。更に、コストやパッケージ基板の製造の容易さ等の
要素を加えることも可能である。
【００６９】品質評価部７０は、上記の品質基準に基づ
く評価を行い、複数の配線候補の順位付けを行う（Ｓ１
７）。この実施の形態では、配線候補数は一つなため、
品質評価部７０の処理を実施しても順位は一位となる。
品質評価の具体例は、後述する実施の形態で説明する。
く評価を行い、複数の配線候補の順位付けを行う（Ｓ１
７）。この実施の形態では、配線候補数は一つなため、
品質評価部７０の処理を実施しても順位は一位となる。
品質評価の具体例は、後述する実施の形態で説明する。
【００７０】次に、配線候補出力部８０は、生成された
配線候補と品質評価を出力する（配線候補出力工程）。
複数の配線候補が生成された場合には、ユーザによって
選択された配線候補がパッケージ基板設計１０１で使用
される。以上が、回路配線方式１００の動作である。
配線候補と品質評価を出力する（配線候補出力工程）。
複数の配線候補が生成された場合には、ユーザによって
選択された配線候補がパッケージ基板設計１０１で使用
される。以上が、回路配線方式１００の動作である。
【００７１】以上のように、この実施の形態で一例とし
て説明した回路配線方式１００によれば、配線候補生成
機能と、配線規則チェック機能と、配線品質評価機能を
備え、ＢＧＡ自由結線ルートを自動決定することができ
る。このため、回路設計の効率化が図れるとともに、品
質の向上も図ることができる。
て説明した回路配線方式１００によれば、配線候補生成
機能と、配線規則チェック機能と、配線品質評価機能を
備え、ＢＧＡ自由結線ルートを自動決定することができ
る。このため、回路設計の効率化が図れるとともに、品
質の向上も図ることができる。
【００７２】このように、ＢＧＡの自由結線ルートが自
動で決定するすることができることとなる。この場合の
配線候補は、一種類に決定できるため、探索時間は極め
て短い。そのため、配線できるかどうかは瞬時に判定で
き、また、配線長の短い配線ルートとワイヤボンドパッ
ド５と半田ボール接続パッドの適切な組み合わせを決定
することができる。なお、この実施の形態で一列として
示した配線ルート決定アルゴリズムは、ＢＧＡに類する
ＣＳＰやその他の基板の配線ルートにも活用が可能であ
る。更に、ワイヤボンドパッド５と半田ボール接続パッ
ド２の組み合わせの禁止条件や配線不可能領域をあらか
じめ設定することで、複雑なＢＧＡ配線にも適用でき
る。また、一部のワイヤボンドパッド５と半田ボール接
続パッド２の組み合わせと配線ルートを利用者が指定す
るれば、残りのワイヤボンドパッドと半田ボール接続パ
ッドの組み合わせと配線ルートを自動決定するような場
合にも利用可能である。
動で決定するすることができることとなる。この場合の
配線候補は、一種類に決定できるため、探索時間は極め
て短い。そのため、配線できるかどうかは瞬時に判定で
き、また、配線長の短い配線ルートとワイヤボンドパッ
ド５と半田ボール接続パッドの適切な組み合わせを決定
することができる。なお、この実施の形態で一列として
示した配線ルート決定アルゴリズムは、ＢＧＡに類する
ＣＳＰやその他の基板の配線ルートにも活用が可能であ
る。更に、ワイヤボンドパッド５と半田ボール接続パッ
ド２の組み合わせの禁止条件や配線不可能領域をあらか
じめ設定することで、複雑なＢＧＡ配線にも適用でき
る。また、一部のワイヤボンドパッド５と半田ボール接
続パッド２の組み合わせと配線ルートを利用者が指定す
るれば、残りのワイヤボンドパッドと半田ボール接続パ
ッドの組み合わせと配線ルートを自動決定するような場
合にも利用可能である。
【００７３】実施の形態２．この実施の形態では、配線
候補数を１０に指定して、実際に配線候補を生成する具
体例を用いて説明する。図２２は、この実施の形態で使
用する設計条件を示している。実施の形態１の図６で説
明した場合と比べ、以下の項目が増えている。周辺配置
数（Ｃ）は、配線領域の外側から何列目までを配線領域
の対象とするかを示している。図２５に、周辺配置数
（Ｃ）を示している。対角ランド接続とは、対角線上に
配置されている半田ボール接続パッド２への接続の有無
を示している。この実施の形態では、分割された配線領
域の片側の領域から配線することを示している。インデ
ックスコーナーへの配線とは、配線領域の角に配置され
た半田ボール接続パッド２への接続の有無を示す。実施
の形態では、配線することを示している。図２５に、イ
ンデックスコーナーを示している。また、上記の他に、
設計上の制限を指定することも可能である。回路配線方
式１００の構成や配線候補の生成過程は、実施の形態１
と同様なため説明を省略する。
候補数を１０に指定して、実際に配線候補を生成する具
体例を用いて説明する。図２２は、この実施の形態で使
用する設計条件を示している。実施の形態１の図６で説
明した場合と比べ、以下の項目が増えている。周辺配置
数（Ｃ）は、配線領域の外側から何列目までを配線領域
の対象とするかを示している。図２５に、周辺配置数
（Ｃ）を示している。対角ランド接続とは、対角線上に
配置されている半田ボール接続パッド２への接続の有無
を示している。この実施の形態では、分割された配線領
域の片側の領域から配線することを示している。インデ
ックスコーナーへの配線とは、配線領域の角に配置され
た半田ボール接続パッド２への接続の有無を示す。実施
の形態では、配線することを示している。図２５に、イ
ンデックスコーナーを示している。また、上記の他に、
設計上の制限を指定することも可能である。回路配線方
式１００の構成や配線候補の生成過程は、実施の形態１
と同様なため説明を省略する。
【００７４】図２３及び図２４は、図２２に基づいて生
成した配線候補の品質評価の結果を示している。図２３
は、電気的特性による評価である。また、図２４は、電
気的特性と機械的特性による評価である。図２４では、
電気的特性と機械的特性は、一対一で評価しているが、
いずれかに重みを付けることも可能である。この実施の
形態では、品質基準として以下の項目について評価した
場合である。配線全長は、全配線分の総延長（ｍｍ）を
示す。１配線ルートの最長は、全配線ルートの中で、最
長となる長さ（ｍｍ）を示す。配線長のバラツキ度は、
数値が小さいほど、バラツキが少ないことを示す。単純
度は、数値が小さいほど単純であることを示す。単純で
あるとは、配線の屈曲数が少ないことをいう。また、機
械的特性としては、コストを評価項目とした場合を示し
ている。品質基準については、上記項目に限られること
無く、他の評価項目を任意に組み込み評価することもで
きる。
成した配線候補の品質評価の結果を示している。図２３
は、電気的特性による評価である。また、図２４は、電
気的特性と機械的特性による評価である。図２４では、
電気的特性と機械的特性は、一対一で評価しているが、
いずれかに重みを付けることも可能である。この実施の
形態では、品質基準として以下の項目について評価した
場合である。配線全長は、全配線分の総延長（ｍｍ）を
示す。１配線ルートの最長は、全配線ルートの中で、最
長となる長さ（ｍｍ）を示す。配線長のバラツキ度は、
数値が小さいほど、バラツキが少ないことを示す。単純
度は、数値が小さいほど単純であることを示す。単純で
あるとは、配線の屈曲数が少ないことをいう。また、機
械的特性としては、コストを評価項目とした場合を示し
ている。品質基準については、上記項目に限られること
無く、他の評価項目を任意に組み込み評価することもで
きる。
【００７５】図２５〜図２９は、上記図２２の設計条件
で一例として生成した配線候補のうち、品質評価によっ
て上位五つに選ばれた配線候補を示した図である。図に
示すように、この実施の形態では、半田ボール接続パッ
ド２の配線領域の内周辺配置数（Ｃ）で示した範囲内に
配線ルートをレイアウトする例を示している。また、実
施の形態１で説明したように、配線案生成部６２におい
て、配線パターン生成部６１で生成した複数の配線パタ
ーンの内、どの配線パターンを選択するかは、ランダム
であるため、同じ条件で、配線候補を生成した場合で
も、必ずしも、全く同一の複数の配線候補が生成される
とは限らない。しかしながら、配線パターン生成時に、
最適な配線ルートを生成するように、配線パターン生成
時に制限を加えていること、また、ランダムに選択する
ための乱数を経験的に設定することなどにより、最適な
配線候補の生成が可能である。
で一例として生成した配線候補のうち、品質評価によっ
て上位五つに選ばれた配線候補を示した図である。図に
示すように、この実施の形態では、半田ボール接続パッ
ド２の配線領域の内周辺配置数（Ｃ）で示した範囲内に
配線ルートをレイアウトする例を示している。また、実
施の形態１で説明したように、配線案生成部６２におい
て、配線パターン生成部６１で生成した複数の配線パタ
ーンの内、どの配線パターンを選択するかは、ランダム
であるため、同じ条件で、配線候補を生成した場合で
も、必ずしも、全く同一の複数の配線候補が生成される
とは限らない。しかしながら、配線パターン生成時に、
最適な配線ルートを生成するように、配線パターン生成
時に制限を加えていること、また、ランダムに選択する
ための乱数を経験的に設定することなどにより、最適な
配線候補の生成が可能である。
【００７６】このようにして、生成された配線候補は、
ユーザに示され、最終的には、ユーザによって採用され
た配線候補に基づいてパッケージ基板が生成され、複数
の半田ボール接続パッド２と複数のワイヤボンドパッド
５とを自由結線する回路設計を効率よく、行うことがで
きる。以上のように、この実施の形態で一例として示し
た回路配線方式は、配線候補を生成し、及び配線規則に
基づいて配線候補をチェックするとともに、複数の配線
候補を評価し、順位付けをすることによって、最適な配
線候補の生成及び生成された配線候補の選択を効率よく
行うことができる。
ユーザに示され、最終的には、ユーザによって採用され
た配線候補に基づいてパッケージ基板が生成され、複数
の半田ボール接続パッド２と複数のワイヤボンドパッド
５とを自由結線する回路設計を効率よく、行うことがで
きる。以上のように、この実施の形態で一例として示し
た回路配線方式は、配線候補を生成し、及び配線規則に
基づいて配線候補をチェックするとともに、複数の配線
候補を評価し、順位付けをすることによって、最適な配
線候補の生成及び生成された配線候補の選択を効率よく
行うことができる。
【００７７】実施の形態３．この実施の形態では、複数
の第一の端子、具体的には、半田ボール接続パッド２の
配列の四角形状が、長方形の場合を説明する。上記半田
ボール接続パッド２の配列が長方形の場合にも、実施の
形態１で示した図１４と同様に、長方形の全体配線領域
を対角線によって各配線領域単位に分割する。図３０
は、長方形の全体配列領域を対角線によって、四つの配
線領域単位に分割した場合である。図３０は、半田ボー
ル接続パッド２の数が、Ｎ＝１０、Ｍ＝６であるＮ×Ｍ
の長方形の例である。対角線で分割した配線領域単位の
うち、配線領域単位ｎ１とｎ２は、同一の半田ボール接
続パッド２の配列を有し、配線領域単位ｍ１とｍ２は、
同一の半田ボール接続パッド２の配列を有している。こ
の場合は、配線パターン生成部６１は、ｎ１とｍ１の配
線領域単位の複数の配線パターンを生成すればよい。対
角線上にある半田ボール接続パッド２は、ｎ１とｎ２、
ｍ１とｍ２それぞれ半田ボール接続パッド２の配列が対
象になるように、どの領域に含めるかを予め決めておく
必要がある。配線案作成部６２は、上記配線パターン生
成部６１で生成された二つの配線領域単位ｎ１及びｍ１
の複数の配線パターンより、それぞれの配線領域単位の
配線ルートを生成する。次に、それぞれ同一の配線領域
単位となっている配線領域単位へ生成した配線ルートを
コピーして、配線案を生成する。従って、実施の形態１
に比べ、配線パターン生成部６１によって生成する複数
の配線パターンが一つ増えることになる。
の第一の端子、具体的には、半田ボール接続パッド２の
配列の四角形状が、長方形の場合を説明する。上記半田
ボール接続パッド２の配列が長方形の場合にも、実施の
形態１で示した図１４と同様に、長方形の全体配線領域
を対角線によって各配線領域単位に分割する。図３０
は、長方形の全体配列領域を対角線によって、四つの配
線領域単位に分割した場合である。図３０は、半田ボー
ル接続パッド２の数が、Ｎ＝１０、Ｍ＝６であるＮ×Ｍ
の長方形の例である。対角線で分割した配線領域単位の
うち、配線領域単位ｎ１とｎ２は、同一の半田ボール接
続パッド２の配列を有し、配線領域単位ｍ１とｍ２は、
同一の半田ボール接続パッド２の配列を有している。こ
の場合は、配線パターン生成部６１は、ｎ１とｍ１の配
線領域単位の複数の配線パターンを生成すればよい。対
角線上にある半田ボール接続パッド２は、ｎ１とｎ２、
ｍ１とｍ２それぞれ半田ボール接続パッド２の配列が対
象になるように、どの領域に含めるかを予め決めておく
必要がある。配線案作成部６２は、上記配線パターン生
成部６１で生成された二つの配線領域単位ｎ１及びｍ１
の複数の配線パターンより、それぞれの配線領域単位の
配線ルートを生成する。次に、それぞれ同一の配線領域
単位となっている配線領域単位へ生成した配線ルートを
コピーして、配線案を生成する。従って、実施の形態１
に比べ、配線パターン生成部６１によって生成する複数
の配線パターンが一つ増えることになる。
【００７８】実施の形態４．この実施の形態では、配線
領域に存在する複数の半田ボール接続パッド２（第一の
端子）のうち、一部の上記複数の半田ボール接続パッド
２と複数のワイヤボンドパッド５（第二の端子）とを自
由結線する場合を説明する。この場合は、設計条件記憶
部４１に記憶する設計上計の配線規則に、結線すること
ができない第一の端子の情報を記憶されておく。配線規
則チェック部６３によって、配線候補をチェックする場
合に、上記配線できない第一の端子へ配線ルートが接続
している配線案を排除することによって可能となる。ま
た、配線パターンを生成する際に、特定の半田ボール接
続パッド２へは、配線ルートを接続しない様にすること
も可能である。この場合にも、予め、設計条件に接続し
ない半田ボール接続パッド２の情報を記憶させておき、
上記情報に基づいて、配線パターン生成部６１が配線パ
ターンを生成することによって可能となる。具体的に
は、図２２に示したような配列条件へ、制限となる情報
を追加することによって実現することが考えられる。こ
の実施の形態の場合、未結線数を算出するときに、結線
する対象となっていない上記複数の第一の端子を考慮し
て算出する必要がある。
領域に存在する複数の半田ボール接続パッド２（第一の
端子）のうち、一部の上記複数の半田ボール接続パッド
２と複数のワイヤボンドパッド５（第二の端子）とを自
由結線する場合を説明する。この場合は、設計条件記憶
部４１に記憶する設計上計の配線規則に、結線すること
ができない第一の端子の情報を記憶されておく。配線規
則チェック部６３によって、配線候補をチェックする場
合に、上記配線できない第一の端子へ配線ルートが接続
している配線案を排除することによって可能となる。ま
た、配線パターンを生成する際に、特定の半田ボール接
続パッド２へは、配線ルートを接続しない様にすること
も可能である。この場合にも、予め、設計条件に接続し
ない半田ボール接続パッド２の情報を記憶させておき、
上記情報に基づいて、配線パターン生成部６１が配線パ
ターンを生成することによって可能となる。具体的に
は、図２２に示したような配列条件へ、制限となる情報
を追加することによって実現することが考えられる。こ
の実施の形態の場合、未結線数を算出するときに、結線
する対象となっていない上記複数の第一の端子を考慮し
て算出する必要がある。
【００７９】実施の形態５．上記実施の形態１では、配
線領域を四分割する場合を説明したが、四分割でなくて
もよい。八分割も可能である。また、図７に示すよう
に、各半田ボール接続パッド領域毎に領域内配線ルート
と接続する半田ボール接続パッド２とを含む配線パター
ンを生成し、各配線パターンの組み合わせによって配線
ルートが生成できるような分割方法であれば、どのよう
な分割方法でもかまわない。
線領域を四分割する場合を説明したが、四分割でなくて
もよい。八分割も可能である。また、図７に示すよう
に、各半田ボール接続パッド領域毎に領域内配線ルート
と接続する半田ボール接続パッド２とを含む配線パター
ンを生成し、各配線パターンの組み合わせによって配線
ルートが生成できるような分割方法であれば、どのよう
な分割方法でもかまわない。
【００８０】
【発明の効果】この発明の実施の形態で一例として説明
した回路配線方式によれば、ＢＧＡ等の自由結線ルート
が自動で決定することができる。
した回路配線方式によれば、ＢＧＡ等の自由結線ルート
が自動で決定することができる。
【００８１】また、この回路配線方式及び方法によれ
ば、効率よく回路の配線ルートをレイアウトし、品質の
向上を図ることができる。
ば、効率よく回路の配線ルートをレイアウトし、品質の
向上を図ることができる。
【００８２】更に、この回路配線方式及び方法によれ
ば、品質を評価することにより、複数の配線候補から最
適な配線候補を容易に選択することができる。
ば、品質を評価することにより、複数の配線候補から最
適な配線候補を容易に選択することができる。
【図１】 この発明の一例の実施の形態の回路配線方式
１００の構成の一例を示す図である。
１００の構成の一例を示す図である。
【図２】 この発明の実施の形態で一例として取り上げ
るＢＧＡ半導体パッケージの一例を示した図である。
るＢＧＡ半導体パッケージの一例を示した図である。
【図３】 この発明に係る回路配線方式を組み込んだ半
導体製造装置の一部分の一例を示した図である。
導体製造装置の一部分の一例を示した図である。
【図４】 この発明の実施の形態で一例として取り上げ
るＢＧＡ半導体パッケージのパッケージ基板の配線図の
例を示した図である。
るＢＧＡ半導体パッケージのパッケージ基板の配線図の
例を示した図である。
【図５】 回路配線方式１００の動作を表わすフロー図
である。
である。
【図６】 図４に示すパッケージ基板の回路配線の設計
条件の一例を表わした図である。
条件の一例を表わした図である。
【図７】 配線ルートと配線パターンとの関連の一例を
示した図である。
示した図である。
【図８】 配線パターン生成部の動作を表わすフローチ
ャート図である。
ャート図である。
【図９】 配線ルートをレイアウトする過程（配線パタ
ーンの生成）を模式的に示している図である。
ーンの生成）を模式的に示している図である。
【図１０】 配線ルートをレイアウトする過程（一番目
の配線ルートをレイアウト）を模式的に示している図で
ある。
の配線ルートをレイアウト）を模式的に示している図で
ある。
【図１１】 配線ルートをレイアウトする過程（二番目
の配線ルートをレイアウト）を模式的に示している図で
ある。
の配線ルートをレイアウト）を模式的に示している図で
ある。
【図１２】 配線ルートをレイアウトする過程（三番目
の配線ルートをレイアウト）を模式的に示している図で
ある。
の配線ルートをレイアウト）を模式的に示している図で
ある。
【図１３】 配線ルートをレイアウトする過程（ワイヤ
ボンドパッド５を配置）を模式的に示している図であ
る。
ボンドパッド５を配置）を模式的に示している図であ
る。
【図１４】 配線領域を分割する一例を表わす図であ
る。
る。
【図１５】 配線密度を制御する領域の区分けの一例を
表わした図である。
表わした図である。
【図１６】 隣り合う半田ボール接続パッド２間の配線
数を最大三本とした場合の配線図の一例である。
数を最大三本とした場合の配線図の一例である。
【図１７】 隣り合う半田ボール接続パッド２間の配線
数を最大二本とした場合の配線図の一例である。
数を最大二本とした場合の配線図の一例である。
【図１８】 隣り合う半田ボール接続パッド２間の配線
数を最大四本とした場合の配線図の一例である。
数を最大四本とした場合の配線図の一例である。
【図１９】 配線規則の配線許容数を配線３とした場合
をチェックする場合の配線パターンの一例を示した図で
ある。
をチェックする場合の配線パターンの一例を示した図で
ある。
【図２０】 半田ボール接続パッド２間の配線許容数に
ついて説明する図である。
ついて説明する図である。
【図２１】 線幅、配線間隔、半田ボール接続パッド２
−配線間隔を説明する図である。
−配線間隔を説明する図である。
【図２２】 実施の形態２で使用する設計条件の一例を
示した図である。
示した図である。
【図２３】 実施の形態２で生成した配線候補の品質評
価（電気的特性）の結果の一例を示した図である。
価（電気的特性）の結果の一例を示した図である。
【図２４】 図２４は、実施の形態２で生成した配線候
補の品質評価（電気的特性及び機械的特性）の結果の一
例を示した図である。
補の品質評価（電気的特性及び機械的特性）の結果の一
例を示した図である。
【図２５】 実施の形態２で一例として生成した一番目
の配線候補を表した図である。
の配線候補を表した図である。
【図２６】 実施の形態２で一例として生成した二番目
の配線候補を表した図である。
の配線候補を表した図である。
【図２７】 実施の形態２で一例として生成した三番目
の配線候補を表した図である。
の配線候補を表した図である。
【図２８】 実施の形態２で一例として生成した四番目
の配線候補を表した図である。
の配線候補を表した図である。
【図２９】 実施の形態２で一例として生成した五番目
の配線候補を表した図である。
の配線候補を表した図である。
【図３０】 実施の形態４で示した長方形のパッケージ
基板に適用する場合を表した図である。
基板に適用する場合を表した図である。
１ パッケージ基板、２ 半田ボール接続パッド、３
配線、４ ＢＧＡ基板外形線、５ ワイヤボンドパッ
ド、４１ 設計条件記憶部、２１ 第二の端子領域（ワ
イヤボンドパッド領域）、２２ 第一の端子領域（半田
ボール接続パッド領域）、２３〜２６ 分割された第一
の端子領域、２７ 領域内配線ルート、２８ 次の列の
第一の端子と結線する領域内配線ルート、４２ 品質基
準記憶部、４３ 配線パターン記憶部、４４ 配線候補
記憶部、５０ 設計条件入力部、６０ 配線候補生成
部、６１ 配線パターン生成部、６２ 配線案生成部、
６３配線規則チェック部、７０ 品質評価部、８０ 配
線候補出力部、１００ 回路配線方式、１０１ パッケ
ージ基板設計、１０２ ＣＡＤデータベース、１０３パ
ッケージ基板製造装置、１１１ 半田ボール、１１２
エポキシ樹脂、１１３ 金線、１１４ ＩＣチップ。
配線、４ ＢＧＡ基板外形線、５ ワイヤボンドパッ
ド、４１ 設計条件記憶部、２１ 第二の端子領域（ワ
イヤボンドパッド領域）、２２ 第一の端子領域（半田
ボール接続パッド領域）、２３〜２６ 分割された第一
の端子領域、２７ 領域内配線ルート、２８ 次の列の
第一の端子と結線する領域内配線ルート、４２ 品質基
準記憶部、４３ 配線パターン記憶部、４４ 配線候補
記憶部、５０ 設計条件入力部、６０ 配線候補生成
部、６１ 配線パターン生成部、６２ 配線案生成部、
６３配線規則チェック部、７０ 品質評価部、８０ 配
線候補出力部、１００ 回路配線方式、１０１ パッケ
ージ基板設計、１０２ ＣＡＤデータベース、１０３パ
ッケージ基板製造装置、１１１ 半田ボール、１１２
エポキシ樹脂、１１３ 金線、１１４ ＩＣチップ。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 高橋 良治 東京都千代田区丸の内二丁目２番３号 三 菱電機株式会社内 (72)発明者 高橋 隆雄 兵庫県川西市久代３丁目13番21号 株式会 社ケーディーエル内 (72)発明者 有田 隆 兵庫県川西市久代３丁目13番21号 株式会 社ケーディーエル内 (72)発明者 尾久 賢 兵庫県川西市久代３丁目13番21号 株式会 社ケーディーエル内 (72)発明者 瀧 寛和 大阪府四条畷市米崎町12番35号 Ｆターム(参考） 5B046 AA08 BA06 JA01 KA06 5F064 DD25 DD32 DD42 EE02 EE05 EE09 EE14 EE15 EE16 EE58 EE60 HH06 HH10 HH11 HH12
Claims (17)
- 【請求項１】 一平面上に二次元に複数の第一の端子が
配列された第一の端子領域のレイアウト情報と、上記複
数の第一の端子それぞれと結線される複数の第二の端子
が配置された第二の端子領域のレイアウト情報と、上記
複数の第一の端子と上記複数の第二の端子とを結線する
配線ルートの設計条件とを記憶する設計条件記憶部と、 上記設計条件記憶部に記憶された設計条件に基づいて、
少なくとも一の第二の端子が隣合う上記複数の第一の端
子の端子間を通過して一の第一の端子と結線される配線
ルートを含む、複数の配線ルートを、上記第一の端子領
域にレイアウトすることにより、上記複数の第一の端子
と上記複数の第二の端子とを結線する組み合わせを生成
して、少なくとも一の配線候補を生成する配線候補生成
部とを備えたことを特徴とする回路配線方式。 - 【請求項２】 上記配線候補生成部は、上記第一の端子
領域を分割して複数の分割された第一の端子領域を生成
し、複数の分割された第一の端子領域を通過する複数の
配線ルートを領域内配線ルートとして複数の上記分割さ
れた第一の端子領域毎にそれぞれレイアウトし、上記複
数の分割されたの第一の端子領域毎にレイアウトした複
数の領域内配線ルートを組み合わせて上記複数の配線ル
ートを生成することを特徴とする請求項１記載の回路配
線方式。 - 【請求項３】 上記配列候補生成部は、上記第一の端子
領域を上記第二の端子領域に近い近領域と遠い遠領域に
分割し、 上記複数の第二の端子と遠領域に配置された複数の第一
の端子とを結線するために近領域を通過する複数の配線
ルートを領域内配線ルートとして上記近領域にレイアウ
トするとともに、 上記遠領域を、さらに、上記複数の第二の端子が配置さ
れた領域に近い近領域と遠い遠領域に分割し、この分割
した近領域へ領域内配線ルートをレイアウトする処理を
繰り返すことにより、複数の領域の領域内配線ルートを
生成し、生成した複数の領域の領域内配線ルートを結線
することにより、複数の第一の端子と複数の第二の端子
との間の配線ルートを決定することを特徴とする請求項
１記載の回路配線方式。 - 【請求項４】 上記配線候補生成部は、上記近領域に配
置され、上記複数の第二の端子と結線する対象となって
いる上記複数の第一の端子の数を、上記第一の端子領域
にレイアウトする複数の配線ルートの結線数から引いた
数を未結線数として算出し、 上記近領域へ上記未結線数の領域内配線ルートをレイア
ウトすることを特徴とする請求項３記載の回路配線方
式。 - 【請求項５】 上記分割された近領域は、上記複数の第
一の端子が配列された一の列であることを特徴とする請
求項４記載の回路配線方式。 - 【請求項６】 上記設計条件記憶部に記憶された設計条
件は、上記一の列の隣合う第一の端子の端子間に配線す
る配線許容数を含む配線の規則を定める配線規則を含む
ことを特徴とする請求項５記載の回路配線方式。 - 【請求項７】 上記配線候補生成部は、さらに、上記近
領域として分割された第一の端子領域毎に上記未結線数
の領域内配線ルートをレイアウトした情報と、上記複数
の第一の端子と結線する上記領域内配線ルートを特定す
る情報とを配線パターンとして、上記分割された第一の
端子領域毎にそれぞれ複数生成する配線パターン生成部
と、 上記分割された第一の端子領域毎の複数の配線パターン
から一つの配線パターンを選択し、上記分割された第一
の端子領域毎に選択した配線パターンをそれぞれ結線し
て複数の配線ルートをレイアウトして配線案を作成する
配線案生成部と、 上記設計条件記憶部に記憶された配線規則を満たす配線
案を配線候補として選択する配線規則チェック部とを備
えたことを特徴とする請求項６記載の回路配線方式。 - 【請求項８】 上記配線パターン生成部は、一の列の隣
合う第一の端子の端子間を通過する上記領域内配線ルー
トを、上記一の列の中央部に配置された隣合う第一の端
子の端子間へ優先的にレイアウトし、順次、上記各列の
外側に配置された隣合う第一の端子の端子間へレイアウ
トすることを特徴とする請求項７記載の回路配線方式。 - 【請求項９】 上記配線候補チェック部は、隣合う第一
の端子の端子間の配線数を上記配線許容数以下にする配
線案を配線候補として選択することを特徴とする請求項
７記載の回路配線方式。 - 【請求項１０】 上記第一の端子領域は、四角形状に上
記複数の第一の端子が配列され、 上記複数の第二の端子は、上記第一の端子領域の外側に
配置され、 上記配線パターン生成部は、配線ルートをレイアウトす
る配線領域を分割し、分割した配線領域毎に上記分割し
た第一の端子領域の複数の配線パターンを生成し、 上記配線案生成部は、上記複数の分割した配線領域毎に
配線案を生成し、生成した配線案を結合して配線領域全
体の配線案を生成することを特徴とする請求項７記載の
回路配線方式。 - 【請求項１１】 上記回路配線方式は、さらに、配線の
品質を評価する基準となる品質基準を記憶する品質基準
記憶部と、 上記品質基準記憶部に記憶された上記品質基準に基づい
て、上記配線候補生成部で生成した配線候補の品質を評
価する品質評価部とを備えたことを特徴とする請求項１
記載の回路配線方式。 - 【請求項１２】 上記配線候補生成部は、複数の配線候
補を生成し、 上記品質評価部は、上記複数の配線候補の品質を評価す
ることを特徴とする請求項１１記載の回路配線方式。 - 【請求項１３】 上記複数の第一の端子は、ボールグリ
ッドアレイパッケージ（ＢＧＡ）の半田ボール接続パッ
ドであり、 上記複数の第二の端子は、半導体素子と配線によって接
続するワイヤボンドパッドであることを特徴とする請求
項１記載の回路配線方式。 - 【請求項１４】 一平面上に二次元に配列された複数の
第一の端子と、 上記平面上に配置され、上記複数の第一の端子それぞれ
と結線される複数の第二の端子との配線ルートをレイア
ウトして配線候補を生成する回路配線方法において、 上記複数の第一の端子が配列された第一の端子領域のレ
イアウト情報と、上記複数の第二の端子が配置された第
二の端子領域のレイアウト情報と、上記複数の第一の端
子と上記複数の第二の端子とを結線する配線ルートの設
計条件とを入力する設計条件入力工程と、 上記設計条件記憶工程で入力された設計条件に基づい
て、少なくとも一の第二の端子が隣合う上記複数の第一
の端子の端子間を通過して一の第一の端子と結線される
配線ルートを含む、複数の配線ルートを、上記第一の端
子領域にレイアウトすることにより、上記複数の第一の
端子と上記複数の第二の端子とを結線する組み合わせを
生成して、少なくとも一の配線候補を生成する配線候補
生成工程とを備えた回路配線方法。 - 【請求項１５】 一平面上に二次元に配列された複数の
第一の端子と、同一平面上に配置された上記複数の第一
の端子それぞれと結線される複数の第二の端子を備えた
パッケージ基板において、 一平面上に二次元に複数の第一の端子が配列された第一
の端子領域のレイアウト情報と、上記複数の第一の端子
それぞれと結線される複数の第二の端子が配置された第
二の端子領域のレイアウト情報と、上記複数の第一の端
子と上記複数の第二の端子とを結線する配線ルートの設
計条件とを記憶する設計条件記憶部と、 上記設計条件記憶部に記憶された設計条件に基づいて、
少なくとも一の第二の端子が隣合う上記複数の第一の端
子の端子間を通過して一の第一の端子と結線される配線
ルートを含む、複数の配線ルートを、上記第一の端子領
域にレイアウトすることにより、上記複数の第一の端子
と上記複数の第二の端子とを結線する組み合わせを生成
して、少なくとも一の配線候補を生成する配線候補生成
部とを備えた回路配線方式によって回路の配線をした半
導体パッケージ基板。 - 【請求項１６】 一平面上に二次元に配列された複数の
第一の端子と、同一平面上に配置された上記複数の第一
の端子それぞれと結線される複数の第二の端子を備えた
パッケージ基板を有する半導体パッケージにおいて、 一平面上に二次元に複数の第一の端子が配列された第一
の端子領域のレイアウト情報と、上記複数の第一の端子
それぞれと結線される複数の第二の端子が配置された第
二の端子領域のレイアウト情報と、上記複数の第一の端
子と上記複数の第二の端子とを結線する配線ルートの設
計条件とを記憶する設計条件記憶部と、 上記設計条件記憶部に記憶された設計条件に基づいて、
少なくとも一の第二の端子が隣合う上記複数の第一の端
子の端子間を通過して一の第一の端子と結線される配線
ルートを含む、複数の配線ルートを、上記第一の端子領
域にレイアウトすることにより、上記複数の第一の端子
と上記複数の第二の端子とを結線する組み合わせを生成
して、少なくとも一の配線候補を生成する配線候補生成
部とを備えた回路配線方式によって回路の配線をしたパ
ッケージ基板を有する半導体パッケージ。 - 【請求項１７】 一平面上に二次元に複数の第一の端子
が配列された第一の端子領域のレイアウト情報と、上記
複数の第一の端子それぞれと結線される複数の第二の端
子が配置された第二の端子領域のレイアウト情報と、上
記複数の第一の端子と上記複数の第二の端子とを結線す
る配線ルートの設計条件とを記憶する設計条件記憶部
と、 上記設計条件記憶部に記憶された設計条件に基づいて、
上記複数の第一の端子の端子間を通過する少なくとも一
の配線ルートを含む複数の配線ルートをレイアウトし、
上記複数の配線ルートを用いて上記複数の第二の端子と
上記複数の第一の端子とをそれぞれ結線した配線候補を
生成する配線候補生成部とを備えたことを特徴とする回
路配線方式。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11184545A JP2001015637A (ja) | 1999-06-30 | 1999-06-30 | 回路配線方式及び回路配線方法及び半導体パッケージ及び半導体パッケージ基板 |
| US09/456,508 US6245599B1 (en) | 1999-06-30 | 1999-12-08 | Circuit wiring system circuit wiring method semi-conductor package and semi-conductor package substrate |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11184545A JP2001015637A (ja) | 1999-06-30 | 1999-06-30 | 回路配線方式及び回路配線方法及び半導体パッケージ及び半導体パッケージ基板 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2001015637A true JP2001015637A (ja) | 2001-01-19 |
Family
ID=16155087
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11184545A Pending JP2001015637A (ja) | 1999-06-30 | 1999-06-30 | 回路配線方式及び回路配線方法及び半導体パッケージ及び半導体パッケージ基板 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6245599B1 (ja) |
| JP (1) | JP2001015637A (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006332516A (ja) * | 2005-05-30 | 2006-12-07 | Oki Electric Ind Co Ltd | 半導体装置の自動設計方法および自動設計装置 |
| US7496878B2 (en) | 2004-04-13 | 2009-02-24 | Shinko Electrics Industries Co., Ltd. | Automatic wiring method and apparatus for semiconductor package and automatic identifying method and apparatus for semiconductor package |
| JP2010050179A (ja) * | 2008-08-20 | 2010-03-04 | Nec Corp | 半導体装置の設計装置、設計方法及びプログラム |
| JP2011204272A (ja) * | 2003-07-18 | 2011-10-13 | Mentor Graphics Corp | 製造を容易にする設計 |
| JP2016532302A (ja) * | 2014-07-28 | 2016-10-13 | インテル・コーポレーション | 密なパッケージ配線を有するマルチチップモジュールの半導体チップパッケージ |
| US11073480B2 (en) | 2017-05-03 | 2021-07-27 | Robert Bosch Gmbh | Optical soot particle sensor for motor vehicles |
Families Citing this family (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000181937A (ja) * | 1998-12-15 | 2000-06-30 | Fujitsu Ltd | 自動配線設計装置及び自動配線設計方法 |
| US6569694B1 (en) * | 2000-06-28 | 2003-05-27 | Advanced Micro Devices, Inc. | Method of checking BGA substrate design |
| JP3786398B2 (ja) | 2000-09-07 | 2006-06-14 | 新光電気工業株式会社 | 半導体パッケージの配線方法 |
| US6516447B2 (en) * | 2001-06-22 | 2003-02-04 | Cadence Design Systems, Inc. | Topological global routing for automated IC package interconnect |
| JP2003249591A (ja) * | 2002-02-26 | 2003-09-05 | Nec Electronics Corp | エリアｉｏ型半導体装置の配線基板の設計方法 |
| KR100442697B1 (ko) * | 2002-03-11 | 2004-08-02 | 삼성전자주식회사 | 자동 와이어 본딩 공정을 위한 통합 관리 시스템 |
| US6788092B2 (en) * | 2002-04-15 | 2004-09-07 | Advanced Semiconductor Engineering, Inc. | Test assembly for integrated circuit package |
| US7519819B2 (en) * | 2002-05-29 | 2009-04-14 | Digimarc Corporatino | Layered security in digital watermarking |
| JP4467398B2 (ja) * | 2004-10-05 | 2010-05-26 | 新光電気工業株式会社 | 自動配線決定装置 |
| US20060135953A1 (en) * | 2004-12-22 | 2006-06-22 | Wlodzimierz Kania | Tissue ablation system including guidewire with sensing element |
| US8696656B2 (en) | 2005-11-18 | 2014-04-15 | Medtronic Cryocath Lp | System and method for monitoring bioimpedance and respiration |
| US7842031B2 (en) * | 2005-11-18 | 2010-11-30 | Medtronic Cryocath Lp | Bioimpedance measurement system and method |
| US7871831B1 (en) * | 2006-03-01 | 2011-01-18 | Cadence Design Systems, Inc. | Method for connecting flip chip components |
| JP4910993B2 (ja) * | 2007-11-12 | 2012-04-04 | 富士通株式会社 | 配線設計処理方法、配線設計処理プログラムおよび配線設計処理装置 |
| JP5085296B2 (ja) * | 2007-12-03 | 2012-11-28 | 新光電気工業株式会社 | 多層配線基板および半導体装置 |
| US11165662B2 (en) * | 2019-03-26 | 2021-11-02 | International Business Machines Corporation | Enabling interactive cable routing and planning optimization for customized hardware configurations |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58112383A (ja) | 1981-12-26 | 1983-07-04 | 富士通株式会社 | プリント回路板の配線方法 |
| JPH0324763A (ja) * | 1989-06-22 | 1991-02-01 | Nec Corp | マスタスライス方式集積回路装置の形成方法 |
| JP2938955B2 (ja) * | 1990-10-02 | 1999-08-25 | 株式会社日立製作所 | 半導体集積装置の配線方法 |
| JP2673046B2 (ja) * | 1991-01-31 | 1997-11-05 | 株式会社日立製作所 | 半導体集積回路配線方法 |
| JPH0567178A (ja) | 1991-07-10 | 1993-03-19 | Toshiba Corp | 自動配線処理方法 |
| JPH0645443A (ja) | 1992-07-21 | 1994-02-18 | Hitachi Ltd | 階層化配線方法 |
-
1999
- 1999-06-30 JP JP11184545A patent/JP2001015637A/ja active Pending
- 1999-12-08 US US09/456,508 patent/US6245599B1/en not_active Expired - Fee Related
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011204272A (ja) * | 2003-07-18 | 2011-10-13 | Mentor Graphics Corp | 製造を容易にする設計 |
| KR20130133308A (ko) * | 2003-07-18 | 2013-12-06 | 멘터 그래픽스 코포레이션 | 제조능력을 위한 디자인 |
| KR101596429B1 (ko) | 2003-07-18 | 2016-03-07 | 멘터 그래픽스 코포레이션 | 제조능력을 위한 디자인 |
| US7496878B2 (en) | 2004-04-13 | 2009-02-24 | Shinko Electrics Industries Co., Ltd. | Automatic wiring method and apparatus for semiconductor package and automatic identifying method and apparatus for semiconductor package |
| JP2006332516A (ja) * | 2005-05-30 | 2006-12-07 | Oki Electric Ind Co Ltd | 半導体装置の自動設計方法および自動設計装置 |
| JP2010050179A (ja) * | 2008-08-20 | 2010-03-04 | Nec Corp | 半導体装置の設計装置、設計方法及びプログラム |
| JP2016532302A (ja) * | 2014-07-28 | 2016-10-13 | インテル・コーポレーション | 密なパッケージ配線を有するマルチチップモジュールの半導体チップパッケージ |
| US10256211B2 (en) | 2014-07-28 | 2019-04-09 | Intel Corporation | Multi-chip-module semiconductor chip package having dense package wiring |
| US11073480B2 (en) | 2017-05-03 | 2021-07-27 | Robert Bosch Gmbh | Optical soot particle sensor for motor vehicles |
Also Published As
| Publication number | Publication date |
|---|---|
| US6245599B1 (en) | 2001-06-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2001015637A (ja) | 回路配線方式及び回路配線方法及び半導体パッケージ及び半導体パッケージ基板 | |
| US7480887B1 (en) | Methods and apparatus for defining Manhattan power grid structures beneficial to diagonal signal wiring | |
| US4615011A (en) | Iterative method for establishing connections and resulting product | |
| US5295082A (en) | Efficient method for multichip module interconnect | |
| US7818703B2 (en) | Density driven layout for RRAM configuration module | |
| CN111291525A (zh) | 考虑总线和非总线线网的层分配方法 | |
| US20040250230A1 (en) | Wiring design method and system for electronic wiring boards | |
| US7086024B2 (en) | Methods and apparatus for defining power grid structures having diagonal stripes | |
| JP2013037451A (ja) | レイアウト設計装置、レイアウト設計方法およびレイアウト設計プログラム | |
| EP0170971B1 (en) | Method for distributing wire load in a multilayer electrical circuit board or interconnection package | |
| JPH0750817B2 (ja) | 配線相互接続構造体 | |
| US8601429B1 (en) | Method for connecting flip chip components | |
| Tomioka et al. | Monotonic parallel and orthogonal routing for single-layer ball grid array packages | |
| JP4400428B2 (ja) | 半導体集積回路の設計方法と設計装置並びにプログラム | |
| Wu et al. | ILP-based Substrate Routing with Mismatched Via Dimension Consideration for Wire-bonding FBGA Package Design | |
| US6477690B1 (en) | In-place repeater insertion methodology for over-the-block routed integrated circuits | |
| Theune et al. | Robust methods for EMC-driven routing | |
| Hu et al. | A collaborative optimization for floorplanning and pin assignment of 3D ICs based on GA-SA algorithm | |
| JP4275722B2 (ja) | 配線設計方法 | |
| Fisher | A multi-pass, multi-algorithm approach to PCB routing | |
| JP2003249591A (ja) | エリアｉｏ型半導体装置の配線基板の設計方法 | |
| TWI584140B (zh) | 應用於覆晶封裝之繞線方法及其電腦化裝置 | |
| JPH06349947A (ja) | 半導体集積回路装置のマスクパターン設計方法および設計装置 | |
| CN118658855A (zh) | 一种基于晶圆级封装工艺的重布线层芯粒间的互连方法 | |
| JP2004336015A (ja) | 配線方法、およびｃａｄ装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060605 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090224 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20090721 |