[go: up one dir, main page]

JP2001007792A - 抽出基準クロック信号生成方法及び装置 - Google Patents

抽出基準クロック信号生成方法及び装置

Info

Publication number
JP2001007792A
JP2001007792A JP11176174A JP17617499A JP2001007792A JP 2001007792 A JP2001007792 A JP 2001007792A JP 11176174 A JP11176174 A JP 11176174A JP 17617499 A JP17617499 A JP 17617499A JP 2001007792 A JP2001007792 A JP 2001007792A
Authority
JP
Japan
Prior art keywords
clock signal
extracted
phase
output
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP11176174A
Other languages
English (en)
Inventor
Hiroshi Murata
浩 村田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toyo Communication Equipment Co Ltd
Original Assignee
Toyo Communication Equipment Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyo Communication Equipment Co Ltd filed Critical Toyo Communication Equipment Co Ltd
Priority to JP11176174A priority Critical patent/JP2001007792A/ja
Publication of JP2001007792A publication Critical patent/JP2001007792A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)

Abstract

(57)【要約】 (修正有) 【課題】抽出クロック信号の従属先切換時及びPLO自
走から復旧時において、出力クロック信号が位相変動を
起こさない低コストな抽出基準クロック信号の生成方法
及び装置を提供する。 【解決手段】抽出クロック切替回路と、抽出基準信号生
成回路と、第一位相同期発振器と、第m位相同期発振器
とを備え、前記抽出クロック切替回路において選択した
抽出クロック信号が断状態となった際に前記第一位相同
期発振器を自走せしめ、且つ前記第m位相同期発振器出
力に基づき抽出基準信号生成回路を駆動して周波数f2
のクロック信号を生成し、その後、他の伝送路からの抽
出クロック信号を選択し、該抽出クロック信号に基づい
て抽出基準信号生成回路を駆動し、且つ該抽出基準信号
生成回路出力に基づいて前記第一位相同期発振器を駆動
することにより、抽出クロック信号の切替えによる前記
第一位相同期発振器出力の位相変動を抑圧したこと。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は抽出基準クロック信
号生成方法及び装置に関し、特に伝送装置等の同期方式
が従属モードである時に、伝送路から抽出したクロック
信号を基に伝送装置内に分配するクロック信号を得るた
めの抽出基準クロック信号の生成方法及び装置に関す
る。
【0002】
【従来の技術】図2は、従来の抽出基準クロック信号の
生成方法を説明するための装置の構成を示す図であり、
抽出基準クロック信号を8kHzとした例である。同図
において、1は伝送路インターフェース盤であって、該
伝送路インターフェース盤1はクロック抽出回路1aと
抽出基準8k生成回路1bとからなる。クロック抽出回
路1aは伝送路(#1)から送られてくる受信信号に含
まれるクロック信号を抽出し、抽出基準8k生成回路1
bはクロック抽出回路1aにて抽出したクロック信号を
抽出基準クロック信号である8kHzとなるよう分周す
る機能を備える。同様の構成の伝送路インターフェース
盤2、3がそれぞれ伝送路(#2)乃至(#n)に対応
して設けられ、各伝送路インターフェース盤出力はクロ
ック盤8に供給されている。クロック盤8は伝送路イン
ターフェース盤1〜3より入力した複数の抽出基準8k
クロック信号から所望の信号を選択する抽出基準8k切
替回路4と、該抽出基準8k切替回路4出力に基づき、
伝送装置に必要な複数のクロック信号を生成する位相同
期発振器(以降、PLOと称す)5、6及び7を備え
る。
【0003】図2の動作を説明すると、伝送路インター
フェース盤1、2及び3に備えたクロック抽出回路1
a、2a及び3aは、伝送されてきた受信信号からパル
スの繰り返し成分を抽出し、該抽出されたクロック信号
は、抽出基準8k生成回路1b、2b及び3bにおいて
8kHzの装置内基準クロック信号を生成するために分
周され、抽出基準8k切替回路4に入力する。抽出基準
8k切替回路4においては、複数の伝送路インターフェ
ース盤1、2及び3から出力される抽出基準8kクロッ
ク信号の受信状態を監視し、定められた順序により正常
な抽出基準クロック信号を選択して出力する。選択され
た抽出基準8kクロック信号はPLO5に入力し、ジッ
ターのない安定なクロック信号が生成される。PLO5
が出力するクロック信号としては、装置内に必要な各種
クロック信号の他、PLO6、7に供給する装置8kク
ロック信号を出力する。PLO6、7はPLO5が出力
する装置8kクロック信号を入力信号とするため、PL
O6、7の出力クロック信号は、PLO5に位相同期し
ている。したがって、PLO5、6及び7の出力全ては
何れかの伝送路(#1〜#n)より抽出したクロック信
号に基づいて生成した抽出基準8kクロック信号に位相
同期することになる。PLO6、7は安定なクロック信
号を出力し、各種の用途に使用する。次に、選択された
抽出基準8kクロック信号が出力異常となると、抽出基
準8k切替回路4は他の伝送路インターフェース盤から
供給されている抽出基準8kクロック信号に切り替え
る。又、全ての抽出基準8kクロック信号が異常となる
と、PLO5は自走状態としてクロック信号を供給す
る。
【0004】
【発明が解決しようとする課題】各伝送路インターフェ
ース盤において生成する複数の抽出基準8kクロック信
号は各々非同期であるため抽出基準8kクロック信号の
切り替え時及びPLOの自走からの復旧時において、P
LOに入力する抽出基準8kクロック信号とPLOの出
力クロック信号との位相変動が大きくなる可能性があ
り、この時のPLOの同期引込み過程において送受信信
号の伝送に影響を与える可能性がある。そこで、前述し
た送受信信号の伝送への影響を避けるため、従来の抽出
基準クロック信号の生成方法に位相制御用回路を付加
し、各伝送路から抽出されたクロック信号に基づいて生
成される抽出基準8k生成回路出力の位相を一致させる
ことが行われる。図3は、従来の位相制御機能を付加し
た抽出基準クロック信号の生成方法を実施するための装
置の一例である。同図において、9は伝送路インターフ
ェース盤であって、該伝送路インターフェース盤9はク
ロック抽出回路9aと抽出基準8k生成回路9bと抽出
基準8k位相制御回路9cとからなる。クロック抽出回
路9aは伝送路(#1)から送られてくる受信信号から
クロック信号を抽出し、抽出基準8k生成回路9bはク
ロック抽出回路9aにて抽出したクロック信号を抽出基
準クロック信号である8kHzとなるよう分周する機能
を備える。また、抽出基準8k位相制御回路9cはクロ
ック盤15に供給される伝送路インターフェース盤9出
力の位相を制御するものである。同様の構成の伝送路イ
ンターフェース盤10、11がそれぞれ伝送路(#2)
乃至(#n)に対応して設けられ、各伝送路インターフ
ェース盤出力はクロック盤15に供給されている。クロ
ック盤15は抽出基準8k切替部12と伝送路インター
フェース盤制御部13とからなるクロック制御回路14
とPLO5〜7を備え、各伝送路インターフェース盤9
〜11の抽出基準8k生成回路出力を入力し、抽出基準
8k切替回路12にて所望の信号を選択すると共に、ク
ロック制御回路14により選択されていない伝送路イン
ターフェース盤の抽出基準8kクロック信号を現在選択
している伝送路インターフェース盤の抽出基準8kクロ
ック信号に位相同期させるよう伝送路インターフェース
盤制御部13より制御信号を各伝送路インターフェース
盤の抽出基準8k位相制御回路に送出することにより全
ての抽出基準8kクロック信号を現在選択されている抽
出基準8kクロック信号に位相同期させている。しかし
ながら、従来の位相制御用回路を付加した抽出基準クロ
ック信号の生成方法は、伝送路インターフェース盤全て
に制御回路9a乃至11cが必要となり、更にクロック
盤15から各伝送路インターフェース盤を制御するため
の配線も必要であり、回路規模が増大して装置コストが
増加するという問題があった。本発明は、上述したよう
な従来の抽出基準クロック信号の生成方法の問題を解決
するためになされたものであって、抽出クロック信号の
従属先切換時及びPLO自走から復旧時において、出力
クロック信号が位相変動を起こさない低コストな抽出基
準クロック信号の生成方法を提供することを目的とす
る。
【0005】
【課題を解決するための手段】上記目的を達成するため
本発明に係る請求項1記載の抽出基準クロック信号の生
成方法は、複数の伝送路から抽出した周波数f1のクロ
ック信号を一つ選択し、前記選択した抽出クロック信号
を分周して位相同期発振器の基準入力となる周波数f2
の抽出基準クロック信号を生成し、ここで、周波数f1
>>f2である、前記抽出基準クロック信号を第一の位
相同期発振器に入力し所望周波数のクロック信号を生成
し、前記第一位相同期発振器出力を第mの位相同期発振
器に入力して前記抽出基準クロック信号と同じ周波数の
送信クロック信号生成し、前記伝送路から抽出した抽出
クロック信号の出力が断となった時に第一位相同期発振
器を自走させると共に前記第m位相同期発振器が出力す
る送信クロック信号を前記抽出基準クロック信号生成手
段に入力し、前記抽出クロック信号復旧時は伝送路から
抽出した抽出クロック信号を前記抽出基準クロック信号
生成手段に入力すると共に前記第一位相同期発振器を自
走から復帰させることにより抽出クロック信号の障害時
に抽出基準クロック信号の位相変動を押さえた。本発明
に係る請求項2記載の抽出基準クロック信号生成装置
は、複数の伝送路から周波数f1の抽出クロック信号を
入力する抽出クロック切替回路と、前記抽出クロック切
替回路出力を分周し、周波数f2(f1>>f2)のク
ロック信号を生成する抽出基準信号生成回路と、抽出基
準信号生成回路出力に同期した周波数f2の信号を生成
する第一位相同期発振器と、第一位相同期発振器出力に
同期し、前記抽出クロック信号と同じ周波数f1の信号
を生成する第m位相同期発振器とを備え、前記抽出クロ
ック切替回路において選択した抽出クロック信号が断状
態となった際に前記第m位相同期発振器出力に基づき抽
出基準信号生成回路を駆動し、かつ、前記第一位相同期
発振器を自走せしめ、その後、他の伝送路からの抽出ク
ロック信号を選択し、該抽出クロック信号に基づいて抽
出基準信号生成回路を駆動し、且つ該抽出基準信号生成
回路出力に基づいて前記第一位相同期発振器を駆動し、
全ての伝送路からの抽出クロック信号が断状態となった
際に前記第m位相同期発振器出力に基づき抽出基準信号
生成回路を駆動し、かつ、前記第一位相同期発振器を自
走せしめ、その後、伝送路からの抽出クロック信号を選
択し、該抽出クロック信号に基づいて抽出基準信号生成
回路を駆動し、且つ該抽出基準信号生成回路出力に基づ
いて前記第一位相同期発振器を駆動することにより、抽
出クロック信号の切替えによる前記第一位相同期発振器
出力の位相変動を抑圧した。本発明に係る請求項3記載
の抽出基準クロック信号生成装置、前記抽出クロック信
号は1.544MHzの信号であり、前記基準信号生成
回路出力は8kHzの信号である。
【0006】
【発明の実施の形態】以下、図示した実施例に基づいて
本発明を詳細に説明する。図1は本発明による抽出基準
クロック信号の生成方法を実施するための装置構成の一
実施例を示す図であり、抽出基準クロック信号を8kH
zとした場合である。同図に示すように、各伝送路から
送られてくる受信信号からクロック信号を抽出するクロ
ック抽出回路16a、17a及び18aを夫々備えた複
数の伝送路インターフェース盤16、17及び18と、
各伝送路インターフェース盤からの抽出クロック信号を
入力するクロック盤22とを備える。クロック盤22は
入力した複数のクロック信号を選択する抽出クロック切
替回路19と、選択した抽出クロック信号を分周して抽
出基準8kクロック信号(抽出基準クロック信号)を生
成する抽出基準8k生成回路20(抽出基準信号生成回
路)と、クロック抽出動作障害時に回路の切り離し動作
をする切替手段であるスイッチ21と、生成された抽出
基準8kクロック信号を基に抽出基準8kクロック信号
に位相同期した安定な各種クロック信号を生成し伝送装
置内に分配するPLO5と、PLO5の出力信号に位相
同期して伝送装置に必要な各種のクロック信号を生成し
伝送装置内に分配するPLO6と、同じくPLO5の出
力信号に位相同期して、各伝送路インターフェース盤よ
り抽出されるクロック信号と同じ周波数のクロック信号
を生成するPLO7とを備える。
【0007】図1の動作を説明すると、先ず、伝送路側
の伝送速度は複数伝送路全て同一伝送速度とし、伝送路
インターフェース盤16、17及び18に備えたクロッ
ク抽出回路16a、17a及び18aにおいて、伝送さ
れてきた受信信号からパルスの繰り返し成分を抽出しク
ロック信号とする。この時、複数の伝送路から抽出され
た抽出クロック信号は、夫々非同期である。各伝送路イ
ンターフェース盤(16、17、18)のクロック抽出
回路(16a、17a、18a)にて抽出されたクロッ
ク信号は、抽出クロック切替回路19に入力し、複数の
抽出クロック信号から決められた手順に従って一つの抽
出クロック信号が選択される。選択された抽出クロック
信号は分周回路からなる抽出基準8k生成回路20に入
力し、PLO5の基準クロック信号となる抽出基準8k
クロック信号を生成する。なお、伝送路からの受信信号
より抽出する抽出クロック信号は1.544Mb/s等
のようにPLO5の基準クロック信号となる抽出基準8
kクロック信号に比べて高い周波数である。抽出基準8
k生成回路20の出力はスイッチ21を介してPLO5
に入力する。スイッチ21は抽出クロック切替回路19
において選択している抽出クロック信号の出力が断とな
った時に回路を切り離すためのものであり、スイッチ2
1の制御は抽出クロック切替回路19により行われる。
抽出基準8kクロック信号を入力したPLO5は、抽出
基準8kクロック信号に位相同期した各種のクロック信
号を生成する。PLO5が出力する装置8kクロック信
号はPLO6及び7の基準クロック信号として用いら
れ、PLO6及びPLO7が出力する各種クロック信号
はPLO5の出力クロック信号に位相同期している。し
たがって、PLO5、6及び7が出力する安定した各種
クロック信号は全て抽出基準8k生成回路20出力信号
に位相同期する。PLO7は伝送路インターフェース盤
より抽出される抽出クロック信号、例えば、1.544
Mb/sの送信クロック信号を出力し伝送装置の送信部
において使用すると共に、抽出クロック切替回路19を
介して選択している伝送路インターフェース盤からの抽
出クロック信号の出力が断となった時に抽出基準8k生
成回路20に送信クロック信号を供給する機能を備えて
いる。
【0008】安定した各種クロック信号を生成するPL
O5、6及び7は位相同期回路により構成する。位相同
期回路の動作を説明すると、位相同期回路の出力信号の
位相と入力信号の位相とを比較し、二つの信号の位相差
に応じた電圧を発生させ、発生した電圧により電圧制御
発振器の周波数を制御し位相同期回路の出力信号と入力
信号との位相を同期させるものである。又、基準クロッ
ク信号となる位相同期回路の入力信号が断となると、位
相同期回路は定められた周波数により自走する。又、位
相同期回路に備えた電圧制御発振器の出力周波数及び分
周比を可変することにより各種のクロック信号が生成で
きる。
【0009】次に、抽出クロック切替回路19におい
て、選択している伝送路インターフェース盤が出力する
抽出クロック信号が断となったことを検出すると、抽出
クロック切替回路19は、先ず、PLO7が出力してい
る送信クロック信号を抽出基準8k生成回路20に入力
すると共にスイッチ21を制御し、その接点を開放にす
る。したがって、PLO5は自走状態となる。この状態
の時、抽出基準8k生成回路20はPLO7が出力する
送信クロック信号により動作しているので、その出力は
自走しているPLO5が出力するクロック信号と位相同
期しており、そのまま待機状態とする。その間、抽出ク
ロック切替回路19は次の正常な従属先を探査し、該当
する伝送路インターフェース盤を検出するとその抽出ク
ロック信号を選択し、抽出基準8k生成回路20に抽出
クロック信号を入力する。更に、抽出クロック切替回路
19はスイッチ21を制御してその接点を閉じ、抽出基
準8k生成回路20の出力をPLO5に入力し、PLO
5を自走状態から復旧させる。以上の手順により抽出ク
ロック切替回路19による抽出クロック信号の選択切り
替えが終了するが、PLO5に入力する抽出基準8kク
ロック信号に比べて各伝送路インターフェース盤及びP
LO7から供給される抽出クロック信号は遥かに高い周
波数であるので、抽出クロック切替回路19において抽
出クロック信号を切り替えても抽出基準8k生成回路に
て生成される抽出基準8kクロック信号の位相変動は生
じることなく、したがって、PLO5、6及び7が出力
する各種クロックの位相変動も発生せず、送受信信号の
伝送に影響を与えることはない。
【0010】一方、伝送路インターフェース盤が出力す
る抽出クロック信号が全て断となった場合、抽出クロッ
ク切替回路19はPLO7が出力する送信クロック信号
を選択し抽出基準8k生成回路20に出力すると共に、
スイッチ21を制御してその接点を開放しPLO5を自
走状態とする。この状態の時、抽出基準8k生成回路2
0はPLO7が出力する送信クロックに位相同期してい
ることから、PLO5とも位相同期しており、この状態
にて抽出クロック信号が検出されるまで待機する。次
に、抽出クロック切替回路19が何れかの伝送路インタ
ーフェース盤から抽出クロック信号を検出するとクロッ
ク信号選択状態となり、選択した抽出クロック信号を抽
出基準8k生成回路20に入力した後、スイッチ21を
制御してその接点を閉じ、抽出基準8kクロック信号を
PLO5に入力し、PLO5を自走状態から復旧させ
る。従って、抽出基準8k生成回路20の入力信号がP
LO7出力から何れかの伝送路インターフェース盤出力
に切り替わっても、抽出基準8k生成回路20の出力は
位相変動を生じず、かつ伝送路インターフェース盤より
供給された抽出クロック信号に基づき生成した抽出基準
8kクロック信号にPLO5、6及び7が出力する全て
の出力クロック信号が位相同期することになる。この抽
出クロック信号の選択動作においても前述と同様、送受
信信号の伝送に影響を与えることはない。
【0011】
【発明の効果】請求項1、2及び3記載の発明は、伝送
路から入力する周波数f1の抽出クロック信号のうち、
選択した信号が異常となった場合に、周波数f2(f1
>>f2)の抽出基準信号生成回路出力に基づいて駆動
されていた第一位相同期発振器を自走せしめ、さらに該
第一位相同期発振器に同期して駆動されている第m位相
同期発振器の周波数f1の出力を抽出基準信号生成回路
に供給すると共に、他の抽出クロック信号を選択した
後、該抽出クロック信号を前記抽出基準信号生成回路に
供給し、該抽出基準信号生成回路出力に基づいて第一位
相同期発振器を駆動することにより、伝送路からの抽出
クロック信号が異常となった場合でも特別な位相制御回
路を付加することなく抽出基準信号生成回路出力の位相
変動を防ぎ、伝送装置の低コスト化、性能向上に大きな
効果を発揮する。
【図面の簡単な説明】
【図1】本発明による抽出基準クロック信号の生成方法
を実現するための装置の一実施例を示す図である。
【図2】従来の抽出基準クロック信号の生成方法を実現
するための装置の構成を示す図である。
【図3】従来の位相制御機能を付加した抽出基準クロッ
ク信号の生成方法を実現するための装置の構成を示す図
である。
【符号の説明】
5、6、7・・PLO、 16、17、18・・伝送路インターフェース盤、 16a、17a、18a・・クロック抽出回路、 19・・抽出クロック切替回路、 20・・抽出基準8k生成回路、 21・・スイッチ、 22・・クロック盤

Claims (3)

    【特許請求の範囲】
  1. 【請求項1】複数の伝送路から抽出したクロック信号を
    基にして伝送装置内に分配するクロック信号を得るため
    の抽出基準クロック信号生成方法において、 複数の伝送路から抽出した周波数f1のクロック信号を
    一つ選択し、前記選択した抽出クロック信号を分周して
    周波数f2の抽出基準クロック信号を生成し、ここで、
    周波数f1>>f2である、 前記抽出基準クロック信号を第一の位相同期発振器に入
    力し所望周波数のクロック信号を生成し、 前記第一位相同期発振器出力を第mの位相同期発振器に
    入力して前記抽出基準クロック信号と同じ周波数f1の
    送信クロック信号生成し、 前記伝送路から抽出した抽出クロック信号の出力が断と
    なった時に第一位相同期発振器を自走させると共に前記
    第m位相同期発振器が出力する送信クロック信号を前記
    抽出基準クロック信号生成手段に入力し、該送信クロッ
    ク信号を分周して周波数f2の抽出基準クロック信号を
    生成し、 前記抽出クロック信号復旧時は伝送路から抽出した抽出
    クロック信号を前記抽出基準クロック信号生成手段に入
    力すると共に該抽出基準クロック信号生成手段出力に基
    づいて前記第一位相同期発振器を駆動することにより抽
    出クロック信号の障害時に抽出基準クロック信号の位相
    変動を押さえたことを特徴とする抽出基準クロック信号
    の生成方法。
  2. 【請求項2】複数の伝送路から抽出したクロック信号を
    基にして伝送装置内に分配するクロック信号を得るため
    の抽出基準クロック信号生成装置において、 複数の伝送路から周波数f1の抽出クロック信号を入力
    する抽出クロック切替回路と、 前記抽出クロック切替回路出力を分周し、周波数f2
    (f1>>f2)のクロック信号を生成する抽出基準信
    号生成回路と、 抽出基準信号生成回路出力に同期した所望の信号を生成
    する第一位相同期発振器と、 第一位相同期発振器出力に同期し、前記抽出クロック信
    号と同じ周波数f1の信号を生成する第m位相同期発振
    器とを備え、 前記抽出クロック切替回路において選択した抽出クロッ
    ク信号が断状態となった際に前記第一位相同期発振器を
    自走せしめ、且つ前記第m位相同期発振器出力に基づき
    抽出基準信号生成回路を駆動して周波数f2のクロック
    信号を生成し、その後、他の伝送路からの抽出クロック
    信号を選択し、該抽出クロック信号に基づいて抽出基準
    信号生成回路を駆動し、且つ該抽出基準信号生成回路出
    力に基づいて前記第一位相同期発振器を駆動し、 また、全ての伝送路からの抽出クロック信号が断状態と
    なった際に前記第一位相同期発振器を自走せしめ、且つ
    前記第m位相同期発振器出力に基づき抽出基準信号生成
    回路を駆動し、その後、伝送路からの抽出クロック信号
    を選択し、該抽出クロック信号に基づいて抽出基準信号
    生成回路を駆動し、且つ該抽出基準信号生成回路出力に
    基づいて前記第一位相同期発振器を駆動することによ
    り、抽出クロック信号の切替えによる前記第一位相同期
    発振器出力の位相変動を抑圧したことを特徴とする抽出
    基準クロック信号生成装置。
  3. 【請求項3】前記抽出クロック信号は1.544MHz
    の信号であり、前記基準信号生成回路出力は8kHzの
    信号であることを特徴とする請求項2記載の抽出基準ク
    ロック信号生成装置。
JP11176174A 1999-06-23 1999-06-23 抽出基準クロック信号生成方法及び装置 Pending JP2001007792A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP11176174A JP2001007792A (ja) 1999-06-23 1999-06-23 抽出基準クロック信号生成方法及び装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP11176174A JP2001007792A (ja) 1999-06-23 1999-06-23 抽出基準クロック信号生成方法及び装置

Publications (1)

Publication Number Publication Date
JP2001007792A true JP2001007792A (ja) 2001-01-12

Family

ID=16008967

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11176174A Pending JP2001007792A (ja) 1999-06-23 1999-06-23 抽出基準クロック信号生成方法及び装置

Country Status (1)

Country Link
JP (1) JP2001007792A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100395503B1 (ko) * 2001-06-08 2003-08-25 주식회사 하이닉스반도체 무선 네트워크 제어기 내의 망 동기용 기준 클럭 발생장치 및 그 방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100395503B1 (ko) * 2001-06-08 2003-08-25 주식회사 하이닉스반도체 무선 네트워크 제어기 내의 망 동기용 기준 클럭 발생장치 및 그 방법

Similar Documents

Publication Publication Date Title
US5059925A (en) Method and apparatus for transparently switching clock sources
JP2001007792A (ja) 抽出基準クロック信号生成方法及び装置
KR100328757B1 (ko) 전송시스템의 클럭신호 전환에 의한 오류방지 장치
JP2988410B2 (ja) クロック同期化システム
JP3253514B2 (ja) Pll回路におけるクロック生成回路
JP2000106565A (ja) バス接続拡張方式におけるネットワーク同期および無瞬断クロック切替方式
JP2978884B1 (ja) クロック交絡分配装置
JPH07177025A (ja) 二重化位相同期方式
JPH10290158A (ja) 二重化位相同期装置
JP2949310B2 (ja) クロック供給装置及び通信ネットワークシステム
JP2962255B2 (ja) クロック系の冗長構成における位相制御方式
JPH0267820A (ja) 標準周波数クロック発生装置
JPH04360431A (ja) ディジタル通信網の網同期方式
JP2918943B2 (ja) 位相同期回路
JP2715886B2 (ja) 通信装置
JP4362947B2 (ja) 冗長系装置
KR101408919B1 (ko) 통신시스템에서의 프레임 싱크 트래킹 장치 및 방법
JP3099953B2 (ja) 同期回路
JPS61259357A (ja) 共通バス制御方式
JPH05300008A (ja) Pll回路
JP2929837B2 (ja) 信号同期回路
JP2000278261A (ja) Isdn接続装置
JPH05136778A (ja) クロツク供給方法
JP2000114965A (ja) クロック発生回路
JPH0833072A (ja) 冗長構成ディジタル回路の制御システム

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20050719