JP2001007274A - 樹脂封止型半導体装置とそれに用いられる回路部材および回路部材の製造方法 - Google Patents
樹脂封止型半導体装置とそれに用いられる回路部材および回路部材の製造方法Info
- Publication number
- JP2001007274A JP2001007274A JP17174899A JP17174899A JP2001007274A JP 2001007274 A JP2001007274 A JP 2001007274A JP 17174899 A JP17174899 A JP 17174899A JP 17174899 A JP17174899 A JP 17174899A JP 2001007274 A JP2001007274 A JP 2001007274A
- Authority
- JP
- Japan
- Prior art keywords
- circuit member
- semiconductor device
- terminal portion
- resin
- terminals
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 135
- 238000007747 plating Methods 0.000 claims abstract description 49
- 239000011347 resin Substances 0.000 claims abstract description 17
- 229920005989 resin Polymers 0.000 claims abstract description 17
- 238000000034 method Methods 0.000 claims abstract description 15
- 238000004519 manufacturing process Methods 0.000 claims description 23
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 claims description 22
- 229910052709 silver Inorganic materials 0.000 claims description 22
- 239000004332 silver Substances 0.000 claims description 22
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims description 19
- 239000000463 material Substances 0.000 claims description 18
- 229910052737 gold Inorganic materials 0.000 claims description 17
- 239000010931 gold Substances 0.000 claims description 17
- 238000007789 sealing Methods 0.000 claims description 12
- 238000005530 etching Methods 0.000 claims description 11
- 239000007769 metal material Substances 0.000 claims description 6
- 239000000758 substrate Substances 0.000 claims description 5
- 239000000725 suspension Substances 0.000 claims description 3
- 230000010354 integration Effects 0.000 abstract description 5
- 238000010586 diagram Methods 0.000 description 10
- 229910000679 solder Inorganic materials 0.000 description 5
- 239000007788 liquid Substances 0.000 description 4
- 229910052751 metal Inorganic materials 0.000 description 4
- 239000002184 metal Substances 0.000 description 4
- PXHVJJICTQNCMI-UHFFFAOYSA-N nickel Substances [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 4
- 239000000243 solution Substances 0.000 description 4
- 238000005507 spraying Methods 0.000 description 4
- 239000000956 alloy Substances 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 229910000881 Cu alloy Inorganic materials 0.000 description 2
- 229910000640 Fe alloy Inorganic materials 0.000 description 2
- 229910021578 Iron(III) chloride Inorganic materials 0.000 description 2
- KDLHZDBZIXYQEI-UHFFFAOYSA-N Palladium Chemical compound [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 description 2
- 229910045601 alloy Inorganic materials 0.000 description 2
- 239000007864 aqueous solution Substances 0.000 description 2
- RBTARNINKXHZNM-UHFFFAOYSA-K iron trichloride Chemical compound Cl[Fe](Cl)Cl RBTARNINKXHZNM-UHFFFAOYSA-K 0.000 description 2
- 238000000465 moulding Methods 0.000 description 2
- KMUONIBRACKNSN-UHFFFAOYSA-N potassium dichromate Chemical compound [K+].[K+].[O-][Cr](=O)(=O)O[Cr]([O-])(=O)=O KMUONIBRACKNSN-UHFFFAOYSA-N 0.000 description 2
- 239000007921 spray Substances 0.000 description 2
- 238000004381 surface treatment Methods 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 239000005018 casein Substances 0.000 description 1
- BECPQYXYKAMYBN-UHFFFAOYSA-N casein, tech. Chemical compound NCCCCC(C(O)=O)N=C(O)C(CC(O)=O)N=C(O)C(CCC(O)=N)N=C(O)C(CC(C)C)N=C(O)C(CCC(O)=O)N=C(O)C(CC(O)=O)N=C(O)C(CCC(O)=O)N=C(O)C(C(C)O)N=C(O)C(CCC(O)=N)N=C(O)C(CCC(O)=N)N=C(O)C(CCC(O)=N)N=C(O)C(CCC(O)=O)N=C(O)C(CCC(O)=O)N=C(O)C(COP(O)(O)=O)N=C(O)C(CCC(O)=N)N=C(O)C(N)CC1=CC=CC=C1 BECPQYXYKAMYBN-UHFFFAOYSA-N 0.000 description 1
- 235000021240 caseins Nutrition 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 238000005238 degreasing Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000003475 lamination Methods 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 239000005022 packaging material Substances 0.000 description 1
- 229910052763 palladium Inorganic materials 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 239000011295 pitch Substances 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
- 230000000007 visual effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】
【課題】 高集積化、小型化が可能であり回路基板への
実装時の位置合わせが容易な樹脂封止型半導体装置とそ
れに用いられる回路部材等を提供する。 【解決手段】 本発明の樹脂封止型半導体装置１００
は、半導体素子の端子と電気的に結線するための内部端
子部１３２と、外部回路への接続のための外部端子部１
３４とがその表裏に相対するように一体的に設けられた
複数個の端子部を、内部端子部同士と外部端子部同士が
略同一平面内にあって配列するように、それぞれ互いに
電気的に独立して配置し、且つ端子部の内部端子部と半
導体素子の端子１１１とを電気的に接続し、端子部の一
部を外部に露出して樹脂封止した半導体装置において、
外部端子部と表裏の関係で相対する内部端子部表面の、
樹脂封止される領域の外側の露出部に、位置合わせ用マ
ーク１８０がめっき法にて形成されていることを特徴と
する。このような半導体装置に用いる回路部材は通常の
リードフレームと同様な方法で製造することができる。
実装時の位置合わせが容易な樹脂封止型半導体装置とそ
れに用いられる回路部材等を提供する。 【解決手段】 本発明の樹脂封止型半導体装置１００
は、半導体素子の端子と電気的に結線するための内部端
子部１３２と、外部回路への接続のための外部端子部１
３４とがその表裏に相対するように一体的に設けられた
複数個の端子部を、内部端子部同士と外部端子部同士が
略同一平面内にあって配列するように、それぞれ互いに
電気的に独立して配置し、且つ端子部の内部端子部と半
導体素子の端子１１１とを電気的に接続し、端子部の一
部を外部に露出して樹脂封止した半導体装置において、
外部端子部と表裏の関係で相対する内部端子部表面の、
樹脂封止される領域の外側の露出部に、位置合わせ用マ
ーク１８０がめっき法にて形成されていることを特徴と
する。このような半導体装置に用いる回路部材は通常の
リードフレームと同様な方法で製造することができる。
Description
【０００１】
【発明の属する技術分野】本発明は、樹脂封止型半導体
装置およびそれに使用する回路部材等に関する。詳しく
は半導体装置の樹脂封止された領域の外側に回路基板に
位置合わせする際に使用する位置合わせ用マークがめっ
き法にて形成されていることを特徴とする樹脂封止型半
導体装置とそれに用いられる回路部材等に関する。
装置およびそれに使用する回路部材等に関する。詳しく
は半導体装置の樹脂封止された領域の外側に回路基板に
位置合わせする際に使用する位置合わせ用マークがめっ
き法にて形成されていることを特徴とする樹脂封止型半
導体装置とそれに用いられる回路部材等に関する。
【０００２】
【従来の技術】近年、半導体装置は、高集積化、小型化
技術の進歩と電子機器の高性能化と軽薄短小化の傾向
（時流）から、ＬＳＩのＡＳＩＣに代表されるように、
ますます高集積かつ高機能化されてきている。これに伴
い、リードフレームを用いた封止型の半導体装置プラス
チックパッケージにおいても、その開発傾向がＳＯＪ
（Ｓｍａｌｌ Ｏｕｔｌｉｎｅ Ｊ−Ｌｅａｄｅｄ Ｐ
ａｃｋａｇｅ）のような表面実装型のパッケージを経
て、ＴＳＯＰ（Ｔｈｉｎ Ｓｍａｌｌ Ｏｕｔｌｉｎｅ
Ｐａｃｋａｇｅ）の開発による薄型化を主軸としたパ
ッケージの小型化へ、さらにはパッケージ内部の３次元
によるチップ収納効率向上を目的としたＬＯＣ（Ｌｅａ
ｄ Ｏｎ Ｃｈｉｐ）の構造へと進展してきた。しか
し、樹脂封止型半導体装置パッケージには、高集積化、
高機能化とともに、さらに一層の多ピン化、薄型化、小
型化が求められており、上記従来のパッケージにおいて
もチップ外周部分のリードの引き回しがあるため、パッ
ケージの小型化に限界が見えてきた。
技術の進歩と電子機器の高性能化と軽薄短小化の傾向
（時流）から、ＬＳＩのＡＳＩＣに代表されるように、
ますます高集積かつ高機能化されてきている。これに伴
い、リードフレームを用いた封止型の半導体装置プラス
チックパッケージにおいても、その開発傾向がＳＯＪ
（Ｓｍａｌｌ Ｏｕｔｌｉｎｅ Ｊ−Ｌｅａｄｅｄ Ｐ
ａｃｋａｇｅ）のような表面実装型のパッケージを経
て、ＴＳＯＰ（Ｔｈｉｎ Ｓｍａｌｌ Ｏｕｔｌｉｎｅ
Ｐａｃｋａｇｅ）の開発による薄型化を主軸としたパ
ッケージの小型化へ、さらにはパッケージ内部の３次元
によるチップ収納効率向上を目的としたＬＯＣ（Ｌｅａ
ｄ Ｏｎ Ｃｈｉｐ）の構造へと進展してきた。しか
し、樹脂封止型半導体装置パッケージには、高集積化、
高機能化とともに、さらに一層の多ピン化、薄型化、小
型化が求められており、上記従来のパッケージにおいて
もチップ外周部分のリードの引き回しがあるため、パッ
ケージの小型化に限界が見えてきた。
【０００３】本願発明者らは、かかる要請に応えるべ
く、特願平９−９７８８５号、特願平９−２０１００１
号（特開平１０−３３５５６６号公報）において、リー
ドフレームを用いたエリアアレイ型の樹脂封止型半導体
装置およびそれに用いる回路部材等を提案している。し
かしながら、当該出願にかかる半導体装置は、半導体装
置をマザーボード（基板）に実装する際に、外部端子電
極が表面からは視認できない半導体装置裏面に形成され
ているため、ボード側の端子と、半導体装置の外部端子
電極を、相対的に位置合わせすることがきわめて困難で
あるという問題がある。
く、特願平９−９７８８５号、特願平９−２０１００１
号（特開平１０−３３５５６６号公報）において、リー
ドフレームを用いたエリアアレイ型の樹脂封止型半導体
装置およびそれに用いる回路部材等を提案している。し
かしながら、当該出願にかかる半導体装置は、半導体装
置をマザーボード（基板）に実装する際に、外部端子電
極が表面からは視認できない半導体装置裏面に形成され
ているため、ボード側の端子と、半導体装置の外部端子
電極を、相対的に位置合わせすることがきわめて困難で
あるという問題がある。
【０００４】ここで、本発明の理解の容易のため、上記
特開平１０−３３５５６６号公報に開示される樹脂封止
型半導体装置、回路部材について説明する。図５は、上
記先行技術における樹脂封止型半導体装置の例を示す。
図５（Ａ）はその第１の例の概略断面図であり、１００
は樹脂封止型半導体装置である。半導体素子１１０はダ
イアタッチ材１１５を介してダイパッド１２０に搭載さ
れている。複数個の端子部１３０が半導体素子の両側辺
に沿って配列されており、各端子部１３０の上面は内部
端子部１３２となっており、銀めっきを施して良好な導
通性が確保されている。当該銀めっき部１６０はワイヤ
１４０により半導体素子の端子（パッド）１１１に接続
する。端子部１３０の下面は外部端子部となっていて、
回路基板（マザーボード）に実装する際の接続端子とな
る。半導体素子１１０とワイヤ結線部および端子部１３
０の側辺を除く部分は封止用樹脂１５０により樹脂封止
されている。図５（Ｂ）は、図５（Ａ）の半導体装置の
内部を透視した斜視図である。模式的な図であり数個の
端子部１３０が図示されるのみであるが、実際には数十
個の端子部が配列されることが多い。図のように複数個
の端子部１３０が半導体素子１１０の両側辺に沿って配
列しており、半導体素子の端子（パッド）１１１と内部
端子部の銀めっき部分とがワイヤ１４０によりボンディ
ングされている。図５（Ｃ）は、第２の例の概略断面図
である。この場合は半導体装置１００Ａは第１の例の半
導体装置１００の外部に露出した外部端子部の面１３４
Ａに半田からなる外部電極１７０を設けたものであり、
回路基板に実装する際には、半田を溶解、固化して外部
端子部１３４が外部回路と電気的に接続される。
特開平１０−３３５５６６号公報に開示される樹脂封止
型半導体装置、回路部材について説明する。図５は、上
記先行技術における樹脂封止型半導体装置の例を示す。
図５（Ａ）はその第１の例の概略断面図であり、１００
は樹脂封止型半導体装置である。半導体素子１１０はダ
イアタッチ材１１５を介してダイパッド１２０に搭載さ
れている。複数個の端子部１３０が半導体素子の両側辺
に沿って配列されており、各端子部１３０の上面は内部
端子部１３２となっており、銀めっきを施して良好な導
通性が確保されている。当該銀めっき部１６０はワイヤ
１４０により半導体素子の端子（パッド）１１１に接続
する。端子部１３０の下面は外部端子部となっていて、
回路基板（マザーボード）に実装する際の接続端子とな
る。半導体素子１１０とワイヤ結線部および端子部１３
０の側辺を除く部分は封止用樹脂１５０により樹脂封止
されている。図５（Ｂ）は、図５（Ａ）の半導体装置の
内部を透視した斜視図である。模式的な図であり数個の
端子部１３０が図示されるのみであるが、実際には数十
個の端子部が配列されることが多い。図のように複数個
の端子部１３０が半導体素子１１０の両側辺に沿って配
列しており、半導体素子の端子（パッド）１１１と内部
端子部の銀めっき部分とがワイヤ１４０によりボンディ
ングされている。図５（Ｃ）は、第２の例の概略断面図
である。この場合は半導体装置１００Ａは第１の例の半
導体装置１００の外部に露出した外部端子部の面１３４
Ａに半田からなる外部電極１７０を設けたものであり、
回路基板に実装する際には、半田を溶解、固化して外部
端子部１３４が外部回路と電気的に接続される。
【０００５】図６は、上記先行技術における樹脂封止型
半導体装置の他の例を示す。図６（Ａ）は、その第３の
例の概略断面図であり、２００は樹脂封止型半導体装置
である。半導体素子２１０はダイアタッチ材２１５を介
してリード２２５に搭載されている点を除けば、第１の
例と同様である。図６（Ｂ）は、図６（Ａ）の半導体装
置の内部を透視した斜視図である。模式的な図であるこ
とも図５（Ｂ）と同様である。半導体素子２１０はリー
ド２２５上にダイアタッチ材２１５により搭載されてい
る。図６（Ｃ）は、第４の例の概略断面図である。この
場合は半導体装置２００Ａは第３の例の半導体装置２０
０の外部に露出した外部端子部の面２３４Ａに半田から
なる外部電極２７０を設けたものであり、第２の例の半
導体装置と同様である。
半導体装置の他の例を示す。図６（Ａ）は、その第３の
例の概略断面図であり、２００は樹脂封止型半導体装置
である。半導体素子２１０はダイアタッチ材２１５を介
してリード２２５に搭載されている点を除けば、第１の
例と同様である。図６（Ｂ）は、図６（Ａ）の半導体装
置の内部を透視した斜視図である。模式的な図であるこ
とも図５（Ｂ）と同様である。半導体素子２１０はリー
ド２２５上にダイアタッチ材２１５により搭載されてい
る。図６（Ｃ）は、第４の例の概略断面図である。この
場合は半導体装置２００Ａは第３の例の半導体装置２０
０の外部に露出した外部端子部の面２３４Ａに半田から
なる外部電極２７０を設けたものであり、第２の例の半
導体装置と同様である。
【０００６】図７、図８は、上記先行技術における樹脂
封止型半導体装置に使用する回路部材の例を示す図であ
る。図７の回路部材３００は、前記した第１の例および
第２の例の半導体装置の作製に用いられるものである。
この場合は、図７（Ａ）のように半導体素子を搭載する
ダイパッド３２０を有し、その両側辺に配列した複数個
の端子部３３０を有し、それらのそれぞれが外枠部３７
０に連結して一体の回路部材を形成している。半導体装
置を製造する場合は樹脂モールド後、図中の点線枠の位
置で切断して単位の半導体装置とする。従って、３５２
は外枠との接続リードとなる部分である。図７（Ｂ）
は、図７（Ａ）のＣ１−Ｃ２線に沿った回路部材３００
の断面を示す図であるが、一般的にはエッチング特性か
ら図７（Ｃ）の断面形状となるのが通例である。この場
合は、ダイパッド３２０は端子部３３０より薄肉に形成
されているが特にそれに限られるものではない。端子部
は内部端子部３３２と外部端子部３３４とから構成され
ている。図８の回路部材３０５は、前記した第３の例お
よび第４の例の半導体装置の作製に用いられるものであ
る。この場合は、図８（Ａ）のように半導体素子を搭載
するダイパッドを有さず、その両側辺に配列した複数個
の端子部３３０から内側に向かって伸びたリード３２５
上に半導体素子を搭載することになる。図８（Ｂ）は、
図８（Ａ）のＣ３−Ｃ４線に沿った回路部材３０５の断
面を示す図であるが、一般的にはエッチング特性から図
８（Ｃ）の断面形状となるのが通例である。その他の内
容は図７の場合と同様である。
封止型半導体装置に使用する回路部材の例を示す図であ
る。図７の回路部材３００は、前記した第１の例および
第２の例の半導体装置の作製に用いられるものである。
この場合は、図７（Ａ）のように半導体素子を搭載する
ダイパッド３２０を有し、その両側辺に配列した複数個
の端子部３３０を有し、それらのそれぞれが外枠部３７
０に連結して一体の回路部材を形成している。半導体装
置を製造する場合は樹脂モールド後、図中の点線枠の位
置で切断して単位の半導体装置とする。従って、３５２
は外枠との接続リードとなる部分である。図７（Ｂ）
は、図７（Ａ）のＣ１−Ｃ２線に沿った回路部材３００
の断面を示す図であるが、一般的にはエッチング特性か
ら図７（Ｃ）の断面形状となるのが通例である。この場
合は、ダイパッド３２０は端子部３３０より薄肉に形成
されているが特にそれに限られるものではない。端子部
は内部端子部３３２と外部端子部３３４とから構成され
ている。図８の回路部材３０５は、前記した第３の例お
よび第４の例の半導体装置の作製に用いられるものであ
る。この場合は、図８（Ａ）のように半導体素子を搭載
するダイパッドを有さず、その両側辺に配列した複数個
の端子部３３０から内側に向かって伸びたリード３２５
上に半導体素子を搭載することになる。図８（Ｂ）は、
図８（Ａ）のＣ３−Ｃ４線に沿った回路部材３０５の断
面を示す図であるが、一般的にはエッチング特性から図
８（Ｃ）の断面形状となるのが通例である。その他の内
容は図７の場合と同様である。
【０００７】しかし、上記先行技術（特開平１０−３３
５５６６号公報）のような樹脂封止型半導体装置をマザ
ーボードに実装する場合、半導体装置の外縁は、モール
ド封止時の位置ずれ、即ち治具孔の径や位置の公差の分
だけ、ばらつくのが現状であるため、半導体装置の外縁
を用いて、外部電極の微細なピッチのエリアアレイ型の
半導体装置を実装することは著るしく困難であり、ハー
フミラーを使用して位置合わせする等の特殊な実装技術
が必要となっていた。
５５６６号公報）のような樹脂封止型半導体装置をマザ
ーボードに実装する場合、半導体装置の外縁は、モール
ド封止時の位置ずれ、即ち治具孔の径や位置の公差の分
だけ、ばらつくのが現状であるため、半導体装置の外縁
を用いて、外部電極の微細なピッチのエリアアレイ型の
半導体装置を実装することは著るしく困難であり、ハー
フミラーを使用して位置合わせする等の特殊な実装技術
が必要となっていた。
【０００８】
【発明が解決しようとする課題】上述のように、樹脂封
止型半導体装置パッケージには、高集積化、高機能化と
ともに更に一層の多ピン化、薄型化、小型化が求められ
ている。本発明はこのような状況のもと、半導体装置の
回路基板への実装面積を低減でき、なおかつ、マザーボ
ードに実装する際も、半導体装置の外部電極と、マザー
ボード側の電極との相対的な位置合わせが容易にできる
樹脂封止型半導体装置とこれに用いられる回路部材等を
提供すべく上記先行技術を改良してなされたものであ
る。
止型半導体装置パッケージには、高集積化、高機能化と
ともに更に一層の多ピン化、薄型化、小型化が求められ
ている。本発明はこのような状況のもと、半導体装置の
回路基板への実装面積を低減でき、なおかつ、マザーボ
ードに実装する際も、半導体装置の外部電極と、マザー
ボード側の電極との相対的な位置合わせが容易にできる
樹脂封止型半導体装置とこれに用いられる回路部材等を
提供すべく上記先行技術を改良してなされたものであ
る。
【０００９】
【課題を解決するための手段】すなわち、上記課題を解
決するための本発明の半導体装置は、半導体素子の端子
と電気的に結線するための内部端子部と、外部回路への
接続のための外部端子部とがその表裏に相対するように
一体的に設けられた複数個の端子部を、内部端子部同士
と外部端子部同士が略同一平面内にあって配列するよう
に、それぞれ互いに電気的に独立して配置し、且つ端子
部の内部端子部と半導体素子の端子とを電気的に接続
し、端子部の一部を外部に露出して樹脂封止した半導体
装置において、外部端子部と表裏の関係で相対する内部
端子部表面の、樹脂封止される領域の外側の露出部に、
位置合わせ用マークがめっき法にて形成されていること
を特徴とする樹脂封止型半導体装置、にある。かかる半
導体装置であるため、基板への実装を容易確実に行うこ
とができる。
決するための本発明の半導体装置は、半導体素子の端子
と電気的に結線するための内部端子部と、外部回路への
接続のための外部端子部とがその表裏に相対するように
一体的に設けられた複数個の端子部を、内部端子部同士
と外部端子部同士が略同一平面内にあって配列するよう
に、それぞれ互いに電気的に独立して配置し、且つ端子
部の内部端子部と半導体素子の端子とを電気的に接続
し、端子部の一部を外部に露出して樹脂封止した半導体
装置において、外部端子部と表裏の関係で相対する内部
端子部表面の、樹脂封止される領域の外側の露出部に、
位置合わせ用マークがめっき法にて形成されていること
を特徴とする樹脂封止型半導体装置、にある。かかる半
導体装置であるため、基板への実装を容易確実に行うこ
とができる。
【００１０】上記半導体装置において、半導体素子を、
端子部とは電気的に独立したダイパッド上に搭載するこ
とができ、あるいは半導体素子が、複数の端子部から半
導体装置の内側に向かって伸びたリード上に搭載される
ようにすることもできる。また、位置合わせ用マークが
少なくとも半導体素子の一側に配列した端子部の封止樹
脂から露出した部分に一直線状になるように形成するこ
とができる。
端子部とは電気的に独立したダイパッド上に搭載するこ
とができ、あるいは半導体素子が、複数の端子部から半
導体装置の内側に向かって伸びたリード上に搭載される
ようにすることもできる。また、位置合わせ用マークが
少なくとも半導体素子の一側に配列した端子部の封止樹
脂から露出した部分に一直線状になるように形成するこ
とができる。
【００１１】上記課題を解決するための本発明の回路部
材は、エッチングにより外形加工された、半導体素子の
端子と電気的に結線するための内部端子部と、外部回路
への接続のための外部端子部とが、その表裏に相対する
ように一体的に設けられた端子部を、略一平面内に複数
個、それぞれ互いに独立して配置し、各端子部が接続リ
ードを介して、全体を保持する外枠部に一体に連結して
いる回路部材において、外部端子部と表裏の関係で相対
する端子部表面の、樹脂封止される領域の外側に、位置
合わせ用マークがめっき法にて形成されていることを特
徴とする回路部材、にある。かかる回路部材であるため
位置合わせ容易な半導体装置の製造に利用できる。
材は、エッチングにより外形加工された、半導体素子の
端子と電気的に結線するための内部端子部と、外部回路
への接続のための外部端子部とが、その表裏に相対する
ように一体的に設けられた端子部を、略一平面内に複数
個、それぞれ互いに独立して配置し、各端子部が接続リ
ードを介して、全体を保持する外枠部に一体に連結して
いる回路部材において、外部端子部と表裏の関係で相対
する端子部表面の、樹脂封止される領域の外側に、位置
合わせ用マークがめっき法にて形成されていることを特
徴とする回路部材、にある。かかる回路部材であるため
位置合わせ容易な半導体装置の製造に利用できる。
【００１２】上記において、回路部材が半導体素子搭載
用のダイパッドを有し、かつダイパッドが、吊りバーを
介して、全体を保持する外枠部に一体連結しているよう
にすることができ、また回路部材がダイパッドを有さ
ず、かつ複数の端子部から内側に向かって伸びた半導体
素子搭載用のリード部を有するようにすることもでき
る。外部接続端子部の表面に金めっき部が形成されてい
れば半導体装置作製の際の処理を排除することができ、
位置合わせ用マークが少なくとも回路部材の一側に配列
した端子部の封止樹脂から露出する部分に一直線状にな
るように形成することは位置合わせを確実にするために
好ましい。
用のダイパッドを有し、かつダイパッドが、吊りバーを
介して、全体を保持する外枠部に一体連結しているよう
にすることができ、また回路部材がダイパッドを有さ
ず、かつ複数の端子部から内側に向かって伸びた半導体
素子搭載用のリード部を有するようにすることもでき
る。外部接続端子部の表面に金めっき部が形成されてい
れば半導体装置作製の際の処理を排除することができ、
位置合わせ用マークが少なくとも回路部材の一側に配列
した端子部の封止樹脂から露出する部分に一直線状にな
るように形成することは位置合わせを確実にするために
好ましい。
【００１３】上記課題を解決するための本発明の回路部
材の製造方法は、回路部材の金属素材の両面に感光性材
料によるレジスト膜を設けてパターン形成する工程と、
パターン形成した金属素材の端子部となる露出部の所定
部分に、半導体装置を基板に実装する際の位置合わせ用
マークを、各端子部に共通の直線を形成しかつ外部端子
部位置に対応させて、めっき法にて設ける工程と、金属
素材の露出部の他の部分をエッチングして回路部材の外
形加工をする工程と、により位置合わせ用マークを有す
る回路部材を作製することを特徴とする回路部材の製造
方法、にある。かかる製造方法であるため位置合わせ用
マークを有する回路部材を工程を増やさずに製造でき
る。
材の製造方法は、回路部材の金属素材の両面に感光性材
料によるレジスト膜を設けてパターン形成する工程と、
パターン形成した金属素材の端子部となる露出部の所定
部分に、半導体装置を基板に実装する際の位置合わせ用
マークを、各端子部に共通の直線を形成しかつ外部端子
部位置に対応させて、めっき法にて設ける工程と、金属
素材の露出部の他の部分をエッチングして回路部材の外
形加工をする工程と、により位置合わせ用マークを有す
る回路部材を作製することを特徴とする回路部材の製造
方法、にある。かかる製造方法であるため位置合わせ用
マークを有する回路部材を工程を増やさずに製造でき
る。
【００１４】上記回路部材の製造方法において、位置合
わせ用マークを銀めっきにより設けることができ、回路
部材の外形加工後に、端子部の外部端子部となる部分に
金めっきを行うこともできる。この場合は半導体装置作
製の際、端子部を改めて処理する必要がなくなる。
わせ用マークを銀めっきにより設けることができ、回路
部材の外形加工後に、端子部の外部端子部となる部分に
金めっきを行うこともできる。この場合は半導体装置作
製の際、端子部を改めて処理する必要がなくなる。
【００１５】
【発明の実施の形態】以下、本発明の実施形態について
図面を参照しながら説明する。図１は、本発明の樹脂封
止型半導体装置を示す図である。図１（Ａ）はその概略
断面図、図１（Ｂ）は、半導体素子１１０と端子部１３
０を透視して見た場合の概略平面図である。図１（Ａ）
は、図１（Ｂ）のおおよそＡ１−Ａ２線に沿う断面を示
すことになる。なお、図１（Ｂ）の端子数は図示の簡略
化のため省略した数となっており、実際の数は数十本に
なることは前記のとおりである。図１の半導体装置１０
０は、前記した先行技術における第１の例の樹脂封止型
半導体装置１００と同様のものであって、半導体素子１
１０は、ダイアタッチ材１１５によりダイパッド１２０
に搭載され、端子（パッド）１１１と端子部１３０の銀
めっき部１６０とが金ワイヤ１４０によりボンディング
されている。本発明の樹脂封止型半導体装置の特徴は、
端子部の銀めっき部に隣接して位置合わせ用マーク１８
０が内部端子部１３２表面に形成されていることにあ
る。該位置合わせ用マーク１８０は外部端子部の直上で
あっても良く、図１のように水平距離において所定間隔
離れている場合であってよいが、外部端子列に対して一
定の間隔を置いた直線状になるようにすることが必要と
なる。さらに本発明の樹脂封止型半導体装置の好ましい
実施形態では外部端子部に金めっき部１３４Ｇが設けら
れる。当該金めっき部は半導体装置作製の際、改めて表
面処理を施すことを避ける目的で回路部材製造の際に一
体的に形成されたものである。
図面を参照しながら説明する。図１は、本発明の樹脂封
止型半導体装置を示す図である。図１（Ａ）はその概略
断面図、図１（Ｂ）は、半導体素子１１０と端子部１３
０を透視して見た場合の概略平面図である。図１（Ａ）
は、図１（Ｂ）のおおよそＡ１−Ａ２線に沿う断面を示
すことになる。なお、図１（Ｂ）の端子数は図示の簡略
化のため省略した数となっており、実際の数は数十本に
なることは前記のとおりである。図１の半導体装置１０
０は、前記した先行技術における第１の例の樹脂封止型
半導体装置１００と同様のものであって、半導体素子１
１０は、ダイアタッチ材１１５によりダイパッド１２０
に搭載され、端子（パッド）１１１と端子部１３０の銀
めっき部１６０とが金ワイヤ１４０によりボンディング
されている。本発明の樹脂封止型半導体装置の特徴は、
端子部の銀めっき部に隣接して位置合わせ用マーク１８
０が内部端子部１３２表面に形成されていることにあ
る。該位置合わせ用マーク１８０は外部端子部の直上で
あっても良く、図１のように水平距離において所定間隔
離れている場合であってよいが、外部端子列に対して一
定の間隔を置いた直線状になるようにすることが必要と
なる。さらに本発明の樹脂封止型半導体装置の好ましい
実施形態では外部端子部に金めっき部１３４Ｇが設けら
れる。当該金めっき部は半導体装置作製の際、改めて表
面処理を施すことを避ける目的で回路部材製造の際に一
体的に形成されたものである。
【００１６】図１（Ｂ）の平面図のように、矩形状の半
導体装置１００の内側に点線で示した領域が封止用樹脂
１５０で樹脂モールドされている。位置合わせ用マーク
１８０は配列した多数の端子部１３０表面であって封止
用樹脂１５０の外縁に沿うように直線状に形成されてい
る。当該位置合わせ用マークは、ワイヤの接続部である
銀めっき部１６０と同時に銀めっき法により形成するの
が工程的には簡易である。機械的位置合わせまたは目視
による視認を容易とするために、位置合わせ用マークは
幅０．１〜１．０ｍｍ程度に形成するのが好ましく、外
部端子部と対応して直線状に形成して、位置合わせ用マ
ークを半導体装置をマザーボードに実装する際の目印と
することができる。樹脂封止の際の型枠もこの位置合わ
せ用マークの内側に位置するように設定されることにな
る。
導体装置１００の内側に点線で示した領域が封止用樹脂
１５０で樹脂モールドされている。位置合わせ用マーク
１８０は配列した多数の端子部１３０表面であって封止
用樹脂１５０の外縁に沿うように直線状に形成されてい
る。当該位置合わせ用マークは、ワイヤの接続部である
銀めっき部１６０と同時に銀めっき法により形成するの
が工程的には簡易である。機械的位置合わせまたは目視
による視認を容易とするために、位置合わせ用マークは
幅０．１〜１．０ｍｍ程度に形成するのが好ましく、外
部端子部と対応して直線状に形成して、位置合わせ用マ
ークを半導体装置をマザーボードに実装する際の目印と
することができる。樹脂封止の際の型枠もこの位置合わ
せ用マークの内側に位置するように設定されることにな
る。
【００１７】図１では、ダイパッド１２０付きの回路部
材を使用した半導体装置の例を図示しているが、このよ
うな半導体装置はこの例に限らず、例えば、先行技術に
おいて例示した図６のように、リード２２５上に半導体
素子２１０を搭載する場合であってもよい。なお、図１
に示す例においては、外部端子部を、半導体素子の端子
部（パッド部）に沿い２列に配列してあるが、半導体素
子の端子の位置をその四辺に沿い二次元的に配置し、か
つ、端子部を該半導体素子の外側に半導体素子の四辺に
沿うように二次元的に配列することにより、一層の多ピ
ン化にも対応できる。この場合は、位置合わせ用マーク
も四辺に沿う直線状に形成することになる。このような
半導体装置を回路基板に実装する際は、接続端子を基準
として基板側にも描いた罫書き線等に位置合わせ用マー
クの線を目視または機械的に合致させることにより、前
記した特殊な技術を用いることもなく簡単に回路基板に
実装することができる。
材を使用した半導体装置の例を図示しているが、このよ
うな半導体装置はこの例に限らず、例えば、先行技術に
おいて例示した図６のように、リード２２５上に半導体
素子２１０を搭載する場合であってもよい。なお、図１
に示す例においては、外部端子部を、半導体素子の端子
部（パッド部）に沿い２列に配列してあるが、半導体素
子の端子の位置をその四辺に沿い二次元的に配置し、か
つ、端子部を該半導体素子の外側に半導体素子の四辺に
沿うように二次元的に配列することにより、一層の多ピ
ン化にも対応できる。この場合は、位置合わせ用マーク
も四辺に沿う直線状に形成することになる。このような
半導体装置を回路基板に実装する際は、接続端子を基準
として基板側にも描いた罫書き線等に位置合わせ用マー
クの線を目視または機械的に合致させることにより、前
記した特殊な技術を用いることもなく簡単に回路基板に
実装することができる。
【００１８】本発明の樹脂封止型半導体装置は、上記の
ように内部端子部と外部端子部とが表裏の位置関係にあ
って横方向の広がりを生じない構成とされていることに
より、半導体装置パッケージサイズにおけるチップ占有
率を上げ、半導体装置の小型化に対応できる。すなわ
ち、半導体装置の回路基板への実装面積を低減し、回路
基板への実装密度の向上を可能としている。また、端子
部を二次元的に複数行、複数列設けることにより、従来
のＴＳＯＰ等の小型パッケージに困難であったさらなる
多ピン化の実現を可能としている。さらにまた、本発明
の半導体装置の顕著な特徴は、上記位置合わせ用マーク
によりかかる構成の半導体装置をマザーボード（回路基
板）に効率的に装着することができる点にある。
ように内部端子部と外部端子部とが表裏の位置関係にあ
って横方向の広がりを生じない構成とされていることに
より、半導体装置パッケージサイズにおけるチップ占有
率を上げ、半導体装置の小型化に対応できる。すなわ
ち、半導体装置の回路基板への実装面積を低減し、回路
基板への実装密度の向上を可能としている。また、端子
部を二次元的に複数行、複数列設けることにより、従来
のＴＳＯＰ等の小型パッケージに困難であったさらなる
多ピン化の実現を可能としている。さらにまた、本発明
の半導体装置の顕著な特徴は、上記位置合わせ用マーク
によりかかる構成の半導体装置をマザーボード（回路基
板）に効率的に装着することができる点にある。
【００１９】図２は、本発明の樹脂封止型半導体装置に
用いられる回路部材を示す図であり、図２（Ａ）は、そ
の概略断面図、図２（Ｂ）は、その概略平面図を示して
いる。図２（Ａ）は、図２（Ｂ）のＢ１−Ｂ２線に沿う
断面を示すことになる。図３は、回路部材が短冊状に連
接して形成されたリードフレームを示す。図２のよう
に、本発明の回路部材３００は外部端子部３３４、内部
端子部３３２からなる端子部３３０と外枠部３７０に吊
りバー３９５を介して保持されるダイパッド３２０とか
らなる。端子部３３０はダイパッドの両辺に沿って形成
された直線状の配列から構成されている。端子部３３０
表面にはワイヤ接続部となる銀めっき部３６０に隣接し
て本発明の特徴である位置合わせ用マーク３８０が直線
状に形成されている。この位置合わせ用マーク３８０
は、ダムバー３５０よりダイパッド側に位置するように
されている。また、前記のように外部接続端子３３４の
表面には金めっき部３３４Ｇが形成されている。なお、
図２の場合はダイパッドを有する回路部材であるが、図
６のようにリード２２５上に半導体素子を搭載する半導
体装置に対応して図８のようなダイパッドを有しない回
路部材３０５であってもよい。
用いられる回路部材を示す図であり、図２（Ａ）は、そ
の概略断面図、図２（Ｂ）は、その概略平面図を示して
いる。図２（Ａ）は、図２（Ｂ）のＢ１−Ｂ２線に沿う
断面を示すことになる。図３は、回路部材が短冊状に連
接して形成されたリードフレームを示す。図２のよう
に、本発明の回路部材３００は外部端子部３３４、内部
端子部３３２からなる端子部３３０と外枠部３７０に吊
りバー３９５を介して保持されるダイパッド３２０とか
らなる。端子部３３０はダイパッドの両辺に沿って形成
された直線状の配列から構成されている。端子部３３０
表面にはワイヤ接続部となる銀めっき部３６０に隣接し
て本発明の特徴である位置合わせ用マーク３８０が直線
状に形成されている。この位置合わせ用マーク３８０
は、ダムバー３５０よりダイパッド側に位置するように
されている。また、前記のように外部接続端子３３４の
表面には金めっき部３３４Ｇが形成されている。なお、
図２の場合はダイパッドを有する回路部材であるが、図
６のようにリード２２５上に半導体素子を搭載する半導
体装置に対応して図８のようなダイパッドを有しない回
路部材３０５であってもよい。
【００２０】図２（Ａ）に示す矢印間（１Ｕ）が１単位
の回路部材であり、樹脂モールド後はこの単位の回路部
材のダムバー３５０の内側の部分で切断して単位の半導
体装置となる。実際に回路部材３００を製造する際は、
図３のように数個の単位が連接した短冊状に形成される
ことが多い。治具孔３９０は、エッチングやめっき工程
で板材を搬送したり処理する際に治具が使用する孔であ
る。
の回路部材であり、樹脂モールド後はこの単位の回路部
材のダムバー３５０の内側の部分で切断して単位の半導
体装置となる。実際に回路部材３００を製造する際は、
図３のように数個の単位が連接した短冊状に形成される
ことが多い。治具孔３９０は、エッチングやめっき工程
で板材を搬送したり処理する際に治具が使用する孔であ
る。
【００２１】図４は、本発明の回路部材の製造工程を示
す図である。先ず、４２合金（Ｎｉ４２％：Ｆｅ合金）
や銅合金等からなる、回路部材の素材である厚さ０．１
５〜０．２ｍｍ程度の金属板材５００を準備し、板材５
００の両面を脱脂等を行い良く洗浄処理した後、板材の
両面にドライフィルムによる第１のレジスト５１０を熱
圧をかけて貼着する（図４（Ａ））。なお、ドライフィ
ルムレジストの代わりに感光性レジストを使用してもよ
い。感光性レジストは特に限定されないが、重クロム酸
カリウムにより感光性を持たせたカゼイン系のレジスト
や、ネガ型のレジスト（東京応化工業株式会社製「ＰＭ
ＥＲ」等）を使用することができる。次いで、板材５０
０の両面から所定のパターン版を用いてレジストの所定
の部分のみに露光を行った後、現像処理し、第１のレジ
ストパターン５１０Ｐを形成する（図４（Ｂ））。
す図である。先ず、４２合金（Ｎｉ４２％：Ｆｅ合金）
や銅合金等からなる、回路部材の素材である厚さ０．１
５〜０．２ｍｍ程度の金属板材５００を準備し、板材５
００の両面を脱脂等を行い良く洗浄処理した後、板材の
両面にドライフィルムによる第１のレジスト５１０を熱
圧をかけて貼着する（図４（Ａ））。なお、ドライフィ
ルムレジストの代わりに感光性レジストを使用してもよ
い。感光性レジストは特に限定されないが、重クロム酸
カリウムにより感光性を持たせたカゼイン系のレジスト
や、ネガ型のレジスト（東京応化工業株式会社製「ＰＭ
ＥＲ」等）を使用することができる。次いで、板材５０
０の両面から所定のパターン版を用いてレジストの所定
の部分のみに露光を行った後、現像処理し、第１のレジ
ストパターン５１０Ｐを形成する（図４（Ｂ））。
【００２２】次に、内部端子部３３２表面のワイヤを接
続する部分である銀めっき部３６０と位置合わせ用マー
ク３８０となる部分に銀めっきを施す。銀めっきには所
定部分以外をマスクしてめっき液を噴射する方法が一般
的に行われる。銀めっきの厚みは自由に設定でき、薄く
することにより使用する銀量を減らすことが可能である
が、厚くすれば、ワイヤーボンディングをより確実なも
のとすることができる。なお、銀めっきに代え、金めっ
きやパラジウムめっきであってもよい（図４（Ｃ））。
続する部分である銀めっき部３６０と位置合わせ用マー
ク３８０となる部分に銀めっきを施す。銀めっきには所
定部分以外をマスクしてめっき液を噴射する方法が一般
的に行われる。銀めっきの厚みは自由に設定でき、薄く
することにより使用する銀量を減らすことが可能である
が、厚くすれば、ワイヤーボンディングをより確実なも
のとすることができる。なお、銀めっきに代え、金めっ
きやパラジウムめっきであってもよい（図４（Ｃ））。
【００２３】銀めっき後、レジストの開口部５３０から
露出した金属板材のエッチングを腐食液で行い回路部材
を作製する。この際、金属板材５００の表裏のエッチン
グ量を加減することにより薄肉部５２０の厚さを調整す
ることができる。図４の場合、ダイパッド３２０の部分
は薄肉にしていないが当該部分を薄肉にしてもよい。通
常、腐食液としては塩化第二鉄水溶液を用い板材の両面
からスプレイエッチングにて行う（図４（Ｄ））。エッ
チング後、レジストを剥離して基板の洗浄を行う（図４
（Ｅ））。第１のレジストパターン５１０Ｐを剥離した
後、外部端子部表面に金めっき部３３４Ｇを形成するた
めに第２のレジスト５４０を板材の両面に貼着する（図
４（Ｆ））。この場合もドライフィルムレジストによる
ことができる。
露出した金属板材のエッチングを腐食液で行い回路部材
を作製する。この際、金属板材５００の表裏のエッチン
グ量を加減することにより薄肉部５２０の厚さを調整す
ることができる。図４の場合、ダイパッド３２０の部分
は薄肉にしていないが当該部分を薄肉にしてもよい。通
常、腐食液としては塩化第二鉄水溶液を用い板材の両面
からスプレイエッチングにて行う（図４（Ｄ））。エッ
チング後、レジストを剥離して基板の洗浄を行う（図４
（Ｅ））。第１のレジストパターン５１０Ｐを剥離した
後、外部端子部表面に金めっき部３３４Ｇを形成するた
めに第２のレジスト５４０を板材の両面に貼着する（図
４（Ｆ））。この場合もドライフィルムレジストによる
ことができる。
【００２４】その後、露光、現像処理して金めっき部の
金属板材のみを露出させる第２のレジストパターン５４
０Ｐを形成し、当該露出部分に金めっきを行う。金めっ
きは銀めっきと同様にめっき液を噴射する方法等を採用
することができる。金めっき後、第２のレジストパター
ンを剥離して洗浄し、回路部材３００が完成する。外部
端子部の金めっきは、本発明の回路部材に必須不可欠の
ものではないが、マザーボードの半田との接合を良好に
するためには金めっきをしておくことが好ましい。これ
により半導体装置作製の際、改めて回路部材に表面処理
を施す必要がなくなる。また、銅合金材を用いた場合
は、金めっき前にニッケルめっきを施すと実装時の信頼
性が高まる。
金属板材のみを露出させる第２のレジストパターン５４
０Ｐを形成し、当該露出部分に金めっきを行う。金めっ
きは銀めっきと同様にめっき液を噴射する方法等を採用
することができる。金めっき後、第２のレジストパター
ンを剥離して洗浄し、回路部材３００が完成する。外部
端子部の金めっきは、本発明の回路部材に必須不可欠の
ものではないが、マザーボードの半田との接合を良好に
するためには金めっきをしておくことが好ましい。これ
により半導体装置作製の際、改めて回路部材に表面処理
を施す必要がなくなる。また、銅合金材を用いた場合
は、金めっき前にニッケルめっきを施すと実装時の信頼
性が高まる。
【００２５】本発明の回路部材は、上記のような構成と
することにより、前記樹脂封止型半導体装置の製造を可
能とするものであるが、通常のリードフレームと同様に
エッチング工程とめっき工程により製造することがで
き、工程を増加させない利点がある。
することにより、前記樹脂封止型半導体装置の製造を可
能とするものであるが、通常のリードフレームと同様に
エッチング工程とめっき工程により製造することがで
き、工程を増加させない利点がある。
【００２６】
【実施例】（実施例）以下、図２に示す回路部材の製造
を図４の工程に基づいて、半導体装置の製造を図１に基
づいて、説明する。回路部材の素材には、厚み０．１５
ｍｍの４２合金（Ｎｉ４２％のＦｅ合金）を使用した。
まず、第１のドライフィルムレジスト（日合モートン社
製「ラミナーＧＡ」）厚み；１．０ｍｉｌを熱ロールを
使用して板材５００の両面にラミネートした（図４
（Ａ））。その後、所定のフォトマスクを用いて回路部
材の外形および銀めっき部と腐食部のパターンを形成し
た後（図４（Ｂ））、めっき液を噴射する方法で銀めっ
き部３６０と位置合わせ用マーク３８０に銀めっきを施
した。銀めっきの幅はいずれも０．５ｍｍ幅とし、めっ
き厚は６μｍとした。
を図４の工程に基づいて、半導体装置の製造を図１に基
づいて、説明する。回路部材の素材には、厚み０．１５
ｍｍの４２合金（Ｎｉ４２％のＦｅ合金）を使用した。
まず、第１のドライフィルムレジスト（日合モートン社
製「ラミナーＧＡ」）厚み；１．０ｍｉｌを熱ロールを
使用して板材５００の両面にラミネートした（図４
（Ａ））。その後、所定のフォトマスクを用いて回路部
材の外形および銀めっき部と腐食部のパターンを形成し
た後（図４（Ｂ））、めっき液を噴射する方法で銀めっ
き部３６０と位置合わせ用マーク３８０に銀めっきを施
した。銀めっきの幅はいずれも０．５ｍｍ幅とし、めっ
き厚は６μｍとした。
【００２７】銀めっき後、レジストの開口部５３０を腐
食液でエッチングを行い回路部材の外形を形成した。腐
食液として液温５０°Ｃの塩化第二鉄水溶液を用い板材
の両面からスプレイエッチングする方法で行った（図４
（Ｄ））。その後、第２のドライフィルムレジスト（日
合モートン社製「ラミナーＧＡ」）厚み；１．０ｍｉｌ
を熱ロールを使用し、エッチングした部材の両面にラミ
ネートした（図４（Ｆ））。ラミネート後、所定のフォ
トマスクを用いて回路部材の外部端子部を露出させ、め
っき液を噴射する方法で外部端子部に金めっきを施した
（図４（Ｇ））。金めっきの厚みは、０．５μｍとし
た。第２のドライフィルムレジストパターンを剥離処理
して回路部材３００が完成した。
食液でエッチングを行い回路部材の外形を形成した。腐
食液として液温５０°Ｃの塩化第二鉄水溶液を用い板材
の両面からスプレイエッチングする方法で行った（図４
（Ｄ））。その後、第２のドライフィルムレジスト（日
合モートン社製「ラミナーＧＡ」）厚み；１．０ｍｉｌ
を熱ロールを使用し、エッチングした部材の両面にラミ
ネートした（図４（Ｆ））。ラミネート後、所定のフォ
トマスクを用いて回路部材の外部端子部を露出させ、め
っき液を噴射する方法で外部端子部に金めっきを施した
（図４（Ｇ））。金めっきの厚みは、０．５μｍとし
た。第２のドライフィルムレジストパターンを剥離処理
して回路部材３００が完成した。
【００２８】完成した回路部材３００のダイパッド１２
０に半導体素子をダイアタッチ材を使用して固定して搭
載した後、半導体素子の端子と回路部材の内部端子部の
銀めっき部とを金ワイヤ１４０にて電気的に接続した。
回路部材の端子部の外部端子の金めっき部と位置合わせ
用マーク１８０が外部に露出するようにして樹脂封止
し、さらに回路部材の各接続リードを切断して外枠部を
除去して樹脂封止型半導体装置１００を完成した（図１
（Ａ））。
０に半導体素子をダイアタッチ材を使用して固定して搭
載した後、半導体素子の端子と回路部材の内部端子部の
銀めっき部とを金ワイヤ１４０にて電気的に接続した。
回路部材の端子部の外部端子の金めっき部と位置合わせ
用マーク１８０が外部に露出するようにして樹脂封止
し、さらに回路部材の各接続リードを切断して外枠部を
除去して樹脂封止型半導体装置１００を完成した（図１
（Ａ））。
【００２９】
【発明の効果】本発明の樹脂封止型半導体装置は、高集
積化、高機能化が求められる状況のもと半導体装置の多
ピン化、薄型化、小型化を達成できるとともに、半導体
装置の回路基板への実装時において位置合わせを容易か
つ確実にできる効果がある。また、本発明の回路部材
は、このような樹脂封止型半導体装置を容易に製造可能
とするものであるが、通常のリードフレームの製造と同
様の工程で製造できる利点がある。
積化、高機能化が求められる状況のもと半導体装置の多
ピン化、薄型化、小型化を達成できるとともに、半導体
装置の回路基板への実装時において位置合わせを容易か
つ確実にできる効果がある。また、本発明の回路部材
は、このような樹脂封止型半導体装置を容易に製造可能
とするものであるが、通常のリードフレームの製造と同
様の工程で製造できる利点がある。
【図１】 本発明の樹脂封止型半導体装置を示す図であ
る。
る。
【図２】 本発明の樹脂封止型半導体装置に用いられる
回路部材を示す図である。
回路部材を示す図である。
【図３】 回路部材が短冊状に連接して形成されたリー
ドフレームを示す。
ドフレームを示す。
【図４】 本発明の回路部材の製造工程を示す図であ
る。
る。
【図５】 先行技術における樹脂封止型半導体装置の例
を示す図である。
を示す図である。
【図６】 先行技術における樹脂封止型半導体装置の他
の例を示す図である。
の例を示す図である。
【図７】 先行技術における樹脂封止型半導体装置に使
用する回路部材の例を示す図である。
用する回路部材の例を示す図である。
【図８】 先行技術における樹脂封止型半導体装置に使
用する回路部材の他の例を示す図である。
用する回路部材の他の例を示す図である。
１００，１００Ａ 樹脂封止型半導体装置 １１０ 半導体素子 １１１ 端子（パッド） １１５ ダイアタッチ材 １２０ ダイパッド １３０ 端子部 １３２ 内部端子部 １３４ 外部端子部 １３４Ｇ 金メッキ部 １４０ ワイヤ １５０ 封止用樹脂 １６０ 銀めっき部 １８０ 位置合わせ用マーク ２００，２００Ａ 樹脂封止型半導体装置 ２１０ 半導体素子 ２１１ 端子（パッド） ２１５ ダイアタッチ材 ２２５ リード ２３０ 端子部 ２３２ 内部端子部 ２３４ 外部端子部 ２４０ ワイヤ ２５０ 封止用樹脂 ２６０ 銀めっき部 ２７０ 半田からなる外部電極 ３００，３０５ 回路部材 ５００ 板
材 ３２０ ダイパッド ５１０ 第
１のレジスト ３２５ リード ５２０ 薄
肉部 ３３０ 端子部 ５３０ レ
ジストの開口部 ３３２ 内部端子部 ５４０ 第
２のレジスト ３３４ 外部端子部 ３３４Ｇ 金めっき部 ３５０ ダムバー ３５２ 接続リード ３６０ 銀めっき部 ３７０ 外枠部 ３８０ 位置合わせ用マーク ３９０ 治具孔 ３９５ 吊りバー
材 ３２０ ダイパッド ５１０ 第
１のレジスト ３２５ リード ５２０ 薄
肉部 ３３０ 端子部 ５３０ レ
ジストの開口部 ３３２ 内部端子部 ５４０ 第
２のレジスト ３３４ 外部端子部 ３３４Ｇ 金めっき部 ３５０ ダムバー ３５２ 接続リード ３６０ 銀めっき部 ３７０ 外枠部 ３８０ 位置合わせ用マーク ３９０ 治具孔 ３９５ 吊りバー
Claims (12)
- 【請求項１】 半導体素子の端子と電気的に結線するた
めの内部端子部と、外部回路への接続のための外部端子
部とがその表裏に相対するように一体的に設けられた複
数個の端子部を、内部端子部同士と外部端子部同士が略
同一平面内にあって配列するように、それぞれ互いに電
気的に独立して配置し、且つ端子部の内部端子部と半導
体素子の端子とを電気的に接続し、端子部の一部を外部
に露出して樹脂封止した半導体装置において、外部端子
部と表裏の関係で相対する内部端子部表面の、樹脂封止
される領域の外側の露出部に、位置合わせ用マークがめ
っき法にて形成されていることを特徴とする樹脂封止型
半導体装置。 - 【請求項２】 半導体素子が、端子部とは電気的に独立
したダイパッド上に搭載されていることを特徴とする請
求項１記載の樹脂封止型半導体装置。 - 【請求項３】 半導体素子が、複数の端子部から半導体
装置の内側に伸びたリード上に搭載されていることを特
徴とする請求項１記載の樹脂封止型半導体装置。 - 【請求項４】 位置合わせ用マークが少なくとも半導体
素子の一側に配列した端子部の封止樹脂から露出した部
分に一直線状になるように形成されていることを特徴と
する請求項１から請求項３に記載の半導体装置。 - 【請求項５】 エッチングにより外形加工された、半導
体素子の端子と電気的に結線するための内部端子部と、
外部回路への接続のための外部端子部とが、その表裏に
相対するように一体的に設けられた端子部を、略一平面
内に複数個、それぞれ互いに独立して配置し、各端子部
が接続リードを介して、全体を保持する外枠部に一体に
連結している回路部材において、外部端子部と表裏の関
係で相対する端子部表面の、樹脂封止される領域の外側
に、位置合わせ用マークがめっき法にて形成されている
ことを特徴とする回路部材。 - 【請求項６】 回路部材が半導体素子搭載用のダイパッ
ドを有し、かつダイパッドが、吊りバーを介して、全体
を保持する外枠部に一体に連結していることを特徴とす
る請求項５記載の回路部材。 - 【請求項７】 回路部材がダイパッドを有さず、かつ複
数の端子部から内側に向かって伸びた半導体素子搭載用
のリード部を有することを特徴とする請求項５記載の回
路部材。 - 【請求項８】 外部接続端子部の表面に金めっき部が形
成されていることを特徴とする請求項５記載の回路部
材。 - 【請求項９】 位置合わせ用マークが少なくとも回路部
材の一側に配列した端子部の封止樹脂から露出する部分
に一直線状になるように形成されていることを特徴とす
る請求項５から請求項８に記載の回路部材。 - 【請求項１０】 回路部材の金属素材の両面に感光性材
料によるレジスト膜を設けてパターン形成する工程と、
パターン形成した金属素材の端子部となる露出部の所定
部分に、半導体装置を基板に実装する際の位置合わせ用
マークを、各端子部に共通の直線を形成しかつ外部端子
部位置に対応させて、めっき法にて設ける工程と、金属
素材の露出部の他の部分をエッチングして回路部材の外
形加工をする工程と、により位置合わせ用マークを有す
る回路部材を作製することを特徴とする回路部材の製造
方法。 - 【請求項１１】 位置合わせ用マークを銀めっきにより
設けることを特徴とする請求項１０記載の回路部材の製
造方法。 - 【請求項１２】 回路部材の外形加工後に、端子部の外
部端子部となる部分に金めっきを行うことを特徴とする
請求項１０および請求項１１記載の回路部材の製造方
法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17174899A JP2001007274A (ja) | 1999-06-18 | 1999-06-18 | 樹脂封止型半導体装置とそれに用いられる回路部材および回路部材の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17174899A JP2001007274A (ja) | 1999-06-18 | 1999-06-18 | 樹脂封止型半導体装置とそれに用いられる回路部材および回路部材の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2001007274A true JP2001007274A (ja) | 2001-01-12 |
Family
ID=15928971
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17174899A Withdrawn JP2001007274A (ja) | 1999-06-18 | 1999-06-18 | 樹脂封止型半導体装置とそれに用いられる回路部材および回路部材の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2001007274A (ja) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6975040B2 (en) * | 2003-10-28 | 2005-12-13 | Agere Systems Inc | Fabricating semiconductor chips |
| JP2007281182A (ja) * | 2006-04-06 | 2007-10-25 | Taihei Denshi Kk | 樹脂封止型半導体装置 |
| CN100352019C (zh) * | 2003-06-09 | 2007-11-28 | 精工爱普生株式会社 | 半导体模块及其制造方法、电子设备、电子仪器 |
| CN100367482C (zh) * | 2002-09-09 | 2008-02-06 | 半导体元件工业有限责任公司 | 直接芯片连接的结构和方法 |
| WO2011039795A1 (ja) * | 2009-09-29 | 2011-04-07 | パナソニック株式会社 | 半導体装置とその製造方法 |
| JP2012253265A (ja) * | 2011-06-06 | 2012-12-20 | Shinko Electric Ind Co Ltd | リードフレームの製造方法 |
| CN115226303A (zh) * | 2021-04-16 | 2022-10-21 | 庆鼎精密电子（淮安）有限公司 | 具有电磁屏蔽效果的封装结构的制造方法 |
-
1999
- 1999-06-18 JP JP17174899A patent/JP2001007274A/ja not_active Withdrawn
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100367482C (zh) * | 2002-09-09 | 2008-02-06 | 半导体元件工业有限责任公司 | 直接芯片连接的结构和方法 |
| CN100352019C (zh) * | 2003-06-09 | 2007-11-28 | 精工爱普生株式会社 | 半导体模块及其制造方法、电子设备、电子仪器 |
| US6975040B2 (en) * | 2003-10-28 | 2005-12-13 | Agere Systems Inc | Fabricating semiconductor chips |
| JP2007281182A (ja) * | 2006-04-06 | 2007-10-25 | Taihei Denshi Kk | 樹脂封止型半導体装置 |
| WO2011039795A1 (ja) * | 2009-09-29 | 2011-04-07 | パナソニック株式会社 | 半導体装置とその製造方法 |
| JPWO2011039795A1 (ja) * | 2009-09-29 | 2013-02-21 | パナソニック株式会社 | 半導体装置とその製造方法 |
| US8581378B2 (en) | 2009-09-29 | 2013-11-12 | Panasonic Corporation | Semiconductor device and method of manufacturing the same |
| JP2012253265A (ja) * | 2011-06-06 | 2012-12-20 | Shinko Electric Ind Co Ltd | リードフレームの製造方法 |
| CN115226303A (zh) * | 2021-04-16 | 2022-10-21 | 庆鼎精密电子（淮安）有限公司 | 具有电磁屏蔽效果的封装结构的制造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100297464B1 (ko) | 수지봉지형반도체장치와그것에사용되는회로부재및수지봉지형반도체장치의제조방법 | |
| KR100811338B1 (ko) | 수지밀봉형 반도체장치, 이 장치에 이용되는 회로부재 및회로부재의 제조방법 | |
| US6465734B2 (en) | Resin sealed semiconductor device, circuit member for use therein and method of manufacturing circuit member | |
| JP3947292B2 (ja) | 樹脂封止型半導体装置の製造方法 | |
| JPH08125066A (ja) | 樹脂封止型半導体装置とそれに用いられるリードフレーム、及び樹脂封止型半導体装置の製造方法 | |
| JPH08148530A (ja) | リードフレームとその製造方法 | |
| JPH08222682A (ja) | リードフレームおよびその製造方法 | |
| JP2000091488A (ja) | 樹脂封止型半導体装置とそれに用いられる回路部材 | |
| JP4091050B2 (ja) | 半導体装置の製造方法 | |
| JP2001007274A (ja) | 樹脂封止型半導体装置とそれに用いられる回路部材および回路部材の製造方法 | |
| JP5850347B2 (ja) | 樹脂封止型半導体装置 | |
| JPH0997868A (ja) | リードフレーム部材及びその製造方法 | |
| TWI631671B (zh) | 半導體元件安裝用基板、半導體裝置及其製造方法 | |
| JP3908695B2 (ja) | 樹脂封止型半導体装置 | |
| JP3884552B2 (ja) | 半導体装置とそれに用いられる回路部材および半導体装置の製造方法 | |
| JP3699573B2 (ja) | 半導体装置とそれに用いられる回路部材およびそれらの製造方法 | |
| JPH1174411A (ja) | 樹脂封止型半導体装置とそれに用いられる回路部材 | |
| JP3005841B2 (ja) | 半導体装置用リ−ドフレ−ム及びその製造方法 | |
| JP3802500B2 (ja) | リードフレーム | |
| JP2000208693A (ja) | リ―ドフレ―ム部材とその製造方法および樹脂封止型半導体装置 | |
| JPH10256453A (ja) | 半導体装置用回路部材とそれを用いた半導体装置、及びそれらの製造方法 | |
| JP2003007953A (ja) | 樹脂封止型半導体装置およびその製造方法 | |
| JP2000150768A (ja) | リードフレーム部材とその製造方法および樹脂封止型半導体装置 | |
| JP2000208694A (ja) | リ―ドフレ―ム部材とその製造方法および樹脂封止型半導体装置 | |
| JPH0992764A (ja) | リードフレームの製造方法とその方法により作製されたリードフレーム、及び半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20060905 |