JP2001007268A - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法Info
- Publication number
- JP2001007268A JP2001007268A JP11178181A JP17818199A JP2001007268A JP 2001007268 A JP2001007268 A JP 2001007268A JP 11178181 A JP11178181 A JP 11178181A JP 17818199 A JP17818199 A JP 17818199A JP 2001007268 A JP2001007268 A JP 2001007268A
- Authority
- JP
- Japan
- Prior art keywords
- lead
- lead frame
- semiconductor device
- bending
- leads
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 52
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 15
- 229910000679 solder Inorganic materials 0.000 claims abstract description 47
- 238000007747 plating Methods 0.000 claims abstract description 16
- 238000007789 sealing Methods 0.000 claims abstract description 4
- 238000005452 bending Methods 0.000 claims description 44
- 230000002378 acidificating effect Effects 0.000 claims description 7
- 239000008151 electrolyte solution Substances 0.000 claims description 3
- 239000011347 resin Substances 0.000 description 7
- 229920005989 resin Polymers 0.000 description 7
- 239000003792 electrolyte Substances 0.000 description 6
- 238000000034 method Methods 0.000 description 6
- 238000004080 punching Methods 0.000 description 4
- 229910052745 lead Inorganic materials 0.000 description 3
- 229910052718 tin Inorganic materials 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 238000000465 moulding Methods 0.000 description 2
- 229910000881 Cu alloy Inorganic materials 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 230000002542 deteriorative effect Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 229910021645 metal ion Inorganic materials 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07
- H01L21/4814—Conductive parts
- H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
- H01L21/4842—Mechanical treatment, e.g. punching, cutting, deforming, cold welding
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49579—Lead-frames or other flat leads characterised by the materials of the lead frames or layers thereon
- H01L23/49582—Metallic layers on lead frames
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01004—Beryllium [Be]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01005—Boron [B]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01006—Carbon [C]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01013—Aluminum [Al]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01029—Copper [Cu]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01033—Arsenic [As]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01082—Lead [Pb]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/014—Solder alloys
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】
【課題】リードの曲げ加工後に、リードフレームに半田
メッキを行うことにより半田カスが生成することがない
半導体装置及びその製造方法を得る。 【解決手段】リードフレーム４０を打抜き加工して複数
のリード１２ａを形成し、アイランド部に半導体素子を
載置して樹脂封止した半導体装置のリード１２ａとリー
ドフレーム４０とは、接続手段Ｔ１により接続されてい
る。この接続手段Ｔ１はリード１２ａの曲げ加工時にリ
ード１２ａと共に曲げ加工される。このため、リードフ
レーム４０とリード１２ａとの接続を維持することがで
きる。
メッキを行うことにより半田カスが生成することがない
半導体装置及びその製造方法を得る。 【解決手段】リードフレーム４０を打抜き加工して複数
のリード１２ａを形成し、アイランド部に半導体素子を
載置して樹脂封止した半導体装置のリード１２ａとリー
ドフレーム４０とは、接続手段Ｔ１により接続されてい
る。この接続手段Ｔ１はリード１２ａの曲げ加工時にリ
ード１２ａと共に曲げ加工される。このため、リードフ
レーム４０とリード１２ａとの接続を維持することがで
きる。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体装置及びそ
の製造方法に関する。
の製造方法に関する。
【０００２】
【従来の技術】従来の半導体装置１０は、図１０に示す
ように、アイランド上に載置させた半導体素子（いずれ
も図示省略）とリードフレーム１２（図７参照）の一部
とを樹脂封止したパッケージ１４と、このパッケージ１
４の側面から引き出された複数のリード１２ａとを備え
ている。
ように、アイランド上に載置させた半導体素子（いずれ
も図示省略）とリードフレーム１２（図７参照）の一部
とを樹脂封止したパッケージ１４と、このパッケージ１
４の側面から引き出された複数のリード１２ａとを備え
ている。
【０００３】また、図７に示すように、このリード１２
ａはリードフレーム１２を打ち抜いて形成されており、
各リード１２ａ間にはタイバーＡ２により接続され、さ
らに外側のリード１２ａとリードフレーム１２とはタイ
バーＢ２で接続されている。
ａはリードフレーム１２を打ち抜いて形成されており、
各リード１２ａ間にはタイバーＡ２により接続され、さ
らに外側のリード１２ａとリードフレーム１２とはタイ
バーＢ２で接続されている。
【０００４】また、リード１２ａ同士及びリード１２ａ
とリードフレーム１２とは、パッケージ１４のモールド
成形における樹脂の流れ止めの機能を備えたタムバーＡ
１（タイバーともいう。）により接続されている。さら
に、アイランドとリードフレーム１２とはアイランドサ
ポートピン１８で接続されている。
とリードフレーム１２とは、パッケージ１４のモールド
成形における樹脂の流れ止めの機能を備えたタムバーＡ
１（タイバーともいう。）により接続されている。さら
に、アイランドとリードフレーム１２とはアイランドサ
ポートピン１８で接続されている。
【０００５】なお、リードフレーム１２にはリード１２
ａの曲げ加工を行うときに位置決めをするための開孔で
ある複数のガイドホール２０が形成されている。また、
上記リードフレーム１２の材質は、４２アロイ（Ｆｅ、
Ｎｉ）あるいは銅合金であり、板厚が０．１５ｍｍ程度
のものが一般的である。
ａの曲げ加工を行うときに位置決めをするための開孔で
ある複数のガイドホール２０が形成されている。また、
上記リードフレーム１２の材質は、４２アロイ（Ｆｅ、
Ｎｉ）あるいは銅合金であり、板厚が０．１５ｍｍ程度
のものが一般的である。
【０００６】このモールド成形されたリードフレーム１
２（リード１２ａも含む）の表面には、リードフレーム
１２と外部との電気的接続により半田メッキが施され
る。ここで、半田メッキの方法は、図１１に示すよう
に、予め半田の組成であるＳｎとＰｂを溶解した酸性電
解液１３（半田メッキ浴）の中に、リードフレーム１２
と半田電極１１（陽極）を浸漬して、リードフレーム１
２と半田電極１１を電気的に接続して通電し、電気エネ
ルギーによりリードフレーム１２（陰極）の表面に半田
（ＳｎとＰｂ）を堆積させる。
２（リード１２ａも含む）の表面には、リードフレーム
１２と外部との電気的接続により半田メッキが施され
る。ここで、半田メッキの方法は、図１１に示すよう
に、予め半田の組成であるＳｎとＰｂを溶解した酸性電
解液１３（半田メッキ浴）の中に、リードフレーム１２
と半田電極１１（陽極）を浸漬して、リードフレーム１
２と半田電極１１を電気的に接続して通電し、電気エネ
ルギーによりリードフレーム１２（陰極）の表面に半田
（ＳｎとＰｂ）を堆積させる。
【０００７】すなわち、半田電極１１が外部から＋（プ
ラス）の電気エネルギーをもらうと、余分な＋（プラ
ス）エネルギーがＳｎ2+、Ｐｂ2+（金属イオン）の形で
電解液１３中へ放出される。放出されたＳｎ2+、Ｐｂ2+
は、外部から−（マイナス）のエネルギーをもらって−
（マイナス）の電位になっているリードフレーム１２側
に引き寄せられ、その表面に堆積して安定なＳｎ、Ｐｂ
（金属）となる。
ラス）の電気エネルギーをもらうと、余分な＋（プラ
ス）エネルギーがＳｎ2+、Ｐｂ2+（金属イオン）の形で
電解液１３中へ放出される。放出されたＳｎ2+、Ｐｂ2+
は、外部から−（マイナス）のエネルギーをもらって−
（マイナス）の電位になっているリードフレーム１２側
に引き寄せられ、その表面に堆積して安定なＳｎ、Ｐｂ
（金属）となる。
【０００８】このような半田メッキが施された後、リー
ド１２ａが所定の形状に加工される。すなわち、このリ
ード１２ａの加工工程は、図７及び図８に示すように、
金型で全てのダムバーＡ１を打ち抜き、次に両端のタイ
バーＢ２を打ち抜く。その後、リード１２ａの曲げ成形
をする。
ド１２ａが所定の形状に加工される。すなわち、このリ
ード１２ａの加工工程は、図７及び図８に示すように、
金型で全てのダムバーＡ１を打ち抜き、次に両端のタイ
バーＢ２を打ち抜く。その後、リード１２ａの曲げ成形
をする。
【０００９】このリード１２ａの曲げ成形は、図９に示
すような曲げ加工用の金型２２で行われる。すなわち、
この金型２２の曲げダイ２４上にリードフレーム１２が
自動的に搬送され、上型２５が降下する。このとき、パ
イロットピン２６がガイドホール２０と係合し、リード
フレーム１２が位置決めされる。そして、バネ３０に押
されたノックアウト２８と曲げダイ２４とによりパッケ
ージ１４近傍のリード１２ａが挟持される。その後、図
８及び図９に示すように、曲げパンチ３２が下降して、
各リード１２ａの先端を押し下げて曲げ加工が行われ
る。
すような曲げ加工用の金型２２で行われる。すなわち、
この金型２２の曲げダイ２４上にリードフレーム１２が
自動的に搬送され、上型２５が降下する。このとき、パ
イロットピン２６がガイドホール２０と係合し、リード
フレーム１２が位置決めされる。そして、バネ３０に押
されたノックアウト２８と曲げダイ２４とによりパッケ
ージ１４近傍のリード１２ａが挟持される。その後、図
８及び図９に示すように、曲げパンチ３２が下降して、
各リード１２ａの先端を押し下げて曲げ加工が行われ
る。
【００１０】次に、タイバーＡ２を含んだ各リード１２
ａの先端部を切断し、アイランドサポートピン１８をリ
ードフレーム１２と切り離して、図１０に示す半導体装
置１０が完成する。
ａの先端部を切断し、アイランドサポートピン１８をリ
ードフレーム１２と切り離して、図１０に示す半導体装
置１０が完成する。
【００１１】
【発明が解決しようとする課題】しかし、上記した金型
による曲げ加工は、加工時に曲げパンチがリード表面の
半田メッキを擦り、擦り取られた半田メッキが曲げパン
チのパンチ面に圧着積層して半田カスが生成される。
による曲げ加工は、加工時に曲げパンチがリード表面の
半田メッキを擦り、擦り取られた半田メッキが曲げパン
チのパンチ面に圧着積層して半田カスが生成される。
【００１２】さらに、この半田カスが、リードの曲げ加
工中に曲げパンチのパンチ面から離脱し、リード表面に
再付着してしまう。
工中に曲げパンチのパンチ面から離脱し、リード表面に
再付着してしまう。
【００１３】この結果、外観上はもちろんのこと、リー
ド間の電気的短絡の原因となり、製品の品質上、重大な
問題が生じている。
ド間の電気的短絡の原因となり、製品の品質上、重大な
問題が生じている。
【００１４】このため、装置を頻繁に停止し、金型を掃
除しなければならず、半導体装置の生産効率が著しく悪
化していた。
除しなければならず、半導体装置の生産効率が著しく悪
化していた。
【００１５】そこで、本発明は、上記問題に鑑み、リー
ドの曲げ加工後にリードフレームに半田メッキを行うこ
とにより、半田カスが生成することがない半導体装置及
び半導体装置の製造方法を提供することを目的とする。
ドの曲げ加工後にリードフレームに半田メッキを行うこ
とにより、半田カスが生成することがない半導体装置及
び半導体装置の製造方法を提供することを目的とする。
【００１６】
【課題を解決するための手段】請求項１に記載の発明
は、複数のリードが打抜き加工されたリードフレームに
半導体素子を載置して樹脂封止した半導体装置におい
て、リードと同時に曲げ加工され、リードをリードフレ
ームに接続する接続手段を設けたことを特徴とする。
は、複数のリードが打抜き加工されたリードフレームに
半導体素子を載置して樹脂封止した半導体装置におい
て、リードと同時に曲げ加工され、リードをリードフレ
ームに接続する接続手段を設けたことを特徴とする。
【００１７】この構成によれば、リードフレームを打抜
き加工して複数のリードを形成し、リードフレームに半
導体素子を載置して樹脂封止した半導体装置において、
リードフレームとリードとが接続手段により接続されて
いる。この接続手段は、リードの曲げ加工時に同時に曲
げ加工される。このため、リードの曲げ加工後もリード
とリードフレームとの接続を維持することができる。
き加工して複数のリードを形成し、リードフレームに半
導体素子を載置して樹脂封止した半導体装置において、
リードフレームとリードとが接続手段により接続されて
いる。この接続手段は、リードの曲げ加工時に同時に曲
げ加工される。このため、リードの曲げ加工後もリード
とリードフレームとの接続を維持することができる。
【００１８】請求項２に記載の発明は、複数のリードが
打抜き加工されたリードフレームに半導体素子を載置し
て樹脂封止したパッケージを備え、パッケージの側面か
ら引出されたリードが曲げ加工される半導体装置の製造
方法であって、リードフレームと半導体素子とを樹脂封
止してパッケージを生成する第１工程と、リードとリー
ドフレームとを接続した接続手段をリードと同時に曲げ
加工する第２工程と、リードフレームと半田電極を酸性
電解液に浸漬させ、リードフレームと半田電極とを電気
的に接続してリードの表面に半田メッキを施す第３工程
と、接続手段による接続を解除する第４工程と、から成
ることを特徴とする。
打抜き加工されたリードフレームに半導体素子を載置し
て樹脂封止したパッケージを備え、パッケージの側面か
ら引出されたリードが曲げ加工される半導体装置の製造
方法であって、リードフレームと半導体素子とを樹脂封
止してパッケージを生成する第１工程と、リードとリー
ドフレームとを接続した接続手段をリードと同時に曲げ
加工する第２工程と、リードフレームと半田電極を酸性
電解液に浸漬させ、リードフレームと半田電極とを電気
的に接続してリードの表面に半田メッキを施す第３工程
と、接続手段による接続を解除する第４工程と、から成
ることを特徴とする。
【００１９】この構成によれば、複数のリードが打抜き
加工されたリードフレームに半導体素子を掲置して樹脂
封止したパッケージを備え、パッケージの側面から引出
されたリードが曲げ加工される半導体装置は、以下に示
す第１から第４までの工程を経て製造される。
加工されたリードフレームに半導体素子を掲置して樹脂
封止したパッケージを備え、パッケージの側面から引出
されたリードが曲げ加工される半導体装置は、以下に示
す第１から第４までの工程を経て製造される。
【００２０】すなわち、第１工程としてリードフレーム
と半導体素子とを樹脂封止してパッケージが生成され
る。
と半導体素子とを樹脂封止してパッケージが生成され
る。
【００２１】そして、第２工程としてリードとリードフ
レームとを接続した接続手段をリードと同時に曲げ加工
される。
レームとを接続した接続手段をリードと同時に曲げ加工
される。
【００２２】さらに、第３工程としてリードフレームと
半田電極を酸性電解液に浸漬させ、リードフレームと半
田電極とを電気的に接続してリードの表面に半田メッキ
が施される。
半田電極を酸性電解液に浸漬させ、リードフレームと半
田電極とを電気的に接続してリードの表面に半田メッキ
が施される。
【００２３】最後に、第４工程として接続手段による接
続が解除される。
続が解除される。
【００２４】上記製造方法によって半導体装置を製造す
ることにより、リードを曲げ加工した後に、リードフレ
ームの表面に半田メッキを施すことができるので、リー
ドの曲げ加工によりリードの表面の半田メッキが剥がれ
ることがなく、半田カスが生成することがない。
ることにより、リードを曲げ加工した後に、リードフレ
ームの表面に半田メッキを施すことができるので、リー
ドの曲げ加工によりリードの表面の半田メッキが剥がれ
ることがなく、半田カスが生成することがない。
【００２５】
【発明の実施の形態】以下、添付図面を参照して、本発
明の第１実施形態に係る半導体装置について説明する。
図１は、リードの曲げ加工前の状態を示すリードフレー
ムの平面図である。図２（Ａ）はリード及び接続手段の
曲げ加工後の状態を示すリードフレームの平面図であ
り、（Ｂ）はその側面図である。
明の第１実施形態に係る半導体装置について説明する。
図１は、リードの曲げ加工前の状態を示すリードフレー
ムの平面図である。図２（Ａ）はリード及び接続手段の
曲げ加工後の状態を示すリードフレームの平面図であ
り、（Ｂ）はその側面図である。
【００２６】なお、説明の便宜上、従来技術と同じ構成
のものには同符号を付して以下説明する。
のものには同符号を付して以下説明する。
【００２７】図１に示すように、複数のリード１２ａは
リードフレーム４０を打抜き加工して形成されたもので
あり、これらのリード１２ａ同士は２つのタイバーＣ
１、Ｄ１で連結（接続）されている。これらのタイバー
Ｃ１、Ｄ１のうち１つは後述するパッケージ１４のモー
ルド成形における樹脂の流れ止めの機能を備えたタムバ
ーＤ１である。
リードフレーム４０を打抜き加工して形成されたもので
あり、これらのリード１２ａ同士は２つのタイバーＣ
１、Ｄ１で連結（接続）されている。これらのタイバー
Ｃ１、Ｄ１のうち１つは後述するパッケージ１４のモー
ルド成形における樹脂の流れ止めの機能を備えたタムバ
ーＤ１である。
【００２８】また、リードフレーム４０に形成された複
数のリード１２ａのうち、外側に位置する４つのリード
１２ａ（以下、このリードを特に端部リードＳとい
う。）は、リードフレーム４０と一体成形された不要リ
ードＴ１（図１の斜線部分）とタイバーＣ３、Ｄ３で連
結されている。さらに、この不要リードＴ１は、リード
フレーム４０と２つのタイバーＣ２、Ｄ２によって連結
されている。
数のリード１２ａのうち、外側に位置する４つのリード
１２ａ（以下、このリードを特に端部リードＳとい
う。）は、リードフレーム４０と一体成形された不要リ
ードＴ１（図１の斜線部分）とタイバーＣ３、Ｄ３で連
結されている。さらに、この不要リードＴ１は、リード
フレーム４０と２つのタイバーＣ２、Ｄ２によって連結
されている。
【００２９】なお、この不要リードＴ１は、他のリード
１２ａの形状と同様にリードフレーム４０を打ち抜いて
形成されており、その長さ及び幅も略同じ寸法に形成さ
れている。
１２ａの形状と同様にリードフレーム４０を打ち抜いて
形成されており、その長さ及び幅も略同じ寸法に形成さ
れている。
【００３０】また、リードフレーム４０の中心位置に
は、図示しないが、半導体素子を載せるアイランド部が
一体形成されており、このアイランド部も外枠に相当す
る部分のリードフレーム４０とアイランドピン１８で接
続されている。
は、図示しないが、半導体素子を載せるアイランド部が
一体形成されており、このアイランド部も外枠に相当す
る部分のリードフレーム４０とアイランドピン１８で接
続されている。
【００３１】なお、リードフレーム４０には、リード１
２ａの曲げ加工時に金型２２に位置決めするための円形
のガイドホール２０が形成されている。
２ａの曲げ加工時に金型２２に位置決めするための円形
のガイドホール２０が形成されている。
【００３２】次に、本実施形態に係る半導体装置の製造
方法について説明する。
方法について説明する。
【００３３】先ず、上記リードフレーム４０のアイラン
ド部に半導体素子（チップ）を載せ、リードフレーム４
０と共に樹脂封止してパッケージ１４を生成する（第１
工程）。次に、金型でリードフレーム４０と不要リード
Ｔ１とを接続するタイバーＣ２、Ｄ２を打ち抜き切断す
る。また、同時にタイバーＤ１、Ｄ３も打ち抜いて切断
する。このとき、各リード１２ａはタイバーＣ１によっ
て接続されていると共に、タイバーＣ３によって不要リ
ードＴ１とも接続され、さらに、不要リードＴ１はリー
ドフレーム４０に一体成形されている。
ド部に半導体素子（チップ）を載せ、リードフレーム４
０と共に樹脂封止してパッケージ１４を生成する（第１
工程）。次に、金型でリードフレーム４０と不要リード
Ｔ１とを接続するタイバーＣ２、Ｄ２を打ち抜き切断す
る。また、同時にタイバーＤ１、Ｄ３も打ち抜いて切断
する。このとき、各リード１２ａはタイバーＣ１によっ
て接続されていると共に、タイバーＣ３によって不要リ
ードＴ１とも接続され、さらに、不要リードＴ１はリー
ドフレーム４０に一体成形されている。
【００３４】次に、図９に示す曲げ加工用の金型２２の
曲げダイ２４上に、リードフレーム４０が自動搬送され
ると、上型２５が降下し、パイロットピン２６がリード
フレーム４０のガイドホール２０に挿通される。このと
き、パッケージ１４近傍のリード１２ａは、パッケージ
１４と共に、バネ３０に付勢されたノックアウト２８と
曲げダイ２４とで挟持される。これにより、リードフレ
ーム４０は金型２２に位置決めされる。
曲げダイ２４上に、リードフレーム４０が自動搬送され
ると、上型２５が降下し、パイロットピン２６がリード
フレーム４０のガイドホール２０に挿通される。このと
き、パッケージ１４近傍のリード１２ａは、パッケージ
１４と共に、バネ３０に付勢されたノックアウト２８と
曲げダイ２４とで挟持される。これにより、リードフレ
ーム４０は金型２２に位置決めされる。
【００３５】次に、曲げパンチ３２が下降し、リード１
２ａと不要リードＴ１とを同時に押し下げて曲げ加工す
る。この曲げ加工がなされると、図２（Ｂ）に示すよう
に、リード１２ａと不要リードＴ１とはそれぞれ断面Ｌ
字型に曲げ加工される（第２工程）。
２ａと不要リードＴ１とを同時に押し下げて曲げ加工す
る。この曲げ加工がなされると、図２（Ｂ）に示すよう
に、リード１２ａと不要リードＴ１とはそれぞれ断面Ｌ
字型に曲げ加工される（第２工程）。
【００３６】ここで、図３に示すように、リード１２ａ
が曲げ加工された後でも、不要リードＴ１がリードフレ
ーム４０と接続されているので、リード１２ａとリード
フレーム４０とが切り離されることはない。
が曲げ加工された後でも、不要リードＴ１がリードフレ
ーム４０と接続されているので、リード１２ａとリード
フレーム４０とが切り離されることはない。
【００３７】次に、リードフレーム４０の表面に半田メ
ッキが施される（第３工程）。すなわち、図１１に示す
ように、曲げ加工されたリードフレーム４０は、半田電
極１１と共に酸性電解液１３に浸漬し、半田電極１１と
リードフレーム４０とを電気的に接続する。そして、上
記従来技術で述べたように、通電して、リードフレーム
４０（リード１２ａ）の表面に半田を堆積させる。
ッキが施される（第３工程）。すなわち、図１１に示す
ように、曲げ加工されたリードフレーム４０は、半田電
極１１と共に酸性電解液１３に浸漬し、半田電極１１と
リードフレーム４０とを電気的に接続する。そして、上
記従来技術で述べたように、通電して、リードフレーム
４０（リード１２ａ）の表面に半田を堆積させる。
【００３８】その後、半田が堆積されたリードフレーム
４０が電解液１３から取り出され、リード１２ａ及び不
要リードＴ１の先端がタイバーＣ１、Ｃ３と共に切断さ
れる。さらに、アイランドサポートピン１８が切断され
ることにより、リードフレーム４０からパッケージ１４
及びリード１２ａが切り離され、半導体装置１０（図１
０参照）を得る（第４工程）。
４０が電解液１３から取り出され、リード１２ａ及び不
要リードＴ１の先端がタイバーＣ１、Ｃ３と共に切断さ
れる。さらに、アイランドサポートピン１８が切断され
ることにより、リードフレーム４０からパッケージ１４
及びリード１２ａが切り離され、半導体装置１０（図１
０参照）を得る（第４工程）。
【００３９】以上のように、本実施形態の半導体装置１
０によれば、リード１２ａはリードフレーム４０に一体
成形された不要リードＴ１と接続されており、そして、
各リード１２ａと不要リードＴ１とが同時に曲げ加工さ
れることにより、その接続を維持することができる。
０によれば、リード１２ａはリードフレーム４０に一体
成形された不要リードＴ１と接続されており、そして、
各リード１２ａと不要リードＴ１とが同時に曲げ加工さ
れることにより、その接続を維持することができる。
【００４０】また、このリードフレーム４０を備えた半
導体装置１０の製造方法によれば、リード１２ａと不要
リードＴ１とを同時に曲げ加工することにより、リード
１２ａとリードフレーム４０との接続を維持することが
できるので、曲げ加工後に、リードフレーム４０に半田
メッキを施すことができる。
導体装置１０の製造方法によれば、リード１２ａと不要
リードＴ１とを同時に曲げ加工することにより、リード
１２ａとリードフレーム４０との接続を維持することが
できるので、曲げ加工後に、リードフレーム４０に半田
メッキを施すことができる。
【００４１】この結果、曲げパンチ３２によりリード１
２ａの半田メッキが剥がれることがなく、半田カスが生
成されることがない。したがって、半導体装置１０の品
質低下を防止し、また、半田カスを除去するための金型
２２の掃除もする必要がなくなり、生産性の良い高品質
の半導体装置１０の製造が可能となる。
２ａの半田メッキが剥がれることがなく、半田カスが生
成されることがない。したがって、半導体装置１０の品
質低下を防止し、また、半田カスを除去するための金型
２２の掃除もする必要がなくなり、生産性の良い高品質
の半導体装置１０の製造が可能となる。
【００４２】次に、第２実施形態に係る半導体装置につ
いて説明する。
いて説明する。
【００４３】本実施形態の半導体装置１０に用いられる
リードフレーム４１は、第１実施形態のリードフレーム
４０の不要リードＴ１の形状を変えたものである。した
がって、第１実施形態の同じ構成のものは同符合を付す
とともに、適宜、省略して以下に説明する。
リードフレーム４１は、第１実施形態のリードフレーム
４０の不要リードＴ１の形状を変えたものである。した
がって、第１実施形態の同じ構成のものは同符合を付す
とともに、適宜、省略して以下に説明する。
【００４４】図４に示すように、リード１２ａに接続す
る不要リードＴ２（図４の斜線部分）は、リードフレー
ム４１に一体成形され、その先端は端部リードＳの側面
に接続しており、平面視でＬ字型に形成されている。
る不要リードＴ２（図４の斜線部分）は、リードフレー
ム４１に一体成形され、その先端は端部リードＳの側面
に接続しており、平面視でＬ字型に形成されている。
【００４５】一方、各リード１２ａの先端はタイバーＥ
１により連結されていると共に、端部リードＳとリード
フレーム４１間もタイバーＥ１により接続されている。
また、パッケージ１４近傍のリード１２ａ間もタイバー
Ｆ１で接続されている。そして、端部リードＳと不要リ
ードＴ２とはタイバーＦ３で接続され、不要リードＴ２
とリードフレーム４１とはタイバーＦ２で接続されてい
る。
１により連結されていると共に、端部リードＳとリード
フレーム４１間もタイバーＥ１により接続されている。
また、パッケージ１４近傍のリード１２ａ間もタイバー
Ｆ１で接続されている。そして、端部リードＳと不要リ
ードＴ２とはタイバーＦ３で接続され、不要リードＴ２
とリードフレーム４１とはタイバーＦ２で接続されてい
る。
【００４６】また、アイランド部もアイランドピン１８
でリードフレーム４１と接続されている。
でリードフレーム４１と接続されている。
【００４７】次に、リードフレーム４１を備えた半導体
装置１０の製造方法についても、第１実施形態と同様
に、先ず、端部リードＳとリードフレーム４１とを結ぶ
タイバーＥ１と、不要リードＴ２とリードフレーム４１
とを結ぶタイバーＦ２と、不要リードＴ２と端部リード
Ｓとを接続するタイバーＦ３と、各リード１２ａ間を接
続するタイバーＦ１とが切断される。
装置１０の製造方法についても、第１実施形態と同様
に、先ず、端部リードＳとリードフレーム４１とを結ぶ
タイバーＥ１と、不要リードＴ２とリードフレーム４１
とを結ぶタイバーＦ２と、不要リードＴ２と端部リード
Ｓとを接続するタイバーＦ３と、各リード１２ａ間を接
続するタイバーＦ１とが切断される。
【００４８】次に、図５（Ａ）、（Ｂ）に示すように、
金型２２で各リード１２ａと不要リードＴ２とが同時に
曲げ加工される。そして、図１１に示すように、リード
フレーム４１と半田電極１１とが共に酸性電解液１３に
浸漬され、リードフレーム４１と半田電極１１とが電気
的に接続される。その後、通電され、電気エネルギーに
よりリードフレーム４１（リード１２ａ）の表面に半田
メッキが施される。
金型２２で各リード１２ａと不要リードＴ２とが同時に
曲げ加工される。そして、図１１に示すように、リード
フレーム４１と半田電極１１とが共に酸性電解液１３に
浸漬され、リードフレーム４１と半田電極１１とが電気
的に接続される。その後、通電され、電気エネルギーに
よりリードフレーム４１（リード１２ａ）の表面に半田
メッキが施される。
【００４９】半田メッキが施されたリード１２ａは、所
定の長さ（不要リードＴ２と端部リードＳとの接続部よ
りもパッケージ１４側）で切断され、さらに、アイラン
ドサポートピン１８が切断される。そして、図１０に示
すような半導体装置１０が得られる。
定の長さ（不要リードＴ２と端部リードＳとの接続部よ
りもパッケージ１４側）で切断され、さらに、アイラン
ドサポートピン１８が切断される。そして、図１０に示
すような半導体装置１０が得られる。
【００５０】以上のように、本実施形態においても、リ
ード１２ａと不要リードＴ２とが同時に曲げ加工される
ので、曲げ加工後においてリード１２ａと不要リードＴ
２、すなわち、リード１２ａとリードフレーム４１との
接続を維持することができる。
ード１２ａと不要リードＴ２とが同時に曲げ加工される
ので、曲げ加工後においてリード１２ａと不要リードＴ
２、すなわち、リード１２ａとリードフレーム４１との
接続を維持することができる。
【００５１】また、このリードフレーム４１を備えた半
導体装置１０によれば、リード１２ａの曲げ加工後にリ
ードフレーム４１を半田メッキすることが可能となるの
で、曲げ加工時の曲げパンチ３２によりリード１２ａの
半田メッキが剥がされることはなく、半田カスの生成を
防止できる。この結果、半田カスを除去するための金型
２２の掃除もする必要がなくなり、生産性の良い高品質
の半導体装置１０の製造が可能となる。
導体装置１０によれば、リード１２ａの曲げ加工後にリ
ードフレーム４１を半田メッキすることが可能となるの
で、曲げ加工時の曲げパンチ３２によりリード１２ａの
半田メッキが剥がされることはなく、半田カスの生成を
防止できる。この結果、半田カスを除去するための金型
２２の掃除もする必要がなくなり、生産性の良い高品質
の半導体装置１０の製造が可能となる。
【００５２】なお、上記各実施形態のリードフレーム４
０、４１は、いずれも半導体装置１０に適用した形態を
示したが、端部リードＳの外側に不要なリードを形成
し、曲げ加工後も、リードフレーム４０、４１とリード
１２ａとが接続した状態にすれば、半田メッキを施す他
の電子部品にも適用することができる。
０、４１は、いずれも半導体装置１０に適用した形態を
示したが、端部リードＳの外側に不要なリードを形成
し、曲げ加工後も、リードフレーム４０、４１とリード
１２ａとが接続した状態にすれば、半田メッキを施す他
の電子部品にも適用することができる。
【００５３】
【発明の効果】本発明の半導体装置によれば、曲げ加工
後においてもリードとリードフレームとが切断されるこ
となく接続を維持することができる。
後においてもリードとリードフレームとが切断されるこ
となく接続を維持することができる。
【００５４】また、半導体装置の製造方法によれば、リ
ードを曲げ加工した後に、リードフレームの表面に半田
メッキを施すことができるので、曲げ加工によりリード
表面の半田カスが剥がれることがなく、半田カスの生成
が防止できる。
ードを曲げ加工した後に、リードフレームの表面に半田
メッキを施すことができるので、曲げ加工によりリード
表面の半田カスが剥がれることがなく、半田カスの生成
が防止できる。
【図１】本発明の第１実施形態に係る半導体装置に用い
られるリードフレームの曲げ加工前の状態を示す平面図
である。
られるリードフレームの曲げ加工前の状態を示す平面図
である。
【図２】（Ａ）は図１のリードフレームの曲げ加工後の
状態を示す平面図であり、（Ｂ）はその側面図である。
状態を示す平面図であり、（Ｂ）はその側面図である。
【図３】本発明の第１実施形態に係る半導体装置に用い
られるリードフレームの曲げ加工後の状態を示す斜視図
である。
られるリードフレームの曲げ加工後の状態を示す斜視図
である。
【図４】本発明の第２実施形態に係る半導体装置に用い
られるリードフレームの曲げ加工前の状態を示す平面図
である。
られるリードフレームの曲げ加工前の状態を示す平面図
である。
【図５】（Ａ）は図４のリードフレームの曲げ加工後の
状態を示す平面図であり、（Ｂ）はその側面図である。
状態を示す平面図であり、（Ｂ）はその側面図である。
【図６】本発明の第２実施形態に係る半導体装置に用い
られるリードフレームの曲げ加工後の状態を示す斜視図
である。
られるリードフレームの曲げ加工後の状態を示す斜視図
である。
【図７】従来のリードフレームの曲げ加工前の状態を示
す平面図である。
す平面図である。
【図８】（Ａ）は従来のリードフレームの曲げ加工後の
状態を示す平面図であり、（Ｂ）はその側面図である。
状態を示す平面図であり、（Ｂ）はその側面図である。
【図９】曲げ加工する金型の概略構成図である。
【図１０】半導体装置の斜視図である。
【図１１】半田メッキ装置の概略構成図である。
１０ 半導体装置 １１ 半田電極 １２ａ リード １３ 酸性電解液 １４ パッケージ ４０、４１ リードフレーム Ｔ１、Ｔ２ 不要リード（接続手段） Ｃ３ タイバー（接続手段）
Claims (2)
- 【請求項１】 複数のリードが打抜き加工されたリード
フレームに半導体素子を載置して樹脂封止した半導体装
置において、 前記リードと同時に曲げ加工され、前記リードを前記リ
ードフレームに接続する接続手段を設けたことを特徴と
する半導体装置。 - 【請求項２】 複数のリードが打抜き加工されたリード
フレームに半導体素子を載置して樹脂封止したパッケー
ジを備え、該パッケージの側面から引出された前記リー
ドが曲げ加工される半導体装置の製造方法であって、 前記リードフレームと前記半導体素子とを樹脂封止して
パッケージを生成する第１工程と、 前記リードと前記リードフレームとを接続した接続手段
を前記リードと同時に曲げ加工する第２工程と、 前記リードフレームと半田電極を酸性電解液に浸漬さ
せ、前記リードフレームと前記半田電極とを電気的に接
続して前記リードの表面に半田メッキを施す第３工程
と、 前記接続手段による接続を解除する第４工程と、 から成ることを特徴とする半導体装置の製造方法。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11178181A JP2001007268A (ja) | 1999-06-24 | 1999-06-24 | 半導体装置及びその製造方法 |
| US09/481,685 US6344681B1 (en) | 1999-06-24 | 2000-01-12 | Semiconductor package produced by solder plating without solder residue |
| US10/057,907 US6653169B2 (en) | 1999-06-24 | 2002-01-29 | Packaged semiconductor and process for manufacturing the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11178181A JP2001007268A (ja) | 1999-06-24 | 1999-06-24 | 半導体装置及びその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2001007268A true JP2001007268A (ja) | 2001-01-12 |
Family
ID=16044028
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11178181A Pending JP2001007268A (ja) | 1999-06-24 | 1999-06-24 | 半導体装置及びその製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (2) | US6344681B1 (ja) |
| JP (1) | JP2001007268A (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TW454287B (en) * | 2000-12-06 | 2001-09-11 | Siliconware Precision Industries Co Ltd | Multi-media chip package and its manufacture |
| US6803255B2 (en) * | 2002-07-31 | 2004-10-12 | Delphi Technologies, Inc. | Dual gauge lead frame |
| US7132314B2 (en) * | 2004-05-28 | 2006-11-07 | Texas Instruments Incorporated | System and method for forming one or more integrated circuit packages using a flexible leadframe structure |
| WO2007102041A1 (en) * | 2006-03-09 | 2007-09-13 | Infineon Technologies Ag | Lead fingers of a semiconductor chip with an even layer of coating |
| US8499239B2 (en) * | 2009-08-28 | 2013-07-30 | Microsoft Corporation | Globe container |
Family Cites Families (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2538617B1 (fr) * | 1982-12-28 | 1986-02-28 | Thomson Csf | Boitier d'encapsulation pour semiconducteur de puissance, a isolement entree-sortie ameliore |
| USH54H (en) * | 1983-08-05 | 1986-04-01 | At&T Bell Laboratories | Soldering external leads to film circuits |
| JP2708191B2 (ja) * | 1988-09-20 | 1998-02-04 | 株式会社日立製作所 | 半導体装置 |
| US5446313A (en) * | 1992-05-25 | 1995-08-29 | Hitachi, Ltd. | Thin type semiconductor device and module structure using the device |
| JP3088193B2 (ja) * | 1992-06-05 | 2000-09-18 | 三菱電機株式会社 | Ｌｏｃ構造を有する半導体装置の製造方法並びにこれに使用するリードフレーム |
| JPH0669396A (ja) | 1992-08-17 | 1994-03-11 | Hitachi Ltd | 半導体装置の形成方法 |
| US5369056A (en) * | 1993-03-29 | 1994-11-29 | Staktek Corporation | Warp-resistent ultra-thin integrated circuit package fabrication method |
| US5592020A (en) * | 1993-04-16 | 1997-01-07 | Kabushiki Kaisha Toshiba | Semiconductor device with smaller package having leads with alternating offset projections |
| JPH07147347A (ja) * | 1993-11-25 | 1995-06-06 | Matsushita Electric Ind Co Ltd | 集積回路装置 |
| US5616953A (en) * | 1994-09-01 | 1997-04-01 | Micron Technology, Inc. | Lead frame surface finish enhancement |
| US5789280A (en) * | 1994-10-11 | 1998-08-04 | Motorola, Inc. | Leadframe having secured outer leads, semiconductor device using the leadframe and method of making them |
| JP3205235B2 (ja) * | 1995-01-19 | 2001-09-04 | シャープ株式会社 | リードフレーム、樹脂封止型半導体装置、その製造方法及び該製造方法で用いる半導体装置製造用金型 |
| US6002167A (en) * | 1995-09-22 | 1999-12-14 | Hitachi Cable, Ltd. | Semiconductor device having lead on chip structure |
| JPH09270488A (ja) * | 1996-01-29 | 1997-10-14 | Fujitsu Ltd | 半導体装置の製造方法 |
| US6072228A (en) * | 1996-10-25 | 2000-06-06 | Micron Technology, Inc. | Multi-part lead frame with dissimilar materials and method of manufacturing |
| JP3175609B2 (ja) * | 1996-11-19 | 2001-06-11 | 日本電気株式会社 | チップ型電子部品 |
| TW467401U (en) * | 1997-03-21 | 2001-12-01 | Rohm Co Ltd | Lead frame and the semiconductor device utilizing the lead frame |
| JPH11145364A (ja) * | 1997-11-12 | 1999-05-28 | Denso Corp | 樹脂封止型半導体装置及びその製造方法 |
| US5889658A (en) * | 1997-11-25 | 1999-03-30 | Motorola, Inc. | Package assembly for an electronic component |
-
1999
- 1999-06-24 JP JP11178181A patent/JP2001007268A/ja active Pending
-
2000
- 2000-01-12 US US09/481,685 patent/US6344681B1/en not_active Expired - Fee Related
-
2002
- 2002-01-29 US US10/057,907 patent/US6653169B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US6653169B2 (en) | 2003-11-25 |
| US20020024121A1 (en) | 2002-02-28 |
| US6344681B1 (en) | 2002-02-05 |
| US20020066944A1 (en) | 2002-06-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR20030031843A (ko) | 리드프레임 및 그 리드프레임을 사용한 반도체 장치의제조 방법 | |
| WO2020185192A1 (en) | Semiconductor package having side wall plating | |
| US9870930B2 (en) | Method for producing substrate for mounting semiconductor element | |
| TWI405513B (zh) | 在金屬與聚亞醯胺間不具黏合物之金屬插塞基板 | |
| JP2001007268A (ja) | 半導体装置及びその製造方法 | |
| JP2011198977A (ja) | 半導体装置の製造方法 | |
| JP2012049323A (ja) | リードフレーム及びこれを用いた半導体装置並びにその製造方法 | |
| EP3462482A1 (en) | Surface mount semiconductor device and method of manufacture | |
| JP5846655B2 (ja) | 半導体装置の製造方法 | |
| JP2617637B2 (ja) | 部分めっき装置および半導体装置用リードフレーム | |
| JPH08274231A (ja) | リードフレームおよびリードフレームの製造方法 | |
| US10181436B2 (en) | Lead frame and method of manufacturing the same | |
| JP2007180247A (ja) | 回路部材の製造方法 | |
| JP2926497B2 (ja) | 半導体装置の製造方法 | |
| JP5302140B2 (ja) | 置換めっき層の剥離方法 | |
| JP2017022267A (ja) | リードフレームの製造方法 | |
| JP4133396B2 (ja) | ストライプめっき用金属条及びストライプめっき条の製造方法 | |
| WO2018221340A1 (ja) | リードフレーム、リードフレームの製造方法、および半導体装置の製造方法 | |
| JP3783544B2 (ja) | Ｍｉｄ製造方法 | |
| JPH0815191B2 (ja) | リ−ドフレ−ムの製造方法 | |
| JP5102806B2 (ja) | リードフレームの製造方法、リードフレーム、半導体装置の製造方法、及び半導体装置 | |
| JPH11274391A (ja) | 樹脂封止型半導体装置の製造方法 | |
| JP5610450B2 (ja) | リードフレームの製造方法 | |
| JPS60150656A (ja) | 半導体装置の製造方法およびそれに使用されるリ−ドフレ−ム | |
| JPH11233704A (ja) | リードフレーム、リードフレームの製造方法および半導体装置 |