[go: up one dir, main page]

JP2000350168A - 画像信号処理方法および画像信号処理装置 - Google Patents

画像信号処理方法および画像信号処理装置

Info

Publication number
JP2000350168A
JP2000350168A JP11155229A JP15522999A JP2000350168A JP 2000350168 A JP2000350168 A JP 2000350168A JP 11155229 A JP11155229 A JP 11155229A JP 15522999 A JP15522999 A JP 15522999A JP 2000350168 A JP2000350168 A JP 2000350168A
Authority
JP
Japan
Prior art keywords
image
signal
image signal
input
horizontal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP11155229A
Other languages
English (en)
Inventor
Yoshiji Kimura
佳司 木村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP11155229A priority Critical patent/JP2000350168A/ja
Priority to US09/580,834 priority patent/US6567925B1/en
Publication of JP2000350168A publication Critical patent/JP2000350168A/ja
Withdrawn legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/003Details of a display terminal, the details relating to the control arrangement of the display terminal and to the interfaces thereto
    • G09G5/005Adapting incoming signals to the display format of the display terminal
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N7/00Television systems
    • H04N7/01Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level
    • H04N7/0117Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level involving conversion of the spatial resolution of the incoming video signal
    • H04N7/012Conversion between an interlaced and a progressive signal
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00Command of the display device
    • G09G2310/02Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0229De-interlacing
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/001Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes using specific devices not provided for in groups G09G3/02 - G09G3/36, e.g. using an intermediate record carrier such as a film slide; Projection systems; Display of non-alphanumerical information, solely or in combination with alphanumerical information, e.g. digital display on projected diapositive as background
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/003Details of a display terminal, the details relating to the control arrangement of the display terminal and to the interfaces thereto
    • G09G5/006Details of the interface to the display terminal

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Graphics (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Television Systems (AREA)
  • Controls And Circuits For Display Device (AREA)

Abstract

(57)【要約】 【課題】 垂直同期信号と水平同期信号の位相差が一定
しない状態でインタレース方式の画像信号が入力される
場合においても、各フィールド内の画像信号を正常な並
び順に並べてプログレッシブ画像の画像信号を構成す
る。 【解決手段】 スイッチ3は、垂直同期信号Vsync
が入力される毎に、フィールドメモリ部2内のフィール
ドメモリを順次選択する。選択されたフィールドメモリ
には、当該垂直同期信号Vsyncが入力されてから各
水平同期信号Hsyncが入力されるまでのタイマ1の
タイマ値が、各水平同期信号に続く画像信号とともに書
き込まれる。ソート処理部4は、タイマ値および画像信
号の書き込みが最近行われた2つのフィールドメモリか
ら画像信号を読み出し、各画像信号を各々に対応したタ
イマ値の順に並び替えてフレームメモリ5に書き込む。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】この発明は、インタレース方
式の画像信号をプログレッシブ方式の画像信号に変換す
る画像信号処理装置および画像信号処理方法に関する。
【0002】
【従来の技術】パーソナルコンピュータなどの電子機器
から画像信号の供給を受け、画像の表示を行う液晶プロ
ジェクタなどの画像表示装置が各種提供されている。こ
の種の画像表示装置において取り扱う画像信号の伝送方
式には、プログレッシブ方式とインタレース方式とがあ
る。ここで、プログレッシブ方式では、1フレームの間
に1画面を構成する全水平走査線に対応した各画像信号
を各々の並び順に全て伝送する。これに対し、インタレ
ース方式では、1フレームを2つのフィールドに分け、
最初のフィールド(奇数フィールド)では1画面を構成
する各水平走査線を1本飛びに選択して各々に対応した
各画像信号を伝送し、次のフィールド(偶数フィール
ド)では残りの各水平走査線に対応した各画像信号を伝
送する。
【0003】さて、液晶プロジェクタなどの画像表示装
置の中には、インタレース方式による画像信号が与えら
れた場合に、これをプログレッシブ方式に変換してフレ
ームメモリに書き込み、その表示を行う方式のものがあ
る。
【0004】従来、この種の画像表示装置では、図8に
示す構成の画像信号処理装置がこの変換のための手段と
して用いられていた。
【0005】この図8において、フィールド判定部11
では、垂直同期信号Vsyncと、この垂直同期信号V
syncの後に入力される水平同期信号Hsyncとの
位相差が所定値以内であるか否かを判断することによ
り、当該垂直同期信号Vsyncから始まるフィールド
が奇数フィールドであるか偶数フィールドであるかが判
定される。そして、奇数フィールドに入力される画像信
号はスイッチ12を介して奇数フィールドメモリ13に
書き込まれ、偶数フィールドに入力される画像信号はス
イッチ12を介して偶数フィールドメモリ14に書き込
まれる。そして、奇数フィールドメモリ13および偶数
フィールドメモリ14から交互に各水平走査線に対応し
た画像信号が読み出され、フレームメモリ15に順次書
き込まれる。この結果、1画面分のプログレッシブ画像
の画像信号がフレームメモリ15内に得られるのであ
る。
【0006】
【発明が解決しようとする課題】ところで、最近のパー
ソナルコンピュータなどでは、水平走査線の本数や画素
密度を任意に設定することができるようになっている。
また、パーソナルコンピュータと画像表示装置とが様々
な伝送媒体によって結ばれることがあり、パーソナルコ
ンピュータから出力された垂直同期信号および水平同期
信号がその位相差を保存したまま画像表示装置に伝送さ
れるという保証はない。このような事情から、パーソナ
ルコンピュータから出力される垂直同期信号と水平同期
信号との位相差は一定ではなく、上述したような垂直同
期信号と水平同期信号との位相差に基づいてフィールド
の奇偶判定を行ったのでは、その判断を誤り、正常なプ
ログレッシブ画像が得られないという問題があった。
【0007】この発明は以上説明した事情に鑑みてなさ
れたものであり、垂直同期信号と水平同期信号の位相差
が一定しない状態でインタレース方式の画像信号が入力
される場合においても、各フィールド内の画像信号を正
常な並び順に並べてプログレッシブ画像の画像信号を構
成することができる画像信号処理装置および画像信号処
理方法を提供することを目的としている。
【0008】
【課題を解決するための手段】第1の発明に係る画像信
号処理方法または画像信号処理装置では、垂直同期信号
が入力されてから、各水平同期信号が入力されるまでの
経過時間を各水平同期信号に続く画像信号と対応させて
当該画像信号とともに記憶手段に格納し、前記記憶手段
に格納された連続した2つの垂直走査期間内の画像信号
を、各々に対応した前記経過時間の順に並べて、プログ
レッシブ画像の画像信号を形成する。
【0009】従って、垂直同期信号と水平同期信号との
位相差が一定しない状況下においても、各水平走査線に
対応した画像信号を表示順序に従って並べたプログレッ
シブ画像の画像信号を得ることができる。
【0010】また、第2の発明では、垂直同期信号が入
力されてから、各水平同期信号が入力されるまでの経過
時間を各水平同期信号に続く画像信号と対応させて当該
画像信号とともに記憶手段に格納し、前記記憶手段に格
納された連続した2つの垂直走査期間内の前記経過時間
に基づいて前記記憶手段から各垂直走査期間内の画像信
号の読み出しを行う順序を決定し、この順序に従い、各
垂直走査期間内の各水平走査線に対応した画像信号を交
互に前記記憶手段から読み出してプログレッシブ画像の
画像信号を形成する。
【0011】この場合、全画像信号をタイマ値に従って
ソートしなくて済むので、上記第1の発明よりも演算処
理量を少なくし、処理の高速化を図ることができる。
【0012】なお、上記第1または第2の発明におい
て、連続した2つの垂直走査期間内の前記経過時間の差
が所定範囲内である場合には、入力される各水平走査線
に対応した画像信号をそのままの順序で出力するように
してもよい。
【0013】このようにすることで、インタレース方式
のみならず、プログレッシブ方式の画像信号が入力され
た場合でのその処理を行うことができる。
【0014】また、各発明において、記憶手段は1つの
メモリである必要はなく、経過時間と画像信号とを対応
付けて格納するのであれば、両者を別々のメモリに格納
するようにしてもよい。この場合、経過時間を格納する
メモリと画像信号を格納するメモリとが本発明にいう
「記憶手段」を構成することになる。
【0015】
【発明の実施の形態】以下、図面を参照し、この発明の
実施の形態について説明する。
【0016】A.第1の実施形態 図1はこの発明の第1の実施形態である画像信号処理装
置100の構成を示すブロック図である。この画像信号
処理装置は、液晶プロジェクタなどの画像表示装置に内
蔵されるものであり、パーソナルコンピュータなどの外
部の電子機器から画像信号並びにその垂直同期信号Vs
yncおよび水平同期信号Hsyncの供給を受け、画
像信号を画像単位で液晶パネルなどの再生装置200に
供給するものである。
【0017】図1において、タイマ1は、垂直同期信号
Vsyncが入力される度に、タイマ値を「0」にリセ
ットして計時を開始し、その後、水平同期信号HSYN
Cが入力される度に、その入力時点におけるタイマ値を
出力する手段である。
【0018】フィールドメモリ部2は、複数のフィール
ドメモリにより構成されている。なお、これらのフィー
ルドメモリは、別々のRAMによって構成してもよい
し、1つのRAMの全記憶領域を複数のエリアに分割
し、各エリアをフィールドメモリとして用いてもよい。
【0019】スイッチ3は、垂直同期信号VSYNCが
入力される都度、フィールドメモリ部2内の各フィール
ドメモリを順次選択し、この選択したフィールドメモリ
に対し、当該垂直同期信号Vsyncから始まるフィー
ルド内の各水平同期信号Hsyncに対応したタイマ1
のタイマ値と、各水平同期信号Hsyncに続いて入力
される画像信号を供給する。この供給先であるフィール
ドメモリでは、各タイマ値と画像信号とを対応付けて格
納する。
【0020】ソート処理部4は、垂直同期信号Vsyn
cが入力される毎に、フィールドメモリ部2の各フィー
ルドメモリの中から、タイマ値および画像信号の書き込
みが最近行われた2つのフィールドメモリを選択し、こ
れらのフィールドメモリ内の各画像データを各々に対応
したタイマ値の順に並び替え、プログレッシブ(ノンイ
ンタレース)画像の画像信号としてフレームメモリ5に
書き込む手段である。
【0021】このフレームメモリ5に書き込まれたプロ
グレッシブ画像の画像信号は液晶表示パネルなどからな
る再生装置200に供給され、その画面に表示される。
【0022】次に具体例を挙げ、本実施形態の動作につ
いて説明する。
【0023】まず、図2(a)〜(c)は、画像信号処
理装置100に入力されるインタレース方式の画像信号
の垂直同期信号Vsyncおよび水平同期信号Hsyn
cを例示したタイムチャートである。さらに詳述する
と、図2(a)は、垂直同期信号Vsyncを例示する
ものであり、図面が煩雑になるのを防止するため、一連
の各フィールドに対応した垂直同期信号Vsyncを重
ねて図示している。また、図2(b)は、あるフィール
ドにおける水平同期信号Hsyncの波形を示してお
り、図2(c)は、その次のフィールドにおける水平同
期信号Hsyncの波形を示している。
【0024】図1におけるタイマ1は、垂直同期信号V
syncが入力されると、タイマ値をリセットして計時
を開始し、例えば図2(b)の水平同期信号Hsync
が入力される毎にその入力時点でのタイマ値TA1、T
A2、…を出力し、その次の垂直同期信号Vsyncが
入力されると、再びタイマ値をリセットして計時を開始
し、図2(c)の水平同期信号Hsyncが入力される
毎にその入力時点でのタイマ値TB1、TB2、…を出
力する、という動作を繰り返すのである。
【0025】一方、図1におけるスイッチ3は、垂直同
期信号Vsync(図2(a))が入力されると、この
垂直同期信号Vsyncから始まる1フィールドの間、
フィールドメモリ部2の例えば第1のフィールドメモリ
を選択する。この結果、例えば図2(b)における垂直
同期信号Vsync以後の各水平同期信号Hsyncの
入力時のタイマ値TA1、TA2、…と、各水平走査線
LineA1、LineA2、…に対応した画像信号が
スイッチ3を介して第1のフィールドメモリに供給さ
れ、図3(a)に例示するように、各タイマ値と各水平
走査線に対応した画像信号とが対応付けられて格納され
る。その後、新たな垂直同期信号Vsync(図2
(a))が入力されると、スイッチ3は、フィールドメ
モリ部2における例えば第2のフィールドメモリを選択
する。この結果、当該垂直同期信号Vsyncから始ま
る新たなフィールドでは、図2(c)における垂直同期
信号Vsync以後の各水平同期信号Hsyncの入力
時のタイマ値TB1、TB2、…と、各水平走査線Li
neB1、LineB2、…に対応した画像信号がスイ
ッチ3を介して第2のフィールドメモリに供給され、図
3(B)に例示するように格納される。
【0026】ソート処理部4は、垂直同期信号Vsyn
cが入力される毎に、上記タイマ値および画像信号の書
き込みが最近行われた2つのフィールドメモリを選択
し、各フィールドメモリ内の各画像信号を各々に対応し
たタイマ値の順に並び替えてフレームメモリ5に書き込
むソート処理を実行する。図3(c)は、上記第1およ
び第2のフィールドメモリに図3(a)および(b)に
示すようにタイマ値および画像信号の書き込みが行わ
れ、これに対して、このソート処理部4によるソート処
理が施された場合のソート処理後のプログレッシブ画像
の画像信号を例示するものである。
【0027】このソート処理の対象とされる2つのフィ
ールドメモリは、垂直同期信号Vsyncが入力される
毎に切り換えられる。図4はその動作を例示したタイム
チャートである。この図4は、フィールドメモリ部2が
3個のフィールドメモリによって構成されている場合を
例に、ソート処理部4の動作を示している。この図に示
すように、あるフィールドFkに対応した画像信号が第
1のフィールドメモリに格納され、その次のフィールド
Fk+1に対応した画像信号が第2のフィールドメモリ
に格納されると、これらのフィールドFkおよびFk+
1の各画像信号を対象としたソート処理が可能になる。
そこで、その次のフィールドFk+2に対応した画像信
号が第3のフィールドメモリに格納される間、ソート処
理部4は、第1および第2のフィールドメモリ内のフィ
ールドFkおよびFk+1に対応した各画像信号のソー
ト処理を実行する。そして、フィールドFk+2に対応
した画像信号が第3のフィールドメモリに格納される
と、ソート処理部4は、その後、フィールドFk+3に
対応した画像信号が第1のフィールドメモリに格納され
る間に、第2および第3のフィールドメモリ内のフィー
ルドFk+1およびFk+2に対応した各画像信号のソ
ート処理を実行するのである。その後の各フィールドに
対応したソート処理も同様であり、ソート処理部4は、
垂直同期信号Vsyncが入力される毎に、画像信号の
書き込みが最近行われた2つのフィールドメモリを選択
し、それらを対象としてソート処理を実行するのであ
る。
【0028】図5は以上説明した本実施形態の動作を総
括して図示したものである。本実施形態によれば、各フ
ィールド毎にフィールドメモリが選択される。そして、
各フィールドでは、水平同期信号Hsyncが入力され
る毎に、垂直同期信号Vsyncが入力されてから当該
水平同期信号Hsyncが入力されるまでの経過時間で
あるタイマ値がタイマ1から出力され、当該水平同期信
号Hsyncに続く画像信号がこのタイマ値とともにフ
ィールドメモリに格納される。そして、各フィールドで
は、画像信号およびタイマ値の書き込みが最近行われた
2つのフィールドメモリを対象とし、各々に格納された
画像信号をそれらに対応したタイマ値の順に並び替える
ソート処理が実行され、このソート処理のなされたプロ
グレッシブ画像の画像信号がフレームメモリ5に格納さ
れるのである。
【0029】さて、例えばパーソナルコンピュータから
画像信号処理装置100に画像信号が伝送される過程に
おいて、垂直同期信号Vsyncと水平同期信号Hsy
ncの位相差が変化する場合が考えられる。図6(a)
〜(c)は、パーソナルコンピュータから1画面分の水
平走査線LineA1、LineB1、LineA2、
LineB2、…の各画像信号をインタレース方式の伝
送方法により送信した場合において、画像信号処理装置
100によって受信される垂直同期信号Vsyncおよ
び水平同期信号Hsyncの受信波形を各々例示するも
のである。これらの各図に示される各水平走査線の画像
は、表示画面上においてLineA1、LineB1、
LineA2、LineB2、…の順に並べて表示され
るべきものである。また、これらの各図において、各水
平同期信号Hsyncの周期はTHである。また、この
例ではインタレース方式により画像信号の伝送を行って
いるため、あるフィールドにおける垂直同期信号Vsy
ncの立ち上がり時点からそれ以後のk番目の水平同期
信号Hsyncまでの経過時間(例えばTAk)と、そ
の次のフィールドにおける垂直同期信号Vsyncの立
ち上がり時点からそれ以後のk番目の水平同期信号Hs
yncまでの経過時間(例えばTBk)との差は、TH
/2となっている。これは、インタレース方式では1フ
レーム内の水平走査線の本数が奇数本だからである。
【0030】図6(a)〜(c)に示す各例では、画像
信号処理装置100によって受信される垂直同期信号V
syncと水平同期信号Hsyncの位相差が各々異な
っている。しかし、本実施形態によれば、そのような状
況下においても正常にプログレッシブ画像の画像信号を
構成することができるのである。
【0031】まず、図6(a)に示す例では、パーソナ
ルコンピュータから送信されたときの位相差をそのまま
保存した状態で垂直同期信号Vsyncおよび水平同期
信号Hsyncが画像信号処理装置100に伝送されて
いる。
【0032】この例の場合、図示の連続した2フィール
ドにおいて、各水平同期信号Hsyncに対応したタイ
マ値の大きさを比較すると、 TA1<TB1<TA2<TB2<… という関係が成立する。従って、図1におけるフレーム
メモリ5には、各画像信号が、 LineA1、LineB1、LineA2、Line
B2、… の順に並んだ正常なプログレッシブ画像の画像信号が格
納されることとなる。
【0033】次に図6(b)に示す例では、図6(a)
に示すものと同じ位相差で垂直同期信号Vsyncと水
平同期信号Hsyncがパーソナルコンピュータから送
信されたが、図6(a)の場合よりも垂直同期信号Vs
yncの伝送遅延が大きく、垂直同期信号Vsync
は、画面の最初の水平走査線LineA1の水平同期信
号Hsyncよりも時間H/4だけ遅れて画像信号処理
装置100に到達している。しかし、この垂直同期信号
Vsyncの次の垂直同期信号Vsyncは、画面の2
番目の水平走査線LineB1の水平同期信号Hsyn
cよりも前に画像信号処理装置100に到達している。
【0034】この例の場合、図示の連続した2フィール
ドにおいて、各水平同期信号Hsyncに対応したタイ
マ値の大きさを比較すると、 TB1<TA2<TB2<TA3<… という関係が成立する。従って、図1におけるフレーム
メモリ5には、 LineB1、LineA2、LineB2、Line
A3、… という具合に表示順序に対応した順序で各画像信号が格
納されることとなる。図6(a)の場合と比較すると、
フレームメモリ5内の画像信号は、最初の水平走査線L
ineA1の画像信号が欠けているが、これはブランキ
ング期間内のであるため、欠けていたとしても何ら問題
は生じない。
【0035】次に図6(c)に示す例では、図6(a)
に示すものと同じ位相差で垂直同期信号Vsyncと水
平同期信号Hsyncがパーソナルコンピュータから送
信されたが、図6(a)の場合よりも大きな伝送遅延で
水平同期信号Hsyncが伝送されている。このため、
図6(c)において、2番目の垂直同期信号Vsync
が到達してから時間H/4だけ後に、本来、この2番目
の垂直同期信号Vsyncよりも前に到達すべきであっ
た水平同期信号Hsyncが到達し、これに続いて水平
走査線LineAnの画像信号が到達している。
【0036】この例の場合、図示の連続した2フィール
ドにおいて、各水平同期信号Hsyncに対応したタイ
マ値の大きさを比較すると、 TAn<TA1<TB1<TA2<TB2<TA3<… という関係が成立する。従って、図1におけるフレーム
メモリ5には、 LineAn、LineA1、LineB1、Line
A2、… という具合に表示順序に対応した順序で各画像信号が格
納されることとなる。図6(a)の場合と比較すると、
フレームメモリ5内の先頭に、画面の最下部に対応した
水平走査線LineAnの画像信号が格納されている
が、これはブランキング期間内のものであるため、何ら
問題は生じない。
【0037】このように、本実施形態では、各水平走査
線に対応した画像信号を、各水平走査線の始点である水
平同期信号の垂直同期信号からの遅延時間の順に並び替
えてフレームメモリ5に格納するので、各水平走査線に
対応した画像信号は、各水平走査線の画面上下方向での
位置に対応した順序でフレームメモリ内に格納されるこ
ととなる。従って、受信される垂直同期信号Vsync
と水平同期信号Hsyncとの位相差が一定でない場合
であっても、正常にプログレッシブ画像の画像信号を構
成することができる。
【0038】なお、以上説明した画像信号処理装置10
0ではインタレース方式の画像信号を取り扱ったが、ソ
ート処理部4の機能を改良することにより、インタレー
ス方式の画像信号のみならず、プログレッシブ方式の画
像信号をも取り扱い得るように改良することができる。
【0039】すなわち、ソート処理部4では、ソート処
理を行う際にその対象である2つのフィールドメモリ内
のタイマ値を対比することにより、垂直同期信号Vsy
ncと水平同期信号Hsyncとの位相関係が、連続し
た2フィールド間で近似しているか否かを判断する。そ
して、この判断結果が「YES」である場合には、入力
されたのがプログレッシブ方式の画像信号であると判断
し、最新のフィールドの画像信号を、該当するフィール
ドメモリから読み出し、フレームメモリ5に書き込むの
である。これに対し、垂直同期信号Vsyncと水平同
期信号Hsyncとの位相関係が、連続した2フィール
ド間で明らかに異なっている場合には、入力されたのが
インタレース方式の画像信号であると判断し、ソート処
理を実行するのである。このようにすることで、インタ
レース方式およびプログレッシブ方式の両方式の画像信
号について正常な画像表示を行うことができる。
【0040】B.第2の実施形態 上記第1の実施形態では、連続した2つのフィールド内
の各水平走査期間に対応した各画像信号を各々に対応し
たタイマ値をキーとしてソートしたが、各フィールドの
画像を連続表示するためには1フィールド期間内にこの
ソート処理を終えなければならない。しかし、1フィー
ルド期間が短い場合には、その間にソート処理を終える
ことが困難になる。本実施形態は、そのような事情に鑑
み、少ない処理量でプログレッシブ画像の画像信号を得
ることを可能にしたものである。
【0041】本実施形態では、上記第1の実施形態にお
けるソート処理部4をプロセッサに置き換え、このプロ
セッサに図7に示す処理を実行させる。
【0042】プロセッサは、垂直同期信号Vsyncが
入力されると、画像信号およびタイマ値の書き込みが最
近行われた2つのフィールドメモリを選択し、その一方
のフィールドメモリ内の99番目の水平同期信号に対応
したタイマ値TA99および100番目の水平同期信号
に対応したタイマ値TA100を読み出し、水平同期信
号の周期として、TH=TA100−TA99を算出す
る(ステップS1)。
【0043】本実施形態では、以下の各ステップによ
り、この100番目の水平同期信号のタイマ値と同じか
それよりも僅かに大きいタイマ値を他のフィールドメモ
リ内のタイマ値から見つけ出し、このタイマ値に対応し
た水平同期信号が、垂直同期信号Vsync以後、10
0番目以前のものか100番目より後のものかにより各
フィールドメモリ内の画像の並び順を決定する。このよ
うに、垂直同期信号付近の水平同期信号ではなく、10
0番目の水平同期信号を比較の対象とするのは、同期信
号の波形が安定した付近の水平同期信号を採用すること
により判断を正確に行うためである。
【0044】上記ステップS1を終えると、プロセッサ
は、制御用インデックスnを「0」に初期化(ステップ
S2)した後、nをインクリメントしつつ(ステップS
3)、nが200未満である間(ステップS4)、他方
のフィールドメモリ内のn番目の水平同期信号に対応し
たタイマ値TBnを読み出して、TA100<TBnか
否かを判断する(ステップS5)。そして、このステッ
プS5の判断結果が「YES」となることなく、n>2
00となった場合には、垂直同期信号Vsyncから水
平同期信号Hsyncまでの時間が対比される2つのフ
ィールド間でかけ離れて相違しているということである
から、垂直同期信号Vsyncあるいは水平同期信号H
syncの波形に異常があるものと判断する(ステップ
S6)。
【0045】これに対し、n>200となる前に、TA
100<TBnとなった場合には、その時点におけるタ
イマ値TBnに関し、 (1/4)TH<TBn−TA100<(3/4)TH なる条件を満たすか否かを判断する(ステップS7)。
【0046】ここで、フィールドメモリに記憶されてい
る画像信号がインタレース方式のものである場合には、
TBn−TA100は、約TH/2となる。従って、こ
の場合はステップS7の判断結果が「YES」となり、
プロセッサは、n−100の値に基づいて2つのフィー
ルドメモリの各画像信号の並び順を決定し、その並び順
でフレームメモリに格納し、再生装置に供給する(ステ
ップS8)。
【0047】具体的には、(前略)…、TA100、T
Bn、TA101、TBn+1、…(後略)というタイ
マ値の並びに対応した並びで、各タイマ値に対応した各
画像信号がフレームメモリに格納され、再生装置に供給
されるのである。
【0048】ステップS7の判断結果が「NO」である
場合には、プロセッサは、フィールドメモリ内の画像信
号がプログレッシブ方式のものであるを判断し、画像信
号の書き込みが行われた順にフィールドメモリを選択
し、フィールドメモリ内の画像信号をフレームメモリを
介して再生装置に供給する(ステップS9)。
【0049】
【発明の効果】以上説明したように、本発明によれば、
垂直同期信号と水平同期信号の位相差が一定しない状態
でインタレース方式の画像信号が入力される場合におい
ても、各フィールド内の画像信号を正常な並び順に並べ
てプログレッシブ画像の画像信号を構成することができ
る。
【図面の簡単な説明】
【図1】 この発明の第1の実施形態である画像信号処
理装置の構成を示すブロック図である。
【図2】 同画像信号処理装置に入力される垂直同期信
号Vsyncおよび水平同期信号Hsyncの波形を例
示したタイムチャートである。
【図3】 同実施形態におけるソート処理部4の処理内
容を説明する図である。
【図4】 同実施形態におけるソート処理部4の動作を
示すタイムチャートである。
【図5】 同実施形態における動作の全体イメージを示
す図である。
【図6】 同実施形態の効果を説明するタイムチャート
である。
【図7】 この発明の第2の実施形態である画像信号処
理装置の動作を示すフローチャートである。
【図8】 従来の画像信号処理装置の構成を示すブロッ
ク図である。
【符号の説明】
1……タイマ 2……フィールドメモリ部(記憶手段) 3……スイッチ 4……ソート処理部(プログレッシブ画像形成手段) 5……フレームメモリ

Claims (5)

    【特許請求の範囲】
  1. 【請求項1】 垂直同期信号が入力されてから各水平同
    期信号が入力されるまでの経過時間を各水平同期信号に
    続く画像信号と対応させて当該画像信号とともに記憶手
    段に格納し、 前記記憶手段に格納された連続した2つの垂直走査期間
    内の画像信号を、各々に対応した前記経過時間の順に並
    べて、プログレッシブ画像の画像信号を形成することを
    特徴とする画像信号処理方法。
  2. 【請求項2】 垂直同期信号が入力されてから、各水平
    同期信号が入力されるまでの経過時間を各水平同期信号
    に続く画像信号と対応させて当該画像信号とともに記憶
    手段に格納し、 前記記憶手段に格納された連続した2つの垂直走査期間
    内の前記経過時間に基づいて前記記憶手段から各垂直走
    査期間内の画像信号の読み出しを行う順序を決定し、こ
    の順序に従い、各垂直走査期間内の各水平走査線に対応
    した画像信号を交互に前記記憶手段から読み出して、プ
    ログレッシブ画像の画像信号を形成することを特徴とす
    る画像信号処理方法。
  3. 【請求項3】 前記連続した2つの垂直走査期間内の前
    記経過時間の差が所定範囲内である場合に、入力される
    各水平走査線に対応した画像信号をそのままの順序で出
    力することを特徴とする請求項1または2に記載の画像
    信号処理方法。
  4. 【請求項4】 垂直同期信号が入力された時点以降の経
    過時間の計時を行うタイマと、 水平同期信号に同期して入力される画像信号と当該水平
    同期信号の入力時点における前記タイマのタイマ値とを
    対応付けて記憶する記憶手段と、 1画面分の画像信号を記憶するフレームメモリと、 連続した2つの垂直走査期間内に前記記憶手段に書き込
    まれた各画像信号を各々に対応したタイマ値に従って並
    び替えて前記フレームメモリに書き込むプログレッシブ
    画像形成手段とを具備することを特徴とする画像信号処
    理装置。
  5. 【請求項5】 垂直同期信号が入力された時点以降の経
    過時間の計時を行うタイマと、 水平同期信号に同期して入力される画像信号と当該水平
    同期信号の入力時点における前記タイマのタイマ値とを
    対応付けて記憶する記憶手段と、 連続した2つの垂直走査期間のうち一方の垂直走査期間
    内に前記記憶手段に書き込まれた所定のタイマ値に対応
    するタイマ値を他方の垂直走査期間内に前記記憶手段に
    書き込まれた各タイマ値の中から検索し、両タイマ値に
    対応した水平同期信号の垂直同期信号から数えた順位を
    比較することにより、各垂直走査期間内の画像信号の表
    示順序を決定し、この表示順序に従って各垂直走査期間
    内の各水平走査線に対応した画像信号を前記記憶手段か
    ら交互に読み出して前記フレームメモリに書き込むプロ
    グレッシブ画像形成手段とを具備することを特徴とする
    画像信号処理装置。
JP11155229A 1999-06-02 1999-06-02 画像信号処理方法および画像信号処理装置 Withdrawn JP2000350168A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP11155229A JP2000350168A (ja) 1999-06-02 1999-06-02 画像信号処理方法および画像信号処理装置
US09/580,834 US6567925B1 (en) 1999-06-02 2000-05-30 Image signal processing method and image signal processor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP11155229A JP2000350168A (ja) 1999-06-02 1999-06-02 画像信号処理方法および画像信号処理装置

Publications (1)

Publication Number Publication Date
JP2000350168A true JP2000350168A (ja) 2000-12-15

Family

ID=15601361

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11155229A Withdrawn JP2000350168A (ja) 1999-06-02 1999-06-02 画像信号処理方法および画像信号処理装置

Country Status (2)

Country Link
US (1) US6567925B1 (ja)
JP (1) JP2000350168A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011061327A (ja) * 2009-09-07 2011-03-24 Nippon Hoso Kyokai <Nhk> 映像信号デジタルインターフェース装置
US8085345B2 (en) 2006-02-23 2011-12-27 Fujitsu Limited Image processing apparatus and image processing method

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200306741A (en) * 2002-03-27 2003-11-16 Matsushita Electric Ind Co Ltd Image processing apparatus and method of image processing
EP1361750A1 (en) * 2002-05-08 2003-11-12 Koninklijke Philips Electronics N.V. Video and text display
JP2005070678A (ja) * 2003-08-27 2005-03-17 Sanyo Electric Co Ltd 画像信号処理回路及び携帯端末装置
US20080030615A1 (en) * 2005-06-29 2008-02-07 Maximino Vasquez Techniques to switch between video display modes
KR100829105B1 (ko) * 2005-08-10 2008-05-16 삼성전자주식회사 영상신호 처리방법 및 영상신호 처리장치
JP5929712B2 (ja) * 2012-11-06 2016-06-08 セイコーエプソン株式会社 撮影装置、撮影装置の制御方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4912549A (en) * 1988-09-07 1990-03-27 Rca Licensing Corporation Video signal synchronization system as for an extended definition widescreen television signal processing system
JP2555986B2 (ja) * 1994-06-23 1996-11-20 日本電気株式会社 高感度テレビカメラ装置
US6067411A (en) * 1996-09-23 2000-05-23 Sillicon Graphics, Inc. Adaptive frequency synthesizer with synchronization
US6456329B1 (en) * 1999-04-19 2002-09-24 Sarnoff Corporation De-interlacing of video signals

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8085345B2 (en) 2006-02-23 2011-12-27 Fujitsu Limited Image processing apparatus and image processing method
JP5225068B2 (ja) * 2006-02-23 2013-07-03 富士通株式会社 画像処理装置及び画像処理方法
JP2011061327A (ja) * 2009-09-07 2011-03-24 Nippon Hoso Kyokai <Nhk> 映像信号デジタルインターフェース装置

Also Published As

Publication number Publication date
US6567925B1 (en) 2003-05-20

Similar Documents

Publication Publication Date Title
KR940006348B1 (ko) 비트맵형 그래픽 단말장치
US5451981A (en) Tear free updates of computer graphical output displays
KR920010445B1 (ko) 표시 제어 장치
EP0772353A2 (en) An apparatus for displaying a plurality of compressed images
JP2794727B2 (ja) フィールド判別回路
JP2000350168A (ja) 画像信号処理方法および画像信号処理装置
JPH05297827A (ja) 液晶表示装置
JP3398396B2 (ja) 映像信号処理回路
US4779084A (en) Apparatus for generating memory address of a display memory
US6831700B2 (en) Video signal processor
US6697119B2 (en) Apparatus and method for converting frame rates of signals under different systems
JP4558614B2 (ja) 画像処理装置、動画像データのフィールド・オーダを決定する方法及びプログラム
US6339452B1 (en) Image display device and image displaying method
JP3141223B2 (ja) 映像信号システム判別方法およびこの方法を用いた映像信号処理装置
JP3655159B2 (ja) 表示装置
JPH0773096A (ja) 画像処理装置
JPH07261732A (ja) ディスプレイ装置
JPH10333630A (ja) 画像表示装置の駆動方法及び駆動回路
JPS63245084A (ja) インタレ−ス画像デ−タ変換方式
KR100492182B1 (ko) 비디오신호용프레임인덱스생성방법및그장치
JP2975469B2 (ja) 画像評価装置およびこれを使用した画像表示装置
JP2001166745A (ja) 映像表示装置
KR100620930B1 (ko) 화상 신호 처리 회로
JPS5961880A (ja) フイ−ルドメモリ読み出し制御回路
JPH0611552B2 (ja) プリンタ制御装置

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20050711

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050719

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20050829