JP2000349257A - 薄膜キャパシタ及びその製造方法 - Google Patents
薄膜キャパシタ及びその製造方法Info
- Publication number
- JP2000349257A JP2000349257A JP11159416A JP15941699A JP2000349257A JP 2000349257 A JP2000349257 A JP 2000349257A JP 11159416 A JP11159416 A JP 11159416A JP 15941699 A JP15941699 A JP 15941699A JP 2000349257 A JP2000349257 A JP 2000349257A
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- contact
- contact material
- interlayer insulating
- thin film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000003990 capacitor Substances 0.000 title claims abstract description 225
- 239000010409 thin film Substances 0.000 title claims abstract description 206
- 238000004519 manufacturing process Methods 0.000 title claims description 67
- 239000010408 film Substances 0.000 claims abstract description 313
- 239000011229 interlayer Substances 0.000 claims abstract description 114
- 238000000034 method Methods 0.000 claims abstract description 51
- 239000000758 substrate Substances 0.000 claims abstract description 39
- 239000004065 semiconductor Substances 0.000 claims abstract description 24
- 239000000463 material Substances 0.000 claims description 185
- 229910052788 barium Inorganic materials 0.000 claims description 12
- 229910052712 strontium Inorganic materials 0.000 claims description 12
- 229910052721 tungsten Inorganic materials 0.000 claims description 10
- 239000000126 substance Substances 0.000 claims description 9
- 238000005530 etching Methods 0.000 claims description 8
- 229910052758 niobium Inorganic materials 0.000 claims description 8
- 229910052745 lead Inorganic materials 0.000 claims description 7
- 238000001312 dry etching Methods 0.000 claims description 6
- 229910052726 zirconium Inorganic materials 0.000 claims description 6
- 229910052791 calcium Inorganic materials 0.000 claims description 5
- 238000005498 polishing Methods 0.000 claims description 5
- 229910052700 potassium Inorganic materials 0.000 claims description 5
- 239000010410 layer Substances 0.000 claims description 4
- 229910052749 magnesium Inorganic materials 0.000 claims description 4
- 229910052725 zinc Inorganic materials 0.000 claims description 4
- 229910052796 boron Inorganic materials 0.000 claims description 3
- 229910052742 iron Inorganic materials 0.000 claims description 3
- 229910052746 lanthanum Inorganic materials 0.000 claims description 3
- 229910052744 lithium Inorganic materials 0.000 claims description 3
- 229910052748 manganese Inorganic materials 0.000 claims description 3
- 238000000151 deposition Methods 0.000 claims description 2
- 238000010438 heat treatment Methods 0.000 description 37
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 33
- 229910052710 silicon Inorganic materials 0.000 description 33
- 239000010703 silicon Substances 0.000 description 33
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 14
- 229920005591 polysilicon Polymers 0.000 description 12
- 229910008484 TiSi Inorganic materials 0.000 description 11
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 8
- 229910004298 SiO 2 Inorganic materials 0.000 description 7
- 229910052719 titanium Inorganic materials 0.000 description 6
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 5
- 150000001875 compounds Chemical class 0.000 description 5
- 229910052698 phosphorus Inorganic materials 0.000 description 5
- 239000011574 phosphorus Substances 0.000 description 5
- 238000000926 separation method Methods 0.000 description 5
- 230000000694 effects Effects 0.000 description 4
- 229910052751 metal Inorganic materials 0.000 description 4
- 239000002184 metal Substances 0.000 description 4
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 4
- 239000010937 tungsten Substances 0.000 description 4
- 239000007789 gas Substances 0.000 description 3
- 229910052715 tantalum Inorganic materials 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical class O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 229910002367 SrTiO Inorganic materials 0.000 description 2
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 230000007257 malfunction Effects 0.000 description 2
- 229910052760 oxygen Inorganic materials 0.000 description 2
- 239000001301 oxygen Substances 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 230000003213 activating effect Effects 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 230000005621 ferroelectricity Effects 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D1/00—Resistors, capacitors or inductors
- H10D1/60—Capacitors
- H10D1/68—Capacitors having no potential barriers
- H10D1/692—Electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76895—Local interconnects; Local pads, as exemplified by patent document EP0896365
Landscapes
- Semiconductor Memories (AREA)
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】
【目的】 高誘電率膜を用いた薄膜キャパシタにおい
て、下部電極とコンタクトとの間の剥離を抑制し、後工
程における信頼性を向上させる。 【構成】 半導体基板１と、半導体基板上に形成された
層間絶縁膜２と、層間絶縁膜に形成されたコンタクト３
と、コンタクトを覆って絶縁膜上に積層された下部電極
４及び５、容量絶縁膜６及び上部電極７と、からなる薄
膜キャパシタにおいて、コンタクト３は、その上面が上
方に凸であるように形成されている。
て、下部電極とコンタクトとの間の剥離を抑制し、後工
程における信頼性を向上させる。 【構成】 半導体基板１と、半導体基板上に形成された
層間絶縁膜２と、層間絶縁膜に形成されたコンタクト３
と、コンタクトを覆って絶縁膜上に積層された下部電極
４及び５、容量絶縁膜６及び上部電極７と、からなる薄
膜キャパシタにおいて、コンタクト３は、その上面が上
方に凸であるように形成されている。
Description
【０００１】
【産業上の利用分野】本発明は、半導体基板上に形成さ
れる薄膜キャパシタ及びその製造方法に関する。
れる薄膜キャパシタ及びその製造方法に関する。
【０００２】
【従来の技術】ダイナミックランダムアクセスメモリ
（ＤＲＡＭ：Ｄｙｎａｍｉｃ Ｒａｎｄｏｍ Ａｃｃｅ
ｓｓ Ｍｅｍｏｒｙ）に代表される半導体集積回路にお
ける従来の薄膜キャパシタは、ポリシリコンを上下電極
とするシリコン酸化膜およびシリコン窒化膜の積層構造
が主流であった。
（ＤＲＡＭ：Ｄｙｎａｍｉｃ Ｒａｎｄｏｍ Ａｃｃｅ
ｓｓ Ｍｅｍｏｒｙ）に代表される半導体集積回路にお
ける従来の薄膜キャパシタは、ポリシリコンを上下電極
とするシリコン酸化膜およびシリコン窒化膜の積層構造
が主流であった。
【０００３】しかし、近年のメモリセル面積の微細化に
伴う容量部の面積縮小のために、１Ｇｂ ＤＲＡＭ以降
の大容量ＤＲＡＭやロジック回路との混載チップに要求
される大容量密度を達成するためには、シリコン酸化膜
換算で１ｎｍ以下という極めて薄い膜厚が必要となる。
伴う容量部の面積縮小のために、１Ｇｂ ＤＲＡＭ以降
の大容量ＤＲＡＭやロジック回路との混載チップに要求
される大容量密度を達成するためには、シリコン酸化膜
換算で１ｎｍ以下という極めて薄い膜厚が必要となる。
【０００４】このため、室温において３００に近い誘電
率を有するＳｒＴｉＯ3、または、さらに大きな誘電率
を有する（Ｂａ，Ｓｒ）ＴｉＯ3に代表される高誘電率
膜を容量絶縁膜として用い、さらに、シリコンの拡散を
抑制し、高誘電率膜の堆積中の酸化雰囲気においても低
誘電率酸化物層を形成しないＰｔ／ＴａやＲｕＯ2／Ｒ
ｕ／ＴｉＮ／ＴｉＳｉXなどのバリアメタル膜を下部電
極として用いることによって、要求される高い容量密度
を実現する方法が、例えば、１９９５年インターナショ
ナルエレクトロンデバイセズミーティングテクニカルダ
イジェスト(１９９５ Ｉｎｔｅｒｎａｔｉｏｎａｌ
Ｅｌｅｃｔｒｏｎ Ｄｅｖｉｃｅｓ Ｍｅｅｔｉｎｇ
Ｔｅｃｈｎｉｃａｌ Ｄｉｇｅｓｔ)の１１９−１２２
頁に示されている。
率を有するＳｒＴｉＯ3、または、さらに大きな誘電率
を有する（Ｂａ，Ｓｒ）ＴｉＯ3に代表される高誘電率
膜を容量絶縁膜として用い、さらに、シリコンの拡散を
抑制し、高誘電率膜の堆積中の酸化雰囲気においても低
誘電率酸化物層を形成しないＰｔ／ＴａやＲｕＯ2／Ｒ
ｕ／ＴｉＮ／ＴｉＳｉXなどのバリアメタル膜を下部電
極として用いることによって、要求される高い容量密度
を実現する方法が、例えば、１９９５年インターナショ
ナルエレクトロンデバイセズミーティングテクニカルダ
イジェスト(１９９５ Ｉｎｔｅｒｎａｔｉｏｎａｌ
Ｅｌｅｃｔｒｏｎ Ｄｅｖｉｃｅｓ Ｍｅｅｔｉｎｇ
Ｔｅｃｈｎｉｃａｌ Ｄｉｇｅｓｔ)の１１９−１２２
頁に示されている。
【０００５】また、（Ｂａ，Ｓｒ）ＴｉＯ3の代わり
に、室温で強誘電性を有するＰｂ（Ｚｒ，Ｔｉ）Ｏ3な
どの強誘電体膜を用いることにより、不揮発性動作が可
能なメモリ（Ｆｅｒｒｏｅｌｅｃｔｒｉｃ ＲＡＭ）を
作成することができることも多数報告されている。
に、室温で強誘電性を有するＰｂ（Ｚｒ，Ｔｉ）Ｏ3な
どの強誘電体膜を用いることにより、不揮発性動作が可
能なメモリ（Ｆｅｒｒｏｅｌｅｃｔｒｉｃ ＲＡＭ）を
作成することができることも多数報告されている。
【０００６】薄膜キャパシタの電極とシリコン半導体基
板上に形成された導電層との間の接続は、一般的には、
層間絶縁膜にコンタクトを開口し、そのコンタクトを低
抵抗のコンタクト材で埋め込むことにより、行われる。
そのコンタクト材としては、不純物をドープしたポリシ
リコンや金属のタングステン(Ｗ)などが用いられるが、
一般に、それらコンタクト材の上面の形状は平坦か、あ
るいは、下方に凸となっている。
板上に形成された導電層との間の接続は、一般的には、
層間絶縁膜にコンタクトを開口し、そのコンタクトを低
抵抗のコンタクト材で埋め込むことにより、行われる。
そのコンタクト材としては、不純物をドープしたポリシ
リコンや金属のタングステン(Ｗ)などが用いられるが、
一般に、それらコンタクト材の上面の形状は平坦か、あ
るいは、下方に凸となっている。
【０００７】その理由はコンタクト材の形成プロセスに
ある。すなわち、コンタクト材を形成する従来のプロセ
スにおいては、先ず、コンタクトホールを開口した後
に、コンタクト材を全面に厚く成膜し、コンタクトホー
ルをコンタクト材で十分埋め込む。その後に、エッチン
グガスを用いた反応性ドライエッチ法や化学機械的研磨
法(ＣＭＰ)などにより、コンタクト材にエッチバックを
施し、層間絶縁膜上の余分なコンタクト材を除去する。
この結果、コンタクト材の上面は平坦か、または、下方
に凸の形状になる。
ある。すなわち、コンタクト材を形成する従来のプロセ
スにおいては、先ず、コンタクトホールを開口した後
に、コンタクト材を全面に厚く成膜し、コンタクトホー
ルをコンタクト材で十分埋め込む。その後に、エッチン
グガスを用いた反応性ドライエッチ法や化学機械的研磨
法(ＣＭＰ)などにより、コンタクト材にエッチバックを
施し、層間絶縁膜上の余分なコンタクト材を除去する。
この結果、コンタクト材の上面は平坦か、または、下方
に凸の形状になる。
【０００８】仮に、層間絶縁膜上の余分なコンタクト材
の除去が不十分であれば、隣り合うキャパシタ間が短絡
し、電気回路上の誤動作となってしまうために、エッチ
バックは十分に行う必要がある。その結果、ドライエッ
チ法やＣＭＰ法のいずれにおいても、コンタクト材がわ
ずかにコンタクトホール内に埋設された構造となり、コ
ンタクト材の上面の形状が平坦か、あるいは、むしろ下
方に凸となるのである。
の除去が不十分であれば、隣り合うキャパシタ間が短絡
し、電気回路上の誤動作となってしまうために、エッチ
バックは十分に行う必要がある。その結果、ドライエッ
チ法やＣＭＰ法のいずれにおいても、コンタクト材がわ
ずかにコンタクトホール内に埋設された構造となり、コ
ンタクト材の上面の形状が平坦か、あるいは、むしろ下
方に凸となるのである。
【０００９】コンタクト材の上面の形状が平坦になって
いる薄膜キャパシタの例としては、特開平７−９９１９
８号公報、特開平９−８２９１４号公報、特開平９−２
８３６２３号公報、特開平１０−２０９３９４号公報、
特開平１０−２２３８４８号公報に記載された薄膜キャ
パシタがある。また、コンタクト材の上面の形状が下方
に凸となっている薄膜キャパシタの例としては、特開平
１０−６５００１号公報、特許第２６３９３５５号公報
（特開平８−７８５１９号公報）に記載された薄膜キャ
パシタがある。
いる薄膜キャパシタの例としては、特開平７−９９１９
８号公報、特開平９−８２９１４号公報、特開平９−２
８３６２３号公報、特開平１０−２０９３９４号公報、
特開平１０−２２３８４８号公報に記載された薄膜キャ
パシタがある。また、コンタクト材の上面の形状が下方
に凸となっている薄膜キャパシタの例としては、特開平
１０−６５００１号公報、特許第２６３９３５５号公報
（特開平８−７８５１９号公報）に記載された薄膜キャ
パシタがある。
【００１０】
【発明が解決しようとする課題】しかしながら、このよ
うにコンタクト材の上面の形状が平坦または下方に凸に
なっている構造の薄膜キャパシタにおいては、薄膜キャ
パシタ作製時には良好な特性が得られるものの、キャパ
シタ作製後にさらに層間絶縁膜を堆積し、所望の配線を
行う、いわゆる後工程を施す際に、薄膜キャパシタが経
験する様々な熱処理によって重大な問題が発生する。
うにコンタクト材の上面の形状が平坦または下方に凸に
なっている構造の薄膜キャパシタにおいては、薄膜キャ
パシタ作製時には良好な特性が得られるものの、キャパ
シタ作製後にさらに層間絶縁膜を堆積し、所望の配線を
行う、いわゆる後工程を施す際に、薄膜キャパシタが経
験する様々な熱処理によって重大な問題が発生する。
【００１１】このような重大な問題が発生する後工程と
しては、例えば、層間絶縁膜としてＯ3−ＴＥＯＳ／Ｎ
ＳＧ膜を用いた場合の４００°Ｃ程度の高温酸素雰囲気
や、スルーホールを介してアルミ配線を施す際に不純物
イオンを活性化させるために行う７００°Ｃ、３０秒程
度のランプアニールなどが挙げられる。
しては、例えば、層間絶縁膜としてＯ3−ＴＥＯＳ／Ｎ
ＳＧ膜を用いた場合の４００°Ｃ程度の高温酸素雰囲気
や、スルーホールを介してアルミ配線を施す際に不純物
イオンを活性化させるために行う７００°Ｃ、３０秒程
度のランプアニールなどが挙げられる。
【００１２】後工程において熱処理によって発生する重
大な問題とは、コンタクト材と下部電極との間の剥がれ
である。
大な問題とは、コンタクト材と下部電極との間の剥がれ
である。
【００１３】高誘電率の誘電体薄膜を用いた薄膜キャパ
シタの下部電極としては、耐酸化性に優れるＰｔ／Ｔａ
やＲｕＯ2／Ｒｕ／ＴｉＮ／ＴｉＳｉなどが用いられる
が、これらの金属薄膜はキャパシタ作製時には引っ張り
応力を有している。しかしながら、これらの金属薄膜
は、例えば、４００°Ｃ以上の熱処理を経ると、その昇
温過程において急激な応力変化を起こし、熱処理前の引
っ張り応力が圧縮応力に変化する。その結果として、ポ
リシリコンやタングステンなどのコンタクト材との間で
剥離を生じてしまう。
シタの下部電極としては、耐酸化性に優れるＰｔ／Ｔａ
やＲｕＯ2／Ｒｕ／ＴｉＮ／ＴｉＳｉなどが用いられる
が、これらの金属薄膜はキャパシタ作製時には引っ張り
応力を有している。しかしながら、これらの金属薄膜
は、例えば、４００°Ｃ以上の熱処理を経ると、その昇
温過程において急激な応力変化を起こし、熱処理前の引
っ張り応力が圧縮応力に変化する。その結果として、ポ
リシリコンやタングステンなどのコンタクト材との間で
剥離を生じてしまう。
【００１４】図２４(a)に従来の薄膜キャパシタの構造
を、図２４(b)に熱処理後の剥離の発生の様子をそれぞ
れ示す。
を、図２４(b)に熱処理後の剥離の発生の様子をそれぞ
れ示す。
【００１５】図２４(a)に示すように、この従来の薄膜
キャパシタは、シリコン基板１と、シリコン基板１上に
形成された層間絶縁膜２と、層間絶縁膜２に形成された
コンタクトホールに充填されたコンタクト材３と、コン
タクト材３を覆うように層間絶縁膜２上に形成された下
部電極膜４、５と、下部電極膜４、５と層間絶縁膜２と
を覆う容量絶縁膜６と、容量絶縁膜６上に形成された上
部電極膜７と、からなっている。
キャパシタは、シリコン基板１と、シリコン基板１上に
形成された層間絶縁膜２と、層間絶縁膜２に形成された
コンタクトホールに充填されたコンタクト材３と、コン
タクト材３を覆うように層間絶縁膜２上に形成された下
部電極膜４、５と、下部電極膜４、５と層間絶縁膜２と
を覆う容量絶縁膜６と、容量絶縁膜６上に形成された上
部電極膜７と、からなっている。
【００１６】図２４(a)に示す従来の薄膜キャパシタの
構造においては、コンタクト材３の上面の形状が平坦に
なっている。このため、キャパシタ作製後の後工程の熱
処理において、下部電極膜の一部４における引っ張り応
力が圧縮応力に転じる。その結果として、図２４(b)に
示すように、下部電極膜の一部４が上方向に持ち上が
り、コンタクト材３と下部電極膜４との界面において剥
離Ａを生じてしまう。
構造においては、コンタクト材３の上面の形状が平坦に
なっている。このため、キャパシタ作製後の後工程の熱
処理において、下部電極膜の一部４における引っ張り応
力が圧縮応力に転じる。その結果として、図２４(b)に
示すように、下部電極膜の一部４が上方向に持ち上が
り、コンタクト材３と下部電極膜４との界面において剥
離Ａを生じてしまう。
【００１７】図２５(a)にも従来の薄膜キャパシタの構
造を、図２５(b)に熱処理後の剥離の発生の様子をそれ
ぞれ示す。
造を、図２５(b)に熱処理後の剥離の発生の様子をそれ
ぞれ示す。
【００１８】図２５(a)に示す従来の薄膜キャパシタの
構造においては、コンタクト材３の上面の形状がわずか
に下方に凸となっている。このため、図２４に示した薄
膜キャパシタの場合と同様に、熱処理後には、下部電極
の一部４が応力変化を起こし、コンタクト材３と下部電
極の一部４との界面において非常に大きな剥離Ａを生じ
る。
構造においては、コンタクト材３の上面の形状がわずか
に下方に凸となっている。このため、図２４に示した薄
膜キャパシタの場合と同様に、熱処理後には、下部電極
の一部４が応力変化を起こし、コンタクト材３と下部電
極の一部４との界面において非常に大きな剥離Ａを生じ
る。
【００１９】このようにコンタクト材と下部電極膜との
間において大きな剥離が生じると、半導体基板に作製さ
れたトランジスタと高誘電率の誘電体を用いた薄膜キャ
パシタとの電気的接続においてその接触抵抗値が増大
し、ＤＲＡＭなどにおいてはビット不良のエラーの原因
となる。
間において大きな剥離が生じると、半導体基板に作製さ
れたトランジスタと高誘電率の誘電体を用いた薄膜キャ
パシタとの電気的接続においてその接触抵抗値が増大
し、ＤＲＡＭなどにおいてはビット不良のエラーの原因
となる。
【００２０】本発明は以上のような従来の薄膜キャパシ
タにおける問題点に鑑みてなされたものであり、コンタ
クト材を介して半導体基板と接続された薄膜キャパシタ
において、薄膜キャパシタ作製後の配線などの後工程に
おける熱処理によっても、コンタクト材と薄膜キャパシ
タの下部電極との間で剥離を生じることのない薄膜キャ
パシタ及びその製造方法を提供することを目的とする。
タにおける問題点に鑑みてなされたものであり、コンタ
クト材を介して半導体基板と接続された薄膜キャパシタ
において、薄膜キャパシタ作製後の配線などの後工程に
おける熱処理によっても、コンタクト材と薄膜キャパシ
タの下部電極との間で剥離を生じることのない薄膜キャ
パシタ及びその製造方法を提供することを目的とする。
【００２１】
【課題を解決するための手段】この目的を達成するた
め、本発明の請求項１は、半導体基板と、該半導体基板
上に形成された層間絶縁膜と、該層間絶縁膜に形成され
たコンタクトと、該コンタクトの少なくとも一部を覆っ
て層間絶縁膜上に積層された下部電極、容量絶縁膜及び
上部電極と、からなる薄膜キャパシタにおいて、コンタ
クトは、その上面が上方に凸であることを特徴とする薄
膜キャパシタを提供する。
め、本発明の請求項１は、半導体基板と、該半導体基板
上に形成された層間絶縁膜と、該層間絶縁膜に形成され
たコンタクトと、該コンタクトの少なくとも一部を覆っ
て層間絶縁膜上に積層された下部電極、容量絶縁膜及び
上部電極と、からなる薄膜キャパシタにおいて、コンタ
クトは、その上面が上方に凸であることを特徴とする薄
膜キャパシタを提供する。
【００２２】請求項２は、半導体基板と、該半導体基板
上に形成された層間絶縁膜と、該層間絶縁膜に形成され
たコンタクトと、該コンタクトの少なくとも一部を覆っ
て層間絶縁膜上に積層された下部電極、容量絶縁膜及び
上部電極と、からなる薄膜キャパシタにおいて、コンタ
クトは、該コンタクトの周辺において層間絶縁膜上に存
在する部分を有し、かつ、上面が上方に凸であることを
特徴とする薄膜キャパシタを提供する。
上に形成された層間絶縁膜と、該層間絶縁膜に形成され
たコンタクトと、該コンタクトの少なくとも一部を覆っ
て層間絶縁膜上に積層された下部電極、容量絶縁膜及び
上部電極と、からなる薄膜キャパシタにおいて、コンタ
クトは、該コンタクトの周辺において層間絶縁膜上に存
在する部分を有し、かつ、上面が上方に凸であることを
特徴とする薄膜キャパシタを提供する。
【００２３】請求項３に記載されているように、容量絶
縁膜の少なくとも一部が化学式ＡＢＯ3もしくは（Ｂｉ2
Ｏ2）（Ａm-1ＢmＯ3m+1）（ｍ＝１，２，３，４，５）
で表される化合物またはＴａ2Ｏ5からなり、ＡＢＯ3に
おけるＡはＢａ、Ｓｒ、Ｐｂ、Ｃａ、Ｌａ、Ｌｉ、Ｋの
うち少なくとも一つ以上を含み、ＡＢＯ3におけるＢは
Ｚｒ、Ｔｉ、Ｔａ、Ｎｂ、Ｍｇ、Ｍｎ、Ｆｅ、Ｚｎ、Ｗ
のうち少なくとも一つ以上を含み、（Ｂｉ2Ｏ2）（Ａ
m-1ＢmＯ3m+1）におけるＡはＢａ、Ｓｒ、Ｐｂ、Ｃａ、
Ｋ、Ｂｉのうち少なくとも一つ以上を含み、（Ｂｉ
2Ｏ2）（Ａm-1ＢmＯ3m +1）におけるＢはＮｂ、Ｔａ、Ｔ
ｉ、Ｗのうち少なくとも一つ以上を含むものであること
が好ましい。
縁膜の少なくとも一部が化学式ＡＢＯ3もしくは（Ｂｉ2
Ｏ2）（Ａm-1ＢmＯ3m+1）（ｍ＝１，２，３，４，５）
で表される化合物またはＴａ2Ｏ5からなり、ＡＢＯ3に
おけるＡはＢａ、Ｓｒ、Ｐｂ、Ｃａ、Ｌａ、Ｌｉ、Ｋの
うち少なくとも一つ以上を含み、ＡＢＯ3におけるＢは
Ｚｒ、Ｔｉ、Ｔａ、Ｎｂ、Ｍｇ、Ｍｎ、Ｆｅ、Ｚｎ、Ｗ
のうち少なくとも一つ以上を含み、（Ｂｉ2Ｏ2）（Ａ
m-1ＢmＯ3m+1）におけるＡはＢａ、Ｓｒ、Ｐｂ、Ｃａ、
Ｋ、Ｂｉのうち少なくとも一つ以上を含み、（Ｂｉ
2Ｏ2）（Ａm-1ＢmＯ3m +1）におけるＢはＮｂ、Ｔａ、Ｔ
ｉ、Ｗのうち少なくとも一つ以上を含むものであること
が好ましい。
【００２４】本発明の請求項４は、半導体基板上に層間
絶縁膜を形成する第一の工程と、層間絶縁膜の所望の位
置にコンタクトホールを形成する第二の工程と、コンタ
クトホールをコンタクト材で埋め込む第三の工程と、層
間絶縁膜上に下部電極、容量絶縁膜及び上部電極を形成
する第四の工程と、からなる薄膜キャパシタの製造方法
において、第三の工程は、コンタクト材の選択成長によ
りコンタクト材の上面が上方に凸の形状になるように、
コンタクト材を成膜する工程からなるものであることを
特徴とする薄膜キャパシタの製造方法を提供する。
絶縁膜を形成する第一の工程と、層間絶縁膜の所望の位
置にコンタクトホールを形成する第二の工程と、コンタ
クトホールをコンタクト材で埋め込む第三の工程と、層
間絶縁膜上に下部電極、容量絶縁膜及び上部電極を形成
する第四の工程と、からなる薄膜キャパシタの製造方法
において、第三の工程は、コンタクト材の選択成長によ
りコンタクト材の上面が上方に凸の形状になるように、
コンタクト材を成膜する工程からなるものであることを
特徴とする薄膜キャパシタの製造方法を提供する。
【００２５】請求項５は、半導体基板上に層間絶縁膜を
形成する第一の工程と、層間絶縁膜の所望の位置にコン
タクトホールを形成する第二の工程と、コンタクトホー
ルをコンタクト材で埋め込む第三の工程と、層間絶縁膜
上に下部電極、容量絶縁膜及び上部電極を形成する第四
の工程と、からなる薄膜キャパシタの製造方法におい
て、第三の工程は、コンタクト材の選択成長により、コ
ンタクトがコンタクトの周辺において層間絶縁膜上に存
在する部分を有し、かつ、コンタクト材の上面が上方に
凸の形状になるように、コンタクト材を成膜する工程か
らなるものであることを特徴とする薄膜キャパシタの製
造方法を提供する。
形成する第一の工程と、層間絶縁膜の所望の位置にコン
タクトホールを形成する第二の工程と、コンタクトホー
ルをコンタクト材で埋め込む第三の工程と、層間絶縁膜
上に下部電極、容量絶縁膜及び上部電極を形成する第四
の工程と、からなる薄膜キャパシタの製造方法におい
て、第三の工程は、コンタクト材の選択成長により、コ
ンタクトがコンタクトの周辺において層間絶縁膜上に存
在する部分を有し、かつ、コンタクト材の上面が上方に
凸の形状になるように、コンタクト材を成膜する工程か
らなるものであることを特徴とする薄膜キャパシタの製
造方法を提供する。
【００２６】上記の薄膜キャパシタの製造方法において
は、請求項６に記載されているように、第三の工程は、
コンタクト材の全面エッチバックによりコンタクト材が
コンタクトホール上にのみ存在するように形成する工程
をさらに有するものであることが好ましい。
は、請求項６に記載されているように、第三の工程は、
コンタクト材の全面エッチバックによりコンタクト材が
コンタクトホール上にのみ存在するように形成する工程
をさらに有するものであることが好ましい。
【００２７】請求項７は、半導体基板上に層間絶縁膜を
形成する第一の工程と、層間絶縁膜の所望の位置にコン
タクトホールを形成する第二の工程と、コンタクトホー
ルをコンタクト材で埋め込む第三の工程と、層間絶縁膜
上に下部電極、容量絶縁膜及び上部電極を形成する第四
の工程と、からなる薄膜キャパシタの製造方法におい
て、第三の工程は、コンタクトホールを埋め込むのに十
分な厚さのコンタクト材を成膜する工程と、コンタクト
材をエッチバックし、コンタクトホール内に埋め込む工
程と、コンタクト材の選択成長によりコンタクト材の上
面が上方に凸の形状になるように、コンタクト材を成膜
する工程と、からなることを特徴とする薄膜キャパシタ
の製造方法を提供する。
形成する第一の工程と、層間絶縁膜の所望の位置にコン
タクトホールを形成する第二の工程と、コンタクトホー
ルをコンタクト材で埋め込む第三の工程と、層間絶縁膜
上に下部電極、容量絶縁膜及び上部電極を形成する第四
の工程と、からなる薄膜キャパシタの製造方法におい
て、第三の工程は、コンタクトホールを埋め込むのに十
分な厚さのコンタクト材を成膜する工程と、コンタクト
材をエッチバックし、コンタクトホール内に埋め込む工
程と、コンタクト材の選択成長によりコンタクト材の上
面が上方に凸の形状になるように、コンタクト材を成膜
する工程と、からなることを特徴とする薄膜キャパシタ
の製造方法を提供する。
【００２８】請求項８は、半導体基板上に層間絶縁膜を
形成する第一の工程と、層間絶縁膜の所望の位置にコン
タクトホールを形成する第二の工程と、コンタクトホー
ルをコンタクト材で埋め込む第三の工程と、層間絶縁膜
上に下部電極、容量絶縁膜及び上部電極を形成する第四
の工程と、からなる薄膜キャパシタの製造方法におい
て、第三の工程は、コンタクトホールを埋め込むのに十
分な厚さのコンタクト材を成膜する工程と、コンタクト
材をエッチバックし、コンタクトホール内に埋め込む工
程と、コンタクト材の選択成長により、コンタクトがコ
ンタクトの周辺において層間絶縁膜上に存在する部分を
有し、かつ、コンタクト材の上面が上方に凸の形状にな
るように、コンタクト材を成膜する工程と、からなるこ
とを特徴とする薄膜キャパシタの製造方法を提供する。
形成する第一の工程と、層間絶縁膜の所望の位置にコン
タクトホールを形成する第二の工程と、コンタクトホー
ルをコンタクト材で埋め込む第三の工程と、層間絶縁膜
上に下部電極、容量絶縁膜及び上部電極を形成する第四
の工程と、からなる薄膜キャパシタの製造方法におい
て、第三の工程は、コンタクトホールを埋め込むのに十
分な厚さのコンタクト材を成膜する工程と、コンタクト
材をエッチバックし、コンタクトホール内に埋め込む工
程と、コンタクト材の選択成長により、コンタクトがコ
ンタクトの周辺において層間絶縁膜上に存在する部分を
有し、かつ、コンタクト材の上面が上方に凸の形状にな
るように、コンタクト材を成膜する工程と、からなるこ
とを特徴とする薄膜キャパシタの製造方法を提供する。
【００２９】請求項９に記載されているように、第三の
工程は、コンタクト材の全面エッチバックによりコンタ
クト材がコンタクトホール上にのみ存在するように形成
する工程をさらに有するものであることが好ましい。
工程は、コンタクト材の全面エッチバックによりコンタ
クト材がコンタクトホール上にのみ存在するように形成
する工程をさらに有するものであることが好ましい。
【００３０】請求項１０に記載されているように、コン
タクト材のエッチバックは、ドライエッチまたは化学機
械研磨法により行われることが好ましい。
タクト材のエッチバックは、ドライエッチまたは化学機
械研磨法により行われることが好ましい。
【００３１】
【発明の実施の形態】以下、本発明の実施の形態につい
て図面を参照して説明する。
て図面を参照して説明する。
【００３２】
【第一の実施の形態】図１は本発明の第一の実施の形態
に係る薄膜キャパシタの断面図である。
に係る薄膜キャパシタの断面図である。
【００３３】本実施形態に係る薄膜キャパシタは、シリ
コン基板１と、シリコン基板１上に形成された層間絶縁
膜２と、層間絶縁膜２に形成されたコンタクトホールに
充填されたコンタクト材３と、コンタクト材３を覆うよ
うに層間絶縁膜２上に形成された第一の下部電極膜４
と、第一の下部電極膜４上に形成された第二の下部電極
膜５と、第二の下部電極膜５と層間絶縁膜２とを覆う容
量絶縁膜６と、容量絶縁膜６上に形成された上部電極膜
７と、からなっている。
コン基板１と、シリコン基板１上に形成された層間絶縁
膜２と、層間絶縁膜２に形成されたコンタクトホールに
充填されたコンタクト材３と、コンタクト材３を覆うよ
うに層間絶縁膜２上に形成された第一の下部電極膜４
と、第一の下部電極膜４上に形成された第二の下部電極
膜５と、第二の下部電極膜５と層間絶縁膜２とを覆う容
量絶縁膜６と、容量絶縁膜６上に形成された上部電極膜
７と、からなっている。
【００３４】本実施形態におけるコンタクト材３のほぼ
中央の一部は上方に凸である形状をなしている。
中央の一部は上方に凸である形状をなしている。
【００３５】本実施形態においては、層間絶縁膜２はＳ
ｉＯ2からなり、コンタクト材３はリンをドーピングし
たポリシリコンからなる。第一の下部電極膜４はＴｉＮ
／ＴｉＳｉXからなり、第二の下部電極膜５はＲｕから
なる。また、容量絶縁膜６は高誘電率（Ｂａ，Ｓｒ）Ｔ
ｉＯ3からなり、上部電極膜７はＲｕからなる。
ｉＯ2からなり、コンタクト材３はリンをドーピングし
たポリシリコンからなる。第一の下部電極膜４はＴｉＮ
／ＴｉＳｉXからなり、第二の下部電極膜５はＲｕから
なる。また、容量絶縁膜６は高誘電率（Ｂａ，Ｓｒ）Ｔ
ｉＯ3からなり、上部電極膜７はＲｕからなる。
【００３６】図２４及び図２５に示したように、従来の
薄膜キャパシタにおいては、熱処理後における第一の下
部電極４の応力変化により、コンタクト材３と第一の下
部電極膜４との界面において非常に大きな剥離Ａを生じ
ていた。
薄膜キャパシタにおいては、熱処理後における第一の下
部電極４の応力変化により、コンタクト材３と第一の下
部電極膜４との界面において非常に大きな剥離Ａを生じ
ていた。
【００３７】これに対して、本実施形態に係る薄膜キャ
パシタによれば、コンタクト材３の上面が予め上方に凸
の形状をなしているため、薄膜キャパシタ作製後の後工
程の熱処理において、第一の下部電極膜４の応力が引っ
張り応力から圧縮応力に転じたとしても、コンタクト材
３と第一の下部電極膜４との界面における応力が緩和さ
れ、剥離を発生することがない。
パシタによれば、コンタクト材３の上面が予め上方に凸
の形状をなしているため、薄膜キャパシタ作製後の後工
程の熱処理において、第一の下部電極膜４の応力が引っ
張り応力から圧縮応力に転じたとしても、コンタクト材
３と第一の下部電極膜４との界面における応力が緩和さ
れ、剥離を発生することがない。
【００３８】図２６は、従来の薄膜キャパシタと本発明
に係る薄膜キャパシタにおける熱処理前と熱処理後の接
触抵抗値の変化を示すグラフである。
に係る薄膜キャパシタにおける熱処理前と熱処理後の接
触抵抗値の変化を示すグラフである。
【００３９】図２６に示すように、薄膜キャパシタ作製
時（すなわち、熱処理前）においては、従来の薄膜キャ
パシタにおける下部電極膜とコンタクトとの間の接触抵
抗は本発明に係る薄膜キャパシタにおける接触抵抗とほ
ぼ同じである。
時（すなわち、熱処理前）においては、従来の薄膜キャ
パシタにおける下部電極膜とコンタクトとの間の接触抵
抗は本発明に係る薄膜キャパシタにおける接触抵抗とほ
ぼ同じである。
【００４０】一方、酸素雰囲気、４００°Ｃ、１時間の
条件で熱処理を施した後においては、従来の薄膜キャパ
シタでは抵抗値が著しく増大し、コンタクトの導通不良
を起こしている。
条件で熱処理を施した後においては、従来の薄膜キャパ
シタでは抵抗値が著しく増大し、コンタクトの導通不良
を起こしている。
【００４１】これに対して、本発明に係る薄膜キャパシ
タにおいては、熱処理後の接触抵抗値は熱処理前の値か
らほとんど変化せず、良好な電気的接続が得られている
ことがわかる。
タにおいては、熱処理後の接触抵抗値は熱処理前の値か
らほとんど変化せず、良好な電気的接続が得られている
ことがわかる。
【００４２】
【第二の実施の形態】図２は本発明の第二の実施の形態
に係る薄膜キャパシタの断面図である。
に係る薄膜キャパシタの断面図である。
【００４３】本実施形態に係る薄膜キャパシタは、シリ
コン基板１と、シリコン基板１上に形成された層間絶縁
膜２と、層間絶縁膜２に形成されたコンタクトホールに
充填されたコンタクト材３と、コンタクト材３を覆うよ
うに層間絶縁膜２上に形成された第一の下部電極膜４
と、第一の下部電極膜４上に形成された第二の下部電極
膜５と、第二の下部電極膜５と層間絶縁膜２とを覆う容
量絶縁膜６と、容量絶縁膜６上に形成された上部電極膜
７と、からなっている。
コン基板１と、シリコン基板１上に形成された層間絶縁
膜２と、層間絶縁膜２に形成されたコンタクトホールに
充填されたコンタクト材３と、コンタクト材３を覆うよ
うに層間絶縁膜２上に形成された第一の下部電極膜４
と、第一の下部電極膜４上に形成された第二の下部電極
膜５と、第二の下部電極膜５と層間絶縁膜２とを覆う容
量絶縁膜６と、容量絶縁膜６上に形成された上部電極膜
７と、からなっている。
【００４４】本実施形態におけるコンタクト材３のほぼ
中央の一部は、第一の実施形態の場合と同様に、上方に
凸である形状をなしているとともに、コンタクト材３
は、コンタクト材３の周辺において層間絶縁膜２上に存
在する部分を有している。すなわち、本実施形態におけ
るコンタクト材３は、ネジのような形状をなしており、
ネジのシャンクの部分がコンタクトホールの内部に挿入
され、ネジのヘッドの部分が層間絶縁膜２上に載ったよ
うになっている。
中央の一部は、第一の実施形態の場合と同様に、上方に
凸である形状をなしているとともに、コンタクト材３
は、コンタクト材３の周辺において層間絶縁膜２上に存
在する部分を有している。すなわち、本実施形態におけ
るコンタクト材３は、ネジのような形状をなしており、
ネジのシャンクの部分がコンタクトホールの内部に挿入
され、ネジのヘッドの部分が層間絶縁膜２上に載ったよ
うになっている。
【００４５】本実施形態においては、層間絶縁膜２はＳ
ｉＯ2からなり、コンタクト材３はリンをドーピングし
たポリシリコンからなる。第一の下部電極膜４はＴｉＮ
／ＴｉＳｉXからなり、第二の下部電極膜５はＲｕから
なる。また、容量絶縁膜６は高誘電率（Ｂａ，Ｓｒ）Ｔ
ｉＯ3からなり、上部電極膜７はＲｕからなる。
ｉＯ2からなり、コンタクト材３はリンをドーピングし
たポリシリコンからなる。第一の下部電極膜４はＴｉＮ
／ＴｉＳｉXからなり、第二の下部電極膜５はＲｕから
なる。また、容量絶縁膜６は高誘電率（Ｂａ，Ｓｒ）Ｔ
ｉＯ3からなり、上部電極膜７はＲｕからなる。
【００４６】本実施形態に係る薄膜キャパシタによれ
ば、コンタクト材３の上面が予め上方に凸の形状をなし
ているため、薄膜キャパシタ作製後の後工程の熱処理に
おいて、第一の下部電極膜４の応力が引っ張り応力から
圧縮応力に転じたとしても、コンタクト材３と第一の下
部電極膜４との界面における応力が緩和され、剥離を発
生することがない。
ば、コンタクト材３の上面が予め上方に凸の形状をなし
ているため、薄膜キャパシタ作製後の後工程の熱処理に
おいて、第一の下部電極膜４の応力が引っ張り応力から
圧縮応力に転じたとしても、コンタクト材３と第一の下
部電極膜４との界面における応力が緩和され、剥離を発
生することがない。
【００４７】従って、図２６に示すように、従来の薄膜
キャパシタと比較して、接触抵抗の小さな高信頼性の薄
膜キャパシタを実現することができる。
キャパシタと比較して、接触抵抗の小さな高信頼性の薄
膜キャパシタを実現することができる。
【００４８】また、本実施形態に係る薄膜キャパシタに
おいては、コンタクト材３の一部が層間絶縁膜２上にも
存在することが許容されているため、第一の実施形態に
係る薄膜キャパシタと比較して、コンタクト材３の横方
向における加工寸法の自由度を大きくすることができ
る。従って、薄膜キャパシタ作製時のコストを低くする
ことができる。
おいては、コンタクト材３の一部が層間絶縁膜２上にも
存在することが許容されているため、第一の実施形態に
係る薄膜キャパシタと比較して、コンタクト材３の横方
向における加工寸法の自由度を大きくすることができ
る。従って、薄膜キャパシタ作製時のコストを低くする
ことができる。
【００４９】
【第三の実施の形態】図３は本発明の第三の実施の形態
に係る薄膜キャパシタの断面図である。
に係る薄膜キャパシタの断面図である。
【００５０】本実施形態に係る薄膜キャパシタは、第一
の下部電極膜４を備えてはおらず、第二の下部電極膜５
のみを備えている点において、第一の実施形態に係る薄
膜キャパシタと異なるが、その点以外の構造は第一の実
施形態に係る薄膜キャパシタと同じである。
の下部電極膜４を備えてはおらず、第二の下部電極膜５
のみを備えている点において、第一の実施形態に係る薄
膜キャパシタと異なるが、その点以外の構造は第一の実
施形態に係る薄膜キャパシタと同じである。
【００５１】第一の実施形態の場合と同様に、本実施形
態におけるコンタクト材３のほぼ中央の一部は上方に凸
である形状をなしている。
態におけるコンタクト材３のほぼ中央の一部は上方に凸
である形状をなしている。
【００５２】本実施形態に係る薄膜キャパシタによれ
ば、第一の実施形態の場合と同様に、コンタクト材３の
上面が予め上方に凸の形状をなしているため、薄膜キャ
パシタ作製後の後工程の熱処理において、第二の下部電
極膜５の応力が引っ張り応力から圧縮応力に転じたとし
ても、コンタクト材３と第二の下部電極膜５との界面に
おける応力が緩和され、剥離を発生することがない。
ば、第一の実施形態の場合と同様に、コンタクト材３の
上面が予め上方に凸の形状をなしているため、薄膜キャ
パシタ作製後の後工程の熱処理において、第二の下部電
極膜５の応力が引っ張り応力から圧縮応力に転じたとし
ても、コンタクト材３と第二の下部電極膜５との界面に
おける応力が緩和され、剥離を発生することがない。
【００５３】
【第四の実施の形態】図４は本発明の第四の実施の形態
に係る薄膜キャパシタの断面図である。
に係る薄膜キャパシタの断面図である。
【００５４】本実施形態に係る薄膜キャパシタは、第一
の下部電極膜４を備えてはおらず、第二の下部電極膜５
のみを備えている点において、第二の実施形態に係る薄
膜キャパシタと異なるが、その点以外の構造は第二の実
施形態に係る薄膜キャパシタと同じである。
の下部電極膜４を備えてはおらず、第二の下部電極膜５
のみを備えている点において、第二の実施形態に係る薄
膜キャパシタと異なるが、その点以外の構造は第二の実
施形態に係る薄膜キャパシタと同じである。
【００５５】第二の実施形態の場合と同様に、本実施形
態におけるコンタクト材３のほぼ中央の一部は上方に凸
である形状をなしているとともに、コンタクト材３は、
コンタクト材３の周辺において層間絶縁膜２上に存在す
る部分を有している。
態におけるコンタクト材３のほぼ中央の一部は上方に凸
である形状をなしているとともに、コンタクト材３は、
コンタクト材３の周辺において層間絶縁膜２上に存在す
る部分を有している。
【００５６】本実施形態に係る薄膜キャパシタによれ
ば、第一の実施形態の場合と同様に、コンタクト材３の
上面が予め上方に凸の形状をなしているため、薄膜キャ
パシタ作製後の後工程の熱処理において、第二の下部電
極膜５の応力が引っ張り応力から圧縮応力に転じたとし
ても、コンタクト材３と第二の下部電極膜５との界面に
おける応力が緩和され、剥離を発生することがない。
ば、第一の実施形態の場合と同様に、コンタクト材３の
上面が予め上方に凸の形状をなしているため、薄膜キャ
パシタ作製後の後工程の熱処理において、第二の下部電
極膜５の応力が引っ張り応力から圧縮応力に転じたとし
ても、コンタクト材３と第二の下部電極膜５との界面に
おける応力が緩和され、剥離を発生することがない。
【００５７】また、本実施形態に係る薄膜キャパシタに
おいては、コンタクト材３の一部が層間絶縁膜２上にも
存在することが許容されているため、第三の実施形態に
係る薄膜キャパシタと比較して、コンタクト材３の横方
向における加工寸法の自由度を大きくすることができ
る。従って、薄膜キャパシタ作製時のコストを低くする
ことができる。
おいては、コンタクト材３の一部が層間絶縁膜２上にも
存在することが許容されているため、第三の実施形態に
係る薄膜キャパシタと比較して、コンタクト材３の横方
向における加工寸法の自由度を大きくすることができ
る。従って、薄膜キャパシタ作製時のコストを低くする
ことができる。
【００５８】
【第五の実施の形態】図５は本発明の第五の実施の形態
に係る薄膜キャパシタの断面図である。
に係る薄膜キャパシタの断面図である。
【００５９】本実施形態に係る薄膜キャパシタは、シリ
コン基板１と、シリコン基板１上に形成された第一の層
間絶縁膜２と、第一の層間絶縁膜２に形成されたコンタ
クトホールに充填されたコンタクト材３と、コンタクト
材３を覆うように第一の層間絶縁膜２上に形成された第
一の下部電極膜４と、第一の下部電極膜４上に形成され
た第二の下部電極膜５と、第二の下部電極膜５上に形成
された容量絶縁膜６と、容量絶縁膜６上に形成された第
一の上部電極膜８と、第一の上部電極膜８及び第一の層
間絶縁膜２を覆い、第一の上部電極膜８上に開口が形成
されている第二の層間絶縁膜９と、第二の層間絶縁膜９
上に形成され、第二の層間絶縁膜９の開口を介して第一
の上部電極膜８と接続している第二の上部電極膜７と、
からなっている。
コン基板１と、シリコン基板１上に形成された第一の層
間絶縁膜２と、第一の層間絶縁膜２に形成されたコンタ
クトホールに充填されたコンタクト材３と、コンタクト
材３を覆うように第一の層間絶縁膜２上に形成された第
一の下部電極膜４と、第一の下部電極膜４上に形成され
た第二の下部電極膜５と、第二の下部電極膜５上に形成
された容量絶縁膜６と、容量絶縁膜６上に形成された第
一の上部電極膜８と、第一の上部電極膜８及び第一の層
間絶縁膜２を覆い、第一の上部電極膜８上に開口が形成
されている第二の層間絶縁膜９と、第二の層間絶縁膜９
上に形成され、第二の層間絶縁膜９の開口を介して第一
の上部電極膜８と接続している第二の上部電極膜７と、
からなっている。
【００６０】第一の実施形態の場合と同様に、本実施形
態におけるコンタクト材３のほぼ中央の一部は上方に凸
である形状をなしている。
態におけるコンタクト材３のほぼ中央の一部は上方に凸
である形状をなしている。
【００６１】本実施形態においては、第一の層間絶縁膜
２はＳｉＯ2からなり、コンタクト材３はリンをドーピ
ングしたポリシリコンからなる。第一の下部電極膜４は
ＴｉＮ／ＴｉＳｉXからなり、第二の下部電極膜５はＰ
ｔからなる。また、容量絶縁膜６は強誘電体Ｐｂ（Ｚ
ｒ，Ｔｉ）Ｏ3からなる。第一の上部電極膜８はＩｒ／
ＩｒＯ2からなり、第二の上部電極膜７はＷＳｉからな
る。
２はＳｉＯ2からなり、コンタクト材３はリンをドーピ
ングしたポリシリコンからなる。第一の下部電極膜４は
ＴｉＮ／ＴｉＳｉXからなり、第二の下部電極膜５はＰ
ｔからなる。また、容量絶縁膜６は強誘電体Ｐｂ（Ｚ
ｒ，Ｔｉ）Ｏ3からなる。第一の上部電極膜８はＩｒ／
ＩｒＯ2からなり、第二の上部電極膜７はＷＳｉからな
る。
【００６２】容量絶縁膜６の段差被覆性が乏しい場合な
どには、良好なキャパシタ特性を得るためには本実施形
態のような構造が有効である。
どには、良好なキャパシタ特性を得るためには本実施形
態のような構造が有効である。
【００６３】本実施形態に係る薄膜キャパシタによれ
ば、コンタクト材３の上面が予め上方に凸の形状をなし
ているため、薄膜キャパシタ作製後の後工程の熱処理に
おいて、第一の下部電極膜４の応力が引っ張り応力から
圧縮応力に転じたとしても、コンタクト材３と第一の下
部電極膜４との界面における応力が緩和され、剥離を発
生することがない。
ば、コンタクト材３の上面が予め上方に凸の形状をなし
ているため、薄膜キャパシタ作製後の後工程の熱処理に
おいて、第一の下部電極膜４の応力が引っ張り応力から
圧縮応力に転じたとしても、コンタクト材３と第一の下
部電極膜４との界面における応力が緩和され、剥離を発
生することがない。
【００６４】
【第六の実施の形態】図６は本発明の第六の実施の形態
に係る薄膜キャパシタの断面図である。
に係る薄膜キャパシタの断面図である。
【００６５】本実施形態に係る薄膜キャパシタは、シリ
コン基板１と、シリコン基板１上に形成された第一の層
間絶縁膜２と、第一の層間絶縁膜２に形成されたコンタ
クトホールに充填されたコンタクト材３と、コンタクト
材３を覆うように第一の層間絶縁膜２上に形成された第
一の下部電極膜４と、第一の下部電極膜４上に形成され
た第二の下部電極膜５と、第二の下部電極膜５上に形成
された容量絶縁膜６と、容量絶縁膜６上に形成された第
一の上部電極膜８と、第一の上部電極膜８及び第一の層
間絶縁膜２を覆い、第一の上部電極膜８上に開口が形成
されている第二の層間絶縁膜９と、第二の層間絶縁膜９
上に形成され、第二の層間絶縁膜９の開口を介して第一
の上部電極膜８と接続している第二の上部電極膜７と、
からなっている。
コン基板１と、シリコン基板１上に形成された第一の層
間絶縁膜２と、第一の層間絶縁膜２に形成されたコンタ
クトホールに充填されたコンタクト材３と、コンタクト
材３を覆うように第一の層間絶縁膜２上に形成された第
一の下部電極膜４と、第一の下部電極膜４上に形成され
た第二の下部電極膜５と、第二の下部電極膜５上に形成
された容量絶縁膜６と、容量絶縁膜６上に形成された第
一の上部電極膜８と、第一の上部電極膜８及び第一の層
間絶縁膜２を覆い、第一の上部電極膜８上に開口が形成
されている第二の層間絶縁膜９と、第二の層間絶縁膜９
上に形成され、第二の層間絶縁膜９の開口を介して第一
の上部電極膜８と接続している第二の上部電極膜７と、
からなっている。
【００６６】第二の実施形態の場合と同様に、本実施形
態におけるコンタクト材３のほぼ中央の一部は上方に凸
である形状をなしているとともに、コンタクト材３は、
コンタクト材３の周辺において層間絶縁膜２上に存在す
る部分を有している。
態におけるコンタクト材３のほぼ中央の一部は上方に凸
である形状をなしているとともに、コンタクト材３は、
コンタクト材３の周辺において層間絶縁膜２上に存在す
る部分を有している。
【００６７】本実施形態においては、第一の層間絶縁膜
２はＳｉＯ2からなり、コンタクト材３はリンをドーピ
ングしたポリシリコンからなる。第一の下部電極膜４は
ＴｉＮ／ＴｉＳｉXからなり、第二の下部電極膜５はＰ
ｔからなる。また、容量絶縁膜６は強誘電体Ｐｂ（Ｚ
ｒ，Ｔｉ）Ｏ3からなる。第一の上部電極膜８はＩｒ／
ＩｒＯ2からなり、第二の上部電極膜７はＷＳｉからな
る。
２はＳｉＯ2からなり、コンタクト材３はリンをドーピ
ングしたポリシリコンからなる。第一の下部電極膜４は
ＴｉＮ／ＴｉＳｉXからなり、第二の下部電極膜５はＰ
ｔからなる。また、容量絶縁膜６は強誘電体Ｐｂ（Ｚ
ｒ，Ｔｉ）Ｏ3からなる。第一の上部電極膜８はＩｒ／
ＩｒＯ2からなり、第二の上部電極膜７はＷＳｉからな
る。
【００６８】本実施形態に係る薄膜キャパシタによれ
ば、第五の実施形態の場合と同様に、コンタクト材３の
上面が予め上方に凸の形状をなしているため、薄膜キャ
パシタ作製後の後工程の熱処理において、第一の下部電
極膜４の応力が引っ張り応力から圧縮応力に転じたとし
ても、コンタクト材３と第一の下部電極膜４との界面に
おける応力が緩和され、剥離を発生することがない。
ば、第五の実施形態の場合と同様に、コンタクト材３の
上面が予め上方に凸の形状をなしているため、薄膜キャ
パシタ作製後の後工程の熱処理において、第一の下部電
極膜４の応力が引っ張り応力から圧縮応力に転じたとし
ても、コンタクト材３と第一の下部電極膜４との界面に
おける応力が緩和され、剥離を発生することがない。
【００６９】また、本実施形態に係る薄膜キャパシタに
おいては、コンタクト材３の一部が層間絶縁膜２上にも
存在することが許容されているため、第五の実施形態に
係る薄膜キャパシタと比較して、コンタクト材３の横方
向における加工寸法の自由度を大きくすることができ
る。従って、薄膜キャパシタ作製時のコストを低くする
ことができる。
おいては、コンタクト材３の一部が層間絶縁膜２上にも
存在することが許容されているため、第五の実施形態に
係る薄膜キャパシタと比較して、コンタクト材３の横方
向における加工寸法の自由度を大きくすることができ
る。従って、薄膜キャパシタ作製時のコストを低くする
ことができる。
【００７０】
【第七の実施の形態】図７は本発明の第七の実施の形態
に係る薄膜キャパシタの断面図である。
に係る薄膜キャパシタの断面図である。
【００７１】本実施形態に係る薄膜キャパシタは、第一
の下部電極膜４を備えてはおらず、第二の下部電極膜５
のみを備えている点と、第二の下部電極膜５がＩｒから
なるものである点において、第五の実施形態に係る薄膜
キャパシタと異なるが、その点以外の構造は第五の実施
形態に係る薄膜キャパシタと同じである。
の下部電極膜４を備えてはおらず、第二の下部電極膜５
のみを備えている点と、第二の下部電極膜５がＩｒから
なるものである点において、第五の実施形態に係る薄膜
キャパシタと異なるが、その点以外の構造は第五の実施
形態に係る薄膜キャパシタと同じである。
【００７２】第五の実施形態の場合と同様に、本実施形
態におけるコンタクト材３のほぼ中央の一部は上方に凸
である形状をなしている。
態におけるコンタクト材３のほぼ中央の一部は上方に凸
である形状をなしている。
【００７３】本実施形態に係る薄膜キャパシタによれ
ば、第五の実施形態の場合と同様に、コンタクト材３の
上面が予め上方に凸の形状をなしているため、薄膜キャ
パシタ作製後の後工程の熱処理において、第二の下部電
極膜５の応力が引っ張り応力から圧縮応力に転じたとし
ても、コンタクト材３と第二の下部電極膜５との界面に
おける応力が緩和され、剥離を発生することがない。
ば、第五の実施形態の場合と同様に、コンタクト材３の
上面が予め上方に凸の形状をなしているため、薄膜キャ
パシタ作製後の後工程の熱処理において、第二の下部電
極膜５の応力が引っ張り応力から圧縮応力に転じたとし
ても、コンタクト材３と第二の下部電極膜５との界面に
おける応力が緩和され、剥離を発生することがない。
【００７４】
【第八の実施の形態】図８は本発明の第八の実施の形態
に係る薄膜キャパシタの断面図である。
に係る薄膜キャパシタの断面図である。
【００７５】本実施形態に係る薄膜キャパシタは、第一
の下部電極膜４を備えてはおらず、第二の下部電極膜５
のみを備えている点と、第二の下部電極膜５がＩｒから
なるものである点において、第六の実施形態に係る薄膜
キャパシタと異なるが、その点以外の構造は第六の実施
形態に係る薄膜キャパシタと同じである。
の下部電極膜４を備えてはおらず、第二の下部電極膜５
のみを備えている点と、第二の下部電極膜５がＩｒから
なるものである点において、第六の実施形態に係る薄膜
キャパシタと異なるが、その点以外の構造は第六の実施
形態に係る薄膜キャパシタと同じである。
【００７６】第六の実施形態の場合と同様に、本実施形
態におけるコンタクト材３のほぼ中央の一部は上方に凸
である形状をなしているとともに、コンタクト材３は、
コンタクト材３の周辺において層間絶縁膜２上に存在す
る部分を有している。
態におけるコンタクト材３のほぼ中央の一部は上方に凸
である形状をなしているとともに、コンタクト材３は、
コンタクト材３の周辺において層間絶縁膜２上に存在す
る部分を有している。
【００７７】本実施形態に係る薄膜キャパシタによれ
ば、第六の実施形態の場合と同様に、コンタクト材３の
上面が予め上方に凸の形状をなしているため、薄膜キャ
パシタ作製後の後工程の熱処理において、第二の下部電
極膜５の応力が引っ張り応力から圧縮応力に転じたとし
ても、コンタクト材３と第二の下部電極膜５との界面に
おける応力が緩和され、剥離を発生することがない。
ば、第六の実施形態の場合と同様に、コンタクト材３の
上面が予め上方に凸の形状をなしているため、薄膜キャ
パシタ作製後の後工程の熱処理において、第二の下部電
極膜５の応力が引っ張り応力から圧縮応力に転じたとし
ても、コンタクト材３と第二の下部電極膜５との界面に
おける応力が緩和され、剥離を発生することがない。
【００７８】また、本実施形態に係る薄膜キャパシタに
おいては、コンタクト材３の一部が層間絶縁膜２上にも
存在することが許容されているため、第七の実施形態に
係る薄膜キャパシタと比較して、コンタクト材３の横方
向における加工寸法の自由度を大きくすることができ
る。従って、薄膜キャパシタ作製時のコストを低くする
ことができる。
おいては、コンタクト材３の一部が層間絶縁膜２上にも
存在することが許容されているため、第七の実施形態に
係る薄膜キャパシタと比較して、コンタクト材３の横方
向における加工寸法の自由度を大きくすることができ
る。従って、薄膜キャパシタ作製時のコストを低くする
ことができる。
【００７９】
【第九の実施の形態】図９は本発明の第九の実施の形態
に係る薄膜キャパシタの断面図である。
に係る薄膜キャパシタの断面図である。
【００８０】本実施形態に係る薄膜キャパシタは、第一
の上部電極膜８の面積が、第一の上部電極膜８の下方に
位置する容量絶縁膜６や第一及び第二の下部電極膜４、
５の面積よりも小さい点において、第五の実施形態に係
る薄膜キャパシタと異なるが、その点以外の構造は第五
の実施形態に係る薄膜キャパシタと同じである。
の上部電極膜８の面積が、第一の上部電極膜８の下方に
位置する容量絶縁膜６や第一及び第二の下部電極膜４、
５の面積よりも小さい点において、第五の実施形態に係
る薄膜キャパシタと異なるが、その点以外の構造は第五
の実施形態に係る薄膜キャパシタと同じである。
【００８１】第五の実施形態の場合と同様に、本実施形
態におけるコンタクト材３のほぼ中央の一部は上方に凸
である形状をなしている。
態におけるコンタクト材３のほぼ中央の一部は上方に凸
である形状をなしている。
【００８２】本実施形態に係る薄膜キャパシタによれ
ば、第五の実施形態の場合と同様に、コンタクト材３の
上面が予め上方に凸の形状をなしているため、薄膜キャ
パシタ作製後の後工程の熱処理において、第二の下部電
極膜５の応力が引っ張り応力から圧縮応力に転じたとし
ても、コンタクト材３と第二の下部電極膜５との界面に
おける応力が緩和され、剥離を発生することがない。
ば、第五の実施形態の場合と同様に、コンタクト材３の
上面が予め上方に凸の形状をなしているため、薄膜キャ
パシタ作製後の後工程の熱処理において、第二の下部電
極膜５の応力が引っ張り応力から圧縮応力に転じたとし
ても、コンタクト材３と第二の下部電極膜５との界面に
おける応力が緩和され、剥離を発生することがない。
【００８３】
【第十の実施の形態】図１０は本発明の第十の実施の形
態に係る薄膜キャパシタの断面図である。
態に係る薄膜キャパシタの断面図である。
【００８４】本実施形態に係る薄膜キャパシタは、第一
の上部電極膜８の面積が、第一の上部電極膜８の下方に
位置する容量絶縁膜６や第一及び第二の下部電極膜４、
５の面積よりも小さい点において、第六の実施形態に係
る薄膜キャパシタと異なるが、その点以外の構造は第六
の実施形態に係る薄膜キャパシタと同じである。
の上部電極膜８の面積が、第一の上部電極膜８の下方に
位置する容量絶縁膜６や第一及び第二の下部電極膜４、
５の面積よりも小さい点において、第六の実施形態に係
る薄膜キャパシタと異なるが、その点以外の構造は第六
の実施形態に係る薄膜キャパシタと同じである。
【００８５】第六の実施形態の場合と同様に、本実施形
態におけるコンタクト材３のほぼ中央の一部は上方に凸
である形状をなしているとともに、コンタクト材３は、
コンタクト材３の周辺において層間絶縁膜２上に存在す
る部分を有している。
態におけるコンタクト材３のほぼ中央の一部は上方に凸
である形状をなしているとともに、コンタクト材３は、
コンタクト材３の周辺において層間絶縁膜２上に存在す
る部分を有している。
【００８６】本実施形態に係る薄膜キャパシタによれ
ば、第六の実施形態の場合と同様に、コンタクト材３の
上面が予め上方に凸の形状をなしているため、薄膜キャ
パシタ作製後の後工程の熱処理において、第二の下部電
極膜５の応力が引っ張り応力から圧縮応力に転じたとし
ても、コンタクト材３と第二の下部電極膜５との界面に
おける応力が緩和され、剥離を発生することがない。
ば、第六の実施形態の場合と同様に、コンタクト材３の
上面が予め上方に凸の形状をなしているため、薄膜キャ
パシタ作製後の後工程の熱処理において、第二の下部電
極膜５の応力が引っ張り応力から圧縮応力に転じたとし
ても、コンタクト材３と第二の下部電極膜５との界面に
おける応力が緩和され、剥離を発生することがない。
【００８７】また、本実施形態に係る薄膜キャパシタに
おいては、コンタクト材３の一部が層間絶縁膜２上にも
存在することが許容されているため、第九の実施形態に
係る薄膜キャパシタと比較して、コンタクト材３の横方
向における加工寸法の自由度を大きくすることができ
る。従って、薄膜キャパシタ作製時のコストを低くする
ことができる。
おいては、コンタクト材３の一部が層間絶縁膜２上にも
存在することが許容されているため、第九の実施形態に
係る薄膜キャパシタと比較して、コンタクト材３の横方
向における加工寸法の自由度を大きくすることができ
る。従って、薄膜キャパシタ作製時のコストを低くする
ことができる。
【００８８】
【第十一の実施の形態】図１１は本発明の第十一の実施
の形態に係る薄膜キャパシタの断面図である。
の形態に係る薄膜キャパシタの断面図である。
【００８９】本実施形態に係る薄膜キャパシタは、第一
の下部電極膜４を備えてはおらず、第二の下部電極膜５
のみを備えている点と、第二の下部電極膜５がＩｒから
なるものである点において、第九の実施形態に係る薄膜
キャパシタと異なるが、その点以外の構造は第九の実施
形態に係る薄膜キャパシタと同じである。
の下部電極膜４を備えてはおらず、第二の下部電極膜５
のみを備えている点と、第二の下部電極膜５がＩｒから
なるものである点において、第九の実施形態に係る薄膜
キャパシタと異なるが、その点以外の構造は第九の実施
形態に係る薄膜キャパシタと同じである。
【００９０】第九の実施形態の場合と同様に、本実施形
態におけるコンタクト材３のほぼ中央の一部は上方に凸
である形状をなしている。
態におけるコンタクト材３のほぼ中央の一部は上方に凸
である形状をなしている。
【００９１】本実施形態に係る薄膜キャパシタによれ
ば、第九の実施形態の場合と同様に、コンタクト材３の
上面が予め上方に凸の形状をなしているため、薄膜キャ
パシタ作製後の後工程の熱処理において、第二の下部電
極膜５の応力が引っ張り応力から圧縮応力に転じたとし
ても、コンタクト材３と第二の下部電極膜５との界面に
おける応力が緩和され、剥離を発生することがない。
ば、第九の実施形態の場合と同様に、コンタクト材３の
上面が予め上方に凸の形状をなしているため、薄膜キャ
パシタ作製後の後工程の熱処理において、第二の下部電
極膜５の応力が引っ張り応力から圧縮応力に転じたとし
ても、コンタクト材３と第二の下部電極膜５との界面に
おける応力が緩和され、剥離を発生することがない。
【００９２】
【第十二の実施の形態】図１２は本発明の第十二の実施
の形態に係る薄膜キャパシタの断面図である。
の形態に係る薄膜キャパシタの断面図である。
【００９３】本実施形態に係る薄膜キャパシタは、第一
の下部電極膜４を備えてはおらず、第二の下部電極膜５
のみを備えている点と、第二の下部電極膜５がＩｒから
なるものである点において、第十の実施形態に係る薄膜
キャパシタと異なるが、その点以外の構造は第十の実施
形態に係る薄膜キャパシタと同じである。
の下部電極膜４を備えてはおらず、第二の下部電極膜５
のみを備えている点と、第二の下部電極膜５がＩｒから
なるものである点において、第十の実施形態に係る薄膜
キャパシタと異なるが、その点以外の構造は第十の実施
形態に係る薄膜キャパシタと同じである。
【００９４】第十の実施形態の場合と同様に、本実施形
態におけるコンタクト材３のほぼ中央の一部は上方に凸
である形状をなしているとともに、コンタクト材３は、
コンタクト材３の周辺において層間絶縁膜２上に存在す
る部分を有している。
態におけるコンタクト材３のほぼ中央の一部は上方に凸
である形状をなしているとともに、コンタクト材３は、
コンタクト材３の周辺において層間絶縁膜２上に存在す
る部分を有している。
【００９５】本実施形態に係る薄膜キャパシタによれ
ば、第十の実施形態の場合と同様に、コンタクト材３の
上面が予め上方に凸の形状をなしているため、薄膜キャ
パシタ作製後の後工程の熱処理において、第二の下部電
極膜５の応力が引っ張り応力から圧縮応力に転じたとし
ても、コンタクト材３と第二の下部電極膜５との界面に
おける応力が緩和され、剥離を発生することがない。
ば、第十の実施形態の場合と同様に、コンタクト材３の
上面が予め上方に凸の形状をなしているため、薄膜キャ
パシタ作製後の後工程の熱処理において、第二の下部電
極膜５の応力が引っ張り応力から圧縮応力に転じたとし
ても、コンタクト材３と第二の下部電極膜５との界面に
おける応力が緩和され、剥離を発生することがない。
【００９６】また、本実施形態に係る薄膜キャパシタに
おいては、コンタクト材３の一部が層間絶縁膜２上にも
存在することが許容されているため、第十一の実施形態
に係る薄膜キャパシタと比較して、コンタクト材３の横
方向における加工寸法の自由度を大きくすることができ
る。従って、薄膜キャパシタ作製時のコストを低くする
ことができる。
おいては、コンタクト材３の一部が層間絶縁膜２上にも
存在することが許容されているため、第十一の実施形態
に係る薄膜キャパシタと比較して、コンタクト材３の横
方向における加工寸法の自由度を大きくすることができ
る。従って、薄膜キャパシタ作製時のコストを低くする
ことができる。
【００９７】
【第十三の実施の形態】図１３及び図１４は本発明の第
十三の実施の形態に係る薄膜キャパシタの製造方法の各
過程を示す断面図である。
十三の実施の形態に係る薄膜キャパシタの製造方法の各
過程を示す断面図である。
【００９８】本実施形態に係る製造方法においては、図
１に示した第一の実施形態に係る薄膜キャパシタを製造
するものとする。
１に示した第一の実施形態に係る薄膜キャパシタを製造
するものとする。
【００９９】先ず、図１３(ａ)に示すように、シリコン
基板１上にＳｉＯ2からなる層間絶縁膜２を堆積し、所
望の位置にコンタクトホール１０を開口する。
基板１上にＳｉＯ2からなる層間絶縁膜２を堆積し、所
望の位置にコンタクトホール１０を開口する。
【０１００】次いで、図１３(ｂ)に示すように、コンタ
クトホール１０にコンタクト材３を埋め込む。コンタク
ト材３の埋め込みは、シリコンの選択成長により、コン
タクトホール１０内にのみ選択的にシリコンを成長させ
た後、リンをイオン注入してシリコンを活性化すること
により行う。この際、シリコンの選択成長によって、コ
ンタクト材３の上面の形状は上方に凸となる。
クトホール１０にコンタクト材３を埋め込む。コンタク
ト材３の埋め込みは、シリコンの選択成長により、コン
タクトホール１０内にのみ選択的にシリコンを成長させ
た後、リンをイオン注入してシリコンを活性化すること
により行う。この際、シリコンの選択成長によって、コ
ンタクト材３の上面の形状は上方に凸となる。
【０１０１】続いて、図１３(ｃ)に示すように、ＴｉＮ
／ＴｉＳｉXからなる第一の下部電極膜４と、Ｒｕから
なる第二の下部電極膜５とを堆積する。第一及び第二の
下部電極膜４、５はコンタクト材３の上面の形状に沿っ
て堆積するため、これらの第一及び第二の下部電極膜
４、５のコンタクト材３との界面は上方に凸の形状とな
る。
／ＴｉＳｉXからなる第一の下部電極膜４と、Ｒｕから
なる第二の下部電極膜５とを堆積する。第一及び第二の
下部電極膜４、５はコンタクト材３の上面の形状に沿っ
て堆積するため、これらの第一及び第二の下部電極膜
４、５のコンタクト材３との界面は上方に凸の形状とな
る。
【０１０２】さらに、図１４(ａ)に示すように、第一及
び第二の下部電極膜４、５を所望の大きさにパターニン
グする。
び第二の下部電極膜４、５を所望の大きさにパターニン
グする。
【０１０３】次いで、図１４(ｂ)に示すように、高誘電
率（Ｂａ，Ｓｒ）ＴｉＯ3からなる容量絶縁膜６を全面
に堆積する。
率（Ｂａ，Ｓｒ）ＴｉＯ3からなる容量絶縁膜６を全面
に堆積する。
【０１０４】最後に、図１４(ｃ)に示すように、Ｒｕか
らなる上部電極膜７を堆積し、所望の大きさにパターニ
ングする。
らなる上部電極膜７を堆積し、所望の大きさにパターニ
ングする。
【０１０５】以上の過程を経て、図１に示した第一の実
施形態に係る薄膜キャパシタが完成する。
施形態に係る薄膜キャパシタが完成する。
【０１０６】従って、本実施形態に係る製造方法により
製造された薄膜キャパシタによれば、コンタクト材３の
上面が予め上方に凸の形状をなしているため、薄膜キャ
パシタ作製後の後工程の熱処理において、第一の下部電
極膜４の応力が引っ張り応力から圧縮応力に転じたとし
ても、コンタクト材３と第一の下部電極膜４との界面に
おける応力が緩和され、剥離を発生することがない。
製造された薄膜キャパシタによれば、コンタクト材３の
上面が予め上方に凸の形状をなしているため、薄膜キャ
パシタ作製後の後工程の熱処理において、第一の下部電
極膜４の応力が引っ張り応力から圧縮応力に転じたとし
ても、コンタクト材３と第一の下部電極膜４との界面に
おける応力が緩和され、剥離を発生することがない。
【０１０７】
【第十四の実施の形態】図１５、図１６及び図１７は本
発明の第十四の実施の形態に係る薄膜キャパシタの製造
方法の各過程を示す断面図である。
発明の第十四の実施の形態に係る薄膜キャパシタの製造
方法の各過程を示す断面図である。
【０１０８】本実施形態に係る製造方法においては、図
２に示した第二の実施形態に係る薄膜キャパシタを製造
するものとする。
２に示した第二の実施形態に係る薄膜キャパシタを製造
するものとする。
【０１０９】先ず、図１５(ａ)に示すように、シリコン
基板１上にＳｉＯ2からなる層間絶縁膜２を堆積し、所
望の位置にコンタクトホール１０を開口する。
基板１上にＳｉＯ2からなる層間絶縁膜２を堆積し、所
望の位置にコンタクトホール１０を開口する。
【０１１０】次いで、図１５(ｂ)に示すように、コンタ
クトホール１０にコンタクト材３を埋め込む。コンタク
ト材３の埋め込みは、シリコンの選択成長により、コン
タクトホール１０内にのみ選択的にシリコンを成長させ
ることにより行う。シリコンを成長させる際に、シリコ
ンの膜厚をコンタクトホール１０の深さよりもわずかに
厚くすると、自動的にコンタクトホール１０の周辺の層
間絶縁膜２上にも横方向にシリコンが成長し、コンタク
ト材３の一部が層間絶縁膜２上にも存在するようになる
とともに、コンタクト材３の上面が上方に凸の形状とな
る。
クトホール１０にコンタクト材３を埋め込む。コンタク
ト材３の埋め込みは、シリコンの選択成長により、コン
タクトホール１０内にのみ選択的にシリコンを成長させ
ることにより行う。シリコンを成長させる際に、シリコ
ンの膜厚をコンタクトホール１０の深さよりもわずかに
厚くすると、自動的にコンタクトホール１０の周辺の層
間絶縁膜２上にも横方向にシリコンが成長し、コンタク
ト材３の一部が層間絶縁膜２上にも存在するようになる
とともに、コンタクト材３の上面が上方に凸の形状とな
る。
【０１１１】その後、リンをイオン注入してシリコンを
活性化する。
活性化する。
【０１１２】次いで、図１６(ａ)に示すように、ポリシ
リコンの全面エッチバックを行う。これにより、上方に
凸の上面の形状を保ったまま、ほぼコンタクトホール１
０上にポリシリコンを形成することができる。
リコンの全面エッチバックを行う。これにより、上方に
凸の上面の形状を保ったまま、ほぼコンタクトホール１
０上にポリシリコンを形成することができる。
【０１１３】この際、層間絶縁膜２上にわずかにポリシ
リコンが残ったとしても、薄膜キャパシタの作動上、問
題はない。
リコンが残ったとしても、薄膜キャパシタの作動上、問
題はない。
【０１１４】次いで、図１６(ｂ)に示すように、ＴｉＮ
／ＴｉＳｉXからなる第一の下部電極膜４と、Ｒｕから
なる第二の下部電極膜５とを堆積し、図１７(ａ)に示す
ように、それらを所望の大きさにパターニングする。こ
の際、コンタクト材３の上面の形状が上方に凸となって
いるため、第一及び第二の下部電極膜４、５はコンタク
ト材３上においては上方に凸の形状となる。このため、
後工程における第一の下部電極膜４の応力変化が緩和さ
れ、コンタクト材３と第一の下部電極膜４との間の剥離
を抑制することができる。
／ＴｉＳｉXからなる第一の下部電極膜４と、Ｒｕから
なる第二の下部電極膜５とを堆積し、図１７(ａ)に示す
ように、それらを所望の大きさにパターニングする。こ
の際、コンタクト材３の上面の形状が上方に凸となって
いるため、第一及び第二の下部電極膜４、５はコンタク
ト材３上においては上方に凸の形状となる。このため、
後工程における第一の下部電極膜４の応力変化が緩和さ
れ、コンタクト材３と第一の下部電極膜４との間の剥離
を抑制することができる。
【０１１５】次いで、図１７(ｂ)に示すように、高誘電
率（Ｂａ，Ｓｒ）ＴｉＯ3からなる容量絶縁膜６を堆積
する。
率（Ｂａ，Ｓｒ）ＴｉＯ3からなる容量絶縁膜６を堆積
する。
【０１１６】最後に、図１７(ｃ)に示すように、Ｒｕか
らなる上部電極膜７を容量絶縁膜６上に堆積し、所望の
大きさにパターニングする。
らなる上部電極膜７を容量絶縁膜６上に堆積し、所望の
大きさにパターニングする。
【０１１７】これにより、図２に示した第二の実施形態
に係る薄膜キャパシタを得ることができる。
に係る薄膜キャパシタを得ることができる。
【０１１８】本実施形態に係る製造方法によりつくられ
た薄膜キャパシタにおいては、コンタクト材３の上面が
予め上方に凸の形状をなしているため、薄膜キャパシタ
作製後の後工程の熱処理において、第一の下部電極膜４
の応力が引っ張り応力から圧縮応力に転じたとしても、
コンタクト材３と第一の下部電極膜４との界面における
応力が緩和され、剥離を発生することがない。
た薄膜キャパシタにおいては、コンタクト材３の上面が
予め上方に凸の形状をなしているため、薄膜キャパシタ
作製後の後工程の熱処理において、第一の下部電極膜４
の応力が引っ張り応力から圧縮応力に転じたとしても、
コンタクト材３と第一の下部電極膜４との界面における
応力が緩和され、剥離を発生することがない。
【０１１９】また、本実施形態に係る製造方法によりつ
くられた薄膜キャパシタにおいては、コンタクト材３の
一部が層間絶縁膜２上にも存在することが許容されてい
るため、図１３及び図１４に示した薄膜キャパシタの製
造方法と比較して、コンタクト材３の横方向における加
工寸法の自由度を大きくすることができる。従って、薄
膜キャパシタ作製時のコストを低くすることができる。
くられた薄膜キャパシタにおいては、コンタクト材３の
一部が層間絶縁膜２上にも存在することが許容されてい
るため、図１３及び図１４に示した薄膜キャパシタの製
造方法と比較して、コンタクト材３の横方向における加
工寸法の自由度を大きくすることができる。従って、薄
膜キャパシタ作製時のコストを低くすることができる。
【０１２０】
【第十五の実施の形態】図１８及び図１９は本発明の第
十五の実施の形態に係る薄膜キャパシタの製造方法の各
過程を示す断面図である。
十五の実施の形態に係る薄膜キャパシタの製造方法の各
過程を示す断面図である。
【０１２１】本実施形態に係る製造方法においては、図
１に示した第一の実施形態に係る薄膜キャパシタを製造
するものとする。
１に示した第一の実施形態に係る薄膜キャパシタを製造
するものとする。
【０１２２】先ず、図１８(ａ)に示すように、シリコン
基板１上にＳｉＯ2からなる層間絶縁膜２を堆積し、所
望の位置にコンタクトホール１０を開口する。
基板１上にＳｉＯ2からなる層間絶縁膜２を堆積し、所
望の位置にコンタクトホール１０を開口する。
【０１２３】次いで、図１８(ｂ)に示すように、コンタ
クトホール１０が埋まるように十分厚くコンタクト材３
を層間絶縁膜２上に堆積する。
クトホール１０が埋まるように十分厚くコンタクト材３
を層間絶縁膜２上に堆積する。
【０１２４】次いで、図１８(ｃ)に示すように、通常の
ガスを用いたドライエッチ法あるいは研磨剤を用いた化
学的機械研磨法(ＣＭＰ)により、コンタクト材３のエッ
チバックを行う。この際、層間絶縁膜２上にコンタクト
材３が残留するのを抑制するため、エッチバックを十分
行う必要がある。
ガスを用いたドライエッチ法あるいは研磨剤を用いた化
学的機械研磨法(ＣＭＰ)により、コンタクト材３のエッ
チバックを行う。この際、層間絶縁膜２上にコンタクト
材３が残留するのを抑制するため、エッチバックを十分
行う必要がある。
【０１２５】従って、コンタクト材３はコンタクトホー
ル１０の中に埋め込まれ、その上面はわずかに層間絶縁
膜２の表面よりも下方に位置することになる。すなわ
ち、コンタクト材３は、コンタクトホールの中心部にお
いて最も膜厚が小さく、かつ、下方に凸の形状を有する
ようになる。
ル１０の中に埋め込まれ、その上面はわずかに層間絶縁
膜２の表面よりも下方に位置することになる。すなわ
ち、コンタクト材３は、コンタクトホールの中心部にお
いて最も膜厚が小さく、かつ、下方に凸の形状を有する
ようになる。
【０１２６】この後、図１９(ａ)に示すように、シリコ
ンの選択成長によりコンタクト材３をわずかに成膜する
と、選択成長のメカニズムにより、コンタクト材３の上
面の形状が上方に凸となり、コンタクト材３の最上部は
層間絶縁膜２の表面よりも上方に位置する。
ンの選択成長によりコンタクト材３をわずかに成膜する
と、選択成長のメカニズムにより、コンタクト材３の上
面の形状が上方に凸となり、コンタクト材３の最上部は
層間絶縁膜２の表面よりも上方に位置する。
【０１２７】最後に、図１９(ｂ)に示すように、ＴｉＮ
／ＴｉＳｉX第一の下部電極膜４及びＲｕからなる第二
の下部電極膜５を全面に堆積する。
／ＴｉＳｉX第一の下部電極膜４及びＲｕからなる第二
の下部電極膜５を全面に堆積する。
【０１２８】その後は、図１４に示した工程を行うこと
によって、図１に示した第一の実施形態に係る薄膜キャ
パシタを得ることができる。
によって、図１に示した第一の実施形態に係る薄膜キャ
パシタを得ることができる。
【０１２９】本実施形態に係る製造方法によって作成し
た薄膜キャパシタは、従来の製造方法により作成したも
のと比べ、後工程における様々な熱処理によっても、コ
ンタクト材と下部電極との間の接触抵抗は増大せず、薄
膜キャパシタの良好な作動特性を保持することができ
る。
た薄膜キャパシタは、従来の製造方法により作成したも
のと比べ、後工程における様々な熱処理によっても、コ
ンタクト材と下部電極との間の接触抵抗は増大せず、薄
膜キャパシタの良好な作動特性を保持することができ
る。
【０１３０】
【第十六の実施の形態】図２０及び図２１は本発明の第
十六の実施の形態に係る薄膜キャパシタの製造方法の各
過程を示す断面図である。
十六の実施の形態に係る薄膜キャパシタの製造方法の各
過程を示す断面図である。
【０１３１】本実施形態に係る製造方法においては、図
１に示した第一の実施形態に係る薄膜キャパシタを製造
するものとする。
１に示した第一の実施形態に係る薄膜キャパシタを製造
するものとする。
【０１３２】先ず、図２０(ａ)に示すように、シリコン
基板１上にＳｉＯ2からなる層間絶縁膜２を堆積し、所
望の位置にコンタクトホール１０を開口する。
基板１上にＳｉＯ2からなる層間絶縁膜２を堆積し、所
望の位置にコンタクトホール１０を開口する。
【０１３３】次いで、図２０(ｂ)に示すように、コンタ
クトホール１０が埋まるように十分厚くコンタクト材３
を層間絶縁膜２上に堆積する。
クトホール１０が埋まるように十分厚くコンタクト材３
を層間絶縁膜２上に堆積する。
【０１３４】次いで、図２０(ｃ)に示すように、通常の
ガスを用いたドライエッチ法あるいは研磨剤を用いた化
学的機械研磨法(ＣＭＰ)により、コンタクト材３のエッ
チバックを行う。この際、層間絶縁膜２上にコンタクト
材３が残留するのを抑制するため、エッチバックを十分
行う必要がある。
ガスを用いたドライエッチ法あるいは研磨剤を用いた化
学的機械研磨法(ＣＭＰ)により、コンタクト材３のエッ
チバックを行う。この際、層間絶縁膜２上にコンタクト
材３が残留するのを抑制するため、エッチバックを十分
行う必要がある。
【０１３５】従って、コンタクト材３はコンタクトホー
ル１０の中に埋め込まれ、その上面はわずかに層間絶縁
膜２の表面よりも下方に位置することになる。すなわ
ち、コンタクト材３は、コンタクトホールの中心部にお
いて最も膜厚が小さく、かつ、下方に凸の形状を有する
ようになる。
ル１０の中に埋め込まれ、その上面はわずかに層間絶縁
膜２の表面よりも下方に位置することになる。すなわ
ち、コンタクト材３は、コンタクトホールの中心部にお
いて最も膜厚が小さく、かつ、下方に凸の形状を有する
ようになる。
【０１３６】この後、図２１(ａ)に示すように、シリコ
ンの選択成長によりコンタクト材３を成膜する。このシ
リコンの選択成長においては、シリコンの膜厚を、図２
０(ｃ)に示すコンタクト材３の最も下方の位置から層間
絶縁膜２の表面までの厚さよりも厚くする。これによっ
て、自動的にコンタクトホール１０の周辺の層間絶縁膜
２上にも横方向にシリコンが成長し、コンタクト材３の
一部が層間絶縁膜２上にも存在するようになるととも
に、コンタクト材３の上面が上方に凸の形状となる。
ンの選択成長によりコンタクト材３を成膜する。このシ
リコンの選択成長においては、シリコンの膜厚を、図２
０(ｃ)に示すコンタクト材３の最も下方の位置から層間
絶縁膜２の表面までの厚さよりも厚くする。これによっ
て、自動的にコンタクトホール１０の周辺の層間絶縁膜
２上にも横方向にシリコンが成長し、コンタクト材３の
一部が層間絶縁膜２上にも存在するようになるととも
に、コンタクト材３の上面が上方に凸の形状となる。
【０１３７】次いで、図２１(ｂ)に示すように、ポリシ
リコンの全面エッチバックを行うことにより、上方に凸
の上面の形状を保ったまま、ほぼコンタクトホール１０
上にポリシリコンからなるコンタクト材３を形成するこ
とができる。
リコンの全面エッチバックを行うことにより、上方に凸
の上面の形状を保ったまま、ほぼコンタクトホール１０
上にポリシリコンからなるコンタクト材３を形成するこ
とができる。
【０１３８】この際、層間絶縁膜２上にわずかにポリシ
リコンが残ったとしても、薄膜キャパシタの作動上、問
題はない。
リコンが残ったとしても、薄膜キャパシタの作動上、問
題はない。
【０１３９】次いで、図２１(ｃ)に示すように、ＴｉＮ
／ＴｉＳｉXからなる第一の下部電極膜４と、Ｒｕから
なる第二の下部電極膜５とを堆積する。
／ＴｉＳｉXからなる第一の下部電極膜４と、Ｒｕから
なる第二の下部電極膜５とを堆積する。
【０１４０】その後は、図１７に示した工程を行うこと
によって、図２に示した第二の実施形態に係る薄膜キャ
パシタを得ることができる。
によって、図２に示した第二の実施形態に係る薄膜キャ
パシタを得ることができる。
【０１４１】本実施形態に係る製造方法によって作成し
た薄膜キャパシタは、従来の製造方法により作成したも
のと比べ、後工程における様々な熱処理によっても、コ
ンタクト材と下部電極との間の接触抵抗は増大せず、薄
膜キャパシタの良好な作動特性を保持することができ
る。
た薄膜キャパシタは、従来の製造方法により作成したも
のと比べ、後工程における様々な熱処理によっても、コ
ンタクト材と下部電極との間の接触抵抗は増大せず、薄
膜キャパシタの良好な作動特性を保持することができ
る。
【０１４２】また、本実施形態に係る製造方法によりつ
くられた薄膜キャパシタにおいては、コンタクト材３の
一部が層間絶縁膜２上にも存在することが許容されてい
るため、図１８及び図１９に示した薄膜キャパシタの製
造方法と比較して、コンタクト材３の横方向における加
工寸法の自由度を大きくすることができる。従って、薄
膜キャパシタ作製時のコストを低くすることができる。
くられた薄膜キャパシタにおいては、コンタクト材３の
一部が層間絶縁膜２上にも存在することが許容されてい
るため、図１８及び図１９に示した薄膜キャパシタの製
造方法と比較して、コンタクト材３の横方向における加
工寸法の自由度を大きくすることができる。従って、薄
膜キャパシタ作製時のコストを低くすることができる。
【０１４３】
【第十七の実施の形態】図２２及び図２３は本発明の第
十七の実施の形態に係る薄膜キャパシタの製造方法の各
過程を示す断面図である。
十七の実施の形態に係る薄膜キャパシタの製造方法の各
過程を示す断面図である。
【０１４４】本実施形態に係る製造方法においては、図
９に示した第九の実施形態に係る薄膜キャパシタを製造
するものとする。
９に示した第九の実施形態に係る薄膜キャパシタを製造
するものとする。
【０１４５】先ず、図１３に示した工程により、コンタ
クト材３の上面が上方に凸となるようにコンタクトホー
ル１０内において選択的にシリコンを成長させた後、Ｔ
ｉＮ／ＴｉＳｉXからなる第一の下部電極膜４及びＰｔ
からなる第二の下部電極膜５を堆積する。
クト材３の上面が上方に凸となるようにコンタクトホー
ル１０内において選択的にシリコンを成長させた後、Ｔ
ｉＮ／ＴｉＳｉXからなる第一の下部電極膜４及びＰｔ
からなる第二の下部電極膜５を堆積する。
【０１４６】さらに、図２２(ａ)に示すように、強誘電
体Ｐｂ（Ｚｒ，Ｔｉ）Ｏ3からなる容量絶縁膜６を全面
に堆積する。
体Ｐｂ（Ｚｒ，Ｔｉ）Ｏ3からなる容量絶縁膜６を全面
に堆積する。
【０１４７】次いで、図２２（ｂ）に示すように、Ｉｒ
／ＩｒＯ2からなる第一の上部電極膜８を堆積し、所望
の大きさにパターニングする。
／ＩｒＯ2からなる第一の上部電極膜８を堆積し、所望
の大きさにパターニングする。
【０１４８】次いで、図２３(ａ)に示すように、容量絶
縁膜６、第二の下部電極膜５及び第一の下部電極膜４
を、第一の上部電極膜８よりも大きい面積になるよう
に、パターニングする。
縁膜６、第二の下部電極膜５及び第一の下部電極膜４
を、第一の上部電極膜８よりも大きい面積になるよう
に、パターニングする。
【０１４９】さらに、図２３(ｂ)に示すように、第２の
層間絶縁膜９を全面に堆積する。
層間絶縁膜９を全面に堆積する。
【０１５０】最後に、図２３(ｃ)に示すように、第一の
上部電極膜８に通じるコンタクトを第２の層間絶縁膜９
に開口した後、ＷＳｉからなる第二の上部電極膜７を堆
積し、第二の上部電極膜７を所望の大きさにパターニン
グする。
上部電極膜８に通じるコンタクトを第２の層間絶縁膜９
に開口した後、ＷＳｉからなる第二の上部電極膜７を堆
積し、第二の上部電極膜７を所望の大きさにパターニン
グする。
【０１５１】以上のようにして、図９に示した第九の実
施形態に係る薄膜キャパシタを得ることができる。
施形態に係る薄膜キャパシタを得ることができる。
【０１５２】容量絶縁膜６の段差被覆性が乏しい場合に
は、本実施形態に係る製造方法が有効である。
は、本実施形態に係る製造方法が有効である。
【０１５３】本実施形態に係る製造方法によって作成し
た薄膜キャパシタは、従来の製造方法により作成したも
のと比べ、後工程における様々な熱処理によっても、コ
ンタクト材３と第一の下部電極４との間の接触抵抗は増
大せず、薄膜キャパシタの良好な作動特性を保持するこ
とができる。
た薄膜キャパシタは、従来の製造方法により作成したも
のと比べ、後工程における様々な熱処理によっても、コ
ンタクト材３と第一の下部電極４との間の接触抵抗は増
大せず、薄膜キャパシタの良好な作動特性を保持するこ
とができる。
【０１５４】上記の実施の形態においては、コンタクト
材３の材質としてリンをドープしたポリシリコンを選択
した例を述べたが、コンタクト材３の材質はそれには限
定されない。例えば、コンタクト材３の材質としてはタ
ングステン（Ｗ）を用いることができる。あるいは、タ
ングステンの下にＴｉＮ／Ｔｉからなる密着層を用いる
こともできる。
材３の材質としてリンをドープしたポリシリコンを選択
した例を述べたが、コンタクト材３の材質はそれには限
定されない。例えば、コンタクト材３の材質としてはタ
ングステン（Ｗ）を用いることができる。あるいは、タ
ングステンの下にＴｉＮ／Ｔｉからなる密着層を用いる
こともできる。
【０１５５】また、上記の実施の形態においては、高誘
電率の誘電体膜として（Ｂａ，Ｓｒ）ＴｉＯ3の例を、
強誘電体膜としてＰｂ（Ｚｒ，Ｔｉ）Ｏ3の例を述べた
が、本発明における高誘電率の誘電体膜とはＳｉＯ2や
Ｓｉ3Ｎ4よりも高い誘電率を有する膜のことであり、こ
の条件を満足する誘電率を有する膜であれば、いかなる
膜をも使用可能である。
電率の誘電体膜として（Ｂａ，Ｓｒ）ＴｉＯ3の例を、
強誘電体膜としてＰｂ（Ｚｒ，Ｔｉ）Ｏ3の例を述べた
が、本発明における高誘電率の誘電体膜とはＳｉＯ2や
Ｓｉ3Ｎ4よりも高い誘電率を有する膜のことであり、こ
の条件を満足する誘電率を有する膜であれば、いかなる
膜をも使用可能である。
【０１５６】例えば、容量絶縁膜の少なくとも一部を化
学式ＡＢＯ3で表される化合物からなるものとすること
ができる。Ａとしては、Ｂａ、Ｓｒ、Ｐｂ、Ｃａ、Ｌ
ａ、Ｌｉ、Ｋのうち少なくとも一つ以上を選択すること
ができ、Ｂとしては、Ｚｒ、Ｔｉ、Ｔａ、Ｎｂ、Ｍｇ、
Ｍｎ、Ｆｅ、Ｚｎ、Ｗのうち少なくとも一つ以上を選択
することができる。このような化合物としては、例え
ば、ＳｒＴｉＯ3、ＰｂＴｉＯ3、（Ｐｂ，Ｌａ）（Ｚ
ｒ，Ｔｉ）Ｏ3、Ｐｂ（Ｍｇ，Ｎｂ）Ｏ3、Ｐｂ（Ｍｇ，
Ｗ）Ｏ3、Ｐｂ（Ｚｎ，Ｎｂ）Ｏ3、ＬｉＴａＯ3、Ｌｉ
ＮｂＯ3、ＫＴａＯ3、ＫＮｂＯ3、などがある。
学式ＡＢＯ3で表される化合物からなるものとすること
ができる。Ａとしては、Ｂａ、Ｓｒ、Ｐｂ、Ｃａ、Ｌ
ａ、Ｌｉ、Ｋのうち少なくとも一つ以上を選択すること
ができ、Ｂとしては、Ｚｒ、Ｔｉ、Ｔａ、Ｎｂ、Ｍｇ、
Ｍｎ、Ｆｅ、Ｚｎ、Ｗのうち少なくとも一つ以上を選択
することができる。このような化合物としては、例え
ば、ＳｒＴｉＯ3、ＰｂＴｉＯ3、（Ｐｂ，Ｌａ）（Ｚ
ｒ，Ｔｉ）Ｏ3、Ｐｂ（Ｍｇ，Ｎｂ）Ｏ3、Ｐｂ（Ｍｇ，
Ｗ）Ｏ3、Ｐｂ（Ｚｎ，Ｎｂ）Ｏ3、ＬｉＴａＯ3、Ｌｉ
ＮｂＯ3、ＫＴａＯ3、ＫＮｂＯ3、などがある。
【０１５７】あるいは、容量絶縁膜の少なくとも一部を
化学式（Ｂｉ2Ｏ2）（Ａm-1ＢmＯ3m +1）（ｍ＝１，２，
３，４，５）で表される化合物からなるものとすること
ができる。Ａとしては、Ｂａ、Ｓｒ、Ｐｂ、Ｃａ、Ｋ、
Ｂｉのうち少なくとも一つ以上を選択することができ、
Ｂとしては、Ｎｂ、Ｔａ、Ｔｉ、Ｗのうち少なくとも一
つ以上を選択することができる。このような化合物とし
ては、例えば、Ｂｉ4Ｔｉ3Ｏ12、ＳｒＢｉ2Ｔａ2Ｏ9、
ＳｒＢｉ2Ｎｂ2Ｏ9、などがある。
化学式（Ｂｉ2Ｏ2）（Ａm-1ＢmＯ3m +1）（ｍ＝１，２，
３，４，５）で表される化合物からなるものとすること
ができる。Ａとしては、Ｂａ、Ｓｒ、Ｐｂ、Ｃａ、Ｋ、
Ｂｉのうち少なくとも一つ以上を選択することができ、
Ｂとしては、Ｎｂ、Ｔａ、Ｔｉ、Ｗのうち少なくとも一
つ以上を選択することができる。このような化合物とし
ては、例えば、Ｂｉ4Ｔｉ3Ｏ12、ＳｒＢｉ2Ｔａ2Ｏ9、
ＳｒＢｉ2Ｎｂ2Ｏ9、などがある。
【０１５８】あるいは、容量絶縁膜の少なくとも一部を
Ｔａ2Ｏ5から構成することも可能である。
Ｔａ2Ｏ5から構成することも可能である。
【０１５９】
【発明の効果】以上の説明から明らかであるように、本
発明に係る薄膜キャパシタ及びその製造方法は次のよう
な効果を奏する。
発明に係る薄膜キャパシタ及びその製造方法は次のよう
な効果を奏する。
【０１６０】第１の効果は、コンタクトを介して半導体
基板と接続されている下部電極膜の応力変化を緩和し、
コンタクトと下部電極との間の剥離を抑制することがで
きる点である。
基板と接続されている下部電極膜の応力変化を緩和し、
コンタクトと下部電極との間の剥離を抑制することがで
きる点である。
【０１６１】その理由は、コンタクトの上面形状が上方
に凸になっているためである。
に凸になっているためである。
【０１６２】第２の効果は、薄膜キャパシタの作成後の
後工程における様々な熱処理においても、基板との良好
な接触抵抗を保持できる点である。
後工程における様々な熱処理においても、基板との良好
な接触抵抗を保持できる点である。
【０１６３】その理由は、コンタクトの上面形状が上方
に凸となっているため、熱処理後においても、下部電極
膜とコンタクトとの界面において剥離が発生しないため
である。
に凸となっているため、熱処理後においても、下部電極
膜とコンタクトとの界面において剥離が発生しないため
である。
【０１６４】第３の効果は、薄膜キャパシタの作製の歩
留まりと信頼性とが向上する点である。
留まりと信頼性とが向上する点である。
【０１６５】その理由は、コンタクトと下部電極との間
の剥離が抑制されるため、素子の誤動作が発生しないた
めである。
の剥離が抑制されるため、素子の誤動作が発生しないた
めである。
【図１】本発明の第一の実施の形態に係る薄膜キャパシ
タの断面図である。
タの断面図である。
【図２】本発明の第二の実施の形態に係る薄膜キャパシ
タの断面図である。
タの断面図である。
【図３】本発明の第三の実施の形態に係る薄膜キャパシ
タの断面図である。
タの断面図である。
【図４】本発明の第四の実施の形態に係る薄膜キャパシ
タの断面図である。
タの断面図である。
【図５】本発明の第五の実施の形態に係る薄膜キャパシ
タの断面図である。
タの断面図である。
【図６】本発明の第六の実施の形態に係る薄膜キャパシ
タの断面図である。
タの断面図である。
【図７】本発明の第七の実施の形態に係る薄膜キャパシ
タの断面図である。
タの断面図である。
【図８】本発明の第八の実施の形態に係る薄膜キャパシ
タの断面図である。
タの断面図である。
【図９】本発明の第九の実施の形態に係る薄膜キャパシ
タの断面図である。
タの断面図である。
【図１０】本発明の第十の実施の形態に係る薄膜キャパ
シタの断面図である。
シタの断面図である。
【図１１】本発明の第十一の実施の形態に係る薄膜キャ
パシタの断面図である。
パシタの断面図である。
【図１２】本発明の第十二の実施の形態に係る薄膜キャ
パシタの断面図である。
パシタの断面図である。
【図１３】本発明の第十三の実施の形態に係る薄膜キャ
パシタの製造方法の各過程を示す断面図である。
パシタの製造方法の各過程を示す断面図である。
【図１４】本発明の第十三の実施の形態に係る薄膜キャ
パシタの製造方法の各過程を示す断面図である。
パシタの製造方法の各過程を示す断面図である。
【図１５】本発明の第十四の実施の形態に係る薄膜キャ
パシタの製造方法の各過程を示す断面図である。
パシタの製造方法の各過程を示す断面図である。
【図１６】本発明の第十四の実施の形態に係る薄膜キャ
パシタの製造方法の各過程を示す断面図である。
パシタの製造方法の各過程を示す断面図である。
【図１７】本発明の第十四の実施の形態に係る薄膜キャ
パシタの製造方法の各過程を示す断面図である。
パシタの製造方法の各過程を示す断面図である。
【図１８】本発明の第十五の実施の形態に係る薄膜キャ
パシタの製造方法の各過程を示す断面図である。
パシタの製造方法の各過程を示す断面図である。
【図１９】本発明の第十五の実施の形態に係る薄膜キャ
パシタの製造方法の各過程を示す断面図である。
パシタの製造方法の各過程を示す断面図である。
【図２０】本発明の第十六の実施の形態に係る薄膜キャ
パシタの製造方法の各過程を示す断面図である。
パシタの製造方法の各過程を示す断面図である。
【図２１】本発明の第十六の実施の形態に係る薄膜キャ
パシタの製造方法の各過程を示す断面図である。
パシタの製造方法の各過程を示す断面図である。
【図２２】本発明の第十七の実施の形態に係る薄膜キャ
パシタの製造方法の各過程を示す断面図である。
パシタの製造方法の各過程を示す断面図である。
【図２３】本発明の第十七の実施の形態に係る薄膜キャ
パシタの製造方法の各過程を示す断面図である。
パシタの製造方法の各過程を示す断面図である。
【図２４】（ａ）は、従来の薄膜キャパシタの断面図で
あり、（ｂ）は、熱処理後の剥離の発生の様子を示した
断面図である。
あり、（ｂ）は、熱処理後の剥離の発生の様子を示した
断面図である。
【図２５】（ａ）は、従来の薄膜キャパシタの断面図で
あり、（ｂ）は、熱処理後の剥離の発生の様子を示した
断面図である。
あり、（ｂ）は、熱処理後の剥離の発生の様子を示した
断面図である。
【図２６】本発明に係る薄膜キャパシタと従来の薄膜キ
ャパシタにおける下部電極膜とコンタクトとの間の接触
抵抗を熱処理の前後で比較したグラフである。
ャパシタにおける下部電極膜とコンタクトとの間の接触
抵抗を熱処理の前後で比較したグラフである。
１ シリコン基板 ２ 第１の層間絶縁膜 ３ コンタクト材 ４ 第一の下部電極膜 ５ 第二の下部電極膜 ６ 容量絶縁膜 ７ 第二の上部電極膜 ８ 第一の上部電極膜 ９ 第２の層間絶縁膜 １０ コンタクトホール
Claims (10)
- 【請求項１】 半導体基板と、該半導体基板上に形成さ
れた層間絶縁膜と、該層間絶縁膜に形成されたコンタク
トと、該コンタクトの少なくとも一部を覆って前記層間
絶縁膜上に積層された下部電極、容量絶縁膜及び上部電
極と、からなる薄膜キャパシタにおいて、 前記コンタクトは、その上面が上方に凸であることを特
徴とする薄膜キャパシタ。 - 【請求項２】 半導体基板と、該半導体基板上に形成さ
れた層間絶縁膜と、該層間絶縁膜に形成されたコンタク
トと、該コンタクトの少なくとも一部を覆って前記層間
絶縁膜上に積層された下部電極、容量絶縁膜及び上部電
極と、からなる薄膜キャパシタにおいて、 前記コンタクトは、該コンタクトの周辺において前記層
間絶縁膜上に存在する部分を有し、かつ、上面が上方に
凸であることを特徴とする薄膜キャパシタ。 - 【請求項３】 前記容量絶縁膜の少なくとも一部が化学
式ＡＢＯ3もしくは（Ｂｉ2Ｏ2）（Ａm-1ＢmＯ3m+1）
（ｍ＝１，２，３，４，５）で表される化合物またはＴ
ａ2Ｏ5からなり、前記ＡＢＯ3におけるＡはＢａ、Ｓ
ｒ、Ｐｂ、Ｃａ、Ｌａ、Ｌｉ、Ｋのうち少なくとも一つ
以上を含み、前記ＡＢＯ3におけるＢはＺｒ、Ｔｉ、Ｔ
ａ、Ｎｂ、Ｍｇ、Ｍｎ、Ｆｅ、Ｚｎ、Ｗのうち少なくと
も一つ以上を含み、前記（Ｂｉ2Ｏ2）（Ａm-1Ｂ
mＯ3m+1）におけるＡはＢａ、Ｓｒ、Ｐｂ、Ｃａ、Ｋ、
Ｂｉのうち少なくとも一つ以上を含み、前記（Ｂｉ
2Ｏ2）（Ａm-1ＢmＯ3m+1）におけるＢはＮｂ、Ｔａ、Ｔ
ｉ、Ｗのうち少なくとも一つ以上を含むものであること
を特徴とする請求項１または２に記載の薄膜キャパシ
タ。 - 【請求項４】 半導体基板上に層間絶縁膜を形成する第
一の工程と、 前記層間絶縁膜の所望の位置にコンタクトホールを形成
する第二の工程と、 前記コンタクトホールをコンタクト材で埋め込む第三の
工程と、 前記層間絶縁膜上に下部電極、容量絶縁膜及び上部電極
を形成する第四の工程と、からなる薄膜キャパシタの製
造方法において、 前記第三の工程は、前記コンタクト材の選択成長により
前記コンタクト材の上面が上方に凸の形状になるよう
に、前記コンタクト材を成膜する工程からなるものであ
ることを特徴とする薄膜キャパシタの製造方法。 - 【請求項５】 半導体基板上に層間絶縁膜を形成する第
一の工程と、 前記層間絶縁膜の所望の位置にコンタクトホールを形成
する第二の工程と、 前記コンタクトホールをコンタクト材で埋め込む第三の
工程と、 前記層間絶縁膜上に下部電極、容量絶縁膜及び上部電極
を形成する第四の工程と、からなる薄膜キャパシタの製
造方法において、 前記第三の工程は、前記コンタクト材の選択成長によ
り、前記コンタクトが前記コンタクトの周辺において前
記層間絶縁膜上に存在する部分を有し、かつ、前記コン
タクト材の上面が上方に凸の形状になるように、前記コ
ンタクト材を成膜する工程からなるものであることを特
徴とする薄膜キャパシタの製造方法。 - 【請求項６】 前記第三の工程は、前記コンタクト材の
全面エッチバックにより前記コンタクト材が前記コンタ
クトホール上にのみ存在するように形成する工程をさら
に有するものであることを特徴とする請求項４に記載の
薄膜キャパシタの製造方法。 - 【請求項７】 半導体基板上に層間絶縁膜を形成する第
一の工程と、 前記層間絶縁膜の所望の位置にコンタクトホールを形成
する第二の工程と、 前記コンタクトホールをコンタクト材で埋め込む第三の
工程と、 前記層間絶縁膜上に下部電極、容量絶縁膜及び上部電極
を形成する第四の工程と、からなる薄膜キャパシタの製
造方法において、 前記第三の工程は、 前記コンタクトホールを埋め込むのに十分な厚さの前記
コンタクト材を成膜する工程と、 前記コンタクト材をエッチバックし、前記コンタクトホ
ール内に埋め込む工程と、 前記コンタクト材の選択成長により前記コンタクト材の
上面が上方に凸の形状になるように、前記コンタクト材
を成膜する工程と、 からなることを特徴とする薄膜キャパシタの製造方法。 - 【請求項８】 半導体基板上に層間絶縁膜を形成する第
一の工程と、 前記層間絶縁膜の所望の位置にコンタクトホールを形成
する第二の工程と、 前記コンタクトホールをコンタクト材で埋め込む第三の
工程と、 前記層間絶縁膜上に下部電極、容量絶縁膜及び上部電極
を形成する第四の工程と、からなる薄膜キャパシタの製
造方法において、 前記第三の工程は、 前記コンタクトホールを埋め込むのに十分な厚さの前記
コンタクト材を成膜する工程と、 前記コンタクト材をエッチバックし、前記コンタクトホ
ール内に埋め込む工程と、 前記コンタクト材の選択成長により、前記コンタクトが
前記コンタクトの周辺において前記層間絶縁膜上に存在
する部分を有し、かつ、前記コンタクト材の上面が上方
に凸の形状になるように、前記コンタクト材を成膜する
工程と、 からなることを特徴とする薄膜キャパシタの製造方法。 - 【請求項９】 前記第三の工程は、前記コンタクト材の
全面エッチバックにより前記コンタクト材が前記コンタ
クトホール上にのみ存在するように形成する工程をさら
に有するものであることを特徴とする請求項７に記載の
薄膜キャパシタの製造方法。 - 【請求項１０】 前記コンタクト材のエッチバックは、
ドライエッチまたは化学機械研磨法により行われるもの
であることを特徴とする請求項６乃至９の何れか一項に
記載の薄膜キャパシタの製造方法。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11159416A JP2000349257A (ja) | 1999-06-07 | 1999-06-07 | 薄膜キャパシタ及びその製造方法 |
| US09/583,871 US6292352B1 (en) | 1999-06-07 | 2000-05-31 | Thin film capacitor |
| KR10-2000-0030257A KR100376359B1 (ko) | 1999-06-07 | 2000-06-02 | 박막 커패시터와 그 제조 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11159416A JP2000349257A (ja) | 1999-06-07 | 1999-06-07 | 薄膜キャパシタ及びその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000349257A true JP2000349257A (ja) | 2000-12-15 |
Family
ID=15693280
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11159416A Pending JP2000349257A (ja) | 1999-06-07 | 1999-06-07 | 薄膜キャパシタ及びその製造方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US6292352B1 (ja) |
| JP (1) | JP2000349257A (ja) |
| KR (1) | KR100376359B1 (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6762110B1 (en) | 2003-03-25 | 2004-07-13 | Renesas Technology Corp. | Method of manufacturing semiconductor device having capacitor |
| KR100600315B1 (ko) * | 2000-06-28 | 2006-07-13 | 주식회사 하이닉스반도체 | 반도체 소자의 캐패시터 제조 방법 |
| JP2007081195A (ja) * | 2005-09-15 | 2007-03-29 | Matsushita Electric Ind Co Ltd | 半導体装置およびその製造方法 |
| JP2017050558A (ja) * | 2010-03-12 | 2017-03-09 | 株式会社半導体エネルギー研究所 | 半導体装置 |
| JP2022095691A (ja) * | 2017-01-27 | 2022-06-28 | 株式会社半導体エネルギー研究所 | 半導体装置 |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1100295B1 (en) * | 1999-11-12 | 2012-03-28 | Panasonic Corporation | Capacitor-mounted metal foil and a method for producing the same, and a circuit board and a method for producing the same |
| US6504203B2 (en) * | 2001-02-16 | 2003-01-07 | International Business Machines Corporation | Method of forming a metal-insulator-metal capacitor for dual damascene interconnect processing and the device so formed |
| US6787831B2 (en) * | 2002-01-15 | 2004-09-07 | Infineon Technologies Aktiengesellschaft | Barrier stack with improved barrier properties |
| WO2006054588A1 (ja) * | 2004-11-16 | 2006-05-26 | Nec Corporation | 磁気メモリ及び，その製造方法 |
| KR100967056B1 (ko) * | 2007-03-29 | 2010-06-29 | 삼성전기주식회사 | 박막 캐패시터 및 박막 캐패시터 내장형 인쇄회로기판 |
| US12057411B2 (en) * | 2019-12-19 | 2024-08-06 | Intel Corporation | Stress relief die implementation |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5572052A (en) * | 1992-07-24 | 1996-11-05 | Mitsubishi Denki Kabushiki Kaisha | Electronic device using zirconate titanate and barium titanate ferroelectrics in insulating layer |
| JPH0799198A (ja) | 1993-06-24 | 1995-04-11 | Nec Corp | 半導体装置の製造方法 |
| US5739563A (en) * | 1995-03-15 | 1998-04-14 | Kabushiki Kaisha Toshiba | Ferroelectric type semiconductor device having a barium titanate type dielectric film and method for manufacturing the same |
| JPH0982914A (ja) | 1995-09-18 | 1997-03-28 | Fujitsu Ltd | 半導体装置およびその製造方法 |
| JPH09283623A (ja) | 1996-04-17 | 1997-10-31 | Kawasaki Steel Corp | 半導体装置及びその製造方法 |
| JP2891195B2 (ja) | 1996-08-22 | 1999-05-17 | 日本電気株式会社 | 半導体装置の製造方法 |
| JP3452763B2 (ja) | 1996-12-06 | 2003-09-29 | シャープ株式会社 | 半導体記憶装置および半導体記憶装置の製造方法 |
| JP3396144B2 (ja) | 1997-01-23 | 2003-04-14 | 三菱電機株式会社 | 半導体記憶装置およびその製造方法 |
| JPH1117143A (ja) * | 1997-06-26 | 1999-01-22 | Mitsubishi Electric Corp | 半導体装置および半導体装置の製造方法 |
| JP3484324B2 (ja) * | 1997-07-29 | 2004-01-06 | シャープ株式会社 | 半導体メモリ素子 |
| JP3319994B2 (ja) * | 1997-09-29 | 2002-09-03 | シャープ株式会社 | 半導体記憶素子 |
| US6144053A (en) * | 1999-01-20 | 2000-11-07 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor device having a capacitor with a high dielectric constant film |
-
1999
- 1999-06-07 JP JP11159416A patent/JP2000349257A/ja active Pending
-
2000
- 2000-05-31 US US09/583,871 patent/US6292352B1/en not_active Expired - Lifetime
- 2000-06-02 KR KR10-2000-0030257A patent/KR100376359B1/ko not_active Expired - Fee Related
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100600315B1 (ko) * | 2000-06-28 | 2006-07-13 | 주식회사 하이닉스반도체 | 반도체 소자의 캐패시터 제조 방법 |
| US6762110B1 (en) | 2003-03-25 | 2004-07-13 | Renesas Technology Corp. | Method of manufacturing semiconductor device having capacitor |
| JP2007081195A (ja) * | 2005-09-15 | 2007-03-29 | Matsushita Electric Ind Co Ltd | 半導体装置およびその製造方法 |
| JP2017050558A (ja) * | 2010-03-12 | 2017-03-09 | 株式会社半導体エネルギー研究所 | 半導体装置 |
| JP2022095691A (ja) * | 2017-01-27 | 2022-06-28 | 株式会社半導体エネルギー研究所 | 半導体装置 |
| JP7302061B2 (ja) | 2017-01-27 | 2023-07-03 | 株式会社半導体エネルギー研究所 | 半導体装置 |
| US11729965B2 (en) | 2017-01-27 | 2023-08-15 | Semiconductor Energy Laboratory Co., Ltd. | Capacitor, semiconductor device, and manufacturing method of semiconductor device |
| US12041765B2 (en) | 2017-01-27 | 2024-07-16 | Semiconductor Energy Laboratory Co., Ltd. | Capacitor, semiconductor device, and manufacturing method of semiconductor device |
| JP7635301B2 (ja) | 2017-01-27 | 2025-02-25 | 株式会社半導体エネルギー研究所 | 半導体装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR100376359B1 (ko) | 2003-03-17 |
| KR20010020940A (ko) | 2001-03-15 |
| US6292352B1 (en) | 2001-09-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6825082B2 (en) | Ferroelectric memory device and method of forming the same | |
| US20060267065A1 (en) | Semiconductor device using a conductive film and method of manufacturing the same | |
| JP2003068987A (ja) | 半導体記憶装置およびその製造方法 | |
| US20060175645A1 (en) | Semiconductor device and its manufacturing method | |
| JPH1117124A (ja) | 半導体装置およびその製造方法 | |
| US6847073B2 (en) | Semiconductor device using ferroelectric film in cell capacitor, and method for fabricating the same | |
| US6326258B1 (en) | Method of manufacturing semiconductor device having thin film capacitor | |
| JP4002916B2 (ja) | 半導体装置及びその製造方法 | |
| JP2000349257A (ja) | 薄膜キャパシタ及びその製造方法 | |
| JPH11317500A (ja) | 容量素子を有する半導体装置及びその製造方法 | |
| US6528327B2 (en) | Method for fabricating semiconductor memory device having a capacitor | |
| JP4105656B2 (ja) | 半導体装置及びその製造方法 | |
| US6734061B2 (en) | Semiconductor memory device having a plug contacted to a capacitor electrode and method for fabricating the capacitor | |
| US7091538B2 (en) | Semiconductor device and method for manufacturing the same | |
| JP2004128406A (ja) | 半導体装置およびその製造方法 | |
| KR100403957B1 (ko) | 강유전체 메모리 소자의 제조 방법 | |
| US7573120B2 (en) | Semiconductor device and method of manufacturing the same | |
| JP2002289810A (ja) | 半導体装置およびその製造方法 | |
| JP2006351899A (ja) | 半導体装置の製造方法 | |
| JP2012074479A (ja) | 半導体装置の製造方法 | |
| JP2007221156A (ja) | 半導体装置及びその製造方法 | |
| US20030058678A1 (en) | Ferroelectric memory device and method of fabricating the same | |
| JP2001345432A (ja) | 誘電体キャパシタを備えた固体電子装置 | |
| US20020001165A1 (en) | Thin film capacitor and method of fabricating the same | |
| JPH08236719A (ja) | 白金薄膜、半導体装置及びそれらの製造方法 |