JP2000306701A - 多連チップ抵抗器およびその製造方法 - Google Patents

Abstract

(57)【要約】 【課題】 実装基板に実装した際の実装面積に占めるは
んだ付け面積を低減できる多連チップ抵抗器を提供する
ことを目的とする。 【解決手段】 基板２１の上面の両端部および両側面の
一部に設けられた複数対の第１の上面電極層２２と、前
記複数対の第１の上面電極層２２に電気的に接続される
ように設けられた複数対の第２の上面電極層２３と、前
記複数対の第２の上面電極層２３に電気的に接続される
ように設けられた複数の抵抗層２４と、少なくとも前記
複数対の第２の上面電極層２３の上面に設けられた複数
対の第３の上面電極層２６と、少なくとも前記複数の抵
抗層２４を覆うように設けられた保護層２５とにより構
成したものである。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、各種電子機器に使
用される多連チップ抵抗器およびその製造方法に関する
ものである。

【０００２】

【従来の技術】近年、電子機器の小型化に伴い、回路基
板に使用される電子部品に対しても実装密度を上げるた
め、ますます小形化への要求が高まっている。抵抗器に
対しても、実装基板上の実装面積を縮小化するため、小
形の抵抗器への要求や独立抵抗素子が一つのユニットと
なっている多連チップ抵抗器への要求が高まってきてい
る。

【０００３】従来の技術としては、実願平２−７９４３
０号（実開平４−３８００１号）のマイクロフィルムに
開示されたものが知られている。

【０００４】以下、従来の多連チップ抵抗器およびその
製造方法について、図面を参照しながら説明する。

【０００５】図１４（ａ）および図１４（ｂ）は従来の
多連チップ抵抗器の斜視図および断面図である。

【０００６】図１４（ａ）（ｂ）において、１は絶縁基
板で、この絶縁基板１の上面の両端部には二対の上面電
極層２が設けられている。３は二対の上面電極層２に一
部が重なるように設けられた２つの抵抗層である。４は
２つの抵抗層３の全体を覆うように設けられた保護層で
ある。５ａは絶縁基板１の両側面に設けられた二対の側
面電極層である。５ｂは二対の上面電極層２および二対
の側面電極層５ａの表面に設けられたニッケルめっきと
はんだめっきからなるめっき層である。

【０００７】以上のように構成された従来の多連チップ
抵抗器について、次にその製造方法を図面を参照しなが
ら説明する。

【０００８】図１５（ａ）（ｂ）〜１６（ａ）（ｂ）は
従来の多連チップ抵抗器の製造方法を示す工程図であ
る。

【０００９】まず、図１５（ａ）に従来の多連チップ抵
抗器を製造する場合のシート状の絶縁基板６ａを示す。
このシート状の絶縁基板６ａにはスルーホール７および
縦方向の分割溝８ａおよび横方向の分割溝８ｂが形成さ
れている。

【００１０】次に、図１５（ｂ）に示すように、シート
状の絶縁基板６ａの上面に、複数対の上面電極層２を印
刷形成し、さらにそれぞれの複数対の上面電極層２の一
部に重なるように複数の抵抗層３を印刷形成する。

【００１１】次に、図１６（ａ）に示すように、複数の
抵抗層３の全体を覆うように複数の保護層４を印刷形成
した後、横方向の分割溝８ｂ（図１５（ａ）（ｂ）に図
示）に沿って分割し、短冊状の絶縁基板６ｂを得る。

【００１２】次に、図１６（ｂ）に示すように、短冊状
の絶縁基板６ｂの側面部に側面電極層５ａを塗着形成す
る。

【００１３】その後、短冊状の絶縁基板６ｂを縦方向の
分割溝８ａに沿って分割し、個片状の絶縁基板（図示せ
ず）を得る。

【００１４】最後に、図１４（ａ）に示すように上面電
極層２および側面電極層５ａの表面にニッケルめっきを
施した後、はんだめっきを施すことにより、めっき層５
ｂを形成し、従来の多連チップ抵抗器を製造していた。

【００１５】

【発明が解決しようとする課題】しかしながら、上記従
来の構成および製造方法による多連チップ抵抗器では、
実装基板にはんだ付けをした場合、図１７（ａ）の実装
状態の断面図に示すように、側面電極層（図示せず）と
下面電極層（図示せず）の双方ではんだ付けされ、フィ
レット９が形成されるフィレット実装構造となるため、
図１７（ｂ）の実装状態の上面図に示すように、部分面
積１０に加えて側面をはんだ付けする面積１１が必要で
あり、これらを合わせた実装面積１２が必要となる。し
かも、実装密度を向上させるため、部品外形寸法を小さ
くすればするほど、実装面積に対するはんだ付け面積の
占める割合が大きくなり、その結果、電子機器を小型化
するための実装密度を向上させることには限界が生ずる
という課題を有していた。

【００１６】本発明は上記従来の課題を解決するもの
で、実装基板に実装した際の実装面積に占めるはんだ付
け面積を低減できる多連チップ抵抗器を提供することを
目的とするものである。

【００１７】

【課題を解決するための手段】上記目的を達成するため
に本発明の多連チップ抵抗器は、基板と、前記基板の上
面の両端部および両側面の一部に設けられた複数対の第
１の上面電極層と、前記複数対の第１の上面電極層に電
気的に接続されるように設けられた複数対の第２の上面
電極層と、前記複数対の第２の上面電極層に電気的に接
続されるように設けられた複数の抵抗層と、少なくとも
前記複数対の第２の上面電極層の上面に設けられた複数
対の第３の上面電極層と、少なくとも前記複数の抵抗層
を覆うように設けられた保護層とを備えたもので、この
構成によれば、実装基板に実装した際の実装面積に占め
るはんだ付け面積を低減できる多連チップ抵抗器を提供
することができるものである。

【００１８】

【発明の実施の形態】本発明の請求項１に記載の発明
は、基板と、前記基板の上面の両端部および両側面の一
部に設けられた複数対の第１の上面電極層と、前記複数
対の第１の上面電極層に電気的に接続されるように設け
られた複数対の第２の上面電極層と、前記複数対の第２
の上面電極層に電気的に接続されるように設けられた複
数の抵抗層と、少なくとも前記複数対の第２の上面電極
層の上面に設けられた複数対の第３の上面電極層と、少
なくとも前記複数の抵抗層を覆うように設けられた保護
層とを備えたもので、この構成によれば、複数対の第１
の上面電極層を、基板の上面の両端部および両側面の一
部に設けているため、実装基板にはんだ付けにより実装
した場合には、基板の上面側の両端部と基板の両側面の
一部のみがはんだ付けされることになり、これにより、
実装基板に実装した際のはんだ付けのフィレットを形成
するための面積を小さくすることができるため、実装基
板上のはんだ付け部を含む実装面積を低減させることが
できる多連チップ抵抗器を提供することができるという
作用を有するものである。

【００１９】請求項２に記載の発明は、基板と、前記基
板の上面に設けられた複数対の第１の上面電極層と、前
記複数対の第１の上面電極層に電気的に接続されるよう
に設けられた複数の抵抗層と、少なくとも前記複数対の
第１の上面電極層の上面および前記基板の両側面の一部
に設けられた複数対の第２の上面電極層と、少なくとも
前記複数の抵抗層を覆うように設けられた保護層と、少
なくとも前記複数対の第１の上面電極層の上面の一部に
重なるように設けられた複数対の第３の上面電極層とを
備えたもので、この構成によれば、複数対の第２の上面
電極層を、基板の上面に設けられた複数対の第１の上面
電極層の上面および前記基板の両側面の一部に設けてい
るため、実装基板にはんだ付けにより実装した場合に
は、基板の上面側の両端部と基板の両側面の一部のみが
はんだ付けされることになり、これにより、実装基板に
実装した際のはんだ付けのフィレットを形成するための
面積を小さくすることができるため、実装基板上のはん
だ付け部を含む実装面積を低減させることができる多連
チップ抵抗器を提供することができるという作用を有す
るものである。

【００２０】請求項３に記載の発明は、請求項１または
２に記載の複数対の第１、第２、第３の上面電極層また
は第２、第３の上面電極層を複数対のめっき層により覆
うとともに、前記複数対のめっき層と保護層を面一また
は前記複数対のめっき層が保護層より高くなるように構
成したもので、この構成によれば、実装基板のランドパ
ターンとめっき層とが近接することになるため、はんだ
付け時のはんだ付け不良を低減させることができるとい
う作用を有するものである。

【００２１】請求項４に記載の発明は、請求項１または
２に記載の複数対の第１の上面電極層または第２の上面
電極層を金系の有機金属化合物を焼成して構成したもの
で、この構成によれば、基板の両側面の一部に設けられ
た複数対の第１の上面電極層または第２の上面電極層の
厚みを薄くすることができるため、シート状基板の分割
溝でシート状基板を分割する際に、分割面で前記基板の
両側面の一部に設けられた複数対の第１の上面電極層ま
たは第２の上面電極層をきれいに分断することができる
という作用を有するものである。

【００２２】請求項５に記載の発明は、請求項１または
２に記載の複数対の第１の上面電極層または第２の上面
電極層をニッケル系または金系のスパッタにより形成し
たもので、この構成によれば、基板の両側面の一部に設
けられた複数対の第１の上面電極層または第２の上面電
極層の厚みを薄くすることができるため、シート状基板
の分割溝でシート状基板を分割する際に、分割面で前記
基板の両側面の一部に設けられた複数対の第１の上面電
極層または第２の上面電極層をきれいに分断することが
できるという作用を有するものである。

【００２３】請求項６に記載の発明は、複数対の第３の
上面電極層の稜線に丸みをもたせたもので、この構成に
よれば、複数対の第３の上面電極層の稜線に丸みをもた
せているため、稜線部分の面積を拡大することができ、
これにより、実装基板に実装した後に熱衝撃等の温度変
化が加わって、実装基板と基板の熱膨張係数の違いによ
り応力がはんだ層の稜線に発生したとしても、この応力
を緩和することができるため、実装後のはんだ付け信頼
性を向上させることができるという作用を有するもので
ある。

【００２４】請求項７に記載の発明は、分割溝を有する
シート状基板の上面における分割溝の上面を跨ぐように
して前記分割溝内に電極ペーストを印刷することにより
複数対の第１の上面電極層を設ける工程と、前記複数対
の第１の上面電極層と電気的に接続されるように複数対
の第２の上面電極層を設ける工程と、前記複数対の第２
の上面電極層間を電気的に接続するように複数の抵抗層
を設ける工程と、少なくとも前記複数の抵抗層を覆うよ
うに保護層を設ける工程と、少なくとも前記複数対の第
２の上面電極層の上面の一部に重なるように複数対の第
３の上面電極層を設ける工程と、前記複数対の第３の上
面電極層を形成してなる前記シート状基板の分割溝で前
記シート状基板を短冊状基板に分割する工程と、前記短
冊状基板を個片に分割する工程とを備えたもので、この
製造方法によれば、個片に分割した際に、基板の上面の
両端部および両側面の一部に複数対の第１の上面電極層
が設けられているため、実装基板にはんだ付けにより実
装した場合には、基板の上面の両端部と基板の両側面の
一部のみがはんだ付けされることになり、これにより、
実装基板に実装した際のはんだ付けのフィレットを形成
するための面積を小さくすることができるため、実装基
板上のはんだ付け部を含む実装面積を低減させることが
できる多連チップ抵抗器を製造することができるという
作用を有するものである。

【００２５】請求項８に記載の発明は、分割溝を有する
シート状基板の上面における分割溝の上面を跨ぐように
して前記分割溝内にスパッタにより複数対の第１の上面
電極層を設ける工程と、前記複数対の第１の上面電極層
と電気的に接続されるように複数対の第２の上面電極層
を設ける工程と、前記複数対の第２の上面電極層間を電
気的に接続するように複数の抵抗層を設ける工程と、少
なくとも前記複数の抵抗層を覆うように保護層を設ける
工程と、少なくとも前記複数対の第２の上面電極層の上
面の一部に重なるように複数対の第３の上面電極層を設
ける工程と、前記複数対の第３の上面電極層を形成して
なる前記シート状基板の分割溝で前記シート状基板を短
冊状基板に分割する工程と、前記短冊状基板を個片に分
割する工程とを備えたもので、この製造方法によれば、
個片に分割した際に、基板の上面の両端部および両側面
の一部に複数対の第１の上面電極層が設けられているた
め、実装基板にはんだ付けにより実装した場合には、基
板の上面の両端部と基板の両側面の一部のみがはんだ付
けされることになり、これにより、実装基板に実装した
際のはんだ付けのフィレットを形成するための面積を小
さくすることができるため、実装基板上のはんだ付け部
を含む実装面積を低減させることができる多連チップ抵
抗器を製造することができるという作用を有するもので
ある。

【００２６】請求項９に記載の発明は、分割溝を有する
シート状基板の上面に分割溝の上面を跨がないようにし
て複数対の第１の上面電極層を設ける工程と、前記複数
対の第１の上面電極層間を電気的に接続するように複数
の抵抗層を設ける工程と、少なくとも前記複数の抵抗層
を覆うように保護層を設ける工程と、少なくとも前記複
数対の第１の上面電極層と電気的に接続されるように、
シート状基板の上面における分割溝の上面を跨ぐように
して前記分割溝内にスパッタにより複数対の第２の上面
電極層を設ける工程と、少なくとも前記複数対の第１の
上面電極層の上面の一部に重なるように複数対の第３の
上面電極層を設ける工程と、前記複数対の第３の上面電
極層を形成してなる前記シート状基板の分割溝で前記シ
ート状基板を短冊状基板に分割する工程と、前記短冊状
基板を個片に分割する工程とを備えたもので、この製造
方法によれば、個片に分割した際に、基板の上面の両端
部および両側面の一部に複数対の第２の上面電極層が設
けられているため、実装基板にはんだ付けにより実装し
た場合には、基板の上面の両端部と基板の両側面の一部
のみがはんだ付けされることになり、これにより、実装
基板に実装した際のはんだ付けのフィレットを形成する
ための面積を小さくすることができるため、実装基板上
のはんだ付け部を含む実装面積を低減させることができ
る多連チップ抵抗器を製造することができるという作用
を有するものである。

【００２７】（実施の形態１）以下、本発明の実施の形
態１における多連チップ抵抗器およびその製造方法につ
いて、図面を参照しながら説明する。

【００２８】図１は本発明の実施の形態１における多連
チップ抵抗器の断面図である。

【００２９】図１において、２１は９６％のアルミナを
含有してなる基板である。２２は基板２１の上面の両端
部および両側面の一部に設けられ、かつ金系の有機金属
化合物を焼成してなる複数対の第１の上面電極層であ
り、基板２１の側面に位置する第１の上面電極層２２の
面積は、基板２１の側面の面積の半分以下となってい
る。２３は前記複数対の第１の上面電極層２２に電気的
に接続されるように設けられた銀系の導電粉体にガラス
を含有してなる複数対の第２の上面電極層である。２４
は前記複数対の第２の上面電極層２３に電気的に接続さ
れるように設けられた酸化ルテニウムを主成分とする複
数の抵抗層である。２５は少なくとも前記複数の抵抗層
２４の上面を覆うように設けられたガラスを主成分とす
る保護層である。２６は前記複数対の第１の上面電極層
２２および第２の上面電極層２３の上面の一部に設けら
れ、かつ銀系の導電粉体にガラスを含有してなる複数対
の第３の上面電極層である。２７，２８は必要に応じて
はんだ付け時の信頼性等を確保するために前記複数対の
第１の上面電極層２２、第２の上面電極層２３、第３の
上面電極層２６を覆うように設けられた複数対のニッケ
ルめっき層、はんだめっき層である。また前記複数対の
第３の上面電極層２６の稜線には丸みをもたせている。

【００３０】以上のように構成された本発明の実施の形
態１における多連チップ抵抗器について、次にその製造
方法を図面を参照しながら説明する。

【００３１】図２（ａ）〜（ｃ）、図３（ａ）〜（ｃ）
および図４（ａ）（ｂ）は本発明の実施の形態１におけ
る多連チップ抵抗器の製造方法を示す工程図である。

【００３２】まず、図２（ａ）に示すように、表面に後
工程で短冊状および個片状に分割するために設けた複数
の縦方向および横方向の分割溝２９，３０を有する耐熱
性および絶縁性に優れた９６％のアルミナを含有してな
るシート状基板３１の横方向の分割溝３０を跨ぐように
前記横方向の分割溝３０内に金系の有機金属化合物を含
有してなる電極ペーストを印刷することにより、シート
状基板３１の上面に複数対の第１の上面電極層２２を形
成する。次にこの第１の上面電極層２２を安定な膜にす
るために約８５０℃の温度で焼成を行う。このとき、前
記電極ペーストは横方向の分割溝３０内に入り込むた
め、分割溝３０の奥まで第１の上面電極層２２が形成さ
れる。また前記分割溝２９，３０のシート状基板３１の
厚みに対する深さは、製造工程での取り扱い時に割れな
いように、一般的にシート状基板３１の厚みの半分以下
になるように形成されている。

【００３３】次に、図２（ｂ）に示すように、複数対の
第１の上面電極層２２と電気的に接続されるように、銀
系の導電粉体とガラスを含有してなる電極ペーストを印
刷し、複数対の第２の上面電極層２３を形成する。次に
この第２の上面電極層２３を安定な膜とするために約８
５０℃の温度で焼成を行う。

【００３４】次に、図２（ｃ）に示すように、第２の上
面電極層２３と電気的に接続されるように、酸化ルテニ
ウムを主成分とする抵抗ペーストを印刷し、複数の抵抗
層２４を形成する。次にこの抵抗層２４を安定な膜とす
るために約８５０℃の温度で焼成を行う。

【００３５】次に、図３（ａ）に示すように、抵抗層２
４の抵抗値を所定の値に修正するために、ＹＡＧレーザ
ーでトリミング溝３２を施してトリミングを行う。この
とき、抵抗値測定用のトリミングプローブは、第２の上
面電極層２３上にセットしてトリミングを行う。

【００３６】次に、図３（ｂ）に示すように、抵抗値修
正済みの抵抗層２４を保護するためにガラスを主成分と
するペーストを印刷し、保護層２５を形成する。この場
合、横方向に並ぶ複数の抵抗層２４を縦方向の分割溝２
９を跨いで連続して覆うように保護層２５の印刷パター
ンを形成してもよい。次にこの保護層２５を安定な膜と
するために約６００℃の温度で焼成を行う。

【００３７】次に、図３（ｃ）に示すように、複数対の
第１の上面電極層２２および第２の上面電極層２３の上
面の一部に横方向の分割溝３０を跨がないように銀系の
導電粉体とガラスを含有してなる電極ペーストを印刷す
ることにより、複数対の第３の上面電極層２６を形成す
る。次にこの第３の上面電極層２６を安定な膜とするた
めに約６００℃の温度で焼成を行う。

【００３８】次に、図４（ａ）に示すように、第１の上
面電極層２２、第２の上面電極層２３、抵抗層２４、ト
リミング溝３２、保護層２５、第３の上面電極層２６を
形成したシート状基板３１を横方向の分割溝３０に沿っ
て分割することにより、短冊状基板３３を得る。このと
き、短冊状基板３３の長手方向の側面には、先に形成し
た第１の上面電極層２２が横方向の分割溝３０の深さま
で形成された状態になっている。

【００３９】最後に、図４（ｂ）に示すように、露出し
ている第１の上面電極層２２、第２の上面電極層２３お
よび第３の上面電極層２６にめっきを施すための準備工
程として、短冊状基板３３を縦方向の分割溝２９に沿っ
て分割することにより、個片状基板３４を得る。そして
露出している第１の上面電極層２２、第２の上面電極層
２３および第３の上面電極層２６のはんだ付け時の電極
食われを防止するとともに、はんだ付け時の信頼性を確
保するために、電気めっきにより中間層となるニッケル
めっき層（図示せず）と、最外層となるはんだめっき層
（図示せず）を形成して、多連チップ抵抗器を製造する
ものである。

【００４０】以上のように構成、かつ製造された本発明
の実施の形態１における多連チップ抵抗器を実装基板に
はんだ付けする場合、図５（ａ）の実装状態の断面図に
示すように、保護層２５を形成した面を下側にして実装
し、上面電極層（図示せず）と基板２１の側面の部分と
の両方ではんだ付けされるが、側面電極の形成されてい
る面積が小さいため、わずかにフィレット３５が形成さ
れるのみとなる。よって、図５（ｂ）の実装状態の上面
図に示すように、部品面積３６と側面をはんだ付けする
ために必要となる面積３７とを合わせた面積が実装面積
３８となる。１．０×１．０ｍｍサイズの角チップ多連
チップ抵抗器で、従来構造の製品と実装面積を比較する
と、約２０％の縮小化を図ることができた。

【００４１】よって、本発明の実施の形態１における多
連チップ抵抗器の構成によれば、多連チップ抵抗器の側
面電極の面積が小さいため、実装基板上ではんだ付けの
フィレットを形成するための面積が小さくてすみ、実装
面積を縮小化することができるものである。

【００４２】なお、上記本発明の実施の形態１におい
て、複数対のはんだめっき層２８と保護層２５を面一ま
たは複数対のはんだめっき層２８が保護層２５より高く
なるように構成すれば、はんだめっき層２８と実装基板
のランドパターンとが近接して両者の隙間が生じにくく
なるため、はんだ付け時のはんだ付け不良を低減させる
ことができて実装品質をさらに向上させることができる
ものである。

【００４３】また本発明の実施の形態１において、第２
の上面電極層２３、保護層２５および第３の上面電極層
２６を（表１）に示す組み合わせとしたときには、（表
１）に記載の他の特性を向上させることができるもので
ある。

【００４４】

【表１】

【００４５】そしてまた本発明の実施の形態１におい
て、側面電極を形成しなかった場合は、実装面積をさら
に縮小化できるが、現状の電子機器の製造工程において
は、実装後のはんだ付け検査を画像認識により行ってい
るのが実状であり、したがって、側面電極を形成しない
場合、フィレットが全く形成されなくなるため、画像認
識による自動検査ができなくなってしまうという不具合
が生ずることになる。

【００４６】（実施の形態２）以下、本発明の実施の形
態２における多連チップ抵抗器およびその製造方法につ
いて、図面を参照しながら説明する。

【００４７】図６は本発明の実施の形態２における多連
チップ抵抗器の断面図である。

【００４８】図６において、４１は９６％のアルミナを
含有してなる基板である。４２は基板４１の上面の両端
部および両側面の一部に金系のスパッタにより設けられ
た複数対の第１の上面電極層であり、基板４１の側面に
位置する第１の上面電極層４２の面積は、基板４１の側
面の面積の半分以下となっている。４３は前記複数対の
第１の上面電極層４２に電気的に接続されるように設け
られた銀系の導電粉体とガラスを含有する複数対の第２
の上面電極層である。４４は前記複数対の第２の上面電
極層４３に電気的に接続されるように設けられた酸化ル
テニウムを主成分とする複数の抵抗層である。４５は少
なくとも前記複数の抵抗層４４の上面を覆うように設け
られたガラスを主成分とする保護層である。４６は前記
複数対の第１の上面電極層４２および第２の上面電極層
４３の上面の一部に設けられ、かつ銀系の導電粉体にガ
ラスを含有してなる複数対の第３の上面電極層である。
４７，４８は必要に応じてはんだ付け時の信頼性等を確
保するために前記複数対の第１の上面電極層４２、第２
の上面電極層４３、第３の上面電極層４６を覆うように
設けられた複数対のニッケルめっき層、はんだめっき層
である。また前記複数対の第３の上面電極層４６の稜線
には丸みをもたせている。

【００４９】以上のように構成された本発明の実施の形
態２における多連チップ抵抗器について、次にその製造
方法を図面を参照しながら説明する。

【００５０】図７（ａ）〜（ｃ）、図８（ａ）〜（ｃ）
および図９（ａ）（ｂ）は本発明の実施の形態２におけ
る多連チップ抵抗器の製造方法を示す工程図である。

【００５１】まず、図７（ａ）に示すように、表面に後
工程で短冊状および個片状に分割するために設けた複数
の縦方向および横方向の分割溝４９，５０を有する耐熱
性および絶縁性に優れた９６％のアルミナを含有してな
るシート状基板５１の上面全体にスパッタ工法により金
を着膜し、そしてＬＳＩ等で一般的に行われているフォ
トリソ法により、所望の電極パターンとした第１の上面
電極層４２を形成する。次にこの第１の上面電極層４２
を安定な膜にするために、約３００〜４００℃の温度で
熱処理を行う。このとき、第１の上面電極層４２は横方
向の分割溝５０に入り込み分割溝５０の奥まで形成され
る。また前記分割溝４９，５０のシート状基板５１の厚
みに対する深さは、製造工程での取り扱い時に割れない
ように、一般的にシート状基板５１の厚みの半分以下に
なるように形成されている。

【００５２】次に、図７（ｂ）に示すように、複数対の
第１の上面電極層４２と電気的に接続されるように、銀
系の導電粉体とガラスを含有してなる電極ペーストを印
刷し、複数対の第２の上面電極層４３を形成する。次に
この第２の上面電極層４３を安定な膜とするために約８
５０℃の温度で焼成を行う。

【００５３】次に、図７（ｃ）に示すように、第２の上
面電極層４３と電気的に接続されるように、酸化ルテニ
ウムを主成分とする抵抗ペーストを印刷し、複数の抵抗
層４４を形成する。次にこの抵抗層４４を安定な膜とす
るために約８５０℃の温度で焼成を行う。

【００５４】次に、図８（ａ）に示すように、抵抗層４
４の抵抗値を所定の値に修正するために、ＹＡＧレーザ
ーでトリミング溝５２を施してトリミングを行う。この
とき、抵抗値測定用のトリミングプローブは、第２の上
面電極層４３上にセットしてトリミングを行う。

【００５５】次に、図８（ｂ）に示すように、抵抗値修
正済みの抵抗層４４を保護するためにガラスを主成分と
するペーストを印刷し、保護層４５を形成する。この場
合、横方向に並ぶ複数の抵抗層４４を縦方向の分割溝４
９を跨いで連続して覆うように保護層４５の印刷パター
ンを形成してもよい。次にこの保護層４５を安定な膜と
するために約６００℃の温度で焼成を行う。

【００５６】次に、図８（ｃ）に示すように、複数対の
第１の上面電極層４２および第２の上面電極層４３の上
面の一部に横方向の分割溝５０を跨がないように銀系の
導電粉体とガラスを含有してなる電極ペーストを印刷す
ることにより、複数対の第３の上面電極層４６を形成す
る。次にこの第３の上面電極層４６を安定な膜とするた
めに約６００℃の温度で焼成を行う。

【００５７】次に、図９（ａ）に示すように、第１の上
面電極層４２、第２の上面電極層４３、抵抗層４４、ト
リミング溝５２、保護層４５、第３の上面電極層４６を
形成したシート状基板５１を横方向の分割溝５０に沿っ
て分割することにより、短冊状基板５３を得る。このと
き、短冊状基板５３の長手方向の側面には、先に形成し
た第１の上面電極層４２が横方向の分割溝５０の深さま
で形成された状態になっている。

【００５８】最後に、図９（ｂ）に示すように、露出し
ている第１の上面電極層４２、第２の上面電極層４３お
よび第３の上面電極層４６にめっきを施すための準備工
程として、短冊状基板５３を縦方向の分割溝４９に沿っ
て分割することにより、個片状基板５４を得る。そして
露出している第１の上面電極層４２、第２の上面電極層
４３および第３の上面電極層４６のはんだ付け時の電極
食われを防止するとともに、はんだ付け時の信頼性を確
保するために、電気めっきにより中間層となるニッケル
めっき層（図示せず）と、最外層となるはんだめっき層
（図示せず）を形成して、多連チップ抵抗器を製造する
ものである。

【００５９】以上のように構成、かつ製造された本発明
の実施の形態２における多連チップ抵抗器を実装基板に
はんだ付けした場合の効果については、前述した本発明
の実施の形態１と同じであるため、その説明は省略す
る。

【００６０】また本発明の実施の形態２において、第１
の上面電極層４２、第２の上面電極層４３、抵抗層４
４、保護層４５および第３の上面電極層４６を（表２）
に示す組み合わせとしたときには、（表２）に記載の他
の特性を向上させることができるものである。

【００６１】

【表２】

【００６２】そしてまた本発明の実施の形態２におい
て、側面電極を形成しなかった場合は、実装面積をさら
に縮小化できるが、現状の電子機器の製造工程において
は、実装後のはんだ付け検査を画像認識により行ってい
るのが実状であり、したがって、側面電極を形成しない
場合、フィレットが全く形成されなくなるため、画像認
識による自動検査ができなくなってしまうという不具合
が生ずることになる。

【００６３】（実施の形態３）以下、本発明の実施の形
態３における多連チップ抵抗器およびその製造方法につ
いて、図面を参照しながら説明する。

【００６４】図１０は本発明の実施の形態３における多
連チップ抵抗器の断面図である。

【００６５】図１０において、６１は９６％のアルミナ
を含有してなる基板である。６２は基板６１の上面の両
端部に設けられた銀系の導電粉体にガラスを含有してな
る複数対の第１の上面電極層である。６３は前記複数対
の第１の上面電極層６２に電気的に接続されるように設
けられた酸化ルテニウムを主成分とする複数の抵抗層で
ある。６４は少なくとも前記複数の抵抗層６３の上面を
覆うように設けられたガラスを主成分とする保護層であ
る。６５は少なくとも前記複数対の第１の上面電極層６
２の上面および前記基板６１の両側面の一部に金系のス
パッタにより設けられた複数対の第２の上面電極層であ
り、基板６１の側面に位置する第２の上面電極層６５の
面積は、基板６１の側面の面積の半分以下となってい
る。６６は前記複数対の第１の上面電極層６２および第
２の上面電極層６５の上面の一部に重なるように設けら
れた銀系の導電粉体にガラスを含有してなる複数対の第
３の上面電極層である。６７，６８は必要に応じてはん
だ付け時の信頼性等を確保するために前記複数対の第２
の上面電極層６５、第３の上面電極層６６を覆うように
設けられた複数対のニッケルめっき層、はんだめっき層
である。また前記複数対の第３の上面電極層６６の稜線
には丸みをもたせている。

【００６６】以上のように構成された本発明の実施の形
態３における多連チップ抵抗器について、次にその製造
方法を図面を参照しながら説明する。

【００６７】図１１（ａ）〜（ｃ）、図１２（ａ）〜
（ｃ）および図１３（ａ）（ｂ）は本発明の実施の形態
３における多連チップ抵抗器の製造方法を示す工程図で
ある。

【００６８】まず、図１１（ａ）に示すように、表面に
後工程で短冊状および個片状に分割するために設けた複
数の縦方向および横方向の分割溝６９，７０を有する耐
熱性および絶縁性に優れた９６％のアルミナを含有して
なるシート状基板７１の横方向の分割溝７０を跨がない
ようにして銀系の導電粉体とガラスを含有してなる電極
ペーストを印刷することにより、複数対の第１の上面電
極層６２を形成する。

【００６９】次に、図１１（ｂ）に示すように、複数対
の第１の上面電極層６２と電気的に接続されるように、
酸化ルテニウムを主成分とする抵抗ペーストを印刷し、
複数の抵抗層６３を形成する。次にこの抵抗層６３を安
定な膜とするために約８５０℃の温度で焼成を行う。

【００７０】次に、図１１（ｃ）に示すように、抵抗層
６３の抵抗値を所定の値に修正するために、ＹＡＧレー
ザーでトリミング溝７２を施してトリミングを行う。こ
のとき、抵抗値測定用のトリミングプローブは、第１の
上面電極層６２上にセットしてトリミングを行う。

【００７１】次に、図１２（ａ）に示すように、抵抗値
修正済みの抵抗層６３を保護するためにガラスを主成分
とするペーストを印刷し、保護層６４を形成する。この
場合、横方向に並ぶ複数の抵抗層６３を縦方向の分割溝
６９を跨いで連続して覆うように保護層６４の印刷パタ
ーンを形成してもよい。次にこの保護層６４を安定な膜
とするために約６００℃の温度で焼成を行う。

【００７２】次に、図１２（ｂ）に示すように、基板６
１の上面全体に樹脂からなるレジスト材料を塗布し、か
つフォトリソ工法により前記レジスト材料に所望の第２
の上面電極層６５の成膜パターンを形成する。さらに、
基板６１の上面全体にスパッタ工法により金を着膜し、
所望の第２の上面電極層６５の成膜パターンを除く部分
のレジスト材料を取り除く。この工法により第２の上面
電極層６５を形成する。このとき、第２の上面電極層６
５は横方向の分割溝７０に入り込み分割溝７０の奥まで
形成される。また前記分割溝６９，７０のシート状基板
７１の厚みに対する深さは、製造工程での取り扱い時に
割れないように、一般的にシート状基板７１の厚みの半
分以下になるように形成されている。

【００７３】次に、図１２（ｃ）に示すように、第１の
上面電極層６２と第２の上面電極層６５の上面の一部に
重なるように、銀系の導電粉体とガラスを含有する電極
ペーストを印刷することにより、複数対の第３の上面電
極層６６を形成する。次にこの第３の上面電極層６６を
安定な膜とするために約８５０℃の温度で焼成を行う。

【００７４】次に、図１３（ａ）に示すように、第１の
上面電極層６２、第２の上面電極層６５および第３の上
面電極層６６、抵抗層６３、トリミング溝７２、保護層
６４を形成したシート状基板７１を横方向の分割溝７０
に沿って分割することにより、短冊状基板７３を得る。
このとき、短冊状基板７３の長手方向の側面には、先に
形成した第２の上面電極層６５が横方向の分割溝７０の
深さまで形成された状態になっている。

【００７５】最後に、図１３（ｂ）に示すように、露出
している第２の上面電極層６５および第３の上面電極層
６６にめっきを施すための準備工程として、短冊状基板
７３の縦方向の分割溝６９に沿って分割することによ
り、個片状基板７４を得る。そして露出している第２の
上面電極層６５および第３の上面電極層６６のはんだ付
け時の電極食われを防止するとともに、はんだ付け時の
信頼性を確保するために、電気めっきにより中間層とな
るニッケルめっき層（図示せず）と、最外層となるはん
だめっき層（図示せず）を形成して、多連チップ抵抗器
を製造するものである。

【００７６】以上のように構成、かつ製造された本発明
の実施の形態３における多連チップ抵抗器を実装基板に
はんだ付けした場合の効果については、前述した本発明
の実施の形態１と同じであるため、その説明は省略す
る。

【００７７】また本発明の実施の形態３において、第１
の上面電極層６２、抵抗層６３、保護層６４、第２の上
面電極層６５および第３の上面電極層６６を（表３）に
示す組み合わせとしたときには、（表３）に記載の他の
特性を向上させることができるものである。

【００７８】

【表３】

【００７９】そしてまた本発明の実施の形態３におい
て、側面電極を形成しなかった場合は、実装面積をさら
に縮小化できるが、現状の電子機器の製造工程において
は、実装後のはんだ付け検査を画像認識により行ってい
るのが実状であり、したがって、側面電極を形成しない
場合、フィレットが全く形成されなくなるため、画像認
識による自動検査ができなくなってしまうという不具合
が生ずることになる。

【００８０】なお、上記本発明の実施の形態１，２にお
いては、複数対の第１の上面電極層２２，４２を金系の
有機金属化合物を焼成して構成するか、または金系のス
パッタにより形成し、その他の上面電極層は銀系の導電
粉体にガラスを含有してなるもので構成し、そして本発
明の実施の形態３においては、複数対の第２の上面電極
層６５を金系のスパッタにより形成し、その他の上面電
極層は銀系の導電粉体にガラスを含有してなるもので構
成したものについて説明したが、本発明の実施の形態２
における複数対の第１の上面電極層４２はニッケル系の
スパッタにより形成しても良く、また本発明の実施の形
態３における複数対の第２の上面電極層６５もニッケル
系のスパッタにより形成するか、あるいは金系の有機金
属化合物を焼成して構成しても良いもので、このような
構成とすることにより、基板２１，４１の両側面の一部
に設けられた複数対の第１の上面電極層２２，４２また
は基板６１の両側面の一部に設けられた複数対の第２の
上面電極層６５の厚みを薄くすることができるため、シ
ート状基板の分割溝でシート状基板を分割する際に、分
割面で前記基板２１，４１の両側面の一部に設けられた
複数対の第１の上面電極層２２，４２または基板６１の
両側面の一部に設けられた複数対の第２の上面電極層６
５をきれいに分断することができるという効果を有する
ものである。

【００８１】

【発明の効果】以上のように本発明の多連チップ抵抗器
は、基板と、前記基板の上面の両端部および両側面の一
部に設けられた複数対の第１の上面電極層と、前記複数
対の第１の上面電極層に電気的に接続されるように設け
られた複数対の第２の上面電極層と、前記複数対の第２
の上面電極層に電気的に接続されるように設けられた複
数の抵抗層と、少なくとも前記複数対の第２の上面電極
層の上面に設けられた複数対の第３の上面電極層と、少
なくとも前記複数の抵抗層を覆うように設けられた保護
層とを備えたもので、この構成によれば、複数対の第１
の上面電極層を、基板の上面の両端部および両側面の一
部に設けているため、実装基板にはんだ付けにより実装
した場合には、基板の上面側の両端部と基板の両側面の
一部のみがはんだ付けされることになり、これにより、
実装基板に実装した際のはんだ付けのフィレットを形成
するための面積を小さくすることができるため、実装基
板上のはんだ付け部を含む実装面積を低減させることが
できる多連チップ抵抗器を提供することができるという
効果を有するものである。

【図面の簡単な説明】

【図１】本発明の実施の形態１における多連チップ抵抗
器の断面図

【図２】（ａ）〜（ｃ）同多連チップ抵抗器の製造方法
を示す工程図

【図３】（ａ）〜（ｃ）同多連チップ抵抗器の製造方法
を示す工程図

【図４】（ａ）（ｂ）同多連チップ抵抗器の製造方法を
示す工程図

【図５】（ａ）同多連チップ抵抗器を実装した状態の断
面図 （ｂ）同多連チップ抵抗器を実装した状態の上面図

【図６】本発明の実施の形態２における多連チップ抵抗
器の断面図

【図７】（ａ）〜（ｃ）同多連チップ抵抗器の製造方法
を示す工程図

【図８】（ａ）〜（ｃ）同多連チップ抵抗器の製造方法
を示す工程図

【図９】（ａ）（ｂ）同多連チップ抵抗器の製造方法を
示す工程図

【図１０】本発明の実施の形態３における多連チップ抵
抗器の断面図

【図１１】（ａ）〜（ｃ）同多連チップ抵抗器の製造方
法を示す工程図

【図１２】（ａ）〜（ｃ）同多連チップ抵抗器の製造方
法を示す工程図

【図１３】（ａ）（ｂ）同多連チップ抵抗器の製造方法
を示す工程図

【図１４】（ａ）従来の多連チップ抵抗器の斜視図 （ｂ）同多連チップ抵抗器の断面図

【図１５】（ａ）（ｂ）同多連チップ抵抗器の製造方法
を示す工程図

【図１６】（ａ）（ｂ）同多連チップ抵抗器の製造方法
を示す工程図

【図１７】（ａ）同多連チップ抵抗器を実装した状態の
断面図 （ｂ）同多連チップ抵抗器を実装した状態の上面図

【符号の説明】

２１，４１，６１ 基板 ２２，４２，６２ 第１の上面電極層 ２３，４３，６５ 第２の上面電極層 ２４，４４，６３ 抵抗層 ２５，４５，６４ 保護層 ２６，４６，６６ 第３の上面電極層 ２７，４７，６７ ニッケルめっき層 ２８，４８，６８ はんだめっき層 ２９，４９，６９ 縦方向の分割溝 ３０，５０，７０ 横方向の分割溝 ３１，５１，７１ シート状基板 ３３，５３，７３ 短冊状基板

Claims (9)

【特許請求の範囲】
1. 【請求項１】 基板と、前記基板の上面の両端部および
   両側面の一部に設けられた複数対の第１の上面電極層
   と、前記複数対の第１の上面電極層に電気的に接続され
   るように設けられた複数対の第２の上面電極層と、前記
   複数対の第２の上面電極層に電気的に接続されるように
   設けられた複数の抵抗層と、少なくとも前記複数対の第
   ２の上面電極層の上面に設けられた複数対の第３の上面
   電極層と、少なくとも前記複数の抵抗層を覆うように設
   けられた保護層とを備えた多連チップ抵抗器。
2. 【請求項２】 基板と、前記基板の上面に設けられた複
   数対の第１の上面電極層と、前記複数対の第１の上面電
   極層に電気的に接続されるように設けられた複数の抵抗
   層と、少なくとも前記複数対の第１の上面電極層の上面
   および前記基板の両側面の一部に設けられた複数対の第
   ２の上面電極層と、少なくとも前記複数の抵抗層を覆う
   ように設けられた保護層と、少なくとも前記複数対の第
   １の上面電極層の上面の一部に重なるように設けられた
   複数対の第３の上面電極層とを備えた多連チップ抵抗
   器。
3. 【請求項３】 複数対の第１、第２、第３の上面電極層
   または第２、第３の上面電極層を複数対をめっき層によ
   り覆うとともに、前記複数対のめっき層と保護層を面一
   または前記複数対のめっき層が保護層より高くなるよう
   に構成した請求項１または２記載の多連チップ抵抗器。
4. 【請求項４】 複数対の第１の上面電極層または第２の
   上面電極層を金系の有機金属化合物を焼成して構成した
   請求項１記載の多連チップ抵抗器。
5. 【請求項５】 複数対の第１の上面電極層または第２の
   上面電極層をニッケル系または金系のスパッタにより形
   成した請求項１記載の多連チップ抵抗器。
6. 【請求項６】 複数対の第３の上面電極層の稜線に丸み
   をもたせた請求項１または２記載の多連チップ抵抗器。
7. 【請求項７】 分割溝を有するシート状基板の上面にお
   ける分割溝の上面を跨ぐようにして前記分割溝内に電極
   ペーストを印刷することにより複数対の第１の上面電極
   層を設ける工程と、前記複数対の第１の上面電極層と電
   気的に接続されるように複数対の第２の上面電極層を設
   ける工程と、前記複数対の第２の上面電極層間を電気的
   に接続するように複数の抵抗層を設ける工程と、少なく
   とも前記複数の抵抗層を覆うように保護層を設ける工程
   と、少なくとも前記複数対の第２の上面電極層の上面の
   一部に重なるように複数対の第３の上面電極層を設ける
   工程と、前記複数対の第３の上面電極層を形成してなる
   前記シート状基板の分割溝で前記シート状基板を短冊状
   基板に分割する工程と、前記短冊状基板を個片に分割す
   る工程とを備えた多連チップ抵抗器の製造方法。
8. 【請求項８】 分割溝を有するシート状基板の上面にお
   ける分割溝の上面を跨ぐようにして前記分割溝内にスパ
   ッタにより複数対の第１の上面電極層を設ける工程と、
   前記複数対の第１の上面電極層と電気的に接続されるよ
   うに複数対の第２の上面電極層を設ける工程と、前記複
   数対の第２の上面電極層間を電気的に接続するように複
   数の抵抗層を設ける工程と、少なくとも前記複数の抵抗
   層を覆うように保護層を設ける工程と、少なくとも前記
   複数対の第２の上面電極層の上面の一部に重なるように
   複数対の第３の上面電極層を設ける工程と、前記複数対
   の第３の上面電極層を形成してなる前記シート状基板の
   分割溝で前記シート状基板を短冊状基板に分割する工程
   と、前記短冊状基板を個片に分割する工程とを備えた多
   連チップ抵抗器の製造方法。
9. 【請求項９】 分割溝を有するシート状基板の上面に分
   割溝の上面を跨がないようにして複数対の第１の上面電
   極層を設ける工程と、前記複数対の第１の上面電極層間
   を電気的に接続するように複数の抵抗層を設ける工程
   と、少なくとも前記複数の抵抗層を覆うように保護層を
   設ける工程と、少なくとも前記複数対の第１の上面電極
   層と電気的に接続されるように、シート状基板の上面に
   おける分割溝の上面を跨ぐようにして前記分割溝内にス
   パッタにより複数対の第２の上面電極層を設ける工程
   と、少なくとも前記複数対の第１の上面電極層の上面の
   一部に重なるように複数対の第３の上面電極層を設ける
   工程と、前記複数対の第３の上面電極層を形成してなる
   前記シート状基板の分割溝で前記シート状基板を短冊状
   基板に分割する工程と、前記短冊状基板を個片に分割す
   る工程とを備えた多連チップ抵抗器の製造方法。