JP2000294805A - Schottky barrier diode and its manufacture - Google Patents
Schottky barrier diode and its manufactureInfo
- Publication number
- JP2000294805A JP2000294805A JP10215299A JP10215299A JP2000294805A JP 2000294805 A JP2000294805 A JP 2000294805A JP 10215299 A JP10215299 A JP 10215299A JP 10215299 A JP10215299 A JP 10215299A JP 2000294805 A JP2000294805 A JP 2000294805A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- epitaxial layer
- low
- resistance
- type
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000004888 barrier function Effects 0.000 title claims description 26
- 238000004519 manufacturing process Methods 0.000 title claims description 13
- 239000002184 metal Substances 0.000 claims description 46
- 229910052751 metal Inorganic materials 0.000 claims description 46
- 239000004065 semiconductor Substances 0.000 claims description 40
- 238000000034 method Methods 0.000 claims description 19
- 239000000758 substrate Substances 0.000 claims description 19
- 230000002093 peripheral effect Effects 0.000 claims description 13
- 230000015572 biosynthetic process Effects 0.000 claims description 8
- 230000015556 catabolic process Effects 0.000 description 14
- 239000012535 impurity Substances 0.000 description 9
- 230000007423 decrease Effects 0.000 description 8
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 5
- 229910052710 silicon Inorganic materials 0.000 description 5
- 239000010703 silicon Substances 0.000 description 5
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 3
- 229910052796 boron Inorganic materials 0.000 description 3
- 238000009792 diffusion process Methods 0.000 description 3
- 238000005468 ion implantation Methods 0.000 description 3
- 230000003647 oxidation Effects 0.000 description 3
- 238000007254 oxidation reaction Methods 0.000 description 3
- 229910004298 SiO 2 Inorganic materials 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 229910052750 molybdenum Inorganic materials 0.000 description 2
- 229910052719 titanium Inorganic materials 0.000 description 2
- 229910052721 tungsten Inorganic materials 0.000 description 2
- 229910052804 chromium Inorganic materials 0.000 description 1
- 230000002542 deteriorative effect Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 238000011084 recovery Methods 0.000 description 1
- 230000001629 suppression Effects 0.000 description 1
Landscapes
- Electrodes Of Semiconductors (AREA)
Abstract
Description
【0001】[0001]
【発明の属する技術分野】本発明は、順方向電圧特性を
低下させることなく、逆方向電流特性を改善したショッ
トキバリアダイオード(以下、「SBD」という。)に関
する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a Schottky barrier diode (hereinafter referred to as "SBD") having improved reverse current characteristics without lowering forward voltage characteristics.
【0002】[0002]
【従来の技術】近年、電子機器の高性能化に伴い、高速
スイッチング素子、整流用素子等としSBDが用いられ
ている。SBDは、順方向電圧を低くすることができ、
逆回復時間が短いという利点がある反面、逆方向リーク
電流が高く、低耐圧であるとういう欠点があった。2. Description of the Related Art In recent years, SBDs have been used as high-speed switching elements, rectifying elements, and the like, as electronic devices have become more sophisticated. SBD can lower the forward voltage,
There is an advantage that the reverse recovery time is short, but there is a disadvantage that the reverse leakage current is high and the breakdown voltage is low.
【0003】このような欠点を克服するために、現在ま
でに種々のSBDが提案されている。図6(a)に示し
ているのは、特開平10−117000号公報に提案さ
れているSBDの断面図である。N+型の半導体基板3
0上に、低濃度のN-型のエピタキシャル層31が形成
され、エピタキシャル層31の表面には、P+型のガー
ドリング層32が環状に形成されている。エピタキシャ
ル層31、ガードリング層32、及び絶縁層33上に
は、金属層34が形成されている。さらに、半導体基板
30とエピタキシャル層31との境界部分の上下部分に
は、エピタキシャル層31より不純物濃度が高いN+型
の埋め込み層35が形成されている。In order to overcome such disadvantages, various SBDs have been proposed so far. FIG. 6A is a cross-sectional view of an SBD proposed in Japanese Patent Application Laid-Open No. 10-117000. N + type semiconductor substrate 3
A low-concentration N − -type epitaxial layer 31 is formed on the substrate 0, and a P + -type guard ring layer 32 is formed annularly on the surface of the epitaxial layer 31. A metal layer 34 is formed on the epitaxial layer 31, the guard ring layer 32, and the insulating layer 33. Further, an N + -type buried layer 35 having a higher impurity concentration than the epitaxial layer 31 is formed above and below a boundary between the semiconductor substrate 30 and the epitaxial layer 31.
【0004】このように、高濃度層である埋め込み層3
5を形成することにより、エピタキシャル層31全体を
薄くすることなく、順方向電圧を下げることができる。
すなわち、耐圧が問題となるガードリング層32下部の
エピタキシャル層31の厚さは一定厚確保した状態で、
埋め込み層35の形成されている動作層部分におけるエ
ピタキシャル層31の厚さを薄くできるので、耐圧の低
下を防止しつつ、順方向電圧を下げることができる。As described above, the buried layer 3 which is a high concentration layer
By forming 5, the forward voltage can be reduced without making the entire epitaxial layer 31 thin.
That is, the thickness of the epitaxial layer 31 under the guard ring layer 32 where the withstand voltage is a problem is kept constant,
Since the thickness of the epitaxial layer 31 in the operation layer portion where the buried layer 35 is formed can be reduced, the forward voltage can be reduced while preventing a decrease in the withstand voltage.
【0005】図6(b)に示しているのは、特公昭59
−35183号公報に提案されているSBDの断面図で
ある。N+型の半導体基板40上に、低濃度のN-型のエ
ピタキシャル層41が形成され、エピタキシャル層41
の表面には、それぞれ分離したP+型の半導体層42が
複数形成されている。エピタキシャル層41、P+型の
半導体層42、及び絶縁層43上には、金属層44が形
成されている。FIG. 6B shows the structure of Japanese Patent Publication No.
1 is a cross-sectional view of an SBD proposed in Japanese Patent No. 35183. A low-concentration N − -type epitaxial layer 41 is formed on an N + -type semiconductor substrate 40.
A plurality of separated P + -type semiconductor layers 42 are formed on the surface. A metal layer 44 is formed on the epitaxial layer 41, the P + type semiconductor layer 42, and the insulating layer 43.
【0006】本図に示したような構成によれば、順方向
電流はエピタキシャル層41と金属層44とのショット
キ接合を通って流れることになる。逆電圧印加時には、
P+型の半導体層42とN-型のエピタキシャル層41と
のPN接合により、破線45内にエピタキシャル層41
に空乏層が生じ、この空乏層により逆電流の流れが抑制
されるので、逆方向降伏電圧を向上させることができ
る。すなわち、逆方向リーク電流を低くし、耐圧を向上
させることができる。According to the structure shown in FIG. 1, the forward current flows through the Schottky junction between the epitaxial layer 41 and the metal layer 44. When applying a reverse voltage,
Due to the PN junction between the P + type semiconductor layer 42 and the N − type epitaxial layer 41, the epitaxial layer 41
A depletion layer is formed in the substrate, and the flow of the reverse current is suppressed by the depletion layer, so that the reverse breakdown voltage can be improved. That is, the reverse leakage current can be reduced, and the breakdown voltage can be improved.
【0007】[0007]
【発明が解決しようとする課題】しかしながら、前記の
ような従来のSBDには、以下のような問題があった。
図6(a)に示したような、高濃度の埋め込み層35を
形成したSBDでは、ガードリング層32下部のエピタ
キシャル層31の厚さは一定厚が確保でき高耐圧とする
ことができるものの、ショットキ接合部からエピタキシ
ャル層に流れる逆方向リーク電流を抑えることができな
かった。However, the conventional SBD as described above has the following problems.
In the SBD in which the high-concentration buried layer 35 is formed as shown in FIG. 6A, although the epitaxial layer 31 under the guard ring layer 32 can have a constant thickness and a high breakdown voltage, The reverse leakage current flowing from the Schottky junction to the epitaxial layer could not be suppressed.
【0008】図6(b)に示したような、それぞれ分離
したP+型の半導体層42を複数形成したいわゆるハニ
カム型のSBDでは、P+型の半導体層の空乏層が連結
し、逆方向リーク電流は低くなるものの、金属層44と
P+型の半導体層42との接合により、ショットキ接合
面積が半減してしまう。このため、図6(a)に示した
ような金属層のほぼ全面にショットキ接合を有するSB
Dと比べると、順方向電流は高くなっていた。In a so-called honeycomb type SBD in which a plurality of separated P + -type semiconductor layers 42 are formed as shown in FIG. 6B, the depletion layers of the P + -type semiconductor layers are connected to each other, and Although the leak current is reduced, the Schottky junction area is reduced by half due to the junction between the metal layer 44 and the P + type semiconductor layer 42. Therefore, an SB having a Schottky junction over almost the entire surface of the metal layer as shown in FIG.
Compared with D, the forward current was higher.
【0009】本発明は、前記のような従来の問題を解決
するものであり、金属層と低抵抗エピタキシャル層とで
ショットキ接合を形成することにより、順方向電圧特性
を低下させることなく、逆方向電流特性を向上させたS
BD、及びその製造方法を提供することを目的とする。SUMMARY OF THE INVENTION The present invention solves the above-mentioned conventional problems. By forming a Schottky junction between a metal layer and a low-resistance epitaxial layer, a reverse voltage can be obtained without deteriorating forward voltage characteristics. S with improved current characteristics
An object of the present invention is to provide a BD and a method for manufacturing the same.
【0010】[0010]
【課題を解決するための手段】前記目的を達成するため
に、本発明のショットキバリアダイオードは、半導体基
板上に、エピタキシャル層とその上の金属層とを備えた
ショットキバリアダイオードであって、前記エピタキシ
ャル層の表面側に前記エピタキシャル層と逆の導電型の
半導体層が形成され、前記エピタキシャル層と前記金属
層との間に前記エピタキシャル層より比抵抗の小さい低
抵抗エピタキシャル層が形成されていることを特徴とす
る。In order to achieve the above object, a Schottky barrier diode according to the present invention is a Schottky barrier diode having an epitaxial layer and a metal layer thereon on a semiconductor substrate, A semiconductor layer having a conductivity type opposite to that of the epitaxial layer is formed on the surface side of the epitaxial layer, and a low-resistance epitaxial layer having a lower specific resistance than the epitaxial layer is formed between the epitaxial layer and the metal layer. It is characterized by.
【0011】前記のようなショットキバリアダイオード
によれば、順方向電圧が印加された場合は、ショットキ
接合が金属層と低抵抗エピタキシャル層とで形成され、
ショットキ接合面のバリアハイトを下げているので、順
方向電圧を低くできる。逆方向電圧が印加された場合
は、エピタキシャル層と逆の導電型の半導体層とエピタ
キシャル層との接合部に連結して空乏層が発生するの
で、逆方向リーク電流を下げることができ、高耐圧とす
ることができる。According to the above-described Schottky barrier diode, when a forward voltage is applied, a Schottky junction is formed by the metal layer and the low-resistance epitaxial layer,
Since the barrier height of the Schottky junction is reduced, the forward voltage can be reduced. When a reverse voltage is applied, a depletion layer is generated by connecting to a junction between the semiconductor layer and the epitaxial layer, which has a conductivity type opposite to that of the epitaxial layer. It can be.
【0012】前記ショットキバリアダイオードにおいて
は、前記逆の導電型の半導体層が複数に分離して形成さ
れ、これらの上面が前記金属層下面と接していることが
好ましい。前記のようなショットキバリアダイオードに
よれば、分離して形成された逆の導電型の半導体層が電
気的に接続されるので、空乏層を連結することができ
る。[0012] In the Schottky barrier diode, it is preferable that the semiconductor layer of the opposite conductivity type is separately formed in a plurality, and an upper surface thereof is in contact with a lower surface of the metal layer. According to the Schottky barrier diode as described above, the semiconductor layers of the opposite conductivity type formed separately are electrically connected, so that the depletion layers can be connected.
【0013】また、前記逆の導電型の半導体層上面が前
記低抵抗エピタキシャル層下面と接し、前記逆の導電型
の半導体層の形成領域内において、前記エピタキシャル
層の表面は複数に分離していることが好ましい。前記の
ようなショットキバリアダイオードによれば、低抵抗エ
ピタキシャル層の全面をショットキ接合とすることがで
きるので、順方向電圧をより低くできる。さらに、逆の
導電型の半導体層は連続して形成されているため、金属
層下面に接することなく、空乏層を連結することができ
る。Further, the upper surface of the semiconductor layer of the opposite conductivity type is in contact with the lower surface of the low-resistance epitaxial layer, and the surface of the epitaxial layer is separated into a plurality in the formation region of the semiconductor layer of the opposite conductivity type. Is preferred. According to the above-described Schottky barrier diode, the entire surface of the low-resistance epitaxial layer can be formed as a Schottky junction, so that the forward voltage can be further reduced. Further, since the semiconductor layer of the opposite conductivity type is formed continuously, the depletion layer can be connected without contacting the lower surface of the metal layer.
【0014】また、前記逆の導電型の半導体層の形成領
域を囲み、前記エピタキシャル層と逆の導電型で環状の
ガードリング層が前記エピタキシャル層表面側に形成さ
れ、前記ガードリング層の一部に前記金属層が接し、前
記低抵抗エピタキシャル層は前記ガードリング層の外周
縁の内側に形成されていることが好ましい。In addition, an annular guard ring layer having a conductivity type opposite to that of the epitaxial layer and surrounding the formation region of the semiconductor layer of the opposite conductivity type is formed on the surface side of the epitaxial layer, and a part of the guard ring layer is formed. Preferably, the low resistance epitaxial layer is formed inside the outer peripheral edge of the guard ring layer.
【0015】前記のようなショットキバリアダイオード
によれば、ショットキ接合の中央部に比べて耐圧が低下
する傾向にあるショットキ接合の周辺部の耐圧を向上さ
せることができる。さらに、低抵抗エピタキシャル層は
ガードリング層の外周縁の内側に形成されているので、
すなわちガードリング層の内側に低抵抗エピタキシャル
層がすべて含まれているので、空乏層の広がりが抑えら
れることによる耐圧の低下を防止することができる。According to the Schottky barrier diode as described above, the withstand voltage at the peripheral portion of the Schottky junction where the withstand voltage tends to be lower than at the central portion of the Schottky junction can be improved. Furthermore, since the low resistance epitaxial layer is formed inside the outer peripheral edge of the guard ring layer,
That is, since the low-resistance epitaxial layer is entirely contained inside the guard ring layer, it is possible to prevent a decrease in breakdown voltage due to suppression of the spread of the depletion layer.
【0016】次に、本発明の第1番目のショットキバリ
アダイオードの製造方法は、半導体基板上にエピタキシ
ャル層を形成した後、前記エピタキシャル層上に前記エ
ピタキシャル層より比抵抗の小さい低抵抗エピタキシャ
ル層を形成し、前記エピタキシャル層と逆の導電型の半
導体層を前記低抵抗エピタキシャル層表面から前記エピ
タキシャル層内部にかけて複数形成し、前記低抵抗エピ
タキシャル層を覆うように金属層を形成することを特徴
とする。Next, in a first method for manufacturing a Schottky barrier diode according to the present invention, after forming an epitaxial layer on a semiconductor substrate, a low-resistance epitaxial layer having a lower specific resistance than the epitaxial layer is formed on the epitaxial layer. Forming a plurality of semiconductor layers of a conductivity type opposite to that of the epitaxial layer from the surface of the low-resistance epitaxial layer to the inside of the epitaxial layer, and forming a metal layer so as to cover the low-resistance epitaxial layer. .
【0017】前記のようなショットキバリアダイオード
の製造方法によれば、順方向電圧が印加された場合は、
ショットキ接合が金属層と低抵抗エピタキシャル層とで
形成され、ショットキ接合面のバリアハイトを下げてい
るので、順方向電圧を低くできる。逆方向電圧が印加さ
れた場合は、エピタキシャル層と逆の導電型の半導体層
とエピタキシャル層との接合部に連結して空乏層が発生
するので、逆方向リーク電流を下げることができ、高耐
圧とすることができる。According to the method for manufacturing a Schottky barrier diode as described above, when a forward voltage is applied,
Since the Schottky junction is formed of the metal layer and the low-resistance epitaxial layer, and the barrier height of the Schottky junction surface is reduced, the forward voltage can be reduced. When a reverse voltage is applied, a depletion layer is generated by connecting to a junction between the semiconductor layer and the epitaxial layer, which has a conductivity type opposite to that of the epitaxial layer. It can be.
【0018】また、本発明の第2番目のショットキバリ
アダイオードの製造方法は、半導体基板上にエピタキシ
ャル層を形成した後、前記エピタキシャル層の表面側に
前記エピタキシャル層と逆の導電型の半導体層を形成
し、前記エピタキシャル層及び前記逆の導電型の半導体
層の表面に前記エピタキシャル層より比抵抗の小さい低
抵抗エピタキシャル層を形成し、前記低抵抗エピタキシ
ャル層を覆うように金属層を形成することを特徴とす
る。According to a second method of manufacturing a Schottky barrier diode of the present invention, after forming an epitaxial layer on a semiconductor substrate, a semiconductor layer having a conductivity type opposite to that of the epitaxial layer is formed on a surface side of the epitaxial layer. Forming a low-resistance epitaxial layer having a lower specific resistance than the epitaxial layer on the surface of the epitaxial layer and the semiconductor layer of the opposite conductivity type, and forming a metal layer so as to cover the low-resistance epitaxial layer. Features.
【0019】前記のようなショットキバリアダイオード
の製造方法によれば、ショットキ接合面のバリアハイト
を下げて順方向電圧を低くでき、空乏層発生により逆方
向リーク電流を低くし高耐圧にできることに加えて、低
抵抗エピタキシャル層の全面をショットキ接合とするこ
とができるので、順方向電圧をより低くできる。According to the method for manufacturing a Schottky barrier diode as described above, the forward voltage can be reduced by lowering the barrier height of the Schottky junction surface, and the reverse leakage current can be reduced and the breakdown voltage can be increased by generating a depletion layer. Since the entire surface of the low-resistance epitaxial layer can be formed as a Schottky junction, the forward voltage can be further reduced.
【0020】また、前記第1番目、第2番目のショット
キバリアダイオードの製造方法においては、前記エピタ
キシャル層の形成後、前記エピタキシャル層と逆の導電
型で、前記逆の導電型の半導体層の形成領域を囲む環状
のガードリング層を前記エピタキシャル層表面側に形成
し、前記金属層を前記ガードリング層の一部に接するよ
うに形成し、前記低抵抗エピタキシャル層を前記ガード
リング層の外周縁の内側に形成することが好ましい。In the first and second methods of manufacturing a Schottky barrier diode, after forming the epitaxial layer, forming a semiconductor layer of the opposite conductivity type to the epitaxial layer and of the opposite conductivity type. An annular guard ring layer surrounding a region is formed on the surface side of the epitaxial layer, the metal layer is formed so as to be in contact with a part of the guard ring layer, and the low resistance epitaxial layer is formed on an outer peripheral edge of the guard ring layer. Preferably, it is formed inside.
【0021】前記のようなショットキバリアダイオード
の製造方法によれば、ショットキ接合の中央部に比べて
耐圧が低下する傾向にあるショットキ接合の周辺部の耐
圧を向上させることができる。さらに、低抵抗エピタキ
シャル層はガードリング層の外周縁の内側に形成されて
いるので、すなわちガードリング層の内側に低抵抗エピ
タキシャル層がすべて含まれているので、空乏層の広が
りが抑えられることによる耐圧の低下を防止することが
できる。According to the method for manufacturing a Schottky barrier diode as described above, it is possible to improve the breakdown voltage at the peripheral portion of the Schottky junction where the breakdown voltage tends to decrease as compared with the central portion of the Schottky junction. Further, since the low resistance epitaxial layer is formed inside the outer peripheral edge of the guard ring layer, that is, since the low resistance epitaxial layer is entirely contained inside the guard ring layer, the spread of the depletion layer is suppressed. A decrease in withstand voltage can be prevented.
【0022】[0022]
【発明の実施の形態】以下、図面を参照しながら本発明
の一実施形態について説明する。DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS An embodiment of the present invention will be described below with reference to the drawings.
【0023】(実施の形態1)図1(a)に、本発明の
実施形態1に係るSBDの構成を示す断面図を示してい
る。図1(a)に示したSBDは、高濃度のN+型シリコ
ン基板1上に、低濃度のN-型のエピタキシャル層2が
形成されている。エピタキシャル層2の表面には、P+
型のガードリング層3が環状に形成され、開口部4を有
する酸化膜5が形成されている。開口部4内のエピタキ
シャル層2上には低抵抗エピタキシャル層6が形成され
ている。さらに、エピタキシャル層2と低抵抗エピタキ
シャル層6との境界の上下部分には、それぞれ分離した
複数のP+型層7が形成されている。各P+型層7の上面
は、次に説明する金属層8の下面に接している。(Embodiment 1) FIG. 1A is a sectional view showing a configuration of an SBD according to Embodiment 1 of the present invention. In the SBD shown in FIG. 1A, a low-concentration N − -type epitaxial layer 2 is formed on a high-concentration N + -type silicon substrate 1. On the surface of the epitaxial layer 2, P +
A mold guard ring layer 3 is formed in an annular shape, and an oxide film 5 having an opening 4 is formed. A low resistance epitaxial layer 6 is formed on the epitaxial layer 2 in the opening 4. Further, a plurality of separated P + -type layers 7 are formed above and below a boundary between the epitaxial layer 2 and the low-resistance epitaxial layer 6. The upper surface of each P + type layer 7 is in contact with the lower surface of metal layer 8 described below.
【0024】低抵抗エピタキシャル層6及びP+型層7
の表面上には、開口部4を覆うように、ショットキメタ
ルである金属層8が形成されている。ショットキメタル
には、例えばTi、Mo、W、及びCrから選ばれる金
属材料が用いられる。また、ガードリング層3の一部に
金属層8は接している。各エピタキシャル層の比抵抗に
ついては、エピタキシャル層2が例えば1〜2Ωcm程
度に対して、低抵抗エピタキシャル層6は例えば0.5
Ωcm程度である。Low resistance epitaxial layer 6 and P + type layer 7
A metal layer 8 of a Schottky metal is formed so as to cover the opening 4. For the Schottky metal, for example, a metal material selected from Ti, Mo, W, and Cr is used. The metal layer 8 is in contact with a part of the guard ring layer 3. The specific resistance of each epitaxial layer is, for example, about 1 to 2 Ωcm for the epitaxial layer 2 and about 0.5 Ωcm for the low-resistance epitaxial layer 6.
It is about Ωcm.
【0025】図1(b)は、図1(a)に示したSBD
のP+型層7の配列を示す平面図であり、P+型層7の形
成領域の一部を示している。各P+型領域7は6角形状
であり、各P+型領域7の中心点Qは、点Pを中心とし
た円周上に均等に配置されている。以下、本実施形態の
SBDの動作について説明する。FIG. 1B shows the SBD shown in FIG.
It is a plan view showing an array of P + -type layer 7 illustrates a portion of the formation region of the P + -type layer 7. Each P + -type region 7 has a hexagonal shape, and the center point Q of each P + -type region 7 is evenly arranged on the circumference around the point P. Hereinafter, the operation of the SBD of the present embodiment will be described.
【0026】順方向電圧が印加された場合は、順方向電
流が金属層8からN+型シリコン基板1側へと流れる。
本実施形態では、ショットキ接合を金属層8と低抵抗エ
ピタキシャル層6とで形成することにより、ショットキ
接合面のバリアハイトを下げているので、順方向電圧V
Fを低くすることができる。When a forward voltage is applied, a forward current flows from the metal layer 8 to the N + type silicon substrate 1 side.
In the present embodiment, since the Schottky junction is formed by the metal layer 8 and the low-resistance epitaxial layer 6 to lower the barrier height of the Schottky junction surface, the forward voltage V
F can be lowered.
【0027】逆方向電圧が印加された場合は、ガードリ
ング層3及びP+型層7とエピタキシャル層2とのPN
接合部に空乏層が発生することになるが、P+型領域7
は図1(b)に示したような配列であるため、空乏層同
士がつながり(図1(b)の2点鎖線10、図1(a)
の破線9)、逆方向リーク電流IFを下げることがで
き、高耐圧とすることができる。When a reverse voltage is applied, the PN between the guard ring layer 3 and the P + type layer 7 and the epitaxial layer 2 is reduced.
Although a depletion layer will be generated at the junction, the P + type region 7
Are arranged as shown in FIG. 1B, depletion layers are connected to each other (two-dot chain line 10 in FIG. 1B, FIG. 1A).
Dashed 9), it can reduce the reverse leakage current I F, may be a high breakdown voltage.
【0028】また、図1(a)に示したように、低抵抗
エピタキシャル層6はガードリング層3の外周縁の内側
に形成されている。これは、低抵抗エピタキシャル層6
がガードリング層3の外側部分にまで延出して形成され
ていると、ガードリング層3とこの外側の低抵抗エピタ
キシャル層6とによる空乏層の広がりが弱まることにな
り、この部分における耐圧が低下するからである。な
お、低抵抗エピタキシャル層6はガードリング層3の外
周縁の内側に形成されていればよく、低抵抗エピタキシ
ャル層6とガードリング層3との接触部分があってもよ
い。As shown in FIG. 1A, the low-resistance epitaxial layer 6 is formed inside the outer peripheral edge of the guard ring layer 3. This is because the low-resistance epitaxial layer 6
Is formed so as to extend to the outer portion of the guard ring layer 3, the depletion layer due to the guard ring layer 3 and the low-resistance epitaxial layer 6 on the outside is weakened, and the breakdown voltage in this portion is reduced. Because you do. The low-resistance epitaxial layer 6 may be formed inside the outer peripheral edge of the guard ring layer 3, and may have a contact portion between the low-resistance epitaxial layer 6 and the guard ring layer 3.
【0029】また、図6(a)に示した従来例のように
埋め込み層35を形成することなく、順方向電圧VFを
低くすることができるので、エピタキシャル層2の厚さ
が薄くなることがなく、この点でも高耐圧に有利とな
る。Further, without forming the buried layer 35 as in the conventional example shown in FIG. 6 (a), it is possible to reduce the forward voltage V F, the thickness of the epitaxial layer 2 becomes thinner This is also advantageous for high withstand voltage.
【0030】一般には、複数のP+型層が分離して配列
されたハニカム構造のSBDでは、ショットキ接合の接
合面積が半減するため、順方向電圧VFの低下には一定
の限度があり、順方向電流IF低下も一定限度に止ま
る。[0030] In general, the SBD of the plurality of P + -type layer is separated and arranged honeycomb structure, the junction area of the Schottky junction is reduced by half, the decrease in the forward voltage V F has a certain limit, forward current I F decreases also stops in certain limit.
【0031】本実施形態では、P+型層7の配列をハニ
カム構造としているが、順方向電圧VFの低下が一定限
度に止まる問題については、前記のように金属層8と低
抵抗エピタキシャル層6とのショットキ接合により解決
されている。すなわち、本実施形態は、ハニカム構造の
SBDの逆方向リーク電流IRを低くできるという利点
を有したまま、ハニカム構造のSBDでは順方向電圧V
Fの低下が一定限度に止まるという問題を解決したもの
である。[0031] In this embodiment, although the sequence of the P + -type layer 7 and the honeycomb structure, the reduction in the forward voltage V F is a problem that stops certain limit, the metal layer 8 and the low-resistance epitaxial layer as described above 6 has been solved. That is, the present embodiment has the advantage that the reverse leakage current I R of the honeycomb structure SBD can be reduced, and the forward voltage V
This solves the problem that the decrease in F remains at a certain limit.
【0032】以下、図2を用いて本実施形態に係るSB
Dの製造方法について説明する。図2(a)に示したよ
うに、比抵抗3〜5mΩcm程度(不純物濃度が2〜3
×1019cm-3程度)で、厚さ400μm程度のN+型
の半導体基板1上に、比抵抗1〜2Ωcm程度(不純物
濃度が2〜5×1015cm-3程度)で、厚さ4〜5μm
程度のN-型のエピタキシャル層2を形成する。Hereinafter, the SB according to this embodiment will be described with reference to FIG.
A method for manufacturing D will be described. As shown in FIG. 2A, the specific resistance is about 3 to 5 mΩcm (impurity concentration is 2 to 3 mΩcm).
A resistivity of about 1 to 2 Ωcm (impurity concentration of about 2 to 5 × 10 15 cm −3 ) on an N + type semiconductor substrate 1 having a thickness of about × 10 19 cm −3 and a thickness of about 400 μm. 4-5 μm
An N - type epitaxial layer 2 is formed.
【0033】次に、図2(b)に示したように、エピタ
キシャル層2上に熱酸化法等により、SiO2等の酸化
膜のマスク11を形成し、マスク11の開口部にボロン
(B)等のP型不純物を用いて、例えば熱拡散法または
イオン注入法によりP+型のガードリング層3を形成す
る。Next, as shown in FIG. 2B, a mask 11 of an oxide film such as SiO 2 is formed on the epitaxial layer 2 by a thermal oxidation method or the like, and boron (B) is formed in the opening of the mask 11. ), A P + -type guard ring layer 3 is formed by, for example, a thermal diffusion method or an ion implantation method.
【0034】次に、図2(c)に示したように、エピタ
キシャル層2上に、比抵抗0.5Ωcm程度(不純物濃
度が1×1016cm-3程度)で、厚さ0.3〜0.7μ
m程度の低抵抗エピタキシャル層6をマスク12の開口
部に形成する。本図に示したように、低抵抗エピタキシ
ャル層6はガードリング層3の外周縁の内側に形成する
ことが好ましい。Next, as shown in FIG. 2C, a specific resistance of about 0.5 Ωcm (impurity concentration is about 1 × 10 16 cm −3 ) and a thickness of 0.3 to 0.7μ
An approximately m low-resistance epitaxial layer 6 is formed in the opening of the mask 12. As shown in the figure, the low-resistance epitaxial layer 6 is preferably formed inside the outer periphery of the guard ring layer 3.
【0035】その後、図2(d)に示したように、低抵
抗エピタキシャル層6上に熱酸化法等により形成したS
iO2等の酸化膜のマスク13の開口部に複数のP+型層
7を形成する。この複数のP+型層7は、ボロン(B)
等のP型不純物を用いて例えば熱拡散法またはイオン注
入法により形成する。Thereafter, as shown in FIG. 2D, S formed on the low resistance epitaxial layer 6 by a thermal oxidation method or the like.
A plurality of P + -type layers 7 are formed in openings of the mask 13 of an oxide film such as iO 2 . The plurality of P + -type layers 7 are made of boron (B)
It is formed by, for example, a thermal diffusion method or an ion implantation method using a P-type impurity such as
【0036】さらに、図2(e)に示したように、ショ
ットキメタルであるTi、Mo、W、又はCr等の金属
層8を形成する。金属層8は、ガードリング層3の一部
に接触させて形成する。Further, as shown in FIG. 2E, a metal layer 8 of a Schottky metal such as Ti, Mo, W, or Cr is formed. The metal layer 8 is formed in contact with a part of the guard ring layer 3.
【0037】なお、低抵抗エピタキシャル層は、エピタ
キシャル層上の全面に形成した後、エッチングにより周
辺部を取り除いて形成してもよい。The low-resistance epitaxial layer may be formed by removing the peripheral portion by etching after forming the entire surface on the epitaxial layer.
【0038】また、低抵抗エピタキシャル層は、図1
(a)に示したように端部をテーパー状に形成しておく
ことが好ましい。このことにより、その上に金属層を形
成した際に、低抵抗エピタキシャル層の端部の欠け、破
損等を防止することができ、さらに金属層との密着性を
高めることができる。Further, the low-resistance epitaxial layer is shown in FIG.
It is preferable that the ends are formed in a tapered shape as shown in FIG. Thereby, when a metal layer is formed thereon, chipping or breakage of the end of the low-resistance epitaxial layer can be prevented, and adhesion to the metal layer can be further improved.
【0039】(実施の形態2)図3(a)に、本発明の
実施形態2に係るSBDの構成を示す断面図を示してい
る。図3(a)に示したSBDは、高濃度のN+型シリ
コン基板20上に、低濃度のN-型のエピタキシャル層
21が形成されている。エピタキシャル層21上には、
開口部23を有する酸化膜24が形成されている。(Embodiment 2) FIG. 3A is a sectional view showing a configuration of an SBD according to Embodiment 2 of the present invention. In the SBD shown in FIG. 3A, a low-concentration N − -type epitaxial layer 21 is formed on a high-concentration N + -type silicon substrate 20. On the epitaxial layer 21,
An oxide film 24 having an opening 23 is formed.
【0040】開口部23内のエピタキシャル層21の表
面から内部にかけて、P+型のガードリング層22が環
状に形成され、このガードリング層22の内周側にはP
+型領域26が形成されている。このP+型領域26の上
面は、次に説明する低抵抗エピタキシャル層25の下面
に接している。A P + -type guard ring layer 22 is formed annularly from the surface of the epitaxial layer 21 in the opening 23 to the inside thereof.
A + type region 26 is formed. The upper surface of P + type region 26 is in contact with the lower surface of low-resistance epitaxial layer 25 described below.
【0041】開口部23内のエピタキシャル層21上に
は、低抵抗エピタキシャル層25が形成されている。低
抵抗エピタキシャル層25上から酸化膜24上にかけ
て、酸化膜24の開口部23を覆うように、ショットキ
メタルである金属層27が形成されている。また、ガー
ドリング層22の一部に金属層27が接している。On the epitaxial layer 21 in the opening 23, a low-resistance epitaxial layer 25 is formed. A metal layer 27 of a Schottky metal is formed from the low resistance epitaxial layer 25 to the oxide film 24 so as to cover the opening 23 of the oxide film 24. Further, the metal layer 27 is in contact with a part of the guard ring layer 22.
【0042】ショットキメタルの材料、各エピタキシャ
ルの比抵抗については、実施形態1と同様であり、例え
ばエピタキシャル層21が1〜2Ωcm程度に対して、
低抵抗エピタキシャル層25は0.5Ωcm程度であ
る。The material of the Schottky metal and the specific resistance of each epitaxial layer are the same as in the first embodiment. For example, when the epitaxial layer 21 is about 1-2 Ωcm,
The low resistance epitaxial layer 25 has a thickness of about 0.5 Ωcm.
【0043】実施形態2のSBDが、実施形態1のSB
Dと異なる点は、P+型領域26の上面が低抵抗エピタ
キシャル層25の下面に接しており、低抵抗エピタキシ
ャル層25内部にはP+型層が形成されていない点、及
びP+型層26の形成領域において、エピタキシャル層
21の表面が複数に分離している点である。The SBD of the second embodiment is the same as the SB of the first embodiment.
D is different from, P + upper surface of the mold region 26 in contact with the lower surface of the low-resistance epitaxial layer 25, that is inside the low-resistance epitaxial layer 25 is not formed P + -type layer, and P + -type layer The point is that the surface of the epitaxial layer 21 is separated into a plurality in the formation region 26.
【0044】図3(b)は、図3(a)に示したSBD
の平面図である。各ショットキ領域(エピタキシャル層
21の表面)は6角形状であり、この6角形状の配列は
実施形態1のSBDと同様である。各6角形状部分の外
側の領域がP+型層26である。すなわち本実施形態で
は、実施形態1のように複数のP+型領域が別個独立に
分離して形成されたものではなく、P+型層26は一体
につながって形成されている。以下、本実施形態のSB
Dの動作について説明する。FIG. 3B shows the SBD shown in FIG.
FIG. Each Schottky region (the surface of the epitaxial layer 21) has a hexagonal shape, and the hexagonal arrangement is the same as that of the SBD of the first embodiment. The region outside each hexagonal portion is the P + type layer 26. That is, in the present embodiment, a plurality of P + -type regions are not formed separately and independently as in the first embodiment, but the P + -type layers 26 are integrally formed. Hereinafter, the SB of the present embodiment
The operation of D will be described.
【0045】順方向電圧が印加された場合は、順方向電
流が金属層27からN+型シリコン基板20側へと流れ
る。本実施形態では、ショットキ接合が金属層27と低
抵抗エピタキシャル層25とで形成され、しかも低抵抗
エピタキシャル層25内にはP+型層が形成されていな
いので、低抵抗エピタキシャル層25の全面に亘りショ
ットキ接合面が形成されている。このため、実施形態1
に比べショットキ接合面積を広くすることができ、順方
向電圧VFをさらに低くすることができる。When a forward voltage is applied, a forward current flows from the metal layer 27 to the N + type silicon substrate 20 side. In this embodiment, the Schottky junction is formed by the metal layer 27 and the low-resistance epitaxial layer 25, and the P + -type layer is not formed in the low-resistance epitaxial layer 25. A Schottky joint surface is formed over the entire surface. Therefore, the first embodiment
It is possible to widen the Schottky junction area compared to, it is possible to further lower the forward voltage V F.
【0046】逆方向電圧が印加された場合は、ガードリ
ング層22及びP+型層26からN-型のエピタキシャル
層21へと空乏層が広がることになるが、図3(b)に
示したように6角形状の内部がショットキ領域(エピタ
キシャル層21の表面)であるので、空乏層は矢印29
で示したように、6角形状の内部に広がることになる。When a reverse voltage is applied, the depletion layer spreads from the guard ring layer 22 and the P + type layer 26 to the N − type epitaxial layer 21, as shown in FIG. Since the inside of the hexagon is the Schottky region (the surface of the epitaxial layer 21) as shown in FIG.
As shown in the figure, it spreads inside the hexagonal shape.
【0047】すなわち、6角形状の内部は空乏層で遮断
され、PN接合部全体としてみると、空乏層は図3
(a)の破線28で示したように広がるので、逆方向リ
ーク電流IRを下げることができ、高耐圧とすることが
できる。すなわち、本実施形態では高耐圧としつつ、シ
ョットキ接合面積を実施形態1に比べて広くしたことに
より、順方向電圧VFをさらに低くしたものである。That is, the inside of the hexagonal shape is cut off by the depletion layer.
Since it spreads as shown by the broken line 28 in (a), the reverse leakage current I R can be reduced, and a high breakdown voltage can be achieved. That is, in this embodiment, while a high breakdown voltage, by which is wider than the Schottky junction area to the first embodiment is obtained by further lowering the forward voltage V F.
【0048】なお、図3(a)に示したように、低抵抗
エピタキシャル層25はガードリング層22の外周縁の
内側に形成されている。これは、実施形態1の場合と同
様に、ガードリング層3の外側部分における耐圧低下を
防止するためである。As shown in FIG. 3A, the low-resistance epitaxial layer 25 is formed inside the outer peripheral edge of the guard ring layer 22. This is to prevent a decrease in breakdown voltage in the outer portion of the guard ring layer 3 as in the case of the first embodiment.
【0049】また、図4には別の実施形態を示してお
り、高濃度のN+型の埋め込み層20aを一定の耐圧を
確保できる程度に形成することにより、エピタキシャル
層内のシリーズ抵抗を下げ大電流時における順方向電圧
VFをさらに低くすることができる。FIG. 4 shows another embodiment, in which the high-concentration N + -type buried layer 20 a is formed to such an extent that a certain breakdown voltage can be ensured, thereby lowering the series resistance in the epitaxial layer. it is possible to further lower the forward voltage V F at the time of a large current.
【0050】以下、図5を用いて本実施形態に係るSB
Dの製造方法について説明する。図5(a)に示したよ
うに、比抵抗3〜5mΩcm程度(不純物濃度が2〜3
×1019cm-3程度)で、厚さ400μm程度のN+型の
半導体基板20上に、比抵抗1〜2Ωcm程度(不純物
濃度が2〜5×1015cm-3程度)で、厚さ4〜5μm
程度のN-型のエピタキシャル層21を形成する。Hereinafter, the SB according to this embodiment will be described with reference to FIG.
A method for manufacturing D will be described. As shown in FIG. 5A, specific resistance is about 3 to 5 mΩcm (impurity concentration is 2 to 3 mΩcm).
A resistivity of about 1 to 2 Ωcm (impurity concentration of about 2 to 5 × 10 15 cm −3 ) on an N + type semiconductor substrate 20 of about × 10 19 cm −3 and a thickness of about 400 μm. 4-5 μm
An N − -type epitaxial layer 21 is formed.
【0051】次に、図5(b)に示したように、エピタ
キシャル層21上に熱酸化法等により、SiO2等の酸
化膜のマスク29を形成し、マスク29の開口部にボロ
ン(B)等のP+型不純物を用いてガードリング層21
及びP+型層26を熱拡散法またはイオン注入法により
形成する。Next, as shown in FIG. 5B, a mask 29 of an oxide film such as SiO 2 is formed on the epitaxial layer 21 by a thermal oxidation method or the like, and boron (B) is formed in the opening of the mask 29. ), Etc., using a P + -type impurity such as
And the P + type layer 26 is formed by a thermal diffusion method or an ion implantation method.
【0052】次に、図5(c)に示したように、エピタ
キシャル層21上に、比抵抗0.5Ωcm程度(不純物
濃度が1×1016cm-3程度)で、厚さ0.3〜0.7
μm程度の低抵抗エピタキシャル層25を形成する。本
図に示したように、低抵抗エピタキシャル層25はガー
ドリング層22の外周縁の内側に形成することが好まし
い。Next, as shown in FIG. 5C, a specific resistance of about 0.5 Ωcm (impurity concentration of about 1 × 10 16 cm −3 ) and a thickness of 0.3 to 0.7
A low resistance epitaxial layer 25 of about μm is formed. As shown in the figure, the low-resistance epitaxial layer 25 is preferably formed inside the outer periphery of the guard ring layer 22.
【0053】その後、図5(d)に示したように低抵抗
エピタキシャル層25上を覆うように、ショットキーメ
タルである金属層27を形成する。金属層27は、ガー
ドリング層22の一部に接触させて形成する。Thereafter, as shown in FIG. 5D, a metal layer 27 of a Schottky metal is formed so as to cover the low resistance epitaxial layer 25. The metal layer 27 is formed in contact with a part of the guard ring layer 22.
【0054】なお、低抵抗エピタキシャル層は、エピタ
キシャル層上の全面に形成した後、エッチングにより周
辺部を取り除いて形成してもよい。The low-resistance epitaxial layer may be formed by removing the peripheral portion by etching after forming the entire surface on the epitaxial layer.
【0055】また、低抵抗エピタキシャル層25は、実
施形態1と同様の理由により、図3(a)に示したよう
に端部をテーパー状に形成しておくことが好ましい。For the same reason as in the first embodiment, it is preferable that the low-resistance epitaxial layer 25 is formed to have a tapered end as shown in FIG.
【0056】[0056]
【発明の効果】以上のように本発明によれば、順方向電
圧が印加された場合は、ショットキ接合が金属層と低抵
抗エピタキシャル層とで形成され、ショットキ接合面の
バリアハイトを下げているので、順方向電圧を低くでき
る。逆方向電圧が印加された場合は、エピタキシャル層
と逆の導電型の半導体層とエピタキシャル層との接合部
に連結して空乏層が発生するので、逆方向リーク電流を
下げることができ、高耐圧とすることができる。すなわ
ち、低抵抗エピタキシャル層を形成することにより、順
方向電圧特性を低下させることなく、逆方向電流特性を
向上させることができる。As described above, according to the present invention, when a forward voltage is applied, the Schottky junction is formed by the metal layer and the low-resistance epitaxial layer, and the barrier height at the Schottky junction surface is reduced. , The forward voltage can be reduced. When a reverse voltage is applied, a depletion layer is generated by connecting to a junction between the semiconductor layer and the epitaxial layer, which has a conductivity type opposite to that of the epitaxial layer. It can be. That is, by forming the low resistance epitaxial layer, the reverse current characteristics can be improved without lowering the forward voltage characteristics.
【図1】(a)本発明の実施形態1に係るSBDの断面
図 (b)図1(a)のP+型層7の配列を示す平面図1A is a cross-sectional view of an SBD according to a first embodiment of the present invention. FIG. 1B is a plan view showing an arrangement of a P + type layer 7 in FIG.
【図2】本発明の実施形態1に係るSBDの製造方法を
示す工程図FIG. 2 is a process chart showing a method for manufacturing an SBD according to the first embodiment of the present invention.
【図3】(a)本発明の実施形態2に係るSBDの断面
図 (b)図3(a)のショットキ領域の配列を示す平面図3A is a cross-sectional view of an SBD according to Embodiment 2 of the present invention. FIG. 3B is a plan view showing an arrangement of Schottky regions in FIG.
【図4】本発明の一実施形態に係る埋め込み層を形成し
たSBDの断面図FIG. 4 is a cross-sectional view of an SBD having a buried layer according to an embodiment of the present invention.
【図5】本発明の実施形態2に係るSBDの製造方法を
示す工程図FIG. 5 is a process chart showing an SBD manufacturing method according to a second embodiment of the present invention.
【図6】従来のSBDの一例を示す断面図FIG. 6 is a sectional view showing an example of a conventional SBD.
1,20 シリコン基板 2,21 エピタキシャル層 3,22 ガードリング層 7,26 P+型層 5,24 酸化膜 6,25 低抵抗エピタキシャル層 8,27 金属層 20a 埋め込み層1,20 Silicon substrate 2,21 Epitaxial layer 3,22 Guard ring layer 7,26 P + type layer 5,24 Oxide film 6,25 Low resistance epitaxial layer 8,27 Metal layer 20a Buried layer
Claims (7)
の上の金属層とを備えたショットキバリアダイオードで
あって、前記エピタキシャル層の表面側に前記エピタキ
シャル層と逆の導電型の半導体層が形成され、前記エピ
タキシャル層と前記金属層との間に前記エピタキシャル
層より比抵抗の小さい低抵抗エピタキシャル層が形成さ
れていることを特徴とするショットキバリアダイオー
ド。1. A Schottky barrier diode having an epitaxial layer and a metal layer thereover on a semiconductor substrate, wherein a semiconductor layer having a conductivity type opposite to that of the epitaxial layer is formed on a surface side of the epitaxial layer. A Schottky barrier diode, wherein a low-resistance epitaxial layer having a lower specific resistance than the epitaxial layer is formed between the epitaxial layer and the metal layer.
して形成され、これらの上面が前記金属層下面と接して
いる請求項1に記載のショットキバリアダイオード。2. The Schottky barrier diode according to claim 1, wherein the semiconductor layer of the opposite conductivity type is separately formed and a plurality of upper surfaces thereof are in contact with the lower surface of the metal layer.
抵抗エピタキシャル層下面と接し、前記逆の導電型の半
導体層の形成領域内において、前記エピタキシャル層の
表面は複数に分離している請求項1に記載のショットキ
バリアダイオード。3. An upper surface of the semiconductor layer of the opposite conductivity type is in contact with a lower surface of the low-resistance epitaxial layer, and a surface of the epitaxial layer is separated into a plurality in a formation region of the semiconductor layer of the opposite conductivity type. The Schottky barrier diode according to claim 1.
囲み、前記エピタキシャル層と逆の導電型で環状のガー
ドリング層が前記エピタキシャル層表面側に形成され、
前記ガードリング層の一部に前記金属層が接し、前記低
抵抗エピタキシャル層は前記ガードリング層の外周縁の
内側に形成されている請求項1から3のいずれかに記載
のショットキバリアダイオード。4. An annular guard ring layer having a conductivity type opposite to that of the epitaxial layer and surrounding the formation region of the semiconductor layer of the opposite conductivity type is formed on a surface side of the epitaxial layer.
4. The Schottky barrier diode according to claim 1, wherein the metal layer is in contact with a part of the guard ring layer, and the low resistance epitaxial layer is formed inside an outer peripheral edge of the guard ring layer. 5.
した後、前記エピタキシャル層上に前記エピタキシャル
層より比抵抗の小さい低抵抗エピタキシャル層を形成
し、前記エピタキシャル層と逆の導電型の半導体層を前
記低抵抗エピタキシャル層表面から前記エピタキシャル
層内部にかけて複数形成し、前記低抵抗エピタキシャル
層を覆うように金属層を形成することを特徴とするショ
ットキバリアダイオードの製造方法。5. After forming an epitaxial layer on a semiconductor substrate, a low-resistance epitaxial layer having a lower specific resistance than the epitaxial layer is formed on the epitaxial layer, and a semiconductor layer having a conductivity type opposite to that of the epitaxial layer is formed. A method for manufacturing a Schottky barrier diode, comprising: forming a plurality of layers from the surface of a low-resistance epitaxial layer to the inside of the epitaxial layer; and forming a metal layer so as to cover the low-resistance epitaxial layer.
した後、前記エピタキシャル層の表面側に前記エピタキ
シャル層と逆の導電型の半導体層を形成し、前記エピタ
キシャル層及び前記逆の導電型の半導体層の表面に前記
エピタキシャル層より比抵抗の小さい低抵抗エピタキシ
ャル層を形成し、前記低抵抗エピタキシャル層を覆うよ
うに金属層を形成することを特徴とするショットキバリ
アダイオードの製造方法。6. An epitaxial layer is formed on a semiconductor substrate, and then a semiconductor layer having a conductivity type opposite to that of the epitaxial layer is formed on the surface side of the epitaxial layer, and the epitaxial layer and the semiconductor layer having the opposite conductivity type are formed. Forming a low-resistance epitaxial layer having a lower specific resistance than the epitaxial layer on the surface of the substrate, and forming a metal layer so as to cover the low-resistance epitaxial layer.
ピタキシャル層と逆の導電型で、前記逆の導電型の半導
体層の形成領域を囲む環状のガードリング層を前記エピ
タキシャル層表面側に形成し、前記金属層を前記ガード
リング層の一部に接するように形成し、前記低抵抗エピ
タキシャル層を前記ガードリング層の外周縁の内側に形
成する請求項5又は6に記載のショットキバリアダイオ
ードの製造方法。7. After the formation of the epitaxial layer, an annular guard ring layer having a conductivity type opposite to that of the epitaxial layer and surrounding a formation region of the semiconductor layer having the opposite conductivity type is formed on the epitaxial layer surface side; 7. The method according to claim 5, wherein the metal layer is formed so as to be in contact with a part of the guard ring layer, and the low-resistance epitaxial layer is formed inside an outer peripheral edge of the guard ring layer. .
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP10215299A JP3623687B2 (en) | 1999-04-09 | 1999-04-09 | Schottky barrier diode and manufacturing method thereof |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP10215299A JP3623687B2 (en) | 1999-04-09 | 1999-04-09 | Schottky barrier diode and manufacturing method thereof |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2000294805A true JP2000294805A (en) | 2000-10-20 |
JP3623687B2 JP3623687B2 (en) | 2005-02-23 |
Family
ID=14319773
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP10215299A Expired - Fee Related JP3623687B2 (en) | 1999-04-09 | 1999-04-09 | Schottky barrier diode and manufacturing method thereof |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3623687B2 (en) |
Cited By (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002076370A (en) * | 2000-09-05 | 2002-03-15 | Fuji Electric Co Ltd | Super junction Schottky diode |
JP2002289881A (en) * | 2001-03-26 | 2002-10-04 | Denso Corp | Semiconductor device and method of manufacturing the same |
JP2008135592A (en) * | 2006-11-29 | 2008-06-12 | Shindengen Electric Mfg Co Ltd | Schottky barrier semiconductor device |
JP2011009797A (en) * | 2010-10-15 | 2011-01-13 | Sumitomo Electric Ind Ltd | Semiconductor device with schottky diode |
US8629526B2 (en) | 2011-03-24 | 2014-01-14 | Kabushiki Kaisha Toshiba | Semiconductor device |
CN103887346A (en) * | 2012-12-24 | 2014-06-25 | 比亚迪股份有限公司 | Schottky diode and manufacturing method thereof |
CN112310228A (en) * | 2019-07-29 | 2021-02-02 | 硅工厂股份有限公司 | Schottky barrier diode |
CN112909098A (en) * | 2021-02-24 | 2021-06-04 | 光华临港工程应用技术研发(上海)有限公司 | Schottky diode and preparation method thereof |
CN113130626A (en) * | 2021-03-26 | 2021-07-16 | 先之科半导体科技(东莞)有限公司 | High-power Schottky diode |
-
1999
- 1999-04-09 JP JP10215299A patent/JP3623687B2/en not_active Expired - Fee Related
Cited By (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002076370A (en) * | 2000-09-05 | 2002-03-15 | Fuji Electric Co Ltd | Super junction Schottky diode |
JP2002289881A (en) * | 2001-03-26 | 2002-10-04 | Denso Corp | Semiconductor device and method of manufacturing the same |
JP2008135592A (en) * | 2006-11-29 | 2008-06-12 | Shindengen Electric Mfg Co Ltd | Schottky barrier semiconductor device |
JP2011009797A (en) * | 2010-10-15 | 2011-01-13 | Sumitomo Electric Ind Ltd | Semiconductor device with schottky diode |
US8629526B2 (en) | 2011-03-24 | 2014-01-14 | Kabushiki Kaisha Toshiba | Semiconductor device |
CN103887346A (en) * | 2012-12-24 | 2014-06-25 | 比亚迪股份有限公司 | Schottky diode and manufacturing method thereof |
CN112310228A (en) * | 2019-07-29 | 2021-02-02 | 硅工厂股份有限公司 | Schottky barrier diode |
CN112310228B (en) * | 2019-07-29 | 2025-06-03 | 硅工厂股份有限公司 | Schottky Barrier Diode |
CN112909098A (en) * | 2021-02-24 | 2021-06-04 | 光华临港工程应用技术研发(上海)有限公司 | Schottky diode and preparation method thereof |
CN113130626A (en) * | 2021-03-26 | 2021-07-16 | 先之科半导体科技(东莞)有限公司 | High-power Schottky diode |
Also Published As
Publication number | Publication date |
---|---|
JP3623687B2 (en) | 2005-02-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7863682B2 (en) | SIC semiconductor having junction barrier Schottky diode | |
US7187054B2 (en) | Diode and method for manufacturing the same | |
US20040061195A1 (en) | Semiconductor device and manufacturing method thereof | |
US4899199A (en) | Schottky diode with titanium or like layer contacting the dielectric layer | |
JP2000049360A (en) | Semiconductor device | |
JP3623687B2 (en) | Schottky barrier diode and manufacturing method thereof | |
JP3987957B2 (en) | Semiconductor device and manufacturing method thereof | |
JP3489567B2 (en) | Semiconductor element | |
JP2006196652A (en) | SiC semiconductor device | |
JP3482959B2 (en) | Semiconductor element | |
JP3551154B2 (en) | Semiconductor element | |
JP2005005486A (en) | Silicon carbide semiconductor device | |
US7511316B2 (en) | Semiconductor device resistive to high voltage and capable of controlling leakage current | |
JP3581027B2 (en) | Schottky barrier semiconductor device | |
JP3947921B2 (en) | Semiconductor device having Schottky barrier | |
JP4383250B2 (en) | Schottky barrier diode and manufacturing method thereof | |
JPH0864845A (en) | Schottky barrier diode and fabrication thereof | |
JP3663301B2 (en) | Schottky barrier semiconductor device and manufacturing method thereof | |
JP4659490B2 (en) | Schottky barrier diode and manufacturing method thereof | |
JP3620344B2 (en) | Schottky barrier diode and manufacturing method thereof | |
JPH10125937A (en) | Schottky barrier semiconductor device | |
JP3622581B2 (en) | Manufacturing method of Schottky barrier diode | |
JP3653969B2 (en) | Manufacturing method of Schottky barrier diode | |
JPH09181335A (en) | Semiconductor device | |
JP4860146B2 (en) | Surge protection semiconductor device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Effective date: 20040907 Free format text: JAPANESE INTERMEDIATE CODE: A971007 |
|
A131 | Notification of reasons for refusal |
Effective date: 20040909 Free format text: JAPANESE INTERMEDIATE CODE: A131 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20041019 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20041119 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20041125 |
|
R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071203 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 4 Free format text: PAYMENT UNTIL: 20081203 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091203 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 5 Free format text: PAYMENT UNTIL: 20091203 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 6 Free format text: PAYMENT UNTIL: 20101203 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 6 Free format text: PAYMENT UNTIL: 20101203 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111203 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111203 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 8 Free format text: PAYMENT UNTIL: 20121203 |
|
LAPS | Cancellation because of no payment of annual fees |