JP2000286427A

JP2000286427A - 電気光学装置

Info

Publication number: JP2000286427A
Application number: JP2000064002A
Authority: JP
Inventors: Koyu Cho; 宏勇張; Toru Takayama; 徹高山; Mutsuo Yamamoto; 睦夫山本; Yasuhiko Takemura; 保彦竹村
Original assignee: Semiconductor Energy Laboratory Co Ltd
Current assignee: Semiconductor Energy Laboratory Co Ltd
Priority date: 1993-03-12
Filing date: 2000-03-08
Publication date: 2000-10-13
Anticipated expiration: 2020-03-08
Also published as: JP3316201B2

Abstract

(57)【要約】【課題】結晶性シリコンの活性層を有する薄膜トランジ
スタとアモルファスシリコンの活性層を有する薄膜トラ
ンジスタを有する電気光学装置を提供する。【解決手段】画素領域に形成された第１の薄膜トランジ
スタと、周辺回路領域に形成され、前記第１の薄膜トラ
ンジスタを駆動する第２の薄膜トランジスタとを有する
電気光学装置において、前記第１の薄膜トランジスタ
は、第１の半導体膜を有し、前記第２の薄膜トランジス
タは、第２の半導体膜を有し、前記第１の半導体膜は前
記第２の半導体膜より結晶性が低く、前記第２の半導体
膜の金属元素の濃度は1×１０¹⁷〜１×１０²⁰ｃｍ^-3で
あり、前記第１の半導体膜の金属元素の濃度は1×１０
¹⁷ｃｍ^-3未満であることを特徴とする電気光学装置であ
る。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、薄膜トランジスタ（Ｔ
ＦＴ）を複数個有する半導体回路および作製方法に関す
るものである。本発明によって作製される薄膜トランジ
スタは、ガラス等の絶縁基板上、単結晶シリコン等の半
導体基板上、いずれにも形成される。特に本発明は、モ
ノリシック型アクティブマトリクス回路（液晶ディスプ
レー等に使用される）のように、低速動作のマトリクス
回路と、それを駆動する高速動作の周辺回路を有する半
導体回路に関する。

【０００２】

【従来の技術】最近、絶縁基板上に、薄膜状の活性層
（活性領域ともいう）を有する絶縁ゲイト型の半導体装
置の研究がなされている。特に、薄膜状の絶縁ゲイトト
ランジスタ、いわゆる薄膜トランジスタ（ＴＦＴ）が熱
心に研究されている。これらは、透明な絶縁基板上に形
成され、マトリクス構造を有する液晶等の表示装置にお
いて、各画素の制御用に利用することや駆動回路に利用
することが目的であり、利用する半導体の材料・結晶状
態によって、アモルファスシリコンＴＦＴや結晶性シリ
コンＴＦＴというように区別されている。

【０００３】一般にアモルファス状態の半導体の電界移
動度は小さく、したがって、高速動作が要求されるＴＦ
Ｔには利用できない。また、アモルファスシリコンで
は、Ｐ型の電界移動度は著しく小さいので、Ｐチャネル
型のＴＦＴ（ＰＭＯＳのＴＦＴ）を作製することができ
ず、したがって、Ｎチャネル型ＴＦＴ（ＮＭＯＳのＴＦ
Ｔ）と組み合わせて、相補型のＭＯＳ回路（ＣＭＯＳ）
を形成することができない。

【０００４】しかしながら、アモルファス半導体によっ
て形成したＴＦＴはＯＦＦ電流が小さいという特徴を持
つ。そこで、液晶ディスプレーのアクティブマトリクス
の画素回路のトランジスタのように、それほどの高速動
作が要求されず、一方の導電型だけで十分であり、か
つ、電荷保持能力の高いＴＦＴが必要とされる用途に利
用されている。しかしながら、高速動作が要求される周
辺回路には利用できなかった。

【０００５】一方、結晶半導体は、アモルファス半導体
よりも電界移動度が大きく、したがって、高速動作が可
能である。結晶性シリコンでは、ＮＭＯＳのＴＦＴだけ
でなく、ＰＭＯＳのＴＦＴも同様に得られるのでＣＭＯ
Ｓ回路を形成することが可能で、例えば、アクティブマ
トリクス方式の液晶表示装置においては、アクティブマ
トリクス部分のみならず、周辺回路（ドライバー等）を
もＣＭＯＳの結晶性ＴＦＴで構成する、いわゆるモノリ
シック構造を有するものが知られている。

【０００６】しかしながら、結晶性シリコンＴＦＴはゲ
イトに電圧が印加されていないとき（非選択時）のリー
ク電流がアモルファスシリコンＴＦＴに比べて大きく、
液晶ディスプレーで使用するには、このリーク電流を補
うための補助容量を設け、さらにＴＦＴを２段直列にし
てリーク電流を減じるという手段が講じられた。

【０００７】図３には、液晶ディスプレーに用いられる
アクティブマトリクス回路のブロック図を示す。基板７
上には周辺ドライバー回路として、列デコーダー１、行
デコーダー２が設けられ、また、マトリクス領域３には
トランジスタとキャパシタからなる画素回路４が形成さ
れ、マトリクス領域と周辺回路とは、配線５、６によっ
て接続される。周辺回路に用いるＴＦＴは高速動作が、
また、画素回路に用いるＴＦＴは低リーク電流が要求さ
れたが、それらの特性は物理的に矛盾するものである
が、同一基板上に同一プロセスで形成することが求めら
れていた。

【０００８】通常、結晶性シリコンを得るには６００℃
程度の温度での長時間のアニールか、もしくは１０００
℃以上の高温でのアニールが必要であった。例えば、ア
モルファスシリコンＴＦＴの高いＯＦＦ抵抗を利用し、
なおかつ、同一基板上にモノリシックに高い移動度を有
するポリシリコンＴＦＴの周辺回路を形成しようとする
ことは上記のアニール工程においてアモルファスシリコ
ンが結晶化してしまうため不可能であった。

【０００９】

【発明が解決しようとする課題】本発明はこのような困
難な課題に対して解答を与えんとするものであるが、そ
のためにプロセスが複雑化し、歩留り低下やコスト上昇
を招くことは望ましくない。本発明の主旨とするところ
は、高移動度が要求されるＴＦＴと低リーク電流が要求
されるＴＦＴという２種類のＴＦＴを最小限のプロセス
の変更によって、量産性を維持しつつ、容易に作り分け
ることにある。

【００１０】

【課題を解決するための手段】本発明者の研究の結果、
実質的にアモルファス状態のシリコン被膜に微量の触媒
材料を添加することによって結晶化を促進させ、結晶化
温度を低下させ、結晶化時間を短縮できることが明らか
になった。触媒材料としては、ニッケル（Ｎｉ）、鉄
（Ｆｅ）、コバルト（Ｃｏ）、白金（Ｐｔ）の単体、も
しくはそれらの珪化物等の化合物が適している。具体的
には、これらの触媒元素を有する膜、粒子、クラスター
等をアモルファスシリコン膜の下、もしくは上に密着し
て形成し、あるいはイオン注入法等の方法によってアモ
ルファスシリコン膜中にこれらの触媒元素を導入し、そ
の後、これを適当な温度、典型的には５８０℃以下の温
度で熱アニールすることによって結晶化させることがで
きる。

【００１１】さらに化学的気相成長法（ＣＶＤ法）によ
ってアモルファスシリコン膜を形成する際には原料ガス
中に、また、スパッタリング等の物理的気相法でアモル
ファスシリコン膜を形成する際には、ターゲットや蒸着
源等の成膜材料中に、これらの触媒材料を添加しておい
てもよい。当然のことであるが、アニール温度が高いほ
ど結晶化時間は短いという関係がある。また、ニッケ
ル、鉄、コバルト、白金の濃度が大きいほど結晶化温度
が低く、結晶化時間が短いという関係がある。本発明人
の研究では、結晶化を進行させるには、これらのうちの
少なくとも１つの元素の濃度が１×１０¹⁷ｃｍ^-3以上、
好ましくは５×１０¹⁸ｃｍ^-3以上存在することが必要で
あることがわかった。

【００１２】なお、上記触媒材料はいずれもシリコンに
とっては好ましくない材料であるので、できるだけその
濃度が低いことが望まれる。本発明人の研究では、これ
らの触媒材料の濃度は合計して１×１０²⁰ｃｍ^-3を越え
ないことが望まれる。

【００１３】さらに、注目すべき事柄は、このような触
媒材料の存在しない領域では全く結晶化を進行させるこ
となく、アモルファス状態を維持できることである。例
えば、通常、このような触媒材料を有しない、典型的に
はその濃度が１×１０¹⁷ｃｍ ^-3以下、好ましくは１×１
０¹⁶ｃｍ^-3以下のアモルファスシリコンの結晶化は６０
０℃以上の温度で開始されるが、５８０℃以下では全く
進行しない。ただし、３００℃以上の雰囲気ではアモル
ファスシリコン中のダングリングボンドを中和するのに
必要な水素が離脱するので、良好な半導体特性を得るに
はアニールは水素雰囲気でおこなわれることが望まれ
る。

【００１４】本発明では、上記の触媒材料による結晶化
の特徴を生かして、アモルファスシリコン膜を形成し
て、一部を選択的に結晶化させて、アクティブマトリク
ス回路の周辺回路の結晶シリコンＴＦＴに用い、他のア
モルファス状態の部分をマトリクス領域（画素回路）の
アモルファスシリコンＴＦＴとして用いることを特徴と
する。この結果、低リーク電流と高速動作という矛盾す
るトランジスタを有する回路を同一基板上に同時に形成
することができる。以下に実施例を用いて、より詳細に
本発明を説明する。

【００１５】

【実施例】〔実施例１〕本実施例は同一基板上に実質
的に同一プロセスによって、結晶シリコンＴＦＴとアモ
ルファスシリコンＴＦＴを形成する例を示す。図１に本
実施例の作製工程の断面図を示す。まず、基板（コーニ
ング７０５９）１０上にスパッタリング法によって厚さ
２０００Åの酸化珪素の下地膜１１を形成した。さら
に、プラズマＣＶＤ法によって、厚さ５００〜１５００
Å、例えば１５００Åの真性（Ｉ型）のアモルファスシ
リコン膜１２を堆積した。連続して、スパッタリング法
によって、厚さ５〜２００Å、例えば２０Åの珪化ニッ
ケル膜（化学式ＮｉＳｉ_x、０．４≦ｘ≦２．５、例え
ば、ｘ＝２．０）１３を図に示すように選択的に形成し
た。（図１（Ａ））

【００１６】そして、これを水素還元雰囲気下（好まし
くは、水素の分圧が０．１〜１気圧）、５００℃で４時
間アニールして結晶化させた。この結果、珪化ニッケル
膜１３の下方のアモルファスシリコン膜は結晶化して結
晶シリコン膜１２ａとなった。一方、珪化ニッケル膜の
存在しなかった領域のシリコン膜はアモルファス状態の
まま（１２ｂ）であった。（図１（Ｂ））

【００１７】得られたシリコン膜をフォトリソグラフィ
ー法によってパターニングし、島状シリコン領域１４ａ
（結晶シリコン領域）および１４ｂ（アモルファスシリ
コン領域）を形成した。さらに、スパッタリング法によ
って厚さ１０００Åの酸化珪素膜１５をゲイト絶縁膜と
して堆積した。スパッタリングには、ターゲットとして
酸化珪素を用い、スパッタリング時の基板温度は２００
〜４００℃、例えば３５０℃、スパッタリング雰囲気は
酸素とアルゴンで、アルゴン／酸素＝０〜０．５、例え
ば０．１以下とした。引き続いて、減圧ＣＶＤ法によっ
て、厚さ６０００〜８０００Å、例えば６０００Åのシ
リコン膜（０．１〜２％の燐を含む）を堆積した。な
お、この酸化珪素とシリコン膜の成膜工程は連続的にお
こなうことが望ましい。そして、シリコン膜をパターニ
ングして、ゲイト電極１６ａ、１６ｂ、１６ｃを形成し
た。（図１（Ｃ））

【００１８】次に、プラズマドーピング法によって、シ
リコン領域にゲイト電極をマスクとして不純物（燐およ
びホウ素）を注入した。ドーピングガスとして、フォス
フィン（ＰＨ₃）およびジボラン（Ｂ₂Ｈ₆）を用い、
前者の場合は、加速電圧を６０〜９０ｋＶ、例えば８０
ｋＶ、後者の場合は、４０〜８０ｋＶ、例えば６５ｋＶ
とした。ドース量は１×１０¹⁵〜８×１０¹⁵ｃｍ^-2、例
えば、燐を２×１０¹⁵ｃｍ^-2、ホウ素を５×１０¹⁵とし
た。この結果、Ｐ型の不純物領域１７ａ、Ｎ型の不純物
領域１７ｂおよび１７ｃが形成された。なお、この際に
は、燐のドーピングの後に、ニッケルを１×１０¹³〜１
×１０¹⁵ｃｍ^-2、例えば５×１０¹⁴ｃｍ ^-2ドーピングし
た。（図１（Ｄ））

【００１９】その後、水素還元雰囲気中、５００℃で４
時間アニールすることによって、不純物を活性化させ
た。このとき、先に結晶化された領域１４ａにはニッケ
ルが拡散しているので、このアニールによって再結晶化
が容易に進行し、また、島状半導体領域１４ｂにおいて
も、燐のドーピングされた領域１７ｃにはニッケルも同
時にドーピングされているので、この程度のアニールで
も十分に結晶化した。こうして不純物領域１７ａ〜１７
ｃが活性化した。なお、アモルファスシリコンＴＦＴの
活性領域にはニッケルが存在しないので結晶化しなかっ
た。続いて、厚さ６０００Åの酸化珪素膜１８を層間絶
縁物としてプラズマＣＶＤ法によって形成し、これにコ
ンタクトホールを形成して、金属材料、例えば、窒化チ
タンとアルミニウムの多層膜によって結晶シリコンＴＦ
Ｔの電極・配線１９ａ、１９ｂ、１９ｃ、アモルファス
シリコンＴＦＴの電極・配線１９ｄ、１９ｅを形成し
た。最後に、１気圧の水素雰囲気で３５０℃、３０分の
アニールをおこなった。以上の工程によって半導体回路
が完成した。（図１（Ｅ））得られたＴＦＴの活性領域に含まれるニッケルの濃度を
２次イオン質量分析（ＳＩＭＳ）法によって測定したと
ころ、結晶シリコンＴＦＴでは、１×１０¹⁸〜５×１０
¹⁸ｃｍ^-3のニッケルが観測されたが、アモルファスシリ
コンではニッケルは測定限界（１×１０¹⁶ｃｍ^-3）以下
であった。

【００２０】〔実施例２〕本実施例は、結晶シリコン
ＴＦＴを周辺ドライバー回路に、また、アモルファスシ
リコンＴＦＴを画素回路に用いたものである。図２に本
実施例の作製工程の断面図を示す。基板（コーニング７
０５９）２０上にスパッタリングによって厚さ５００〜
２０００Å、例えば１０００Åのタンタル被膜を形成
し、これをパターニングしてアモルファスシリコンＴＦ
Ｔのゲイト電極配線２１を形成した。タンタルの配線の
周囲には、陽極酸化によって厚さ１０００〜３０００
Å、例えば１５００Åの陽極酸化膜２２を設けた。

【００２１】そして、スパッタリング法によって、厚さ
２０００Åの酸化珪素膜２３を形成した。この酸化珪素
膜２３は、アモルファスシリコンＴＦＴのゲイト絶縁膜
として機能すると同時に、結晶シリコンＴＦＴの下地絶
縁膜としても機能する。その後、プラズマＣＶＤ法によ
って、厚さ２００〜１５００Å、例えば５００Åのアモ
ルファスシリコン膜２４を堆積した。そして、アモルフ
ァスシリコン膜２４をフォトレジスト２５でマスクし
て、イオン注入法によって選択的にニッケルイオンを注
入し、ニッケルが１×１０¹⁸〜２×１０¹⁹ｃｍ^-3、例え
ば、５×１０¹⁸ｃｍ^-3だけ含まれるような領域２６を作
製した。

【００２２】この領域２６の深さは２００〜５００Åと
し、加速エネルギーはそれに合わせて最適なものを選択
した。また、結晶性シリコンＴＦＴにおいて活性領域と
なるべき領域にはニッケルが注入されないようにした。
ただし、チャネル長は２０μｍ以下、好ましくは１０μ
ｍ以下とした。それ以上のチャネル長では活性領域全体
を結晶化させることができなかった。（図２（Ａ））

【００２３】そして、０．１〜１気圧の水素雰囲気下、
５５０℃で８時間アニールして結晶化させた。この結晶
化工程によって、ニッケルの注入された領域はもちろ
ん、その領域に挟まれた領域やその周囲（図２（Ｂ）に
おいて２４ａで示す）も結晶化した。５５０℃、８時間
のアニールでは横方向に約１０μｍの結晶化が進行し
た。一方、ニッケルが注入されなかった領域２４ｂはア
モルファス状態のままであった。（図２（Ｂ））

【００２４】その後、このシリコン膜をパターニングし
て、島状シリコン領域２７ａ（結晶シリコン領域）およ
び２７ｂ（アモルファスシリコン領域）を形成した。さ
らに、テトラ・エトキシ・シラン（Ｓｉ（ＯＣ₂Ｈ₅）
₄、ＴＥＯＳ）と酸素を原料として、プラズマＣＶＤ法
によって結晶シリコンＴＦＴのゲイト絶縁膜として、厚
さ１０００Åの酸化珪素２８を形成した。原料には、上
記ガスに加えて、トリクロロエチレン（Ｃ₂ＨＣｌ₃）
を用いた。成膜前にチャンバーに酸素を４００ＳＣＣＭ
流し、基板温度３００℃、全圧５Ｐａ、ＲＦパワー１５
０Ｗでプラズマを発生させ、この状態を１０分保った。
その後、チャンバーに酸素３００ＳＣＣＭ、ＴＥＯＳを
１５ＳＣＣＭ、トリクロロエチレンを２ＳＣＣＭを導入
して、酸化珪素膜の成膜をおこなった。基板温度、ＲＦ
パワー、全圧は、それぞれ３００℃、７５Ｗ、５Ｐａで
あった。成膜完了後、チャンバーに１００Ｔｏｒｒの水
素を導入し、３５０℃で３５分の水素アニールをおこな
った。

【００２５】引き続いて、スパッタリング法によって、
厚さ６０００〜８０００Å、例えば６０００Åのアルミ
ニウム膜（２％のシリコンを含む）を堆積した。アルミ
ニウムの代わりにタンタル、チタン、タングステン、モ
リブテンでもよい。なお、この酸化珪素２８とアルミニ
ウム膜の成膜工程は連続的におこなうことが望ましい。
そして、アルミニウム膜をパターニングして、ＴＦＴの
ゲイト電極２９ａ、２９ｂを形成した。さらに、このア
ルミニウム配線の表面を陽極酸化して、表面に酸化物層
を形成した。陽極酸化は、酒石酸の１〜５％エチレング
リコール溶液中でおこなった。得られた酸化物層の厚さ
は２０００Åであった。また、裏面からの露光によっ
て、アモルファスシリコンＴＦＴのシリコン上にゲイト
電極２１に自己整合的にフォトレジストのマスク３０を
形成した。（図２（Ｃ））

【００２６】次に、プラズマドーピング法によって、シ
リコン領域に不純物（燐）を注入した。ドーピングガス
として、フォスフィン（ＰＨ₃）を用い、加速電圧を６
０〜９０ｋＶ、例えば８０ｋＶとした。ドース量は１×
１０¹⁵〜８×１０¹⁵ｃｍ^-2、例えば、２×１０¹⁵ｃｍ^-2
とした。このようにしてＮ型の不純物領域３１ａおよび
３１ｃを形成した。さらに、今度は左側の結晶シリコン
ＴＦＴ（Ｎチャネル型ＴＦＴ）およびアモルファスシリ
コンＴＦＴ（マトリクス領域）をフォトレジストでマス
クして、再び、プラズマドーピング法で右側の結晶シリ
コンＴＦＴ（ＰチャネルＴＦＴ）のシリコン領域に不純
物（ホウ素）を注入した。ドーピングガスとして、ジボ
ラン（Ｂ₂Ｈ₆）を用い、加速電圧を５０〜８０ｋＶ、
例えば６５ｋＶとした。ドース量は１×１０¹⁵〜８×１
０¹⁵ｃｍ^-2、例えば、先に注入された燐より多い５×１
０¹⁵ｃｍ^-2とした。このようにしてＰ型の不純物領域３
１ｂを形成した。

【００２７】その後、レーザーアニール法によって不純
物の活性化をおこなった。レーザーとしてはＫｒＦエキ
シマーレーザー（波長２４８ｎｍ、パルス幅２０ｎｓｅ
ｃ）を用いたが、その他のレーザー、例えば、ＸｅＦエ
キシマーレーザー（波長３５３ｎｍ）、ＸｅＣｌエキシ
マーレーザー（波長３０８ｎｍ）、ＡｒＦエキシマーレ
ーザー（波長１９３ｎｍ）等を用いてもよい。レーザー
のエネルギー密度は、２００〜４００ｍＪ／ｃｍ²、例
えば２５０ｍＪ／ｃｍ²とし、１か所につき２〜１０シ
ョット、例えば２ショット照射した。レーザー照射時
に、基板を２００〜４５０℃程度に加熱してもよい。基
板を加熱した場合には最適なレーザーエネルギー密度が
温度によって変わることに注意しなければならない。な
お、アモルファスシリコンＴＦＴの活性領域は、その上
にマスク３０が存在するため結晶化しなかった。この結
果、結晶シリコンＴＦＴの不純物領域３１ａ、３１ｂお
よびアモルファスシリコンＴＦＴの不純物領域３１ｃが
活性化された。（図２（Ｄ））

【００２８】続いて、層間絶縁物として厚さ２０００Å
の酸化珪素膜３２をＴＥＯＳを原料とするプラズマＣＶ
Ｄ法によって形成し、さらに、スパッタリング法によっ
て、厚さ５００〜１０００Å、例えば８００Åのインジ
ウム錫酸化膜（ＩＴＯ）を堆積した。そして、これをエ
ッチングして画素電極３３を形成した。さらに、層間絶
縁物３２ににコンタクトホールを形成して、金属材料、
例えば、窒化チタンとアルミニウムの多層膜によって結
晶シリコンＴＦＴ（周辺ドライバー回路）のソース、ド
レイン電極・配線３４ａ、３４ｂ、３４ｃおよびアモル
ファスシリコンＴＦＴ（画素回路）の電極・配線３４
ｄ、３４ｅを形成した。以上の工程によって半導体回路
が完成した。（図２（Ｅ））

【００２９】作製された半導体回路において、結晶シリ
コンＴＦＴ（周辺ドライバー回路）の特性は従来の６０
０℃のアニールによって結晶化する工程によって作製さ
れたものとは何ら劣るところはなかった。例えば、本実
施例によって作成したシフトレジスタは、ドレイン電圧
１５Ｖで１１ＭＨｚ、１７Ｖで１６ＭＨｚの動作を確認
できた。また、信頼性の試験においても従来のものとの
差を見出せなかった。さらに、アモルファスシリコンＴ
ＦＴ（画素回路）の特性に関しては、リーク電流は１０
^-13Ａ以下であった。

【００３０】

【発明の効果】本発明によって、同一基板上に、同一プ
ロセスによって、高速動作が可能な結晶性シリコンＴＦ
Ｔと低リーク電流を特徴とするアモルファスシリコンＴ
ＦＴを形成することができた。これを液晶ディスプレー
に応用した場合には、量産性の向上と特性の改善が図ら
れる。

【００３１】また、本発明は、例えば、５００℃という
ような低温、かつ、４時間という短時間でシリコンの結
晶化をおこなうことによっても、スループットを向上さ
せることができる。加えて、従来、６００℃以上のプロ
セスを採用した場合にはガラス基板の縮みやソリが歩留
り低下の原因として問題となっていたが、本発明を利用
することによってそのような問題点は一気に解消してし
まう。

【００３２】このことは、大面積の基板を一度に処理で
きることを意味するものである。すなわち、大面積基板
を処理することによって、１枚の基板から多くの半導体
回路（的理楠回路等）を切りだすことによって単価を大
幅に低下させることができる。このように本発明は工業
上有益な発明である。

【図面の簡単な説明】

【図１】実施例１の作製工程断面図を示す。

【図２】実施例２の作製工程断面図を示す。

【図３】モノリシック型アクティブマトリクス回路
の構成例を示す。

【符号の説明】

１０・・・基板１１・・・下地絶縁膜（酸化珪素）１２・・・アモルファスシリコン膜１３・・・珪化ニッケル膜１４・・・島状シリコン領域１５・・・ゲイト絶縁膜（酸化珪素）１６・・・ゲイト電極（燐ドープされたシリコン）１７・・・ソース、ドレイン領域１８・・・層間絶縁物１９・・・金属配線・電極（窒化チタン／アルミニウ
ム）

───────────────────────────────────────────────────── フロントページの続き (72)発明者竹村保彦神奈川県厚木市長谷398番地株式会社半導体エネルギー研究所内

Claims

【特許請求の範囲】

【請求項１】画素領域に形成された第１の薄膜トランジ
スタと、周辺回路領域に形成され、前記第１の薄膜トランジスタ
を駆動する第２の薄膜トランジスタとを有する電気光学
装置において、前記第１の薄膜トランジスタは、ゲート電極と、前記ゲ
ート電極上に形成されたゲート絶縁膜と、前記ゲート絶
縁膜上に形成された第１の半導体膜とを有し、前記第２の薄膜トランジスタは、第２の半導体膜と、前
記第２の半導体膜に隣接するゲート絶縁膜と、前記第２
の半導体膜に隣接するゲート電極とを有し、前記第１の半導体膜は前記第２の半導体膜より結晶性が
低く、前記第２の半導体膜の金属元素の濃度は1×１０¹⁷〜１
×１０²⁰ｃｍ^-3であり、前記第１の半導体膜の金属元素の濃度は1×１０¹⁷ｃｍ
^-3未満であることを特徴とする電気光学装置。
【請求項２】請求項１において、前記第１の半導体膜はアモルファスシリコン膜であるこ
とを特徴とする電気光学装置。
【請求項３】請求項１又は２において、前記第２の半導体膜は、結晶性シリコン膜であることを
特徴とする電気光学装置。
【請求項４】請求項１において、前記第１の半導体膜は、ソースとドレインと前記ソース
及びドレインの間に位置するチャネル形成領域とを有
し、前記ソース領域とドレイン領域は前記ゲート電極によっ
て自己整合的に形成されていることを特徴とする電気光
学装置。
【請求項５】請求項１において、前記第２の薄膜トランジスタのゲート電極は前記第２の
半導体膜上に位置することを特徴とする電気光学装置。
【請求項６】画素回路領域に形成された第１の薄膜トラ
ンジスタと、周辺回路領域に形成され、前記第１の薄膜トランジスタ
を駆動する第２の薄膜トランジスタとを有する電気光学
装置において、前記第１の薄膜トランジスタは、ゲート電極と、前記ゲ
ート電極上に形成されたゲート絶縁膜と、前記ゲート絶
縁膜上に形成された第１の半導体膜とを有し、前記第２の薄膜トランジスタは、第２の半導体膜と、前
記第２の半導体膜に隣接するゲート絶縁膜と、前記第２
の半導体膜に隣接するゲート電極とを有し、前記第２の半導体膜中の結晶化を助長する金属元素の濃
度は1×１０¹⁷〜１×１０²⁰ｃｍ^-3であり、前記第１の半導体膜は、結晶化を助長する元素はドープ
されておらず、前記第１の半導体膜の金属元素の濃度は1×１０¹⁷ｃｍ
^-3未満であることを特徴とする電気光学装置。
【請求項７】請求項６において、前記金属元素は、ニッ
ケル、鉄、コバルト、白金のいずれか一つであることを特徴とする電気光学装置。
【請求項８】請求項６において、前記第１の半導体膜は、ソースとドレインと前記ソース
及びドレインの間に位置するチャネル形成領域とを有
し、前記ソース領域とドレイン領域は前記ゲート電極によっ
て自己整合的に形成されていることを特徴とする電気光
学装置。
【請求項９】請求項６において、前記第２の薄膜トランジスタのゲート電極は前記第２の
半導体膜上に位置することを特徴とする電気光学装置。