JP2000276073A - Plane display device - Google Patents
Plane display deviceInfo
- Publication number
- JP2000276073A JP2000276073A JP8281299A JP8281299A JP2000276073A JP 2000276073 A JP2000276073 A JP 2000276073A JP 8281299 A JP8281299 A JP 8281299A JP 8281299 A JP8281299 A JP 8281299A JP 2000276073 A JP2000276073 A JP 2000276073A
- Authority
- JP
- Japan
- Prior art keywords
- signal line
- signal
- color
- pad
- pads
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Liquid Crystal (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
Description
【0001】[0001]
【発明の属する技術分野】本発明は、平面表示装置に関
する。特には、高精細な画像表示を行うアクティブマト
リクス型の液晶表示装置に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a flat panel display. In particular, the present invention relates to an active matrix liquid crystal display device for displaying a high-definition image.
【0002】[0002]
【従来の技術】液晶表示装置等の平面表示装置は、一般
に、表示パネルを構成する絶縁基板上に、画像を表示す
る画素領域と、この外側の接続用周縁部とを備え、この
接続用周縁部には、駆動回路部及び外部入力配線が形成
される。2. Description of the Related Art A flat display device such as a liquid crystal display device generally includes, on an insulating substrate constituting a display panel, a pixel region for displaying an image and a connection peripheral portion outside the pixel region. In the section, a drive circuit section and an external input wiring are formed.
【0003】接続用周縁部に駆動回路部を形成する方式
として、例えば、絶縁基板上に、ACF(異方性導電
膜)等の接続部材を介して駆動ICチップを直接実装す
る、いわゆるチップオングラス(COG)方式がある。
このCOG方式であると、表示パネル周縁部の画像非表
示領域の割合を少なくするとともに、平面表示装置の部
品及び組立コストを低減することができる。[0003] As a method of forming a drive circuit portion on a peripheral portion for connection, for example, a so-called chip-on-chip, in which a drive IC chip is directly mounted on an insulating substrate via a connection member such as an ACF (anisotropic conductive film). There is a glass (COG) method.
According to the COG method, the ratio of the image non-display area at the periphery of the display panel can be reduced, and the parts and assembly costs of the flat panel display device can be reduced.
【0004】平面表示装置の製造工程においては、接続
用周縁部に駆動回路部等を実装する前に、配線間の短
絡、画素欠陥や表示ムラ等の不良を検出するために、画
像パターンを表示させる出画検査を行うことがある。表
示パネルに欠陥があるまま、駆動回路部等の実装を行う
と、実装作業がむだになる他、駆動回路部等を引き剥が
す際に駆動回路部が損傷するといった問題もあるからで
ある。In the manufacturing process of a flat display device, an image pattern is displayed before a drive circuit portion or the like is mounted on a peripheral portion for connection in order to detect a short-circuit between wirings, a defect such as a pixel defect or a display unevenness. May be performed. This is because, if the drive circuit unit and the like are mounted while the display panel has a defect, the mounting operation is wasted, and the drive circuit unit is damaged when the drive circuit unit and the like are peeled off.
【0005】出画検査により欠陥が検出されたならば、
場合によっては、さらに精密な検査が行われる。TFT
(薄膜トランジスタ)をスイッチング素子として用いる
アクティブマトリクス型液晶表示装置の場合、さらに、
走査線または信号線の断線や交差部分の短絡あるいはT
FTの良否等が検出される。If a defect is detected by the image output inspection,
In some cases, a more detailed inspection is performed. TFT
In the case of an active matrix type liquid crystal display device using a (thin film transistor) as a switching element,
Disconnection of scanning line or signal line, short circuit at intersection, or T
The quality of the FT is detected.
【0006】このような検査を行うためには、接続用周
縁部上の各信号入力パッドに、検査装置の検査プローブ
を接触させる必要がある。特に、出画検査を行うために
は、接続用周縁部に配列される各信号入力パッドに対し
て、対応する検査プローブをそれぞれ接触させて、検査
装置の画像パターン出力系統との充分な電気的な導通を
とる必要がある。In order to perform such an inspection, it is necessary to bring an inspection probe of an inspection apparatus into contact with each signal input pad on the peripheral edge for connection. In particular, in order to perform an image output inspection, a corresponding inspection probe is brought into contact with each of the signal input pads arranged on the peripheral portion for connection, and a sufficient electrical connection with the image pattern output system of the inspection apparatus is made. Continuity is required.
【0007】[0007]
【発明が解決しようとする課題】ところが、近年、平面
表示装置の高精細化が進むにつれて、信号入力パッドの
配列ピッチ、及び、信号入力パッド間の間隔が非常に狭
小となって来た。そのため、検査プローブの作成には非
常に精密な加工が要求されることとなり、検査装置のコ
ストの大幅な上昇と信頼性の低下につながっていた。ま
た、検査工程における位置合わせにもかなりの精度が要
求されることとなり、工程負担の増加、または、精密な
位置合わせ装置の組み込みによる検査装置のコスト上昇
を招いていた。However, in recent years, as the definition of the flat display device has been advanced, the arrangement pitch of the signal input pads and the interval between the signal input pads have become very narrow. Therefore, the production of the inspection probe requires extremely precise processing, which has led to a significant increase in the cost of the inspection apparatus and a decrease in reliability. In addition, considerable accuracy is required for the alignment in the inspection process, resulting in an increase in the process load or an increase in the cost of the inspection device due to the incorporation of a precise alignment device.
【0008】本発明は、上記問題点に鑑みなされたもの
であり、表示パネルの周縁部に駆動回路部を実装する平
面表示装置において、この実装の前の表示パネルの検査
工程における装置負担及び工程負担を軽減できる平面表
示装置を提供するものである。SUMMARY OF THE INVENTION The present invention has been made in view of the above problems, and in a flat panel display device having a driving circuit portion mounted on a peripheral portion of the display panel, a device load and a process in an inspection process of the display panel before the mounting are performed. An object of the present invention is to provide a flat display device which can reduce a load.
【0009】[0009]
【課題を解決するための手段】請求項1の発明の平面表
示装置においては、複数の走査線およびこの走査線に交
差する複数の信号線と、その交差点に画素電極がマトリ
クス状に配列されて成る画像表示領域と、駆動回路部か
ら前記複数の信号線にぞれぞれ駆動入力信号を供給する
ための複数の信号線パッド、及び、他の駆動回路部から
前記複数の走査線にそれぞれ駆動入力信号を供給するた
めの複数の走査線パッドが配列された周縁接続領域と、
を絶縁基板上に備える平面表示装置において、前記複数
の信号線パッドのうち、第1の色を出力するための映像
信号に関する信号線パッドと、第2の色を出力するため
の映像信号に関する信号線パッドとが互いに隣接し、前
記第1の色の出力に係る複数の信号線パッドが一の列を
なすように配置され、前記第2の色の出力に係る複数の
信号線パッドが他の列をなすように配置されたことを特
徴とする。In the flat display device according to the present invention, a plurality of scanning lines, a plurality of signal lines intersecting the scanning lines, and pixel electrodes are arranged in a matrix at the intersections. An image display area, a plurality of signal line pads for supplying a drive input signal to each of the plurality of signal lines from the drive circuit unit, and a plurality of scan lines from the other drive circuit unit. A peripheral connection region where a plurality of scanning line pads for supplying an input signal are arranged,
A signal line pad for a video signal for outputting a first color, and a signal for a video signal for outputting a second color, among the plurality of signal line pads. A plurality of signal line pads related to the output of the first color are arranged adjacent to each other, and a plurality of signal line pads related to the output of the second color are arranged in a row. It is characterized by being arranged in a row.
【0010】上記構成により、表示パネルの検査工程に
おける装置負担及び工程負担を軽減できる。特に、さほ
どの精密加工を要しない簡易な検査装置でもって、出画
検査を行うことができる。According to the above configuration, the load on the apparatus and the load on the process of inspecting the display panel can be reduced. In particular, the image output inspection can be performed with a simple inspection apparatus that does not require much precision processing.
【0011】[0011]
【発明の実施の形態】本発明の実施例の平面表示装置に
ついて図1を用いて説明する。図1には、実施例の平面
表示装置の要部すなわち信号入力パッドの配列について
模式的に示す。DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS A flat panel display according to an embodiment of the present invention will be described with reference to FIG. FIG. 1 schematically shows an essential part of the flat display device of the embodiment, that is, an arrangement of signal input pads.
【0012】平面表示装置10は、COG方式のアクテ
ィブマトリクス型液晶表示装置であり、アレイ基板3と
対向基板35とが、図示しないが配向膜及び液晶層を介
して組み合わされてなる。平面表示装置10は、高精細
表示が可能な、対角10.4インチのSVGA型であ
る。The flat display device 10 is an active matrix type liquid crystal display device of a COG system, and is formed by combining an array substrate 3 and a counter substrate 35 via an alignment film and a liquid crystal layer (not shown). The flat display device 10 is a 10.4 inch diagonal SVGA type capable of high definition display.
【0013】アレイ基板3においては、ガラス基板上
に、上層の金属配線パターンからなる2400本の信号
線と、下層の金属配線パターンからなる600本の走査
線とが絶縁膜を介して格子状に配置され、格子の各マス
目に相当する領域に透明導電膜として例えばITO(Ind
ium-Tin-Oxide)からなる画素電極が配される。そして、
格子の各交点部分には、各画素電極を制御するスイッチ
ング素子が配置され、TFTのゲート電極は走査線に、
ドレイン電極は信号線にそれぞれ電気的に接続され、さ
らにソース電極は画素電極に電気的に接続されている。In the array substrate 3, 2400 signal lines composed of an upper metal wiring pattern and 600 scanning lines composed of a lower metal wiring pattern are formed in a grid pattern on a glass substrate via an insulating film. For example, ITO (Ind) is disposed as a transparent conductive film in a region corresponding to each grid of the lattice.
A pixel electrode made of ium-tin-oxide is disposed. And
At each intersection of the grid, a switching element for controlling each pixel electrode is arranged, and the gate electrode of the TFT is connected to the scanning line.
The drain electrode is electrically connected to the signal line, and the source electrode is electrically connected to the pixel electrode.
【0014】対向基板35においては、ガラス基板上に
カラーフィルタ層、及び透明導電膜として例えばITO
から成る対向電極が配置される。このカラーフィルタ層
においては、一の信号線により駆動される画素電極に対
応してレッド(R)の色部が割り当てられ、隣接する信
号線により駆動される画素電極に対応してグリーン
(G)の色部が割り当てられ、さらに他の隣接する信号
線により駆動される画素電極に対応してブルー(B)の
色部が割り当てられる。すなわちカラーフィルタ層は信
号線に沿ってストライプ状に塗り分け形成されている。In the counter substrate 35, a color filter layer and a transparent conductive film such as ITO are formed on a glass substrate.
Is disposed. In this color filter layer, a red (R) color portion is assigned to a pixel electrode driven by one signal line, and a green (G) color is assigned to a pixel electrode driven by an adjacent signal line. , And a blue (B) color portion corresponding to a pixel electrode driven by another adjacent signal line. That is, the color filter layers are separately formed in stripes along the signal lines.
【0015】アレイ基板3は、対向基板35よりも大き
く形成されて、一長辺(X端辺3a)側に突き出した部
分が、信号線への駆動入力のための棚状接続部31を形
成し、一短辺(Y端辺3b)側に突き出した部分が、走
査線への駆動入力のための棚状接続部32を形成してい
る。The array substrate 3 is formed to be larger than the counter substrate 35, and a portion protruding toward one long side (X end side 3a) forms a shelf-like connecting portion 31 for driving input to a signal line. The portion protruding toward one short side (Y end side 3b) forms a shelf-shaped connection portion 32 for driving input to a scanning line.
【0016】X端辺3a側の棚状接続部31には、信号
線駆動用の複数の駆動ICチップ4がフェースダウン実
装され、各駆動ICチップ4から、複数の信号線へと駆
動信号の供給が行われる。すなわち、駆動ICチップ4
の下面の出力バンプ41と、信号線からの引き出し配線
33の先端部に形成される信号線パッド1とが異方性導
電フィルム(ACF)または異方性導電樹脂を用いて電
気的に接続される。A plurality of drive IC chips 4 for driving signal lines are mounted face-down on the shelf-like connection portion 31 on the X end side 3a side, and drive signals are transmitted from each drive IC chip 4 to a plurality of signal lines. Feeding takes place. That is, the driving IC chip 4
The output bumps 41 on the lower surface of the device and the signal line pad 1 formed at the tip of the lead 33 from the signal line are electrically connected using an anisotropic conductive film (ACF) or an anisotropic conductive resin. You.
【0017】一方、Y端辺3b側の棚状接続部32に
は、一つまたは複数の走査線側駆動ICチップ45がフ
ェースダウン実装され、同様に、下面の出力バンプ46
と走査線からの引き出し配線34の先端部に形成される
信号線パッド2とが電気的に接続されるる。On the other hand, one or a plurality of scanning line side driving IC chips 45 are mounted face-down on the shelf-like connection portion 32 on the Y end side 3b side, and the output bumps 46 on the lower surface are similarly mounted.
Is electrically connected to the signal line pad 2 formed at the tip of the wiring 34 extending from the scanning line.
【0018】なお、図には示さないが、各棚状接続部3
1,32には、外部駆動入力装置から各駆動ICチップ
4,45への駆動入力を行うための、入力用フレキシブ
ルプリント配線(FPC)、及びIC−FPC間パター
ン配線が配置される。IC−FPC間パターン配線は、
入力用FPCと各駆動ICチップ4との間を電気的に接
続するものであり、入力パッド1,2と同時に形成され
る。Although not shown in the figure, each shelf-like connecting portion 3
In 1 and 32, an input flexible printed wiring (FPC) and an IC-FPC pattern wiring for inputting a drive from the external drive input device to each of the drive IC chips 4 and 45 are arranged. IC-FPC pattern wiring
The FPC for input is electrically connected to each drive IC chip 4 and is formed simultaneously with the input pads 1 and 2.
【0019】平面表示装置の作動、すなわち画像表示は
次のように行われる。各走査線が、走査線駆動ICチッ
プ45からのアドレス信号により順次走査駆動されて、
この走査線に対応する各TFTが導通可能となる。一
方、信号線には、この走査線の走査と同期して、画像デ
ータに基づく映像信号が信号線駆動ICチップ4から供
給される。The operation of the flat display device, that is, the image display is performed as follows. Each scanning line is sequentially scanned and driven by an address signal from the scanning line driving IC chip 45,
Each TFT corresponding to this scanning line becomes conductive. On the other hand, a video signal based on image data is supplied from the signal line driving IC chip 4 to the signal line in synchronization with the scanning of the scanning line.
【0020】図1に示すように、一の駆動ICチップ4
に対応する信号線パッド1は、隣り合う3個1−R,1
−G,1−Bが基板外側の列、中間の列、及び基板内側
の列にそれぞれ位置するように、3段に、それぞれ段違
いに配置される。詳しくは、ブルーに着色された画素に
映像信号を入力する信号線パッド1−Bが基板外側の
列、その隣の、グリーンに着色された画素に映像信号を
入力する信号線パッド1−Gが中間の列、さらに隣の、
レッドに着色された画素に映像信号を入力する信号線パ
ッド1−Rが基板内側の列に位置する。As shown in FIG. 1, one driving IC chip 4
Are three adjacent signal lines 1-R, 1
-G and 1-B are arranged in three steps so that they are located in the outer row, the middle row, and the inner row, respectively. Specifically, a signal line pad 1-B for inputting a video signal to a pixel colored blue is a column outside the substrate, and a signal line pad 1-G for inputting a video signal to a pixel colored green is arranged next to the column. Middle row, next to it,
A signal line pad 1-R for inputting a video signal to a pixel colored red is located in a row inside the substrate.
【0021】このように、信号入力パッド1は、パッド
群の一端から、基板外側→中間→基板内側→基板外側→
中間→…と順次列を違えて配置されるとともに、出力に
係る色ごとの列に分けられている。すなわち、レッドの
色出力に係る複数の信号線パッド1−Rが基板内側の列
の中にまとめられており、グリーンの色出力に係る複数
の信号線パッド1−Gが中間の列中に、ブルーの色出力
に係る複数の信号線パッド1−Bが基板外側の列中にま
とめられている。As described above, the signal input pad 1 is moved from one end of the pad group to the outside of the board → the middle → the inside of the board → the outside of the board →
The columns are arranged sequentially in the order of middle →..., And are also divided into columns for each color related to output. That is, a plurality of signal line pads 1-R for red color output are grouped in a row inside the substrate, and a plurality of signal line pads 1-G for green color output are grouped in an intermediate row. A plurality of signal line pads 1-B related to blue color output are arranged in a row outside the substrate.
【0022】このように、信号線パッド1が順次段違い
に配置されるので、図に示すように、入力パッド1の幅
(引き出し線の直交方向の寸法)を、引き出し線33の
ピッチPの半分程度、または、より大きいものとするこ
とができる。または、入力パッド1と隣の配線パターン
とのマージンを、引き出し線33のピッチPと同程度、
または、より大きいものとすることができる。図示の例
では、略正方形である入力パッドの幅Wが引き出し線3
3のピッチPと略同一であり、入力パッド1と両隣の引
き込み線33との間隔が引き出し線のピッチPの約半分
である。また、隣り合う入力パッド1間の間隔は、パッ
ド幅Wと同程度である。As described above, since the signal line pads 1 are sequentially arranged stepwise, as shown in the figure, the width of the input pad 1 (the dimension in the direction perpendicular to the lead lines) is set to half of the pitch P of the lead lines 33. It can be of degree or greater. Alternatively, the margin between the input pad 1 and the adjacent wiring pattern is set to be substantially the same as the pitch P of the lead lines 33,
Or it can be larger. In the illustrated example, the width W of the input pad, which is substantially square, is
3, the pitch between the input pad 1 and the adjacent lead-in lines 33 is about half the pitch P of the lead lines. The interval between adjacent input pads 1 is substantially equal to the pad width W.
【0023】したがって、画像表示の高精細化にともな
い信号線間のピッチが狭小となった場合にも、検査プロ
ーブとしてサイズの大きいものを用いることができる。
また、ブルー、グリーン、及びレッドのパッドがそれぞ
れ列をなすように配列されているため、出画検査の際、
後述のように、検査信号供給用PCB(プリント配線基
板)5の3本の帯状の出力端子51−R,51−G,5
1−Bから複数の信号線パッド1に一括して入力を行う
ことができる。Therefore, even when the pitch between the signal lines is narrowed due to the high definition of the image display, a large-sized inspection probe can be used.
In addition, because the blue, green, and red pads are arranged in rows,
As described later, three strip-shaped output terminals 51-R, 51-G, and 5 of the inspection signal supply PCB (printed wiring board) 5
1-B, input can be collectively performed to a plurality of signal line pads 1.
【0024】一方、図1の右端部に示すように、走査線
入力パッド2は、隣り合う2個がそれぞれ基板外側の列
及び基板内側の列に位置するように、2段に、段違いに
配置される。このような配列により、信号線パッド1の
場合と同様に、引き出し線34のピッチに比べての、入
力パッド2の幅、または入力パッド2と隣の配線パター
ンとのマージンを大きくとることができる。On the other hand, as shown at the right end of FIG. 1, the scanning line input pads 2 are arranged in two steps so that two adjacent ones are located in a row outside the substrate and a row inside the substrate, respectively. Is done. With such an arrangement, as in the case of the signal line pad 1, the width of the input pad 2 or the margin between the input pad 2 and the adjacent wiring pattern can be made larger than the pitch of the lead lines 34. .
【0025】次に、出画検査について図2を用いて説明
する。Next, the image output inspection will be described with reference to FIG.
【0026】出画検査は、平面表示装置の表示パネルに
駆動ICチップ4,45等が実装される前に行われる。
図2は、出画検査のために、信号線パッド1及び走査線
パッド2に対して、出画検査信号入力用PCB5,55
の端子面をあてがう様子を模式的に示す。The image output inspection is performed before the driving IC chips 4, 45 and the like are mounted on the display panel of the flat panel display.
FIG. 2 shows output inspection signal input PCBs 5, 55 for signal line pad 1 and scanning line pad 2 for image output inspection.
2 schematically shows how the terminal surface of FIG.
【0027】信号線パッド1に出画検査信号を入力する
信号線検査信号入力用PCB5は帯状であり、その下面
には、その長さ方向に3本の帯状の信号供給用端子51
が備えられる。これら信号供給用端子51−R,51−
G,51−Bは、それぞれ、レッド、グリーン及びブル
ーの色出力に係る複数の信号線パッド1−R,1−G,
1−Bに一括してレッド、グリーン及びブルーの各画像
信号を供給するためのものである。The signal line inspection signal input PCB 5 for inputting an image output inspection signal to the signal line pad 1 is band-shaped, and has three band-shaped signal supply terminals 51 on its lower surface in its length direction.
Is provided. These signal supply terminals 51-R, 51-
G, 51-B are a plurality of signal line pads 1-R, 1-G, respectively, for red, green, and blue color outputs.
1-B to supply red, green, and blue image signals collectively.
【0028】出画検査を行う際、信号供給用端子51−
Rは、導電ゴムを介して、レッドの色出力に係る複数の
信号線パッド1−R上に押圧されて電気的に接続され
る。そのため、この出画検査の際には、複数のレッドの
信号線パッド1−Rに同一の画像信号が供給される。信
号供給用端子51−Gとグリーンの色出力に係る複数の
信号線パッド1−Gとの接続についても、また、信号供
給用端子51−Bとブルーの色出力に係る複数の信号線
パッド1−Bとの接続についても同様である。When performing the image output inspection, the signal supply terminal 51-
R is pressed and electrically connected to a plurality of signal line pads 1-R for red color output via conductive rubber. Therefore, during the image output inspection, the same image signal is supplied to the plurality of red signal line pads 1-R. Regarding the connection between the signal supply terminal 51-G and the plurality of signal line pads 1-G for the green color output, the signal supply terminal 51-B and the plurality of signal line pads 1 for the blue color output are also connected. The same applies to the connection with -B.
【0029】一方、帯状の走査線検査信号入力用PCB
55の下面には、その長さ方向に2本の帯状の信号供給
用端子56が備えられる。一方の信号供給用端子56−
inは基板外側の列の走査線パッド2−in上に、他方の信
号供給用端子56−outは基板内側の列の走査線パッド
2−out上に、導電ゴムを介して押圧されて電気的に接
続される。そのため、一端から奇数番目に位置する複数
の走査線と、偶数番目に位置する複数の走査線とに別個
に走査信号の供給又はその停止を行うことができる。例
えば、奇数番目に位置する走査線のみに走査信号を供給
し、偶数番目に位置する走査線には走査信号の供給を止
めておくことができる。すなわち、1本置きの走査線に
係る画素のみ「点灯」することができるので、欠陥の発
見に有利である。On the other hand, a strip-shaped scanning line inspection signal input PCB
On the lower surface of 55, two band-shaped signal supply terminals 56 are provided in the longitudinal direction. One signal supply terminal 56-
in is pressed on the scanning line pads 2-in in the row outside the substrate, and the other signal supply terminal 56-out is pressed on the scanning line pads 2-out in the row inside the substrate via the conductive rubber to be electrically connected. Connected to. Therefore, it is possible to separately supply or stop the scanning signals to the odd-numbered scanning lines and the even-numbered scanning lines from one end. For example, a scan signal can be supplied only to odd-numbered scan lines, and the supply of scan signals to even-numbered scan lines can be stopped. That is, only the pixels related to every other scanning line can be turned on, which is advantageous for finding a defect.
【0030】このような信号入力を行う出画検査によ
り、入力パッド間の短絡、欠陥画素、及び欠陥TFTな
どを検出することができる。また、レッドの色出力に係
る信号入力パッドのみに信号を供給することによるレッ
ドのラスター表示、同様に行うグリーン及びブルーのラ
スター表示、並びに、白色、及び黒色のラスター表示を
行わせて表示ムラを検出することができる。A short circuit between input pads, a defective pixel, a defective TFT, and the like can be detected by the image output inspection for inputting such signals. Further, the display unevenness is caused by performing a red raster display by supplying a signal only to the signal input pad relating to the red color output, a green and blue raster display performed similarly, and a white and black raster display. Can be detected.
【0031】上記実施例によると、各入力パッドに検査
用の入力信号を供給するための電気的な導通が、簡易な
装置及び操作により容易かつ確実に行うことができる。
したがって、検査工程における工程負担及び装置負担を
大幅に削減することができるとともに、その信頼性を高
めることができる。According to the above embodiment, electrical conduction for supplying an input signal for inspection to each input pad can be easily and reliably performed by a simple device and operation.
Therefore, the process load and the device load in the inspection process can be significantly reduced, and the reliability thereof can be improved.
【0032】上記実施例においては、表示パネルの検査
の際、帯状の出力端子から複数の入力パッドに検査用信
号を一括して入力したが、個別の検査プローブを各入力
パッドに接触させて電気的導通をとることもできる。In the above embodiment, when inspecting the display panel, the test signals are collectively input from the strip-shaped output terminals to the plurality of input pads. Electrical continuity can also be obtained.
【0033】[0033]
【発明の効果】表示パネルの周縁部に駆動回路部及び外
部入力配線を実装する平面表示装置において、この実装
の前の表示パネルの検査工程における装置負担及び工程
負担を大幅に軽減できる。According to the flat display device in which the driving circuit portion and the external input wiring are mounted on the peripheral portion of the display panel, the device load and the process load in the inspection process of the display panel before the mounting can be greatly reduced.
【図1】本発明の実施例の平面表示装置における信号入
力パッドの配列について模式的に示す、平面的な部分斜
視図である。FIG. 1 is a partial plan perspective view schematically showing an arrangement of signal input pads in a flat panel display device according to an embodiment of the present invention.
【図2】出画検査のために、各入力パッドと、検査信号
入力用PCBの端子とを接触させる様子について模式的
に示す。FIG. 2 schematically shows how each input pad is brought into contact with a terminal of an inspection signal input PCB for image output inspection.
1−R レッドの色出力に係る信号線パッド 1−G グリーンの色出力に係る信号線パッド 1−B ブルーの色出力に係る信号線パッド 10 平面表示装置 2−in,2−out 基板内側及び基板外側の走査線パッ
ド 3 アレイ基板 35 対向基板 4,45 駆動ICチップ 5,55 出画検査信号入力用PCB1-R Signal line pad for red color output 1-G Signal line pad for green color output 1-B Signal line pad for blue color output 10 Flat panel display 2-in, 2-out Inside substrate and Scanning line pad outside substrate 3 Array substrate 35 Counter substrate 4,45 Driving IC chip 5,55 PCB for image inspection signal input
フロントページの続き Fターム(参考) 2H092 GA47 GA48 GA60 JA24 JB22 JB31 NA27 NA30 PA01 PA08 5G435 AA17 AA19 BB12 CC12 EE37 EE45 Continued on the front page F term (reference) 2H092 GA47 GA48 GA60 JA24 JB22 JB31 NA27 NA30 PA01 PA08 5G435 AA17 AA19 BB12 CC12 EE37 EE45
Claims (5)
複数の信号線と、その交差点に画素電極がマトリクス状
に配列されて成る画像表示領域と、 駆動回路部から前記複数の信号線にぞれぞれ駆動入力信
号を供給するための複数の信号線パッド、及び、他の駆
動回路部から前記複数の走査線にそれぞれ駆動入力信号
を供給するための複数の走査線パッドが配列された周縁
接続領域と、 を絶縁基板上に備える平面表示装置において、 前記複数の信号線パッドのうち、第1の色を出力するた
めの映像信号に関する信号線パッドと、第2の色を出力
するための映像信号に関する信号線パッドとが互いに隣
接し、 前記第1の色の出力に係る複数の信号線パッドが一の列
をなすように配置され、 前記第2の色の出力に係る複数の信号線パッドが他の列
をなすように配置されたことを特徴とする平面表示装
置。A plurality of scanning lines, a plurality of signal lines intersecting the scanning lines, an image display area in which pixel electrodes are arranged in a matrix at the intersections, and a plurality of signal lines extending from a driving circuit unit to the plurality of signal lines. A plurality of signal line pads for supplying drive input signals, and a plurality of scan line pads for supplying drive input signals to the plurality of scan lines from other drive circuit units, respectively, are arranged. A peripheral connection area; and a signal line pad for outputting a second color among the plurality of signal line pads, the signal line pad being related to a video signal for outputting a first color. And a plurality of signal lines related to the output of the second color are arranged such that a plurality of signal line pads related to the output of the first color are arranged in one row. Line pad is Flat display apparatus characterized by being arranged to form a.
を出力するための映像信号に関する信号線パッドが、前
記第1の色の出力に係る信号線パッドまたは前記第2の
色の出力に係る信号線パッドと隣接し、 前記第3の色の出力に係る複数の信号線パッドが、さら
に他の列をなすように配置されたことを特徴とする請求
項1記載の平面表示装置。2. A signal line pad for a video signal for outputting a third color among the plurality of signal line pads, the signal line pad relating to the output of the first color or the signal line pad of the second color. The flat display device according to claim 1, wherein a plurality of signal line pads related to the output of the third color are arranged adjacent to the signal line pads related to the output, so as to form another row. .
前記信号線パッドは前記画像表示領域からの距離が互い
に同一であることを特徴とする請求項1または2記載の
平面表示装置。3. The flat display device according to claim 1, wherein in each of the rows, a plurality of the signal line pads included in the row have the same distance from the image display area.
域からの距離が互いに異なる複数の列をなすように配列
され、一の前記走査線パッドとその隣の前記走査線パッ
ドとが該複数の列のうちの互いに異なる列に位置するこ
とを特徴とする請求項1記載の平面表示装置。4. The plurality of scanning line pads are arranged so as to form a plurality of rows having different distances from the image display area, and one scanning line pad and the adjacent scanning line pad are arranged in a plurality of rows. 2. The flat display device according to claim 1, wherein the flat display devices are located in different ones of the rows.
線から前記周縁接続領域に引き出された引き出し線のピ
ッチと略同一か、またはより大きいことを特徴とする請
求項1記載の平面表示装置。5. The flat display according to claim 1, wherein a pad width of the signal line pad is substantially equal to or larger than a pitch of a lead line drawn from the signal line to the peripheral connection region. apparatus.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP8281299A JP2000276073A (en) | 1999-03-26 | 1999-03-26 | Plane display device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP8281299A JP2000276073A (en) | 1999-03-26 | 1999-03-26 | Plane display device |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2000276073A true JP2000276073A (en) | 2000-10-06 |
Family
ID=13784833
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP8281299A Pending JP2000276073A (en) | 1999-03-26 | 1999-03-26 | Plane display device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2000276073A (en) |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP1361560A2 (en) * | 2002-05-07 | 2003-11-12 | Kabushiki Kaisha Toyota Jidoshokki | Semiconductor driver circuit, display device and method of adjusting brightness balance for display device |
KR20040016209A (en) * | 2002-08-16 | 2004-02-21 | 주식회사 엘리아테크 | Method for manufacturing Organic Electro Luminescent Display Device for measuring light emitting property of pixel |
JP2005099302A (en) * | 2003-09-24 | 2005-04-14 | Seiko Epson Corp | Electro-optical device and electronic apparatus |
JP2005203745A (en) * | 2004-01-15 | 2005-07-28 | Samsung Electronics Co Ltd | Drive chip and display device comprising it |
US7068340B2 (en) | 2000-12-25 | 2006-06-27 | Hitachi, Ltd. | Liquid crystal display |
JP2006215302A (en) * | 2005-02-04 | 2006-08-17 | Sanyo Epson Imaging Devices Corp | Liquid crystal display panel |
US7221425B2 (en) * | 2002-09-16 | 2007-05-22 | Samsung Electronics Co., Ltd. | Substrate for a display device, liquid crystal display device comprising overlapping connecting lines of the scan lines and method of manufacturing the same |
-
1999
- 1999-03-26 JP JP8281299A patent/JP2000276073A/en active Pending
Cited By (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7068340B2 (en) | 2000-12-25 | 2006-06-27 | Hitachi, Ltd. | Liquid crystal display |
US7449787B2 (en) | 2000-12-25 | 2008-11-11 | Hitachi, Ltd. | Liquid crystal display |
EP1361560A2 (en) * | 2002-05-07 | 2003-11-12 | Kabushiki Kaisha Toyota Jidoshokki | Semiconductor driver circuit, display device and method of adjusting brightness balance for display device |
JP2003323130A (en) * | 2002-05-07 | 2003-11-14 | Toyota Industries Corp | Semiconductor device for driving, display device, and brightness balance adjusting method |
EP1361560A3 (en) * | 2002-05-07 | 2009-03-18 | Kabushiki Kaisha Toyota Jidoshokki | Semiconductor driver circuit, display device and method of adjusting brightness balance for display device |
KR20040016209A (en) * | 2002-08-16 | 2004-02-21 | 주식회사 엘리아테크 | Method for manufacturing Organic Electro Luminescent Display Device for measuring light emitting property of pixel |
US7221425B2 (en) * | 2002-09-16 | 2007-05-22 | Samsung Electronics Co., Ltd. | Substrate for a display device, liquid crystal display device comprising overlapping connecting lines of the scan lines and method of manufacturing the same |
JP2005099302A (en) * | 2003-09-24 | 2005-04-14 | Seiko Epson Corp | Electro-optical device and electronic apparatus |
JP2005203745A (en) * | 2004-01-15 | 2005-07-28 | Samsung Electronics Co Ltd | Drive chip and display device comprising it |
KR101000455B1 (en) * | 2004-01-15 | 2010-12-13 | 삼성전자주식회사 | Driving chip and display device having same |
JP2006215302A (en) * | 2005-02-04 | 2006-08-17 | Sanyo Epson Imaging Devices Corp | Liquid crystal display panel |
JP4662339B2 (en) * | 2005-02-04 | 2011-03-30 | エプソンイメージングデバイス株式会社 | LCD panel |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4006304B2 (en) | Image display device | |
US7038484B2 (en) | Display device | |
US6861665B2 (en) | Liquid crystal display device | |
US7525335B2 (en) | Display element and inspecting method of the same | |
KR100235477B1 (en) | Display device and its testing method | |
KR100360157B1 (en) | Array substrate and method for checking array substrate | |
TWI405989B (en) | Auto prove device and method of testing liquid crystal panel using the same | |
US6262541B1 (en) | Array substrate for flat-panel display devices | |
CN111367099A (en) | Display substrate, display device and test method of display substrate | |
KR100293982B1 (en) | LCD panel | |
US5473261A (en) | Inspection apparatus and method for display device | |
US8164731B2 (en) | Liquid crystal display device | |
US20160343279A1 (en) | Display device | |
US7796222B2 (en) | Display device, inspection method for display device, and inspection device for display device | |
JP2000276073A (en) | Plane display device | |
KR100392603B1 (en) | Driver Intergrated Circuit unit for Liquid Crystal Display Device | |
JP4637868B2 (en) | Image display device | |
CN114333580B (en) | Display panel and display device | |
KR101152491B1 (en) | Liquid crystal display device | |
JP2004226931A (en) | Liquid crystal display | |
JP2006276368A (en) | Array substrate and test method thereof | |
JP2007256814A (en) | Matrix display panel | |
US12223866B2 (en) | Display substrate, test method for the same and display device | |
CN114578594B (en) | Array substrate, display module and manufacturing method thereof | |
JP2004205852A (en) | Liquid crystal display |