[go: up one dir, main page]

JP2000208806A - Semiconductor epitaxial wafer and semiconductor device - Google Patents

Semiconductor epitaxial wafer and semiconductor device

Info

Publication number
JP2000208806A
JP2000208806A JP11007278A JP727899A JP2000208806A JP 2000208806 A JP2000208806 A JP 2000208806A JP 11007278 A JP11007278 A JP 11007278A JP 727899 A JP727899 A JP 727899A JP 2000208806 A JP2000208806 A JP 2000208806A
Authority
JP
Japan
Prior art keywords
light receiving
layer
epitaxial wafer
semiconductor
less
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP11007278A
Other languages
Japanese (ja)
Inventor
Shigeru Sawada
滋 澤田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Electric Industries Ltd
Original Assignee
Sumitomo Electric Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Electric Industries Ltd filed Critical Sumitomo Electric Industries Ltd
Priority to JP11007278A priority Critical patent/JP2000208806A/en
Publication of JP2000208806A publication Critical patent/JP2000208806A/en
Pending legal-status Critical Current

Links

Landscapes

  • Light Receiving Elements (AREA)

Abstract

(57)【要約】 【課題】 暗電流値が小さく、誤作動の少ない受光素子
用のエピタキシャルウェハを提供する。 【解決手段】 半導体エピタキシャルウェハは、波長が
1.1μm以上1.6μm以下の電磁波を受信する受光
素子用の半導体エピタキシャルウェハであって、III
−V族化合物半導体基板と、III−V族化合物半導体
基板の上に形成されたエピタキシャル層とを備える。エ
ピタキシャル層の最表面で、長さ50〜200μmの範
囲において測定した中心線平均粗さRaが3nm以下で
ある。また、半導体エピタキシャルウェハは、波長が
1.8μm以上3.0μm以下の電磁波を受信する受光
素子用の半導体エピタキシャルウェハであって、エピタ
キシャル層の最表面で、長さ50〜200μmの範囲に
おいて測定した中心線平均粗さRaが6nm以下であ
る。
(57) [Problem] To provide an epitaxial wafer for a light receiving element having a small dark current value and less malfunction. SOLUTION: The semiconductor epitaxial wafer is a semiconductor epitaxial wafer for a light receiving element which receives an electromagnetic wave having a wavelength of 1.1 μm or more and 1.6 μm or less.
A group-V compound semiconductor substrate; and an epitaxial layer formed on the group-III-V compound semiconductor substrate. The center line average roughness Ra measured at a length of 50 to 200 μm on the outermost surface of the epitaxial layer is 3 nm or less. The semiconductor epitaxial wafer is a semiconductor epitaxial wafer for a light receiving element that receives an electromagnetic wave having a wavelength of 1.8 μm or more and 3.0 μm or less, and is measured at a length of 50 to 200 μm on the outermost surface of the epitaxial layer. The center line average roughness Ra is 6 nm or less.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】この発明は、半導体エピタキ
シャルウェハおよび半導体装置に関し、特に、光通信に
用いられる受光素子用の半導体エピタキシャルウェハお
よび受光素子に関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor epitaxial wafer and a semiconductor device, and more particularly to a semiconductor epitaxial wafer and a light receiving element for a light receiving element used for optical communication.

【0002】[0002]

【従来の技術】近年、光通信の発達により、フォトダイ
オードなどに代表される受光素子の生産量が増加してい
る。
2. Description of the Related Art In recent years, with the development of optical communication, the production of light receiving elements such as photodiodes has been increasing.

【0003】図7は、従来の受光素子を示す図である。
図7を参照して、受光素子101は、半導体基板102
と、バッファ層103と、受光層104と、窓層105
と、パッシベーション膜107と、不純物拡散領域10
8と、p型電極109と、n型電極110とを備える。
FIG. 7 is a diagram showing a conventional light receiving element.
Referring to FIG. 7, light receiving element 101 includes semiconductor substrate 102.
, Buffer layer 103, light receiving layer 104, window layer 105
, Passivation film 107 and impurity diffusion region 10
8, a p-type electrode 109, and an n-type electrode 110.

【0004】インジウム−リン化合物(InP)からな
る半導体基板102の上面にインジウム−リン化合物か
らなるバッファ層103が形成されている。バッファ層
103はn型である。バッファ層103上にインジウム
−ガリウム−砒素化合物(InGaAs)からなる受光
層104が形成されている。受光層104はn型であ
る。受光層104上にインジウム−リン化合物からなる
窓層105が形成されている。
A buffer layer 103 made of an indium-phosphorus compound is formed on an upper surface of a semiconductor substrate 102 made of an indium-phosphorus compound (InP). Buffer layer 103 is n-type. On the buffer layer 103, a light receiving layer 104 made of an indium-gallium-arsenic compound (InGaAs) is formed. The light receiving layer 104 is n-type. On the light receiving layer 104, a window layer 105 made of an indium-phosphorus compound is formed.

【0005】窓層105と受光層104とには、亜鉛が
拡散して形成された不純物拡散領域108が形成されて
いる。不純物拡散領域108に接するように、p型電極
109が形成されている。窓層105の表面を覆うよう
に窒化シリコン(SiN)からなるパッシベーション膜
107が形成されている。半導体基板102の下面に
は、n型電極110が形成されている。
[0005] In the window layer 105 and the light receiving layer 104, an impurity diffusion region 108 formed by diffusion of zinc is formed. A p-type electrode 109 is formed so as to be in contact with impurity diffusion region 108. A passivation film 107 made of silicon nitride (SiN) is formed so as to cover the surface of window layer 105. On the lower surface of the semiconductor substrate 102, an n-type electrode 110 is formed.

【0006】不純物拡散領域108はp型であり、不純
物拡散領域108とn型の受光層104とが接する部分
でp−n接合が形成されている。そのため、p−n接合
部分に光が照射されると電流が発生する。p型電極10
9とn型電極110とは直流電源112に接続されてお
り、p−n接合が逆方向にバイアスされている。
The impurity diffusion region 108 is p-type, and a pn junction is formed at a portion where the impurity diffusion region 108 and the n-type light receiving layer 104 are in contact. Therefore, when light is irradiated to the pn junction, a current is generated. p-type electrode 10
9 and n-type electrode 110 are connected to DC power supply 112, and the pn junction is biased in the reverse direction.

【0007】矢印111で示す方向から光が入射する
と、この光は、不純物拡散領域108と受光層104と
が接触するp−n接合部分に達する。そして、この光は
p−n接合部分において電流を発生させる。この電流
は、逆方向にバイアスされたp型電極109とn型電極
110との間を流れ、さらに回路113中を流れる。こ
のようにして受光素子101に入射した光が電気信号に
変換される。
When light is incident from the direction indicated by arrow 111, the light reaches a pn junction where the impurity diffusion region 108 and the light receiving layer 104 are in contact. This light generates a current at the pn junction. This current flows between the p-type electrode 109 and the n-type electrode 110, which are reversely biased, and further flows through the circuit 113. Thus, the light incident on the light receiving element 101 is converted into an electric signal.

【0008】[0008]

【発明が解決しようとする課題】上述の受光素子101
においては、矢印111で示す方向から光が入ったとき
にだけ回路113に電流が流れるが、矢印111で示す
方向から光が入射しなくても回路113に電流が流れる
ことがある。このような電流を暗電流といい、暗電流の
値が大きいほど受光素子101の歩留まりが低下すると
いう問題があった。
The above-mentioned light receiving element 101
In, current flows through the circuit 113 only when light enters from the direction indicated by the arrow 111, but current may flow through the circuit 113 even when light does not enter from the direction indicated by the arrow 111. Such a current is called a dark current, and there has been a problem that the yield of the light receiving element 101 decreases as the value of the dark current increases.

【0009】そこで、この発明は、上述のような問題点
を解決するためになされたものであり、暗電流が小さい
受光素子を製造できる半導体エピタキシャルウェハと、
そのエピタキシャルウェハから製造した半導体装置を提
供することを目的とするものである。
Therefore, the present invention has been made to solve the above-mentioned problems, and a semiconductor epitaxial wafer capable of manufacturing a light receiving element having a small dark current.
It is an object of the present invention to provide a semiconductor device manufactured from the epitaxial wafer.

【0010】[0010]

【課題を解決するための手段】本発明者らは、暗電流が
発生する原因について分析したところ、暗電流は、受光
素子の受光層中に形成される結晶欠陥により発生するこ
とがわかった。そして、受光層に結晶欠陥があると、受
光層の表面の荒れが大きくなる。この受光層上に形成さ
れる層の表面の荒れも大きくなるため、エピタキシャル
層の最表面の荒れも大きくなる。したがって、エピタキ
シャル層の最表面の粗さが所定値以下であれば、暗電流
値が小さくなることがわかった。
The inventors of the present invention have analyzed the cause of the occurrence of dark current and found that the dark current is caused by crystal defects formed in the light receiving layer of the light receiving element. When the light receiving layer has a crystal defect, the surface of the light receiving layer becomes rough. Since the surface of the layer formed on the light receiving layer also has a large roughness, the outermost surface of the epitaxial layer has a large roughness. Therefore, it was found that when the roughness of the outermost surface of the epitaxial layer was equal to or less than the predetermined value, the dark current value was small.

【0011】このような知見に基づいてなされた、この
発明の1つの局面に従った半導体エピタキシャルウェハ
は、波長が1.1μm以上1.6μm以下の電磁波を受
信する受光素子用の半導体エピタキシャルウェハであっ
て、III−V族化合物半導体基板と、そのIII−V
族化合物半導体基板の上に形成されたエピタキシャル層
とを備える。エピタキシャル層の最表面で、長さ50μ
m以上200μm以下の範囲において測定した中心線平
均粗さRaが3nm以下である。
A semiconductor epitaxial wafer according to one aspect of the present invention, which has been made based on such knowledge, is a semiconductor epitaxial wafer for a light receiving element that receives an electromagnetic wave having a wavelength of 1.1 μm to 1.6 μm. And a III-V compound semiconductor substrate and the III-V compound semiconductor substrate.
An epitaxial layer formed on the group III compound semiconductor substrate. 50 μm length at the outermost surface of the epitaxial layer
The center line average roughness Ra measured in the range from m to 200 μm is 3 nm or less.

【0012】このように構成された半導体エピタキシャ
ルウェハにおいては、そのエピタキシャル層内に形成さ
れる光を受ける層の表面の荒れも小さくなり、さらにそ
の層の結晶欠陥が少なくなるので、それを反映してエピ
タキシャル層の最表面での中心線平均粗さRaが3nm
以下と小さい。その結果、この半導体エピタキシャルウ
ェハから受光素子を製造すれば、暗電流値が小さい受光
素子を製造できる。
In the semiconductor epitaxial wafer thus configured, the roughness of the surface of the light receiving layer formed in the epitaxial layer is reduced, and the crystal defects of the layer are reduced. And the center line average roughness Ra at the outermost surface of the epitaxial layer is 3 nm.
Less than the following. As a result, if a light receiving element is manufactured from this semiconductor epitaxial wafer, a light receiving element with a small dark current value can be manufactured.

【0013】この発明の別の局面に従った半導体エピタ
キシャルウェハは、波長が1.8μm以上3.0μm以
下の電磁波を受信する受光素子用の半導体エピタキシャ
ルウェハであって、III−V族化合物半導体基板と、
そのIII−V族化合物半導体基板の上に形成されたエ
ピタキシャル層とを備える。エピタキシャル層の最表面
で、長さ50μm以上200μm以下の範囲において測
定した中心線平均粗さRaが6nm以下である。
A semiconductor epitaxial wafer according to another aspect of the present invention is a semiconductor epitaxial wafer for a light receiving element for receiving an electromagnetic wave having a wavelength of 1.8 μm or more and 3.0 μm or less, comprising a III-V compound semiconductor substrate. When,
An epitaxial layer formed on the III-V compound semiconductor substrate. The center line average roughness Ra measured in a range of 50 μm or more and 200 μm or less on the outermost surface of the epitaxial layer is 6 nm or less.

【0014】このように構成された半導体エピタキシャ
ルウェハにおいては、エピタキシャル層内の光を受ける
層の表面の荒れが小さく、この層の結晶欠陥が少なくな
るので、それを反映してエピタキシャル層の最表面での
中心線平均粗さRaが6nmと小さい。その結果、この
半導体エピタキシャルウェハから受光素子を製造すれ
ば、暗電流値が小さい受光素子を製造できる。
In the semiconductor epitaxial wafer thus configured, the surface of the layer in the epitaxial layer that receives light has a small roughness and the number of crystal defects in this layer is small. Has a small center line average roughness Ra of 6 nm. As a result, if a light receiving element is manufactured from this semiconductor epitaxial wafer, a light receiving element with a small dark current value can be manufactured.

【0015】また、波長が1.1μm以上1.6μm以
下の電磁波を受信する受光素子は、光通信用素子である
ことが好ましい。
The light receiving element for receiving an electromagnetic wave having a wavelength of 1.1 μm to 1.6 μm is preferably an optical communication element.

【0016】また、波長が1.8μm以上3.0μm以
下の電磁波を受信する受光素子は、センサ用素子である
ことが好ましい。
It is preferable that the light receiving element for receiving an electromagnetic wave having a wavelength of not less than 1.8 μm and not more than 3.0 μm is a sensor element.

【0017】エピタキシャル層は、III−V族化合物
半導体基板の上に形成されたIII−V族化合物を含む
受光層と、その受光層の上に形成されてエピタキシャル
層の最表面を構成する、III−V族化合物を含む窓層
とを含むことが好ましい。この場合、エピタキシャル層
の最表面の窓層において、中心線平均粗さRaが小さく
なるため、その下に形成された受光層の表面粗さも小さ
くなり、受光層中に結晶欠陥が少なくなる。その結果、
暗電流値を小さくすることができる。
The epitaxial layer includes a light-receiving layer containing a group III-V compound formed on a group III-V compound semiconductor substrate and a layer III formed on the light-receiving layer and constituting the outermost surface of the epitaxial layer. And a window layer containing a group V compound. In this case, in the window layer on the outermost surface of the epitaxial layer, the center line average roughness Ra is reduced, so that the surface roughness of the light receiving layer formed thereunder is also reduced, and the crystal defects in the light receiving layer are reduced. as a result,
The dark current value can be reduced.

【0018】また、受光層はInGaAs化合物または
InGaAsP化合物を含み、窓層はInP化合物また
はInAsP化合物を含むことが好ましい。
Preferably, the light receiving layer contains an InGaAs compound or an InGaAsP compound, and the window layer contains an InP compound or an InAsP compound.

【0019】さらに、上述の半導体エピタキシャルウェ
ハから製造された半導体装置においては、暗電流値が小
さいため好ましい。
Further, a semiconductor device manufactured from the above-described semiconductor epitaxial wafer is preferable because the dark current value is small.

【0020】[0020]

【実施例】以下、この発明の実施例について図面を参照
して説明する。
Embodiments of the present invention will be described below with reference to the drawings.

【0021】(実施例1)図1は、この発明の実施例1
に従った受光素子を示す図である。図1を参照して、受
光素子1(ピンフォトダイオード、以下「PIN−P
D」と称する。)は、半導体基板2と、バッファ層3
と、受光層4と、窓層5と、パッシベーション膜7と、
不純物拡散領域8と、p型電極9と、n型電極10とを
備える。
(Embodiment 1) FIG. 1 shows Embodiment 1 of the present invention.
FIG. 2 is a diagram showing a light receiving element according to FIG. Referring to FIG. 1, light receiving element 1 (pin photodiode, hereinafter referred to as “PIN-P
D ". ) Indicates the semiconductor substrate 2 and the buffer layer 3
Light-receiving layer 4, window layer 5, passivation film 7,
The semiconductor device includes an impurity diffusion region, a p-type electrode, and an n-type electrode.

【0022】半導体基板2は、インジウム−リン化合物
により形成される。半導体基板2の厚さは350μmで
ある。半導体基板2内には、不純物として硫黄がドープ
されており、硫黄の濃度は5×1018〜8×1018原子
/cm3 程度である。
The semiconductor substrate 2 is formed of an indium-phosphorus compound. The thickness of the semiconductor substrate 2 is 350 μm. The semiconductor substrate 2 is doped with sulfur as an impurity, and the concentration of sulfur is about 5 × 10 18 to 8 × 10 18 atoms / cm 3 .

【0023】半導体基板2上には、バッファ層3が形成
されている。バッファ層3は、半導体基板2中の不純物
が拡散するのを防止する働きをする。バッファ層3の厚
さは2μmである。バッファ層3はn型のインジウム−
リン化合物により構成される。バッファ層3中の不純物
濃度は2×1015原子/cm3 である。
On the semiconductor substrate 2, a buffer layer 3 is formed. The buffer layer 3 functions to prevent impurities in the semiconductor substrate 2 from diffusing. The thickness of the buffer layer 3 is 2 μm. The buffer layer 3 is made of n-type indium-
It is composed of a phosphorus compound. The impurity concentration in the buffer layer 3 is 2 × 10 15 atoms / cm 3 .

【0024】バッファ層3上には、受光層4が形成され
ている。受光層4の厚さは3.5μmである。受光層4
はn型のインジウム−ガリウム−砒素化合物により構成
される。受光層4は照射された光を電流に変える。
On the buffer layer 3, a light receiving layer 4 is formed. The thickness of the light receiving layer 4 is 3.5 μm. Light receiving layer 4
Is composed of an n-type indium-gallium-arsenic compound. The light receiving layer 4 converts the irradiated light into electric current.

【0025】n型のインジウム−リン化合物により構成
される窓層5が受光層4上に形成されている。窓層5と
受光層4とに不純物拡散領域8が形成されている。不純
物拡散領域8内には、p型の不純物である亜鉛が拡散し
ている。受光層4と不純物拡散領域8との界面にp−n
接合が形成されている。不純物拡散領域8上には、リン
グ状のp型電極9が形成されている。p型電極9の内径
Dは300μmである。p型電極9は金−亜鉛合金で形
成されている。窓層5の表面を覆うように窒化シリコン
からなるパッシベーション膜7が形成されている。
A window layer 5 made of an n-type indium-phosphorus compound is formed on the light-receiving layer 4. The impurity diffusion region 8 is formed in the window layer 5 and the light receiving layer 4. In the impurity diffusion region 8, zinc as a p-type impurity is diffused. Pn is provided at the interface between the light receiving layer 4 and the impurity diffusion region 8.
A bond has been formed. On the impurity diffusion region 8, a ring-shaped p-type electrode 9 is formed. The inner diameter D of the p-type electrode 9 is 300 μm. The p-type electrode 9 is formed of a gold-zinc alloy. A passivation film 7 made of silicon nitride is formed so as to cover the surface of window layer 5.

【0026】半導体基板2の下には、n型電極10が形
成されている。n型電極10は、金−ゲルマニウム−ニ
ッケル合金で構成されている。p型電極9とn型電極1
0とは直流電源12に接続されており、不純物拡散領域
8と受光層4との界面のp−n接合の部分が逆バイアス
となるように電圧が加わっている。半導体基板2と、バ
ッファ層3と、受光層4と、窓層5とは、窓層表面の粗
さRaが3nm以下の半導体エピタキシャルウェハを製
造し、このウェハを切断することにより得られる。
Under the semiconductor substrate 2, an n-type electrode 10 is formed. The n-type electrode 10 is made of a gold-germanium-nickel alloy. p-type electrode 9 and n-type electrode 1
0 is connected to the DC power supply 12, and a voltage is applied so that the pn junction at the interface between the impurity diffusion region 8 and the light receiving layer 4 becomes reverse biased. The semiconductor substrate 2, the buffer layer 3, the light receiving layer 4, and the window layer 5 are obtained by manufacturing a semiconductor epitaxial wafer having a window layer surface roughness Ra of 3 nm or less and cutting the wafer.

【0027】受光素子1に矢印11で示す方向から光が
照射されると、この光は窓層5を透過して受光層4に達
する。受光層4内で光は電流を発生させる。この電流は
窓層5により増幅されて回路13を流れるため、これに
より光が電気信号が変換される。
When light is applied to the light receiving element 1 from the direction indicated by the arrow 11, the light passes through the window layer 5 and reaches the light receiving layer 4. Light generates a current in the light receiving layer 4. This current is amplified by the window layer 5 and flows through the circuit 13, whereby light is converted into an electric signal.

【0028】このように構成された受光素子1は、最表
面(窓層表面)の粗さが3nm以下の半導体エピタキシ
ャルウェハから製造されるため、受光層4の表面にも荒
れが小さく、さらに、受光層4中の結晶欠陥が少ない。
その結果、暗電流が小さくなる。
Since the light receiving element 1 thus constructed is manufactured from a semiconductor epitaxial wafer having an outermost surface (window layer surface) having a roughness of 3 nm or less, the surface of the light receiving layer 4 has a small roughness. There are few crystal defects in the light receiving layer 4.
As a result, the dark current decreases.

【0029】次に、この受光素子の製造方法について説
明する。図2は、気相エピタキシャル成長装置を示す模
式図である。図3は、この発明に従って製造された半導
体エピタキシャルウェハの模式図である。
Next, a method for manufacturing this light receiving element will be described. FIG. 2 is a schematic diagram showing a vapor phase epitaxial growth apparatus. FIG. 3 is a schematic view of a semiconductor epitaxial wafer manufactured according to the present invention.

【0030】図2を参照して、気相エピタキシャル成長
装置61は、反応器62と、駆動手段63と、ヒータ6
4aおよび64bと、ソースボード65〜67と、ソー
ス容器68〜70とを備える。
Referring to FIG. 2, a vapor phase epitaxial growth apparatus 61 comprises a reactor 62, a driving means 63, a heater 6
4a and 64b, source boards 65 to 67, and source containers 68 to 70 are provided.

【0031】反応器62内にインジウム(In)が入っ
たソースボード65および67と、ガリウム(Ga)が
入ったソースボード66とが設けられる。
In the reactor 62, source boards 65 and 67 containing indium (In) and a source board 66 containing gallium (Ga) are provided.

【0032】駆動手段63は基板22を矢印で示す方向
に回転させるために設けられる。AsCl3 が入ったソ
ース容器68および69と、PCl3 が入ったソース容
器70には、それぞれ配管71〜73を介して水素が送
り込まれる。ソース容器68とソースボード65とは、
配管74により接続される。ソース容器69とソースボ
ード66とは配管75により接続される。ソース容器7
0とソースボード67とは配管76により接続される。
ヒータ64aおよび64bが反応器62を加熱する。
The driving means 63 is provided for rotating the substrate 22 in the direction shown by the arrow. Hydrogen is fed into the source containers 68 and 69 containing AsCl 3 and the source container 70 containing PCl 3 via pipes 71 to 73, respectively. The source container 68 and the source board 65
They are connected by a pipe 74. The source container 69 and the source board 66 are connected by a pipe 75. Source container 7
0 and the source board 67 are connected by a pipe 76.
Heaters 64a and 64b heat reactor 62.

【0033】このような装置を用いてまず、ヒータ64
aおよび64bの出力を調整して反応器62内に図2の
(B)で示すような温度分布を形成した。次に、所定濃
度の硫黄がドープされたInP基板からなる半導体基板
としての基板22を駆動手段63にセットした。基板2
2の直径は50mmであり、厚さは450μmであっ
た。基板22の端部断面の半径Rを0.25mmとし
た。
Using such a device, first, the heater 64
By adjusting the outputs of a and 64b, a temperature distribution was formed in the reactor 62 as shown in FIG. Next, the substrate 22 as a semiconductor substrate made of an InP substrate doped with a predetermined concentration of sulfur was set in the driving unit 63. Substrate 2
2 had a diameter of 50 mm and a thickness of 450 μm. The radius R of the cross section at the end of the substrate 22 was 0.25 mm.

【0034】駆動手段63により基板22を図2の
(A)中の下側へ回転させて移動させた。この状態で、
ソース容器70に配管73を介して水素ガスを送り込む
ことにより、ソース容器70では、以下の(1)で示す
化学反応を起こした。
The substrate 22 was rotated by the driving means 63 and moved downward in FIG. In this state,
By sending hydrogen gas into the source container 70 via the pipe 73, the following chemical reaction (1) occurred in the source container 70.

【0035】[0035]

【化1】 Embedded image

【0036】上述の(1)で示す反応により生じたP4
とHCLがソースボード67へ送り込まれ、以下の
(2)で示す化学反応が起きた。
The P 4 generated by the reaction shown in the above (1)
And HCL were sent to the source board 67, and the chemical reaction shown in the following (2) occurred.

【0037】[0037]

【化2】 Embedded image

【0038】ソースボード67へ送り込まれたP4 と、
上述の(2)で示す反応により生じたInClとH2
基板22上で以下の(3)で示す化学反応を起こした。
P 4 sent to the source board 67,
InCl and H 2 generated by the reaction shown in the above (2) caused a chemical reaction shown in the following (3) on the substrate 22.

【0039】[0039]

【化3】 Embedded image

【0040】(3)で示す式より、図3で示すように、
基板22上に厚さ2μmのInPバッファ層23を成長
させた。
From the equation shown in (3), as shown in FIG.
An InP buffer layer 23 having a thickness of 2 μm was grown on the substrate 22.

【0041】次に、駆動手段63を用いて基板22を図
2の(A)中の上側へ回転させて移動させた。ソース容
器68および69へ配管71および72を介して水素ガ
スを送り込むことにより、ソース容器68および69で
は、以下の(4)で示す化学反応を起こさせた。
Next, the substrate 22 was rotated and moved upward in FIG. 2A by using the driving means 63. By sending hydrogen gas to the source containers 68 and 69 via the pipes 71 and 72, the source containers 68 and 69 caused a chemical reaction shown in the following (4).

【0042】[0042]

【化4】 Embedded image

【0043】上述の(4)で示した反応により生じたA
4 とHClが配管74を介してソースボード65へ送
り込まれ、以下の(5)で示す化学反応が起きた。
A produced by the reaction shown in the above (4)
s 4 and HCl is fed to the source board 65 through the pipe 74, the chemical reaction occurs as indicated by the following (5).

【0044】[0044]

【化5】 Embedded image

【0045】また、上述の(4)で示した反応により生
じたAs4 とHClが配管75を介してソースボード6
6へ送り込まれることにより、以下の(6)で示す化学
反応が起きた。
Further, As 4 and HCl generated by the reaction shown in the above (4) are supplied to the source board 6 through the pipe 75.
As a result, the chemical reaction shown in the following (6) occurred.

【0046】[0046]

【化6】 Embedded image

【0047】ソースボード65へ送り込まれたAs4
と、ソースボード65で生じたInClと、ソースボー
ド66で生じたGaClと、ソースボード65および6
6で生じたH2 が以下の(7)で示す化学反応を起こし
た。
As 4 sent to source board 65
InCl generated on the source board 65, GaCl generated on the source board 66, and source boards 65 and 6.
H 2 generated in 6 caused a chemical reaction shown in the following (7).

【0048】[0048]

【化7】 Embedded image

【0049】(7)で示す式より、図3で示すように、
基板22上に厚さ3.5μmのインジウム−ガリウム−
砒素化合物からなる受光層24を形成した。
From the equation shown in (7), as shown in FIG.
3.5 μm thick indium-gallium-on the substrate 22
The light receiving layer 24 made of an arsenic compound was formed.

【0050】次に、基板22を図2の(A)中の下方向
へ移動させ、配管73を介してソース容器70へ水素ガ
スを送り込み、上述の(3)で示す式に従い受光層24
上に厚さ約1.5μmのインジウム−リン化合物からな
る窓層25を形成した。これにより、図3で示す半導体
エピタキシャルウェハを得た。
Next, the substrate 22 is moved downward in FIG. 2A, hydrogen gas is fed into the source container 70 via the pipe 73, and the light-receiving layer 24 is supplied according to the above-mentioned equation (3).
A window layer 25 made of an indium-phosphorus compound having a thickness of about 1.5 μm was formed thereon. Thus, a semiconductor epitaxial wafer shown in FIG. 3 was obtained.

【0051】図3で示す窓層の最表面の6つの部分(部
分1〜6)において、表面粗さ計を用い、表面粗さの測
定を行なった。測定条件は以下のとおりである。
The surface roughness was measured using a surface roughness meter at the six outermost portions (portions 1 to 6) of the window layer shown in FIG. The measurement conditions are as follows.

【0052】測定距離 :1000μm 水平分解能 :0.125μm/サンプル 測定レンジ :65KA 針触圧 :11mg この条件で得られた部分1についてのデータを図4に示
す。
Measurement distance: 1000 μm Horizontal resolution: 0.125 μm / sample Measurement range: 65 KA Needle contact pressure: 11 mg FIG. 4 shows data on the part 1 obtained under these conditions.

【0053】図4より、窓層の最表面では、約0.1μ
mの範囲で表面粗さにばらつきがあることがわかる。
FIG. 4 shows that the outermost surface of the window layer has a thickness of about 0.1 μm.
It can be seen that the surface roughness varies in the range of m.

【0054】このような測定結果をもとに、部分1〜6
について長さが50μm以上200μm以下の範囲で中
心線平均粗さRaを算出した。
Based on such measurement results, parts 1 to 6
, The center line average roughness Ra was calculated in the range of 50 μm or more and 200 μm or less.

【0055】その結果を表1に示す。Table 1 shows the results.

【0056】[0056]

【表1】 [Table 1]

【0057】次に、受光層と窓層とに所定の濃度の亜鉛
を選択的に熱拡散させた後、窓層25を研磨した。窓層
25上にパッシベーション膜とp型電極とn型電極を形
成した。半導体基板を所定寸法に切断することにより、
複数個のPIN−PD(サンプル1〜6)を作製した。
サンプル1は部分1を含み、サンプル2は部分2を含
み、…、サンプル6は部分6を含む。
Next, after selectively diffusing zinc at a predetermined concentration into the light receiving layer and the window layer, the window layer 25 was polished. On the window layer 25, a passivation film, a p-type electrode, and an n-type electrode were formed. By cutting the semiconductor substrate to predetermined dimensions,
A plurality of PIN-PDs (samples 1 to 6) were produced.
Sample 1 includes portion 1, sample 2 includes portion 2, ..., sample 6 includes portion 6.

【0058】得られたサンプル1〜6について、オート
プロービング装置を用いて各サンプルのI−V測定を実
施した。この測定結果から、暗電流の値を計算した。そ
の結果を図5に示す。図5中、点201、202、20
3、…、206は、それぞれ、サンプル1、サンプル
2、サンプル3、…、サンプル6に対応する点である。
The obtained samples 1 to 6 were subjected to IV measurement of each sample using an auto-probing apparatus. From this measurement result, the value of the dark current was calculated. The result is shown in FIG. In FIG. 5, points 201, 202 and 20
, 206 are points corresponding to sample 1, sample 2, sample 3, ..., sample 6, respectively.

【0059】図5より、サンプル1〜4では、それぞ
れ、暗電流が小さく非常に良好な暗電流特性を示した。
これは、研磨前の窓層表面の中心線平均粗さRaが小さ
かったために、受光層の表面粗さが小さく、受光層中に
結晶欠陥が少なかったためと考えられる。
As shown in FIG. 5, Samples 1 to 4 each had a small dark current and exhibited very good dark current characteristics.
This is presumably because the center line average roughness Ra of the surface of the window layer before polishing was small, so that the surface roughness of the light receiving layer was small and the number of crystal defects in the light receiving layer was small.

【0060】一方、サンプル5および6では、暗電流値
が大きくなった。これは、研磨前の窓層の表面粗さが大
きいために、受光層表面の粗さも大きく受光層内に結晶
欠陥が存在するためと考えられる。
On the other hand, in samples 5 and 6, the dark current value was large. This is presumably because the surface roughness of the window layer before polishing was large, so that the surface roughness of the light receiving layer was large and crystal defects existed in the light receiving layer.

【0061】この発明では、暗電流値が小さいPIN−
PDを製造するためには、上述のような工程に従って半
導体エピタキシャルウェハを製造し、研磨前にその表面
の粗さRaを測定する。このエピタキシャルウェハのう
ち研磨前の窓層最表面の中心線平均粗さが3.0nm以
下の部分だけをPIN−PDとし、研磨前の窓層の表面
粗さRaが3.0μmを超える部分からはPIN−PD
を製造しないことにより、暗電流特性に優れたPIN−
PDを製造することができる。
According to the present invention, the PIN-
In order to manufacture a PD, a semiconductor epitaxial wafer is manufactured according to the above-described steps, and the surface roughness Ra is measured before polishing. In this epitaxial wafer, only the portion where the center line average roughness of the outermost surface of the window layer before polishing is 3.0 nm or less is defined as PIN-PD, and from the portion where the surface roughness Ra of the window layer before polishing exceeds 3.0 μm. Is PIN-PD
Is not manufactured, so that a PIN-
PD can be manufactured.

【0062】(実施例2)実施例2では、センサ用の受
光素子を製造した。
Example 2 In Example 2, a light receiving element for a sensor was manufactured.

【0063】具体的には、まず、実施例1の工程に従
い、基板22上に実施例1と同様の組成を有するバッフ
ァ層23、受光層24および窓層25を形成した。な
お、これらの厚みは、実施例1のものよりも厚くした。
次に、実施例1と同様の方法で表面粗さ計を用い窓層2
5の最表面の表面粗さの測定を行なった。この測定結果
をもとに、窓層25の最表面の部分11〜18におい
て、長さ50μm以上200μm以下の範囲での中心線
平均粗さRaを算出した。その結果を表2に示す。
Specifically, first, a buffer layer 23, a light receiving layer 24 and a window layer 25 having the same composition as in Example 1 were formed on a substrate 22 in accordance with the steps of Example 1. In addition, these thicknesses were thicker than those in Example 1.
Next, the window layer 2 was formed using a surface roughness meter in the same manner as in Example 1.
The surface roughness of the outermost surface of No. 5 was measured. Based on the measurement results, the center line average roughness Ra in the range of 50 μm or more and 200 μm or less in the outermost surface portions 11 to 18 of the window layer 25 was calculated. Table 2 shows the results.

【0064】[0064]

【表2】 [Table 2]

【0065】次に、この半導体エピタキシャルウェハの
窓層に、実施例1と異なる濃度で亜鉛を拡散させた後、
窓層の表面を研磨した。その後、窓層の表面にパッシベ
ーション膜を形成し、p型電極とn型電極を形成した。
p型電極の内径Dを1mmとした。このウェハを所定の
大きさとなるように切断することにより、波長が1.8
μm以上3.0μm以下の電磁波を受信するセンサとし
てのPIN−PD(サンプル11〜18)を形成した。
サンプル11は部分11を含み、サンプル12は部分1
2を含み、…、サンプル18は部分18を含む。
Next, zinc is diffused into the window layer of the semiconductor epitaxial wafer at a concentration different from that of the first embodiment.
The surface of the window layer was polished. Thereafter, a passivation film was formed on the surface of the window layer, and a p-type electrode and an n-type electrode were formed.
The inner diameter D of the p-type electrode was 1 mm. By cutting this wafer to a predetermined size, the wavelength is 1.8.
PIN-PDs (samples 11 to 18) were formed as sensors for receiving electromagnetic waves of not less than μm and not more than 3.0 μm.
Sample 11 includes portion 11 and sample 12 includes portion 1
2,..., Sample 18 includes portion 18.

【0066】得られたPIN−PDについて、オートプ
ロービング装置を用いて各サンプルのI−V測定を実施
した。この測定結果から暗電流の値を計算した。その結
果を図6に示す。
With respect to the obtained PIN-PD, IV measurement of each sample was performed using an auto-probing apparatus. The value of the dark current was calculated from the measurement result. FIG. 6 shows the result.

【0067】図6中、点301、302、303、…、
308は、それぞれサンプル11、サンプル12、サン
プル13、…、サンプル18に対応する点である。この
グラフより、サンプル11〜サンプル14では、暗電流
値が小さく良好な暗電流特性を示している。これは、研
磨前の窓層最表面の中心線平均粗さRaが小さいため、
受光層の表面粗さも小さく、さらに受光層中の結晶欠陥
が少ないために暗電流値が小さくなったと考えられる。
In FIG. 6, points 301, 302, 303,.
Reference numeral 308 is a point corresponding to Sample 11, Sample 12, Sample 13,..., Sample 18, respectively. According to this graph, in Samples 11 to 14, the dark current value is small and good dark current characteristics are shown. This is because the center line average roughness Ra of the outermost surface of the window layer before polishing is small.
It is considered that the dark current value was reduced because the surface roughness of the light receiving layer was small and the number of crystal defects in the light receiving layer was small.

【0068】サンプル15〜18では、暗電流値が大き
く、暗電流特性が悪化した。これは、研磨前の窓層の最
表面の中心線平均粗さRaが大きいため受光層の表面粗
さも大きく、受光層内に結晶欠陥が多く発生したためと
考えられる。サンプル15〜18のように、暗電流値が
500nAを超えると、誤作動が多くなり過ぎるため、
センサ用の受光素子として使えなくなる。
In Samples 15 to 18, the dark current value was large, and the dark current characteristics deteriorated. This is considered to be because the center line average roughness Ra of the outermost surface of the window layer before polishing is large, so that the surface roughness of the light receiving layer is large, and many crystal defects occur in the light receiving layer. When the dark current value exceeds 500 nA as in samples 15 to 18, malfunctions are excessive, and
It cannot be used as a light receiving element for a sensor.

【0069】以上に説明した暗電流値が小さいPIN−
PDを製造するには、上述の方法で半導体エピタキシャ
ルウェハを製造し、研磨前に窓層の表面の粗さRaを測
定する。そして、表面の粗さRaが6nm以下の部分か
らPIN−PDを製造し、表面粗さRaが6nmを超え
る部分からはPIN−PDを製造しないことにより、暗
電流特性に優れたPIN−PDを製造することができ
る。
The PIN- having a small dark current value described above
To manufacture a PD, a semiconductor epitaxial wafer is manufactured by the above-described method, and the surface roughness Ra of the window layer is measured before polishing. Then, a PIN-PD is manufactured from a portion having a surface roughness Ra of 6 nm or less, and a PIN-PD is not manufactured from a portion having a surface roughness Ra exceeding 6 nm. Can be manufactured.

【0070】(実施例3)実施例3では、センサ用の受
光素子を製造した。
Example 3 In Example 3, a light receiving element for a sensor was manufactured.

【0071】具体的には、上述の実施例2と同様の工程
に従い、センサ用受光素子を製造するための半導体エピ
タキシャルウェハを複数枚製造した。このエピタキシャ
ルウェハの窓層の最表面の表面粗さの測定を行なった。
この測定結果をもとに、複数枚の半導体エピタキシャル
ウェハにおいて、窓層の最表面の部分101〜900の
800箇所において、長さ50μm以上200μm以下
の範囲での中心線平均粗さRaを算出した。その結果を
表3に示す。
More specifically, a plurality of semiconductor epitaxial wafers for manufacturing a light receiving element for a sensor were manufactured in accordance with the same steps as those in the above-described Example 2. The surface roughness of the outermost surface of the window layer of this epitaxial wafer was measured.
Based on this measurement result, in a plurality of semiconductor epitaxial wafers, the center line average roughness Ra in the range of 50 μm or more and 200 μm or less was calculated at 800 of the outermost surface portions 101 to 900 of the window layer. . Table 3 shows the results.

【0072】[0072]

【表3】 [Table 3]

【0073】次に、これらの半導体エピタキシャルウェ
ハの窓層に、実施例2と同様に亜鉛を拡散した後、窓層
の表面を研磨した。その後、窓層の表面にパッシベーシ
ョン膜を形成し、p型電極とn型電極を形成した。この
ウェハを所定の大きさとなるように切断することによ
り、波長が1.8μm以上3.0μm以下の電磁波を受
信するセンサとしてのPIN−PD(サンプル101〜
サンプル900)を形成した。サンプル101は部分1
01を含み、サンプル102は部分102を含み、…、
サンプル900は部分900を含む。
Next, zinc was diffused into the window layers of these semiconductor epitaxial wafers in the same manner as in Example 2, and the surfaces of the window layers were polished. Thereafter, a passivation film was formed on the surface of the window layer, and a p-type electrode and an n-type electrode were formed. This wafer is cut into a predetermined size, so that a PIN-PD (sample 101 to sample 101) serving as a sensor for receiving an electromagnetic wave having a wavelength of 1.8 μm or more and 3.0 μm or less is obtained.
Sample 900) was formed. Sample 101 is part 1
01, sample 102 includes portion 102,.
Sample 900 includes portion 900.

【0074】得られたPIN−PDについて、オートプ
ロービング装置を用いて各サンプルのI−V測定を実施
した。この測定結果から、暗電流の値を計算した。この
暗電流が400nmを超えるものを不良品とした。研磨
前の窓層最表面の粗さRaと不良率との関係を図8に示
す。
The obtained PIN-PD was subjected to IV measurement of each sample using an auto-probing apparatus. From this measurement result, the value of the dark current was calculated. Those having a dark current exceeding 400 nm were regarded as defective. FIG. 8 shows the relationship between the roughness Ra of the outermost surface of the window layer before polishing and the defect rate.

【0075】図8中、点501、502、503、…、
508は、それぞれ、サンプル101〜200、サンプ
ル201〜300、サンプル301〜400、…、サン
プル801〜900に対応する点である。また、不良率
(%)については、たとえば、サンプル101〜200
に対応する点501では、サンプル101〜200のう
ち、暗電流値が400nmを超えるものの個数を不良率
とした。
In FIG. 8, points 501, 502, 503,.
Reference numeral 508 is a point corresponding to samples 101 to 200, samples 201 to 300, samples 301 to 400,..., Samples 801 to 900, respectively. For the defective rate (%), for example, samples 101 to 200
At the point 501 corresponding to, the number of samples 101 to 200 having a dark current value of more than 400 nm was defined as the defect rate.

【0076】このグラフより、研磨前の表面粗さRaが
6nm以下であれば、不良率が小さいことがわかる。こ
れは、研磨前の窓層最表面の中心線平均粗さRaが小さ
いため、受光層の表面粗さも小さく、さらに受光層中の
結晶欠陥が少ないために暗電流値が小さくなったと考え
られる。
From this graph, it can be seen that the defect rate is small when the surface roughness Ra before polishing is 6 nm or less. This is presumably because the center line average roughness Ra of the outermost surface of the window layer before polishing was small, so that the surface roughness of the light receiving layer was small, and the dark current value was small because there were few crystal defects in the light receiving layer.

【0077】一方、サンプル501〜900では、暗電
流値が大きくなったため不良率が増加した。これは、研
磨前の窓層の最表面の中心線平均粗さRaが大きいため
受光層の表面粗さも大きく、受光層内に結晶欠陥が多く
発生したためと考えられる。
On the other hand, in Samples 501 to 900, the defect rate increased due to the increase in the dark current value. This is considered to be because the center line average roughness Ra of the outermost surface of the window layer before polishing is large, so that the surface roughness of the light receiving layer is large, and many crystal defects occur in the light receiving layer.

【0078】以上、この発明の実施例について説明した
が、ここで示した実施例はさまざまに変形することが可
能である。まず、基板、バッファ層、受光層および窓層
を構成する材料としては、実施例で示したものに限ら
ず、他のIII−V族化合物を用いてもよい。さらに、
それぞれの膜厚等は必要に応じて変えることができる。
Although the embodiment of the present invention has been described above, the embodiment shown here can be variously modified. First, materials constituting the substrate, the buffer layer, the light receiving layer, and the window layer are not limited to those shown in the embodiments, and other III-V compounds may be used. further,
Each film thickness or the like can be changed as needed.

【0079】なお、今回開示された実施例は全ての点で
例示であって、制限的なものではないと考えられるべき
である。本発明の範囲は上記した説明ではなくて特許請
求の範囲によって示され、特許請求の範囲と均等の意味
および範囲内でのすべての変更が含まれることが意図さ
れる。
It should be understood that the embodiments disclosed this time are illustrative in all respects and are not restrictive. The scope of the present invention is defined by the terms of the claims, rather than the description above, and is intended to include any modifications within the scope and meaning equivalent to the terms of the claims.

【0080】[0080]

【発明の効果】この発明に従えば、暗電流値が小さく、
誤作動の生じにくい受光素子を提供できる。
According to the present invention, the dark current value is small,
It is possible to provide a light receiving element that does not easily malfunction.

【図面の簡単な説明】[Brief description of the drawings]

【図1】この発明の実施例1に従った受光素子を示す図
である。
FIG. 1 is a diagram showing a light receiving element according to a first embodiment of the present invention.

【図2】気相エピタキシャル成長装置を示す模式図であ
る。
FIG. 2 is a schematic view showing a vapor phase epitaxial growth apparatus.

【図3】この発明に従って製造された半導体エピタキシ
ャルウェハの模式的な図である。
FIG. 3 is a schematic view of a semiconductor epitaxial wafer manufactured according to the present invention.

【図4】窓層の最表面の粗さを示すグラフである。FIG. 4 is a graph showing the roughness of the outermost surface of the window layer.

【図5】通信用の受光素子における研磨前の窓層の最表
面の粗さRaと暗電流との関係を示すグラフである。
FIG. 5 is a graph showing the relationship between the roughness Ra of the outermost surface of the window layer before polishing and the dark current in the light receiving element for communication;

【図6】センサ用の受光素子における研磨前の窓層の表
面粗さRaと暗電流との関係を示すグラフである。
FIG. 6 is a graph showing a relationship between surface roughness Ra of a window layer before polishing and dark current in a light receiving element for a sensor.

【図7】従来の受光素子の模式的な図である。FIG. 7 is a schematic diagram of a conventional light receiving element.

【図8】センサ用の受光素子における研磨前の窓層の表
面粗さRaと不良率との関係を示すグラフである。
FIG. 8 is a graph showing a relationship between a surface roughness Ra of a window layer before polishing and a defect rate in a light receiving element for a sensor.

【符号の説明】[Explanation of symbols]

2 半導体基板 4 受光層 5 窓層 2 Semiconductor substrate 4 Light receiving layer 5 Window layer

───────────────────────────────────────────────────── フロントページの続き Fターム(参考) 5F045 AB12 AB17 AB18 AB33 AC03 AD10 AF04 BB12 BB16 CA13 CB04 DA51 DA53 DA65 DQ08 EE03 EK06 5F049 MA02 MB07 MB12 NA05 NB01 NB03 PA03 SE05 SS04 SZ12 WA01  ──────────────────────────────────────────────────続 き Continued on the front page F term (reference) 5F045 AB12 AB17 AB18 AB33 AC03 AD10 AF04 BB12 BB16 CA13 CB04 DA51 DA53 DA65 DQ08 EE03 EK06 5F049 MA02 MB07 MB12 NA05 NB01 NB03 PA03 SE05 SS04 SZ12 WA01

Claims (7)

【特許請求の範囲】[Claims] 【請求項1】 波長が1.1μm以上1.6μm以下の
電磁波を受信する受光素子用の半導体エピタキシャルウ
ェハであって、 III−V族化合物半導体基板と、 前記III−V族化合物半導体基板の上に形成されたエ
ピタキシャル層とを備え、 前記エピタキシャル層の最表面で、長さ50μm以上2
00μm以下の範囲において測定した中心線平均粗さR
aが3nm以下である、半導体エピタキシャルウェハ。
1. A semiconductor epitaxial wafer for a light receiving element for receiving an electromagnetic wave having a wavelength of 1.1 μm or more and 1.6 μm or less, comprising: a III-V compound semiconductor substrate; A length of 50 μm or more at the outermost surface of the epitaxial layer.
Center line average roughness R measured in the range of 00 μm or less
A semiconductor epitaxial wafer wherein a is 3 nm or less.
【請求項2】 波長が1.8μm以上3.0μm以下の
電磁波を受信する受光素子用の半導体エピタキシャルウ
ェハであって、 III−V族化合物半導体基板と、 前記III−V族化合物半導体基板の上に形成されたエ
ピタキシャル層とを備え、 前記エピタキシャル層の最表面で、長さ50μm以上2
00μm以下の範囲において測定した中心線平均粗さR
aが6nm以下である、半導体エピタキシャルウェハ。
2. A semiconductor epitaxial wafer for a light-receiving element for receiving an electromagnetic wave having a wavelength of 1.8 μm or more and 3.0 μm or less, comprising: a III-V compound semiconductor substrate; and a III-V compound semiconductor substrate. A length of 50 μm or more at the outermost surface of the epitaxial layer.
Center line average roughness R measured in the range of 00 μm or less
A semiconductor epitaxial wafer wherein a is 6 nm or less.
【請求項3】 前記受光素子は光通信用素子である、請
求項1に記載の半導体エピタキシャルウェハ。
3. The semiconductor epitaxial wafer according to claim 1, wherein said light receiving element is an optical communication element.
【請求項4】 前記受光素子はセンサ用素子である、請
求項2に記載の半導体エピタキシャルウェハ。
4. The semiconductor epitaxial wafer according to claim 2, wherein said light receiving element is a sensor element.
【請求項5】 前記エピタキシャル層は、前記III−
V族化合物半導体基板の上に形成されたIII−V族化
合物を含む受光層と、前記受光層の上に形成されて前記
エピタキシャル層の最表面を構成する、III−V族化
合物を含む窓層とを含む、請求項1〜4のいずれか1項
に記載の半導体エピタキシャルウェハ。
5. The method according to claim 1, wherein the epitaxial layer is
A light receiving layer containing a group III-V compound formed on a group V compound semiconductor substrate, and a window layer containing a group III-V compound formed on the light receiving layer and constituting the outermost surface of the epitaxial layer The semiconductor epitaxial wafer according to claim 1, comprising:
【請求項6】 前記受光層はInGaAs化合物または
InGaAsP化合物を含み、前記窓層はInP化合物
またはInAsP化合物を含む、請求項5に記載の半導
体エピタキシャルウェハ。
6. The semiconductor epitaxial wafer according to claim 5, wherein said light receiving layer contains an InGaAs compound or an InGaAsP compound, and said window layer contains an InP compound or an InAsP compound.
【請求項7】 請求項1〜6のいずれか1項に記載の半
導体エピタキシャルウェハから製造された半導体装置。
7. A semiconductor device manufactured from the semiconductor epitaxial wafer according to claim 1.
JP11007278A 1999-01-14 1999-01-14 Semiconductor epitaxial wafer and semiconductor device Pending JP2000208806A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP11007278A JP2000208806A (en) 1999-01-14 1999-01-14 Semiconductor epitaxial wafer and semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP11007278A JP2000208806A (en) 1999-01-14 1999-01-14 Semiconductor epitaxial wafer and semiconductor device

Publications (1)

Publication Number Publication Date
JP2000208806A true JP2000208806A (en) 2000-07-28

Family

ID=11661572

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11007278A Pending JP2000208806A (en) 1999-01-14 1999-01-14 Semiconductor epitaxial wafer and semiconductor device

Country Status (1)

Country Link
JP (1) JP2000208806A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013065639A1 (en) * 2011-11-01 2013-05-10 住友電気工業株式会社 Light receiving element, epitaxial wafer and fabrication method for same
JP2014216624A (en) * 2013-04-30 2014-11-17 住友電気工業株式会社 Epitaxial wafer, method for manufacturing the same, semiconductor element, and optical sensor device

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013065639A1 (en) * 2011-11-01 2013-05-10 住友電気工業株式会社 Light receiving element, epitaxial wafer and fabrication method for same
JP2013098385A (en) * 2011-11-01 2013-05-20 Sumitomo Electric Ind Ltd Light receiving element, epitaxial wafer, and manufacturing method of the same
JP2014216624A (en) * 2013-04-30 2014-11-17 住友電気工業株式会社 Epitaxial wafer, method for manufacturing the same, semiconductor element, and optical sensor device
US9698287B2 (en) 2013-04-30 2017-07-04 Sumitomo Electric Industries, Ltd. Epitaxial wafer, method for producing the same, semiconductor element, and optical sensor device

Similar Documents

Publication Publication Date Title
US8673680B2 (en) Nanoneedle plasmonic photodetectors and solar cells
CN102292833B (en) Group III-V compound semiconductor photo detector
Xu et al. GeSn lateral pin photodetector on insulating substrate
EP2750202A1 (en) Light receiving element, semiconductor epitaxial wafer, detecting apparatus, and light receiving element manufacturing method
US7855400B2 (en) Semiconductor light detecting element and method for manufacturing the semiconductor light detecting element
CN102612758B (en) Semiconductor element, optical sensor arrangement and semiconductor device manufacturing method
WO2014175128A1 (en) Semiconductor element and method for manufacturing same
Atalla et al. Dark current in monolithic extended-SWIR GeSn PIN photodetectors
US20240063248A1 (en) Back-Illuminated Sensor And A Method Of Manufacturing A Sensor Using A Silicon On Insulator Wafer
US20080217651A1 (en) Photodetector
Cao et al. Lightly doped In0. 53Ga0. 47As/InP SWIR photodetectors with diffusion barrier structure
JP2000208806A (en) Semiconductor epitaxial wafer and semiconductor device
US4597004A (en) Photodetector
Jones et al. Fabrication and assessment of optically immersed CdHgTe detector arrays
CN101506998B (en) Photodetector and method for manufacturing photodetector
CA1149497A (en) Iii-v quaternary alloy photodiode
Hsieh et al. Wafer-level aging of InGaAs/GaAs nano-ridge pin diodes monolithically integrated on silicon
Chen et al. Low dark current InGaAs (P)/InP p–i–n photodiodes
Sammak Silicon-based integration of groups III, IV, V chemical vapor depositions in high-quality photodiodes
JP6115890B2 (en) Light receiving element, manufacturing method thereof, and optical sensor device
JP2000223422A (en) Semiconductor epitaxial wafer, method of manufacturing the same, and semiconductor device
JP7200651B2 (en) Semiconductor wafer, infrared detector, imaging device using same, method for manufacturing semiconductor wafer, and method for manufacturing infrared detector
Chang et al. Study and fabrication of PIN photodiode by using ZnSe/PS/Si structure
JP2002299677A (en) Semiconductor light receiving element
Wojtczuk et al. High-quantum-efficiency 2.2-um InGaAs MOCVD photodiodes

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20041007

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20041019

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20050308