JP2000174661A - 相関方法及びマッチドフィルタ及び携帯端末 - Google Patents

Abstract

(57)【要約】 【課題】 オーバーサンプリング数を大きくすると回路
規模が著しく増加するという問題点を解決し、回路規模
を著しく増加させることがなく、消費電力を低減できる
相関方法及びマッチドフィルタ及び携帯端末を提供する 【解決手段】 レジスタ１をオーバーサンプリング数カ
スケード接続してレジスタグループとし、入力信号及び
レジスタグループから順次出力されるサンプリング結果
と符号系列とを乗算器２で乗算し、乗算器２からの出力
を第１の加算器３で加算し、移動平均化回路で第１の加
算器からの出力をオーバーサンプリング数に亘って加算
する相関方法及びマッチドフィルタ及び携帯端末であ
る。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明はスペクトラム拡散通
信システムにおいて、スペクトラム拡散信号の逆拡散に
用いられる相関方法及びマッチドフィルタ及びそれを用
いた携帯端末に係り、特に回路規模を縮小し、消費電力
を低減できる相関方法及びマッチドフィルタ及び携帯端
末に関する。

【０００２】

【従来の技術】マッチドフィルタとは、トランスバーサ
ルフィルタの一種であり、入力された信号をカスケード
に接続した遅延素子で遅延して保持つつ、順次後段の遅
延素子に出力し、それとともに各遅延素子が出力する信
号をタップ出力して、出力された信号と拡散符号とを乗
算して加算することにより、各タイミングにおける相関
演算を逐次的に行うことができるものである。マッチド
フィルタは、スペクトラム拡散通信の受信機において広
く応用されているものである。

【０００３】マッチドフィルタに入力される信号は、一
旦ディジタル信号に変換され、当該の信号の帯域幅（拡
散帯域幅）を超えるサンプリング周波数でサンプリング
される。ここで、受信される信号（拡散信号）のチップ
のタイミングが正確にわかっている場合は拡散チップレ
ートと同一の周波数でサンプリングしても構わないが、
一般的にはチップの正確なタイミングがわかっていない
場合が多く、拡散チップレートの周波数に近いサンプリ
ング周波数を用いるとサンプリングによって発生するイ
メージ干渉を除去しきれないことがある。

【０００４】そこで、これらの問題を回避するために、
いわゆるオーバーサンプリングと呼ばれる手法が用いら
れている。オーバーサンプリングとは、信号をチップレ
ートの数倍高速にサンプリングし、１つのチップについ
て複数のサンプリング結果から相関値を演算する手法で
ある。

【０００５】すなわち、スペクトラム拡散信号をオーバ
ーサンプリングする場合は、１拡散チップ長あたり複数
のサンプリングが行われる。従って、事前に拡散信号の
チップのタイミングがわかっていなくても正しく信号を
逆拡散し捕捉することができ、またサンプリングによる
イメージ信号の周波数は極めて高くなるので、処理の前
段でのイメージ干渉の除去が容易となるものである。

【０００６】尚、以下の説明において、１拡散チップ長
あたりｋ倍のサンプリングを行う場合を、「ｋ倍オーバ
ーサンプリング」と称することとし、このｋを「オーバ
ーサンプリング数」と称することとする。また、拡散率
（拡散符号語長）をｎチップ、オーバーサンプリング数
をｋとすると、マッチドフィルタにおけるタップ数ｍ
と、拡散率ｎと、オーバーサンプリング数ｋとの間に、
次の［数１］の関係が成立する。

【０００７】

【数１】ｍ＝ｎ×ｋ

【０００８】かかるオーバーサンプリングを実現した従
来のマッチドフィルタについて図３を参照しつつ説明す
る。図３は、従来のマッチドフィルタの一例を表す構成
ブロック図である。尚、図３では、拡散率をｎチップ、
オーバーサンプリング数をｋとし、ｍ＝ｎ×ｋの場合の
マッチドフィルタの構成を示している。

【０００９】従来のマッチドフィルタは、図３に示すよ
うに、カスケード（縦続）接続した複数のレジスタ１で
構成され、全体でｍタップの出力を得るシフトレジスタ
１０′と、シフトレジスタ１０′からタップされた信号
と拡散符号とを乗算するｍ個の乗算器２と、乗算器２か
らの乗算結果を加算する加算器３とから基本的に構成さ
れている。

【００１０】以下、従来のマッチドフィルタの各部につ
いて具体的に説明する。シフトレジスタ１０′は、少な
くとも（ｍ−１）個のレジスタ１をカスケード（縦続）
接続し、マッチドフィルタに入力される信号を各レジス
タ１で一定のサンプリング時間（１チップに対応する時
間をオーバーサンプリング数ｋで除した時間）だけ保持
しつつシフトし、マッチドフィルタの入力信号及び各レ
ジスタ１の出力信号をタップして出力することにより、
全体としてサンプリング時間毎にｍタップの信号を取得
するものである。

【００１１】ここで、初段のレジスタ１-1は、マッチド
フィルタに入力された信号を一定のサンプリング時間
（１チップに対応する時間をオーバーサンプリング数ｋ
で除した時間）だけ保持して、第２段目のレジスタ１-2
に出力するものであり、後続のレジスタ１-2〜１-(m-1)
は、各々前段のレジスタ１からディジタル信号に変換さ
れた信号の入力を受けて、サンプリング時間だけ当該信
号を保持し、サンプリング時間が経過すると、保持して
いる信号を後段のレジスタ１に出力するようになるもの
である。

【００１２】乗算器２は、外部から拡散符号の１チップ
分のコードの入力を受けて、シフトレジスタ１０′から
出力されるタップ出力の信号と当該拡散符号のコードと
を乗算して加算器３に出力するものである。ここで、乗
算器２-0〜２-(m-1)は、マッチドフィルタの入力信号及
び各レジスタ１-1〜１-(m-1)の出力をタップしたタップ
出力に対応して設けられている。

【００１３】また、外部から入力される拡散符号の拡散
符号コードＣ0 〜Ｃn-1 は、１つのコードが順にｋ個の
乗算器に供給されるようになっており、具体的には、Ｃ
0 が乗算器２-0〜乗算器２-(k-1)に供給され、Ｃ1 が乗
算器２-k〜乗算器２-(2k-1)に供給され、最後のＣn-1
が乗算器２-(m-k-1)〜乗算器２-(m-1)に供給されるよう
になっている。

【００１４】尚、以下の説明において、１チップに対応
して、同一の拡散符号を乗算した乗算結果を得るための
構成を「グループ」と称することとする。すなわち、図
３においては、同一の拡散符号を乗算するｋ個の乗算器
２及び当該乗算器２に入力されるタップ出力を保持して
いたｋ個のレジスタ１の組をグループとしており、全体
としてｎ個のグループで構成されることになる。但し、
グループ０では、最初のタップ出力が入力信号であり、
保持されている必要が無いため、レジスタ１の数は（ｋ
−１）でよいことになる。

【００１５】加算器３は、複数の乗算器２から入力され
る信号を加算して、マッチドフィルタの相関出力として
外部に出力するものであり、図３では、ｍ個の乗算器２
から入力される信号を加算することになる。

【００１６】次に、従来のマッチドフィルタの動作につ
いて説明すると、マッチドフィルタに入力されたディジ
タル信号は、（ｍ−１）個のレジスタ１に各々サンプリ
ング時間毎に保持されつつ、入力時及び次段のレジスタ
１に出力すると共にタップされ、タップ信号が対応する
ｍ個の乗算器２に出力され、各乗算器２においてグルー
プ毎に対応する拡散符号のコードと乗算されて、ｍ個の
タップ出力に対応するｍ個の乗算結果が加算器３に出力
される。

【００１７】そして、加算器３が、サンプリング時間毎
に当該ｍ個の乗算結果を加算して、逐次的に相関出力を
出力するようになっている。

【００１８】このように、従来のマッチドフィルタで
は、ｋ倍オーバーサンプリングされたｍ個の入力信号と
逆拡散用参照符号の系列との内積演算による相関値が各
サンプリング時間毎に得られるようになっている。

【００１９】すなわち、従来のマッチドフィルタでは、
相関出力をＹMF、ｊ番目の拡散符号をＣj 、一連の入力
信号（以下、「入力系列」と称する）をＸij、１サンプ
ルの遅延演算子をＺ変換の表記法によってＺ^-1と書くこ
ととすると、ＹMFが、次の［数２］で表されるものとな
る。

【００２０】

【数２】

【００２１】ここで、jはグループの番号であり、拡散
率ｎについて、（０≦j ≦ｎ−１）となるものである。
また、ｉは各グループにおいて何番目のタップであるか
を示す番号であり、また当該タップを与えるシフトレジ
スタのグループ内における番号でもあって、オーバーサ
ンプリング数ｋについて、（０≦i ≦ｋ−１）となるも
のである。但し、図３に示したマッチドフィルタでは、
グループ０における第０番目のタップを与えるシフトレ
ジスタは省略されている。

【００２２】つまり、［数２］に示すように、従来のマ
ッチドフィルタは、具体的には、入力信号Ｘijをレジス
タ１によりi+k・jだけ遅延し、乗算器２により、当該信
号（ＸijＺ^-(i+k・j) ）と拡散符号Ｃjとを乗算した結果
を加算器３で総和するようになっているのである。

【００２３】

【発明が解決しようとする課題】しかしながら、上記従
来のマッチドフィルタでは、精度向上のためにオーバー
サンプリング数ｋを増加させると、それに比例する数の
乗算器が必要となり、回路規模が著しく増大して、消費
電力を増大させるという問題点があった。

【００２４】また、マッチドフィルタは、近年DS-CDMA
（Direct Sequence-Code DivisionMultiple Access）方
式の携帯電話システムへの応用が検討されており、携帯
電話の移動局（携帯端末）のような小形・低消費電力化
が求められる環境では、かかる回路規模の増大や消費電
力の増大を抑制する必要がある。

【００２５】本発明は上記実情に鑑みて為されたもの
で、オーバーサンプリング数を大きくしても回路規模を
著しく増加させることがなく、消費電力を低減できる相
関方法及びマッチドフィルタ及び携帯端末を提供するこ
とを目的とする。

【００２６】

【課題を解決するための手段】上記従来例の問題点を解
決するための請求項１記載の発明は、相関方法におい
て、入力信号のサンプリング結果を特定数でグループ化
したサンプリング系列について、各グループのサンプリ
ング系列の先頭から順に得られるサンプリング結果と前
記各グループに対応する符号系列とを順次乗算し、前記
乗算の度に各グループにおける乗算結果を加算し、前記
加算結果を前記特定数に亘って加算することを特徴とし
ており、符号系列とサンプリング結果との乗算処理をサ
ンプリング系列毎に行うので、乗算処理を行う部分を低
減できる。

【００２７】上記従来例の問題点を解決するための請求
項２記載の発明は、相関方法において、入力信号のサン
プリング結果をオーバーサンプリング数毎に拡散率に対
応する数のグループにグループ化してサンプリング系列
とし、前記各グループのサンプリング系列の先頭から順
に得られるサンプリング結果と前記各グループに対応す
る符号系列とを順次乗算し、前記乗算の度に前記各グル
ープにおける乗算結果を加算し、前記加算結果を前記オ
ーバーサンプリング数に亘って加算することを特徴とし
ており、符号系列とサンプリング結果との乗算処理をサ
ンプリング系列毎に行うので、オーバーサンプリングを
行ったとしても、乗算処理を行う部分はオーバーサンプ
リング数に関係なく拡散率に対応する数のままで構成で
きる。

【００２８】上記従来例の問題点を解決するための請求
項３記載の発明は、マッチドフィルタにおいて、入力信
号のサンプリング結果を順次シフトさせるレジスタをオ
ーバーサンプリング数個連続に配列してレジスタグルー
プとし、前記レジスタグループを拡散率より１小さい数
連続して配列した第１のシフトレジスタ群と、前記入力
信号及び前記レジスタグループにおける最終段のレジス
タから順次出力されるサンプリング結果と符号系列とを
乗算する拡散率に対応する数の乗算器と、前記各乗算器
からの出力を加算する第１の加算器と、前記第１の加算
器からの出力を前記オーバーサンプリング数に亘って加
算する移動平均化回路とを有することを特徴としてお
り、符号系列とサンプリング結果とを乗算する乗算器を
拡散率に対応する数のサンプリング系列毎に設け、乗算
器出力の加算結果をオーバーサンプリング数に亘って再
度加算するので、オーバーサンプリングを行ったとして
も、乗算器はオーバーサンプリング数に関係なく拡散率
に対応する数のままで構成でき、更に第１の加算器にお
ける入力数も低減できる。

【００２９】上記従来例の問題点を解決するための請求
項４記載の発明は、請求項３記載のマッチドフィルタに
おいて、移動平均化回路は、第１の加算器からの出力を
順次シフトさせるレジスタをオーバーサンプリング数よ
り１小さい数連続して配列した第２のシフトレジスタ群
と、前記第２のシフトレジスタ群の入力信号及び前記各
レジスタに保持された値を加算する第２の加算器とを有
する移動平均化回路であることを特徴としており、移動
平均化回路部分も、シフトレジスタと加算器といった単
純且つ簡易な構成で実現できる。

【００３０】上記従来例の問題点を解決するための請求
項５記載の発明は、請求項３記載のマッチドフィルタに
おいて、移動平均化回路は、第１の加算器からの出力を
累計加算する第３の加算器と、前記第３の加算器からの
累計加算出力を一時的に保持し、前記保持した累計加算
出力を前記第３の加算器に出力する累計レジスタと、前
記第３の加算器からの累計加算出力を順次シフトさせる
レジスタをオーバーサンプリング数連続して配列した第
３のシフトレジスタ群と、前記第３の加算器からの累計
加算出力と前記第３のシフトレジスタ群の最終段のレジ
スタからの出力との差分をとる第４の加算器とを有する
移動平均化回路であることを特徴としており、移動平均
化回路部分の２つの加算器共に２入力の簡単な構成で実
現できる。

【００３１】上記従来例の問題点を解決するための請求
項６記載の発明は、携帯端末において、請求項３乃至請
求項５記載のマッチドフィルタを具備したことを特徴と
しており、復調精度を上げながら、且つマッチドフィル
タ部分の回路規模を大幅に縮小して、装置の小型化及び
低消費電力化を図ることができる。

【００３２】

【発明の実施の形態】本発明の実施の形態について図面
を参照しながら説明する。本発明の実施の形態に係る相
関方法及びマッチドフィルタ（本マッチドフィルタ）
は、マッチドフィルタで行われる演算の順序を変更する
と、回路規模を低減できることに注目して、入力信号の
サンプリング結果を遅延させながらオーバーサンプリン
グ数ｋ個の単位で拡散率ｎに対応する数のグループにグ
ループ化してサンプリング系列とし、各グループのサン
プリング系列について先頭から順に得られるサンプリン
グ結果と対応する拡散符号とを乗算して各グループの乗
算結果を総和しておき、当該総和を遅延させつつオーバ
ーサンプリング数ｋ個に亘ってもう一度総和するものな
ので、オーバーサンプリング数に比例する数の乗算器を
設ける必要が無く、精度向上を図りながら回路規模を著
しく増大することなく、消費電力も低減できるものであ
る。

【００３３】まず、本発明の請求項に係る相関方法につ
いて説明する。従来技術で説明したように、拡散率（拡
散符号語長）ｎチップでｋ倍オーバーサンプリングを行
う場合の従来のマッチドフィルタの出力は、［数２］の
式で表されたが、本発明の相関方法は、［数２］の式を
次の［数３］に変形することができることに着目したも
のである。

【００３４】

【数３】

【００３５】つまり、［数３］によれば、ｋ個の単位で
グループ化して遅延した入力信号（ＸijＺ^-kj ）と、拡
散符号Ｃj とを乗算して総和しておき、それをi だけ遅
延させつつ（Ｚ^-i）、もう一度総和することとしても、
［数２］と同じ結果が得られるのである。

【００３６】よって、本発明の相関方法は、入力信号を
遅延させながら取得するサンプリング結果をオーバーサ
ンプリング数ｋ個の単位で拡散率に対応する数のグルー
プにグループ化してサンプリング系列とし、各グループ
のサンプリング系列に対して、各々対応する拡散符号を
順次乗算し、乗算の都度各グループの乗算結果を加算し
て総和を取り、当該総和について遅延させながら、オー
バーサンプリング数ｋ個に亘って更に加算して総和を取
るものである。尚、最初の総和を行うまでの段階を第１
段階、次の総和を行うまでの段階を第２段階とそれぞれ
称することとする。

【００３７】次に、本発明の相関方法を実現する第１の
マッチドフィルタについて、図１を用いて説明する。図
１は、本発明の第１のマッチドフィルタの構成ブロック
図である。尚、図３と同様の構成をとる部分については
同一の符号を付して説明する。また、図１では、図３と
同様に、拡散率をｎチップ、オーバーサンプリング数を
ｋとし、ｍ＝ｎ×ｋの場合のマッチドフィルタの構成を
示している。

【００３８】本発明の第１のマッチドフィルタは、図１
に示すように、カスケード（縦続）接続した複数のレジ
スタ１で構成され、全体でｎタップの出力を得る第１の
シフトレジスタ１０と、第１のシフトレジスタ１０から
タップされた信号と拡散符号とを乗算するｎ個の乗算器
２と、乗算器２からの乗算結果を加算する第１の加算器
３と、カスケード（縦続）接続した複数のレジスタ１′
で構成され、全体でｋタップの出力を得る第２のシフト
レジスタ４と、第２のシフトレジスタ４の各タップから
出力される信号を加算して出力する第２の加算器５とか
ら構成されている。尚、ここで第１のシフトレジスタ１
０が請求項の第１のシフトレジスタ群に相当し、第２の
シフトレジスタ４が請求項の第２のシフトレジスタ群に
相当している。

【００３９】そして、本発明のマッチドフィルタでは、
第１の加算器３に入力されるｎ個の乗算結果を得るため
の構成をグループとし、ｎ個のグループ（グループ０〜
グループ（ｎ−１））で構成されている。

【００４０】具体的にグループは、オーバーサンプリン
グ数ｋに対応する数の信号の組（以下及び請求項におい
て、「サンプリング系列」と称する）を保持するレジス
タ１の組（レジスタグループ）と、乗算器２とから構成
されている。但し、グループ０は例外で、入力信号をタ
ップして順次乗算器２で拡散符号のＣ0 を乗算するの
で、レジスタ１を設ける必要が無く、乗算器２-0のみの
構成である。

【００４１】そして、各レジスタ１では、一定のサンプ
リング時間（１チップに対応する時間をオーバーサンプ
リング数ｋで除した時間）だけ経過するごとに、順次保
持している信号を次のレジスタ１に出力すると共に、各
レジスタグループの最終段（最右）のレジスタ１から出
力される信号はタップされて、各グループのサンプリン
グ系列として対応する乗算器２に出力され、乗算器２に
おいて対応する拡散符号Ｃと乗算されるようになってい
る。

【００４２】以下、各部を具体的に説明する。レジスタ
１は、従来のレジスタ１と同様のもので、カスケードに
接続されており、初段のレジスタ１-1は、入力された信
号を一定の時間（１チップに対応する時間をオーバーサ
ンプリング数ｋで除した時間）だけ保持して、第２段目
のレジスタ１-2に出力し、後続のレジスタ１-2以降は、
各々前段のレジスタ１からディジタル信号に変換された
信号の入力を受けて、一定時間だけ当該信号を保持し、
一定の時間が経過すると、保持している信号を後段のレ
ジスタ１に出力するようになるものである。

【００４３】但し、第１のマッチドフィルタにおけるレ
ジスタ１は、カスケードに接続されている数が、図３に
示した従来のマッチドフィルタとは異なっている。具体
的に、本発明の第１のマッチドフィルタのレジスタ１の
数は、グループ（０）では、上記説明したように０個で
あり、グループ（１）〜グループ（ｎ−２）では、従来
と同様にｋ個ずつである。よって、本発明の第１のマッ
チドフィルタでは、全体として（ｍ−ｋ）個のレジスタ
１がカスケード接続されている。

【００４４】そして、各グループに対して１つの乗算器
２が設けられていて、各グループの最終段（最右）のレ
ジスタ１から出力されるデータが各々対応する乗算器２
に入力されるようになっている。

【００４５】乗算器２は、外部から拡散符号の１チップ
分のコードの入力を受けて、マッチドフィルタに入力さ
れた信号のサンプリング系列と当該拡散符号のコードと
を乗算して第１の加算器３に出力するものである。

【００４６】具体的に、乗算器２-0〜２-(n-1)は、各々
グループ（０）〜グループ（ｎ−１）に対応して設けら
れており、グループ０の場合はマッチドフィルタへの入
力信号と外部から入力される拡散符号Ｃ0 とを乗算し、
その他のグループの場合は、各グループの最終段（最
右）のレジスタ１から出力される信号と外部から入力さ
れる拡散符号Ｃ1 〜Ｃn-1 の各コードとを乗算して第１
の加算器３に出力するものである。

【００４７】第１の加算器３は、ｎ個の乗算器２-0〜２
-(n-1)から入力されるｎ個の信号を加算して、第１段階
の加算結果として出力するものである。

【００４８】第２のシフトレジスタ４は、図１に示すよ
うに、オーバーサンプリング数ｋに対応して（ｋ−１）
個のカスケードに接続されているレジスタ１′から構成
され、入力信号及び各レジスタ１′からの出力をタップ
して全体でｋタップの出力を得るようになっている。

【００４９】また、各レジスタ１′は、一定のサンプリ
ング時間（１チップに対応する時間をオーバーサンプリ
ング数ｋで除した時間）だけ経過する毎に、初段のレジ
スタ１′-0は、第１の加算器３から出力される第１段階
の加算結果を入力し、後段のレジスタ１′-1〜レジスタ
１′-(k-1)は、前段のレジスタ１′から出力されるデー
タを入力して、保持している信号を出力するとともに、
入力された信号を保持するものである。

【００５０】第２の加算器５は、シフトレジスタ４の入
力信号及び各レジスタ１′が出力する信号からタップさ
れた信号を加算して、第２段階の加算結果、つまりは最
終的なマッチドフィルタの相関出力として外部に出力す
るものである。

【００５１】次に、本発明の第１のマッチドフィルタの
動作について説明する。本発明の第１のマッチドフィル
タでは、入力された信号がシフトレジスタ１０を構成す
るカスケードに接続された各レジスタ１において、一定
の時間（１チップに対応する時間をオーバーサンプリン
グ数で除した時間）だけ保持されて、後段のレジスタ１
に出力されていく。この時各グループにおいては、レジ
スタグループがｋチップ分の時間に亘る入力信号のサン
プリング系列を保持していることになる。

【００５２】そして、グループ０における入力信号及び
他のグループにおける最終段のレジスタ１から出力され
る信号は、後段のグループに出力されると共に、タップ
されて対応する乗算器２に出力され、この信号は、すな
わちｋサンプリング時間単位のサンプリング系列が順次
出力されることになる。

【００５３】そして、グループ（０）〜グループ（ｎ−
１）に対応する乗算器２-0〜２-(n-1)において、各グル
ープのサンプリング系列と、対応する拡散符号とが乗算
されて、第１の加算器３に出力される。そして、第１の
加算器３が、これらを加算して、第１段階の演算結果を
出力するようになる。

【００５４】そして、第２のシフトレジスタ４の各レジ
スタ１′において、第１の加算器３が出力する第１段階
の演算結果を一定のサンプリング時間（１チップに対応
する時間をオーバーサンプリング数ｋで除した時間）だ
け保持する。つまり、シフトレジスタ４が、ｋ個の第１
段階の演算の結果をｋサンプリング時間に亘って保持
し、第２の加算器５が、当該ｋ個の第１段階の演算の結
果を加算して、第２段階の演算を行い、相関出力として
外部に出力するようになっている。本マッチドフィルタ
は、このようにして［数３］に示す演算を行うようにな
っている。

【００５５】上記説明した本発明の第１のマッチドフィ
ルタによれば、オーバーサンプリング数ｋに関わらず、
拡散率ｎに対応する数の乗算器２のみで相関出力を得る
ことができるので、精度向上のためにオーバーサンプリ
ング数ｋを大きくしても、従来のマッチドフィルタのよ
うにオーバーサンプリング数ｋに比例する数の乗算器を
設ける必要が無く、回路規模を著しく増大することなく
低減し、消費電力も低減できる効果がある。

【００５６】また、本発明の第１のマッチドフィルタで
は、第１の加算器３における入力がｎ個であり、従来の
マッチドフィルタの第１の加算器３に比べて１／ｋに低
減できるので、構成を簡素化できる効果がある。

【００５７】次に、本発明の相関方法を実現する別のマ
ッチドフィルタ（第２のマッチドフィルタ）について説
明する。第２段階の演算を行う回路としては、図１に示
したシフトレジスタ４と第２の加算器５とを用いたトラ
ンスバーサルフィルタ型の移動平均化回路に代えて、リ
カーシブフィルタ型の移動平均化回路を用いることも考
えられる。

【００５８】そこで、本発明の第２のマッチドフィルタ
は、第１段階の加算を行う構成は第１のマッチドフィル
タと同一であり、第２段階の加算を行う移動平均化回路
をリカーシブフィルタ型にしたものである。

【００５９】第２のマッチドフィルタについて図２を用
いて説明する。図２は、本発明の第２のマッチドフィル
タにおける第２段階の演算部分である移動平均化回路の
構成ブロック図である。

【００６０】図２に示す第２のマッチドフィルタの移動
平均化回路は、第３の加算器２１と、オーバーサンプリ
ング数ｋに対応する数のレジスタ１″-1〜１″-kで構成
される第３のシフトレジスタ２０と、累計レジスタ２３
と、第４の加算器２２とから主に構成されている。尚、
ここで第３のシフトレジスタが請求項の第３のシフトレ
ジスタ群に相当している。

【００６１】ここで、第３の加算器２１は、図１に示し
た本マッチドフィルタの第１の加算器３から出力される
信号と、後に説明する累計レジスタ２３から出力される
信号とを加算した結果を累計加算出力として、累計レジ
スタ２３及びレジスタ１″-1及び第４の加算器２２に出
力するものである。

【００６２】レジスタ１″-1〜１″-kは、カスケードに
接続され、それぞれ一定のサンプリング時間（１チップ
に対応する時間をオーバーサンプリング数ｋで除した時
間）だけ入力された信号を保持し、その後、後段のレジ
スタ１″に当該保持していた信号を出力するものであ
る。また、最後段のレジスタ１″-kは、保持していた信
号を第４の加算器２２に出力するようになる。

【００６３】第４の加算器２２は、第３の加算器２１が
出力する信号と、第３のシフトレジスタ群の最終段であ
るレジスタ１″-kから出力される信号とを加算し、その
結果を第２段階の演算の結果、つまりはマッチドフィル
タにおける相関出力として外部に出力するものである。

【００６４】累計レジスタ２３は、第３の加算器２１が
出力する累計加算信号の入力を受けて、一定の時間だけ
保持し、その後、第３の加算器２１に保持している信号
を出力するものである。

【００６５】なお図２の移動平均化回路は、第３の加算
器と累計レジスタ２３とによって１タップの積分回路
を、またレジスタ１″-1〜１″-kと第４の加算器２２に
よってｋタップの遅延差分回路をそれぞれ構成してお
り、これら２つの回路がカスケード接続されている。

【００６６】次に、第２のマッチドフィルタの動作につ
いて、図２に示す移動平均化回路の動作を中心に説明す
る。本発明の第２のマッチドフィルタでは、第１のマッ
チドフィルタと同様に、入力された信号が、シフトレジ
スタ１０の各レジスタ１において、一定の時間だけ保持
されつつシフトしながら、各グループにおける入力信号
（ｋチップ時間毎のサンプリング系列）が対応する乗算
器２に出力されて、各乗算器２で対応する拡散符号と乗
算されて、第１の加算器３でｎ個の乗算結果が加算され
て、第１段階の演算結果として出力される。

【００６７】そして、第２のマッチドフィルタでは、第
１段階の演算結果が、図２の移動平均化回路に順次入力
され、第３の加算器２１と累計レジスタ２３との動作に
よって、入力される信号を順次累計加算したものを出力
する。

【００６８】そして、上記累計加算出力は、レジスタ
１″-1〜レジスタ１″-kに一定の時間だけ保持されつつ
シフトされ、ｋチップ時間後に、第４の加算器２２にて
第３の加算器２１からの累計加算出力と差分演算され
て、第２段階の演算結果、つまりはマッチドフィルタの
相関出力として外部に出力されるようになっている。

【００６９】上記動作の結果、図２の移動平均化回路に
おいて、第１段階の演算結果について、ｋサンプリング
時間に亘って加算した結果が順次出力されることにな
る。

【００７０】尚、かかる移動平均化回路のフィルタ特性
Ｈ（Ｚ）は、次の［数４］で表されるものとなってい
る。

【００７１】

【数４】

【００７２】［数４］の最右辺は、［数３］右辺の前半
部と同様であり、図２の移動平均化回路が、図１に示し
た第１のマッチドフィルタの第２段階部分のトランスバ
ーサルフィルタ型の移動平均化回路と同等であることが
わかる。

【００７３】本発明のマッチドフィルタによれば、拡散
率ｎでｋ倍オーバーサンプリングを実現するために、
（ｎ−１）×ｋ個のレジスタ１をカスケード接続し、ｋ
個のレジスタ１をグループ化してレジスタグループと
し、マッチドフィルタの入力信号及び各グループの最終
段のレジスタ１の出力をタップして、ｎ個のタップ出力
をサンプリング系列として取得し、当該タップに対応し
て設けた乗算器で、それぞれサンプリング系列と拡散符
号とを乗算し、乗算の度にｎ個の乗算結果を加算するこ
とによって、第１段階としてｋサンプリング時間毎のサ
ンプリング系列に対して拡散符号を乗算したものの加算
結果を取得し、第２段階として前記加算結果について遅
延させながらｋサンプリング時間に亘って加算するの
で、精度向上のためにオーバーサンプリング数ｋを増大
しても乗算器の数は拡散率ｎに依存する数のままでよい
ため、従来に比べて乗算器の数が１／ｋとなり、回路規
模を大幅に縮小でき、消費電力も大幅に削減できる効果
がある。

【００７４】更に、本発明の第１のマッチドフィルタに
よれば、シフトレジスタ１０からのｎ個のタップについ
て拡散符号を乗算し、ｎ個の乗算結果を第１の加算器で
加算し、当該加算結果を（ｋ−１）個のレジスタでシフ
トしながらｋタップについて第２の加算器で加算するの
で、従来のマッチドフィルタでｍ＝ｋ×ｎ個の加算を行
うのに比べて、第１のマッチドフィルタではｎ個の加算
とｋ個の加算でよいため、加算器の規模も縮小できて回
路規模を大幅に縮小でき、消費電力も大幅に削減できる
効果がある。

【００７５】また、本発明の第２のマッチドフィルタに
よれば、第１段階としてシフトレジスタ１０からのｎ個
のタップについて拡散符号を乗算し、ｎ個の乗算結果を
第１の加算器で加算し、第２段階として当該加算結果を
１タップの積分器とｋタップの遅延差分回路によってｋ
サンプリング時間に亘って加算するので、第２段階は２
入力の加算器を２つ具備すればよく、第１のマッチドフ
ィルタよりも更に加算器の規模を縮小でき、路規模を大
幅に縮小でき、消費電力も大幅に削減できる効果があ
る。

【００７６】また、図１及び図２に示した本マッチドフ
ィルタを採用した携帯端末では、復調性を向上のために
オーバーサンプリング数を大きくしても、マッチドフィ
ルタの回路規模を著しく増大することなく縮小でき、消
費電力が低減できるので、装置全体を小型化でき、更に
長時間使用できる携帯電話とすることができる効果があ
る。

【００７７】

【発明の効果】請求項１記載の発明によれば、入力信号
のサンプリング結果を特定数でグループ化したサンプリ
ング系列について、各グループのサンプリング系列の先
頭から順に得られるサンプリング結果と各グループに対
応する符号系列とを順次乗算し、乗算の度に各グループ
における乗算結果を加算し、加算結果を特定数に亘って
加算する相関方法としているので、符号系列とサンプリ
ング結果との乗算処理をサンプリング系列毎に行うこと
ができ、乗算処理を行う部分を低減し、処理を簡素化で
きる効果がある。

【００７８】請求項２記載の発明によれば、入力信号の
サンプリング結果をオーバーサンプリング数毎に拡散率
に対応する数のグループにグループ化してサンプリング
系列とし、各グループのサンプリング系列の先頭から順
に得られるサンプリング結果と各グループに対応する符
号系列と乗算し、乗算の度に各グループにおける乗算結
果を加算し、加算結果をオーバーサンプリング数に亘っ
て加算する相関方法としているので、オーバーサンプリ
ングを行ったとしても、乗算処理を行う部分はオーバー
サンプリング数に関係なく拡散率に対応する数のままで
構成でき、オーバーサンプリングによって復調精度を向
上しながら、乗算処理を行う部分を低減し、処理を簡素
化できる効果がある。

【００７９】請求項３記載の発明によれば、レジスタを
オーバーサンプリング数個連続に配列したレジスタグル
ープを、拡散率より１小さい数連続して配列して第１の
シフトレジスタ群とし、第１のシフトレジスタ群で入力
信号のサンプリング結果を順次シフトさせながら、入力
信号及びレジスタグループにおける最終段のレジスタか
ら順次出力されるサンプリング結果と符号系列とを乗算
器で乗算し、乗算器からの出力を第１の加算器で加算
し、移動平均化回路で第１の加算器からの出力をオーバ
ーサンプリング数に亘って加算するマッチドフィルタと
しているので、オーバーサンプリングを行ったとして
も、オーバーサンプリング数に関係なく拡散率に対応す
る数の乗算器で構成でき、オーバーサンプリングによっ
て復調精度を向上しながら、乗算器数を増大することな
く構成要素を簡素化して回路規模を縮小し、消費電力を
も低減できる効果がある。

【００８０】請求項４記載の発明によれば、移動平均化
回路が、第２のシフトレジスタ群で第１の加算器からの
出力を順次シフトさせると共に、第２のシフトレジスタ
群の入力信号及び各レジスタに保持された値を第２の加
算器で加算する移動平均化回路である請求項３記載のマ
ッチドフィルタとしているので、移動平均化回路部分
も、シフトレジスタと加算器といった単純且つ簡易な構
成で実現でき、回路規模を縮小し、消費電力をも低減で
きる効果がある。

【００８１】請求項５記載の発明によれば、移動平均化
回路が、第１の加算器からの出力を第３の加算器と累計
レジスタとによって累計加算しながら、第３の加算器か
らの累計加算出力を第２のシフトレジスタ群で順次シフ
トさせ、第４の加算器で第３の加算器からの累計加算出
力と第２のシフトレジスタ群からの出力との差分をとる
移動平均化回路である請求項３記載のマッチドフィルタ
としているので、移動平均化回路部分の２つの加算器共
に２入力の簡単な構成で実現でき、回路規模を縮小し、
消費電力をも低減できる効果がある。

【００８２】請求項６記載の発明によれば、請求項３乃
至請求項５記載のマッチドフィルタを具備した携帯端末
としているので、オーバーサンプリングによって復調精
度を上げながら、且つマッチドフィルタ部分の回路規模
を大幅に縮小して、装置の小型化及び低消費電力化を図
ることができる効果がある。

【図面の簡単な説明】

【図１】本発明の第１のマッチドフィルタの構成ブロッ
ク図である。

【図２】本発明の第２のマッチドフィルタにおける移動
平均化回路の構成ブロック図である。

【図３】本発明の第２のマッチドフィルタにおける第２
段階の演算部分である移動平均化回路の構成ブロック図
である。

【符号の説明】

１、１′…レジスタ、 ２…乗算器、 ３…第１の加算
器、 ４…第２のシフトレジスタ、 ５…第２の加算
器、 １０…第１のシフトレジスタ、 ２０…第３のシ
フトレジスタ、 ２１…第３の加算器、 ２２…第４の
加算器、 ２３…累計レジスタ

Claims (6)

【特許請求の範囲】
1. 【請求項１】 入力信号のサンプリング結果を特定数で
   グループ化したサンプリング系列について、各グループ
   のサンプリング系列の先頭から順に得られるサンプリン
   グ結果と前記各グループに対応する符号系列とを順次乗
   算し、前記乗算の度に各グループにおける乗算結果を加
   算し、前記加算結果を前記特定数に亘って加算すること
   を特徴とする相関方法。
2. 【請求項２】 入力信号のサンプリング結果をオーバー
   サンプリング数毎に拡散率に対応する数のグループにグ
   ループ化してサンプリング系列とし、前記各グループの
   サンプリング系列の先頭から順に得られるサンプリング
   結果と前記各グループに対応する符号系列とを順次乗算
   し、前記乗算の度に前記各グループにおける乗算結果を
   加算し、前記加算結果を前記オーバーサンプリング数に
   亘って加算することを特徴とする相関方法。
3. 【請求項３】 入力信号のサンプリング結果を順次シフ
   トさせるレジスタをオーバーサンプリング数個連続に配
   列してレジスタグループとし、前記レジスタグループを
   拡散率より１小さい数連続して配列した第１のシフトレ
   ジスタ群と、前記入力信号及び前記レジスタグループに
   おける最終段のレジスタから順次出力されるサンプリン
   グ結果と符号系列とを乗算する拡散率に対応する数の乗
   算器と、前記各乗算器からの出力を加算する第１の加算
   器と、前記第１の加算器からの出力を前記オーバーサン
   プリング数に亘って加算する移動平均化回路とを有する
   ことを特徴とするマッチドフィルタ。
4. 【請求項４】 移動平均化回路は、第１の加算器からの
   出力を順次シフトさせるレジスタをオーバーサンプリン
   グ数より１小さい数連続して配列した第２のシフトレジ
   スタ群と、前記第２のシフトレジスタ群の入力信号及び
   前記各レジスタに保持された値を加算する第２の加算器
   とを有する移動平均化回路であることを特徴とする請求
   項３記載のマッチドフィルタ。
5. 【請求項５】 移動平均化回路は、第１の加算器からの
   出力を累計加算する第３の加算器と、前記第３の加算器
   からの累計加算出力を一時的に保持し、前記保持した累
   計加算出力を前記第３の加算器に出力する累計レジスタ
   と、前記第３の加算器からの累計加算出力を順次シフト
   させるレジスタをオーバーサンプリング数連続して配列
   した第３のシフトレジスタ群と、前記第３の加算器から
   の累計加算出力と前記第３のシフトレジスタ群の最終段
   のレジスタからの出力との差分をとる第４の加算器とを
   有する移動平均化回路であることを特徴とする請求項３
   記載のマッチドフィルタ。
6. 【請求項６】 請求項３乃至請求項５記載のマッチドフ
   ィルタを具備したことを特徴とする携帯端末。