[go: up one dir, main page]

JP2000151114A - Multilayer board and manufacture thereof - Google Patents

Multilayer board and manufacture thereof

Info

Publication number
JP2000151114A
JP2000151114A JP10320622A JP32062298A JP2000151114A JP 2000151114 A JP2000151114 A JP 2000151114A JP 10320622 A JP10320622 A JP 10320622A JP 32062298 A JP32062298 A JP 32062298A JP 2000151114 A JP2000151114 A JP 2000151114A
Authority
JP
Japan
Prior art keywords
insulating
blocks
layer
multilayer substrate
bonding material
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP10320622A
Other languages
Japanese (ja)
Inventor
Katsuhiro Yoneyama
勝廣 米山
Toshifumi Nakamura
利文 中村
Hirokazu Nakayama
浩和 中山
Nobuo Motohashi
伸郎 本橋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP10320622A priority Critical patent/JP2000151114A/en
Publication of JP2000151114A publication Critical patent/JP2000151114A/en
Pending legal-status Critical Current

Links

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a multilayer board having built-in passive elements and a manufacturing method thereof that can achieve higher performance and higher accuracy of the passive elements. SOLUTION: This ceramic multilayer board is partitioned into four blocks B1, B2, B3, B4. Two insulating layers made of AlN are laminated to constitute the block B1. Two insulating layers made of purified alumina are laminated to constitute the block B2 and resistance elements R1, R2 are formed on its upper insulating layer. The block B3 is one insulating layer made of glass ceramic and capacitors C1, C2 are formed on this insulating layer. Four insulating layers made of zirconia are laminated to constitute the block B4. These blocks B1, B2, B3, B4 are mechanically and electrically connected by insulating bonding material 11 and conductive bonding material 12 between the blocks.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は多層基板及びその製
造方法に係り、特に抵抗素子やキャパシタ等の受動素子
を内蔵した多層基板及びその製造方法に関するものであ
る。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a multilayer substrate and a method of manufacturing the same, and more particularly, to a multilayer substrate having a passive element such as a resistor or a capacitor built therein and a method of manufacturing the same.

【0002】[0002]

【従来の技術】近年、益々電子機器の小型軽量化に伴
い、電子機器に使用されるセラミックス多層基板につい
ても同様に小型軽量化の要望が強くなってきた。このた
め、セラミックス多層基板、例えば高温焼成タイプのア
ルミナ多層基板や低温焼成可能な低温焼成ガラスセラミ
ックス多層基板等においては、従来から、抵抗、コンデ
ンサ、インダクタ等の受動素子をセラミックス多層基板
の表面や内層部に形成して、その軽薄短小化を図ろうと
する技術が開発されてきた。
2. Description of the Related Art In recent years, as electronic devices have become smaller and lighter, there has been an increasing demand for ceramic multilayer substrates used in electronic devices. For this reason, ceramic multilayer substrates, such as a high-temperature firing type alumina multilayer substrate and a low-temperature firing glass-ceramic multilayer substrate that can be fired at low temperatures, have conventionally used passive elements such as resistors, capacitors, inductors, etc. on the surface or inner layer of the ceramic multilayer substrate. A technology has been developed that is formed in a part to reduce the size and weight.

【0003】以下、従来のセラミックス多層基板の第1
の例として、受動素子を内蔵化したセラミックス多層基
板及びその製造プロセスについて、図32〜図34を用
いて説明する。ここで、図32は従来の受動素子を内蔵
化したセラミックス多層基板を示す断面図であり、図3
3は図32のセラミックス多層基板の製造プロセスを説
明するためのフローチャートであり、図34は図32の
セラミックス多層基板の製造プロセスを説明するための
工程斜視図である。
Hereinafter, the first of the conventional ceramic multilayer substrates will be described.
As an example of the above, a ceramic multilayer substrate having a built-in passive element and a manufacturing process thereof will be described with reference to FIGS. Here, FIG. 32 is a sectional view showing a conventional ceramic multilayer substrate having a built-in passive element.
FIG. 3 is a flowchart for explaining the manufacturing process of the ceramic multilayer substrate of FIG. 32, and FIG. 34 is a process perspective view for explaining the manufacturing process of the ceramic multilayer substrate of FIG.

【0004】図32に示されるように、従来のセラミッ
クス多層基板においては、ガラスセラミックスからなる
9層の絶縁層L21、L22、…、L29が順に積層さ
れている。そして、これらの絶縁層L21、L22、
…、L29のうち、最上層の絶縁層L21上面、絶縁層
L21、L22、…、L29の各層間、及び最下層の絶
縁層L29下面には、それぞれ配線導体層M21、M2
2、…、M30が形成されている。
As shown in FIG. 32, in a conventional ceramic multilayer substrate, nine insulating layers L21, L22,..., L29 made of glass ceramic are sequentially laminated. Then, these insulating layers L21, L22,
, L29, the wiring conductor layers M21, M2 are provided on the upper surface of the uppermost insulating layer L21, between the insulating layers L21, L22,..., L29, and on the lower surface of the lowermost insulating layer L29, respectively.
2,..., M30 are formed.

【0005】また、絶縁層L22とL23との間には、
受動素子としての抵抗素子R21、R22が内蔵されて
いる。これらの抵抗素子R21、R22は、相対する2
つの電極と、これら2つの電極に接続する抵抗体層とか
ら構成されている。また、絶縁層L24とL25との間
には、受動素子としてのキャパシタC21、C22が内
蔵されている。これらのキャパシタC21、C22は、
下部電極と、この下部電極上にバリアメタル層を介して
形成された誘電体層と、この誘電体層上にバリアメタル
層を介して形成された上部電極とから構成されている。
更に、各絶縁層L21、L22、…、L29には、それ
ぞれ配線導体層M21、M22、…、M30や抵抗素子
R21、R22やキャパシタC21、C22に接続する
スルーホール13が形成されている。
[0005] Further, between the insulating layers L22 and L23,
Resistive elements R21 and R22 as passive elements are built in. These resistance elements R21 and R22 are
It is composed of one electrode and a resistor layer connected to these two electrodes. Further, between the insulating layers L24 and L25, capacitors C21 and C22 as passive elements are built. These capacitors C21 and C22 are
It comprises a lower electrode, a dielectric layer formed on the lower electrode via a barrier metal layer, and an upper electrode formed on the dielectric layer via a barrier metal layer.
Further, in each of the insulating layers L21, L22,..., L29, there is formed a through hole 13 connected to the wiring conductor layers M21, M22,..., M30, the resistance elements R21, R22, and the capacitors C21, C22.

【0006】なお、ここで、絶縁層L21とL22との
間の配線導体層M22及び絶縁層L28とL29との間
の配線導体層M29がそれぞれベタ導体層となってい
る。これは、絶縁層L1上面及び絶縁層L29下面にそ
れぞれ同軸線路(マイクロストリップライン)を形成す
るための接地層となっている構造を示すものである。
The wiring conductor layer M22 between the insulating layers L21 and L22 and the wiring conductor layer M29 between the insulating layers L28 and L29 are solid conductor layers. This shows a structure serving as a ground layer for forming a coaxial line (microstrip line) on the upper surface of the insulating layer L1 and the lower surface of the insulating layer L29.

【0007】ところで、上記図32に示されるセラミッ
クス多層基板を構成する各要素には、次のような材料が
用いられる。即ち、絶縁層L21、L22、…、L29
は、アルミナ(Al2 3 )とホウケイ酸酸化物(B2
3 −SiO2 )とを混合してなるガラスセラミックス
を材料とする。このガラスセラミックスは一般的に比誘
電率5.6〜8.0程度、熱伝導率約2.5W/m・K
〜3W/m・K、熱膨張係数約5.5×10-6/゜C、
耐熱温度約850℃〜950℃(焼成温度)の特性を有
している。また、その絶縁破壊電圧は約10KV/mm
〜20KV/mmである。
By the way, the following materials are used for each element constituting the ceramic multilayer substrate shown in FIG. That is, the insulating layers L21, L22, ..., L29
Are alumina (Al 2 O 3 ) and borosilicate oxide (B 2
O 3 —SiO 2 ) as a material. This glass ceramic generally has a relative dielectric constant of about 5.6 to 8.0 and a thermal conductivity of about 2.5 W / m · K.
33 W / m · K, thermal expansion coefficient about 5.5 × 10 −6 / ° C,
It has a heat resistance temperature of about 850 ° C. to 950 ° C. (calcination temperature). The dielectric breakdown voltage is about 10 KV / mm
2020 KV / mm.

【0008】なお、セラミックス材料としては、このガ
ラスセラミックスの他に、高純度アルミナ、ジルコニ
ア、AlN(窒化アルミ)等を材料とするものがある。
但し、これら高純度アルミナ、AlNの焼成温度が約1
000℃〜1300℃であるのに対して、ガラスセラミ
ックスの焼成温度は900℃前後である。このため、ガ
ラスセラミックスは、低温焼成ガラスセラミックスと呼
ばれている。
In addition to the glass ceramics, there are ceramic materials made of high-purity alumina, zirconia, AlN (aluminum nitride), or the like.
However, the firing temperature of these high-purity alumina and AlN is about 1
The firing temperature of the glass ceramic is about 900 ° C., while the temperature is from 000 ° C. to 1300 ° C. For this reason, glass ceramics are called low temperature fired glass ceramics.

【0009】また、配線導体層M21、M22、…、M
30及びスルーホール13は、例えばCu(銅)、Ag
(銀)、Ag−Pt(白金)、Ag−Pd(パラジウ
ム)、W(タングステン)、Mo(モリブデン)等の単
体又は混合体を材料とする。これらのいずれを選択する
かは、前述のセラミックス材料の焼成温度、焼成雰囲
気、形成する回路の特性等に基づいて決定する。一般的
には、Cu、Ag、Ag−Pt、Ag−Pdが低温焼成
系の配線材料として、W、Moが高温焼成系の配線材料
として使用される。また、なお、内層にAg、Ag−P
t、Ag−Pdを使用し、外層にCuを使用する積層構
造の場合もある。また、Cuは、例えば窒素等の還元雰
囲気において焼成する場合に使用し、Ag、Ag−P
t、Ag−Pdは、酸素雰囲気において焼成する場合に
使用することが多い。
The wiring conductor layers M21, M22,.
30 and the through hole 13 are made of, for example, Cu (copper), Ag
The material is a simple substance or a mixture of (silver), Ag-Pt (platinum), Ag-Pd (palladium), W (tungsten), Mo (molybdenum), and the like. Which of these is selected is determined based on the firing temperature of the ceramic material, the firing atmosphere, the characteristics of the circuit to be formed, and the like. Generally, Cu, Ag, Ag-Pt, and Ag-Pd are used as low-temperature firing-type wiring materials, and W and Mo are used as high-temperature firing-type wiring materials. In addition, Ag, Ag-P
In some cases, a laminated structure using t, Ag-Pd and Cu as an outer layer may be used. Cu is used for baking in a reducing atmosphere such as nitrogen, for example, and Ag, Ag-P
t and Ag-Pd are often used when firing in an oxygen atmosphere.

【0010】また、抵抗素子R21、R22を構成する
電極には、例えばCu、Ag、Ag−Pt、Ag−Pd
等が材料として使用され、抵抗体層には、例えばRuO
2 系、LaB6 、SnO2 系等が材料として使用され
る。
The electrodes constituting the resistance elements R21 and R22 include, for example, Cu, Ag, Ag-Pt, Ag-Pd
Is used as a material, and the resistor layer is made of, for example, RuO.
2 system, LaB 6 , SnO 2 system and the like are used as materials.

【0011】更に、キャパシタC21、C22を構成す
る下部電極及び上部電極には、例えばCu、Ag、Ag
−Pt、Ag−Pd等が材料として使用され、誘電体層
には、例えば比誘電率20〜28程度のタンタルオキサ
イド、比誘電率2000程度のBaTiO3 、比誘電率
150〜200程度のSrTiO3 、比誘電率500〜
860程度のBaSrTiO3 、比誘電率100〜20
0程度のPbTiO3、比誘電率700〜4000程度
のPbLaZrTiO3 等の多種の材料が使用される。
また、バリアメタル層は、例えばW、Ru(ルテニウ
ム)、Pt、Au(金)、Ti(チタン)等を材料と
し、単体層又は複数材料の積層構造をなしている。
Further, the lower electrode and the upper electrode constituting the capacitors C21 and C22 are, for example, Cu, Ag, Ag
For example, tantalum oxide having a relative dielectric constant of about 20 to 28, BaTiO 3 having a relative dielectric constant of about 2000, and SrTiO 3 having a relative dielectric constant of about 150 to 200 are used for the dielectric layer. , Relative permittivity 500 ~
BaSrTiO 3 of about 860, relative dielectric constant of 100 to 20
Various materials such as PbTiO 3 of about 0 and PbLaZrTiO 3 having a relative dielectric constant of about 700 to 4000 are used.
The barrier metal layer is made of, for example, W, Ru (ruthenium), Pt, Au (gold), Ti (titanium), or the like, and has a single layer or a laminated structure of a plurality of materials.

【0012】次に、図32に示すセラミックス多層基板
の製造プロセスを、図33のフローチャート及び図34
の工程概略図を用いて説明する。
Next, the manufacturing process of the ceramic multilayer substrate shown in FIG.
The process will be described with reference to the process schematic diagram.

【0013】手順−1 セラミック材料としてアルミナ及びホウケイ酸酸化物の
粉末を、水又はアルコール等の溶剤に加えて混合する。
このときの粉体の粒径は、平均数μm程度である。続い
て、この混合体を練り合わせて泥奨し、混練体を形成す
る。
Procedure-1 A powder of alumina and borosilicate oxide as a ceramic material is added to a solvent such as water or alcohol and mixed.
The average particle size of the powder at this time is about several μm. Subsequently, the mixture is kneaded to form a kneaded body.

【0014】手順−2 この混練体を延ばして、厚さ10μm〜250μm程度
のロール状の薄膜に成膜する。そして、この薄膜を縦横
寸法50mm〜200mm程度に切断して、複数枚の薄
板を形成する。この薄板が、一般にグリーンシートと呼
ばれるものである。
Procedure-2 The kneaded body is extended and formed into a roll-shaped thin film having a thickness of about 10 μm to 250 μm. Then, the thin film is cut into a length and width of about 50 mm to 200 mm to form a plurality of thin plates. This thin plate is generally called a green sheet.

【0015】手順−3 9枚のグリーンシートG21、G22、…、G29に、
穴径50μm〜200μm程度の複数のスルーホール用
の穴を明ける。これらのスルーホール用の穴明け方法と
しては、例えばドリルによる方法、金型による方法、レ
ーザ等を用いる方法等がある。その後、これらのスルー
ホール用の穴に、例えばCu、Ag、Ag−Pt、Ag
−Pd、W、Mo等の単体又は混合体からなる導体を埋
め込み、スルーホール13を形成する。このスルーホー
ル用の穴に導体を埋め込む方法としては、一般にスクリ
ーン印刷法を用いる。
Procedure-3 Nine green sheets G21, G22,...
Drill a plurality of through holes with a hole diameter of about 50 μm to 200 μm. Drilling methods for these through holes include, for example, a method using a drill, a method using a mold, and a method using a laser. Then, for example, Cu, Ag, Ag-Pt, Ag
-A through hole 13 is formed by embedding a conductor made of a simple substance or a mixture such as Pd, W, and Mo. As a method of embedding a conductor in the through hole, a screen printing method is generally used.

【0016】手順−4 9枚のグリーンシートG21、G22、…、G29のそ
れぞれに配線導体の印刷を行う。即ち、図34に示され
るように、グリーンシートG21、G22、…、G29
の上面、場合によっては上面及び下面に、導体印刷を行
い、スルーホールの受けランド、配線パターン、部品ラ
ンド等の配線導体層M21等を形成する。このときの配
線導体層M21等の材料としては、スルーホール13の
形成に使用した導体と同系統のものを用いる。
Procedure-4 Wiring conductors are printed on each of the nine green sheets G21, G22,..., G29. That is, as shown in FIG. 34, the green sheets G21, G22,.
Is printed on the upper surface, and in some cases, the upper surface and the lower surface, to form a wiring conductor layer M21 such as a receiving land for a through hole, a wiring pattern, and a component land. At this time, the same material as the conductor used to form the through hole 13 is used as the material of the wiring conductor layer M21 and the like.

【0017】手順−5 9枚のグリーンシートG21、G22、…、G29のう
ち、所定のグリーンシートG23上に、抵抗素子R2
1、R22を形成する。即ち、グリーンシートG23上
に、印刷法を用いて導体を塗布し、2つの電極を相対し
て形成した後、再び印刷法を用いてこれら2つの電極に
接続する抵抗体を塗布し、抵抗体層を形成する。場合に
よっては、抵抗体を塗布した後、乾燥させる工程を付加
する。こうして、グリーンシートG23上に抵抗素子R
21、R22を形成する。
Procedure-5 Of the nine green sheets G21, G22,..., G29, a resistance element R2 is provided on a predetermined green sheet G23.
1. Form R22. That is, a conductor is applied on the green sheet G23 by using a printing method, two electrodes are formed facing each other, and then a resistor connected to these two electrodes is applied again by using a printing method, Form a layer. In some cases, a step of drying after applying the resistor is added. Thus, the resistance element R is formed on the green sheet G23.
21 and R22 are formed.

【0018】手順−6 複数枚のグリーンシートG21、G22、…、G29の
うち、所定のグリーンシートG25上に、キャパシタC
21、C22を形成する。即ち、グリーンシートG25
上に、印刷法により下部電極を形成し、乾燥処理を行っ
た後、この下部電極上に、印刷法によりバリアメタル層
を形成して、乾燥処理を行う。続いて、このバリアメタ
ル層上に、印刷法により誘電体層を形成して、乾燥処理
を行う。更にこの誘電体層上に、印刷法によりバリアメ
タル層を形成し、乾燥処理を行った後、このバリアメタ
ル層上に、印刷法により上部電極を形成する。
Procedure-6 Of the plurality of green sheets G21, G22,..., G29, a capacitor C is placed on a predetermined green sheet G25.
21 and C22 are formed. That is, the green sheet G25
After forming a lower electrode on the lower electrode by a printing method and performing a drying process, a barrier metal layer is formed on the lower electrode by a printing method and the drying process is performed. Subsequently, a dielectric layer is formed on the barrier metal layer by a printing method, and a drying process is performed. Further, a barrier metal layer is formed on the dielectric layer by a printing method, and after performing a drying process, an upper electrode is formed on the barrier metal layer by a printing method.

【0019】手順−7 抵抗素子R21、R22及びキャパシタC21、C22
を形成したグリーンシートG23、G25を含め、各グ
リーンシートG21、G22、…、G29の位置合わせ
を行った後、順次積み上げる。そして、積層プレスを行
い、各グリーンシートG21、G22、…、G29間に
エアー等が残存しないようにする。
Procedure-7: Resistance elements R21, R22 and capacitors C21, C22
, And G29, including the green sheets G23 and G25 on which are formed, are sequentially stacked. Then, a laminating press is performed to prevent air or the like from remaining between the green sheets G21, G22,..., G29.

【0020】手順−9 積層プレスによって積層されたグリーンシートG21、
G22、…、G29を所望の大きさに切断する。こうし
て、生積層体を形成する。
Procedure-9 The green sheet G21 laminated by the laminating press,
G22, ..., G29 are cut to a desired size. Thus, a green laminate is formed.

【0021】手順−10 グリーンシートG21、G22、…、G29が積層され
た生積層体を加熱しながら、場合によっては加圧しなが
ら、各グリーンシートG21、G22、…、G29内に
存在するバインダーを除去する。更に本焼成を行い、グ
リーンシートG21、G22、…、G29をそれぞれ絶
縁層L21、L22、…、L29に変化させる。
Procedure-10 The binder existing in each of the green sheets G21, G22,..., G29 is heated while the green laminate on which the green sheets G21, G22,. Remove. Further, main firing is performed to change the green sheets G21, G22,..., G29 into insulating layers L21, L22,.

【0022】以上の製造プロセスにより、図32に示さ
れるような受動素子としての抵抗素子R21、R22及
びキャパシタC21、C22が内蔵された低温焼成ガラ
スセラミックス多層基板が形成される。
By the above-described manufacturing process, a low-temperature fired glass-ceramic multilayer substrate in which resistance elements R21 and R22 as passive elements and capacitors C21 and C22 are built as shown in FIG. 32 is formed.

【0023】次に、従来のセラミックス多層基板の第2
の例として、受動素子としての抵抗素子が最上層部に形
成されたセラミックス多層基板を、図35及び図36を
用いて説明する。ここで、図35は従来の抵抗素子が最
上層部に形成されたセラミックス多層基板を示す概略断
面図であり、図36(a)、(b)はそれぞれ図35の
抵抗素子を示す断面図及び平面図である。
Next, the second of the conventional ceramic multilayer substrate
As an example, a ceramic multilayer substrate in which a resistive element as a passive element is formed in the uppermost layer will be described with reference to FIGS. 35 and 36. Here, FIG. 35 is a schematic cross-sectional view showing a ceramic multilayer substrate in which a conventional resistive element is formed on the uppermost layer portion, and FIGS. 36 (a) and (b) are cross-sectional views showing the resistive element of FIG. It is a top view.

【0024】図35に示されるように、セラミックス多
層基板41の最上部に、受動素子としての抵抗素子R3
1、R32が形成されている。これらの抵抗素子R3
1、R32は、図36(a)、(b)に示されるよう
に、セラミックス多層基板41上に相対して形成された
2つの電極42a、42bと、これら2つの電極42
a、42bに接続する抵抗体層43と、これら2つの電
極42a、42b及び抵抗体層43を被覆する保護ガラ
ス層44とから構成されている。なお、この保護ガラス
層44は、2つの電極42a、42b及び抵抗体層43
を機械的に保護すると共に、湿度や外気雰囲気等から化
学的に保護するためのもので、ペースト状のガラスを塗
布して焼成してなるものである。
As shown in FIG. 35, a resistance element R3 as a passive element is
1, R32 are formed. These resistance elements R3
36, (a) and (b), two electrodes 42a and 42b formed oppositely on a ceramic multilayer substrate 41, and these two electrodes 42
and a protective glass layer 44 covering the two electrodes 42a and 42b and the resistor layer 43. The protective glass layer 44 includes two electrodes 42 a and 42 b and a resistor layer 43.
Is mechanically protected and chemically protected from humidity, an outside atmosphere, and the like, and is formed by applying and firing paste glass.

【0025】ここで、セラミックス多層基板41は、例
えば上記図32に示すセラミックス多層基板と同様に上
記図33のフローチャートにしたがって作製されたもの
である。従って、図示はしていないが、その内部層に抵
抗素子やキャパシタを内蔵したものであってもよい。
Here, the ceramic multilayer substrate 41 is manufactured in accordance with the flowchart of FIG. 33, for example, similarly to the ceramic multilayer substrate shown in FIG. Accordingly, although not shown, a resistor or capacitor may be built in the inner layer.

【0026】また、抵抗素子R31、R32は、複数枚
のグリーンシートが積層プレスされた生積層体を本焼成
してセラミックス多層基板41が形成された後、このセ
ラミックス多層基板41の最上層部に形成する。このた
め、これらの抵抗素子R31、R32を形成した後、そ
の抵抗値を所定の目標値の範囲内に入れるため、トリミ
ング処理を行うことが可能になる。このトリミング処理
は、保護ガラス層44の上面からレーザ又はサンドブラ
スト等により抵抗体層43の幅方向に溝状の切り込みを
入れることによって行う。現在、このトリミング処理に
よって、0.5%〜5%程度の抵抗値の精度が得られて
いる。従って、抵抗素子R31、R32の形成後、この
ようなトリミング処理が行われた場合には、図36
(b)に示されるように、抵抗素子R31、R32の抵
抗体層43に溝状の切り込み45が入れられている。
The resistance elements R31 and R32 are formed by firing a green laminate obtained by laminating and pressing a plurality of green sheets to form a ceramic multilayer substrate 41. Form. For this reason, after forming these resistance elements R31 and R32, it is possible to perform a trimming process in order to keep the resistance value within a predetermined target value range. The trimming process is performed by making a groove-like cut in the width direction of the resistor layer 43 from the upper surface of the protective glass layer 44 with a laser or sandblast. At present, the accuracy of the resistance value of about 0.5% to 5% is obtained by the trimming process. Therefore, when such trimming processing is performed after the formation of the resistance elements R31 and R32, FIG.
As shown in (b), a groove-like cut 45 is made in the resistor layer 43 of each of the resistance elements R31 and R32.

【0027】なお、ここでは、セラミックス多層基板4
1の最上層部に抵抗素子R31、R32が形成されてい
る場合について説明したが、これらの抵抗素子R31、
R32をセラミックス多層基板41の最下層部に形成す
る場合も同様である。また、抵抗素子R31、R32の
代わりに、キャパシタを形成することも可能であり、そ
の場合にも、そのキャパシタの容量値を所定の目標値の
範囲内に入れるためのトリミング処理を行うことが可能
である。
Here, the ceramic multilayer substrate 4
1, the case where the resistance elements R31 and R32 are formed in the uppermost layer portion has been described.
The same applies to the case where R32 is formed in the lowermost layer of the ceramic multilayer substrate 41. Further, instead of the resistance elements R31 and R32, a capacitor can be formed, and in this case, a trimming process for setting the capacitance value of the capacitor within a predetermined target value range can be performed. It is.

【0028】次に、従来のセラミックス多層基板の第3
の例として、配線導体層やスルーホール等の配置を容易
にするためにビルドアップ層を設けたセラミックス多層
基板を、図37を用いて説明する。ここで、図37は従
来のビルドアップ層を設けたセラミックス多層基板を示
す概略断面図である。
Next, the third of the conventional ceramic multilayer substrate will be described.
As an example of the above, a ceramic multilayer substrate provided with a build-up layer for facilitating arrangement of a wiring conductor layer, a through hole, and the like will be described with reference to FIG. Here, FIG. 37 is a schematic sectional view showing a conventional ceramic multilayer substrate provided with a build-up layer.

【0029】図37に示されるように、セラミックス多
層基板51上に、ポリイミド、エポキシ系樹脂等の有機
材料や結晶化ガラスからなる厚さ数μm〜100μm程
度のビルドアップ層52が形成されている。このビルド
アップ層52には、セラミックス多層基板51上面に形
成された配線導体層(図示せず)にそれぞれ接続する複
数個のスルーホール53が形成されている。また、ビル
ドアップ層52上面には、複数個のスルーホール53に
それぞれ接続する配線導体層54が形成されている。
As shown in FIG. 37, a build-up layer 52 having a thickness of about several μm to 100 μm made of an organic material such as polyimide or epoxy resin or crystallized glass is formed on a ceramic multilayer substrate 51. . The build-up layer 52 has a plurality of through-holes 53 respectively connected to wiring conductor layers (not shown) formed on the upper surface of the ceramic multilayer substrate 51. Further, on the upper surface of the build-up layer 52, a wiring conductor layer 54 connected to each of the plurality of through holes 53 is formed.

【0030】ここで、セラミックス多層基板51は、例
えば上記図32に示すセラミックス多層基板と同様に上
記図33のフローチャートにしたがって作製されたもの
である。従って、図示はしていないが、その内部層に抵
抗素子やキャパシタを内蔵したものであってもよい。
Here, the ceramic multilayer substrate 51 is manufactured according to the flowchart of FIG. 33, for example, similarly to the ceramic multilayer substrate shown in FIG. Accordingly, although not shown, a resistor or capacitor may be built in the inner layer.

【0031】また、ビルドアップ層52は、複数枚のグ
リーンシートの積層、焼成等の工程を経てセラミックス
多層基板51を形成した後、このセラミックス多層基板
51上に形成する。そして、その形成方法としては、樹
脂系の材料を用いる場合、印刷、スピンコート、シート
状材料の張り合わせ等により樹脂をセラミックス多層基
板51上面に塗布した後、熱硬化やUV等の照射によっ
て硬化させる方法がある。また、結晶化ガラスを材料と
して用いる場合、印刷等によりセラミックス多層基板5
1上面にペースト状のガラスを塗布した後、焼成して、
セラミックス多層基板51上面に固化する方法がある。
The build-up layer 52 is formed on the ceramic multi-layer substrate 51 after forming the ceramic multi-layer substrate 51 through steps such as lamination and firing of a plurality of green sheets. When a resin material is used, the resin is applied to the upper surface of the ceramic multilayer substrate 51 by printing, spin coating, laminating a sheet material, or the like, and then cured by heat curing or irradiation with UV or the like. There is a way. In the case where crystallized glass is used as a material, the ceramic multilayer substrate 5 is formed by printing or the like.
1 After applying paste-like glass on the upper surface, baking,
There is a method of solidifying on the upper surface of the ceramic multilayer substrate 51.

【0032】また、スルーホール53は、セラミックス
多層基板51上面の配線導体層(図示せず)とビルドア
ップ層52上面の配線導体層54とを電気的に接続する
ためのものである。そして、その形成方法としては、ビ
ルドアップ層52の材料に感光性の樹脂を用いる場合、
セラミックス多層基板51上に感光性の樹脂を塗布し、
スルーホール形成予定領域以外の樹脂を硬化させると共
にスルーホール形成予定領域の樹脂を除去して複数個の
スルーホール用の穴を開口した後、これらのスルーホー
ル用の穴に例えばメッキ、導体ペーストの塗布、スパッ
タ等を用いて導体を埋め込む方法がある。また、セラミ
ックス多層基板51上に感光性の樹脂を塗布して、硬化
させた後、レーザ等により複数個のスルーホール用の穴
を開口して、これらのスルーホール用の穴に例えばメッ
キ、導体ペーストの塗布、スパッタ等を用いて導体を埋
め込む方法もある。更に、ビルドアップ層52の材料に
結晶化ガラスを用いる場合、セラミックス多層基板51
上に結晶化ガラスを固定した後、レーザ等により複数個
のスルーホール用の穴を開口して、これらのスルーホー
ル用の穴に例えばメッキ、導体ペーストの塗布、スパッ
タ等を用いて導体を埋め込む方法がある。
The through holes 53 are for electrically connecting a wiring conductor layer (not shown) on the upper surface of the ceramic multilayer substrate 51 and a wiring conductor layer 54 on the upper surface of the build-up layer 52. Then, as a forming method, when a photosensitive resin is used as a material of the build-up layer 52,
A photosensitive resin is applied on the ceramic multilayer substrate 51,
After curing the resin other than the through-hole formation area and removing the resin in the through-hole formation area to open a plurality of through-hole holes, these through-hole holes are plated with, for example, a conductive paste. There is a method of embedding a conductor using coating, sputtering, or the like. Also, after a photosensitive resin is applied on the ceramic multilayer substrate 51 and cured, a plurality of through-holes are opened by a laser or the like, and these through-holes are plated, for example, with a conductor. There is also a method of embedding the conductor using paste application, sputtering, or the like. Furthermore, when crystallized glass is used as the material of the buildup layer 52, the ceramic multilayer substrate 51
After fixing the crystallized glass thereon, a plurality of through-holes are opened by a laser or the like, and the conductor is buried in these through-holes by, for example, plating, applying a conductive paste, or sputtering. There is a way.

【0033】また、配線導体層54は、ビルドアップ層
52に複数個のスルーホール53を形成した後、このビ
ルドアップ層52上面に導体の印刷、メッキ、スパッタ
等を行うことによって形成する。
The wiring conductor layer 54 is formed by forming a plurality of through holes 53 in the build-up layer 52 and then printing, plating, sputtering, etc., on the upper surface of the build-up layer 52.

【0034】なお、ここでは、セラミックス多層基板5
1上面に1層のビルドアップ層52が形成されている場
合について説明したが、この他にも、セラミックス多層
基板51上面に複数層のビルドアップ層を形成すること
が可能であり、また、セラミックス多層基板51の上面
及び下面の両方にビルドアップ層を形成することが可能
である。
In this case, the ceramic multilayer substrate 5
Although the case where one build-up layer 52 is formed on one upper surface has been described, other than this, a plurality of build-up layers can be formed on the upper surface of the ceramic multilayer substrate 51. It is possible to form a build-up layer on both the upper surface and the lower surface of the multilayer substrate 51.

【0035】また、上記図35に示すセラミックス多層
基板41の場合と同様に、セラミックス多層基板51の
最上層部に抵抗素子やキャパシタ等の受動素子を形成
し、そのトリミング処理を行った後、その上部にビルド
アップ層52を形成することも可能である。
As in the case of the ceramic multilayer substrate 41 shown in FIG. 35, a passive element such as a resistance element or a capacitor is formed on the uppermost layer of the ceramic multilayer substrate 51, and after the trimming process is performed, the passive element is formed. It is also possible to form the buildup layer 52 on the upper part.

【0036】次に、従来のセラミックス多層基板の第4
の例として、上記図32のセラミックス多層基板と異な
る方法で比較的小容量のキャパシタを内蔵化したセラミ
ックス多層基板を、図38を用いて説明する。ここで、
図38は従来の比較的小容量のキャパシタを内蔵化した
セラミックス多層基板を示す概略断面図である。
Next, the fourth of the conventional ceramic multilayer substrate will be described.
As an example of this, a ceramic multilayer substrate incorporating a capacitor having a relatively small capacity by a method different from that of the ceramic multilayer substrate of FIG. 32 will be described with reference to FIG. here,
FIG. 38 is a schematic sectional view showing a conventional ceramic multilayer substrate having a built-in capacitor having a relatively small capacity.

【0037】図38に示されるように、ガラスセラミッ
クスからなる4層の絶縁層L31、L32、…、L34
が順に積層されている。そして、こうした積層構造にお
いて、絶縁層L32と絶縁層L33との間に、同じくガ
ラスセラミックスからなるキャパシタ用誘電体層L40
が形成されている。また、絶縁層L31、L32、…、
L34のうち、最上層の絶縁層L31上面、絶縁層L3
1と絶縁層L32との間、絶縁層L33と絶縁層L34
との間、及び絶縁層L34下面に、それぞれ配線導体層
M31、L32、…、L34が形成されている。
As shown in FIG. 38, four insulating layers L31, L32,.
Are sequentially stacked. In such a laminated structure, between the insulating layer L32 and the insulating layer L33, a capacitor dielectric layer L40 also made of glass ceramic is provided.
Are formed. Also, the insulating layers L31, L32,.
L34, the upper surface of the uppermost insulating layer L31, the insulating layer L3
1 and the insulating layer L32, the insulating layer L33 and the insulating layer L34
, And on the lower surface of the insulating layer L34, wiring conductor layers M31, L32,..., L34 are formed, respectively.

【0038】また、絶縁層L32下面及び絶縁層L33
上面に、それぞれ2つのキャパシタ用電極M35a、M
35b及びキャパシタ用電極M36a、M36bがキャ
パシタ用誘電体層L40を間に挟んで対向して形成され
ている。即ち、キャパシタ用誘電体層L40を間に挟ん
で対向するキャパシタ用電極M35a及びキャパシタ用
電極M36aによってキャパシタC31が形成され、同
じくキャパシタ用誘電体層L40を間に挟んで対向する
キャパシタ用電極M35b及びキャパシタ用電極M36
bによってキャパシタC32が形成されている。
The lower surface of the insulating layer L32 and the insulating layer L33
On the upper surface, two capacitor electrodes M35a, M35
35b and capacitor electrodes M36a and M36b are formed to face each other with the capacitor dielectric layer L40 interposed therebetween. That is, the capacitor C31 is formed by the capacitor electrode M35a and the capacitor electrode M36a opposed to each other with the capacitor dielectric layer L40 interposed therebetween, and the capacitor electrode M35b and the capacitor electrode M35b opposed to each other with the capacitor dielectric layer L40 interposed therebetween. Capacitor electrode M36
The capacitor C32 is formed by b.

【0039】更に、各絶縁層L31、L32、…、L3
4には、それぞれ配線導体層M31、L32、…、L3
4及びキャパシタ用電極M35a、M35b、M36
a、M36bに接続するスルーホール13が形成されて
いる。
Further, each of the insulating layers L31, L32,.
4 have wiring conductor layers M31, L32,.
4 and capacitor electrodes M35a, M35b, M36
a, a through hole 13 connected to M36b is formed.

【0040】ところで、上記図38に示されるセラミッ
クス多層基板を構成する各要素には、次のような材料が
用いられる。即ち、絶縁層L31、L32、…、L34
及びキャパシタ用誘電体層L40は、上記図32のセラ
ミックス多層基板の絶縁層L21、L22、…、L29
と同様に、アルミナとホウケイ酸酸化物とを混合してな
るガラスセラミックスを材料とする。このガラスセラミ
ックスは、一般的に比誘電率5.6〜8.0程度、熱伝
導率約2.5W/m・K〜3W/m・K、熱膨張係数約
5.5×10-6/゜C、耐熱温度約850℃〜950℃
(焼成温度)の特性を有している。また、その絶縁破壊
電圧は約10KV/mm〜20KV/mmである。ま
た、配線導体層M31、L32、…、L34、キャパシ
タ用電極M35a、M35b、36a、M36b、スル
ーホール13は、上記図32のセラミックス多層基板の
配線導体層M21、M22、…、M30及びスルーホー
ル13と同様に、例えばCu、Ag、Ag−Pt、Ag
−Pd、W、Mo等の単体又は混合体を材料とする。
By the way, the following materials are used for each element constituting the ceramic multilayer substrate shown in FIG. That is, the insulating layers L31, L32, ..., L34
The capacitor dielectric layer L40 is formed of the insulating layers L21, L22,..., L29 of the ceramic multilayer substrate of FIG.
Similarly to the above, a glass ceramic obtained by mixing alumina and borosilicate oxide is used as a material. This glass ceramic generally has a relative dielectric constant of about 5.6 to 8.0, a thermal conductivity of about 2.5 W / m · K to 3 W / m · K, and a thermal expansion coefficient of about 5.5 × 10 −6 /.゜ C, heat-resistant temperature about 850 ℃ ~ 950 ℃
(Firing temperature). The dielectric breakdown voltage is about 10 KV / mm to 20 KV / mm. , L34, capacitor electrodes M35a, M35b, 36a, M36b, and through hole 13 are formed by wiring conductor layers M21, M22,..., M30 of the ceramic multilayer substrate of FIG. 13, for example, Cu, Ag, Ag-Pt, Ag
-A simple substance or a mixture such as Pd, W, and Mo is used as a material.

【0041】次に、図38に示すセラミックス多層基板
の製造プロセスを説明する。なお、この製造プロセス
は、上記図32に示すセラミックス多層基板の製造プロ
セスと多くの点で共通するため、共通する点は説明を簡
略化する。
Next, a manufacturing process of the ceramic multilayer substrate shown in FIG. 38 will be described. Since this manufacturing process is common in many points with the manufacturing process of the ceramic multilayer substrate shown in FIG. 32, the common points are simplified in description.

【0042】手順−1 セラミック材料としてアルミナ及びホウケイ酸酸化物の
粉末を、水又はアルコール等の溶剤に加えて混合する。
続いて、この混合体を練り合わせて泥奨し、混練体を形
成する。
Procedure-1 Powder of alumina and borosilicate oxide as a ceramic material is added to a solvent such as water or alcohol and mixed.
Subsequently, the mixture is kneaded to form a kneaded body.

【0043】手順−2 この混練体を延ばし、厚さ10μm〜250μm程度の
薄膜と厚さ10μm〜100μm程度の薄膜とを成膜す
る。そして、これらの薄膜を縦横寸法50mm〜200
mm程度に切断し、複数枚の薄板、即ちグリーンシート
を形成する。
Procedure-2 The kneaded body is extended to form a thin film having a thickness of about 10 μm to 250 μm and a thin film having a thickness of about 10 μm to 100 μm. Then, these thin films are vertically and horizontally dimensioned from 50 mm to 200 mm.
mm to form a plurality of thin plates, that is, green sheets.

【0044】手順−3 厚さ10μm〜250μm程度の4枚のグリーンシート
に、穴径50mm〜200mm程度の複数のスルーホー
ル用の穴を明ける。その後、これらのスルーホール用の
穴に、例えばCu、Ag、Ag−Pt、Ag−Pd、
W、Mo等の単体又は混合体からなる導体を埋め込み、
スルーホール13を形成する。
Procedure-3 A plurality of through holes having a hole diameter of about 50 mm to 200 mm are formed in four green sheets having a thickness of about 10 μm to 250 μm. Then, for example, Cu, Ag, Ag-Pt, Ag-Pd,
Embedding a conductor made of a simple substance or a mixture of W, Mo, etc.,
A through hole 13 is formed.

【0045】手順−4 スルーホール13を形成した4枚のグリーンシートの上
面、場合によっては上面及び下面に、導体印刷を行い、
スルーホール13の受けランド、配線パターン、部品ラ
ンド等の配線導体層M31、L32、…、L34、及び
キャパシタ用電極M35a、M35b、36a、M36
b等を形成する。このときの配線導体層M31等及びキ
ャパシタ用電極M35a等の材料としては、スルーホー
ル13の形成に使用した導体と同系統のものを用いる。
Procedure-4 Conductor printing is performed on the upper surface of the four green sheets on which the through holes 13 are formed, and in some cases on the upper surface and the lower surface.
.., L34, such as receiving lands, wiring patterns, and component lands of the through holes 13, and capacitor electrodes M35a, M35b, 36a, and M36.
b and the like are formed. At this time, as the material of the wiring conductor layer M31 and the like and the capacitor electrode M35a and the like, the same system as the conductor used to form the through hole 13 is used.

【0046】手順−5 上面に配線導体層M31を形成したグリーンシート、上
面及び下面に配線導体層M32及びキャパシタ用電極M
35a、35bを形成したグリーンシート、厚さ10μ
m〜100μm程度のグリーンシート、上面及び下面に
キャパシタ用電極M36a、36b及び配線導体層M3
3を形成したグリーンシート、並びに下面に配線導体層
M34を形成したグリーンシートの位置合わせを行い、
厚さ10μm〜100μm程度のグリーンシートを間に
してキャパシタ用電極M35aとキャパシタ用電極M3
5aとが対向し、キャパシタ用電極M36aとキャパシ
タ用電極M36aとが対向するようにした後、順次積み
上げる。そして、積層プレスを行い、各グリーンシート
間にエアー等が残存しないようにする。
Procedure-5: A green sheet having a wiring conductor layer M31 formed on the upper surface, and a wiring conductor layer M32 and a capacitor electrode M formed on the upper and lower surfaces.
Green sheet formed with 35a and 35b, thickness 10μ
a green sheet having a thickness of about m to 100 μm, electrodes M36a and 36b for capacitors and a wiring conductor layer M3 on the upper and lower surfaces.
3 and the green sheet on which the wiring conductor layer M34 is formed on the lower surface are aligned.
A capacitor electrode M35a and a capacitor electrode M3 are sandwiched between green sheets having a thickness of about 10 μm to 100 μm.
5a are opposed to each other, and the capacitor electrode M36a and the capacitor electrode M36a are opposed to each other. Then, a lamination press is performed so that air or the like does not remain between the green sheets.

【0047】手順−6 積層プレスによって積層された5枚のグリーンシートを
所望の大きさに切断する。こうして、生積層体を形成す
る。
Step-6 The five green sheets laminated by the laminating press are cut into a desired size. Thus, a green laminate is formed.

【0048】手順−7 5枚のグリーンシートが積層された生積層体を加熱しな
がら、場合によっては加圧しながら、各グリーンシート
内に存在するバインダーを除去する。更に本焼成を行
い、5枚のグリーンシートをそれぞれ絶縁層L31、L
32、キャパシタ用誘電体層L40、及び絶縁層L3
3、L34に変化させる。こうして、キャパシタ用誘電
体層L40を間に挟んで対向しているキャパシタ用電極
M35a、M36aによってキャパシタC31を形成
し、同じくキャパシタ用誘電体層L40を間に挟んで対
向しているキャパシタ用電極M35b、M36bによっ
てキャパシタC32を形成する。
Procedure-7 The binder present in each green sheet is removed while heating the green laminate on which the five green sheets are laminated and optionally applying pressure. Furthermore, the main firing is performed, and the five green sheets are separated into insulating layers L31 and L31, respectively.
32, capacitor dielectric layer L40, and insulating layer L3
3. Change to L34. Thus, the capacitor C31 is formed by the capacitor electrodes M35a and M36a opposed to each other with the capacitor dielectric layer L40 interposed therebetween, and the capacitor electrode M35b opposed to the capacitor electrodes M35a and M36b also sandwiching the capacitor dielectric layer L40 therebetween. , M36b to form a capacitor C32.

【0049】以上の製造プロセスにより、図38に示さ
れるようなキャパシタC31、C32が内蔵された低温
焼成ガラスセラミックス多層基板が形成される。
By the above manufacturing process, a low-temperature fired glass-ceramic multilayer substrate incorporating capacitors C31 and C32 as shown in FIG. 38 is formed.

【0050】[0050]

【発明が解決しようとする課題】上記図32に示される
受動素子としての抵抗素子R21、R22及びキャパシ
タC21、C22を内蔵化した従来のセラミックス多層
基板においては、抵抗素子R21、R22を構成する2
つの電極及びこれら2つの電極に接続する抵抗体層を形
成する場合、またキャパシタC21、C22を構成する
下部電極、この下部電極上のバリアメタル層、このバリ
アメタル層上の誘電体層、この誘電体層上のバリアメタ
ル層、及びこのバリアメタル層上の上部電極を形成する
場合、一般的にスクリーン印刷法を用いているため、こ
れらの電極、抵抗体層、バリアメタル層、誘電体層等を
グリーンシートに機械的ダメージや熱的ストレスを加え
ることなく形成することは困難であった。また、グリー
ンシートは、焼成する前のセラミックス薄板であること
から、柔らかくて、各層や積層体の固定又は位置決め等
に工夫を要した。
In the conventional ceramic multi-layer substrate shown in FIG. 32, which incorporates the resistance elements R21 and R22 as passive elements and the capacitors C21 and C22, the resistance elements R21 and R22 are formed.
When one electrode and a resistor layer connected to these two electrodes are formed, a lower electrode constituting the capacitors C21 and C22, a barrier metal layer on the lower electrode, a dielectric layer on the barrier metal layer, When a barrier metal layer on a body layer and an upper electrode on the barrier metal layer are formed, a screen printing method is generally used, so that these electrodes, a resistor layer, a barrier metal layer, a dielectric layer, etc. It is difficult to form the green sheet without applying mechanical damage or thermal stress to the green sheet. Further, since the green sheet is a ceramic thin plate before being fired, it is soft and requires a device for fixing or positioning each layer or the laminate.

【0051】また、スクリーン法による印刷において
は、形成可能な膜厚は少なくとも20μm〜30μm以
上にならざる得ないため、誘電体の膜厚を薄くすること
が困難であることから、高容量のキャパシタを形成する
ことが困難であった。
Further, in the printing by the screen method, the film thickness that can be formed must be at least 20 μm to 30 μm or more, and it is difficult to reduce the thickness of the dielectric. Was difficult to form.

【0052】また、抵抗素子R21、R22及びキャパ
シタC21、C22を形成したグリーンシートG23、
G25を含む複数枚のグリーンシートG21、G22、
…、G29を積層プレスし更に本焼成を行って、受動素
子が内蔵されたセラミックス多層基板を形成している
が、この際の焼成工程においては、特殊な工法を使用し
ない限り、一般的に最初のグリーンシートの状態からX
−Y方向に10%〜20%程度、Z方向にも同じ程度の
収縮が起こる。また、この収縮の程度は、材料のロッ
ト、基板の層構成、板厚、パターニングの状態等で変わ
り、0.1%〜5%程度の誤差が発生する。このため、
受動素子としての抵抗素子及びキャパシタを内蔵化した
セラミックス多層基板を実際に形成する場合には、抵抗
素子及びキャパシタを構成する電極、抵抗体層、バリア
メタル層、誘電体層等の最適の材料系を選択するため
に、膨大な実験を繰り返し、最適条件を見出すための作
業が必要である。そして、その膨大な実験のデータに基
づいて、内蔵化する抵抗素子及びキャパシタの材料や印
刷条件等を決定し、量産化に移行することになる。しか
し、それでも、焼成工程後の抵抗素子の抵抗値は、目標
値の20%〜30%程度のバラツキが発生し、キャパシ
タの容量値も、同程度またはそれ以上のバラツキが発生
している。従って、受動素子としての抵抗素子及びキャ
パシタを内蔵化したセラミックス多層基板は、こうした
抵抗値や容量値のバラツキを許容可能な回路にしか採用
することができなく、これがネックになって実際には余
り採用されていない。
The green sheet G23 on which the resistance elements R21 and R22 and the capacitors C21 and C22 are formed,
A plurality of green sheets G21, G22 including G25,
…, G29 is laminated and pressed, and further firing is performed to form a ceramic multi-layer substrate with a built-in passive element. In this firing step, unless a special method is used, the firing process is generally performed first. X from the state of the green sheet
About 10% to 20% of shrinkage occurs in the -Y direction and the same degree of shrinkage occurs in the Z direction. The degree of the shrinkage varies depending on the lot of the material, the layer configuration of the substrate, the thickness of the substrate, the state of the patterning, and the like, and an error of about 0.1% to 5% occurs. For this reason,
When actually forming a ceramic multilayer substrate with a built-in resistor and capacitor as passive elements, the optimum material system such as electrodes, resistor layers, barrier metal layers, and dielectric layers that constitute the resistor and capacitor is required. In order to select, an enormous amount of experiments must be repeated to find the optimal conditions. Then, based on the vast data of experiments, the materials and printing conditions of the built-in resistor element and capacitor are determined, and mass production is started. However, even after that, the resistance value of the resistance element after the firing step varies about 20% to 30% of the target value, and the capacitance value of the capacitor also varies about the same or more. Therefore, a ceramic multilayer substrate with a built-in resistor and capacitor as passive elements can only be used in circuits that can tolerate such variations in resistance and capacitance. Not adopted.

【0053】以上のように、受動素子としての抵抗素子
及びキャパシタを内蔵化したセラミックス多層基板は、
抵抗素子及びキャパシタの最適な製造条件を見出すため
の時間と形成された抵抗素子及びキャパシタの精度から
して、現状のチップ型部品に置き換えて採用することが
できるレベルに到達していない。また、上記図38に示
されるキャパシタC31、C32を内蔵化した従来のセ
ラミックス多層基板においては、キャパシタ用誘電体層
L40を間に挟んで対向する2組のキャパシタ用電極、
即ちキャパシタ用電極M35a、M36aとキャパシタ
用電極M35b、M36bによってキャパシタC31が
形成されている。いま、このキャパシタ用誘電体層L4
0の厚さを50μm、比誘電率を5.7とすると、キャ
パシタC31、C32の容量値としては1pF/mm2
以下の値しか得られない。
As described above, a ceramic multilayer substrate having a built-in resistive element and capacitor as passive elements,
Due to the time required to find the optimum manufacturing conditions for the resistive element and the capacitor and the precision of the formed resistive element and capacitor, the level has not yet reached a level that can be used in place of the current chip-type components. Further, in the conventional ceramic multilayer substrate incorporating the capacitors C31 and C32 shown in FIG. 38, two sets of capacitor electrodes facing each other with the capacitor dielectric layer L40 interposed therebetween,
That is, the capacitor C31 is formed by the capacitor electrodes M35a and M36a and the capacitor electrodes M35b and M36b. Now, this capacitor dielectric layer L4
0 is 50 μm and the relative permittivity is 5.7, the capacitance value of the capacitors C31 and C32 is 1 pF / mm 2
Only the following values are obtained:

【0054】そこで、このキャパシタ用誘電体層L40
の比誘電率を大きくしてもっと高容量のキャパシタを得
ようとする考えが出てくるが、基本的に誘電率が異なる
ことは材料の組成自体が異なることになるため、グリー
ンシートの状態にすることは可能であっても、積層プレ
スして焼成する段階において収縮率が他の部の素材と異
なることから、良好な積層体とはなり得ない。このた
め、キャパシタ用誘電体層L40として誘電率を高めた
材料を使用し、上記図38に示されるようなセラミック
ス多層基板を得ようとすると、絶縁層L31、L32、
…、L34の材料をキャパシタ用誘電体層L40と同じ
又は同等の組成にする必要がある。
Therefore, the capacitor dielectric layer L40
There is an idea to increase the relative dielectric constant of the capacitor to obtain a capacitor with a higher capacity.However, since the difference in the dielectric constant basically means the difference in the material composition itself, the green sheet Although it is possible to do so, a good laminate cannot be obtained because the shrinkage ratio at the stage of laminating press and firing is different from the material of other parts. For this reason, when a material having an increased dielectric constant is used as the dielectric layer L40 for a capacitor and a ceramic multilayer substrate as shown in FIG. 38 is to be obtained, the insulating layers L31, L32,
.., The material of L34 must have the same or equivalent composition as that of the dielectric layer for capacitor L40.

【0055】以上のように、同時焼成型のセラミック積
層体においては、異なる比誘電率をもつ異なる材料から
なるグリーンシートを積層して高容量のキャパシタを得
ようとすることは現状では困難である。また、セラミッ
クス材料系を用いて比誘電率を100〜1000の桁に
することも、同様に困難である。
As described above, it is difficult at present to obtain a high-capacitance capacitor by stacking green sheets made of different materials having different relative dielectric constants in a co-fired ceramic laminate. . It is also difficult to make the relative dielectric constant of the order of 100 to 1000 using a ceramic material.

【0056】なお、上記図35に示されるセラミックス
多層基板41について説明したように、セラミックス多
層基板の最上層部又は最下層部に受動素子としての抵抗
素子やキャパシタを形成する場合には、セラミックス多
層基板は既に焼成工程を経ているために、焼成による収
縮を気にすることなく、受動素子を構成する電極、抵抗
体層、誘電体層等の形成を印刷、メッキ、CVD、スパ
ッタ法等、様々な手法により形成が可能である。
As described with reference to the ceramic multilayer substrate 41 shown in FIG. 35, when a resistive element or a capacitor as a passive element is formed on the uppermost layer or the lowermost layer of the ceramic multilayer substrate, the ceramic multilayer substrate 41 is not required. Since the substrate has already undergone the firing process, the formation of electrodes, resistor layers, dielectric layers, etc. constituting the passive element can be performed by printing, plating, CVD, sputtering, etc., without worrying about shrinkage due to firing. It can be formed by a simple method.

【0057】また、セラミックス多層基板の最上層部又
は最下層部に受動素子としての抵抗素子やキャパシタを
形成した後、トリミング処理を行ってその抵抗値や容量
値を所定の目標値の範囲内に入れるための調整をするが
可能である。特に、高容量のキャパシタを形成しようと
する場合、薄膜プロセスを用いることにより、従来は使
用が難しかった材料を塗布し熱処理して形成することが
可能になるという利点もある。なお、この場合、セラミ
ックス多層基板の表面には、高温焼成型、低温焼成型を
問わず、数μm程度の凹凸か存在しており、また焼成に
よる反り、収縮、縮誤差等が生じているため、セラミッ
クス多層基板の表面状態の改善が必要になるが、その改
善方法として、例えばセラミックス焼結後の研磨によろ
平坦化、スピンオンガラス、グレーズ処理等による凹凸
の改善、X−Y方向での無収縮基板の製法等が開発され
てきている。
After a resistive element or a capacitor as a passive element is formed on the uppermost layer or the lowermost layer of the ceramic multilayer substrate, a trimming process is performed so that the resistance or the capacitance falls within a predetermined target value range. It is possible to make adjustments to fit. In particular, when a high-capacity capacitor is to be formed, the use of a thin-film process has an advantage that a material which has been conventionally difficult to use can be applied and heat-treated. In this case, the surface of the ceramic multilayer substrate has irregularities of about several μm regardless of the high-temperature sintering type or the low-temperature sintering type. It is necessary to improve the surface condition of the ceramic multilayer substrate. For example, as a method of improving the surface condition, flattening is performed by polishing after ceramic sintering, unevenness is improved by spin-on glass, glaze treatment, and the like in the XY direction. Methods for manufacturing shrink substrates have been developed.

【0058】しかしながら、このようにセラミックス多
層基板の最上層部又は最下層部に受動素子を形成する場
合には、セラミックス多層基板の最上層部又は最下層部
に形成する必要のある他の回路接続用のパターンや部品
配置位置用パッドと混在することになるため、セラミッ
クス多層基板の最上層部又は最下層部に形成することが
可能な受動素子の数には限界があるという問題がある。
また、セラミックス多層基板の最上層部と最下層部は、
2面しか存在しないため、ここに受動素子を形成しよう
とすれば、抵抗素子とキャパシタを混在して形成せざる
を得なくなる場合もあり、その形成プロセスにより熱履
歴を必要以上に受けることが懸念される。
However, when a passive element is formed in the uppermost layer or the lowermost layer of the ceramic multilayer substrate as described above, other circuit connections that need to be formed in the uppermost layer or the lowermost layer of the ceramic multilayer substrate are required. Therefore, there is a problem that the number of passive elements that can be formed in the uppermost layer or the lowermost layer of the ceramic multilayer substrate is limited.
Also, the uppermost layer and the lowermost layer of the ceramic multilayer substrate are
Since there are only two planes, if a passive element is to be formed here, it may be necessary to form a resistor element and a capacitor in a mixed manner. Is done.

【0059】また、上記図32に示されるように、セラ
ミックス多層基板の最上層部と最下層部にそれぞれ同軸
線路(マイクロストリップライン)を形成するため、そ
の1段内側の内層部に接地層となるベタ導体層を形成す
る場合には、セラミックス多層基板の最上層部及び最下
層部に受動素子を形成することは、回路特性上やスルー
ホールの配置やパターンの引き回しの上で、必ずしも良
い特性を得ることができないという問題がある。
As shown in FIG. 32, coaxial lines (microstrip lines) are formed in the uppermost layer and the lowermost layer of the ceramic multilayer substrate, respectively. When forming a solid conductor layer, the formation of passive elements in the uppermost layer and the lowermost layer of the ceramic multilayer substrate is not always a good characteristic in terms of circuit characteristics, through hole arrangement and pattern routing. There is a problem that can not be obtained.

【0060】以上のような事情は、上記図37に示され
るビルドアップ層52が形成されているセラミックス多
層基板51において、ビルドアップ層52を形成する前
に、セラミックス多層基板51の最上層部に受動素子と
しての抵抗素子やキャパシタを形成する場合も、同様で
ある。特に、上記図32に示されるセラミックス多層基
板において、絶縁層L21及び絶縁層L29がビルドア
ップ層と仮定し、絶縁層L21とL22との間及び絶縁
層L28とL29との間に受動素子が形成され、絶縁層
L21上面及び絶縁層L29下面にマイクロストリップ
ラインが形成される場合には、接地層となるべタ導体層
は、絶縁層L22とL23との間及び絶縁層L27とL
28との間に配置するか受動素子を形成する絶縁層L2
1とL22との間及び絶縁層L28とL29との間に配
置するかの選択になる。また、表層からはその特性上ベ
タ導体層へ多数のスルーホールを形成する必要があるた
め、おのずと制限が加わる。
The situation described above is based on the fact that the ceramic multilayer substrate 51 having the build-up layer 52 shown in FIG. The same applies when a resistive element or a capacitor as a passive element is formed. In particular, in the ceramic multilayer substrate shown in FIG. 32, assuming that the insulating layers L21 and L29 are build-up layers, passive elements are formed between the insulating layers L21 and L22 and between the insulating layers L28 and L29. When microstrip lines are formed on the upper surface of the insulating layer L21 and the lower surface of the insulating layer L29, the solid conductor layer serving as the ground layer is provided between the insulating layers L22 and L23 and between the insulating layers L27 and L27.
28 or an insulating layer L2 forming a passive element.
1 and L22 and between the insulating layers L28 and L29. Further, since a large number of through holes must be formed from the surface layer to the solid conductor layer due to its characteristics, there is naturally a limitation.

【0061】そこで本発明は、上記事情を鑑みてなされ
たものであり、受動素子を内蔵化した多層基板及びその
製造方法において、受動素子の高性能化、高精度化を実
現することができる多層基板及びその製造方法を提供す
ることを目的とする。
Accordingly, the present invention has been made in view of the above circumstances, and in a multilayer substrate having a built-in passive element and a method of manufacturing the same, a multilayer board capable of realizing high performance and high precision of the passive element. It is an object to provide a substrate and a method for manufacturing the same.

【0062】[0062]

【課題を解決するための手段】上記課題は、以下の本発
明に係る多層基板及びその製造方法によって達成され
る。即ち、請求項1に係る多層基板は、受動素子が内蔵
された多層基板であって、この多層基板が積層された複
数個のブロックに区分され、これら複数個のブロックが
スルーホール及び配線導体を形成した単一層又は複数層
の絶縁層からなり、受動素子が複数個のブロックのうち
の所定のブロックの表層をなす絶縁層上に形成され、複
数個のブロックの互いに隣接するブロックが絶縁性接合
材によって機械的に接合され、導電性接合材によって電
気的に接合されていることを特徴とする。なお、ここ
で、「導電性接合材によって電気的に接合されている」
とは、複数個のブロックの互いに隣接するブロックのス
ルーホールと配線導体又は受動素子とが導電性接合材に
よって電気的に接合されていることを意味する。また、
このことは、以下の記述においても同様とする。
The above objects can be attained by the following multi-layer substrate and a method of manufacturing the same according to the present invention. That is, the multilayer substrate according to claim 1 is a multilayer substrate having a built-in passive element, which is divided into a plurality of blocks in which the multilayer substrate is laminated, and the plurality of blocks have through holes and wiring conductors. The passive element is formed on a single layer or a plurality of insulating layers formed, the passive element is formed on an insulating layer which is a surface layer of a predetermined block of the plurality of blocks, and adjacent blocks of the plurality of blocks are insulatively bonded. It is characterized by being mechanically joined by a material and electrically joined by a conductive joining material. Here, "electrically joined by a conductive joining material"
This means that the through holes of the blocks adjacent to each other in the plurality of blocks and the wiring conductor or the passive element are electrically connected by the conductive bonding material. Also,
This is the same in the following description.

【0063】このように請求項1に係る多層基板におい
ては、絶縁性接合材及び導電性接合材によって機械的、
電気的に接合されている複数個のブロックの間に受動素
子が形成されていることにより、従来の多層基板の最上
層部又は最下層部のみに受動素子を形成する場合やビル
ドアップ層に受動素子を形成する場合に生じる受動素子
数の制限や回路特性上の制約が解消される。また、多層
基板が積層された複数個のブロックに区分されているこ
とにより、各ブロック毎にその絶縁層の材料を選択する
幅が広がり、多層基板の回路特性の向上や小型化、軽量
化等の進展に大きく寄与する。
As described above, in the multi-layer substrate according to the first aspect, the insulating and conductive bonding materials provide mechanical and mechanical bonding.
Since passive elements are formed between a plurality of electrically connected blocks, passive elements are formed only in the uppermost layer or lowermost layer of a conventional multilayer substrate, or passive elements are formed in a build-up layer. The limitations on the number of passive elements and restrictions on circuit characteristics that occur when elements are formed are eliminated. In addition, since the multilayer substrate is divided into a plurality of stacked blocks, the range of selecting the material of the insulating layer for each block is expanded, and the circuit characteristics of the multilayer substrate are improved, and the size and weight of the multilayer substrate are reduced. Greatly contribute to the progress of

【0064】また、請求項2に係る多層基板は、上記請
求項1に係る多層基板において、絶縁性接合材の所定の
位置に凹部又は貫通穴が設けられ、この凹部又は貫通穴
に受動素子が収納されている構成とすることにより、積
層されて隣接するブロックからの機械的圧力から受動素
子を完全に保護することが可能になり、受動素子の信頼
性の劣化が防止される。
According to a second aspect of the present invention, there is provided the multilayer substrate according to the first aspect, wherein a concave portion or a through hole is provided at a predetermined position of the insulating bonding material, and the passive element is provided in the concave portion or the through hole. With the configuration in which the passive elements are housed, the passive elements can be completely protected from mechanical pressure from the stacked adjacent blocks, and deterioration of the reliability of the passive elements can be prevented.

【0065】なお、上記請求項1に係る多層基板におい
て、複数個のブロックの絶縁層はアルミナ、ガラスセラ
ミック、窒化アルミニウム、窒化珪素、若しくはジルコ
ニウム、又はこれらの混合体を材料とするグリーンシー
トを焼成して形成したものであることが好適である。そ
して、これらの材料のうち、複数個のブロックの絶縁層
が同一の材料からなるものであってもよい。この場合、
材料の調達や製造プロセスの簡略化等の点において有利
である。また、複数個のブロックのうちの所定のブロッ
クの絶縁層が他のブロックの絶縁層と異なる材料からな
るものであってもよい。この場合、各ブロック毎にその
絶縁層の材料を選択して、回路特性、放熱特性、誘電率
等が最適になるようにすることが可能となるため、従来
の多層基板において積層される各々の絶縁層の材質が同
一又は近似した材料でなければならなかったことと比較
すると、その材料について幅が広がり、多層基板の回路
特性の向上や小型化、軽量化等の進展に大きく寄与す
る。
In the multilayer substrate according to the first aspect, the insulating layers of the plurality of blocks are formed by firing a green sheet made of alumina, glass ceramic, aluminum nitride, silicon nitride, zirconium, or a mixture thereof. It is preferable that it is formed by forming. Then, among these materials, the insulating layers of the plurality of blocks may be made of the same material. in this case,
This is advantageous in procuring materials and simplifying the manufacturing process. Further, the insulating layer of a predetermined block of the plurality of blocks may be made of a material different from that of the insulating layers of the other blocks. In this case, it is possible to select the material of the insulating layer for each block to optimize the circuit characteristics, heat radiation characteristics, dielectric constant, etc. Compared to the fact that the material of the insulating layer had to be the same or a similar material, the material has a wider range and greatly contributes to the improvement of the circuit characteristics of the multilayer substrate, the reduction in size and weight, and the like.

【0066】また、上記請求項1に係る多層基板におい
て、複数個のブロックのうちの所定のブロックの絶縁層
が、金属平板の表面を例えばホーロー加工等の絶縁処理
した絶縁平板、又は有機材料若しくは例えばガラス材や
マイカ材等の無機材料からなるリジットな絶縁平板であ
ることも可能である。
Further, in the multilayer substrate according to the first aspect, the insulating layer of a predetermined block of the plurality of blocks may be formed of an insulating flat plate whose surface is subjected to insulation processing such as enamel processing, or an organic material or an insulating material. For example, it may be a rigid insulating flat plate made of an inorganic material such as a glass material or a mica material.

【0067】また、上記請求項1に係る多層基板におい
て、絶縁性接合材としては、低温融点ガラス、ポリイミ
ド、エポキシ樹脂、又はアルミナ、ガラスセラミック、
窒化アルミニウム、窒化珪素、若しくはジルコニウム、
若しくはこれらの混合体を用いることが好適である。
Further, in the multilayer substrate according to the first aspect, as the insulating bonding material, low-temperature melting glass, polyimide, epoxy resin, alumina, glass ceramic,
Aluminum nitride, silicon nitride, or zirconium,
Alternatively, it is preferable to use a mixture thereof.

【0068】また、上記請求項1に係る多層基板におい
て、導電性接合材としては、銅、銀、銀と白金との合
金、銀とパラジウムとの合金、モリブデン、若しくはタ
ングステン、又はこれらの混合体を用いることが好適で
ある。
In the multilayer substrate according to the first aspect, the conductive bonding material may be copper, silver, an alloy of silver and platinum, an alloy of silver and palladium, molybdenum, or tungsten, or a mixture thereof. It is preferred to use

【0069】また、請求項9に係る多層基板の製造方法
は、受動素子が内蔵された多層基板の製造方法であっ
て、複数枚のグリーンシートを形成した後、これら複数
枚のグリーンシートのそれぞれにスルーホール及び配線
導体を形成する工程と、複数枚のグリーンシートのう
ち、所定の複数枚のグリーンシートを積層して焼成し、
又は1枚のグリーンシートを焼成して、複数層又は単一
層の絶縁層からなる複数個のブロックを形成する工程
と、これら複数個のブロックのうち、所定のブロックの
表層をなす絶縁層上に受動素子を形成する工程と、複数
個のブロックの各ブロック間に絶縁性接合材及び導電性
接合材を介在させ、これらの絶縁性接合材及び導電性接
合材によって互いに隣接するブロックを機械的、電気的
に接合する工程と、を有することを特徴とする。なお、
ここで、「絶縁性接合材及び導電性接合材によって互い
に隣接するブロックを機械的、電気的に接合する」と
は、絶縁性接合材によって互いに隣接するブロックを機
械的に接合すると共に、導電性接合材によって互いに隣
接するブロックのスルーホールと配線導体又は受動素子
とを電気的に接合することを意味する。また、このこと
は、以下の記述においても同様とする。
A method of manufacturing a multi-layer substrate according to a ninth aspect is a method of manufacturing a multi-layer substrate in which a passive element is built, wherein after forming a plurality of green sheets, each of the plurality of green sheets is formed. A step of forming a through hole and a wiring conductor, and among a plurality of green sheets, a predetermined plurality of green sheets are laminated and fired,
Or a step of baking one green sheet to form a plurality of blocks each including a plurality of layers or a single layer of an insulating layer, and forming a plurality of blocks on an insulating layer which is a surface layer of a predetermined block. A step of forming a passive element, an insulating bonding material and a conductive bonding material are interposed between each of the plurality of blocks, and the blocks adjacent to each other by the insulating bonding material and the conductive bonding material are mechanically Electrically bonding. In addition,
Here, "to mechanically and electrically join blocks adjacent to each other by an insulating bonding material and a conductive bonding material" means to mechanically join blocks adjacent to each other by an insulating bonding material, and This means that the through holes of the blocks adjacent to each other and the wiring conductor or the passive element are electrically joined by the joining material. This also applies to the following description.

【0070】このように請求項9に係る多層基板の製造
方法においては、複数枚のグリーンシートを積層して焼
成し又は1枚のグリーンシートを焼成して、複数層又は
単一層の絶縁層からなる複数個のブロックを形成した
後、これら複数個のブロックのうちの所定のブロックの
表層をなす絶縁層上に受動素子を形成することにより、
この受動素子を形成する際に、従来のようにグリーンシ
ートの焼成温度や焼成の際の収縮やそれに伴う収縮誤差
を考慮する必要がなくなるため、所望の特性を実現する
ための形成条件を直接に設定することが可能となり、特
性のバラツキの少ない受動素子が多層基板に内蔵されて
形成される。同時に、受動素子を構成する電極、抵抗体
層、誘電体層等の材料の選択肢の幅が広がることから、
製造コストの低減や受動素子の高性能化に寄与する。
As described above, in the method for manufacturing a multilayer substrate according to the ninth aspect, a plurality of green sheets are stacked and fired, or one green sheet is fired to convert a plurality of or single insulating layers. After forming a plurality of blocks, by forming a passive element on an insulating layer that is a surface layer of a predetermined block of the plurality of blocks,
In forming this passive element, it is not necessary to consider the firing temperature of the green sheet, shrinkage during firing and shrinkage error accompanying the firing as in the conventional case, so that the forming conditions for realizing desired characteristics are directly set. It is possible to set a passive element having a small variation in characteristics by being built in the multilayer substrate. At the same time, the range of choices for materials such as electrodes, resistor layers, and dielectric layers that constitute passive elements is expanded,
It contributes to reduction of manufacturing cost and higher performance of passive elements.

【0071】また、焼成後のリジッドな絶縁層上に受動
素子を形成することになるため、例えば半導体素子の形
成に使用されるスパッタ装置やCVD装置等を使用した
薄膜形成プロセス等を用いて、受動素子を構成する電
極、抵抗体層、誘電体層等を高精度に形成することが可
能になり、特性を向上させた高性能な受動素子が形成さ
れる。特に受動素子がキャパシタの場合、絶縁層表面の
平滑化処理(グレーズ処理等)を行うことが可能になる
と共に、誘電体層の高精度に均一な薄膜化も可能になる
ため、高精度、高容量のキャパシタが実現される。
Since a passive element is formed on the rigid insulating layer after firing, for example, a thin film forming process using a sputtering apparatus or a CVD apparatus used for forming a semiconductor element is used. An electrode, a resistor layer, a dielectric layer, and the like that constitute a passive element can be formed with high precision, and a high-performance passive element with improved characteristics can be formed. In particular, when the passive element is a capacitor, it is possible to perform a smoothing process (such as a glaze process) on the surface of the insulating layer, and it is also possible to make the dielectric layer thin with high precision and uniformity. Capacitance capacitors are realized.

【0072】また、グリーンシートの焼成工程を経て複
数個のブロックを形成した後は、各ブロック毎に同時並
行的に作業を進めることが可能になるため、従来の場合
よりも製造期間が短縮される。また、セラミックス基板
の最上層部に受動素子を形成した後、更にその上にビル
ドアップ層を形成する従来の場合、グリーンシートの焼
成後に、基板表面の平滑化処理(グレーズ処理等)、抵
抗素子やキャパシタの電極形成、抵抗体熱処理、オーバ
ーガラス処理、キャパシタ用誘電体熱処理、ビルドアッ
プ層形成の際の樹脂硬化のための熱処理等々、セラミッ
クス基板全体が繰り返し様々な熱履歴を受けていたのに
対して、ここではブロック毎に受動素子を形成すること
から、受動素子の形成に必要な熱処理もブロック毎に必
要最低限度の温度及び回数とすることが可能となり、セ
ラミックス基板全体として受ける熱履歴は大幅に減少す
るため、セラミックス基板及びそれに内蔵される受動素
子の熱履歴による劣化が低減され、その信頼性等が向上
する。
After a plurality of blocks are formed through the green sheet baking process, the work can be performed simultaneously for each block, so that the manufacturing period can be shortened as compared with the conventional case. You. In the conventional case where a passive element is formed on the uppermost layer of a ceramic substrate and a build-up layer is further formed thereon, after firing the green sheet, the substrate surface is smoothed (glaze processing or the like), and the resistance element is formed. The entire ceramic substrate was repeatedly subjected to various thermal histories, such as electrode formation of a capacitor, heat treatment of a resistor, over-glass treatment, heat treatment of a dielectric for a capacitor, and heat treatment for curing a resin when forming a build-up layer. On the other hand, since the passive elements are formed for each block here, the heat treatment required for forming the passive elements can be performed at the minimum necessary temperature and number of times for each block, and the heat history received by the entire ceramic substrate is This greatly reduces the deterioration of the ceramic substrate and the passive elements incorporated therein due to thermal history, and improves its reliability. To improve.

【0073】また、請求項10に係る多層基板の製造方
法は、受動素子が内蔵された多層基板の製造方法であっ
て、複数枚のグリーンシートを形成した後、これら複数
枚のグリーンシートのそれぞれにスルーホール及び配線
導体を形成する工程と、複数枚のグリーンシートのう
ち、所定のグリーンシート上に受動素子を形成する工程
と、この受動素子が形成されている所定のグリーンシー
トを最上層として複数枚のグリーンシートを積層して焼
成し、又は1枚のグリーンシートを焼成して、複数層又
は単一層の絶縁層からなる複数個のブロックを形成する
工程と、受動素子のトリミングを行う工程と、複数個の
ブロックの各ブロック間に絶縁性接合材及び導電性接合
材を介在させ、これらの絶縁性接合材及び導電性接合材
によって互いに隣接するブロックを機械的、電気的に接
合する工程と、を有することを特徴とする。
A method of manufacturing a multi-layer substrate according to claim 10 is a method of manufacturing a multi-layer substrate in which passive elements are built, wherein after forming a plurality of green sheets, each of the plurality of green sheets is formed. Forming a through-hole and a wiring conductor on a green sheet; forming a passive element on a predetermined green sheet among a plurality of green sheets; and forming the predetermined green sheet on which the passive element is formed as an uppermost layer. Laminating and firing a plurality of green sheets, or firing one green sheet to form a plurality of blocks made up of a plurality of or single insulating layers, and a step of trimming passive elements And an insulating bonding material and a conductive bonding material interposed between each block of the plurality of blocks, and adjacent to each other by the insulating bonding material and the conductive bonding material. Characterized in that it has that block mechanically, and a step of electrically joined, the.

【0074】このように請求項10に係る多層基板の製
造方法においては、所定のグリーンシート上に受動素子
を形成した後、この受動素子が形成されている所定のグ
リーンシートを最上層として複数枚のグリーンシートを
積層して焼成し又は1枚のグリーンシートを焼成して、
複数層又は単一層の絶縁層からなる複数個のブロックを
形成していいるが、その後に受動素子のトリミングを行
う工程を設けていることにより、グリーンシートの焼成
の際の収縮等によって受動素子の特性が変動しても、従
来の多層基板の最上層部に受動素子を形成する場合と同
様に、トリミング処理により受動素子の特性を所定の目
標値の範囲内に入れることが可能になるため、特性のバ
ラツキの少ない受動素子が多層基板に内蔵されて形成さ
れる。
As described above, in the method for manufacturing a multilayer substrate according to the tenth aspect, after a passive element is formed on a predetermined green sheet, a plurality of green sheets on which the passive element is formed are used as an uppermost layer. Firing green sheets or firing one green sheet,
Although a plurality of blocks composed of a plurality of layers or a single insulating layer are formed, a step of trimming the passive element is provided thereafter, so that the passive element is shrunk by firing of the green sheet. Even if the characteristics fluctuate, similar to the case where the passive element is formed in the uppermost layer portion of the conventional multilayer substrate, the characteristic of the passive element can be set within a predetermined target value range by the trimming process. A passive element having a small variation in characteristics is formed by being built in the multilayer substrate.

【0075】また、上記請求項9に係る多層基板の製造
の場合と同様に、グリーンシートの焼成温度や焼成の際
の収縮やそれに伴う収縮誤差を考慮する必要がなくな
り、受動素子を構成する電極、抵抗体層、誘電体層等の
材料の選択肢の幅が広がることから、製造コストの低減
や受動素子の高性能化に寄与する。また、受動素子を形
成したグリーンシートの焼成工程を経て複数個のブロッ
クを形成した後は、各ブロック毎に同時並行的に作業を
進めることが可能になるため、製造期間が短縮される。
Further, as in the case of manufacturing the multi-layer substrate according to the ninth aspect, it is not necessary to consider the firing temperature of the green sheet, shrinkage during firing and shrinkage error accompanying the firing, and the electrode constituting the passive element is not required. Since the range of choices of materials such as a resistor layer and a dielectric layer is expanded, it contributes to a reduction in manufacturing cost and an increase in performance of a passive element. In addition, after a plurality of blocks are formed through a firing process of the green sheet on which the passive elements are formed, it is possible to work on each block simultaneously and in parallel, thereby shortening the manufacturing period.

【0076】また、請求項11に係る多層基板の製造方
法は、受動素子が内蔵された多層基板の製造方法であっ
て、複数枚のグリーンシートを形成した後、これら複数
枚のグリーンシートのそれぞれにスルーホール及び配線
導体を形成する工程と、複数枚のグリーンシートのう
ち、所定の複数枚のグリーンシートを積層して焼成し、
又は1枚のグリーンシートを焼成して、複数層又は単一
層の第1の絶縁層からなる複数個の第1のブロックを形
成する工程と、これら複数個の第1のブロックのうち、
所定のブロックの表層をなす第1の絶縁層上に受動素子
を形成する工程と、金属平板の表面を絶縁処理した絶縁
平板又は有機材料若しくは無機材料からなるリジットな
絶縁平板である第2の絶縁層にスルーホール及び配線導
体を形成して第2のブロックを形成する工程と、これら
複数個の第1のブロック及び第2のブロックの各ブロッ
ク間に絶縁性接合材及び導電性接合材を介在させ、これ
らの絶縁性接合材及び導電性接合材によって互いに隣接
するブロックを機械的、電気的に接合する工程と、を有
することを特徴とする。
The method for manufacturing a multi-layer substrate according to claim 11 is a method for manufacturing a multi-layer substrate in which passive elements are built, wherein after forming a plurality of green sheets, each of the plurality of green sheets is formed. A step of forming a through hole and a wiring conductor, and among a plurality of green sheets, a predetermined plurality of green sheets are laminated and fired,
Or a step of baking one green sheet to form a plurality of first blocks each including a plurality of layers or a single layer of a first insulating layer, and among the plurality of first blocks,
A step of forming a passive element on a first insulating layer forming a surface layer of a predetermined block; and a second insulating plate which is an insulating plate in which the surface of a metal plate is insulated or a rigid insulating plate made of an organic or inorganic material. Forming a through hole and a wiring conductor in the layer to form a second block, and interposing an insulating bonding material and a conductive bonding material between each of the plurality of first and second blocks; And mechanically and electrically joining adjacent blocks with each other by using the insulating bonding material and the conductive bonding material.

【0077】このように請求項11に係る多層基板の製
造方法においては、複数枚のグリーンシートを積層して
焼成し又は1枚のグリーンシートを焼成して、複数層又
は単一層の絶縁層からなる複数個の第1のブロックを形
成した後、これら複数個の第1のブロックのうちの所定
のブロックの表層をなす第1の絶縁層上に受動素子を形
成することにより、上記請求項9に係る多層基板の製造
の場合と同様の作用を奏すると共に、金属平板の表面を
絶縁処理した絶縁平板又は有機材料若しくは無機材料か
らなるリジットな絶縁平板である第2の絶縁層からなる
第2のブロックを形成することにより、多層基板の層構
成の材料についての幅が広がるため、多層基板の回路特
性の向上や小型化軽量化等の進展に寄与する。
As described above, in the method of manufacturing a multilayer substrate according to the eleventh aspect, a plurality of green sheets are stacked and fired, or one green sheet is fired to convert a plurality of or single insulating layers. 10. The method according to claim 9, wherein after forming a plurality of first blocks, a passive element is formed on a first insulating layer which is a surface layer of a predetermined block of the plurality of first blocks. And the second insulating layer made of a second insulating layer which is a rigid insulating flat plate made of an organic material or an inorganic material while having the same effect as in the case of manufacturing the multi-layer substrate according to the present invention. By forming the block, the width of the material of the layer configuration of the multilayer substrate is increased, which contributes to the improvement of the circuit characteristics of the multilayer substrate, the reduction in size and weight, and the like.

【0078】また、請求項12に係る多層基板の製造方
法は、受動素子が内蔵された多層基板の製造方法であっ
て、複数枚のグリーンシートを形成した後、これら複数
枚のグリーンシートのそれぞれにスルーホール及び配線
導体を形成する工程と、複数枚のグリーンシートのう
ち、所定のグリーンシート上に受動素子を形成する工程
と、この受動素子が形成されている所定のグリーンシー
トを最上層として複数枚のグリーンシート積層して焼成
し、又は1枚のグリーンシートを焼成して、複数層又は
単一層の第1の絶縁層からなる複数個の第1のブロック
を形成する工程と、受動素子のトリミングを行う工程
と、金属平板の表面を絶縁処理した絶縁平板又は有機材
料若しくは無機材料からなるリジットな絶縁平板である
第2の絶縁層にスルーホール及び配線導体を形成して第
2のブロックを形成する工程と、これら複数個の第1の
ブロック及び第2のブロックの各ブロック間に絶縁性接
合材及び導電性接合材を介在させ、これらの絶縁性接合
材及び導電性接合材によって互いに隣接するブロックを
機械的、電気的に接合する工程と、を有することを特徴
とする。
A method of manufacturing a multilayer substrate according to a twelfth aspect is a method of manufacturing a multilayer substrate having a built-in passive element, wherein after forming a plurality of green sheets, each of the plurality of green sheets is formed. Forming a through-hole and a wiring conductor on a green sheet; forming a passive element on a predetermined green sheet among a plurality of green sheets; and forming the predetermined green sheet on which the passive element is formed as an uppermost layer. Laminating and firing a plurality of green sheets, or firing one green sheet to form a plurality of first blocks comprising a plurality of or a single layer of a first insulating layer; And trimming through a second insulating layer which is an insulating flat plate obtained by insulating the surface of a metal flat plate or a rigid insulating flat plate made of an organic or inorganic material. Forming a second block by forming the first and second blocks and an insulating bonding material and a conductive bonding material between each of the plurality of first and second blocks; Mechanically and electrically joining blocks adjacent to each other with the insulating bonding material and the conductive bonding material.

【0079】このように請求項12に係る多層基板の製
造方法においては、所定のグリーンシート上に受動素子
を形成した後、この受動素子が形成されている所定のグ
リーンシートを最上層として複数枚のグリーンシートを
積層して焼成し又は1枚のグリーンシートを焼成して、
複数層又は単一層の第1の絶縁層からなる複数個の第1
のブロックを形成した後に、受動素子のトリミングを行
う工程を設けていることにより、上記請求項10に係る
多層基板の製造の場合と同様の作用を奏すると共に、金
属平板の表面を絶縁処理した絶縁平板又は有機材料若し
くは無機材料からなるリジットな絶縁平板である第2の
絶縁層からなる第2のブロックを形成することにより、
多層基板の層構成の材料についての幅が広がるため、多
層基板の回路特性の向上や小型化、軽量化等の進展に寄
与する。
As described above, in the method for manufacturing a multilayer substrate according to the twelfth aspect, after a passive element is formed on a predetermined green sheet, a plurality of green sheets on which the passive element is formed are used as an uppermost layer. Firing green sheets or firing one green sheet,
A plurality of first insulating layers comprising a plurality of or a single layer of a first insulating layer;
After forming the block, the step of performing the trimming of the passive element is provided, so that the same operation as in the case of manufacturing the multilayer substrate according to claim 10 is obtained, and the insulation of the surface of the metal flat plate is performed. By forming a second block made of a second insulating layer which is a flat plate or a rigid insulating plate made of an organic material or an inorganic material,
Since the width of the material of the layer configuration of the multilayer substrate is increased, it contributes to the improvement of the circuit characteristics of the multilayer substrate, the reduction in size and weight, and the like.

【0080】なお、上記請求項11又は12に係る多層
基板の製造方法において、第2のブロックの表層をなす
第2の絶縁層上に受動素子を形成することも可能であ
る。
In the method for manufacturing a multilayer substrate according to the eleventh or twelfth aspect, it is possible to form a passive element on the second insulating layer which is a surface layer of the second block.

【0081】また、上記請求項9〜12に係る多層基板
の製造方法において、複数枚のグリーンシートの材料と
しては、アルミナ、ガラスセラミック、窒化アルミニウ
ム、窒化珪素、若しくはジルコニウム、又はこれらの混
合体を用いることが好適である。そして、これらの材料
のうち、複数枚のグリーンシートを同一の材料を用いて
形成してもよい。この場合、材料の調達や製造プロセス
の簡略化等の点において有利である。また、複数枚のグ
リーンシートを異なる材料を用いて形成し、複数個のブ
ロックのうちの所定のブロックの絶縁層が他のブロック
の絶縁層と異なる材料からなるようにしてもよし、複数
個の第1のブロックのうちの所定のブロックの第1の絶
縁層が他のブロックの第1の記絶縁層と異なる材料から
なるようにしてもよい。この場合、各ブロック毎に、そ
の形成する回路特性、放熱特性、誘電率、焼成温度等の
選択が可能となり、従来の多層基板において積層される
各々の絶縁層の材質が同一又は近似した材料でなければ
ならなかったことと比較すると、その材料について幅が
広がるため、多層基板の回路特性の向上や小型化、軽量
化等の進展に大きく寄与する。
In the method for manufacturing a multilayer substrate according to the ninth to twelfth aspects, the material of the plurality of green sheets may be alumina, glass ceramic, aluminum nitride, silicon nitride, zirconium, or a mixture thereof. It is preferred to use. And among these materials, a plurality of green sheets may be formed using the same material. This is advantageous in terms of material procurement and simplification of the manufacturing process. Alternatively, a plurality of green sheets may be formed using different materials, and an insulating layer of a predetermined block of the plurality of blocks may be formed of a material different from an insulating layer of another block. The first insulating layer of a predetermined block of the first blocks may be made of a material different from that of the first insulating layer of another block. In this case, for each block, it is possible to select the circuit characteristics to be formed, the heat radiation characteristics, the dielectric constant, the firing temperature, and the like. Compared to what had to be done, the material has a wider range, which greatly contributes to the improvement of the circuit characteristics of the multi-layer substrate and the progress of miniaturization and weight reduction.

【0082】また、請求項18に係る多層基板の製造方
法は、上記請求項9乃至12のいずれかに係る多層基板
の製造方法において、絶縁性接合材及び導電性接合材に
よって互いに隣接するブロックを機械的、電気的に接合
する際に、絶縁性接合材及び導電性接合材としてそれぞ
れ絶縁性ペースト及び導電性ペーストを用い、これら絶
縁性ペースト及び導電性ペーストを互いに隣接するブロ
ックの対向するブロック面の片方又は両方に選択的に塗
布して所定の位置に配置し、絶縁性ペースト及び導電性
ペーストを介して互いに隣接するブロックを密着した
後、所定の温度にまで加熱し加圧する構成とすることに
より、絶縁性ペースト及び導電性ペーストの選択的な塗
布は例えば印刷法を用いて容易にかつ精度よく行うこと
が可能となることから、多層基板の製造のコストが安価
なものとなる。また、互いに隣接するブロックを密着す
る際に、所定のブロックの表層をなす絶縁層上に形成し
た受動素子をその形状を保持したまま絶縁性ペースト及
び導電性ペーストに吸収して、受動素子に印加される機
械的圧力を低減することが可能であるため、受動素子の
信頼性の劣化が防止される。
According to a eighteenth aspect of the present invention, in the method of manufacturing a multilayer substrate according to any one of the ninth to twelfth aspects, the blocks adjacent to each other are formed by an insulating bonding material and a conductive bonding material. When mechanically and electrically bonded, an insulating paste and a conductive paste are used as an insulating bonding material and a conductive bonding material, respectively. Selectively apply to one or both of them, place them in a predetermined position, and closely contact blocks adjacent to each other via an insulating paste and a conductive paste, and then heat and pressurize to a predetermined temperature. That the selective application of the insulating paste and the conductive paste can be easily and accurately performed using, for example, a printing method. , The cost of production of the multi-layer substrate is inexpensive. Further, when closely adjoining blocks, the passive element formed on the insulating layer forming the surface layer of the predetermined block is absorbed into the insulating paste and the conductive paste while maintaining its shape, and is applied to the passive element. Since it is possible to reduce the applied mechanical pressure, deterioration of the reliability of the passive element is prevented.

【0083】また、請求項19に係る多層基板の製造方
法は、上記請求項9乃至12のいずれかに係る多層基板
の製造方法において、絶縁性接合材及び導電性接合材に
よって互いに隣接するブロックを機械的、電気的に接合
する際に、絶縁性接合材として絶縁性平板を用いると共
に、導電性接合材として絶縁性平板の所定の位置の貫通
穴に充填された導電性ペーストを用い、この導電性ペー
ストが所定の位置の貫通穴に充填されている絶縁性平板
を介して互いに隣接するブロックを密着した後、所定の
温度にまで加熱し加圧する構成とすることにより、所望
の厚さの絶縁性平板を使用して隣接するブロック間の距
離を容易に調整することが可能になるため、各ブロック
の接合する面をある程度離して互いの影響を軽減するこ
とが可能になる。また、絶縁性接合材として絶縁性ペー
ストを用いる際に必要とされる塗布後の乾燥−固化のた
めの熱処理が不要となるか軽減されるため、受動素子の
受ける熱履歴が軽減され、その信頼性等が向上する。
According to a nineteenth aspect of the present invention, in the method of manufacturing a multi-layer substrate according to any one of the ninth to twelfth aspects, the blocks adjacent to each other are formed by the insulating bonding material and the conductive bonding material. At the time of mechanical and electrical bonding, an insulating flat plate is used as an insulating bonding material, and a conductive paste filled in a through hole at a predetermined position of the insulating flat plate is used as a conductive bonding material. By adhering adjacent blocks to each other through an insulating flat plate filled with a conductive paste in a through hole at a predetermined position, the insulating paste having a desired thickness is formed by heating and pressing to a predetermined temperature. Since it is possible to easily adjust the distance between adjacent blocks using a flexible flat plate, it is possible to reduce the influence of each block by separating the joining surfaces of the blocks to some extent. In addition, since the heat treatment for drying and solidifying after application, which is required when using the insulating paste as the insulating bonding material, becomes unnecessary or reduced, the heat history received by the passive element is reduced, and its reliability is reduced. The properties are improved.

【0084】また、請求項20に係る多層基板の製造方
法は、上記請求項9乃至12のいずれかに係る多層基板
の製造方法において、絶縁性接合材及び導電性接合材に
よって互いに隣接するブロックを機械的、電気的に接合
する際に、絶縁性接合材及び導電性接合材としてそれぞ
れ絶縁性ペースト及び第1の導電性ペーストを用い、絶
縁性ペースト及び第1の導電性ペーストを互いに隣接す
るブロックの対向するブロック面の片方又は両方に選択
的に塗布して所定の位置に配置する一方、絶縁性接合材
として絶縁性平板を用いると共に、導電性接合材として
絶縁性平板の所定の位置の貫通穴に充填された第2の導
電性ペーストを用い、絶縁性ペースト及び第1の導電性
ペースト並びに第2の導電性ペーストが所定の位置の貫
通穴に充填されている絶縁性平板を介して互いに隣接す
るブロックを密着した後、所定の温度にまで加熱し加圧
する構成とすることにより、即ち絶縁性接合材として絶
縁性ペーストと絶縁性平板を併用することにより、互い
に隣接するブロックを密着する際の受動素子に印加され
る機械的圧力を低減して、受動素子の信頼性の劣化を防
止すると共に、接合するブロック間の距離を調整して互
いの影響を軽減することが可能になる。
According to a twentieth aspect of the present invention, in the method for manufacturing a multi-layer substrate according to any one of the ninth to twelfth aspects, the blocks adjacent to each other are formed by an insulating bonding material and a conductive bonding material. When mechanically and electrically bonded, an insulating paste and a first conductive paste are used as an insulating bonding material and a conductive bonding material, respectively, and the insulating paste and the first conductive paste are connected to each other in a block. While selectively applying to one or both of the opposing block surfaces and disposing them at predetermined positions, an insulating flat plate is used as an insulating bonding material, and a predetermined position of the insulating flat plate is penetrated as a conductive bonding material. The insulating paste, the first conductive paste, and the second conductive paste are used to fill the through holes at predetermined positions by using the second conductive paste filled in the holes. After closely adhering blocks adjacent to each other via an insulating flat plate, by heating and pressing to a predetermined temperature, that is, by using an insulating paste and an insulating flat plate together as an insulating bonding material, Reduces the mechanical pressure applied to passive elements when closely adjoining blocks, prevents deterioration of the reliability of passive elements, and reduces the influence of each other by adjusting the distance between joining blocks It becomes possible to do.

【0085】また、請求項21に係る多層基板の製造方
法は、上記請求項19又は20に係る多層基板の製造方
法において、絶縁性平板の所定の位置に凹部又は貫通穴
を形成する工程を有し、この絶縁性平板を介して互いに
隣接するブロックを密着する際に、互いに隣接するブロ
ックの表層をなす絶縁層上に形成された受動素子を絶縁
性平板に形成された凹部又は前記貫通穴に収納する構成
とすることにより、隣接するブロックを密着する際の機
械的圧力から受動素子をほぼ完全に保護することが可能
になるため、受動素子の信頼性の劣化が防止される。
The method of manufacturing a multilayer substrate according to claim 21 is the method of manufacturing a multilayer substrate according to claim 19 or 20, further comprising the step of forming a recess or a through hole at a predetermined position on the insulating flat plate. When the blocks adjacent to each other are closely adhered to each other via the insulating flat plate, the passive elements formed on the insulating layer forming the surface layer of the blocks adjacent to each other are formed into the concave portions or the through holes formed in the insulating flat plate. With this configuration, the passive element can be almost completely protected from mechanical pressure when the adjacent blocks are brought into close contact with each other, so that the reliability of the passive element is prevented from deteriorating.

【0086】なお、上記請求項18に係る多層基板の製
造方法において、絶縁性ペーストとしては、低温融点ガ
ラス、ポリイミド、エポキシ樹脂、又はアルミナ、ガラ
スセラミック、窒化アルミニウム、窒化珪素、若しくは
ジルコニウム、若しくはこれらの混合体を所定の溶剤に
よってペースト状に混練したものを用いることが好適で
あり、導電性ペーストとしては、銅、銀、銀と白金との
合金、銀とパラジウムとの合金、モリブデン、若しくは
タングステン、又はこれらの混合体を主成分とする導電
性材料を所定の溶剤によってペースト状に混練したもの
を用いることが好適である。
In the method for manufacturing a multilayer substrate according to the eighteenth aspect, the insulating paste may be a low-melting glass, polyimide, epoxy resin, alumina, glass ceramic, aluminum nitride, silicon nitride, zirconium, or any of these. It is preferable to use a mixture obtained by kneading the mixture into a paste with a predetermined solvent.As the conductive paste, copper, silver, an alloy of silver and platinum, an alloy of silver and palladium, molybdenum, or tungsten Alternatively, it is preferable to use a material obtained by kneading a conductive material having a mixture thereof as a main component in a paste with a predetermined solvent.

【0087】また、上記請求項19に係る多層基板の製
造方法において、絶縁性平板としては、低温融点ガラス
を用いることが好適であり、導電性ペーストとしては、
銅、銀、銀と白金との合金、銀とパラジウムとの合金、
モリブデン、若しくはタングステン、又はこれらの混合
体を主成分とする導電性材料を所定の溶剤によってペー
スト状に混練したものを用いることが好適である。
In the method of manufacturing a multilayer substrate according to the nineteenth aspect, it is preferable to use a low-melting glass as the insulating flat plate, and to use the conductive paste as the conductive paste.
Copper, silver, alloy of silver and platinum, alloy of silver and palladium,
It is preferable to use a conductive material mainly containing molybdenum, tungsten, or a mixture thereof kneaded in a paste with a predetermined solvent.

【0088】また、上記請求項20に係る多層基板の製
造方法において、絶縁性ペーストとしては、低温融点ガ
ラス、ポリイミド、エポキシ樹脂、又はアルミナ、ガラ
スセラミック、窒化アルミニウム、窒化珪素、若しくは
ジルコニウム、若しくはこれらの混合体を所定の溶剤に
よってペースト状に混練したものを用いることが好適で
あり、絶縁性平板としては、低温融点ガラスを用いるこ
とが好適であり、第1の導電性ペースト及び第2の導電
性ペーストとしては、銅、銀、銀と白金との合金、銀と
パラジウムとの合金、モリブデン、若しくはタングステ
ン、又はこれらの混合体を主成分とする導電性材料を所
定の溶剤によってペースト状に混練したものを用いるこ
とが好適である。
In the method for manufacturing a multilayer substrate according to the twentieth aspect, the insulating paste may be a low-melting glass, polyimide, epoxy resin, alumina, glass ceramic, aluminum nitride, silicon nitride, or zirconium, or It is preferable to use a mixture obtained by kneading the mixture into a paste with a predetermined solvent. As the insulating flat plate, it is preferable to use a low-melting glass, and the first conductive paste and the second conductive paste are used. As the conductive paste, a conductive material containing copper, silver, an alloy of silver and platinum, an alloy of silver and palladium, molybdenum or tungsten, or a mixture thereof as a main component is kneaded into a paste with a predetermined solvent. It is preferable to use the one obtained.

【0089】また、上記請求項24に係る多層基板の製
造方法において、絶縁性接合材として絶縁性ペーストと
絶縁性平板を併用する場合、互いに隣接するブロックを
機械的、電気的に接合する際の良好な接合特性を得る観
点からは、これらの絶縁性ペーストと絶縁性平板とが同
一の材料からなり、更に第1の導電性ペーストと第2の
導電性ペーストとが同一の材料からなることが望まし
い。
In the method for manufacturing a multi-layer substrate according to the twenty-fourth aspect, when an insulating paste and an insulating flat plate are used together as an insulating bonding material, a method for mechanically and electrically bonding blocks adjacent to each other is used. From the viewpoint of obtaining good bonding characteristics, the insulating paste and the insulating flat plate may be made of the same material, and the first conductive paste and the second conductive paste may be made of the same material. desirable.

【0090】また、請求項26に係る多層基板の製造方
法は、上記請求項18に係る多層基板の製造方法におい
て、互いに隣接するブロックの対向するブロック面の片
方又は両方に選択的に塗布して所定の位置に配置した絶
縁性ペースト及び導電性ペーストを介して互いに隣接す
るブロックを密着した後、所定の温度にまで加熱し加圧
する際に、この所定の温度において、絶縁性ペースト及
び導電性ペーストを溶融させると共に、導電性ペースト
を導電化させる構成とすることにより、互いに隣接する
ブロック間の機械的な接合及び電気的な接合が良好に確
保される。
The method of manufacturing a multi-layer substrate according to claim 26 is the method of manufacturing a multi-layer substrate according to claim 18 by selectively coating one or both of opposing block surfaces of mutually adjacent blocks. After the blocks adjacent to each other are brought into close contact with each other via the insulating paste and the conductive paste arranged at a predetermined position, when heating and pressing to a predetermined temperature, at this predetermined temperature, the insulating paste and the conductive paste Is melted and the conductive paste is made conductive, so that mechanical and electrical bonding between adjacent blocks can be sufficiently ensured.

【0091】また、請求項27に係る多層基板の製造方
法は、上記請求項19に係る多層基板の製造方法におい
て、導電性ペーストが所定の位置の貫通穴に充填されて
いる絶縁性平板を介して互いに隣接するブロックを密着
した後、所定の温度にまで加熱し加圧する際に、この所
定の温度において、絶縁性平板及び導電性ペーストを溶
融させると共に、導電性ペーストを導電化させる構成と
することにより、互いに隣接するブロック間の機械的な
接合及び電気的な接合が良好に確保される。そして、こ
のとき、絶縁性平板の所定の位置に凹部又は貫通穴が形
成され、この絶縁性平板を介して互いに隣接するブロッ
クを密着する際に凹部又は貫通穴に受動素子が収納され
る場合には、この凹部又は貫通穴により受動素子に印加
される機械的圧力が緩和されるため、受動素子の信頼性
の劣化が防止される。
According to a twenty-seventh aspect of the present invention, there is provided a method of manufacturing a multi-layer board according to the nineteenth aspect, wherein the conductive paste is provided via an insulating flat plate filled in a through hole at a predetermined position. After the blocks adjacent to each other are brought into close contact with each other and heated and pressed to a predetermined temperature, the insulating plate and the conductive paste are melted and the conductive paste is made conductive at the predetermined temperature. As a result, good mechanical and electrical connections between adjacent blocks are ensured. Then, at this time, a concave portion or a through hole is formed at a predetermined position of the insulating flat plate, and when a passive element is stored in the concave portion or the through hole when closely adjoining blocks via the insulating flat plate. Since the mechanical pressure applied to the passive element is reduced by the concave portion or the through hole, deterioration of the reliability of the passive element is prevented.

【0092】また、請求項28に係る多層基板の製造方
法は、上記請求項20に係る多層基板の製造方法におい
て、互いに隣接するブロックの対向するブロック面の片
方又は両方に選択的に塗布して所定の位置に配置した絶
縁性ペースト及び第1の導電性ペースト並びに第2の導
電性ペーストが所定の位置の貫通穴に充填されている絶
縁性平板を介して互いに隣接するブロックを密着した
後、所定の温度にまで加熱し加圧する際に、この所定の
温度において、絶縁性平板、絶縁性ペースト、第1の導
電性ペースト、及び第2の導電性ペーストを溶融させる
と共に、第1の導電性ペースト及び前記第2の導電性ペ
ーストを導電化させる構成とすることにより、互いに隣
接するブロック間の機械的な接合及び電気的な接合が良
好に確保される。そして、このとき、絶縁性平板の所定
の位置に凹部又は貫通穴が形成され、この絶縁性平板を
介して互いに隣接するブロックを密着する際に凹部又は
貫通穴に受動素子が収納される場合には、この凹部又は
貫通穴により受動素子に印加される機械的圧力が緩和さ
れるため、受動素子の信頼性の劣化が防止される。
According to a twenty-eighth aspect of the present invention, in the method for manufacturing a multi-layer substrate according to the twentieth aspect, the method is applied by selectively applying one or both of opposing block surfaces of mutually adjacent blocks. After the insulating paste, the first conductive paste, and the second conductive paste arranged at predetermined positions are brought into close contact with adjacent blocks via an insulating flat plate filled in through holes at predetermined positions, When heating and pressurizing to a predetermined temperature, the insulating plate, the insulating paste, the first conductive paste, and the second conductive paste are melted at the predetermined temperature and the first conductive paste is melted. With the structure in which the paste and the second conductive paste are made conductive, good mechanical and electrical bonding between adjacent blocks is ensured. Then, at this time, a concave portion or a through hole is formed at a predetermined position of the insulating flat plate, and when a passive element is stored in the concave portion or the through hole when closely adjoining blocks via the insulating flat plate. Since the mechanical pressure applied to the passive element is reduced by the concave portion or the through hole, deterioration of the reliability of the passive element is prevented.

【0093】また、請求項29に係る多層基板の製造方
法は、上記請求項20に係る多層基板の製造方法におい
て、互いに隣接するブロックの対向するブロック面の両
方に選択的に塗布して所定の位置に配置した絶縁性ペー
スト及び第1の導電性ペースト並びに第2の導電性ペー
ストが所定の位置の貫通穴に充填されている絶縁性平板
を介して互いに隣接するブロックを密着した後、所定の
温度にまで加熱し加圧する際に、この所定の温度を絶縁
性平板の溶融温度より低く設定する一方、この所定の温
度において、絶縁性ペースト、第1の導電性ペースト、
及び第2の導電性ペーストを溶融させると共に、第1の
導電性ペースト及び第2の導電性ペーストを導電化させ
る構成とすることにより、互いに隣接するブロック間の
機械的な接合及び電気的な接合が良好に確保される。そ
して、このとき、絶縁性平板の所定の位置に凹部又は貫
通穴が形成され、絶縁性平板を介して互いに隣接するブ
ロックを密着する際に、この凹部又は貫通穴に受動素子
が収納される場合には、絶縁性平板が溶融されないこと
から、その凹部又は貫通穴は形成することなく、受動素
子を収納したままの状態で保持されるため、隣接するブ
ロックを密着する際の機械的圧力から受動素子を完全に
保護することが可能になり、受動素子の信頼性の劣化が
防止される。
The method of manufacturing a multilayer substrate according to claim 29 is the method of manufacturing a multilayer substrate according to claim 20, wherein the method is performed by selectively applying to both opposing block surfaces of adjacent blocks. After the insulating blocks, the first conductive paste, and the second conductive paste disposed at the positions are brought into close contact with adjacent blocks via the insulating flat plate filled in the through holes at the predetermined positions, the predetermined paste is applied. When heating and pressurizing to a temperature, this predetermined temperature is set lower than the melting temperature of the insulating flat plate, while at this predetermined temperature, the insulating paste, the first conductive paste,
And the second conductive paste is melted, and the first conductive paste and the second conductive paste are made conductive, so that the mechanical bonding and the electrical bonding between adjacent blocks are performed. Is secured well. Then, at this time, a concave portion or a through hole is formed at a predetermined position of the insulating flat plate, and when the adjacent blocks are closely attached via the insulating flat plate, the passive element is housed in the concave portion or the through hole. Because the insulating flat plate is not melted, the recesses or through holes are not formed, and the passive elements are held in the housed state. The element can be completely protected, and the deterioration of the reliability of the passive element can be prevented.

【0094】また、請求項30に係る多層基板の製造方
法は、上記請求項18に係る多層基板の製造方法におい
て、絶縁性ペースト及び導電性ペーストを互いに隣接す
るブロックの片方又は両方のブロックの表面に選択的に
塗布して所定の位置に配置する際に、導電性ペーストの
膜厚を絶縁性ペーストの膜厚よりも厚く形成する構成と
することにより、互いに隣接するブロックの電気的な接
合がより良好に確保される。
According to a thirty-fourth aspect of the present invention, in the method for manufacturing a multi-layer substrate according to the eighteenth aspect, the insulating paste and the conductive paste are provided on the surface of one or both adjacent blocks. When the conductive paste is selectively applied and placed at a predetermined position, the thickness of the conductive paste is formed to be larger than the thickness of the insulating paste. Better secured.

【0095】また、請求項31に係る多層基板の製造方
法は、上記請求項19に係る多層基板の製造方法におい
て、導電性接合材として絶縁性平板の所定の位置の貫通
穴に充填された導電性ペーストを用いる際に、導電性ペ
ーストの厚さを前記絶縁性平板の厚さよりも厚く形成す
る構成とすることにより、互いに隣接するブロックの電
気的な接合がより良好に確保される。
The method for manufacturing a multilayer substrate according to claim 31 is the method for manufacturing a multilayer substrate according to claim 19, wherein the conductive bonding material is filled in a through hole at a predetermined position of an insulating flat plate. When the conductive paste is used, the thickness of the conductive paste is formed to be thicker than the thickness of the insulating flat plate, so that the electric connection between the blocks adjacent to each other is better ensured.

【0096】[0096]

【発明の実施の形態】以下、添付図面を参照しながら、
本発明の実施の形態を説明する。 (第1の実施形態)図1は本発明の第1の実施形態に係
るセラミックス多層基板を示す概略断面図であり、図2
〜図5はそれぞれ図1のセラミックス多層基板を構成す
る各ブロックを示す断面図であり、図6(a)、(b)
はそれぞれ図1のセラミックス多層基板に内蔵した抵抗
素子を示す断面図及び平面図であり、図7は図1のセラ
ミックス多層基板に内蔵したキャパシタを示す断面図で
ある。
BRIEF DESCRIPTION OF THE DRAWINGS FIG.
An embodiment of the present invention will be described. (First Embodiment) FIG. 1 is a schematic sectional view showing a ceramic multilayer substrate according to a first embodiment of the present invention.
5 are cross-sectional views showing respective blocks constituting the ceramic multilayer substrate of FIG. 1, and FIGS. 6 (a) and 6 (b)
7A and 7B are a cross-sectional view and a plan view, respectively, showing a resistive element built in the ceramic multilayer substrate of FIG. 1, and FIG. 7 is a cross-sectional view showing a capacitor built in the ceramic multilayer substrate of FIG.

【0097】図1に示されるように、本実施形態に係る
セラミックス多層基板は、4つのブロックB1、B2、
B3、B4に区分されると共に、受動素子としての抵抗
素子R1、R2及びキャパシタC1、C2を内蔵してい
る。そして、これら4つのブロックB1、B2、B3、
B4は順に積層されており、各ブロック間に介在する絶
縁性接合材11及び導電性接合材12によって機械的及
び電気的に接合されている。
As shown in FIG. 1, the ceramic multilayer substrate according to the present embodiment has four blocks B1, B2,
It is divided into B3 and B4, and includes resistance elements R1 and R2 as passive elements and capacitors C1 and C2. Then, these four blocks B1, B2, B3,
B4 is sequentially laminated, and is mechanically and electrically bonded by an insulating bonding material 11 and a conductive bonding material 12 interposed between the blocks.

【0098】また、図2に示されるように、ブロックB
1においては、例えばAlNからなる2層の絶縁層L
1、L2が積層されており、その絶縁層L1上に、複数
個の配線導体層M1が形成され、絶縁層L1、L2間
に、ベタの配線導体層M2が形成されている。また、こ
れらの絶縁層L1、L2には、それぞれ配線導体層M
1、M2に接続する複数のスルーホール13が形成され
ている。
Also, as shown in FIG.
1, two insulating layers L made of, for example, AlN
1 and L2 are stacked, a plurality of wiring conductor layers M1 are formed on the insulating layer L1, and a solid wiring conductor layer M2 is formed between the insulating layers L1 and L2. In addition, these insulating layers L1 and L2 each have a wiring conductor layer M
1, a plurality of through holes 13 connected to M2.

【0099】なお、ここで、配線導体層M2がベタ導体
層となっているのは、絶縁層L1上に同軸線路(マイク
ロストリップライン)を形成するための接地層として機
能させるためである。
Here, the reason that the wiring conductor layer M2 is a solid conductor layer is to function as a ground layer for forming a coaxial line (microstrip line) on the insulating layer L1.

【0100】また、図3に示されるように、ブロックB
2においては、例えば高純度アルミナからなる2層の絶
縁層L3、L4が積層されており、その絶縁層L3上
に、複数個の配線導体層M3が形成され、絶縁層L3、
L4間に、複数個の配線導体層M4が形成されている。
また、これらの絶縁層L3、L4には、それぞれ配線導
体層M3、M4に接続する複数のスルーホール13が形
成されている。また、絶縁層L3上には、受動素子とし
ての抵抗素子R1、R2が形成されている。これらの抵
抗素子R1、R2は、図6(a)、(b)に示されるよ
うに、絶縁層L3上に相対して形成された2つの電極1
4a、14bと、これら2つの電極14a、14bに接
続する抵抗体層15とから構成されている。
Also, as shown in FIG.
2, two insulating layers L3 and L4 made of, for example, high-purity alumina are laminated, and a plurality of wiring conductor layers M3 are formed on the insulating layer L3.
A plurality of wiring conductor layers M4 are formed between L4.
Further, a plurality of through holes 13 connected to the wiring conductor layers M3 and M4 are formed in these insulating layers L3 and L4, respectively. On the insulating layer L3, resistance elements R1 and R2 as passive elements are formed. These resistance elements R1 and R2 are, as shown in FIGS. 6A and 6B, two electrodes 1 opposed to each other formed on an insulating layer L3.
4a and 14b, and a resistor layer 15 connected to these two electrodes 14a and 14b.

【0101】また、図4に示されるように、ブロックB
3は、例えばガラスセラミックからなる1層の絶縁層L
5であり、その絶縁層L5上に、複数個の配線導体層M
3が形成されている。また、絶縁層L5には、配線導体
層M5に接続する複数のスルーホール13が形成されて
いる。また、この絶縁層L5上には、受動素子としての
キャパシタC1、C2が形成されている。これらのキャ
パシタC1、C2は、図7に示されるように、絶縁層L
5上に形成された厚さ数μm〜30μm程度の下部電極
16と、この下部電極16上に厚さ0.01μm〜0.
1μm程度のバリアメタル層17を介して形成された誘
電体層18と、この誘電体層18上に形成されたバリア
メタル層及び上部電極19とから構成されている。
Also, as shown in FIG.
3 is a single insulating layer L made of, for example, glass ceramic.
5 and a plurality of wiring conductor layers M on the insulating layer L5.
3 are formed. In the insulating layer L5, a plurality of through holes 13 connected to the wiring conductor layer M5 are formed. Further, on the insulating layer L5, capacitors C1 and C2 as passive elements are formed. These capacitors C1 and C2 are, as shown in FIG.
5, a lower electrode 16 having a thickness of about several μm to 30 μm, and a thickness of 0.01 μm to 0.2 μm on the lower electrode 16.
It is composed of a dielectric layer 18 formed via a barrier metal layer 17 of about 1 μm, a barrier metal layer formed on the dielectric layer 18 and an upper electrode 19.

【0102】ここで、バリアメタル層17は下部電極1
6を被覆しており、下部電極16と誘電体層18との間
の拡散を防止すると共に、下部電極16の酸化を防止す
る機能を果たすものである。
Here, the barrier metal layer 17 is the lower electrode 1
6 and functions to prevent diffusion between the lower electrode 16 and the dielectric layer 18 and to prevent oxidation of the lower electrode 16.

【0103】そして、このようなキャパシタC1、C2
によって得られる静電容量値Cは、次の式により与えら
れる。 C=ε0 ・ε・(A/d) 但し、ε0 :係数8.854×10-12 (F/m) ε :比誘電率 A :電極面積 d :電極間距離
Then, such capacitors C1 and C2
Is obtained by the following equation. C = ε 0 · ε · (A / d) where ε 0 : coefficient 8.854 × 10 −12 (F / m) ε: relative permittivity A: electrode area d: distance between electrodes

【0104】また、図5に示されるように、ブロックB
4においては、例えばジルコニアからなる4層の絶縁層
L6、L7、L8、L9が積層されており、その絶縁層
L6上に、複数個の配線導体層M6が形成され、絶縁層
L6、L7間、絶縁層L7、L8間、及び絶縁層L8、
L9間に、それぞれ複数個の配線導体層M7、M8、M
9が形成され、更に絶縁層L9下面に、複数個の配線導
体層M10が形成されている。また、これらの絶縁層L
6、L7、L8、L9には、それぞれ配線導体層M6、
M7、M8、M9、M10に接続する複数のスルーホー
ル13が形成されている。
Also, as shown in FIG.
In No. 4, four insulating layers L6, L7, L8, L9 made of, for example, zirconia are laminated, and a plurality of wiring conductor layers M6 are formed on the insulating layer L6. Between the insulating layers L7 and L8, and the insulating layer L8,
L9, a plurality of wiring conductor layers M7, M8, M
9, and a plurality of wiring conductor layers M10 are formed on the lower surface of the insulating layer L9. In addition, these insulating layers L
6, L7, L8, and L9 have wiring conductor layers M6,
A plurality of through holes 13 connected to M7, M8, M9, M10 are formed.

【0105】なお、ここで、配線導体層M9がベタ導体
層となっているのは、絶縁層L9下面に同軸線路(マイ
クロストリップライン)を形成するための接地層として
機能させるためである。また、図示はしていないが、各
ブロックB1、B2、B3、B4を電気的に接合してい
る導電性接合材12は、各絶縁層L1、L2、…、L9
間に形成されている配線導体層M2、M3、…、M9に
接続している。
Here, the reason that the wiring conductor layer M9 is a solid conductor layer is to function as a ground layer for forming a coaxial line (microstrip line) on the lower surface of the insulating layer L9. Although not shown, the conductive bonding material 12 that electrically connects the blocks B1, B2, B3, and B4 includes insulating layers L1, L2,.
It is connected to the wiring conductor layers M2, M3,..., M9 formed therebetween.

【0106】次に、上記図1〜図7に示されるセラミッ
クス多層基板を構成する各要素に使用される材料につい
て説明する。ブロックB1の絶縁層L1、L2、ブロッ
クB2の絶縁層L3、L4、ブロックB3の絶縁層L
5、及びブロックB4の絶縁層L6、L7、…、L9
は、既に述べたようにそれぞれAlN、高純度アルミ
ナ、ガラスセラミック、及びジルコニアを材料とする。
また、配線導体層M1、M2、…、M10及びスルーホ
ール13は、例えばCu、Ag、Ag−Pt、Ag−P
d、W、Mo等の単体又は混合体を材料とする。
Next, the materials used for each element constituting the ceramic multilayer substrate shown in FIGS. 1 to 7 will be described. The insulating layers L1 and L2 of the block B1, the insulating layers L3 and L4 of the block B2, and the insulating layer L of the block B3
5, and the insulating layers L6, L7,..., L9 of the block B4.
Are made of AlN, high-purity alumina, glass ceramic, and zirconia, respectively, as described above.
The wiring conductor layers M1, M2,..., M10 and the through holes 13 are made of, for example, Cu, Ag, Ag-Pt, Ag-P.
The material is a simple substance or a mixture such as d, W, and Mo.

【0107】また、絶縁性接合材11は、例えばアルコ
キシドシラン・アルコール等から構成されるスピンオン
ガラスなどの低温溶融ガラスからなる絶縁性ペーストを
溶融させてなるものである。その他、ポリイミド、エポ
キシ系樹脂や上記の絶縁層L1、L2、…、L9と同じ
セラミック材料を水又はアルコール等で混練した絶縁性
ペーストを溶融させてなるものであってもよい。なお、
この絶縁性接合材11としてガラス材からなる絶縁性ペ
ーストを溶融させたものを用いる場合には、ブロックB
1、B2、…、B4間の機械的接合力が極めて強いこ
と、接続部の気密が保持されること、ガラスセラミック
スと同程度の熱膨張係数が得られ易いことなどの利点が
ある。
The insulating bonding material 11 is formed by melting an insulating paste made of low-temperature melting glass such as spin-on glass made of, for example, alkoxide silane or alcohol. Alternatively, polyimide or epoxy resin or an insulating paste obtained by kneading the same ceramic material as the insulating layers L1, L2,..., L9 with water or alcohol may be used. In addition,
In the case where a material obtained by melting an insulating paste made of a glass material is used as the insulating bonding material 11, the block B
1, B2,..., B4 have the advantage that the mechanical bonding force is extremely strong, the airtightness of the connection portion is maintained, and the same thermal expansion coefficient as glass ceramics is easily obtained.

【0108】また、導電性接合材12は、基本的に電気
的な接続対象となる配線導体層M1、M2、…、M9や
スルーホール13と同種の導体材料を選択することが好
適であることから、Cu、Ag、Ag−Pt、Ag−P
d、W、Mo等の単体又は混合体をアルコール等の溶剤
中に混練した導電性ペーストを溶融させたものを用い
る。
It is preferable that the conductive bonding material 12 is basically selected from the same type of conductive material as the wiring conductive layers M1, M2,... From, Cu, Ag, Ag-Pt, Ag-P
A material obtained by melting a conductive paste obtained by kneading a simple substance or a mixture of d, W, Mo and the like in a solvent such as alcohol is used.

【0109】また、抵抗素子R1、R2を構成する電極
14a、14bには、例えばCu、Ag、Ag−Pt、
Ag−Pd等の材料を用い、抵抗体層15には、例えば
RuO2 系、LaB6 、SnO2 系等の材料を用いる
が、下地基板となる絶縁層L3の材料や特性等に応じて
多種の材料が用いられる。
The electrodes 14a and 14b constituting the resistance elements R1 and R2 are, for example, Cu, Ag, Ag-Pt,
A material such as Ag-Pd is used, and a material such as RuO 2 , LaB 6 , or SnO 2 is used for the resistor layer 15, but various types may be used depending on the material and characteristics of the insulating layer L 3 serving as a base substrate. Is used.

【0110】また、キャパシタC1、C2を構成する下
部電極16は、例えばCu、Ag、Ag−Pt、Ag−
Pd等を材料とする。また、バリアメタル層17は、例
えばW、Ru、Pt、Au、Pd、Ti等を材料とし、
単一層又は複数積層等の構造をとる。更に、誘電体層1
8には、例えば比誘電率20〜28程度のタンタルオキ
サイド、比誘電率2000程度のBaTiO3 、比誘電
率150〜200程度のSrTiO3 、比誘電率500
〜860程度のBaSrTiO3 等の材料を用いる。な
お、バリアメタル層及び上部電極19は、それぞれバリ
アメタル層17及び下部電極16と同様の材料を使用す
る。
The lower electrodes 16 forming the capacitors C1 and C2 are made of, for example, Cu, Ag, Ag-Pt, Ag-Pt.
Pd or the like is used as a material. The barrier metal layer 17 is made of, for example, W, Ru, Pt, Au, Pd, Ti, or the like.
It has a structure such as a single layer or a plurality of layers. Further, the dielectric layer 1
8 includes, for example, tantalum oxide having a relative dielectric constant of about 20 to 28, BaTiO 3 having a relative dielectric constant of about 2000, SrTiO 3 having a relative dielectric constant of about 150 to 200, and a relative dielectric constant of 500.
A material such as about 860 BaSrTiO 3 is used. Note that the barrier metal layer and the upper electrode 19 use the same material as the barrier metal layer 17 and the lower electrode 16, respectively.

【0111】次に、図1に示すセラミックス多層基板の
製造プロセスを、図8〜図14を用いて説明する。ここ
で、図8は図1のセラミックス多層基板の製造プロセス
を説明するためのフローチャートであり、図9〜図14
はそれぞれ図1のセラミックス多層基板の製造プロセス
を説明するための工程断面図である。
Next, a manufacturing process of the ceramic multilayer substrate shown in FIG. 1 will be described with reference to FIGS. Here, FIG. 8 is a flowchart for explaining the manufacturing process of the ceramic multilayer substrate of FIG.
3A to 3D are process cross-sectional views for explaining a manufacturing process of the ceramic multilayer substrate in FIG. 1.

【0112】先ず、図1のセラミックス多層基板を構成
する各ブロックB1、B2、…、B4の形成を行う。即
ち、図8及び図9(a)、(b)、…、(d)に示され
るように、従来と同様の方法を用いて、各ブロックB
1、B2、…、B4毎に厚さ10μm〜250μm程
度、縦横寸法50mm〜200mm程度の9枚のグリー
ンシートG1、G2;G3、G4;G5;G6、G7、
…、G9を形成する。このとき、各ブロックB1、B
2、…、B4毎に異なるセラミック材料を用いる。即
ち、ブロックB1の2枚のグリーンシートG1、G2の
材料としてAlNを用い、ブロックB2の2枚のグリー
ンシートG3、G4の材料として高純度アルミナを用
い、ブロックB3の1枚のグリーンシートG5の材料と
してガラスセラミックを用い、ブロックB4の4枚のグ
リーンシートG6、G7、…、G9の材料としてジルコ
ニアを用いる。
First, the respective blocks B1, B2,..., B4 constituting the ceramic multilayer substrate of FIG. 1 are formed. That is, as shown in FIGS. 8 and 9 (a), 9 (b),..., (D), each block B
Nine green sheets G1, G2; G3, G4; G5; G6, G7 each having a thickness of about 10 μm to 250 μm and a vertical and horizontal dimension of about 50 mm to 200 mm for each of 1, B2,.
.., G9 are formed. At this time, each block B1, B
2,..., B4 use different ceramic materials. That is, AlN is used as a material of the two green sheets G1 and G2 of the block B1, high-purity alumina is used as a material of the two green sheets G3 and G4 of the block B2, and one green sheet G5 of the block B3 is used. Glass ceramic is used as the material, and zirconia is used as the material of the four green sheets G6, G7,..., G9 of the block B4.

【0113】続いて、これら9枚のグリーンシートG
1、G2、…、G9に、例えば穴径50mm〜200m
m程度の複数のスルーホール用の穴を明ける。なお、ス
ルーホール用の穴明け方法としては、通常の場合と同様
に、例えばドリルによる方法、金型による方法、レーザ
等を用いる方法等を用いる。その後、これらスルーホー
ル用の穴に、例えばCu、Ag、Ag−Pt、Ag−P
d、W、Mo等の単体又は混合体からなる導体を埋め込
み、スルーホール13を形成する。なお、スルーホール
用の穴に導体を埋め込む方法としては、通常の場合と同
様に、例えばスクリーン印刷法を用いる。
Subsequently, these nine green sheets G
1, G2,..., G9, for example, a hole diameter of 50 mm to 200 m
Drill holes for about m through holes. As a method for drilling through holes, a method using a drill, a method using a mold, a method using a laser, or the like is used in the same manner as in a normal case. Then, for example, Cu, Ag, Ag-Pt, Ag-P
A conductor made of a simple substance or a mixture such as d, W, and Mo is buried to form a through hole 13. As a method of embedding the conductor in the through hole, a screen printing method is used, for example, as in the normal case.

【0114】続いて、これらのグリーンシートグリーン
シートG1、G2、…、G8の上面、並びにグリーンシ
ートG9の上面及び下面に、例えばスルーホール13の
形成に使用した導体と同系統の導体印刷により、スルー
ホールの受けランド、配線パターン、部品ランド等の配
線導体層M1、M2、…、M10を形成する。
Subsequently, on the upper surfaces of the green sheets G1, G2,..., G8 and the upper and lower surfaces of the green sheet G9, for example, the same type of conductor printing as the conductor used to form the through holes 13 is used. Forming wiring conductor layers M1, M2,..., M10 such as receiving lands for through holes, wiring patterns, component lands, and the like.

【0115】続いて、各ブロックB1、B2、B4毎に
グリーンシートG1、G2;G3、G4;G6、G7、
…、G9を位置合わせした上で順次積み上げた後、各ブ
ロックB1、B2、B4毎に積層プレスを行って各グリ
ーンシート間にエアー等が残らないようにする。なお、
ブロックB3は単一層のグリーンシートG5からなるた
め、この積層プレス工程は不要である。
Subsequently, green sheets G1, G2; G3, G4; G6, G7, green sheets G1, G2;
.., G9 are aligned and sequentially stacked, and then a laminating press is performed for each of the blocks B1, B2, and B4 so that no air or the like remains between the green sheets. In addition,
Since the block B3 is formed of a single-layer green sheet G5, this laminating press step is unnecessary.

【0116】続いて、各ブロックB1、B2、…、B4
毎に複数層又は単一層のグリーンシートG1、G2;G
3、G4;G5;G6、G7、…、G9を所望の大きさ
に切断する。そして、これら複数層又は単一層のグリー
ンシートG1、G2;G3、G4;G5;G6、G7、
…、G9を加熱しながら、場合によっては加圧しなが
ら、グリーンシート内に存在するバインダーを除去す
る。
Subsequently, each block B1, B2,..., B4
Green sheets G1, G2;
3, G4; G5; G6, G7,..., G9 are cut to a desired size. And the green sheets G1, G2; G3, G4; G5; G6, G7,
... The binder existing in the green sheet is removed while heating G9 and possibly applying pressure.

【0117】次いで、図8及び図10(a)、(b)、
…、(d)に示されるように、各ブロックB1、B2、
…、B4毎に焼成を行い、各グリーンシートG1、G
2;G3、G4;G5;G6、G7、…、G9を絶縁層
L1、L2;L3、L4;L5;L6、L7、…、L9
に変化させる。このとき、各ブロックB1、B2、…、
B4毎にグリーンシートG1、G2;G3、G4;G
5;G6、G7、…、G9のセラミック材料が異なるた
め、焼成温度も異なる。例えばAlNや高純度アルミナ
等の場合は1000〜1300℃であり、ガラスセラミ
ックの場合は、900℃前後である。
Next, FIGS. 8 and 10 (a), (b),
As shown in (d), each block B1, B2,
…, Firing is performed for each B4, and each green sheet G1, G
G3, G4; G5; G6, G7,..., G9 are formed by insulating layers L1, L2; L3, L4; L5; L6, L7,.
To change. At this time, each block B1, B2,.
Green sheets G1, G2; G3, G4; G for each B4
5: Since the ceramic materials of G6, G7,..., G9 are different, the firing temperatures are also different. For example, in the case of AlN or high-purity alumina, the temperature is 1000 to 1300 ° C, and in the case of glass ceramic, the temperature is around 900 ° C.

【0118】こうして、2層の絶縁層L1、L2が積層
されたブロックB1と、2層の絶縁層L3、L4が積層
されたブロックB2と、1層の絶縁層L5からなるブロ
ックB3と、4層の絶縁層L6、L7、…、L9が積層
されたブロックB4とをそれぞれ形成する。
Thus, a block B1 in which two insulating layers L1 and L2 are stacked, a block B2 in which two insulating layers L3 and L4 are stacked, a block B3 including one insulating layer L5, , L9, and the block B4 in which the insulating layers L6, L7,..., L9 are stacked.

【0119】次いで、図1のセラミックス多層基板に内
蔵される抵抗素子R1、R2の形成を行う。即ち、図8
及び図11(a)、(b)、…、(d)に示されるよう
に、ブロックB2の最上層の絶縁層L3上に、抵抗素子
R1、R2を形成する。具体的には、図11(b)及び
上記図6に示されるように、絶縁層L3上に、例えば印
刷、メッキ、スパッタ等の方法により、Cu、Ag、A
g−Pt等からなる2つの電極14a、14bを相対し
て形成する。続いて、例えば印刷法により、2つの電極
14a、14bに接続する例えばRuO2 系、La
6 、SnO2 系等からなる抵抗体を塗布し、更に乾燥
した後、例えば温度900℃程度で焼成して、抵抗体層
15を形成する。こうして、図10(b)に示されるよ
うに、ブロックB2の最上層の絶縁層L3上に、抵抗素
子R1、R2を形成する。
Next, the resistance elements R1 and R2 built in the ceramic multilayer substrate of FIG. 1 are formed. That is, FIG.
11 (a), (b),..., (D), the resistive elements R1, R2 are formed on the uppermost insulating layer L3 of the block B2. Specifically, as shown in FIG. 11B and FIG. 6, Cu, Ag, A is formed on the insulating layer L3 by a method such as printing, plating, or sputtering.
Two electrodes 14a and 14b made of g-Pt or the like are formed facing each other. Subsequently, for example, by a printing method, for example, a RuO 2 system, La connected to the two electrodes 14a and 14b,
A resistor made of B 6 , SnO 2, or the like is applied, dried, and then fired at a temperature of, for example, about 900 ° C. to form a resistor layer 15. Thus, as shown in FIG. 10B, the resistance elements R1 and R2 are formed on the uppermost insulating layer L3 of the block B2.

【0120】また、図1のセラミックス多層基板に内蔵
されるキャパシタC1、C2の形成を行う。即ち、図8
及び図11(a)、(b)、…、(d)に示されるよう
に、ブロックB3の絶縁層L5上に、キャパシタC1、
C2を形成する。具体的には、図11(c)及び上記図
7に示されるように、絶縁層L5の表面における数μm
程度の凹凸を平坦にする例えばグレーズ処理等の平滑化
処理を行った後、この表面が平滑化された絶縁層L5上
に、例えば印刷等の方法を用いて、Cu、Ag、Ag−
Pt、Ag−Pd等からなる下部電極16を形成する。
続いて、この下部電極16の乾燥処理を行った後、例え
ば印刷、スパッタ、CVD等の方法により、例えばW、
Ru、Pt、Au、Pd、Ti等からなる単層又は複数
積層構造のバリアメタル層17を形成して、下部電極1
6を被覆する。なお、このときの材料の選択は、電極材
料、誘電体、焼結温度、雰囲気等を勘案して行う。
Further, capacitors C1 and C2 built in the ceramic multilayer substrate of FIG. 1 are formed. That is, FIG.
11 (a), (b),..., (D), the capacitor C1,
Form C2. Specifically, as shown in FIG. 11C and FIG. 7, several μm on the surface of the insulating layer L5.
After performing a smoothing process such as a glaze process for flattening the degree of unevenness, for example, using a method such as printing, Cu, Ag, Ag-
A lower electrode 16 made of Pt, Ag-Pd or the like is formed.
Subsequently, after the lower electrode 16 is dried, for example, W,
Forming a single-layer or multi-layer barrier metal layer 17 made of Ru, Pt, Au, Pd, Ti, etc., and forming the lower electrode 1
6 is coated. The selection of the material at this time is performed in consideration of the electrode material, dielectric, sintering temperature, atmosphere, and the like.

【0121】続いて、このバリアメタル層17上に、例
えば印刷、スピンコート、スパッタ、CVD等の方法を
用いて、タンタルオキサイド、BaTiO3 、SrTi
3、BaSrTiO3 等からなる誘電体層18を形成
する。更にこの誘電体層18上に、バリアメタル層17
及び下部電極16の場合と同様にして、バリアメタル層
及び上部電極19を形成する。なお、例えば下部電極1
6や誘電体層18等を印刷法を用いて形成する場合に
は、その後に例えば700℃程度で焼成処理を行う。こ
うして、図10(c)に示されるように、ブロックB3
の絶縁層L5上に、キャパシタC1、C2を形成する。
Subsequently, tantalum oxide, BaTiO 3 , SrTi is formed on the barrier metal layer 17 by using a method such as printing, spin coating, sputtering, or CVD.
A dielectric layer 18 made of O 3 , BaSrTiO 3 or the like is formed. Further, a barrier metal layer 17 is formed on the dielectric layer 18.
Then, a barrier metal layer and an upper electrode 19 are formed in the same manner as in the case of the lower electrode 16. In addition, for example, the lower electrode 1
In the case where the dielectric layer 6, the dielectric layer 18, and the like are formed by a printing method, a baking process is performed, for example, at about 700 ° C. Thus, as shown in FIG. 10C, the block B3
The capacitors C1 and C2 are formed on the insulating layer L5.

【0122】次いで、ブロックB1、B2、…、B4間
の機械的、電気的な接続を行う。即ち、図8及び図12
(a)に示されるように、ブロックB1の最下層の絶縁
層L2下面に、例えば印刷等の方法により、スルーホー
ル13の端部を露出させる開口部を設けて、絶縁性接合
材11を形成する。具体的には、例えばアルコキシドシ
ラン・アルコール等から構成されるスピンオンガラスな
どの低温溶融ガラスからなる絶縁性ペーストを塗布す
る。
Then, mechanical and electrical connections are made between the blocks B1, B2,..., B4. 8 and FIG.
As shown in (a), an opening for exposing the end of the through hole 13 is provided on the lower surface of the lowermost insulating layer L2 of the block B1 by, for example, a method such as printing to form the insulating bonding material 11. I do. Specifically, for example, an insulating paste made of low-melting glass such as spin-on glass made of alkoxide silane / alcohol is applied.

【0123】続いて、絶縁層L2下面における絶縁性接
合材11の開口部に、例えば印刷、ポッティング等の方
法により、導電性接合材12をスルーホール13の露出
した端部に接続させて形成する。具体的には、例えばC
u、Ag、Ag−Pt、Ag−Pd、W、Mo等の単体
又は混合体をアルコール等の溶剤を用いて混練した導電
性ペーストを塗布する。
Subsequently, the conductive bonding material 12 is formed in the opening of the insulating bonding material 11 on the lower surface of the insulating layer L2 by connecting the conductive bonding material 12 to the exposed end of the through hole 13 by a method such as printing or potting. . Specifically, for example, C
A conductive paste obtained by kneading a simple substance or a mixture of u, Ag, Ag-Pt, Ag-Pd, W, Mo and the like using a solvent such as alcohol is applied.

【0124】なお、こうした絶縁性接合材11や導電性
接合材12の材料の具体的な選択は、次のブロック間接
続工程における互いの溶融温度、熱膨張係数などを勘案
して行うことが望ましい。また、導電性接合材12の材
料としては、基本的に電気的な接続対象となるスルーホ
ール13や配線導体層M1、M2、…、M9と同種の導
体材料を選択することが好適である。また、ここでは絶
縁性接合材11を形成した後、導電性接合材12を形成
しているが、これら絶縁性接合材11及び導電性接合材
12を形成する順序は逆であってもよい。
It is desirable that the specific selection of the material of the insulating bonding material 11 and the conductive bonding material 12 be performed in consideration of the mutual melting temperature, the coefficient of thermal expansion, and the like in the next block connecting step. . Also, as the material of the conductive bonding material 12, it is preferable to select basically the same kind of conductive material as the through hole 13 and the wiring conductive layers M1, M2,..., M9 to be electrically connected. Further, here, the conductive bonding material 12 is formed after the insulating bonding material 11 is formed, but the order of forming the insulating bonding material 11 and the conductive bonding material 12 may be reversed.

【0125】同様にして、図12(b)、(c)に示さ
れるように、ブロックB2の最下層の絶縁層L4下面及
びブロックB3の絶縁層L5下面にも、所定の位置に絶
縁性接合材11及び導電性接合材12を形成する。この
とき、図12(a)、(b)を拡大した図13(a)、
(b)に示されるように、ブロックB1の絶縁層L2下
面に塗布する導電性接合材12の位置は、ブロックB2
の絶縁層L3上面の配線導体層M3の位置に対応し、両
ブロックB1、B2を積層した場合に導電性接合材12
が絶縁層L2のスルーホール13と絶縁層L3の配線導
体層M3との間に介在するようになっている。
Similarly, as shown in FIGS. 12 (b) and 12 (c), the insulating joint L4 of the lowermost layer of the block B2 and the lower surface of the insulating layer L5 of the block B3 are insulated at predetermined positions. The material 11 and the conductive bonding material 12 are formed. At this time, FIGS. 13A and 13B are enlarged views of FIGS.
As shown in (b), the position of the conductive bonding material 12 applied to the lower surface of the insulating layer L2 of the block B1 is different from that of the block B2.
Corresponds to the position of the wiring conductor layer M3 on the upper surface of the insulating layer L3, and when the blocks B1 and B2 are laminated, the conductive bonding material 12
Are interposed between the through hole 13 of the insulating layer L2 and the wiring conductor layer M3 of the insulating layer L3.

【0126】また、図12(a)のA部を拡大した図1
3(c)に示されるように、導電性接合材12の厚さを
絶縁性接合材11の厚さより厚くして、両ブロックB
1、B2を積層した場合に導電性接合材12を介在する
絶縁層L2のスルーホール13と絶縁層L3の配線導体
層M3との電気的に良好な接続を確保するようになって
いる。
FIG. 1 is an enlarged view of a portion A in FIG.
As shown in FIG. 3C, the thickness of the conductive bonding material 12 is made larger than the thickness of the insulating bonding material 11 so that both blocks B
When B1 and B2 are stacked, a good electrical connection between the through hole 13 of the insulating layer L2 and the wiring conductor layer M3 of the insulating layer L3 with the conductive bonding material 12 interposed therebetween is ensured.

【0127】また、図12(b)、(c)の一部を拡大
した図14(a)、(b)に示されるように、ブロック
B2の絶縁層L4下面に形成する導電性接合材12a、
12bのいずれかの位置が、ブロックB3の絶縁層L5
上面のキャパシタC1の上部電極19の位置に対応し、
両ブロックB2、B3を積層した場合に導電性接合材1
2a、12bのいずれかが絶縁層L4のスルーホール1
3a、13bのいずれかと絶縁層L5上面のキャパシタ
C1の上部電極19との間に介在するようになってい
る。こうして、キャパシタC1の上部電極19に導電性
接合材12a、12bのいずれかを介して接続する絶縁
層L4のスルーホール13a、13bのいずれかとキャ
パシタC1の下部電極16に接続する絶縁層L5のスル
ーホール13cとの間に所定の容量値が得られることに
なる。
Further, as shown in FIGS. 14 (a) and 14 (b) in which parts of FIGS. 12 (b) and (c) are enlarged, a conductive bonding material 12a formed on the lower surface of the insulating layer L4 of the block B2. ,
12b corresponds to the insulating layer L5 of the block B3.
Corresponds to the position of the upper electrode 19 of the capacitor C1 on the upper surface,
When the blocks B2 and B3 are laminated, the conductive bonding material 1
Either 2a or 12b is a through hole 1 in the insulating layer L4.
It is arranged to be interposed between one of 3a and 13b and the upper electrode 19 of the capacitor C1 on the upper surface of the insulating layer L5. Thus, one of the through holes 13a and 13b of the insulating layer L4 connected to the upper electrode 19 of the capacitor C1 via one of the conductive bonding materials 12a and 12b and the through hole of the insulating layer L5 connected to the lower electrode 16 of the capacitor C1. A predetermined capacitance value is obtained between the hole 13c.

【0128】なお、ブロックB1、B2、B3の絶縁層
L2、L4、L5下面に形成する絶縁性接合材11の厚
さは、接続対象となるブロックB2、B3、B4の絶縁
層L3、L5、L6上面に形成した配線導体層M3、M
5、M6や抵抗素子R1、R2やキャパシタC1、C2
の厚み等を勘案して決定する。
The thickness of the insulating bonding material 11 formed on the lower surface of the insulating layers L2, L4, L5 of the blocks B1, B2, B3 is determined by the thickness of the insulating layers L3, L5 of the blocks B2, B3, B4 to be connected. Wiring conductor layers M3, M formed on the upper surface of L6
5, M6, resistance elements R1, R2, capacitors C1, C2
Is determined in consideration of the thickness and the like.

【0129】続いて、各ブロックB1、B2、…、B4
を所定の位置に揃えて積層する。このとき、ブロックB
2、B3の絶縁層L3、L5上面に形成した抵抗素子R
1、R2やキャパシタC1、C2は、その形状を保持し
たまま絶縁性ペーストからなる絶縁性接合材11及び導
電性ペーストからなる導電性接合材12に吸収されるた
め、抵抗素子R1、R2やキャパシタC1、C2に印加
される機械的圧力は低減され、その信頼性の劣化が防止
される。
Subsequently, each block B1, B2,..., B4
Are aligned at predetermined positions and laminated. At this time, block B
2, the resistance element R formed on the upper surface of the insulating layers L3 and L5
1, R2 and the capacitors C1 and C2 are absorbed by the insulating bonding material 11 made of an insulating paste and the conductive bonding material 12 made of a conductive paste while maintaining their shapes. The mechanical pressure applied to C1 and C2 is reduced, and deterioration of the reliability is prevented.

【0130】その後、絶縁性接合材11及び導電性接合
材12を加熱して溶融すると共に、塗布したままの状態
では導電性を有しない導電性ペーストからなる導電性接
合材12を導電化させる。こうして、各ブロックB1、
B2、B3、B4を各ブロック間に介在させた絶縁性接
合材11及び導電性接合材12によって機械的及び電気
的に接合する。また、同時に加圧して、各ブロックB
1、B2、…、B4間の機械的及び電気的な接合を均一
かつ強固なものにする。
Thereafter, the insulating bonding material 11 and the conductive bonding material 12 are heated and melted, and the conductive bonding material 12 made of a conductive paste having no conductivity when applied is made conductive. Thus, each block B1,
B2, B3, and B4 are mechanically and electrically bonded by the insulating bonding material 11 and the conductive bonding material 12 interposed between the blocks. Also, simultaneously pressurize each block B
The mechanical and electrical connection between 1, B2,..., B4 is made uniform and strong.

【0131】なお、このときの加熱温度、即ち絶縁性接
合材11及び導電性接合材12の溶融温度は、例えば4
00℃から500℃程度とする。そして、この温度は、
ブロックB1、B2、…、B4を形成する際の焼成温度
(グリーンシートのセラミック材料がAlNや高純度ア
ルミナ等の場合は1000〜1300℃、ガラスセラミ
ックの場合は、900℃前後)、抵抗素子R1、R2を
形成する際の抵抗体層15の焼成温度(900℃程
度)、キャパシタC1、C2を形成する際の焼成温度
(700℃程度)よりも低いため、既に形成した抵抗素
子R1、R2やキャパシタC1、C2の特性等に影響が
生じることはない。逆にいえば、抵抗素子R1、R2や
キャパシタC1、C2の特性等に影響が生じない温度に
おいて、絶縁性接合材11及び導電性接合材12を溶融
加熱すると共に、絶縁性接合材11及び導電性接合材1
2の材料として、こうした溶融加熱条件を満足する材料
を選択する。このようにして、上記図1に示されるセラ
ミックス多層基板を作製する。
The heating temperature at this time, that is, the melting temperature of the insulating bonding material 11 and the conductive bonding material 12 is, for example, 4
The temperature is set to about 00 ° C to about 500 ° C. And this temperature is
, B4 at the time of forming the blocks B1, B2,..., B4 (1000-1300 ° C. when the ceramic material of the green sheet is AlN or high-purity alumina, and around 900 ° C. when the glass ceramic is glass ceramic); , R2, the firing temperature of the resistor layer 15 (about 900 ° C.) and the firing temperature of forming the capacitors C1, C2 (about 700 ° C.) are lower than the firing temperature of the resistor elements R1, R2, There is no effect on the characteristics of the capacitors C1 and C2. Conversely, the insulating bonding material 11 and the conductive bonding material 12 are melted and heated at a temperature that does not affect the characteristics and the like of the resistance elements R1 and R2 and the capacitors C1 and C2. Bonding material 1
As the second material, a material that satisfies these melting and heating conditions is selected. Thus, the ceramic multilayer substrate shown in FIG. 1 is manufactured.

【0132】以上のように本実施形態によれば、各ブロ
ックB1、B2、…、B4毎にグリーンシートG1、G
2;G3、G4;G5;G6、G7、…、G9を焼成し
て絶縁層L1、L2;L3、L4;L5;L6、L7、
…、L9とした後、ブロックB2の最上層の絶縁層L3
上に抵抗素子R1、R2を形成し、ブロックB3の絶縁
層L5上に、キャパシタC1、C2を形成することによ
り、これらの抵抗素子R1、R2及びキャパシタC1、
C2を形成する際に、従来のようにグリーンシートの焼
成温度や焼成の際の収縮やそれに伴う収縮誤差を考慮す
る必要がなくなるため、所望の特性を実現するための形
成条件を直接に設定することが可能となり、特性のバラ
ツキの少ない抵抗素子R1、R2及びキャパシタC1、
C2をセラミックス多層基板に内蔵して形成することが
できる。
As described above, according to the present embodiment, the green sheets G1, G2 are provided for each of the blocks B1, B2,.
2, G3, G4; G5; G6, G7,..., G9 are baked to form insulating layers L1, L2; L3, L4; L5; L6, L7,
, L9, and then the uppermost insulating layer L3 of the block B2
By forming the resistance elements R1 and R2 thereon and forming the capacitors C1 and C2 on the insulating layer L5 of the block B3, these resistance elements R1 and R2 and the capacitors C1 and C2 are formed.
When forming C2, it is not necessary to consider the firing temperature of the green sheet, shrinkage during firing and shrinkage error accompanying the firing as in the related art, so that the forming conditions for realizing desired characteristics are directly set. And the resistance elements R1, R2 and the capacitor C1,
C2 can be formed embedded in a ceramic multilayer substrate.

【0133】また、従来の焼成後のセラミックス多層基
板の表層に受動素子を形成する場合と同様の扱いが可能
になるため、抵抗素子R1、R2を構成する電極14
a、14b、抵抗体層15や、キャパシタC1、C2を
構成する下部電極16、バリアメタル層17、誘電体層
18、バリアメタル層及び上部電極19等の材料の選択
肢の幅が広がることから、開発期間の短縮化による製造
コストの低減や抵抗素子R1、R2及びキャパシタC
1、C2の高性能化に寄与することができる。
Further, since the same treatment as in the case of forming the passive element on the surface layer of the fired ceramic multilayer substrate can be performed, the electrodes 14 constituting the resistance elements R1 and R2 can be used.
a, 14b, the resistor layer 15, the lower electrode 16, the barrier metal layer 17, the dielectric layer 18, the barrier metal layer, the upper electrode 19, and the like constituting the capacitors C1 and C2 have a wider range of material choices. Reduction of the manufacturing cost by shortening the development period and the resistance elements R1, R2 and the capacitor C
1, C2 can contribute to higher performance.

【0134】また、焼成後のリジッドな絶縁層L3、L
5上に抵抗素子R1、R2及びキャパシタC1、C2を
形成するため、例えば半導体素子の形成に使用されるス
パッタ装置やCVD装置等を使用した薄膜形成プロセス
等を用いて、抵抗素子R1、R2を構成する電極14
a、14b、抵抗体層15や、キャパシタC1、C2を
構成する下部電極16、バリアメタル層17、誘電体層
18、バリアメタル層及び上部電極19を高精度に形成
することが可能になり、特性を向上させた高性能な抵抗
素子R1、R2及びキャパシタC1、C2を形成するこ
とができる。特にキャパシタC1、C2の場合、絶縁層
L5表面の平滑化処理を行うことが可能になると共に、
誘電体層18の高精度に均一な薄膜化も可能になるた
め、高精度、高容量のキャパシタC1、C2を実現する
ことができる。
The rigid insulating layers L3, L3
In order to form the resistive elements R1 and R2 and the capacitors C1 and C2 on the resistive element 5, the resistive elements R1 and R2 are formed by using a thin film forming process using a sputtering device or a CVD device used for forming a semiconductor device. Constituting electrode 14
a, 14b, the resistor layer 15, the lower electrode 16, the barrier metal layer 17, the dielectric layer 18, the barrier metal layer and the upper electrode 19 constituting the capacitors C1 and C2 can be formed with high precision. High-performance resistance elements R1, R2 and capacitors C1, C2 with improved characteristics can be formed. In particular, in the case of the capacitors C1 and C2, the surface of the insulating layer L5 can be smoothed,
Since the dielectric layer 18 can be thinned with high accuracy and uniformity, the capacitors C1 and C2 with high accuracy and high capacitance can be realized.

【0135】また、グリーンシートG1、G2;G3、
G4;G5;G6、G7、…、G9を焼成して絶縁層L
1、L2;L3、L4;L5;L6、L7、…、L9と
し、2層の絶縁層L1、L2を積層したブロックB1
と、2層の絶縁層L3、L4を積層したブロックB2
と、1層の絶縁層L5からなるブロックB3と、4層の
絶縁層L6、L7、…、L9を積層したブロックB4と
をそれぞれ形成した後は、各ブロックB1、B2、…、
B4毎に同時並行的に作業を進めることが可能になるた
め、従来の場合よりも製造期間を短縮することができ
る。
Also, green sheets G1, G2; G3,
G4; G5; G6, G7,...
1, L2; L3, L4; L5; L6, L7,..., L9, and a block B1 in which two insulating layers L1 and L2 are stacked.
And a block B2 in which two insulating layers L3 and L4 are stacked
After forming a block B3 composed of one insulating layer L5 and a block B4 in which four insulating layers L6, L7,..., L9 are stacked, each block B1, B2,.
Since the work can be performed simultaneously and simultaneously for each B4, the manufacturing period can be shortened as compared with the conventional case.

【0136】また、従来のセラミックス多層基板の最上
層部に受動素子を形成した後、更にその上にビルドアッ
プ層を形成する場合と比較すると、基板表面の平滑化処
理、抵抗素子やキャパシタの電極形成、抵抗体熱処理、
オーバーガラス処理、キャパシタ用誘電体熱処理、ビル
ドアップ層形成の際の樹脂硬化のための熱処理等々をセ
ラミックス多層基板全体に対して繰り返し行うことな
く、抵抗素子R1、R2及びキャパシタC1、C2の形
成に必要な熱処理をブロックB2、B3のみに対して必
要最低限度の温度及び回数とすればよいため、セラミッ
クス多層基板全体として受ける熱履歴が大幅に減少し、
セラミックス多層基板及びそれに内蔵した抵抗素子R
1、R2及びキャパシタC1、C2の熱履歴による劣化
を低減して、その信頼性等を向上することができる。
In addition, compared with the case where a passive element is formed on the uppermost layer of a conventional ceramic multilayer substrate and then a build-up layer is further formed thereon, the surface of the substrate is smoothed, the resistance element and the electrode of the capacitor are formed. Formation, resistor heat treatment,
The formation of the resistance elements R1, R2 and the capacitors C1, C2 without repeating overglass processing, dielectric heat treatment for capacitors, heat treatment for curing the resin in forming the build-up layer, etc. on the entire ceramic multilayer substrate. Since the necessary heat treatment may be performed to the minimum required temperature and number of times for only the blocks B2 and B3, the heat history received as the whole ceramic multilayer substrate is significantly reduced,
Ceramic multilayer substrate and resistance element R built therein
1, R2 and the capacitors C1, C2 can be prevented from deteriorating due to thermal history, and their reliability and the like can be improved.

【0137】また、ブロックB1の絶縁層L1、L2の
材料としてAlNを用い、ブロックB2の絶縁層L3、
L4の材料として高純度アルミナを用い、ブロックB3
の絶縁層L5の材料としてガラスセラミックを用い、ブ
ロックB4の絶縁層L6、L7、…、L9の材料として
ジルコニアを用いることにより、即ち各ブロックB1、
B2、…、B4毎に異なるセラミック材料を用いること
により、各ブロックB1、B2、…、B4毎に、その形
成する回路特性、放熱特性、誘電率、焼成温度等の選択
が可能となり、従来のようにセラミックス多層基板にお
いて積層される各々の絶縁層の材質が同一又は近似する
材料に限定されず、その材料の幅が広がるため、セラミ
ックス多層基板の回路特性の向上や小型化、軽量化等の
進展に大きく寄与することができる。
The insulating layers L1 and L2 of the block B1 are made of AlN, and the insulating layers L3 and L3 of the block B2 are used.
Block B3 using high-purity alumina as the material of L4
By using glass ceramic as the material of the insulating layer L5, and using zirconia as the material of the insulating layers L6, L7,..., L9 of the block B4.
By using a different ceramic material for each of B2,..., B4, it is possible to select the circuit characteristics, heat radiation characteristics, dielectric constant, firing temperature, etc. to be formed for each of the blocks B1, B2,. As described above, the material of each of the insulating layers laminated in the ceramic multilayer substrate is not limited to the same or similar material, but the width of the material is widened, so that the circuit characteristics of the ceramic multilayer substrate can be improved, and the ceramic multilayer substrate can be reduced in size and weight. It can greatly contribute to progress.

【0138】また、各ブロックB1、B2、B3、B4
間に介在させる絶縁性接合材11及び導電性接合材12
として絶縁性ペースト及び導電性ペーストを用いること
により、各ブロックB1、B2、B3、B4間の機械的
な接合及び電気的な接合を容易にかつ良好に確保するこ
とができると共に、ブロックB1、B2、…、B4を積
層する際に、内蔵する抵抗素子R1、R2やキャパシタ
C1、C2をその形状を保持したまま絶縁性接合材11
及び導電性接合材12に吸収するため、抵抗素子R1、
R2やキャパシタC1、C2に印加される機械的圧力を
低減して、その信頼性の劣化を防止することができる。
Each block B1, B2, B3, B4
Insulating bonding material 11 and conductive bonding material 12 interposed therebetween
By using an insulating paste and a conductive paste as the above, mechanical and electrical joining between the blocks B1, B2, B3, B4 can be easily and satisfactorily secured, and the blocks B1, B2 ,..., B4, the insulating bonding material 11 with the built-in resistive elements R1, R2 and capacitors C1, C2 retained in their shapes.
And the conductive bonding material 12 to absorb the resistance element R1,
It is possible to reduce the mechanical pressure applied to R2 and the capacitors C1 and C2 to prevent the reliability thereof from deteriorating.

【0139】なお、上記第1の実施形態においては、各
ブロックB1、B2、…、B4毎に絶縁層L1、L2;
L3、L4;L5;L6、L7、…、L9の材料として
AlN、高純度アルミナ、ガラスセラミック、ジルコニ
アの異なるセラミック材料を用いているが、勿論、同一
のセラミック材料を用いてもよいし、更に例えば窒化珪
素等の他のセラミック材料を用いてもよい。
In the first embodiment, the insulating layers L1 and L2 are provided for each of the blocks B1, B2,.
L5, L6, L7,..., L9 are made of different ceramic materials such as AlN, high-purity alumina, glass ceramic, and zirconia. Of course, the same ceramic material may be used. For example, another ceramic material such as silicon nitride may be used.

【0140】また、絶縁層の材料としてはセラミック材
料に限定する必要はなく、例えば鉄、アルミニウム、ス
テンレススチール等からなる金属平板の表面をホーロー
加工等の絶縁処理した絶縁平板又は有機材料若しくは例
えばガラス材やマイカ材等の無機材料からなるリジット
な絶縁平板を絶縁層として用いてもよい。そして、こう
した絶縁平板を例えばブロックB3をなす絶縁層L5と
して用い、この絶縁層L5上にキャパシタC1、C2を
形成することも可能である。
It is not necessary to limit the material of the insulating layer to a ceramic material. For example, a metal flat plate made of iron, aluminum, stainless steel, or the like is insulated by enamel processing or the like, or an organic material or glass. A rigid insulating flat plate made of an inorganic material such as a material or a mica material may be used as the insulating layer. Then, it is also possible to use such an insulating plate as, for example, the insulating layer L5 forming the block B3, and form the capacitors C1 and C2 on the insulating layer L5.

【0141】また、上記第1の実施形態においては、絶
縁性接合材11及び導電性接合材12をブロックB1、
B2、B3の下層をなす絶縁層L2、L4、L5下面に
形成しているが、この代わりに、ブロックB2、B3、
B4の上層をなす絶縁層L3、L5、L6上面に形成し
てもよい。更には、絶縁層L2、L4、L5下面と絶縁
層L3、L5、L6上面の両方に形成してもよい。
In the first embodiment, the insulating bonding material 11 and the conductive bonding material 12 are used as the blocks B1,
The insulating layers L2, L4 and L5, which are the lower layers of B2 and B3, are formed on the lower surface, but instead of the blocks B2, B3,
It may be formed on the upper surface of the insulating layers L3, L5, L6, which are the upper layers of B4. Further, it may be formed on both the lower surfaces of the insulating layers L2, L4, L5 and the upper surfaces of the insulating layers L3, L5, L6.

【0142】(第2の実施形態)図15は本発明の第2
の実施形態に係るセラミックス多層基板を示す概略断面
図であり、図16は図15のセラミックス多層基板に内
蔵した抵抗素子を示す断面図及び平面図である。なお、
上記図1〜図7に示されるセラミックス多層基板の構成
要素と同一の要素には同一の符号を用いて、説明を省略
する。上記第1の実施形態においては、4つのブロック
B1、B2、B3、B4毎にグリーンシートG1、G
2;G3、G4;G5;G6、G7、…、G9を焼成す
る工程の後に、抵抗素子R1、R2及びキャパシタC
1、C2を形成しているのに対して、本実施形態は、ブ
ロック毎のグリーンシートの焼成工程の前に抵抗素子及
びキャパシタを形成し、グリーンシートの焼成工程の後
に抵抗素子及びキャパシタのトリミング工程を設けてい
る点に特徴がある。
(Second Embodiment) FIG. 15 shows a second embodiment of the present invention.
16 is a schematic cross-sectional view showing a ceramic multilayer substrate according to the embodiment, and FIG. 16 is a cross-sectional view and a plan view showing a resistance element built in the ceramic multilayer substrate of FIG. In addition,
The same components as those of the ceramic multilayer substrate shown in FIGS. 1 to 7 are denoted by the same reference numerals, and description thereof is omitted. In the first embodiment, the green sheets G1, G3 are provided for each of the four blocks B1, B2, B3, B4.
G3, G4; G5; G6, G7,..., G9, after the step of firing, the resistance elements R1, R2 and the capacitor C
In contrast to the formation of C1 and C2, the present embodiment forms the resistance element and the capacitor before the firing step of the green sheet for each block, and trims the resistance element and the capacitor after the firing step of the green sheet. The feature is that a process is provided.

【0143】図15に示されるように、本実施形態に係
るセラミックス多層基板は、4つのブロックB11、B
12、B13、B14に区分されると共に、受動素子と
しての抵抗素子R11、R12及びキャパシタC11、
C12を内蔵している。そして、これら4つのブロック
B11、B12、B13、B14は順に積層されてお
り、各ブロック間に介在する絶縁性接合材11及び導電
性接合材12によって機械的及び電気的に接合されてい
る。
As shown in FIG. 15, the ceramic multilayer substrate according to this embodiment has four blocks B11 and B11.
12, B13 and B14, and passive elements such as resistance elements R11 and R12 and a capacitor C11,
Built-in C12. The four blocks B11, B12, B13, and B14 are sequentially stacked, and are mechanically and electrically joined by an insulating joint material 11 and a conductive joint material 12 interposed between the blocks.

【0144】ここで、図15のセラミックス多層基板を
構成する4つのブロックB11、B12、B13、B1
4のうち、ブロックB11、B14は、上記第1の実施
形態において図2及び図5に示されるブロックB1、B
4と全く同一である。また、ブロックB12、B13も
上記第1の実施形態において図3及び図4に示されるブ
ロックB2、B3とほぼ同様であるが、そこに形成され
ている抵抗素子R11、R12及びキャパシタC11、
C12がブロックB2、B3に形成されている抵抗素子
R1、R2及びキャパシタC1、C2と異なっている。
このため、以下の説明においては、これら抵抗素子R1
1、R12及びキャパシタC11、C12の上記第1の
実施形態における抵抗素子R1、R2及びキャパシタC
1、C2との相違点について述べることとする。
Here, the four blocks B11, B12, B13, B1 constituting the ceramic multilayer substrate of FIG.
4, blocks B11 and B14 correspond to blocks B1 and B shown in FIGS. 2 and 5 in the first embodiment.
Exactly the same as 4. The blocks B12 and B13 are almost the same as the blocks B2 and B3 shown in FIGS. 3 and 4 in the first embodiment, except that the resistance elements R11 and R12 and the capacitors C11 and
C12 is different from the resistance elements R1, R2 and the capacitors C1, C2 formed in the blocks B2, B3.
Therefore, in the following description, these resistance elements R1
1, R12 and capacitors C11 and C12 in the first embodiment.
1. Differences from C2 will be described.

【0145】図15及び図16(a)、(b)に示され
るように、ブロックB12の最上層の絶縁層L3上に
は、受動素子としての抵抗素子R11、R12が形成さ
れており、これらの抵抗素子R11、R12は、絶縁層
L3上に相対して形成された2つの電極14a、14b
と、これら2つの電極14a、14bに接続する抵抗体
層15とから構成されている。そして、図16(b)に
示されるように、この抵抗体層15には、トリミング処
理による溝状の切り込み20が形成されている。また、
図示は省略するが、ブロックB3の絶縁層L5上に形成
されている受動素子としてのキャパシタC1、C2にお
いても、同様にトリミング処理が行われている。
As shown in FIGS. 15 and 16A and 16B, on the uppermost insulating layer L3 of the block B12, there are formed resistance elements R11 and R12 as passive elements. Resistance elements R11 and R12 are formed by two electrodes 14a and 14b oppositely formed on the insulating layer L3.
And a resistor layer 15 connected to these two electrodes 14a and 14b. Then, as shown in FIG. 16B, a groove-shaped cut 20 is formed in the resistor layer 15 by a trimming process. Also,
Although not shown, the trimming process is similarly performed on the capacitors C1 and C2 as passive elements formed on the insulating layer L5 of the block B3.

【0146】次に、図15に示すセラミックス多層基板
の製造プロセスを、図17〜図20を用いて説明する。
ここで、図17は図15のセラミックス多層基板の製造
プロセスを説明するためのフローチャートであり、図1
8〜図20はそれぞれ図15のセラミックス多層基板の
製造プロセスを説明するための工程断面図である。
Next, a manufacturing process of the ceramic multilayer substrate shown in FIG. 15 will be described with reference to FIGS.
Here, FIG. 17 is a flowchart for explaining the manufacturing process of the ceramic multilayer substrate of FIG.
8 to 20 are process cross-sectional views for explaining a manufacturing process of the ceramic multilayer substrate of FIG.

【0147】先ず、図17及び図18(a)、(b)、
…、(d)に示されるように、上記第1の実施形態の場
合と同様にして、各ブロックB11、B12、…、B1
4毎に異なるセラミック材料からなる厚さ10μm〜2
50μm程度、縦横寸法50〜200mm程度の9枚の
グリーンシートG1、G2;G3、G4;G5;G6、
G7、…、G9を形成する。即ち、ブロックB11の2
枚のグリーンシートG1、G2、ブロックB12の2枚
のグリーンシートG3、G4、ブロックB13の1枚の
グリーンシートG5、ブロックB14の4枚のグリーン
シートG6、G7、…、G9の材料として、それぞれA
lN、高純度アルミナ、ガラスセラミック、ジルコニア
を用いる。
First, FIGS. 17 and 18 (a), (b),
, (D), each block B11, B12,..., B1 in the same manner as in the first embodiment.
Thickness of 10 μm to 2 made of a different ceramic material for every 4
Nine green sheets G1, G2; G3, G4; G5; G6 each having a size of about 50 μm and a length and width of about 50 to 200 mm.
G7,..., G9 are formed. That is, block B11-2
, G9, two green sheets G3, G4 of the block B12, one green sheet G5 of the block B13, four green sheets G6, G7,..., G9 of the block B14, respectively. A
1N, high-purity alumina, glass ceramic, and zirconia are used.

【0148】続いて、これら9枚のグリーンシートG
1、G2、…、G9に、例えば穴径50〜200mm程
度の複数のスルーホール用の穴を明ける。その後、これ
らスルーホール用の穴に、例えばCu、Ag、Ag−P
t、Ag−Pd、W、Mo等の単体又は混合体からなる
導体を埋め込み、スルーホール13を形成する。
Subsequently, these nine green sheets G
In G1,..., G9, a plurality of through-holes having a hole diameter of, for example, about 50 to 200 mm are formed. Then, for example, Cu, Ag, Ag-P
A conductor made of a simple substance or a mixture such as t, Ag-Pd, W, and Mo is buried to form the through hole 13.

【0149】続いて、これらのグリーンシートグリーン
シートG1、G2、…、G8の上面、並びにグリーンシ
ートG9の上面及び下面に、例えばスルーホール13の
形成に使用した導体と同系統の導体印刷により、スルー
ホールの受けランド、配線パターン、部品ランド等の配
線導体層M1、M2、…、M10を形成する。
Subsequently, on the upper surfaces of the green sheets G1, G2,..., G8 and the upper and lower surfaces of the green sheet G9, for example, the same type of conductor printing as the conductor used to form the through holes 13 is used. Forming wiring conductor layers M1, M2,..., M10 such as receiving lands for through holes, wiring patterns, component lands, and the like.

【0150】次いで、図15のセラミックス多層基板に
内蔵される抵抗素子R11、R12の形成を行う。即
ち、 即ち、図17及び図19(a)、(b)、…、
(d)に示されるように、ブロックB12のグリーンシ
ートG3上に、例えば印刷、メッキ、スパッタ等の方法
により、Cu、Ag、Ag−Pt等からなる2つの電極
14a、14bを相対して形成する。続いて、例えば印
刷法により、2つの電極14a、14bに接続する例え
ばRuO2 系、LaB6 、SnO2 系等からなる抵抗体
を塗布し、更に乾燥した後、抵抗体層15を形成する。
こうして、グリーンシートG3上に、抵抗素子R11、
R12を形成する。
Next, resistance elements R11 and R12 built in the ceramic multilayer substrate of FIG. 15 are formed. That is, FIG. 17 and FIGS. 19 (a), (b),.
As shown in (d), two electrodes 14a and 14b made of Cu, Ag, Ag-Pt, etc. are formed on the green sheet G3 of the block B12 by printing, plating, sputtering, or the like. I do. Subsequently, a resistor made of, for example, RuO 2 , LaB 6 , SnO 2, or the like, which is connected to the two electrodes 14 a, 14 b, is applied by, for example, a printing method.
Thus, the resistance element R11,
Form R12.

【0151】また、図15のセラミックス多層基板に内
蔵されるキャパシタC11、C12の形成を行う。即
ち、ブロックB13のグリーンシートG5上に、例えば
印刷等の方法により、Cu、Ag、Ag−Pt、Ag−
Pd等からなる下部電極16を形成する。続いて、この
下部電極16の乾燥処理を行った後、例えば印刷、スパ
ッタ、CVD等の方法により、例えばW、Ru、Pt、
Au、Pd、Ti等からなる単層又は複数積層構造のバ
リアメタル層17を形成して、下部電極16を被覆す
る。続いて、このバリアメタル層17上に、例えば印
刷、スピンコート、スパッタ、CVD等の方法を用い
て、タンタルオキサイド、BaTiO3 、SrTi
3 、BaSrTiO3 等からなる誘電体層18を形成
する。更にこの誘電体層18上に、バリアメタル層17
及び下部電極16の場合と同様にして、バリアメタル層
及び上部電極19を形成する。こうして、グリーンシー
トG5上に、キャパシタC11、C12を形成する。
Further, capacitors C11 and C12 built in the ceramic multilayer substrate of FIG. 15 are formed. That is, on the green sheet G5 of the block B13, for example, by printing or the like, Cu, Ag, Ag-Pt, Ag-
A lower electrode 16 made of Pd or the like is formed. Subsequently, after the lower electrode 16 is subjected to a drying process, for example, W, Ru, Pt,
A barrier metal layer 17 made of Au, Pd, Ti or the like and having a single-layer or multiple-layer structure is formed to cover the lower electrode 16. Subsequently, tantalum oxide, BaTiO 3 , SrTi is formed on the barrier metal layer 17 by using a method such as printing, spin coating, sputtering, or CVD.
A dielectric layer 18 made of O 3 , BaSrTiO 3 or the like is formed. Further, a barrier metal layer 17 is formed on the dielectric layer 18.
Then, a barrier metal layer and an upper electrode 19 are formed in the same manner as in the case of the lower electrode 16. Thus, the capacitors C11 and C12 are formed on the green sheet G5.

【0152】続いて、各ブロックB11、B12、B1
4毎にグリーンシートG1、G2;G3、G4;G6、
G7、…、G9を位置合わせした上で順次積み上げた
後、各ブロックB11、B12、B14毎に積層プレス
を行って各グリーンシート間にエアー等が残らないよう
にする。なお、ブロックB13は単一層のグリーンシー
トG5からなるため、この積層プレス工程は不要であ
る。
Subsequently, each block B11, B12, B1
Green sheets G1, G2; G3, G4; G6,
After G7,..., G9 are aligned and stacked one after another, a laminating press is performed for each of the blocks B11, B12, and B14 so that air or the like does not remain between the green sheets. Note that since the block B13 is formed of a single-layer green sheet G5, this laminating press step is unnecessary.

【0153】続いて、各ブロックB11、B12、…、
B14毎に複数層又は単一層のグリーンシートG1、G
2;G3、G4;G5;G6、G7、…、G9を所望の
大きさに切断する。そして、これら複数層又は単一層の
グリーンシートG1、G2;G3、G4;G5;G6、
G7、…、G9を加熱しながら、場合によっては加圧し
ながら、グリーンシート内に存在するバインダーを除去
する。
Subsequently, each of the blocks B11, B12,.
Multi-layer or single-layer green sheets G1, G for each B14
2; G3, G4; G5; G6, G7,..., G9 are cut into desired sizes. Then, the green sheets G1, G2; G3, G4; G5;
The binder present in the green sheet is removed while heating G7,.

【0154】次いで、図17及び図20(a)、
(b)、…、(d)に示されるように、各ブロックB1
1、B12、…、B14毎に焼成を行い、各グリーンシ
ートG1、G2;G3、G4;G5;G6、G7、…、
G9を絶縁層L1、L2;L3、L4;L5;L6、L
7、…、L9とする。このとき、各ブロックB11、B
12、…、B14毎にグリーンシートG1、G2;G
3、G4;G5;G6、G7、…、G9のセラミック材
料が異なるため、焼成温度も異なる。例えばAlNや高
純度アルミナ等の場合は1000〜1300℃であり、
ガラスセラミックの場合は、900℃前後である。
Next, FIG. 17 and FIG.
As shown in (b),..., (D), each block B1
1, B12,..., B14 are fired, and each green sheet G1, G2; G3, G4; G5; G6, G7,.
G9 is an insulating layer L1, L2; L3, L4; L5; L6, L
7, ..., L9. At this time, each block B11, B
Green sheets G1, G2; G for each of 12,..., B14
G5, G6, G7,..., G9 are different from each other, so that the firing temperatures are also different. For example, in the case of AlN or high-purity alumina, the temperature is 1000 to 1300 ° C.,
In the case of glass ceramic, it is around 900 ° C.

【0155】こうして、2層の絶縁層L1、L2が積層
されたブロックB11を形成し、2層の絶縁層L3、L
4が積層されると共に絶縁層L3上に抵抗素子R11、
R12が形成されたブロックB12を形成し、1層の絶
縁層L5上にキャパシタC11、C12が形成されたブ
ロックB13を形成し、4層の絶縁層L6、L7、…、
L9が積層されたブロックB14を形成する。
Thus, a block B11 in which the two insulating layers L1 and L2 are stacked is formed, and the two insulating layers L3 and L2 are formed.
4 are laminated, and a resistance element R11,
A block B12 on which R12 is formed is formed, a block B13 on which capacitors C11 and C12 are formed on one insulating layer L5, and four insulating layers L6, L7,.
The block B14 in which L9 is laminated is formed.

【0156】次いで、ブロックB12の絶縁層L3上に
形成した抵抗素子R11、R12及びブロックB13の
絶縁層L5上に形成したキャパシタC11、C12に対
するトリミング処理を行う。即ち、レーザ又はサンドブ
ラスト等を用いて、抵抗素子R11、R12の抵抗体層
15の幅方向に溝状の切り込みを入れ、上記図16
(b)に示されるような溝状の切り込み20を形成す
る。こうして、抵抗素子R11、R12の抵抗値を所定
の目標値の範囲内に入れる。現在のトリミング処理によ
れば、0.5%から5%程度の抵抗値の精度を得ること
が可能である。同様にして、キャパシタC11、C12
に対しても、トリミング処理を行い、キャパシタC1
1、C12の容量値を所定の目標値の範囲内に入れる。
Next, trimming is performed on the resistance elements R11 and R12 formed on the insulating layer L3 of the block B12 and the capacitors C11 and C12 formed on the insulating layer L5 of the block B13. That is, using a laser or sand blast, etc., a groove-like cut is made in the width direction of the resistor layer 15 of the resistor elements R11 and R12.
A groove-shaped cut 20 as shown in FIG. Thus, the resistance values of the resistance elements R11 and R12 are set within a range of a predetermined target value. According to the current trimming process, it is possible to obtain an accuracy of a resistance value of about 0.5% to 5%. Similarly, capacitors C11 and C12
For the capacitor C1.
1. The capacitance value of C12 is set within a range of a predetermined target value.

【0157】次いで、ブロックB11、B12、…、B
14間の機械的、電気的な接続を行う。即ち、上記第1
の実施形態の図12〜図14に示される工程と同様にし
て、ブロックB11の最下層の絶縁層L2、ブロックB
12の最下層の絶縁層L4、及びブロックB13の絶縁
層L5のそれぞれの下面に、例えば印刷等の方法によ
り、スルーホール13の端部を露出させる開口部を設け
て、例えばアルコキシドシラン・アルコール等から構成
されるスピンオンガラスなどの低温溶融ガラスからなる
絶縁性ペーストを塗布し、絶縁性接合材11を形成す
る。
Next, blocks B11, B12,..., B
Make a mechanical and electrical connection between the fourteen. That is, the first
12 to 14 of the embodiment, the lowermost insulating layer L2 of the block B11 and the block B
An opening for exposing the end of the through-hole 13 is provided on the lower surface of each of the lowermost insulating layer L4 of 12 and the insulating layer L5 of the block B13 by, for example, a method such as printing. An insulating paste made of a low-temperature melting glass such as spin-on glass made of the following is applied to form the insulating bonding material 11.

【0158】続いて、同じく、絶縁層L2、絶縁層L
4、及び絶縁層L5のそれぞれの下面における絶縁性接
合材11の開口部に、例えば印刷、ポッティング等の方
法により、例えばCu、Ag、Ag−Pt、Ag−P
d、W、Mo等の単体又は混合体をアルコール等の溶剤
を用いて混練した導電性ペーストを塗布して、導電性接
合材12をスルーホール13の露出した端部に接続させ
て形成する。なお、ここでは絶縁性接合材11を形成し
た後、導電性接合材12を形成しているが、これら絶縁
性接合材11及び導電性接合材12を形成する順序は逆
であってもよい。
Subsequently, similarly, the insulating layer L2, the insulating layer L
4 and the opening of the insulating bonding material 11 on the lower surface of the insulating layer L5, for example, Cu, Ag, Ag-Pt, Ag-P
A conductive paste obtained by kneading a simple substance or a mixture of d, W, Mo or the like using a solvent such as alcohol is applied, and the conductive bonding material 12 is connected to the exposed end of the through hole 13 to form the conductive paste. Here, the conductive bonding material 12 is formed after the insulating bonding material 11 is formed, but the order of forming the insulating bonding material 11 and the conductive bonding material 12 may be reversed.

【0159】続いて、各ブロックB11、B12、…、
B14を所定の位置に揃えて積層し、絶縁性接合材11
及び導電性接合材12が溶融する温度、例えば400℃
から500℃程度まで加熱する。こうして、各ブロック
B11、B12、B13、B14を各ブロック間に介在
させた絶縁性接合材11及び導電性接合材12によって
機械的及び電気的に接合する。また、同時に加圧して、
各ブロックB11、B12、…、B14の機械的及び電
気的な接合を均一かつ強固なものにする。なお、このと
きの加熱温度、即ち絶縁性接合材11及び導電性接合材
12の溶融温度は、ブロックB11、B12、…、B1
4を形成する際の焼成温度(グリーンシートのセラミッ
ク材料がAlNや高純度アルミナ等の場合は1000〜
1300℃、ガラスセラミックの場合は、900℃前
後)よりも低いため、既に形成した抵抗素子R11、R
12やキャパシタC11、C12の特性等に影響が生じ
ることはない。このようにして、上記図15に示される
セラミックス多層基板を作製する。
Subsequently, each block B11, B12,.
B14 are aligned at predetermined positions and laminated, and the insulating bonding material 11
And a temperature at which the conductive bonding material 12 melts, for example, 400 ° C.
To about 500 ° C. Thus, the blocks B11, B12, B13, and B14 are mechanically and electrically bonded by the insulating bonding material 11 and the conductive bonding material 12 interposed between the blocks. Also, pressurize at the same time,
The mechanical and electrical joining of the blocks B11, B12,..., B14 is made uniform and strong. Note that the heating temperature at this time, that is, the melting temperature of the insulating bonding material 11 and the conductive bonding material 12 is determined by the blocks B11, B12,.
4 when forming (the ceramic material of the green sheet is AlN or high-purity alumina or the like).
1300 ° C., and about 900 ° C. in the case of glass ceramic).
12 and the characteristics of the capacitors C11 and C12 are not affected. Thus, the ceramic multilayer substrate shown in FIG. 15 is manufactured.

【0160】以上のように本実施形態によれば、抵抗素
子R11、R12を形成したグリーンシートG3及びキ
ャパシタC11、C12を形成したグリーンシートG5
を含むグリーンシートG1、G2;G3、G4;G5;
G6、G7、…、G9を各ブロックB11、B12、B
14毎に積層プレスし、焼成して、各グリーンシートG
1、G2;G3、G4;G5;G6、G7、…、G9を
絶縁層L1、L2;L3、L4;L5;L6、L7、
…、L9とした後、抵抗素子R11、R12及びキャパ
シタC11、C12のトリミングを行う工程を設けてい
ることにより、焼成の際の収縮等によって抵抗素子R1
1、R12及びキャパシタC11、C12の特性が変動
しても、従来のセラミックス多層基板の最上層部に受動
素子を形成する場合と同様にして、トリミング処理によ
り抵抗素子R11、R12及びキャパシタC11、C1
2の特性を所定の目標値の範囲内に入れることが可能に
なるため、特性のバラツキの少ない抵抗素子R11、R
12及びキャパシタC11、C12をセラミックス多層
基板に内蔵して形成することができる。
As described above, according to the present embodiment, the green sheet G3 on which the resistance elements R11 and R12 are formed and the green sheet G5 on which the capacitors C11 and C12 are formed.
Green sheets G1, G2; G3, G4; G5;
G6, G7,..., G9 are represented by blocks B11, B12, B
Each green sheet G is laminated and pressed and fired every 14
1, G2; G3, G4; G5; G6, G7,..., G9 are formed by insulating layers L1, L2; L3, L4; L5; L6, L7,
, L9, and a step of trimming the resistance elements R11 and R12 and the capacitors C11 and C12 is provided.
Even if the characteristics of R1, R12 and capacitors C11, C12 fluctuate, resistor elements R11, R12 and capacitors C11, C1 are trimmed as in the case of forming a passive element on the uppermost layer of a conventional ceramic multilayer substrate.
2 can be within the range of the predetermined target value, so that the resistance elements R11 and R
12 and the capacitors C11 and C12 can be formed in a ceramic multilayer substrate.

【0161】また、抵抗素子R11、R12及びキャパ
シタC11、C12を形成したグリーンシートG3、G
5を含むグリーンシートG1、G2;G3、G4;G
5;G6、G7、…、G9を焼成して絶縁層L1、L
2;L3、L4;L5;L6、L7、…、L9とし、絶
縁層L1、L2を積層したブロックB1と、絶縁層L
3、L4を積層したブロックB2と、絶縁層L5からな
るブロックB3と、絶縁層L6、L7、…、L9を積層
したブロックB4とをそれぞれ形成した後は、各ブロッ
クB1、B2、…、B4毎に同時並行的に作業を進める
ことが可能になるため、従来の場合よりも製造期間を短
縮することができる。
The green sheets G3 and G on which the resistance elements R11 and R12 and the capacitors C11 and C12 are formed.
Green sheets G1, G2 containing G5; G3, G4; G
5; G6, G7,..., G9 are baked to form insulating layers L1, L
L3, L4; L5; L6, L7,..., L9, a block B1 in which insulating layers L1 and L2 are laminated, and an insulating layer L
After forming a block B2 on which the insulating layers L4 and L4 are stacked, a block B3 including the insulating layer L5, and a block B4 on which the insulating layers L6, L7,..., L9 are stacked, the blocks B1, B2,. Since the work can be performed simultaneously and in parallel every time, the manufacturing period can be shortened as compared with the conventional case.

【0162】また、ブロックB1の絶縁層L1、L2の
材料としてAlNを用い、ブロックB2の絶縁層L3、
L4の材料として高純度アルミナを用い、ブロックB3
の絶縁層L5の材料としてガラスセラミックを用い、ブ
ロックB4の絶縁層L6、L7、…、L9の材料として
ジルコニアを用いることにより、即ち各ブロックB1、
B2、…、B4毎に異なるセラミック材料を用いること
により、各ブロックB1、B2、…、B4毎に、その形
成する回路特性、放熱特性、誘電率、焼成温度等の選択
が可能となり、従来のようにセラミックス多層基板にお
いて積層される各々の絶縁層の材質が同一又は近似する
材料に限定されず、その材料の幅が広がるため、セラミ
ックス多層基板の回路特性の向上や小型化、軽量化等の
進展に大きく寄与することができる。
Further, AlN is used as the material of the insulating layers L1 and L2 of the block B1, and the insulating layers L3 and L3 of the block B2 are used.
Block B3 using high-purity alumina as the material of L4
By using glass ceramic as the material of the insulating layer L5, and using zirconia as the material of the insulating layers L6, L7,..., L9 of the block B4.
By using a different ceramic material for each of B2,..., B4, it is possible to select the circuit characteristics, heat radiation characteristics, dielectric constant, firing temperature, etc. to be formed for each of the blocks B1, B2,. As described above, the material of each of the insulating layers laminated in the ceramic multilayer substrate is not limited to the same or similar material, but the width of the material is widened, so that the circuit characteristics of the ceramic multilayer substrate can be improved, and the ceramic multilayer substrate can be reduced in size and weight. It can greatly contribute to progress.

【0163】また、各ブロックB1、B2、B3、B4
間に介在させる絶縁性接合材11及び導電性接合材12
として絶縁性ペースト及び導電性ペーストを用いること
により、各ブロックB1、B2、B3、B4間の機械的
な接合及び電気的な接合を容易にかつ良好に確保するこ
とができると共に、ブロックB1、B2、…、B4を積
層する際に、内蔵する抵抗素子R11、R12やキャパ
シタC1、C2をその形状を保持したまま絶縁性接合材
11及び導電性接合材12に吸収するため、抵抗素子R
11、R12やキャパシタC1、C2に印加される機械
的圧力を低減して、その信頼性の劣化を防止することが
できる。
Each block B1, B2, B3, B4
Insulating bonding material 11 and conductive bonding material 12 interposed therebetween
By using an insulating paste and a conductive paste as the above, mechanical and electrical joining between the blocks B1, B2, B3, B4 can be easily and satisfactorily secured, and the blocks B1, B2 ,..., B4 are stacked, the built-in resistance elements R11 and R12 and the capacitors C1 and C2 are absorbed into the insulating bonding material 11 and the conductive bonding material 12 while maintaining their shapes.
11, R12 and the mechanical pressure applied to the capacitors C1 and C2 can be reduced to prevent the reliability thereof from deteriorating.

【0164】なお、上記第2の実施形態においては、各
ブロックB11、B12、…、B14毎に絶縁層L1、
L2;L3、L4;L5;L6、L7、…、L9の材料
としてAlN、高純度アルミナ、ガラスセラミック、ジ
ルコニアの異なるセラミック材料を用いているが、勿
論、同一のセラミック材料を用いてもよいし、更に例え
ば窒化珪素等の他のセラミック材料を用いてもよい。
In the second embodiment, the insulating layers L1, L2,.
L2, L3, L4; L5; L6, L7,..., L9 are made of different ceramic materials such as AlN, high-purity alumina, glass ceramic, and zirconia. Of course, the same ceramic material may be used. Alternatively, another ceramic material such as silicon nitride may be used.

【0165】また、絶縁層の材料としてはセラミック材
料に限定する必要はなく、例えば鉄、アルミニウム、ス
テンレススチール等からなる金属平板の表面をホーロー
加工等の絶縁処理した絶縁平板又は有機材料若しくは例
えばガラス材やマイカ材等の無機材料からなるリジット
な絶縁平板を絶縁層として用いてもよい。そして、こう
した絶縁平板を例えば絶縁層L5として用い、この絶縁
層L5上にキャパシタC11、C12を形成することも
可能である。この場合、キャパシタC11、C12はリ
ジッドな絶縁層L5上に形成することになるため、上記
第1の実施形態の場合と同様に、トリミング処理を行わ
なくとも、高精度かつ高容量のキャパシタを実現するこ
とができる。
It is not necessary to limit the material of the insulating layer to a ceramic material. For example, a metal flat plate made of iron, aluminum, stainless steel, or the like is insulated by enamel processing or the like, or an organic material or glass. A rigid insulating flat plate made of an inorganic material such as a material or a mica material may be used as the insulating layer. Then, it is also possible to use such an insulating flat plate as the insulating layer L5 and form the capacitors C11 and C12 on the insulating layer L5. In this case, since the capacitors C11 and C12 are formed on the rigid insulating layer L5, a high-precision and high-capacity capacitor can be realized without performing the trimming process as in the case of the first embodiment. can do.

【0166】また、絶縁性接合材11及び導電性接合材
12をブロックB1、B2、B3の下層をなす絶縁層L
2、L4、L5下面に形成する代わりに、ブロックB
2、B3、B4の上層をなす絶縁層L3、L5、L6上
面に形成してもよい。更には、絶縁層L2、L4、L5
下面と絶縁層L3、L5、L6上面の両方に形成しても
よい。
Further, the insulating bonding material 11 and the conductive bonding material 12 are used as insulating layers L under the blocks B1, B2 and B3.
2, L4, L5 Instead of forming on the lower surface, block B
2, B3 and B4 may be formed on the upper surfaces of the insulating layers L3, L5 and L6. Further, the insulating layers L2, L4, L5
It may be formed on both the lower surface and the upper surfaces of the insulating layers L3, L5, L6.

【0167】(第3の実施形態)図21は本発明の第3
の実施形態に係るセラミックス多層基板を示す概略断面
図である。なお、上記図1〜図7に示されるセラミック
ス多層基板の構成要素と同一の要素には同一の符号を用
いて、説明を省略する。上記第1の実施形態において
は、4つのブロックB1、B2、B3、B4間を機械的
に接合する絶縁性接合材11として、例えばアルコキシ
ドシラン・アルコール等から構成されるスピンオンガラ
スなどの低温溶融ガラスからなる絶縁性ペーストを用い
ているのに対して、本実施形態は、各ブロック間を機械
的に接合する絶縁性接合材として、絶縁性平板を用いる
点に特徴がある。
(Third Embodiment) FIG. 21 shows a third embodiment of the present invention.
It is a schematic sectional drawing which shows the ceramic multilayer substrate which concerns on embodiment. The same components as those of the ceramic multilayer substrate shown in FIGS. 1 to 7 are denoted by the same reference numerals, and description thereof is omitted. In the first embodiment, as the insulating bonding material 11 for mechanically bonding the four blocks B1, B2, B3, and B4, a low-temperature molten glass such as a spin-on glass made of, for example, alkoxide silane / alcohol. The present embodiment is characterized in that an insulating flat plate is used as an insulating joining material for mechanically joining the blocks, whereas an insulating paste made of

【0168】図21に示されるように、本実施形態に係
るセラミックス多層基板は、4つのブロックB1、B
2、B3、B4に区分されると共に、受動素子としての
抵抗素子R1、R2及びキャパシタC1、C2を内蔵し
ている。そして、これら4つのブロックB1、B2、B
3、B4は順に積層されており、各ブロック間に介在す
る絶縁性接合材21及び導電性接合材22によって機械
的及び電気的に接合されている。ここで、絶縁性接合材
21は、例えば低融点ガラスを板状にした絶縁性平板を
溶融してなるものであり、導電性接合材22は、上記第
1の実施形態の場合と同様に、導電性ペーストを溶融し
てなるものである。
As shown in FIG. 21, the ceramic multilayer substrate according to the present embodiment has four blocks B1 and B
2, B3 and B4, and incorporates resistance elements R1 and R2 as passive elements and capacitors C1 and C2. Then, these four blocks B1, B2, B
Reference numerals 3 and B4 are sequentially stacked, and are mechanically and electrically joined by an insulating joint material 21 and a conductive joint material 22 interposed between the blocks. Here, the insulating bonding material 21 is, for example, a material obtained by melting a low-melting glass plate-shaped insulating flat plate, and the conductive bonding material 22 is, as in the case of the first embodiment, It is obtained by melting a conductive paste.

【0169】次に、図21に示すセラミックス多層基板
の製造プロセスを、図22〜図26を用いて説明する。
ここで、図22は図21のセラミックス多層基板の製造
プロセスを説明するためのフローチャートであり、図2
3〜図26はそれぞれ図21のセラミックス多層基板の
製造プロセスを説明するための工程断面図及び工程斜視
図である。なお、上記図9〜図14に示されるセラミッ
クス多層基板の構成要素と同一の要素には同一の符号を
用いて、説明を省略する。
Next, a manufacturing process of the ceramic multilayer substrate shown in FIG. 21 will be described with reference to FIGS.
Here, FIG. 22 is a flowchart for explaining the manufacturing process of the ceramic multilayer substrate of FIG.
3 to 26 are a process sectional view and a process perspective view, respectively, for explaining the manufacturing process of the ceramic multilayer substrate of FIG. The same components as those of the ceramic multilayer substrate shown in FIGS. 9 to 14 are denoted by the same reference numerals, and description thereof is omitted.

【0170】上記第1の実施形態の図9〜図11に示さ
れる工程と同様にして、各ブロックB1、B2、…、B
4毎に異なるセラミック材料、即ちAlN、高純度アル
ミナ、ガラスセラミック、ジルコニアからなる9枚のグ
リーンシートG1、G2;G3、G4;G5;G6、G
7、…、G9を形成した後、これら9枚のグリーンシー
トG1、G2、…、G9に明けた複数のスルーホール用
の穴に、例えばCu、Ag、Ag−Pt、Ag−Pd、
W、Mo等の単体又は混合体からなる導体を埋め込み、
スルーホール13を形成する。
Each of the blocks B1, B2,..., B is similar to the process shown in FIGS. 9 to 11 of the first embodiment.
Nine green sheets G1, G2; G3, G4; G5; G6, G made of ceramic materials different from each other, that is, AlN, high-purity alumina, glass ceramic, and zirconia.
After forming G9,..., G9, for example, Cu, Ag, Ag-Pt, Ag-Pd, and the like are formed in the plurality of through-holes opened in these nine green sheets G1, G2,.
Embedding a conductor made of a simple substance or a mixture of W, Mo, etc.,
A through hole 13 is formed.

【0171】続いて、これらのグリーンシートグリーン
シートG1、G2、…、G8の上面、並びにグリーンシ
ートG9の上面及び下面に、例えばスルーホール13の
形成に使用した導体と同系統の導体印刷により、スルー
ホールの受けランド、配線パターン、部品ランド等の配
線導体層M1、M2、…、M10を形成する。
Subsequently, on the upper surfaces of the green sheets G1, G2,..., G8 and the upper and lower surfaces of the green sheet G9, for example, the same type of conductor printing as the conductor used to form the through holes 13 is used. Forming wiring conductor layers M1, M2,..., M10 such as receiving lands for through holes, wiring patterns, component lands, and the like.

【0172】続いて、各ブロックB1、B2、B4毎に
グリーンシートG1、G2;G3、G4;G6、G7、
…、G9を位置合わせした上で順次積み上げ、各ブロッ
クB1、B2、B4毎に積層プレスを行った後、各ブロ
ックB1、B2、…、B4毎にそれぞれ異なる焼成温度
において焼成を行い、各グリーンシートG1、G2;G
3、G4;G5;G6、G7、…、G9を絶縁層L1、
L2;L3、L4;L5;L6、L7、…、L9とす
る。
Subsequently, green sheets G1, G2; G3, G4; G6, G7,
, G9 are aligned and stacked one after another, and a laminating press is performed for each of the blocks B1, B2, B4, and then firing is performed at a different firing temperature for each of the blocks B1, B2,. Sheets G1, G2; G
G5, G6, G7,..., G9 are formed as insulating layers L1,
L2; L3, L4; L5; L6, L7,..., L9.

【0173】続いて、図21のセラミックス多層基板に
内蔵される抵抗素子R1、R2及びキャパシタC1、C
2の形成を行う。即ち、ブロックB2の最上層の絶縁層
L3上に、抵抗素子R1、R2を形成すると共に、ブロ
ックB3の絶縁層L5上に、キャパシタC1、C2を形
成する。
Subsequently, the resistance elements R1, R2 and the capacitors C1, C2 built in the ceramic multilayer substrate of FIG.
2 is formed. That is, the resistance elements R1 and R2 are formed on the uppermost insulating layer L3 of the block B2, and the capacitors C1 and C2 are formed on the insulating layer L5 of the block B3.

【0174】こうして、図23(a)、(b)、…、
(d)に示されるように、2層の絶縁層L1、L2が積
層されたブロックB1と、2層の絶縁層L3、L4が積
層されると共にその絶縁層L3上に抵抗素子R1、R2
が形成されたブロックB2と、1層の絶縁層L5からな
ると共にその絶縁層L5上にキャパシタC1、C2が形
成されたブロックB3と、4層の絶縁層L6、L7、
…、L9が積層されたブロックB4とをそれぞれ形成す
る。
Thus, FIGS. 23 (a), (b),.
As shown in (d), a block B1 in which two insulating layers L1 and L2 are stacked, and two insulating layers L3 and L4 are stacked and resistance elements R1 and R2 are provided on the insulating layer L3.
Are formed, and a block B3 including a single insulating layer L5 and capacitors C1 and C2 formed on the insulating layer L5, and four insulating layers L6, L7,
, And a block B4 in which L9 is laminated.

【0175】なお、ここでは図示しないが、各ブロック
B1、B2、…、B4の4隅に、各ブロックB1、B
2、…、B4を積層する際の位置出しを行うためのピン
を貫通させる位置出し用穴を形成する。
Although not shown here, each block B1, B2,..., B4 has four blocks B1, B2,.
2,..., A positioning hole through which a pin for positioning when stacking B4 is formed.

【0176】次いで、ブロックB1、B2、…、B4間
の機械的、電気的な接続を行う。即ち、図22及び図2
4に示されるように、例えば低融点ガラスを板状にした
絶縁性平板からなる絶縁性接合材21を用意して、その
絶縁性接合材21の所定の位置に、例えば穴径50mm
〜200mm程度の複数の穴を明けた後、これらの穴に
例えばCu、Ag、Ag−Pt、Ag−Pd、W、Mo
等の単体又は混合体をアルコール等の溶剤を用いて混練
した導電性ペーストを充填し、スルーホール状の導電性
接合材22を形成する。
Then, mechanical and electrical connections are made between the blocks B1, B2,..., B4. 22 and FIG.
As shown in FIG. 4, an insulating bonding material 21 made of, for example, an insulating flat plate made of low-melting glass in a plate shape is prepared, and a hole diameter of 50 mm is provided at a predetermined position of the insulating bonding material 21.
After drilling a plurality of holes of about 200 mm, for example, Cu, Ag, Ag-Pt, Ag-Pd, W, Mo
A conductive paste obtained by kneading a simple substance or a mixture thereof using a solvent such as alcohol is filled to form a conductive bonding material 22 having a through-hole shape.

【0177】なお、このとき、この導電性ペーストから
なるスルーホール状の導電性接合材22の位置は、ブロ
ックB1の絶縁層L2に形成されたスルーホール13及
びブロックB2の絶縁層L3に形成されたスルーホール
13の位置に対応し、両ブロックB1、B2を積層した
場合に導電性接合材22が絶縁層L2のスルーホール1
3と絶縁層L3の配線導体層M3との間に介在するよう
になっている。また、このとき、この導電性ペーストか
らなるスルーホール状の導電性接合材22の厚さを絶縁
性接合材21の厚さより厚くする。これは、上記第1の
実施形態の図13(c)において、導電性接合材12の
厚さを絶縁性接合材11の厚さより厚くしたことと同様
に、両ブロックB1、B2を積層した場合に導電性接合
材12を介在する絶縁層L2のスルーホール13と絶縁
層L3の配線導体層M3との電気的に良好な接続を確保
するためである。
At this time, the position of the through-hole-shaped conductive bonding material 22 made of the conductive paste is formed in the through-hole 13 formed in the insulating layer L2 of the block B1 and the insulating layer L3 of the block B2. When the two blocks B1 and B2 are stacked, the conductive bonding material 22 corresponds to the position of the through hole 13 in the insulating layer L2.
3 and the wiring conductor layer M3 of the insulating layer L3. At this time, the thickness of the through-hole-shaped conductive bonding material 22 made of the conductive paste is made larger than the thickness of the insulating bonding material 21. This is similar to the case where the thickness of the conductive bonding material 12 is larger than the thickness of the insulating bonding material 11 in FIG. 13C of the first embodiment, and the two blocks B1 and B2 are stacked. This is to ensure good electrical connection between the through hole 13 of the insulating layer L2 and the wiring conductor layer M3 of the insulating layer L3 with the conductive bonding material 12 interposed therebetween.

【0178】更に、この絶縁性平板からなる絶縁性接合
材21は、絶縁層L1、L2、…、L9よりも大きなも
のとして、その四隅に各ブロックB1、B2、…、B4
間に挿入して積層する際の位置出しを行うためのピンを
貫通させる位置出し用穴23を形成する。また、最終的
には絶縁性接合材21の大きさを各ブロックB1、B
2、…、B4の大きさに合わせて整形するために、切断
用切り込み部24を形成する。
The insulating bonding material 21 made of an insulating flat plate is larger than the insulating layers L1, L2,..., L9, and has four blocks B1, B2,.
A positioning hole 23 through which a pin for positioning when inserting and stacking is inserted is formed. In addition, finally, the size of the insulating bonding material 21 is changed to each of the blocks B1 and B1.
A cutting notch 24 is formed for shaping according to the size of 2,..., B4.

【0179】そして、図24に示されるように、このよ
うに所定の位置にスルーホール状の導電性接合材22が
形成されている絶縁性接合材21を、ブロックB1とブ
ロックB2との間に挿入する。また、図示は省略する
が、同様にして、ブロックB2とブロックB3との間及
びブロックB3とブロックB4との間にも、このような
絶縁性接合材21をそれぞれ挿入する。なお、このと
き、絶縁性接合材21の厚さより厚くした導電性ペース
トからなるスルーホール状の導電性接合材22を予め固
化しておくことが望ましい。この場合、絶縁性接合材2
1を各ブロックB1、B2、…、B4間にそれぞれ挿入
して積層する際に、固化された導電性接合材22が各ブ
ロックB1、B2、…、B4間の支柱の役割を果して、
ブロックB2の絶縁層L3上に形成された抵抗素子R
1、R2及びブロックB3の絶縁層L5上に形成された
キャパシタC1、C2に対する機械的な圧力を軽減し
て、抵抗素子R1、R2及びキャパシタC1、C2がダ
メージを受けることを防止する。
Then, as shown in FIG. 24, the insulating bonding material 21 having the through-hole-shaped conductive bonding material 22 formed at a predetermined position is inserted between the block B1 and the block B2. insert. Although not shown, similarly, such insulating bonding materials 21 are inserted between the blocks B2 and B3 and between the blocks B3 and B4, respectively. At this time, it is desirable to solidify in advance a through-hole-shaped conductive bonding material 22 made of a conductive paste thicker than the insulating bonding material 21. In this case, the insulating bonding material 2
, B4 are inserted between the blocks B1, B2,..., B4, and the solidified conductive bonding material 22 serves as a support between the blocks B1, B2,.
Resistance element R formed on insulating layer L3 of block B2
1, R2 and the mechanical pressure on the capacitors C1 and C2 formed on the insulating layer L5 of the block B3 are reduced to prevent the resistance elements R1 and R2 and the capacitors C1 and C2 from being damaged.

【0180】次いで、図25に示されるように、各ブロ
ックB1、B2、…、B4及び絶縁性接合材21に形成
した位置出し用穴23等にピン25を貫通させて、各ブ
ロックB1、B2、…、B4間の位置合わせ及びこれら
のブロックB1、B2、…、B4とその間にそれぞれ挿
入した絶縁性接合材21との位置合わせを精度よく行
う。
Next, as shown in FIG. 25, the pins 25 are passed through the blocks B1, B2,..., B4 and the positioning holes 23 formed in the insulating bonding material 21, and the like. ,..., B4 and the blocks B1, B2,..., B4 and the insulating bonding material 21 inserted therebetween are accurately performed.

【0181】続いて、所定の圧力を加えて、ブロックB
1、絶縁性接合材21、ブロックB2、絶縁性接合材2
1、ブロックB3、絶縁性接合材21、ブロックB4を
順に積層した後、低融点ガラスを材料とする絶縁性平板
からなる絶縁性接合材21及び導電性ペーストからなる
導電性接合材22を加熱して溶融すると共に、導電性接
合材22を導電化する。こうして、各ブロックB1、B
2、B3、B4間を絶縁性接合材21及び導電性接合材
22によって機械的及び電気的に接合する。また、同時
に加圧して、各ブロックB1、B2、…、B4間の機械
的及び電気的な接合を均一かつ強固なものにする。この
ようにして、上記図21に示されるセラミックス多層基
板を作製する。
Subsequently, a predetermined pressure is applied to block B
1, insulating bonding material 21, block B2, insulating bonding material 2
1. After sequentially laminating the block B3, the insulating bonding material 21, and the block B4, the insulating bonding material 21 made of an insulating flat plate made of low-melting glass and the conductive bonding material 22 made of a conductive paste are heated. Melts and makes the conductive bonding material 22 conductive. Thus, each block B1, B
2, B3 and B4 are mechanically and electrically bonded by an insulating bonding material 21 and a conductive bonding material 22. Simultaneously, pressure is applied to make the mechanical and electrical connection between the blocks B1, B2,..., B4 uniform and strong. Thus, the ceramic multilayer substrate shown in FIG. 21 is manufactured.

【0182】以上のように本実施形態によれば、上記第
1の実施形態の場合と同様に、各ブロックB1、B2、
…、B4毎にセラミックス材料の異なるグリーンシート
G1、G2;G3、G4;G5;G6、G7、…、G9
を焼成して絶縁層L1、L2;L3、L4;L5;L
6、L7、…、L9とした後、ブロックB2、B3のリ
ジッドな絶縁層L3、L5上に抵抗素子R1、R2及び
キャパシタC1、C2をそれぞれ形成することにより、
上記第1の実施形態の場合とほぼ同様の効果を奏するこ
とができる。
As described above, according to the present embodiment, similar to the case of the first embodiment, each of the blocks B1, B2,
, Green sheets G1, G2 of different ceramic materials for each B4; G3, G4; G5; G6, G7, ..., G9
Are fired to form insulating layers L1, L2; L3, L4; L5; L
, L9,..., L9, the resistance elements R1, R2 and the capacitors C1, C2 are respectively formed on the rigid insulating layers L3, L5 of the blocks B2, B3.
Almost the same effects as in the case of the first embodiment can be obtained.

【0183】更に、本実施形態によれば、絶縁性接合材
21として例えば低融点ガラスを板状にした絶縁性平板
を用い、導電性接合材22として絶縁性接合材21の貫
通穴に充填したスルーホール状の導電性ペーストを用い
ることにより、絶縁性接合材21の厚さを所望の値に設
定して隣接するブロックB1、B2、…、B4間の距離
を容易に調整することが可能になるため、各ブロックB
1、B2、…、B4の接合する面をある程度離して互い
の影響を軽減することができる。
Further, according to the present embodiment, an insulating flat plate made of, for example, low melting glass is used as the insulating bonding material 21, and the conductive bonding material 22 is filled in a through hole of the insulating bonding material 21. By using the through-hole-shaped conductive paste, the thickness of the insulating bonding material 21 can be set to a desired value and the distance between the adjacent blocks B1, B2,..., B4 can be easily adjusted. Each block B
1, B2,..., B4 can be separated from each other by a certain distance to reduce the influence of each other.

【0184】また、上記第1及び第2の実施形態の場合
のように絶縁性ペーストからなる絶縁性接合材11を用
いる際に必要とされる塗布後の乾燥−固化のための熱処
理が必要であると共に、各ブロックB1、B2、…、B
4間を均一に満たすためには熱と圧力を十分に加える必
要があるのに対して、各ブロックB1、B2、…、B4
間には始めから十分な量の絶縁性接合材21がほぼ均一
にあることから、そのような均一化等のための熱処理が
不要となるか又は軽減されるため、抵抗素子R1、R2
及びキャパシタC1、C2の受ける熱履歴を軽減して、
その信頼性等を向上することができる。
Further, as in the first and second embodiments, a heat treatment for drying and solidifying after application, which is required when using the insulating bonding material 11 made of an insulating paste, is required. And each block B1, B2,..., B
While it is necessary to sufficiently apply heat and pressure in order to uniformly fill the space between the blocks 4, the blocks B1, B2,.
Since a sufficient amount of the insulating bonding material 21 is substantially uniform from the beginning, the heat treatment for such uniformization becomes unnecessary or reduced, so that the resistance elements R1, R2
And reduce the heat history received by the capacitors C1 and C2,
Its reliability and the like can be improved.

【0185】なお、上記第3の実施形態においては、各
ブロックB1、B2、B3、B4間を機械的及び電気的
に接合する手段として、所定の位置に導電性ペーストか
らなるスルーホール状の導電性接合材22が形成されて
いる絶縁性平板からなる絶縁性接合材21を用いている
が、これに加えて、上記第1の実施形態の場合と同様の
絶縁性ペーストからなる絶縁性接合材11及び導電性ペ
ーストからなる導電性接合材12を併用してもよい。
In the third embodiment, as a means for mechanically and electrically joining the blocks B1, B2, B3, and B4, a through-hole conductive material made of conductive paste is provided at a predetermined position. Insulating bonding material 21 made of an insulating flat plate on which insulating bonding material 22 is formed, and in addition, insulating bonding material made of an insulating paste similar to that of the first embodiment. 11 and a conductive bonding material 12 made of a conductive paste may be used in combination.

【0186】この変形例を、図26を用いて説明する。
ここで、図26は上記第3の実施形態に係るセラミック
ス多層基板の製造プロセスの変形例を説明するための工
程断面である。例えば、上記第1の実施形態の図12
(a)、(b)、…、(d)に示されるように、ブロッ
クB2、B3の絶縁層L3、L5上に、抵抗素子R1、
R2及びキャパシタC1、C2を形成した後、ブロック
B1、B2、B3の下層をなす絶縁層L2、L4、L5
下面に、例えば印刷等の方法により絶縁性ペースト及び
導電性ペーストを所定の箇所に塗布して、絶縁性接合材
11及び導電性接合材12を形成する。
This modification will be described with reference to FIG.
Here, FIG. 26 is a process cross section for describing a modification of the process of manufacturing the ceramic multilayer substrate according to the third embodiment. For example, FIG.
As shown in (a), (b),..., (D), on the insulating layers L3, L5 of the blocks B2, B3, the resistance elements R1,
After forming R2 and capacitors C1, C2, insulating layers L2, L4, L5, which are the lower layers of blocks B1, B2, B3,
An insulating paste and a conductive paste are applied to predetermined locations on the lower surface by, for example, printing or the like to form an insulating bonding material 11 and a conductive bonding material 12.

【0187】続いて、図26に示されるように、所定の
位置にスルーホール状の導電性接合材22が形成されて
いる絶縁性接合材21を、ブロックB1とブロックB2
との間に挿入する。また、図示は省略するが、同様にし
て、ブロックB2とブロックB3との間及びブロックB
3とブロックB4との間にも、このような絶縁性接合材
21をそれぞれ挿入する。そして、ブロックB1、絶縁
性接合材21、ブロックB2、絶縁性接合材21、ブロ
ックB3、絶縁性接合材21、ブロックB4を順に積層
した後、絶縁性接合材11及び導電性接合材12並びに
絶縁性接合材21及び導電性接合材22が溶融するまで
加熱して、各ブロックB1、B2、B3、B4間を絶縁
性接合材11、21及び導電性接合材12、22によっ
て機械的及び電気的に接合する。
Subsequently, as shown in FIG. 26, the insulating bonding material 21 having the through-hole-shaped conductive bonding material 22 formed at a predetermined position is divided into blocks B1 and B2.
Insert between Although illustration is omitted, similarly, between the block B2 and the block B3 and the block B
Such an insulating bonding material 21 is also inserted between the block 3 and the block B4. Then, after the block B1, the insulating bonding material 21, the block B2, the insulating bonding material 21, the block B3, the insulating bonding material 21, and the block B4 are sequentially stacked, the insulating bonding material 11, the conductive bonding material 12, and the insulation are stacked. Is heated until the conductive bonding material 21 and the conductive bonding material 22 are melted, and the blocks B1, B2, B3, and B4 are mechanically and electrically connected between the blocks B1, B2, B3, and B4 by the insulating bonding materials 11, 21 and the conductive bonding materials 12, 22. To join.

【0188】この場合においても、絶縁性接合材11及
び導電性接合材12をブロックB1、B2、B3の下層
をなす絶縁層L2、L4、L5下面に形成する代わり
に、ブロックB2、B3、B4の上層をなす絶縁層L
3、L5、L6上面に形成してもよいし、絶縁層L2、
L4、L5下面と絶縁層L3、L5、L6上面の両方に
形成してもよい。
Also in this case, instead of forming the insulating bonding material 11 and the conductive bonding material 12 on the lower surfaces of the insulating layers L2, L4, L5 which are the lower layers of the blocks B1, B2, B3, the blocks B2, B3, B4 are not used. Insulating layer L on top of
3, L5, L6, or may be formed on the upper surface of the insulating layer L2,
It may be formed on both the lower surfaces of L4 and L5 and the upper surfaces of the insulating layers L3, L5 and L6.

【0189】また、後者の絶縁層L2、L4、L5下面
と絶縁層L3、L5、L6上面の両方に絶縁性接合材1
1及び導電性接合材12を形成する場合には、各ブロッ
クB1、B2、B3、B4間を機械的及び電気的な接合
を確保するための加熱処理を行う際に、絶縁性接合材1
1及び導電性接合材12並びに絶縁性接合材21及び導
電性接合材22が溶融するまで加熱してもよいが、絶縁
性ペーストからなる絶縁性接合材11及び導電性ペース
トからなる導電性接合材1222のみが溶融して、絶縁
性平板からなる絶縁性接合材21が溶融しない条件の加
熱を行ってもよい。
The insulating bonding material 1 is provided on both the lower surfaces of the insulating layers L2, L4, L5 and the upper surfaces of the insulating layers L3, L5, L6.
1 and the conductive bonding material 12, when performing the heat treatment for ensuring the mechanical and electrical bonding between the blocks B1, B2, B3, B4, the insulating bonding material 1
1 and the conductive bonding material 12 and the insulating bonding material 21 and the conductive bonding material 22 may be heated until they are melted, but the insulating bonding material 11 made of an insulating paste and the conductive bonding material made of a conductive paste Heating may be performed under the condition that only 1222 is melted and the insulating bonding material 21 made of an insulating flat plate is not melted.

【0190】(第4の実施形態)図27は本発明の第4
の実施形態に係るセラミックス多層基板を示す概略断面
図である。なお、上記図21に示されるセラミックス多
層基板の構成要素と同一の要素には同一の符号を用い
て、説明を省略する。上記第3の実施形態においては、
4つのブロックB1、B2、B3、B4間を機械的に接
合する絶縁性接合材21として、例えば低融点ガラスを
板状にした絶縁性平板を用いているのに対して、本実施
形態は、同様の絶縁性平板からなる絶縁性接合材を用い
るものの、この絶縁性接合材21に受動素子を収納する
ための凹部を設けている点に特徴がある。
(Fourth Embodiment) FIG. 27 shows a fourth embodiment of the present invention.
It is a schematic sectional drawing which shows the ceramic multilayer substrate which concerns on embodiment. The same components as those of the ceramic multilayer substrate shown in FIG. 21 are denoted by the same reference numerals, and description thereof is omitted. In the third embodiment,
For example, as the insulating bonding material 21 for mechanically bonding the four blocks B1, B2, B3, and B4, an insulating flat plate made of a low-melting glass in a plate shape is used. Although an insulating bonding material made of a similar insulating flat plate is used, the insulating bonding material 21 is characterized in that a recess for accommodating a passive element is provided.

【0191】図27に示されるように、本実施形態に係
るセラミックス多層基板は、4つのブロックB1、B
2、B3、B4に区分されると共に、受動素子としての
抵抗素子R1、R2及びキャパシタC1、C2を内蔵し
ている。また、これら4つのブロックB1、B2、B
3、B4は順に積層されており、各ブロック間に介在す
る絶縁性接合材31及び導電性接合材32によって機械
的及び電気的に接合されている。そして、ブロックB1
とブロックB2との間に介在する絶縁性接合材31及び
ブロックB2とブロックB3との間に介在する絶縁性接
合材31には、それぞれ凹部33a、33bが形成さ
れ、ブロックB1とブロックB2との間に内蔵されてい
る抵抗素子R1、R2及びブロックB2とブロックB3
との間に内蔵されているキャパシタC1、C2をそれぞ
れ収納している。
As shown in FIG. 27, the ceramic multilayer substrate according to the present embodiment comprises four blocks B1, B
2, B3 and B4, and incorporates resistance elements R1 and R2 as passive elements and capacitors C1 and C2. Further, these four blocks B1, B2, B
Reference numerals 3 and B4 are sequentially stacked, and are mechanically and electrically joined by an insulating joint material 31 and a conductive joint material 32 interposed between the blocks. And block B1
Concave portions 33a and 33b are formed in the insulating bonding material 31 interposed between the block B2 and the block B2, and the insulating bonding material 31 interposed between the block B2 and the block B3. The resistive elements R1, R2 and the blocks B2 and B3 built in between
And capacitors C1 and C2 built therein.

【0192】次に、図27に示すセラミックス多層基板
の製造プロセスを、図28〜図30を用いて説明する。
ここで、図28は図27のセラミックス多層基板の製造
プロセスを説明するためのフローチャートであり、図2
9及び図30はそれぞれ図27のセラミックス多層基板
の製造プロセスを説明するための工程断面図である。な
お、上記図23〜図25に示されるセラミックス多層基
板の構成要素と同一の要素には同一の符号を用いて、説
明を省略する。
Next, a manufacturing process of the ceramic multilayer substrate shown in FIG. 27 will be described with reference to FIGS.
Here, FIG. 28 is a flowchart for explaining the manufacturing process of the ceramic multilayer substrate of FIG.
9 and 30 are process cross-sectional views for explaining a manufacturing process of the ceramic multilayer substrate of FIG. 27, respectively. Note that the same components as those of the ceramic multilayer substrate shown in FIGS. 23 to 25 are denoted by the same reference numerals, and description thereof will be omitted.

【0193】上記第1の実施形態の図9〜図11に示さ
れる工程と同様にして、各ブロックB1、B2、…、B
4毎に異なるセラミック材料、即ちAlN、高純度アル
ミナ、ガラスセラミック、ジルコニアからなる9枚のグ
リーンシートG1、G2;G3、G4;G5;G6、G
7、…、G9を形成した後、これら9枚のグリーンシー
トG1、G2、…、G9に明けた複数のスルーホール用
の穴に、例えばCu、Ag、Ag−Pt、Ag−Pd、
W、Mo等の単体又は混合体からなる導体を埋め込み、
スルーホール13を形成する。
Each of the blocks B1, B2,..., B is similar to the steps shown in FIGS. 9 to 11 of the first embodiment.
Nine green sheets G1, G2; G3, G4; G5; G6, G made of ceramic materials different from each other, that is, AlN, high-purity alumina, glass ceramic, and zirconia.
After forming G9,..., G9, for example, Cu, Ag, Ag-Pt, Ag-Pd, and the like are formed in the plurality of through-holes opened in these nine green sheets G1, G2,.
Embedding a conductor made of a simple substance or a mixture of W, Mo, etc.,
A through hole 13 is formed.

【0194】続いて、これらのグリーンシートグリーン
シートG1、G2、…、G8の上面、並びにグリーンシ
ートG9の上面及び下面に、例えばスルーホール13の
形成に使用した導体と同系統の導体印刷により、スルー
ホールの受けランド、配線パターン、部品ランド等の配
線導体層M1、M2、…、M10を形成する。
Subsequently, on the upper surfaces of the green sheets G1, G2,..., G8 and the upper and lower surfaces of the green sheet G9, for example, the same type of conductor printing as the conductor used to form the through holes 13 is used. Forming wiring conductor layers M1, M2,..., M10 such as receiving lands for through holes, wiring patterns, component lands, and the like.

【0195】続いて、各ブロックB1、B2、B4毎に
グリーンシートG1、G2;G3、G4;G6、G7、
…、G9を位置合わせした上で順次積み上げ、各ブロッ
クB1、B2、B4毎に積層プレスを行った後、各ブロ
ックB1、B2、…、B4毎にそれぞれ異なる焼成温度
において焼成を行い、各グリーンシートG1、G2;G
3、G4;G5;G6、G7、…、G9を絶縁層L1、
L2;L3、L4;L5;L6、L7、…、L9とす
る。
Subsequently, green sheets G1, G2; G3, G4; G6, G7, green sheets G1, G2;
, G9 are aligned and stacked one after another, and a laminating press is performed for each of the blocks B1, B2, B4, and then firing is performed at a different firing temperature for each of the blocks B1, B2,. Sheets G1, G2; G
G5, G6, G7,..., G9 are formed as insulating layers L1,
L2; L3, L4; L5; L6, L7,..., L9.

【0196】続いて、図27のセラミックス多層基板に
内蔵される抵抗素子R1、R2及びキャパシタC1、C
2の形成を行う。即ち、ブロックB2の最上層の絶縁層
L3上に、抵抗素子R1、R2を形成すると共に、ブロ
ックB3の絶縁層L5上に、キャパシタC1、C2を形
成する。こうして、図29(a)、(b)、…、(d)
に示されるように、2層の絶縁層L1、L2が積層され
たブロックB1と、2層の絶縁層L3、L4が積層され
ると共にその絶縁層L3上に抵抗素子R1、R2が形成
されたブロックB2と、1層の絶縁層L5からなると共
にその絶縁層L5上にキャパシタC1、C2が形成され
たブロックB3と、4層の絶縁層L6、L7、…、L9
が積層されたブロックB4とをそれぞれ形成する。
Subsequently, the resistance elements R1, R2 and the capacitors C1, C2 built in the ceramic multilayer substrate of FIG.
2 is formed. That is, the resistance elements R1 and R2 are formed on the uppermost insulating layer L3 of the block B2, and the capacitors C1 and C2 are formed on the insulating layer L5 of the block B3. 29 (a), (b),..., (D)
As shown in FIG. 7, a block B1 in which two insulating layers L1 and L2 are stacked, two insulating layers L3 and L4 are stacked, and resistance elements R1 and R2 are formed on the insulating layer L3. A block B3 including a block B2, a single insulating layer L5 and capacitors C1 and C2 formed on the insulating layer L5, and four insulating layers L6, L7,.
Are formed, respectively, and the block B4 in which

【0197】次いで、ブロックB1、B2、…、B4間
の機械的、電気的な接続を行う。即ち、図28及び図3
0に示されるように、上記第3の実施形態の場合と同様
にして、例えば低融点ガラスを板状にした絶縁性平板か
らなる絶縁性接合材31aのそれぞれの所定の位置に、
例えばCu、Ag、Ag−Pt、Ag−Pd、W、Mo
等の単体又は混合体をアルコール等の溶剤を用いて混練
した導電性ペーストからなるスルーホール状の導電性接
合材32aを形成する。また、この絶縁性平板からなる
絶縁性接合材31aに、位置出し用穴23を形成すると
共に、切断用切り込み部24も形成する。そして、絶縁
性接合材31aの下面の所定の位置に、ブロックB2の
絶縁層L3上に形成された抵抗素子R1、R2及びブロ
ックB3の絶縁層L5上に形成されたキャパシタC1、
C2をそれぞれ収納するのに十分な大きさを有する凹部
33a、33bを形成する。
Next, mechanical and electrical connections are made between the blocks B1, B2,..., B4. That is, FIG. 28 and FIG.
As shown in FIG. 0, in the same manner as in the third embodiment, for example, at a predetermined position of an insulating bonding material 31a formed of an insulating flat plate made of a low-melting glass plate,
For example, Cu, Ag, Ag-Pt, Ag-Pd, W, Mo
A through hole-shaped conductive bonding material 32a made of a conductive paste obtained by kneading a simple substance or a mixture thereof using a solvent such as alcohol is formed. In addition, a positioning hole 23 and a cutting notch 24 are also formed in the insulating bonding material 31a made of the insulating flat plate. The resistance elements R1 and R2 formed on the insulating layer L3 of the block B2 and the capacitor C1 formed on the insulating layer L5 of the block B3 are provided at predetermined positions on the lower surface of the insulating bonding material 31a.
Concave portions 33a and 33b each having a size large enough to accommodate C2 are formed.

【0198】更に、図30に示されるように、上記第1
の実施形態の場合と同様にして、ブロックB1の最下層
の絶縁層L2下面に、スルーホール13の端部を露出さ
せる開口部を設けて、絶縁性接合材31aと材料を同じ
くする絶縁性ペーストからなる絶縁性接合材31bを形
成する。続いて、同じく、絶縁層L2下面における絶縁
性接合材31bの開口部に、導電性接合材32aと材料
を同じくする導電性ペーストからなる導電性接合材32
bをスルーホール13の露出した端部に接続させて形成
する。
Further, as shown in FIG.
In the same manner as in the embodiment, an opening for exposing the end of the through hole 13 is provided on the lower surface of the lowermost insulating layer L2 of the block B1, and the insulating paste having the same material as the insulating bonding material 31a is provided. The insulating bonding material 31b made of is formed. Subsequently, the conductive bonding material 32 made of a conductive paste having the same material as the conductive bonding material 32a is formed in the opening of the insulating bonding material 31b on the lower surface of the insulating layer L2.
b is connected to the exposed end of the through hole 13.

【0199】同様にして、ブロックB2の最上層の絶縁
層L3上面に、スルーホール13の端部を露出させる開
口部及び抵抗素子R1、R2を露出させる開口部を設け
て、絶縁性接合材31aと材料を同じくする絶縁性ペー
ストからなる絶縁性接合材31cを形成する。続いて、
同じく、絶縁層L3上面における絶縁性接合材31cの
スルーホール13の端部を露出させる開口部に、導電性
接合材32aと材料を同じくする導電性ペーストからな
る導電性接合材32cをスルーホール13の露出した端
部に接続させて形成する。このため、絶縁層L3上の抵
抗素子R1、R2は露出したままの状態である。
Similarly, an opening for exposing the end of the through-hole 13 and an opening for exposing the resistive elements R1 and R2 are provided on the upper surface of the insulating layer L3 on the uppermost layer of the block B2. Then, an insulating bonding material 31c made of an insulating paste having the same material as above is formed. continue,
Similarly, a conductive bonding material 32c made of a conductive paste having the same material as the conductive bonding material 32a is inserted into the through hole 13 in an opening exposing an end of the through hole 13 of the insulating bonding material 31c on the upper surface of the insulating layer L3. Is formed so as to be connected to the exposed end. For this reason, the resistance elements R1 and R2 on the insulating layer L3 remain exposed.

【0200】また、図示は省略するが、同様にして、ブ
ロックB2の最下層の絶縁層L4の下面、ブロックB3
絶縁層L5の上面及び下面、並びにブロックB4の最上
層の絶縁層L6の上面にも、絶縁性接合材31aと材料
を同じくする絶縁性ペーストからなる絶縁性接合材及び
導電性接合材32aと材料を同じくする導電性ペースト
からなる導電性接合材をそれぞれ形成する。
Although not shown, the lower surface of the lowermost insulating layer L4 of the block B2, the block B3
The upper and lower surfaces of the insulating layer L5 and the upper surface of the uppermost insulating layer L6 of the block B4 are also provided with an insulating bonding material and a conductive bonding material 32a made of an insulating paste having the same material as the insulating bonding material 31a. Are formed respectively with conductive pastes made of the same conductive paste.

【0201】なお、ここで、絶縁性平板からなる絶縁性
接合材31a及び絶縁性ペーストからなる絶縁性接合材
31b、31cの材料として同一材料を用い、導電性ペ
ーストからなる導電性接合材32a、32b、32cの
材料として同一材料を用いるのは、互いに隣接するブロ
ックを機械的、電気的に接合する際の良好な接合特性を
得るためである。
Here, the same material is used for the insulating bonding material 31a made of an insulating flat plate and the insulating bonding materials 31b and 31c made of an insulating paste, and the conductive bonding material 32a made of a conductive paste is used. The reason why the same material is used as the material of 32b and 32c is to obtain good joining characteristics when mechanically and electrically joining blocks adjacent to each other.

【0202】そして、図30に示されるように、スルー
ホール状の導電性接合材32aと共に抵抗素子R1、R
2を収納するのに十分な大きさを有する凹部33aがそ
れぞれ所定の位置に形成されている絶縁性接合材31a
を、ブロックB1とブロックB2との間に挿入する。ま
た、図示は省略するが、同様にして、ブロックB2とブ
ロックB3との間にも、スルーホール状の導電性接合材
32aと共にキャパシタC1、C2を収納するのに十分
な大きさを有する凹部33bがそれぞれ所定の位置に形
成されている絶縁性接合材31aを挿入する。更に、ブ
ロックB3とブロックB4との間にも、スルーホール状
の導電性接合材32aが所定の位置に形成されている絶
縁性接合材31aを挿入するが、この場合には、保護す
べき受動素子がないため、凹部が形成されていない絶縁
性接合材31aを用いる。
Then, as shown in FIG. 30, the resistance elements R1, R2 are formed together with the through-hole-shaped conductive bonding material 32a.
Insulating bonding material 31a in which concave portions 33a each having a size large enough to accommodate the two are formed at predetermined positions.
Is inserted between the block B1 and the block B2. Although not shown, similarly, between the block B2 and the block B3, a recess 33b having a size large enough to accommodate the capacitors C1 and C2 together with the through-hole-shaped conductive bonding material 32a. Insert the insulating bonding material 31a formed at a predetermined position. Further, between the block B3 and the block B4, an insulating bonding material 31a in which a through-hole-shaped conductive bonding material 32a is formed at a predetermined position is inserted. In this case, the passive bonding material to be protected is inserted. Since there is no element, an insulating bonding material 31a having no concave portion is used.

【0203】次いで、上記第3の実施形態の図25に示
される工程と同様にして、各ブロックB1、B2、…、
B4及び絶縁性接合材31aに形成した位置出し用穴2
3等にピン25を貫通させて、各ブロックB1、B2、
…、B4間の位置合わせ及びこれらのブロックB1、B
2、…、B4とその間にそれぞれ挿入した絶縁性接合材
31aとの位置合わせを精度よく行う。その後、所定の
圧力を加えて、ブロックB1、絶縁性接合材31a、ブ
ロックB2、絶縁性接合材31a、ブロックB3、絶縁
性接合材31a、ブロックB4を積層する。そして、こ
のとき、ブロックB2の絶縁層L3上に形成された抵抗
素子R1、R2及びブロックB3の絶縁層L5上に形成
されたキャパシタC1、C2が、隣接する絶縁性接合材
31aに形成されている凹部33a、33b内にそれぞ
れ収納されるようにする。
Next, in the same manner as in the step shown in FIG. 25 of the third embodiment, each block B1, B2,.
B4 and positioning hole 2 formed in insulating bonding material 31a
3 and the like, the pins 25 are passed through, and the blocks B1, B2,
..., alignment between B4 and these blocks B1, B
2,..., B4 and the insulating bonding material 31a inserted therebetween are precisely positioned. Thereafter, a predetermined pressure is applied to stack the block B1, the insulating bonding material 31a, the block B2, the insulating bonding material 31a, the block B3, the insulating bonding material 31a, and the block B4. At this time, the resistance elements R1 and R2 formed on the insulating layer L3 of the block B2 and the capacitors C1 and C2 formed on the insulating layer L5 of the block B3 are formed on the adjacent insulating bonding material 31a. In the recesses 33a and 33b.

【0204】続いて、絶縁性ペーストからなる絶縁性接
合材31b及び導電性ペーストからなる導電性接合材3
2a、32bが溶融する温度まで加熱する。但し、この
温度では、絶縁性平板からなる絶縁性接合材31aは溶
融しないものとする。こうして、各ブロックB1、B
2、B3、B4を各ブロック間に介在させた絶縁性接合
材31a、31b(以下、適宜、両者を合わせて「絶縁
性接合材31」という)及び導電性接合材32a、32
b(以下、適宜、両者を合わせて「導電性接合材32」
という)によって機械的及び電気的に接合する。また、
同時に加圧して、各ブロックB1、B2、…、B4間の
機械的及び電気的な接合を均一かつ強固なものにする。
そして、このとき、絶縁性接合材31aは溶融しないた
め、絶縁性接合材31aに形成されている凹部33a、
33bは変形することなく、抵抗素子R1、R2及びキ
ャパシタC1、C2を収納したままの状態である。この
ようにして、上記図27に示されるセラミックス多層基
板を作製する。
Subsequently, an insulating bonding material 31b made of an insulating paste and a conductive bonding material 3 made of a conductive paste are used.
Heat to a temperature at which 2a and 32b melt. However, at this temperature, the insulating bonding material 31a formed of an insulating flat plate is not melted. Thus, each block B1, B
2, B3, and B4 are interposed between the blocks, and the insulating bonding materials 31a and 31b (hereinafter, both are collectively referred to as "insulating bonding material 31") and the conductive bonding materials 32a and 32
b (hereinafter referred to as "conductive bonding material 32"
Mechanically and electrically). Also,
At the same time, pressure is applied to make the mechanical and electrical connection between the blocks B1, B2,..., B4 uniform and strong.
At this time, since the insulating bonding material 31a does not melt, the concave portion 33a formed in the insulating bonding material 31a,
Reference numeral 33b denotes a state in which the resistance elements R1, R2 and the capacitors C1, C2 are housed without being deformed. Thus, the ceramic multilayer substrate shown in FIG. 27 is manufactured.

【0205】以上のように本実施形態によれば、上記第
1の実施形態の場合と同様に、各ブロックB1、B2、
…、B4毎にセラミックス材料の異なるグリーンシート
G1、G2;G3、G4;G5;G6、G7、…、G9
を焼成して絶縁層L1、L2;L3、L4;L5;L
6、L7、…、L9とした後、ブロックB2、B3のリ
ジッドな絶縁層L3、L5上に抵抗素子R1、R2及び
キャパシタC1、C2を形成することにより、上記第1
の実施形態の場合とほぼ同様の効果を奏することができ
る。
As described above, according to the present embodiment, each block B1, B2,
, Green sheets G1, G2 of different ceramic materials for each B4; G3, G4; G5; G6, G7, ..., G9
Are fired to form insulating layers L1, L2; L3, L4; L5; L
, L9,..., L9, the resistive elements R1, R2 and the capacitors C1, C2 are formed on the rigid insulating layers L3, L5 of the blocks B2, B3.
Almost the same effects as in the embodiment can be obtained.

【0206】また、各ブロックB1、B2、B3、B4
間を機械的及び電気的に接合する絶縁性接合材31及び
導電性接合材32として、所定の位置に導電性ペースト
からなるスルーホール状の導電性接合材32aを形成し
ている絶縁性平板からなる絶縁性接合材31aと、ブロ
ックB1、B2、B3の下層をなす絶縁層L2、L4、
L5下面及びブロックB2、B3、B4の上層をなす絶
縁層L3、L5、L6上面の両方に形成している絶縁性
ペーストからなる絶縁性接合材31b、31c及び導電
性ペーストからなる導電性接合材32b、32cとを併
用することにより、上記第3の実施形態の場合とほぼ同
様に、特に絶縁性接合材31aの厚さを所望の値に設定
して隣接するブロックB1、B2、…、B4間の距離を
容易に調整することが可能になるため、各ブロックB
1、B2、…、B4の接合する面をある程度離して互い
の影響を軽減することができる。
Each block B1, B2, B3, B4
As an insulating bonding material 31 and a conductive bonding material 32 that mechanically and electrically bond between them, an insulating flat plate in which a through-hole-shaped conductive bonding material 32a made of a conductive paste is formed at a predetermined position. Insulating bonding material 31a and insulating layers L2, L4, which form lower layers of blocks B1, B2, B3.
Insulating bonding materials 31b and 31c made of an insulating paste formed on both the lower surface of L5 and the upper surfaces of the insulating layers L3, L5 and L6 forming the upper layers of the blocks B2, B3 and B4, and a conductive bonding material made of a conductive paste In the same manner as in the third embodiment, the thickness of the insulating bonding material 31a is set to a desired value and the adjacent blocks B1, B2,. Since it is possible to easily adjust the distance between each block B
1, B2,..., B4 can be separated from each other by a certain distance to reduce the influence of each other.

【0207】更に、本実施形態によれば、ブロックB1
とブロックB2との間に挿入する絶縁性接合材31aの
所定の位置に、ブロックB2の絶縁層L3上に形成され
た抵抗素子R1、R2を収納するのに十分な大きさを有
する凹部33aを形成し、ブロックB2とブロックB3
との間に挿入する絶縁性接合材31aの所定の位置に、
ブロックB3の絶縁層L5上に形成されたキャパシタC
1、C2を収納するのに十分な大きさを有する凹部33
bを形成すると共に、各ブロックB1、B2、B3、B
4間を機械的及び電気的な接合を確保するための加熱処
理を行う際に、絶縁性ペーストからなる絶縁性接合材3
1b、31c及び導電性ペーストからなる導電性接合材
32a、32b、32cのみが溶融して、絶縁性平板か
らなる絶縁性接合材31aが溶融しない条件の加熱を行
うことにより、各ブロックB1、B2、…、B4間に絶
縁性接合材31aを挿入して積層する際には、抵抗素子
R1、R2及びキャパシタC1、C2が、隣接する絶縁
性接合材31aに形成されている凹部33a、33b内
に収納されると共に、その後の加熱処理によっても絶縁
性接合材31aが溶融されず、従って凹部33a、33
bが変形されずに抵抗素子R1、R2及びキャパシタC
1、C2を収容したままの状態で保持されるため、隣接
するブロックを密着する際の機械的圧力から抵抗素子R
1、R2及びキャパシタC1、C2を完全に保護して、
その信頼性の劣化を防止することができる。
Further, according to the present embodiment, the block B1
A concave portion 33a having a size large enough to accommodate the resistance elements R1 and R2 formed on the insulating layer L3 of the block B2 is provided at a predetermined position of the insulating bonding material 31a inserted between the block B2 and the insulating bonding material 31a. Formed, block B2 and block B3
At a predetermined position of the insulating bonding material 31a inserted between
Capacitor C formed on insulating layer L5 of block B3
1, a recess 33 having a size large enough to accommodate C2
b, and each block B1, B2, B3, B
When performing a heat treatment for securing mechanical and electrical bonding between the insulating bonding materials 4, the insulating bonding material 3 made of an insulating paste is used.
1b, 31c and the conductive bonding material 32a, 32b, 32c made of a conductive paste are melted, and the heating is performed under the condition that the insulating bonding material 31a made of an insulating flat plate is not melted. When the insulating bonding material 31a is inserted and laminated between B4, the resistance elements R1 and R2 and the capacitors C1 and C2 are formed in the concave portions 33a and 33b formed in the adjacent insulating bonding material 31a. And the insulating bonding material 31a is not melted by the subsequent heat treatment, so that the concave portions 33a, 33
b is not deformed and the resistance elements R1, R2 and the capacitor C
1, C2 is held in a housed state, so that the resistance element R
1, R2 and the capacitors C1, C2 are completely protected,
The reliability can be prevented from deteriorating.

【0208】なお、上記第3の実施形態においては、各
ブロックB1、B2、B3、B4間を機械的及び電気的
に接合する絶縁性接合材31及び導電性接合材32とし
て、所定の位置に導電性ペーストからなる導電性接合材
32aを形成している絶縁性平板からなる絶縁性接合材
31aと、ブロックB1、B2、B3下層及びブロック
B2、B3、B4上層の両面に形成している絶縁性ペー
ストからなる絶縁性接合材31b、31c及び導電性ペ
ーストからなる導電性接合材32b、32cとを併用す
ると共に、絶縁性接合材31aに抵抗素子R1、R2等
を収納するのに十分な大きさを有する凹部33a等を形
成しているが、必ずしもこれに限定されるものではな
い。例えば凹部33a等を形成する代わりに、抵抗素子
R1、R2等を収納するのに十分な大きさを有する貫通
穴を形成してもよい。
In the third embodiment, the insulating bonding material 31 and the conductive bonding material 32 for mechanically and electrically bonding the blocks B1, B2, B3, and B4 are provided at predetermined positions. The insulating bonding material 31a made of an insulating flat plate forming the conductive bonding material 32a made of a conductive paste, and the insulating material formed on both surfaces of the lower layers of the blocks B1, B2 and B3 and the upper layers of the blocks B2, B3 and B4. Large enough for accommodating the resistance elements R1, R2, etc. in the insulating bonding material 31a together with the insulating bonding materials 31b, 31c formed of the conductive paste and the conductive bonding materials 32b, 32c formed of the conductive paste. Although the concave portion 33a having the thickness is formed, it is not necessarily limited to this. For example, instead of forming the concave portion 33a and the like, a through hole having a size large enough to accommodate the resistance elements R1 and R2 may be formed.

【0209】また、絶縁性接合材31b、31c及び導
電性接合材32b、32cの形成を省略してもよい。こ
の変形例を、図31を用いて説明する。ここで、図31
は上記第4の実施形態に係るセラミックス多層基板の製
造プロセスの変形例を説明するための工程断面である。
例えば、上記第1の実施形態の図12(a)、(b)、
…、(d)に示されるように、ブロックB2、B3の絶
縁層L3、L5上に、それぞれ抵抗素子R1、R2及び
キャパシタC1、C2を形成した後、図31に示される
ように、所定の位置にスルーホール状の導電性接合材3
2aと抵抗素子R1、R2を収納するのに十分な大きさ
を有する凹部33aが形成されている絶縁性接合材31
aを、ブロックB1とブロックB2との間に挿入する。
また、図示は省略するが、上記第4の実施形態の場合と
同様にして、ブロックB2とブロックB3との間及びブ
ロックB3とブロックB4との間にも、キャパシタC
1、C2を収納するのに十分な大きさを有する凹部33
bが形成されている絶縁性接合材31a及び凹部が形成
されていない絶縁性接合材31aをそれぞれ挿入する。
The formation of the insulating bonding materials 31b and 31c and the conductive bonding materials 32b and 32c may be omitted. This modification will be described with reference to FIG. Here, FIG.
14 is a process cross-sectional view for explaining a modification of the manufacturing process of the ceramic multilayer substrate according to the fourth embodiment.
For example, FIGS. 12A and 12B of the first embodiment,
..., as shown in (d), after forming the resistance elements R1, R2 and the capacitors C1, C2 on the insulating layers L3, L5 of the blocks B2, B3, respectively, and as shown in FIG. Through hole-shaped conductive bonding material 3 at position
Insulating bonding material 31 in which a concave portion 33a having a size large enough to accommodate 2a and resistance elements R1 and R2 is formed.
a is inserted between the block B1 and the block B2.
Although not shown, the capacitor C is also provided between the block B2 and the block B3 and between the block B3 and the block B4 in the same manner as in the fourth embodiment.
1, a recess 33 having a size large enough to accommodate C2
The insulating bonding material 31a in which b is formed and the insulating bonding material 31a in which no recess is formed are inserted respectively.

【0210】そして、ブロックB1、絶縁性接合材31
a、ブロックB2、絶縁性接合材31a、ブロックB
3、絶縁性接合材31a、ブロックB4を順に積層した
後、絶縁性接合材31a及び導電性接合材32aが溶融
するまで加熱して、各ブロックB1、B2、B3、B4
間を絶縁性接合材31a及び導電性接合材32aによっ
て機械的及び電気的に接合する。
Then, the block B1, the insulating bonding material 31
a, block B2, insulating bonding material 31a, block B
3. After sequentially laminating the insulating bonding material 31a and the block B4, heating is performed until the insulating bonding material 31a and the conductive bonding material 32a are melted, and the respective blocks B1, B2, B3, and B4 are heated.
The space is mechanically and electrically joined by the insulating joining material 31a and the conductive joining material 32a.

【0211】この場合においても、絶縁性接合材31a
には抵抗素子R1、R2等を収納するのに十分な大きさ
を有する凹部33a等を形成していることにより、各ブ
ロックB1、B2、…、B4間に絶縁性接合材31aを
挿入して積層する際、抵抗素子R1、R2等が凹部33
a等内に収納されるため、隣接するブロックを密着する
際に抵抗素子R1、R2等に印加される機械的圧力を緩
和することができる。但し、各ブロックB1、B2、B
3、B4間を機械的及び電気的な接合を確保するための
加熱処理を行う際に、絶縁性接合材31aも溶融し、従
って凹部33a等も変形するため、作製後のセラミック
ス多層基板の構造は、上記第4の実施形態の図27に示
されるセラミックス多層基板よりも上記第3の実施形態
の図21に示されるセラミックス多層基板に近いものと
なる。
Also in this case, the insulating bonding material 31a
Are formed with recesses 33a and the like having a size large enough to accommodate the resistance elements R1, R2, etc., so that the insulating bonding material 31a is inserted between the blocks B1, B2,..., B4. When stacking, the resistance elements R1, R2, etc.
a, the mechanical pressure applied to the resistance elements R1, R2, etc. when the adjacent blocks are brought into close contact with each other can be reduced. However, each block B1, B2, B
During the heat treatment for ensuring the mechanical and electrical bonding between the layers 3 and B4, the insulating bonding material 31a is melted, and the concave portions 33a and the like are also deformed. Is closer to the ceramic multilayer substrate shown in FIG. 21 of the third embodiment than to the ceramic multilayer substrate shown in FIG. 27 of the fourth embodiment.

【0212】[0212]

【発明の効果】以上、詳細に説明した通り、本発明に係
る多層基板及びその製造方法によれば、次のような効果
を奏することができる。即ち、請求項1に係る多層基板
によれば、絶縁性接合材及び導電性接合材によって機械
的、電気的に接合されている複数個のブロックの間に受
動素子が形成されていることにより、従来の多層基板の
最上層部又は最下層部のみに受動素子を形成する場合や
ビルドアップ層に受動素子を形成する場合に生じる受動
素子数の制限や回路特性上の制約を解消することができ
る。また、多層基板が積層された複数個のブロックに区
分されていることにより、各ブロック毎にその絶縁層の
材料を選択して、回路特性、放熱特性、誘電率等が最適
になるようにすることが可能となることから、従来のよ
うに多層基板において積層される各々の絶縁層の材質が
同一又は近似する材料に限定されず、その材料について
の幅が広がるため、多層基板の回路特性の向上や小型
化、軽量化等の進展に大きく寄与することができる。
As described above, according to the multilayer substrate and the method of manufacturing the same of the present invention, the following effects can be obtained. That is, according to the multilayer substrate according to the first aspect, the passive element is formed between the plurality of blocks that are mechanically and electrically joined by the insulating joining material and the conductive joining material. It is possible to eliminate the limitation on the number of passive elements and the restriction on circuit characteristics that occur when a passive element is formed only on the uppermost layer or the lowermost layer of a conventional multilayer substrate or when a passive element is formed on a build-up layer. . In addition, since the multilayer substrate is divided into a plurality of stacked blocks, the material of the insulating layer is selected for each block so that the circuit characteristics, heat radiation characteristics, dielectric constant, and the like are optimized. As a result, the material of each of the insulating layers laminated in the multilayer substrate is not limited to the same or similar material as in the related art, and the width of the material is widened. It can greatly contribute to the progress of improvement, miniaturization, weight reduction, and the like.

【0213】また、請求項2に係る多層基板によれば、
上記請求項1に係る多層基板において、絶縁性接合材の
所定の位置に凹部又は貫通穴が設けられ、この凹部又は
貫通穴に受動素子が収容されていることにより、積層さ
れて隣接するブロックからの機械的圧力から受動素子を
完全に保護して、受動素子の信頼性の劣化を防止するこ
とができる。
Further, according to the multi-layer substrate according to claim 2,
In the multilayer board according to the first aspect, a concave portion or a through hole is provided at a predetermined position of the insulating bonding material, and the passive element is housed in the concave portion or the through hole, so that the stacked and adjacent blocks are stacked. Thus, the passive element can be completely protected from the mechanical pressure of the passive element, and the reliability of the passive element can be prevented from deteriorating.

【0214】また、請求項9に係る多層基板の製造方法
によれば、複数枚のグリーンシートを積層して焼成し又
は1枚のグリーンシートを焼成して、複数層又は単一層
の絶縁層からなる複数個のブロックを形成した後、これ
ら複数個のブロックのうちの所定のブロックの表層をな
す絶縁層上に受動素子を形成することにより、この受動
素子を形成する際に、従来のようにグリーンシートの焼
成温度や焼成の際の収縮やそれに伴う収縮誤差を考慮す
る必要がなくなるため、所望の特性を実現するための形
成条件を直接に設定することが可能となり、特性のバラ
ツキの少ない受動素子を多層基板に内蔵して形成するこ
とができる。同時に、受動素子を構成する電極、抵抗体
層、誘電体層等の材料の選択肢の幅が広がることから、
製造コストの低減や受動素子の高性能化に寄与すること
ができる。
According to the method of manufacturing a multilayer substrate according to the ninth aspect, a plurality of green sheets are laminated and fired, or one green sheet is fired to convert a plurality of or single insulating layers. After forming a plurality of blocks, a passive element is formed on an insulating layer which is a surface layer of a predetermined block of the plurality of blocks. Since there is no need to consider the firing temperature of the green sheet, shrinkage during firing, and shrinkage errors associated therewith, it is possible to directly set the forming conditions for realizing the desired characteristics, and it is possible to set the passive conditions with less variation in characteristics. The element can be built in a multilayer substrate. At the same time, the range of choices for materials such as electrodes, resistor layers, and dielectric layers that constitute passive elements is expanded,
This can contribute to reduction in manufacturing cost and improvement in performance of passive elements.

【0215】また、焼成後のリジッドな絶縁層上に受動
素子を形成することになるため、例えばスパッタ装置や
CVD装置等を使用した薄膜形成プロセス等を用いて、
受動素子を構成する電極、抵抗体層、誘電体層等を高精
度に形成することが可能になり、特性を向上させた高性
能な受動素子を形成することができる。特に受動素子が
キャパシタの場合、絶縁層表面の平滑化処理(グレーズ
処理等)を行うことが可能になると共に、誘電体層の高
精度に均一な薄膜化も可能になるため、高精度、高容量
のキャパシタを実現することができる。
Further, since a passive element is formed on the rigid insulating layer after firing, for example, a thin film forming process using a sputtering device, a CVD device or the like is used.
An electrode, a resistor layer, a dielectric layer, and the like constituting the passive element can be formed with high precision, and a high-performance passive element with improved characteristics can be formed. In particular, when the passive element is a capacitor, it is possible to perform a smoothing process (such as a glaze process) on the surface of the insulating layer, and it is also possible to make the dielectric layer thin with high precision and uniformity. Capacitors of a capacity can be realized.

【0216】また、グリーンシートの焼成工程を経て複
数個のブロックを形成した後は、各ブロック毎に同時並
行的に作業を進めることが可能になるため、従来の場合
よりも製造期間を短縮することができる。また、ブロッ
ク毎に受動素子を形成することから、受動素子の形成に
必要な熱処理もブロック毎に必要最低限度の温度及び回
数として、セラミックス基板全体として受ける熱履歴を
従来よりも大幅に減少することが可能となるため、セラ
ミックス基板及びそれに内蔵される受動素子の熱履歴に
よる劣化を低減して、その信頼性等を向上することがで
きる。
Further, after a plurality of blocks are formed through the firing process of the green sheet, it is possible to work on each block simultaneously and in parallel, thereby shortening the manufacturing period as compared with the conventional case. be able to. In addition, since the passive elements are formed for each block, the heat treatment required for the formation of the passive elements is set to the minimum required temperature and number of times for each block, and the heat history received by the entire ceramic substrate is greatly reduced as compared with the conventional case. Therefore, the deterioration of the ceramic substrate and the passive elements incorporated therein due to the thermal history can be reduced, and the reliability and the like can be improved.

【0217】また、複数枚のグリーンシートを異なる材
料を用いて形成して、回路特性、放熱特性、誘電率等が
最適になるように各ブロック毎にその絶縁層の材料を選
択することが可能となることから、従来のように多層基
板において積層される各々の絶縁層の材質が同一又は近
似する材料に限定されず、その材料についての幅が広が
るため、多層基板の回路特性の向上や小型化、軽量化等
の進展に大きく寄与することができる。
Further, by forming a plurality of green sheets using different materials, it is possible to select the material of the insulating layer for each block so as to optimize the circuit characteristics, heat radiation characteristics, dielectric constant, and the like. Therefore, the material of each of the insulating layers laminated in the multilayer substrate is not limited to the same or similar material as in the related art, and the width of the material is widened. It can greatly contribute to the progress of weight reduction and weight reduction.

【0218】また、請求項10に係る多層基板の製造方
法によれば、所定のグリーンシート上に受動素子を形成
した後、この受動素子が形成されているグリーンシート
を最上層として複数枚のグリーンシートを積層して焼成
し又は1枚のグリーンシートを焼成して、複数層又は単
一層の絶縁層からなる複数個のブロックを形成し、その
後に受動素子のトリミングを行う工程を設けていること
により、グリーンシートの焼成の際の収縮等によって受
動素子の特性が変動しても、従来の多層基板の最上層部
に受動素子を形成する場合と同様に、トリミング処理に
より受動素子の特性を所定の目標値の範囲内に入れるこ
とが可能になるため、特性のバラツキの少ない受動素子
を多層基板に内蔵して形成することができる。
According to the method of manufacturing a multilayer substrate according to the tenth aspect, after a passive element is formed on a predetermined green sheet, a plurality of green sheets are formed with the green sheet on which the passive element is formed as the uppermost layer. A step of stacking and firing sheets or firing one green sheet to form a plurality of blocks each including a plurality of layers or a single-layer insulating layer and thereafter performing trimming of passive elements is provided. As a result, even if the characteristics of the passive element fluctuate due to shrinkage or the like during firing of the green sheet, the characteristic of the passive element is determined by trimming as in the case of forming the passive element on the uppermost layer of the conventional multilayer substrate. , It is possible to form a passive element having a small variation in characteristics by being built in the multilayer substrate.

【0219】また、グリーンシートの焼成温度や焼成の
際の収縮やそれに伴う収縮誤差を考慮する必要がなくな
り、受動素子を構成する電極、抵抗体層、誘電体層等の
材料の選択肢の幅が広がることから、製造コストの低減
や受動素子の高性能化に寄与することができると共に、
受動素子を形成したグリーンシートの焼成工程を経て複
数個のブロックを形成した後は、各ブロック毎に同時並
行的に作業を進めることが可能になるため、製造期間を
短縮することができる。更に、複数枚のグリーンシート
を異なる材料を用いて形成して、回路特性、放熱特性、
誘電率等が最適になるように各ブロック毎にその絶縁層
の材料を選択することが可能となることから、従来のよ
うに多層基板において積層される各々の絶縁層の材質が
同一又は近似する材料に限定されず、その材料について
の幅が広がるため、多層基板の回路特性の向上や小型
化、軽量化等の進展に大きく寄与することができる。
Further, it is not necessary to consider the firing temperature of the green sheet, shrinkage during firing and shrinkage error accompanying the firing, and the choice of materials such as electrodes, resistor layers, and dielectric layers constituting passive elements is reduced. As it expands, it can contribute to reducing manufacturing costs and improving the performance of passive elements,
After a plurality of blocks are formed through the firing process of the green sheet on which the passive elements are formed, it is possible to work on each block simultaneously and in parallel, so that the manufacturing period can be shortened. Furthermore, by forming a plurality of green sheets using different materials, circuit characteristics, heat radiation characteristics,
Since it is possible to select the material of the insulating layer for each block so that the dielectric constant and the like are optimized, the material of each insulating layer laminated on the multilayer substrate is the same or similar as in the related art. The material is not limited to the material, and the width of the material is widened, so that it can greatly contribute to the improvement of the circuit characteristics of the multilayer substrate, progress in miniaturization, weight reduction, and the like.

【0220】また、請求項11に係る多層基板の製造方
法によれば、複数枚のグリーンシートを積層して焼成し
又は1枚のグリーンシートを焼成して、複数層又は単一
層の絶縁層からなる複数個の第1のブロックを形成した
後、これら複数個の第1のブロックのうちの所定のブロ
ックの表層をなす第1の絶縁層上に受動素子を形成する
ことにより、上記請求項9に係る多層基板の製造の場合
と同様の効果を奏することができると共に、金属平板の
表面を絶縁処理した絶縁平板又は有機材料若しくは無機
材料からなるリジットな絶縁平板である第2の絶縁層か
らなる第2のブロックを形成することにより、多層基板
の層構成の材料についての幅が広がるために、多層基板
の回路特性の向上や小型化軽量化等の進展に寄与するこ
とができる。
According to the method of manufacturing a multilayer substrate according to the eleventh aspect, a plurality of green sheets are laminated and fired, or one green sheet is fired to convert a plurality of or a single insulating layer. 10. The method according to claim 9, wherein after forming a plurality of first blocks, a passive element is formed on a first insulating layer which is a surface layer of a predetermined block of the plurality of first blocks. And a second insulating layer which is a rigid insulating flat plate made of an organic material or an inorganic material or an insulating flat plate obtained by insulating the surface of a metal flat plate. By forming the second block, the width of the material of the layer structure of the multilayer substrate is widened, which can contribute to the improvement of the circuit characteristics of the multilayer substrate, the reduction in size and weight, and the like.

【0221】また、請求項12に係る多層基板の製造方
法によれば、所定のグリーンシート上に受動素子を形成
した後、この受動素子が形成されている所定のグリーン
シートを最上層として複数枚のグリーンシートを積層し
て焼成し又は1枚のグリーンシートを焼成して、複数層
又は単一層の第1の絶縁層からなる複数個の第1のブロ
ックを形成した後に、受動素子のトリミングを行う工程
を設けていることにより、上記請求項10に係る多層基
板の製造の場合と同様の効果を奏することができると共
に、金属平板の表面を絶縁処理した絶縁平板又は有機材
料若しくは無機材料からなるリジットな絶縁平板である
第2の絶縁層からなる第2のブロックを形成することに
より、多層基板の層構成の材料についての幅が広がるた
め、多層基板の回路特性の向上や小型化、軽量化等の進
展に寄与することができる。
According to the method of manufacturing a multi-layer substrate according to the twelfth aspect, after a passive element is formed on a predetermined green sheet, a plurality of green sheets on which the passive element is formed are used as an uppermost layer. After laminating and firing one green sheet, or firing one green sheet to form a plurality of first blocks each including a plurality of layers or a single-layer first insulating layer, trimming of the passive element is performed. By providing the step of performing, the same effect as in the case of the production of the multilayer substrate according to claim 10 can be obtained, and the surface of the metal flat plate is made of an insulating flat plate or an organic material or an inorganic material. By forming the second block composed of the second insulating layer, which is a rigid insulating flat plate, the width of the material of the layer structure of the multilayer substrate is widened, so that the number of times of the multilayer substrate is reduced. Improvement and miniaturization of properties, can contribute to the development of such weight.

【0222】また、請求項18に係る多層基板の製造方
法によれば、上記請求項9乃至12のいずれかに係る多
層基板の製造方法において、絶縁性接合材及び導電性接
合材としてそれぞれ絶縁性ペースト及び導電性ペースト
を用い、これらの絶縁性ペースト及び導電性ペーストを
互いに隣接するブロックのいずれかのブロックの表面に
選択的に塗布して所定の位置に配置した後、絶縁性ペー
スト及び導電性ペーストを介して互いに隣接するブロッ
クを密着することにより、絶縁性ペースト及び導電性ペ
ーストの選択的な塗布を例えば印刷法を用いて容易にか
つ精度よく行うことが可能になるために、多層基板の製
造コストを安価なものにすることができる。また、互い
に隣接するブロックを密着する際に、所定のブロックの
表層をなす絶縁層上に形成した受動素子をその形状を保
持したまま絶縁性ペースト及び導電性ペーストに吸収し
て、受動素子に印加される機械的圧力を低減することが
可能であるため、受動素子の信頼性の劣化を防止するこ
とができる。
According to a method of manufacturing a multilayer substrate according to claim 18, in the method of manufacturing a multilayer substrate according to any one of claims 9 to 12, the insulating bonding material and the conductive bonding material may be used as insulating bonding materials. After using a paste and a conductive paste, the insulating paste and the conductive paste are selectively applied to the surface of one of the blocks adjacent to each other and arranged at predetermined positions. By adhering mutually adjacent blocks through the paste, it is possible to easily and accurately apply the insulating paste and the conductive paste by using, for example, a printing method. The manufacturing cost can be reduced. Further, when closely adjoining blocks, the passive element formed on the insulating layer forming the surface layer of the predetermined block is absorbed into the insulating paste and the conductive paste while maintaining its shape, and is applied to the passive element. Since it is possible to reduce the applied mechanical pressure, it is possible to prevent the reliability of the passive element from deteriorating.

【0223】また、請求項19に係る多層基板の製造方
法によれば、上記請求項9乃至12のいずれかに係る多
層基板の製造方法において、絶縁性接合材として絶縁性
平板を用いると共に、導電性接合材として絶縁性平板の
所定の位置の貫通穴に充填された導電性ペーストを用
い、この導電性ペーストが所定の位置の貫通穴に充填さ
れている絶縁性平板を介して互いに隣接するブロックを
密着することにより、所望の厚さの絶縁性平板を使用し
て隣接するブロック間の距離を容易に調整することが可
能になるため、各ブロックの接合する面をある程度離し
て互いの影響を軽減することができる。また、絶縁性接
合材として絶縁性ペーストを用いる際に必要とされる塗
布後の乾燥−固化のための熱処理が不要となるか軽減さ
れるため、受動素子の受ける熱履歴を軽減して、その信
頼性等を向上することができる。
According to a method of manufacturing a multilayer substrate according to claim 19, in the method of manufacturing a multilayer substrate according to any one of claims 9 to 12, an insulating flat plate is used as an insulating bonding material, and The conductive paste filled in the through hole at a predetermined position of the insulating flat plate is used as the conductive bonding material, and the conductive paste is filled in blocks adjacent to each other via the insulating flat plate filled in the through hole at the predetermined position. Since the distance between the adjacent blocks can be easily adjusted by using an insulating flat plate having a desired thickness, Can be reduced. In addition, since the heat treatment for drying and solidifying after application, which is required when using the insulating paste as the insulating bonding material, becomes unnecessary or reduced, the heat history received by the passive element is reduced, and Reliability and the like can be improved.

【0224】また、請求項20に係る多層基板の製造方
法によれば、上記請求項9乃至12のいずれかに係る多
層基板の製造方法において、絶縁性接合材及び導電性接
合材としてそれぞれ絶縁性ペースト及び第1の導電性ペ
ーストを用い、絶縁性ペースト及び第1の導電性ペース
トを互いに隣接するブロックの片方又は両方のブロック
の表面に選択的に塗布して所定の位置に配置する一方、
絶縁性接合材として絶縁性平板を用いると共に、導電性
接合材として絶縁性平板の所定の位置の貫通穴に充填さ
れた第2の導電性ペーストを用い、絶縁性ペースト及び
第1の導電性ペースト並びに第2の導電性ペーストが所
定の位置の貫通穴に充填されている絶縁性平板を介して
互いに隣接するブロックを密着することにより、即ち絶
縁性接合材として絶縁性ペーストと絶縁性平板を併用す
ることにより、互いに隣接するブロックを密着する際の
受動素子に印加される機械的圧力を低減して、受動素子
の信頼性の劣化を防止することができると共に、接合す
るブロック間の距離を調整して互いの影響を軽減するこ
とができる。
According to the method for manufacturing a multilayer substrate according to claim 20, in the method for manufacturing a multilayer substrate according to any one of claims 9 to 12, the insulating bonding material and the conductive bonding material are each used as an insulating bonding material. While using the paste and the first conductive paste, the insulating paste and the first conductive paste are selectively applied to one or both surfaces of the blocks adjacent to each other and arranged at predetermined positions,
An insulating flat plate is used as the insulating bonding material, and a second conductive paste filled in a through hole at a predetermined position of the insulating flat plate is used as the conductive bonding material, and the insulating paste and the first conductive paste are used. In addition, the blocks adjacent to each other are brought into close contact with each other via the insulating flat plate filled with the second conductive paste in the through hole at a predetermined position, that is, the insulating paste and the insulating flat plate are used together as an insulating bonding material. By doing so, it is possible to reduce the mechanical pressure applied to the passive elements when closely adjoining the blocks, to prevent the deterioration of the reliability of the passive elements, and to adjust the distance between the blocks to be joined. The influence of each other can be reduced.

【0225】また、請求項21に係る多層基板の製造方
法によれば、上記請求項19又は20に係る多層基板の
製造方法において、絶縁性平板の所定の位置に凹部又は
貫通穴を形成し、この絶縁性平板を介して互いに隣接す
るブロックを密着する際に、ブロックの表層をなす絶縁
層上に形成された受動素子を凹部又は前記貫通穴に収容
することにより、隣接するブロックを密着する際の機械
的圧力から受動素子をほぼ完全に保護して、受動素子の
信頼性の劣化を防止することができる。
According to the method of manufacturing a multilayer substrate according to claim 21, in the method of manufacturing a multilayer substrate according to claim 19 or 20, a concave portion or a through hole is formed at a predetermined position on the insulating flat plate. When closely adjoining blocks through this insulating flat plate, when the passive elements formed on the insulating layer forming the surface layer of the block are accommodated in the recesses or the through holes, the adjacent blocks are closely adhered. Thus, the passive element can be almost completely protected from the mechanical pressure, and the reliability of the passive element can be prevented from deteriorating.

【0226】また、請求項26に係る多層基板の製造方
法によれば、上記請求項18に係る多層基板の製造方法
において、絶縁性ペースト及び導電性ペーストを介して
互いに隣接するブロックを密着した後、所定の温度にま
で加熱し加圧する際に、この所定の温度において、絶縁
性ペースト及び導電性ペーストを溶融させると共に、導
電性ペーストを導電化させることにより、互いに隣接す
るブロック間の機械的な接合及び電気的な接合を良好に
確保することができる。
According to the method for manufacturing a multilayer substrate according to claim 26, in the method for manufacturing a multilayer substrate according to claim 18, after the adjacent blocks are brought into close contact with each other via the insulating paste and the conductive paste. When heating and pressurizing to a predetermined temperature, at this predetermined temperature, the insulating paste and the conductive paste are melted, and the conductive paste is made conductive, so that the mechanical strength between the blocks adjacent to each other is increased. Good joining and electrical joining can be ensured.

【0227】また、請求項27に係る多層基板の製造方
法によれば、上記請求項19に係る多層基板の製造方法
において、導電性ペーストが所定の位置の貫通穴に充填
されている絶縁性平板を介して互いに隣接するブロック
を密着した後、所定の温度にまで加熱し加圧する際、こ
の所定の温度において、絶縁性平板及び導電性ペースト
を溶融させると共に導電性ペーストを導電化させること
により、互いに隣接するブロック間の機械的な接合及び
電気的な接合を良好に確保することができる。そして、
このとき、絶縁性平板の所定の位置に凹部又は貫通穴が
形成され、この絶縁性平板を介して互いに隣接するブロ
ックを密着する際に凹部又は貫通穴に受動素子が収容さ
れる場合には、この凹部又は貫通穴により受動素子に印
加される機械的圧力を緩和して、受動素子の信頼性の劣
化を防止することができる。
According to a method of manufacturing a multilayer substrate according to claim 27, in the method of manufacturing a multilayer substrate according to claim 19, the conductive flat plate is filled with a conductive paste in a through hole at a predetermined position. After the blocks adjacent to each other are brought into close contact with each other through heating and pressing to a predetermined temperature, at this predetermined temperature, by melting the insulating flat plate and the conductive paste and making the conductive paste conductive, Good mechanical and electrical bonding between adjacent blocks can be ensured. And
At this time, a concave portion or a through hole is formed at a predetermined position of the insulating flat plate, and when a passive element is accommodated in the concave portion or the through hole when closely adjoining blocks via the insulating flat plate, The mechanical pressure applied to the passive element is alleviated by the concave portion or the through hole, so that the reliability of the passive element can be prevented from deteriorating.

【0228】また、請求項28に係る多層基板の製造方
法によれば、上記請求項20に係る多層基板の製造方法
において、絶縁性ペースト及び第1の導電性ペースト並
びに第2の導電性ペーストが所定の位置の貫通穴に充填
されている絶縁性平板を介して互いに隣接するブロック
を密着した後、所定の温度にまで加熱し加圧する際に、
この所定の温度において、絶縁性平板、絶縁性ペース
ト、第1の導電性ペースト、及び第2の導電性ペースト
を溶融させると共に、第1の導電性ペースト及び前記第
2の導電性ペーストを導電化させることにより、互いに
隣接するブロック間の機械的な接合及び電気的な接合を
良好に確保することができる。そして、このとき、絶縁
性平板の所定の位置に凹部又は貫通穴が形成され、この
絶縁性平板を介して互いに隣接するブロックを密着する
際に凹部又は貫通穴に受動素子が収容される場合には、
この凹部又は貫通穴により受動素子に印加される機械的
圧力を緩和して、受動素子の信頼性の劣化を防止するこ
とができる。
According to the method for manufacturing a multilayer substrate according to claim 28, in the method for manufacturing a multilayer substrate according to claim 20, the insulating paste, the first conductive paste, and the second conductive paste are different from each other. After closely adjoining blocks adjacent to each other via an insulating flat plate filled in a through hole at a predetermined position, when heating and pressing to a predetermined temperature,
At this predetermined temperature, the insulating flat plate, the insulating paste, the first conductive paste, and the second conductive paste are melted, and the first conductive paste and the second conductive paste are made conductive. By doing so, it is possible to ensure good mechanical and electrical bonding between adjacent blocks. Then, at this time, a concave portion or a through-hole is formed at a predetermined position of the insulating flat plate, and when a passive element is housed in the concave portion or the through-hole when closely adjoining blocks via the insulating flat plate. Is
The mechanical pressure applied to the passive element is alleviated by the concave portion or the through hole, so that the reliability of the passive element can be prevented from deteriorating.

【0229】また、請求項29に係る多層基板の製造方
法によれば、上記請求項20に係る多層基板の製造方法
において、互いに隣接するブロックの両方のブロックの
表面に選択的に塗布して所定の位置に配置した絶縁性ペ
ースト及び第1の導電性ペースト並びに第2の導電性ペ
ーストが所定の位置の貫通穴に充填されている絶縁性平
板を介して互いに隣接するブロックを密着した後、所定
の温度にまで加熱し加圧する際に、この所定の温度を絶
縁性平板の溶融温度より低く設定する一方、この所定の
温度において、絶縁性ペースト、第1の導電性ペース
ト、及び第2の導電性ペーストを溶融させると共に、第
1の導電性ペースト及び第2の導電性ペーストを導電化
させることにより、互いに隣接するブロック間の機械的
な接合及び電気的な接合を良好に確保することができ
る。そして、このとき、絶縁性平板の所定の位置に凹部
又は貫通穴が形成され、絶縁性平板を介して互いに隣接
するブロックを密着する際に、この凹部又は貫通穴に受
動素子が収容される場合には、絶縁性平板が溶融されな
いことから、その凹部又は貫通穴は形成することなく、
受動素子を収容したままの状態で保持されるため、隣接
するブロックを密着する際の機械的圧力から受動素子を
完全に保護して、受動素子の信頼性の劣化を防止するこ
とができる。
According to the method of manufacturing a multi-layer substrate according to claim 29, in the method of manufacturing a multi-layer substrate according to claim 20, the coating is selectively applied to the surfaces of both blocks of adjacent blocks. After the insulating paste, the first conductive paste, and the second conductive paste placed at the positions are closely attached to the adjacent blocks via the insulating plate filled in the through holes at the predetermined positions, When heating and pressurizing to a temperature equal to or lower than the predetermined temperature, the predetermined temperature is set lower than the melting temperature of the insulating flat plate, and at this predetermined temperature, the insulating paste, the first conductive paste, and the second conductive paste are used. By melting the conductive paste and making the first conductive paste and the second conductive paste conductive, mechanical bonding and electrical connection between adjacent blocks can be achieved. The case can be satisfactorily ensured. Then, at this time, a concave portion or a through hole is formed at a predetermined position of the insulating flat plate, and when the blocks adjacent to each other are closely attached via the insulating flat plate, a passive element is accommodated in the concave portion or the through hole. Since the insulating flat plate is not melted, the recess or through hole is not formed,
Since the passive element is held in the housed state, the passive element can be completely protected from mechanical pressure when the adjacent blocks are brought into close contact with each other, and deterioration of the reliability of the passive element can be prevented.

【0230】また、請求項30に係る多層基板の製造方
法によれば、上記請求項18に係る多層基板の製造方法
において、絶縁性ペースト及び導電性ペーストを互いに
隣接するブロックの片方又は両方のブロックの表面に選
択的に塗布して所定の位置に配置する際に、導電性ペー
ストの膜厚を絶縁性ペーストの膜厚よりも厚く形成する
ことにより、互いに隣接するブロックの電気的な接合を
より良好に確保することができる。
According to a method of manufacturing a multilayer substrate according to claim 30, in the method of manufacturing a multilayer substrate according to claim 18, the insulating paste and the conductive paste are formed in one or both of adjacent blocks. When the conductive paste is selectively applied to the surface of the conductive paste and arranged at a predetermined position, the conductive paste is formed to be thicker than the insulating paste, so that the electric connection between the adjacent blocks can be improved. It can be secured well.

【0231】また、請求項31に係る多層基板の製造方
法によれば、上記請求項19に係る多層基板の製造方法
において、導電性接合材として絶縁性平板の所定の位置
の貫通穴に充填された導電性ペーストを用いる際に、導
電性ペーストの厚さを前記絶縁性平板の厚さよりも厚く
形成することにより、互いに隣接するブロックの電気的
な接合をより良好に確保することができる。
According to the method of manufacturing a multi-layer board according to the thirty-first aspect, in the method of manufacturing a multi-layer board according to the nineteenth aspect, the conductive bonding material is filled in the through hole at a predetermined position of the insulating flat plate. When the conductive paste is used, by forming the thickness of the conductive paste to be larger than the thickness of the insulating flat plate, it is possible to better secure the electrical connection between adjacent blocks.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の第1の実施形態に係るセラミック多層
基板を示す概略断面図である。
FIG. 1 is a schematic sectional view showing a ceramic multilayer substrate according to a first embodiment of the present invention.

【図2】図1のセラミック多層基板を構成する各ブロッ
クを示す断面図(その1)である。
FIG. 2 is a cross-sectional view (part 1) showing each block constituting the ceramic multilayer substrate of FIG. 1;

【図3】図1に示すセラミック多層基板を構成する各ブ
ロックを示す断面図(その2)である。
FIG. 3 is a sectional view (part 2) showing each block constituting the ceramic multilayer substrate shown in FIG. 1;

【図4】図1のセラミック多層基板を構成する各ブロッ
クを示す断面図(その3)である。
FIG. 4 is a sectional view (part 3) showing each block constituting the ceramic multilayer substrate of FIG. 1;

【図5】図1のセラミック多層基板を構成する各ブロッ
クを示す断面図(その4)である。
FIG. 5 is a sectional view (part 4) showing each block constituting the ceramic multilayer substrate of FIG. 1;

【図6】(a)、(b)はそれぞれ図1のセラミック多
層基板に内蔵した抵抗素子を示す断面図及び平面図であ
る。
FIGS. 6A and 6B are a cross-sectional view and a plan view, respectively, showing a resistive element incorporated in the ceramic multilayer substrate of FIG.

【図7】図1のセラミック多層基板に内蔵したキャパシ
タを示す断面図である。
FIG. 7 is a sectional view showing a capacitor built in the ceramic multilayer substrate of FIG. 1;

【図8】図1のセラミック多層基板の製造プロセスを説
明するためのフローチャートである。
FIG. 8 is a flowchart for explaining a manufacturing process of the ceramic multilayer substrate of FIG. 1;

【図9】(a)、(b)、…、(d)はそれぞれ図1の
セラミック多層基板の製造プロセスを説明するための工
程断面図(その1)である。
9 (a), (b),..., (D) are process cross-sectional views (part 1) for explaining the manufacturing process of the ceramic multilayer substrate of FIG.

【図10】(a)、(b)、…、(d)はそれぞれ図1
のセラミック多層基板の製造プロセスを説明するための
工程断面図(その2)である。
10 (a), (b),..., (D) each show FIG.
FIG. 10 is a process cross-sectional view (part 2) for describing the manufacturing process of the ceramic multilayer substrate of FIG.

【図11】(a)、(b)、…、(d)はそれぞれ図1
のセラミック多層基板の製造プロセスを説明するための
工程断面図(その3)である。
11 (a), (b),..., (D) each show FIG.
It is process sectional drawing (the 3) for demonstrating the manufacturing process of the ceramic multilayer substrate of FIG.

【図12】(a)、(b)、…、(d)はそれぞれ図1
のセラミック多層基板の製造プロセスを説明するための
工程断面図(その4)である。
12 (a), (b),..., (D) each show FIG.
It is process sectional drawing (the 4) for demonstrating the manufacturing process of the ceramic multilayer substrate of FIG.

【図13】(a)、(b)はそれぞれ図12(a)、
(b)の拡大断面図であり、(c)は図12(a)のA
部の拡大断面図である。
13 (a) and (b) are FIGS. 12 (a) and 12 (b), respectively.
FIG. 12B is an enlarged cross-sectional view of FIG. 12C, and FIG.
It is an expanded sectional view of a part.

【図14】(a)、(b)は図12(b)、(c)の一
部拡大断面図である。
FIGS. 14A and 14B are partially enlarged cross-sectional views of FIGS. 12B and 12C.

【図15】本発明の第2の実施形態に係るセラミック多
層基板を示す概略断面図である。
FIG. 15 is a schematic sectional view showing a ceramic multilayer substrate according to a second embodiment of the present invention.

【図16】(a)、(b)はそれぞれ図14のセラミッ
ク多層基板に内蔵した抵抗素子を示す断面図及び平面図
である。
16 (a) and (b) are a cross-sectional view and a plan view, respectively, showing a resistive element built in the ceramic multilayer substrate of FIG.

【図17】図15のセラミック多層基板の製造プロセス
を説明するためのフローチャートである。
FIG. 17 is a flowchart for explaining a manufacturing process of the ceramic multilayer substrate of FIG. 15;

【図18】(a)、(b)、…、(d)はそれぞれ図1
5のセラミック多層基板の製造プロセスを説明するため
の工程断面図(その1)である。
18 (a), (b),..., (D) each show FIG.
FIG. 14 is a process cross-sectional view (part 1) for describing the manufacturing process of the ceramic multilayer substrate of No. 5;

【図19】(a)、(b)、…、(d)はそれぞれ図1
5のセラミック多層基板の製造プロセスを説明するため
の工程断面図(その2)である。
19 (a), (b),..., (D) each show FIG.
FIG. 14 is a process cross-sectional view (part 2) for describing the manufacturing process of the ceramic multilayer substrate of No. 5;

【図20】(a)、(b)、…、(d)はそれぞれ図1
5のセラミック多層基板の製造プロセスを説明するため
の工程断面図(その3)である。
20 (a), (b),..., (D) each show FIG.
It is process sectional drawing (the 3) for demonstrating the manufacturing process of the ceramic multilayer substrate of No. 5.

【図21】本発明の第3の実施形態に係るセラミック多
層基板を示す概略断面図である。
FIG. 21 is a schematic sectional view showing a ceramic multilayer substrate according to a third embodiment of the present invention.

【図22】図21のセラミック多層基板の製造プロセス
を説明するためのフローチャートである。
FIG. 22 is a flowchart for explaining a manufacturing process of the ceramic multilayer substrate of FIG. 21;

【図23】(a)、(b)、…、(d)はそれぞれ図2
1のセラミック多層基板の製造プロセスを説明するため
の工程断面図(その1)である。
23 (a), (b),..., (D) each show FIG.
FIG. 4 is a process cross-sectional view (No. 1) for describing the manufacturing process of the first ceramic multilayer substrate.

【図24】図21のセラミック多層基板の製造プロセス
を説明するための工程断面図(その2)である。
FIG. 24 is a process sectional view (part 2) for describing the manufacturing process of the ceramic multilayer substrate in FIG. 21;

【図25】図21のセラミック多層基板の製造プロセス
を説明するための工程斜視図(その3)である。
FIG. 25 is a process perspective view (part 3) for describing the manufacturing process of the ceramic multilayer substrate in FIG. 21.

【図26】本発明の第3の実施形態に係るセラミック多
層基板の製造プロセスの変形例を説明するための工程断
面図である。
FIG. 26 is a process cross-sectional view for describing a modified example of the manufacturing process of the ceramic multilayer substrate according to the third embodiment of the present invention.

【図27】本発明の第4の実施形態に係るセラミック多
層基板を示す概略断面図である。
FIG. 27 is a schematic sectional view showing a ceramic multilayer substrate according to a fourth embodiment of the present invention.

【図28】図27のセラミック多層基板の製造プロセス
を説明するためのフローチャートである。
FIG. 28 is a flowchart for explaining a manufacturing process of the ceramic multilayer substrate of FIG. 27;

【図29】(a)、(b)、…、(d)はそれぞれ図2
7のセラミック多層基板の製造プロセスを説明するため
の工程断面図(その1)である。
29 (a), (b),..., (D) each show FIG.
FIG. 14 is a process sectional view (part 1) for describing the manufacturing process of the ceramic multilayer substrate of No. 7;

【図30】図27のセラミック多層基板の製造プロセス
を説明するための工程斜視図(その2)である。
FIG. 30 is a process perspective view (part 2) for describing the manufacturing process of the ceramic multilayer substrate in FIG. 27;

【図31】本発明の第4の実施形態に係るセラミック多
層基板の製造プロセスの変形例を説明するための工程断
面図である。
FIG. 31 is a process cross-sectional view for describing a modification of the manufacturing process of the ceramic multilayer substrate according to the fourth embodiment of the present invention.

【図32】従来の受動素子を内蔵化したセラミックス多
層基板を示す断面図である。
FIG. 32 is a cross-sectional view showing a conventional ceramic multilayer substrate having a built-in passive element.

【図33】図32のセラミックス多層基板の製造プロセ
スを説明するためのフローチャートである。
FIG. 33 is a flowchart illustrating a manufacturing process of the ceramic multilayer substrate in FIG. 32.

【図34】図33のフローチャートによるセラミックス
多層基板の製造プロセスを説明するための工程斜視図で
ある。
FIG. 34 is a process perspective view for describing the manufacturing process of the ceramic multilayer substrate according to the flowchart of FIG. 33.

【図35】従来の抵抗素子が最上層部に形成されたセラ
ミックス多層基板を示す概略断面図である。
FIG. 35 is a schematic sectional view showing a ceramic multilayer substrate in which a conventional resistive element is formed on the uppermost layer.

【図36】(a)、(b)はそれぞれ図35の抵抗素子
を示す断面図及び平面図である。
36 (a) and (b) are a cross-sectional view and a plan view showing the resistance element of FIG. 35, respectively.

【図37】従来のビルドアップ層を設けたセラミックス
多層基板を示す概略断面図である。
FIG. 37 is a schematic sectional view showing a ceramic multilayer substrate provided with a conventional build-up layer.

【図38】従来の比較的小容量のキャパシタを内蔵化し
たセラミックス多層基板を示す概略断面図である。
FIG. 38 is a schematic cross-sectional view showing a conventional ceramic multilayer substrate having a built-in capacitor having a relatively small capacity.

【符号の説明】[Explanation of symbols]

B1、B2、…、B4、B11、B12、…、B14:
ブロック、R1、R2、R11、R12、R21、R2
2、R31、R32:抵抗素子、C1、C2、C11、
C12、C21、C22、C31、C32:キャパシ
タ、L1、L2:AlNからなる絶縁層、L3、L4:
高純度アルミナからなる絶縁層、L5:ガラスセラミッ
クからなる絶縁層、L6、L7、…、L9:ジルコニア
からなる絶縁層、L21、L22、…、L29、L3
1、L32、…、L34:絶縁層、L40:キャパシタ
用誘電体層、M1、M2、…、M10、M21、M2
2、…、M30、M31、M32、…、M34:配線導
体層、M35a、M35b、M36a、M36b:キャ
パシタ用電極、G1、G2:AlNからなるグリーンシ
ート、G3、G4:高純度アルミナからなるグリーンシ
ート、G5:ガラスセラミックからなるグリーンシー
ト、G6、G7、…、G9:ジルコニアからなるグリー
ンシート、G21、G22、…、G29:グリーンシー
ト、11:絶縁性接合材、12、12a、12b:導電
性接合材、13、13a、13b、13c:スルーホー
ル、14a、14b:電極、15:抵抗体層、16:下
部電極、17:バリアメタル層、18:誘電体層、1
9:バリアメタル層及び上部電極、20:トリミング処
理による溝状の切り込み、21:絶縁性接合材、22:
導電性接合材、23:位置出し用穴、24:切断用切り
込み部、25:ピン、31:絶縁性接合材、31a:絶
縁性平板からなる絶縁性接合材、31b:絶縁性ペース
トからなる絶縁性接合材、32:導電性接合材、32
a:導電性ペーストからなるスルーホール状の導電性接
合材、32b:絶縁性ペーストからなる導電性接合材、
33:凹部、41:セラミックス多層基板、42a、4
2b:電極、43:抵抗体層、44:保護ガラス層、4
5:溝状の切り込み、51:セラミックス多層基板、5
2:ビルドアップ層、53:スルーホール、54:配線
導体層。
B1, B2, ..., B4, B11, B12, ..., B14:
Block, R1, R2, R11, R12, R21, R2
2, R31, R32: resistance element, C1, C2, C11,
C12, C21, C22, C31, C32: capacitor, L1, L2: insulating layer made of AlN, L3, L4:
L5: insulating layer made of glass ceramic, L6, L7, ..., L9: insulating layer made of zirconia, L21, L22, ..., L29, L3
L34: insulating layer, L40: dielectric layer for capacitor, M1, M2, ..., M10, M21, M2
2,..., M30, M31, M32,..., M34: wiring conductor layer, M35a, M35b, M36a, M36b: capacitor electrode, G1, G2: green sheet made of AlN, G3, G4: green made of high-purity alumina , G5: Green sheets made of glass ceramic, G6, G7,..., G9: Green sheets made of zirconia, G21, G22,..., G29: Green sheets, 11: Insulating bonding material, 12, 12a, 12b: Conductive 13, 13a, 13b, 13c: through hole, 14a, 14b: electrode, 15: resistor layer, 16: lower electrode, 17: barrier metal layer, 18: dielectric layer, 1
9: barrier metal layer and upper electrode, 20: groove-shaped cut by trimming, 21: insulating bonding material, 22:
Conductive bonding material, 23: positioning hole, 24: cutting notch, 25: pin, 31: insulating bonding material, 31a: insulating bonding material made of an insulating flat plate, 31b: insulation made of an insulating paste Conductive bonding material, 32: conductive bonding material, 32
a: a conductive bonding material in the form of a through hole made of a conductive paste; 32b: a conductive bonding material made of an insulating paste;
33: recess, 41: ceramic multilayer substrate, 42a, 4
2b: electrode, 43: resistor layer, 44: protective glass layer, 4
5: groove-shaped cut, 51: ceramic multilayer substrate, 5
2: build-up layer, 53: through hole, 54: wiring conductor layer.

─────────────────────────────────────────────────────
────────────────────────────────────────────────── ───

【手続補正書】[Procedure amendment]

【提出日】平成11年6月3日(1999.6.3)[Submission date] June 3, 1999 (1999.6.3)

【手続補正1】[Procedure amendment 1]

【補正対象書類名】明細書[Document name to be amended] Statement

【補正対象項目名】0045[Correction target item name] 0045

【補正方法】変更[Correction method] Change

【補正内容】[Correction contents]

【0045】手順−4 スルーホール13を形成した4枚のグリーンシートの上
面、場合によっては上面及び下面に、導体印刷を行い、
スルーホール13の受けランド、配線パターン、部品ラ
ンド等の配線導体層M31、M32、…、M34、及び
キャパシタ用電極M35a、M35b、36a、M36
b等を形成する。このときの配線導体層M31等及びキ
ャパシタ用電極M35a等の材料としては、スルーホー
ル13の形成に使用した導体と同系統のものを用いる。
Procedure-4 Conductor printing is performed on the upper surface of the four green sheets on which the through holes 13 are formed, and in some cases on the upper surface and the lower surface.
.., M34 , such as receiving lands, wiring patterns, and component lands of the through holes 13, and capacitor electrodes M35a, M35b, 36a, and M36.
b and the like are formed. At this time, as the material of the wiring conductor layer M31 and the like and the capacitor electrode M35a and the like, the same system as the conductor used to form the through hole 13 is used.

【手続補正2】[Procedure amendment 2]

【補正対象書類名】明細書[Document name to be amended] Statement

【補正対象項目名】0046[Correction target item name] 0046

【補正方法】変更[Correction method] Change

【補正内容】[Correction contents]

【0046】手順−5 上面に配線導体層M31を形成したグリーンシート、上
面及び下面に配線導体層M32及びキャパシタ用電極M
35a、35bを形成したグリーンシート、厚さ10μ
m〜100μm程度のグリーンシート、上面及び下面に
キャパシタ用電極M36a、36b及び配線導体層M3
3を形成したグリーンシート、並びに下面に配線導体層
M34を形成したグリーンシートの位置合わせを行い、
厚さ10μm〜100μm程度のグリーンシートを間に
してキャパシタ用電極M35aとキャパシタ用電極M3
6aとが対向し、キャパシタ用電極M35bとキャパシ
タ用電極M36bとが対向するようにした後、順次積み
上げる。そして、積層プレスを行い、各グリーンシート
間にエアー等が残存しないようにする。
Procedure-5: A green sheet having a wiring conductor layer M31 formed on the upper surface, and a wiring conductor layer M32 and a capacitor electrode M formed on the upper and lower surfaces.
Green sheet formed with 35a and 35b, thickness 10μ
a green sheet having a thickness of about m to 100 μm, electrodes M36a and 36b for capacitors and a wiring conductor layer M3 on the upper and lower surfaces.
3 and the green sheet on which the wiring conductor layer M34 is formed on the lower surface are aligned.
A capacitor electrode M35a and a capacitor electrode M3 are sandwiched between green sheets having a thickness of about 10 μm to 100 μm.
6a and the capacitor electrode M35b and the capacitor electrode M36b are sequentially stacked. Then, a lamination press is performed so that air or the like does not remain between the green sheets.

【手続補正3】[Procedure amendment 3]

【補正対象書類名】明細書[Document name to be amended] Statement

【補正対象項目名】0053[Correction target item name] 0053

【補正方法】変更[Correction method] Change

【補正内容】[Correction contents]

【0053】以上のように、受動素子としての抵抗素子
及びキャパシタを内蔵化したセラミックス多層基板は、
抵抗素子及びキャパシタの最適な製造条件を見出すため
の時間と形成された抵抗素子及びキャパシタの精度から
して、現状のチップ型部品に置き換えて採用することが
できるレベルに到達していない。また、上記図38に示
されるキャパシタC31、C32を内蔵化した従来のセ
ラミックス多層基板においては、キャパシタ用誘電体層
L40を間に挟んで対向する2組のキャパシタ用電極、
即ちキャパシタ用電極M35a、M36aとキャパシタ
用電極M35b、M36bによってキャパシタC31、
C32が形成されている。いま、このキャパシタ用誘電
体層L40の厚さを50μm、比誘電率を5.7とする
と、キャパシタC31、C32の容量値としては1pF
/mm2 以下の値しか得られない。
As described above, a ceramic multilayer substrate having a built-in resistive element and capacitor as passive elements,
Due to the time required to find the optimum manufacturing conditions for the resistive element and the capacitor and the precision of the formed resistive element and capacitor, the level has not yet reached a level that can be used in place of the current chip-type components. Further, in the conventional ceramic multilayer substrate incorporating the capacitors C31 and C32 shown in FIG. 38, two sets of capacitor electrodes facing each other with the capacitor dielectric layer L40 interposed therebetween,
That is, the capacitors C31, M36a and the electrodes M35b, M36b for the capacitor C31,
C32 is formed. Now, assuming that the thickness of the capacitor dielectric layer L40 is 50 μm and the relative dielectric constant is 5.7, the capacitance values of the capacitors C31 and C32 are 1 pF
/ Mm 2 or less.

【手続補正4】[Procedure amendment 4]

【補正対象書類名】明細書[Document name to be amended] Statement

【補正対象項目名】0081[Correction target item name] 0081

【補正方法】変更[Correction method] Change

【補正内容】[Correction contents]

【0081】また、上記請求項9〜12に係る多層基板
の製造方法において、複数枚のグリーンシートの材料と
しては、アルミナ、ガラスセラミック、窒化アルミニウ
ム、窒化珪素、若しくはジルコニウム、又はこれらの混
合体を用いることが好適である。そして、これらの材料
のうち、複数枚のグリーンシートを同一の材料を用いて
形成してもよい。この場合、材料の調達や製造プロセス
の簡略化等の点において有利である。また、複数枚のグ
リーンシートを異なる材料を用いて形成し、複数個のブ
ロックのうちの所定のブロックの絶縁層が他のブロック
の絶縁層と異なる材料からなるようにしてもよし、複数
個の第1のブロックのうちの所定のブロックの第1の絶
縁層が他のブロックの第1の絶縁層と異なる材料からな
るようにしてもよい。この場合、各ブロック毎に、その
形成する回路特性、放熱特性、誘電率、焼成温度等の選
択が可能となり、従来の多層基板において積層される各
々の絶縁層の材質が同一又は近似した材料でなければな
らなかったことと比較すると、その材料について幅が広
がるため、多層基板の回路特性の向上や小型化、軽量化
等の進展に大きく寄与する。
In the method for manufacturing a multilayer substrate according to the ninth to twelfth aspects, the material of the plurality of green sheets may be alumina, glass ceramic, aluminum nitride, silicon nitride, zirconium, or a mixture thereof. It is preferred to use. And among these materials, a plurality of green sheets may be formed using the same material. This is advantageous in terms of material procurement and simplification of the manufacturing process. Alternatively, a plurality of green sheets may be formed using different materials, and an insulating layer of a predetermined block of the plurality of blocks may be formed of a material different from an insulating layer of another block. a first insulating layer of a given block may be made of a material different from the first insulating layer of the other blocks of the first block. In this case, for each block, it is possible to select the circuit characteristics to be formed, the heat radiation characteristics, the dielectric constant, the firing temperature, and the like. Compared to what had to be done, the material has a wider range, which greatly contributes to the improvement of the circuit characteristics of the multi-layer substrate and the progress of miniaturization and weight reduction.

【手続補正5】[Procedure amendment 5]

【補正対象書類名】明細書[Document name to be amended] Statement

【補正対象項目名】0114[Correction target item name]

【補正方法】変更[Correction method] Change

【補正内容】[Correction contents]

【0114】続いて、これらのグリーンシートG1、G
2、…、G8の上面、並びにグリーンシートG9の上面
及び下面に、例えばスルーホール13の形成に使用した
導体と同系統の導体印刷により、スルーホールの受けラ
ンド、配線パターン、部品ランド等の配線導体層M1、
M2、…、M10を形成する。
Subsequently, these green sheets G1, G
2,..., G8, and the upper and lower surfaces of the green sheet G9, for example, by printing conductors of the same system as the conductor used to form the through-holes 13, such as through-land receiving lands, wiring patterns, and component lands. Conductor layer M1,
, M10 are formed.

【手続補正6】[Procedure amendment 6]

【補正対象書類名】明細書[Document name to be amended] Statement

【補正対象項目名】0121[Correction target item name] 0121

【補正方法】変更[Correction method] Change

【補正内容】[Correction contents]

【0121】続いて、このバリアメタル層17上に、例
えば印刷、スピンコート、スパッタ、CVD等の方法を
用いて、タンタルオキサイド、BaTiO3 、SrTi
3、BaSrTiO3 等からなる誘電体層18を形成
する。更にこの誘電体層18上に、バリアメタル層17
及び下部電極16の場合と同様にして、バリアメタル層
及び上部電極19を形成する。なお、例えば下部電極1
6や誘電体層18等を印刷法を用いて形成する場合に
は、その後に例えば700℃程度で焼成処理を行う。こ
うして、図11(c)に示されるように、ブロックB3
の絶縁層L5上に、キャパシタC1、C2を形成する。
Subsequently, tantalum oxide, BaTiO 3 , SrTi is formed on the barrier metal layer 17 by using a method such as printing, spin coating, sputtering, or CVD.
A dielectric layer 18 made of O 3 , BaSrTiO 3 or the like is formed. Further, a barrier metal layer 17 is formed on the dielectric layer 18.
Then, a barrier metal layer and an upper electrode 19 are formed in the same manner as in the case of the lower electrode 16. In addition, for example, the lower electrode 1
In the case where the dielectric layer 6, the dielectric layer 18, and the like are formed by a printing method, a baking process is performed, for example, at about 700 ° C. Thus, as shown in FIG. 11 (c), the block B3
The capacitors C1 and C2 are formed on the insulating layer L5.

【手続補正7】[Procedure amendment 7]

【補正対象書類名】明細書[Document name to be amended] Statement

【補正対象項目名】0126[Correction target item name] 0126

【補正方法】変更[Correction method] Change

【補正内容】[Correction contents]

【0126】また、図13(a)のA部を拡大した図1
3(c)に示されるように、導電性接合材12の厚さを
絶縁性接合材11の厚さより厚くして、両ブロックB
1、B2を積層した場合に導電性接合材12を介在する
絶縁層L2のスルーホール13と絶縁層L3の配線導体
層M3との電気的に良好な接続を確保するようになって
いる。
[0126] Further, FIG. 1 of the enlarged portion A shown in FIG. 13 (a)
As shown in FIG. 3C, the thickness of the conductive bonding material 12 is made larger than the thickness of the insulating bonding material 11 so that both blocks B
When B1 and B2 are stacked, a good electrical connection between the through hole 13 of the insulating layer L2 and the wiring conductor layer M3 of the insulating layer L3 with the conductive bonding material 12 interposed therebetween is ensured.

【手続補正8】[Procedure amendment 8]

【補正対象書類名】明細書[Document name to be amended] Statement

【補正対象項目名】0145[Correction target item name] 0145

【補正方法】変更[Correction method] Change

【補正内容】[Correction contents]

【0145】図15及び図16(a)、(b)に示され
るように、ブロックB12の最上層の絶縁層L3上に
は、受動素子としての抵抗素子R11、R12が形成さ
れており、これらの抵抗素子R11、R12は、絶縁層
L3上に相対して形成された2つの電極14a、14b
と、これら2つの電極14a、14bに接続する抵抗体
層15とから構成されている。そして、図16(b)に
示されるように、この抵抗体層15には、トリミング処
理による溝状の切り込み20が形成されている。また、
図示は省略するが、ブロックB13の絶縁層L5上に形
成されている受動素子としてのキャパシタC1、C2に
おいても、同様にトリミング処理が行われている。
As shown in FIGS. 15 and 16A and 16B, on the uppermost insulating layer L3 of the block B12, there are formed resistance elements R11 and R12 as passive elements. Resistance elements R11 and R12 are formed by two electrodes 14a and 14b oppositely formed on the insulating layer L3.
And a resistor layer 15 connected to these two electrodes 14a and 14b. Then, as shown in FIG. 16B, a groove-shaped cut 20 is formed in the resistor layer 15 by a trimming process. Also,
Although not shown, the capacitors C1 and C2 as passive elements formed on the insulating layer L5 of the block B13 are similarly trimmed.

【手続補正9】[Procedure amendment 9]

【補正対象書類名】明細書[Document name to be amended] Statement

【補正対象項目名】0148[Correction target item name] 0148

【補正方法】変更[Correction method] Change

【補正内容】[Correction contents]

【0148】続いて、これらのグリーンシートG1、G
2、…、G8の上面、並びにグリーンシートG9の上面
及び下面に、例えばスルーホール13の形成に使用した
導体と同系統の導体印刷により、スルーホールの受けラ
ンド、配線パターン、部品ランド等の配線導体層M1、
M2、…、M10を形成する。
Subsequently, these green sheets G1, G
2,..., G8, and the upper and lower surfaces of the green sheet G9, for example, by printing conductors of the same system as the conductor used to form the through-holes 13, such as through-land receiving lands, wiring patterns, and component lands. Conductor layer M1,
, M10 are formed.

【手続補正10】[Procedure amendment 10]

【補正対象書類名】明細書[Document name to be amended] Statement

【補正対象項目名】0150[Correction target item name] 0150

【補正方法】変更[Correction method] Change

【補正内容】[Correction contents]

【0150】次いで、図15のセラミックス多層基板に
内蔵される抵抗素子R11、R12の形成を行う。
、図17及び図19(a)、(b)、…、(d)に示
されるように、ブロックB12のグリーンシートG3上
に、例えば印刷、メッキ、スパッタ等の方法により、C
u、Ag、Ag−Pt等からなる2つの電極14a、1
4bを相対して形成する。続いて、例えば印刷法によ
り、2つの電極14a、14bに接続する例えばRuO
2 系、LaB6 、SnO2 系等からなる抵抗体を塗布
し、更に乾燥した後、抵抗体層15を形成する。こうし
て、グリーンシートG3上に、抵抗素子R11、R12
を形成する。
Next, resistance elements R11 and R12 built in the ceramic multilayer substrate of FIG. 15 are formed. Immediately
As shown in FIGS. 17 and 19 (a), (b),..., (D), the green sheet G3 of the block B12 is printed on the green sheet G3 by a method such as printing, plating, or sputtering.
u, Ag, two electrodes 14a, 1
4b are formed facing each other. Subsequently, for example, RuO connected to the two electrodes 14a and 14b by a printing method, for example.
A resistor made of a 2 system, LaB 6 , SnO 2 system, or the like is applied and dried, and then a resistor layer 15 is formed. Thus, the resistance elements R11 and R12 are formed on the green sheet G3.
To form

【手続補正11】[Procedure amendment 11]

【補正対象書類名】明細書[Document name to be amended] Statement

【補正対象項目名】0189[Correction target item name] 0189

【補正方法】変更[Correction method] Change

【補正内容】[Correction contents]

【0189】また、後者の絶縁層L2、L4、L5下面
と絶縁層L3、L5、L6上面の両方に絶縁性接合材1
1及び導電性接合材12を形成する場合には、各ブロッ
クB1、B2、B3、B4間を機械的及び電気的な接合
を確保するための加熱処理を行う際に、絶縁性接合材1
1及び導電性接合材12並びに絶縁性接合材21及び導
電性接合材22が溶融するまで加熱してもよいが、絶縁
性ペーストからなる絶縁性接合材11及び導電性ペース
トからなる導電性接合材12のみが溶融して、絶縁性平
板からなる絶縁性接合材21が溶融しない条件の加熱を
行ってもよい。
The insulating bonding material 1 is provided on both the lower surfaces of the insulating layers L2, L4, L5 and the upper surfaces of the insulating layers L3, L5, L6.
1 and the conductive bonding material 12, when performing the heat treatment for ensuring the mechanical and electrical bonding between the blocks B1, B2, B3, B4, the insulating bonding material 1
1 and the conductive bonding material 12 and the insulating bonding material 21 and the conductive bonding material 22 may be heated until they are melted, but the insulating bonding material 11 made of an insulating paste and the conductive bonding material made of a conductive paste Heating may be performed under the condition that only 12 melts and the insulating bonding material 21 made of an insulating flat plate does not melt.

【手続補正12】[Procedure amendment 12]

【補正対象書類名】明細書[Document name to be amended] Statement

【補正対象項目名】0229[Correction target item name] 0229

【補正方法】変更[Correction method] Change

【補正内容】[Correction contents]

【0229】また、請求項29に係る多層基板の製造方
法によれば、上記請求項20に係る多層基板の製造方法
において、互いに隣接するブロックの両方のブロックの
表面に選択的に塗布して所定の位置に配置した絶縁性ペ
ースト及び第1の導電性ペースト並びに第2の導電性ペ
ーストが所定の位置の貫通穴に充填されている絶縁性平
板を介して互いに隣接するブロックを密着した後、所定
の温度にまで加熱し加圧する際に、この所定の温度を絶
縁性平板の溶融温度より低く設定する一方、この所定の
温度において、絶縁性ペースト、第1の導電性ペース
ト、及び第2の導電性ペーストを溶融させると共に、第
1の導電性ペースト及び第2の導電性ペーストを導電化
させることにより、互いに隣接するブロック間の機械的
な接合及び電気的な接合を良好に確保することができ
る。そして、このとき、絶縁性平板の所定の位置に凹部
又は貫通穴が形成され、絶縁性平板を介して互いに隣接
するブロックを密着する際に、この凹部又は貫通穴に受
動素子が収容される場合には、絶縁性平板が溶融されな
いことから、その凹部又は貫通穴は変形することなく、
受動素子を収容したままの状態で保持されるため、隣接
するブロックを密着する際の機械的圧力から受動素子を
完全に保護して、受動素子の信頼性の劣化を防止するこ
とができる。
According to the method of manufacturing a multi-layer substrate according to claim 29, in the method of manufacturing a multi-layer substrate according to claim 20, the coating is selectively applied to the surfaces of both blocks of adjacent blocks. After the insulating paste, the first conductive paste, and the second conductive paste placed at the positions are closely attached to the adjacent blocks via the insulating plate filled in the through holes at the predetermined positions, When heating and pressurizing to a temperature equal to or lower than the predetermined temperature, the predetermined temperature is set lower than the melting temperature of the insulating flat plate, and at this predetermined temperature, the insulating paste, the first conductive paste, and the second conductive paste are used. By melting the conductive paste and making the first conductive paste and the second conductive paste conductive, mechanical bonding and electrical connection between adjacent blocks can be achieved. The case can be satisfactorily ensured. Then, at this time, a concave portion or a through hole is formed at a predetermined position of the insulating flat plate, and when the blocks adjacent to each other are closely attached via the insulating flat plate, a passive element is accommodated in the concave portion or the through hole. Since the insulating flat plate is not melted, the recess or through hole is not deformed ,
Since the passive element is held in the housed state, the passive element can be completely protected from mechanical pressure when the adjacent blocks are brought into close contact with each other, and deterioration of the reliability of the passive element can be prevented.

【手続補正13】[Procedure amendment 13]

【補正対象書類名】明細書[Document name to be amended] Statement

【補正対象項目名】図13[Correction target item name] FIG.

【補正方法】変更[Correction method] Change

【補正内容】[Correction contents]

【図13】(a)、(b)はそれぞれ図12(a)、
(b)の拡大断面図であり、(c)は図13(a)のA
部の拡大断面図である。
13 (a) and (b) are FIGS. 12 (a) and 12 (b), respectively.
(B) is an enlarged sectional view of the (c) Fig. 13 (a) A
It is an expanded sectional view of a part.

【手続補正14】[Procedure amendment 14]

【補正対象書類名】図面[Document name to be amended] Drawing

【補正対象項目名】図18[Correction target item name] FIG.

【補正方法】変更[Correction method] Change

【補正内容】[Correction contents]

【図18】 FIG.

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 FI テーマコート゛(参考) H01L 23/15 H01L 23/12 N 23/14 C (72)発明者 本橋 伸郎 東京都品川区北品川6丁目7番35号 ソニ ー株式会社内 Fターム(参考) 5E346 AA12 AA13 AA14 AA15 AA16 AA38 AA43 AA60 BB02 BB04 BB07 BB20 CC09 CC10 CC16 CC17 CC18 CC19 CC31 CC32 CC35 CC36 CC38 CC39 CC41 CC42 DD01 DD07 DD09 DD13 DD34 EE24 EE28 EE29 EE43 FF18 FF28 FF35 FF36 FF41 FF45 GG06 GG09 GG10 GG28 HH01 HH22 HH23 HH33 ──────────────────────────────────────────────────の Continued on the front page (51) Int.Cl. 7 Identification FI FI Theme Court ゛ (Reference) H01L 23/15 H01L 23/12 N 23/14 C (72) Inventor Noburo Motohashi 6 Kita Shinagawa, Shinagawa-ku, Tokyo 7-35 Chome Sony Corporation F term (reference) 5E346 AA12 AA13 AA14 AA15 AA16 AA38 AA43 AA60 BB02 BB04 BB07 BB20 CC09 CC10 CC16 CC17 CC18 CC19 CC31 CC32 CC35 CC36 CC38 CC39 CC41 CC42 DD01 DD07 DD24 DD29 EE43 FF18 FF28 FF35 FF36 FF41 FF45 GG06 GG09 GG10 GG28 HH01 HH22 HH23 HH33

Claims (31)

【特許請求の範囲】[Claims] 【請求項1】 受動素子が内蔵された多層基板であっ
て、 前記多層基板が、積層された複数個のブロックに区分さ
れ、 前記複数個のブロックが、スルーホール及び配線導体を
形成した単一層又は複数層の絶縁層からなり、 前記受動素子が、前記複数個のブロックのうちの所定の
ブロックの表層をなす前記絶縁層上に形成され、 前記複数個のブロックの互いに隣接するブロックが、絶
縁性接合材によって機械的に接合されていると共に、導
電性接合材によって電気的に接合されていることを特徴
とする多層基板。
1. A multi-layer substrate having a built-in passive element, wherein the multi-layer substrate is divided into a plurality of stacked blocks, and the plurality of blocks have a single layer in which a through hole and a wiring conductor are formed. Or a plurality of insulating layers, wherein the passive element is formed on the insulating layer which is a surface layer of a predetermined block of the plurality of blocks, and blocks adjacent to each other of the plurality of blocks are insulated. A multilayer substrate, which is mechanically joined by a conductive joining material and electrically joined by a conductive joining material.
【請求項2】 請求項1記載の多層基板において、 前記絶縁性接合材の所定の位置に、凹部又は貫通穴が設
けられ、前記凹部又は前記貫通穴に、前記受動素子が収
納されていることを特徴とする多層基板。
2. The multilayer substrate according to claim 1, wherein a concave portion or a through hole is provided at a predetermined position of the insulating bonding material, and the passive element is housed in the concave portion or the through hole. A multilayer substrate characterized by the above-mentioned.
【請求項3】 請求項1記載の多層基板において、 前記複数個のブロックの前記絶縁層が、アルミナ、ガラ
スセラミック、窒化アルミニウム、窒化珪素、若しくは
ジルコニウム、又はこれらの混合体を材料とするグリー
ンシートを焼成して形成したものであることを特徴とす
る多層基板。
3. The green sheet according to claim 1, wherein the insulating layers of the plurality of blocks are made of alumina, glass ceramic, aluminum nitride, silicon nitride, zirconium, or a mixture thereof. A multilayer substrate characterized by being formed by firing.
【請求項4】 請求項3記載の多層基板において、 前記複数個のブロックの前記絶縁層が、同一の材料から
なることを特徴とする多層基板。
4. The multilayer substrate according to claim 3, wherein said insulating layers of said plurality of blocks are made of the same material.
【請求項5】 請求項3記載の多層基板において、 前記複数個のブロックのうちの所定のブロックの前記絶
縁層が、他のブロックの前記絶縁層と異なる材料からな
ることを特徴とする多層基板。
5. The multilayer substrate according to claim 3, wherein the insulating layer of a predetermined block of the plurality of blocks is made of a different material from the insulating layers of the other blocks. .
【請求項6】 請求項1記載の多層基板において、 前記複数個のブロックのうちの所定のブロックの前記絶
縁層が、金属平板の表面を絶縁処理した絶縁平板、又は
有機材料若しくは無機材料からなるリジットな絶縁平板
であることを特徴とする多層基板。
6. The multi-layer substrate according to claim 1, wherein the insulating layer of a predetermined block of the plurality of blocks is made of an insulating flat plate obtained by insulating the surface of a metal flat plate, or an organic material or an inorganic material. A multilayer board characterized by being a rigid insulating flat plate.
【請求項7】 請求項1記載の多層基板において、 前記絶縁性接合材として、低温融点ガラス、ポリイミ
ド、エポキシ樹脂、又はアルミナ、ガラスセラミック、
窒化アルミニウム、窒化珪素、若しくはジルコニウム、
若しくはこれらの混合体が用いられていることを特徴と
する多層基板。
7. The multilayer board according to claim 1, wherein the insulating bonding material is a low-melting glass, polyimide, epoxy resin, alumina, glass ceramic, or the like.
Aluminum nitride, silicon nitride, or zirconium,
Or a multilayer substrate characterized by using a mixture thereof.
【請求項8】 請求項1記載の多層基板において、 前記導電性接合材として、銅、銀、銀と白金との合金、
銀とパラジウムとの合金、モリブデン、若しくはタング
ステン、又はこれらの混合体が用いられていることを特
徴とする多層基板の製造方法。
8. The multilayer substrate according to claim 1, wherein the conductive bonding material is copper, silver, an alloy of silver and platinum,
A method for manufacturing a multilayer substrate, wherein an alloy of silver and palladium, molybdenum, tungsten, or a mixture thereof is used.
【請求項9】 受動素子が内蔵された多層基板の製造方
法であって、 複数枚のグリーンシートを形成した後、前記複数枚のグ
リーンシートのそれぞれにスルーホール及び配線導体を
形成する工程と、 前記複数枚のグリーンシートのうち、所定の複数枚のグ
リーンシートを積層して焼成し、又は1枚のグリーンシ
ートを焼成して、複数層又は単一層の絶縁層からなる複
数個のブロックを形成する工程と、 前記複数個のブロックのうち、所定のブロックの表層を
なす前記絶縁層上に受動素子を形成する工程と、 前記複数個のブロックの各ブロック間に絶縁性接合材及
び導電性接合材を介在させ、前記絶縁性接合材及び前記
導電性接合材によって互いに隣接するブロックを機械
的、電気的に接合する工程と、 を有することを特徴とする多層基板の製造方法。
9. A method for manufacturing a multi-layer substrate in which a passive element is built, comprising: forming a plurality of green sheets; and forming a through hole and a wiring conductor in each of the plurality of green sheets. Of the plurality of green sheets, a predetermined plurality of green sheets are laminated and fired, or one green sheet is fired to form a plurality of blocks including a plurality of layers or a single insulating layer. Performing a passive element on the insulating layer that is a surface layer of a predetermined block of the plurality of blocks; and an insulating bonding material and conductive bonding between the blocks of the plurality of blocks. A step of mechanically and electrically joining adjacent blocks by the insulating bonding material and the conductive bonding material with a material interposed therebetween. Production method.
【請求項10】 受動素子が内蔵された多層基板の製造
方法であって、 複数枚のグリーンシートを形成した後、前記複数枚のグ
リーンシートのそれぞれにスルーホール及び配線導体を
形成する工程と、 前記複数枚のグリーンシートのうち、所定のグリーンシ
ート上に受動素子を形成する工程と、 前記受動素子が形成されている前記所定のグリーンシー
トを最上層として複数枚のグリーンシートを積層して焼
成し、又は1枚のグリーンシートを焼成して、複数層又
は単一層の絶縁層からなる複数個のブロックを形成する
工程と、 前記受動素子のトリミングを行う工程と、 前記複数個のブロックの各ブロック間に絶縁性接合材及
び導電性接合材を介在させ、前記絶縁性接合材及び前記
導電性接合材によって互いに隣接するブロックを機械
的、電気的に接合する工程と、 を有することを特徴とする多層基板の製造方法。
10. A method for manufacturing a multi-layer substrate in which a passive element is built, comprising: forming a plurality of green sheets; and forming a through hole and a wiring conductor in each of the plurality of green sheets. Forming a passive element on a predetermined green sheet among the plurality of green sheets; laminating and firing a plurality of green sheets with the predetermined green sheet on which the passive element is formed being the uppermost layer; Or a step of firing one green sheet to form a plurality of blocks composed of a plurality of layers or a single layer of an insulating layer; a step of performing trimming of the passive element; and a step of trimming the plurality of blocks. An insulating bonding material and a conductive bonding material are interposed between the blocks, and the blocks adjacent to each other are mechanically and electrically connected by the insulating bonding material and the conductive bonding material. Method for manufacturing a multilayer substrate, characterized in that and a step of joined.
【請求項11】 受動素子が内蔵された多層基板の製造
方法であって、 複数枚のグリーンシートを形成した後、前記複数枚のグ
リーンシートのそれぞれにスルーホール及び配線導体を
形成する工程と、 前記複数枚のグリーンシートのうち、所定の複数枚のグ
リーンシートを積層して焼成し、又は1枚のグリーンシ
ートを焼成して、複数層又は単一層の第1の絶縁層から
なる複数個の第1のブロックを形成する工程と、 前記複数個の第1のブロックのうち、所定のブロックの
表層をなす前記第1の絶縁層上に受動素子を形成する工
程と、 金属平板の表面を絶縁処理した絶縁平板又は有機材料若
しくは無機材料からなるリジットな絶縁平板である第2
の絶縁層にスルーホール及び配線導体を形成して第2の
ブロックを形成する工程と、 前記複数個の第1のブロック及び前記第2のブロックの
各ブロック間に絶縁性接合材及び導電性接合材を介在さ
せ、前記絶縁性接合材及び前記導電性接合材によって互
いに隣接するブロックを機械的、電気的に接合する工程
と、 を有することを特徴とする多層基板の製造方法。
11. A method of manufacturing a multi-layer substrate with a built-in passive element, comprising: forming a plurality of green sheets; and forming a through hole and a wiring conductor in each of the plurality of green sheets. Among the plurality of green sheets, a predetermined plurality of green sheets are stacked and fired, or one green sheet is fired to form a plurality of or a plurality of single-layer first insulating layers. Forming a first block; forming a passive element on the first insulating layer forming a surface layer of a predetermined block of the plurality of first blocks; insulating a surface of the metal flat plate A second insulating plate which is a treated insulating plate or a rigid insulating plate made of an organic or inorganic material;
Forming a through hole and a wiring conductor in the insulating layer to form a second block; and an insulating bonding material and a conductive bonding between each of the plurality of first blocks and the second block. A step of mechanically and electrically joining adjacent blocks with the insulating bonding material and the conductive bonding material with a material interposed therebetween.
【請求項12】 受動素子が内蔵された多層基板の製造
方法であって、 複数枚のグリーンシートを形成した後、前記複数枚のグ
リーンシートのそれぞれにスルーホール及び配線導体を
形成する工程と、 前記複数枚のグリーンシートのうち、所定のグリーンシ
ート上に受動素子を形成する工程と、 前記受動素子が形成されている前記所定のグリーンシー
トを最上層として複数枚のグリーンシート積層して焼成
し、又は1枚のグリーンシートを焼成して、複数層又は
単一層の第1の絶縁層からなる複数個の第1のブロック
を形成する工程と、 前記受動素子のトリミングを行う工程と、 金属平板の表面を絶縁処理した絶縁平板又は有機材料若
しくは無機材料からなるリジットな絶縁平板である第2
の絶縁層にスルーホール及び配線導体を形成して第2の
ブロックを形成する工程と、 前記複数個の第1のブロック及び前記第2のブロックの
各ブロック間に絶縁性接合材及び導電性接合材を介在さ
せ、前記絶縁性接合材及び前記導電性接合材によって互
いに隣接するブロックを機械的、電気的に接合する工程
と、 を有することを特徴とする多層基板の製造方法。
12. A method of manufacturing a multi-layer substrate in which a passive element is built, comprising: forming a plurality of green sheets; and forming a through hole and a wiring conductor in each of the plurality of green sheets. Forming a passive element on a predetermined green sheet of the plurality of green sheets; and laminating and firing a plurality of green sheets with the predetermined green sheet on which the passive element is formed as an uppermost layer. Or a step of baking one green sheet to form a plurality of first blocks composed of a plurality of layers or a single layer of a first insulating layer; a step of trimming the passive element; A second insulating plate made of an organic material or an inorganic material or a rigid insulating plate made of an organic material or an inorganic material.
Forming a through hole and a wiring conductor in the insulating layer to form a second block; and an insulating bonding material and a conductive bonding between each of the plurality of first blocks and the second block. A step of mechanically and electrically joining adjacent blocks with the insulating bonding material and the conductive bonding material with a material interposed therebetween.
【請求項13】 請求項11又は12記載の多層基板の
製造方法において、 前記第2のブロックの表層をなす前記第2の絶縁層上に
受動素子を形成する工程を有することを特徴とする多層
基板の製造方法。
13. The method of manufacturing a multilayer substrate according to claim 11, further comprising a step of forming a passive element on the second insulating layer that forms a surface layer of the second block. Substrate manufacturing method.
【請求項14】 請求項9乃至12のいずれかに記載の
多層基板の製造方法において、 前記複数枚のグリーンシートの材料として、アルミナ、
ガラスセラミック、窒化アルミニウム、窒化珪素、若し
くはジルコニウム、又はこれらの混合体を用いることを
特徴とする多層基板の製造方法。
14. The method for manufacturing a multilayer substrate according to claim 9, wherein alumina is used as a material of the plurality of green sheets.
A method for producing a multilayer substrate, comprising using glass ceramic, aluminum nitride, silicon nitride, zirconium, or a mixture thereof.
【請求項15】 請求項9乃至12のいずれかに記載の
多層基板の製造方法において、 前記複数枚のグリーンシートを同一の材料を用いて形成
することを特徴とする多層基板の製造方法。
15. The method for manufacturing a multilayer substrate according to claim 9, wherein the plurality of green sheets are formed using the same material.
【請求項16】 請求項9又は10記載の多層基板の製
造方法において、 前記複数枚のグリーンシートを異なる材料を用いて形成
し、 前記複数個のブロックのうちの所定のブロックの前記絶
縁層が、他のブロックの前記絶縁層と異なる材料からな
るようにすることを特徴とする多層基板の製造方法。
16. The method for manufacturing a multilayer substrate according to claim 9, wherein the plurality of green sheets are formed using different materials, and wherein the insulating layer of a predetermined block among the plurality of blocks is formed. And a method of manufacturing a multi-layer substrate, which is made of a material different from that of the insulating layer of another block.
【請求項17】 請求項11又は12記載の多層基板の
製造方法において、 前記複数枚のグリーンシートを異なる材料を用いて形成
し、 前記複数個の第1のブロックのうちの所定のブロックの
前記第1の絶縁層が、他のブロックの前第1の記絶縁層
と異なる材料からなるようにすることを特徴とする多層
基板の製造方法。
17. The method for manufacturing a multilayer substrate according to claim 11, wherein the plurality of green sheets are formed using different materials, and the plurality of green sheets are formed of a predetermined block of the plurality of first blocks. A method for manufacturing a multilayer substrate, wherein the first insulating layer is made of a different material from the first insulating layer before the other blocks.
【請求項18】 請求項9乃至12のいずれかに記載の
多層基板の製造方法において、 前記絶縁性接合材及び前記導電性接合材によって互いに
隣接するブロックを機械的、電気的に接合する際に、前
記絶縁性接合材及び前記導電性接合材としてそれぞれ絶
縁性ペースト及び導電性ペーストを用い、前記絶縁性ペ
ースト及び前記導電性ペーストを前記互いに隣接するブ
ロックの対向するブロック面の片方又は両方に選択的に
塗布して所定の位置に配置し、前記絶縁性ペースト及び
前記導電性ペーストを介して前記互いに隣接するブロッ
クを密着した後、所定の温度にまで加熱し加圧すること
を特徴とする多層基板の製造方法。
18. The method for manufacturing a multilayer substrate according to claim 9, wherein said insulating bonding material and said conductive bonding material mechanically and electrically connect adjacent blocks to each other. An insulating paste and a conductive paste are used as the insulating bonding material and the conductive bonding material, respectively, and the insulating paste and the conductive paste are selected as one or both of opposing block surfaces of the adjacent blocks. A multi-layer substrate, which is heated and pressed to a predetermined temperature after closely adhering the adjacent blocks via the insulating paste and the conductive paste, and applying pressure to the blocks. Manufacturing method.
【請求項19】 請求項9乃至12のいずれかに記載の
多層基板の製造方法において、 前記絶縁性接合材及び前記導電性接合材によって互いに
隣接するブロックを機械的、電気的に接合する際に、前
記絶縁性接合材として絶縁性平板を用いると共に、前記
導電性接合材として前記絶縁性平板の所定の位置の貫通
穴に充填された導電性ペーストを用い、前記導電性ペー
ストが所定の位置の貫通穴に充填されている前記絶縁性
平板を介して前記互いに隣接するブロックを密着した
後、所定の温度にまで加熱し加圧することを特徴とする
多層基板の製造方法。
19. The method for manufacturing a multilayer substrate according to claim 9, wherein said insulating bonding material and said conductive bonding material are used to mechanically and electrically connect adjacent blocks to each other. An insulating flat plate is used as the insulating bonding material, and a conductive paste filled in a through hole at a predetermined position of the insulating flat plate is used as the conductive bonding material. A method of manufacturing a multilayer substrate, comprising: adhering the adjacent blocks through the insulating flat plate filled in a through-hole, and then heating and pressing to a predetermined temperature.
【請求項20】 請求項9乃至12のいずれかに記載の
多層基板の製造方法において、 前記絶縁性接合材及び前記導電性接合材によって互いに
隣接するブロックを機械的、電気的に接合する際に、前
記絶縁性接合材及び前記導電性接合材としてそれぞれ絶
縁性ペースト及び第1の導電性ペーストを用い、前記絶
縁性ペースト及び前記第1の導電性ペーストを前記互い
に隣接するブロックの対向するブロック面の片方又は両
方に選択的に塗布して所定の位置に配置する一方、前記
絶縁性接合材として絶縁性平板を用いると共に、前記導
電性接合材として前記絶縁性平板の所定の位置の貫通穴
に充填された第2の導電性ペーストを用い、前記絶縁性
ペースト及び前記第1の導電性ペースト並びに前記第2
の導電性ペーストが所定の位置の貫通穴に充填されてい
る前記絶縁性平板を介して前記互いに隣接するブロック
を密着した後、所定の温度にまで加熱し加圧することを
特徴とする多層基板の製造方法。
20. The method for manufacturing a multilayer substrate according to claim 9, wherein when the blocks adjacent to each other are mechanically and electrically bonded by the insulating bonding material and the conductive bonding material. An insulating paste and a first conductive paste are used as the insulating bonding material and the conductive bonding material, respectively, and the insulating paste and the first conductive paste are applied to opposing block surfaces of the adjacent blocks. While selectively applying to one or both of them and disposing them at a predetermined position, an insulating flat plate is used as the insulating bonding material, and the conductive bonding material is inserted into a through hole at a predetermined position of the insulating flat plate. Using the filled second conductive paste, the insulating paste, the first conductive paste, and the second conductive paste are used.
After closely adhering the adjacent blocks through the insulating flat plate filled with the conductive paste of the conductive paste in a predetermined position, the multi-layer substrate is characterized by being heated and pressed to a predetermined temperature. Production method.
【請求項21】 請求項19又は20記載の多層基板の
製造方法において、 前記絶縁性平板の所定の位置に、凹部又は貫通穴を形成
する工程を有し、 前記絶縁性平板を介して互いに隣接するブロックを密着
する際に、前記互いに隣接するブロックの表層をなす前
記絶縁層上に形成された前記受動素子を前記絶縁性平板
に形成された前記凹部又は前記貫通穴に収納することを
特徴とする多層基板の製造方法。
21. The method for manufacturing a multilayer substrate according to claim 19, further comprising a step of forming a concave portion or a through hole at a predetermined position of the insulating flat plate, and adjacent to each other via the insulating flat plate. When the blocks to be adhered to each other, the passive element formed on the insulating layer forming the surface layer of the adjacent blocks is housed in the recess or the through hole formed in the insulating flat plate. Of manufacturing a multi-layer substrate.
【請求項22】 請求項18記載の多層基板の製造方法
において、 前記絶縁性ペーストとして、低温融点ガラス、ポリイミ
ド、エポキシ樹脂、又はアルミナ、ガラスセラミック、
窒化アルミニウム、窒化珪素、若しくはジルコニウム、
若しくはこれらの混合体を所定の溶剤によってペースト
状に混練したものを用い、 前記導電性ペーストとして、銅、銀、銀と白金との合
金、銀とパラジウムとの合金、モリブデン、若しくはタ
ングステン、又はこれらの混合体を主成分とする導電性
材料を所定の溶剤によってペースト状に混練したものを
用いることを特徴とする多層基板の製造方法。
22. The method for manufacturing a multilayer substrate according to claim 18, wherein the insulating paste is a low-melting glass, polyimide, epoxy resin, alumina, glass ceramic, or the like.
Aluminum nitride, silicon nitride, or zirconium,
Or, a mixture of these is kneaded in a paste with a predetermined solvent, and used as the conductive paste, copper, silver, an alloy of silver and platinum, an alloy of silver and palladium, molybdenum, or tungsten, or A method for producing a multilayer substrate, comprising using a paste obtained by kneading a conductive material containing a mixture of the above as a main component with a predetermined solvent.
【請求項23】 請求項19記載の多層基板の製造方法
において、 前記絶縁性平板として、低温融点ガラスを用い、 前記導電性ペーストとして、銅、銀、銀と白金との合
金、銀とパラジウムとの合金、モリブデン、若しくはタ
ングステン、又はこれらの混合体を主成分とする導電性
材料を所定の溶剤によってペースト状に混練したものを
用いることを特徴とする多層基板の製造方法。
23. The method for manufacturing a multilayer substrate according to claim 19, wherein a low-melting glass is used as the insulating flat plate, and copper, silver, an alloy of silver and platinum, silver and palladium are used as the conductive paste. A method for producing a multilayer substrate, comprising: using a conductive material having an alloy, molybdenum, or tungsten, or a mixture thereof as a main component in a paste form with a predetermined solvent.
【請求項24】 請求項20記載の多層基板の製造方法
において、 前記絶縁性ペーストとして、低温融点ガラス、ポリイミ
ド、エポキシ樹脂、又はアルミナ、ガラスセラミック、
窒化アルミニウム、窒化珪素、若しくはジルコニウム、
若しくはこれらの混合体を所定の溶剤によってペースト
状に混練したものを用い、 前記絶縁性平板として、低温融点ガラスを用い、 前記第1の導電性ペースト及び前記第2の導電性ペース
トとして、銅、銀、銀と白金との合金、銀とパラジウム
との合金、モリブデン、若しくはタングステン、又はこ
れらの混合体を主成分とする導電性材料を所定の溶剤に
よってペースト状に混練したものを用いることを特徴と
する多層基板の製造方法。
24. The method for manufacturing a multilayer substrate according to claim 20, wherein the insulating paste is a low-melting glass, polyimide, epoxy resin, alumina, glass ceramic, or the like.
Aluminum nitride, silicon nitride, or zirconium,
Alternatively, a mixture of these is kneaded in a paste with a predetermined solvent, and a low-melting glass is used as the insulating flat plate. Copper, as the first conductive paste and the second conductive paste, Silver, an alloy of silver and platinum, an alloy of silver and palladium, molybdenum or tungsten, or a conductive material mainly containing a mixture thereof is kneaded into a paste with a predetermined solvent. Manufacturing method of a multilayer substrate.
【請求項25】 請求項24記載の多層基板の製造方法
において、 前記絶縁性ペーストと前記絶縁性平板とが同一の材料か
らなり、 前記第1の導電性ペーストと前記第2の導電性ペースト
とが同一の材料からなることを特徴とする多層基板の製
造方法。
25. The method according to claim 24, wherein the insulating paste and the insulating flat plate are made of the same material, and wherein the first conductive paste and the second conductive paste are made of the same material. Are made of the same material.
【請求項26】 請求項18記載の多層基板の製造方法
において、 前記互いに隣接するブロックの対向するブロック面の片
方又は両方に選択的に塗布して所定の位置に配置した前
記絶縁性ペースト及び前記導電性ペーストを介して前記
互いに隣接するブロックを密着した後、所定の温度にま
で加熱し加圧する際に、前記所定の温度において、前記
絶縁性ペースト及び前記導電性ペーストを溶融させると
共に、前記導電性ペーストを導電化させることを特徴と
する多層基板の製造方法。
26. The method for manufacturing a multilayer substrate according to claim 18, wherein said insulating paste is selectively applied to one or both of opposing block surfaces of said adjacent blocks and arranged at a predetermined position. After the blocks adjacent to each other are brought into close contact with each other via the conductive paste, and then heated and pressed to a predetermined temperature, at the predetermined temperature, the insulating paste and the conductive paste are melted and the conductive paste is melted. A method for producing a multilayer substrate, wherein a conductive paste is made conductive.
【請求項27】 請求項19記載の多層基板の製造方法
において、 前記導電性ペーストが所定の位置の貫通穴に充填されて
いる前記絶縁性平板を介して互いに隣接するブロックを
密着した後、所定の温度にまで加熱し加圧する際に、前
記所定の温度において、前記絶縁性平板及び前記導電性
ペーストを溶融させると共に、前記導電性ペーストを導
電化させることを特徴とする多層基板の製造方法。
27. The method for manufacturing a multilayer substrate according to claim 19, wherein said conductive paste is applied to said adjacent blocks through said insulating flat plate filled in through holes at predetermined positions, and then said predetermined paste is applied thereto. A method of manufacturing the multilayer substrate, wherein when heating and pressurizing to a temperature of, the insulating plate and the conductive paste are melted and the conductive paste is made conductive at the predetermined temperature.
【請求項28】 請求項20記載の多層基板の製造方法
において、 前記互いに隣接するブロックの対向するブロック面の片
方又は両方に選択的に塗布して所定の位置に配置した前
記絶縁性ペースト及び前記第1の導電性ペースト並びに
前記第2の導電性ペーストが所定の位置の貫通穴に充填
されている前記絶縁性平板を介して互いに隣接するブロ
ックを密着した後、所定の温度にまで加熱し加圧する際
に、前記所定の温度において、前記絶縁性平板、前記絶
縁性ペースト、前記第1の導電性ペースト、及び前記第
2の導電性ペーストを溶融させると共に、前記第1の導
電性ペースト及び前記第2の導電性ペーストを導電化さ
せることを特徴とする多層基板の製造方法。
28. The method for manufacturing a multilayer substrate according to claim 20, wherein said insulating paste is selectively applied to one or both of opposing block surfaces of said adjacent blocks and arranged at a predetermined position. The first conductive paste and the second conductive paste are brought into close contact with adjacent blocks via the insulating flat plate filled in through holes at predetermined positions, and then heated to a predetermined temperature and heated. When pressing, at the predetermined temperature, the insulating flat plate, the insulating paste, the first conductive paste, and the second conductive paste are melted, and the first conductive paste and the second conductive paste are melted. A method for manufacturing a multi-layer substrate, wherein the second conductive paste is made conductive.
【請求項29】 請求項20記載の多層基板の製造方法
において、 前記互いに隣接するブロックの両方の対向するブロック
面の両方に選択的に塗布して所定の位置に配置した前記
絶縁性ペースト及び前記第1の導電性ペースト並びに前
記第2の導電性ペーストが所定の位置の貫通穴に充填さ
れている前記絶縁性平板を介して互いに隣接するブロッ
クを密着した後、所定の温度にまで加熱し加圧する際
に、前記所定の温度を前記絶縁性平板の溶融温度より低
く設定する一方、前記所定の温度において、前記絶縁性
ペースト、前記第1の導電性ペースト、及び前記第2の
導電性ペーストを溶融させると共に、前記第1の導電性
ペースト及び前記第2の導電性ペーストを導電化させる
ことを特徴とする多層基板の製造方法。
29. The method for manufacturing a multilayer substrate according to claim 20, wherein said insulating paste and said insulating paste are selectively applied to both opposing block surfaces of said adjacent blocks and arranged at predetermined positions. The first conductive paste and the second conductive paste are brought into close contact with adjacent blocks via the insulating flat plate filled in through holes at predetermined positions, and then heated to a predetermined temperature and heated. When pressing, the predetermined temperature is set to be lower than the melting temperature of the insulating flat plate, and at the predetermined temperature, the insulating paste, the first conductive paste, and the second conductive paste A method for manufacturing a multilayer substrate, wherein the first conductive paste and the second conductive paste are made conductive while melting.
【請求項30】 請求項18記載の多層基板の製造方法
において、 前記絶縁性ペースト及び前記導電性ペーストを互いに隣
接するブロックの対向するブロック面の片方又は両方に
選択的に塗布して所定の位置に配置する際に、前記導電
性ペーストの膜厚を前記絶縁性ペーストの膜厚よりも厚
く形成することを特徴とする多層基板の製造方法。
30. The method for manufacturing a multilayer substrate according to claim 18, wherein the insulating paste and the conductive paste are selectively applied to one or both of opposing block surfaces of adjacent blocks to a predetermined position. Wherein the conductive paste is formed to be thicker than the insulating paste.
【請求項31】 請求項19記載の多層基板の製造方法
において、 前記導電性接合材として前記絶縁性平板の所定の位置の
貫通穴に充填された導電性ペーストを用いる際に、前記
導電性ペーストの厚さを前記絶縁性平板の厚さよりも厚
く形成することを特徴とする多層基板の製造方法。
31. The method for manufacturing a multilayer substrate according to claim 19, wherein a conductive paste filled in a through hole at a predetermined position of the insulating flat plate is used as the conductive bonding material. A thickness of the insulating substrate is larger than a thickness of the insulating flat plate.
JP10320622A 1998-11-11 1998-11-11 Multilayer board and manufacture thereof Pending JP2000151114A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP10320622A JP2000151114A (en) 1998-11-11 1998-11-11 Multilayer board and manufacture thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10320622A JP2000151114A (en) 1998-11-11 1998-11-11 Multilayer board and manufacture thereof

Publications (1)

Publication Number Publication Date
JP2000151114A true JP2000151114A (en) 2000-05-30

Family

ID=18123470

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10320622A Pending JP2000151114A (en) 1998-11-11 1998-11-11 Multilayer board and manufacture thereof

Country Status (1)

Country Link
JP (1) JP2000151114A (en)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006024654A (en) * 2004-07-06 2006-01-26 Tokyo Electron Ltd Interposer
JP2008113002A (en) * 2006-10-27 2008-05-15 Samsung Electro Mech Co Ltd Printed circuit board with built-in capacitor, and manufacturing method thereof
US7866038B2 (en) 2004-07-06 2011-01-11 Tokyo Electron Limited Through substrate, interposer and manufacturing method of through substrate
JP2016157721A (en) * 2015-02-23 2016-09-01 京セラ株式会社 Wiring board manufacturing method
JP7080579B2 (en) 2016-12-02 2022-06-06 凸版印刷株式会社 Electronic component manufacturing method

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5669896A (en) * 1979-11-09 1981-06-11 Nippon Electric Co High density package structure
JPH01321695A (en) * 1988-06-23 1989-12-27 Mitsubishi Mining & Cement Co Ltd Ceramic composite circuit substrate
JPH05267854A (en) * 1992-03-24 1993-10-15 Mitsubishi Materials Corp Ceramic multilayer circuit board and manufacture thereof
JPH07142867A (en) * 1993-11-15 1995-06-02 Murata Mfg Co Ltd Manufacture of multilayer substrate
JPH08181443A (en) * 1994-12-21 1996-07-12 Murata Mfg Co Ltd Ceramic multilayer board and manufacture thereof
JPH08213754A (en) * 1994-11-21 1996-08-20 Internatl Business Mach Corp <Ibm> Structure and manufacture of laminated wiring board

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5669896A (en) * 1979-11-09 1981-06-11 Nippon Electric Co High density package structure
JPH01321695A (en) * 1988-06-23 1989-12-27 Mitsubishi Mining & Cement Co Ltd Ceramic composite circuit substrate
JPH05267854A (en) * 1992-03-24 1993-10-15 Mitsubishi Materials Corp Ceramic multilayer circuit board and manufacture thereof
JPH07142867A (en) * 1993-11-15 1995-06-02 Murata Mfg Co Ltd Manufacture of multilayer substrate
JPH08213754A (en) * 1994-11-21 1996-08-20 Internatl Business Mach Corp <Ibm> Structure and manufacture of laminated wiring board
JPH08181443A (en) * 1994-12-21 1996-07-12 Murata Mfg Co Ltd Ceramic multilayer board and manufacture thereof

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006024654A (en) * 2004-07-06 2006-01-26 Tokyo Electron Ltd Interposer
US7866038B2 (en) 2004-07-06 2011-01-11 Tokyo Electron Limited Through substrate, interposer and manufacturing method of through substrate
JP2008113002A (en) * 2006-10-27 2008-05-15 Samsung Electro Mech Co Ltd Printed circuit board with built-in capacitor, and manufacturing method thereof
JP2016157721A (en) * 2015-02-23 2016-09-01 京セラ株式会社 Wiring board manufacturing method
JP7080579B2 (en) 2016-12-02 2022-06-06 凸版印刷株式会社 Electronic component manufacturing method
US11412615B2 (en) 2016-12-02 2022-08-09 Toppan Printing Co., Ltd. Electronic component and method of producing electronic component

Similar Documents

Publication Publication Date Title
US4645552A (en) Process for fabricating dimensionally stable interconnect boards
JP3840921B2 (en) Printed circuit board and manufacturing method thereof
JPH01282890A (en) Manufacture of multilayer circuit
JP2000332156A (en) Multilayer low temperature co-fired ceramic having improved alignment
JPH04313297A (en) Resistive structure in unitized multilayer circuit structure with multiple insulation layers
US3996502A (en) Thick film capacitors
JP2003188538A (en) Multilayer board and multilayer module
JP2000151114A (en) Multilayer board and manufacture thereof
JPH0737757A (en) Capacitor array
JP2000151104A (en) Multilayer board
US5292624A (en) Method for forming a metallurgical interconnection layer package for a multilayer ceramic substrate
JP2000183536A (en) Functional module and manufacture of the same
JPH0542159B2 (en)
JPH0363237B2 (en)
JP2000188475A (en) Manufacture of ceramic multilayer substrate
JPS62196811A (en) Ceramic substrate with built-in capacitor
US7127809B2 (en) Method of forming one or more base structures on an LTCC cofired module
JPS63261796A (en) Manufacturing method of multilayer hybrid IC board
JPH0794308A (en) Multilayer resistor module
JP2002026527A (en) Laminated wiring board and its manufacturing method
JPH05267854A (en) Ceramic multilayer circuit board and manufacture thereof
JP2817553B2 (en) Semiconductor package structure and method of manufacturing the same
JPH0677665A (en) Multilayer circuit board and manufacturing method thereof
JP2000208940A (en) Multilayer interconnection board and its manufacture
JP2002198630A (en) Electronic component mounting board

Legal Events

Date Code Title Description
RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20050404

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050905

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080812

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20090106