JP2000134045A - 電圧・電流変換回路 - Google Patents
電圧・電流変換回路Info
- Publication number
- JP2000134045A JP2000134045A JP10306771A JP30677198A JP2000134045A JP 2000134045 A JP2000134045 A JP 2000134045A JP 10306771 A JP10306771 A JP 10306771A JP 30677198 A JP30677198 A JP 30677198A JP 2000134045 A JP2000134045 A JP 2000134045A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- current
- circuit
- transistor
- terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Amplifiers (AREA)
Abstract
(57)【要約】
【課題】 電圧に比例した電流を供給する電圧・電流変
換回路におけるリニアリティ（直線性）を改善する。 【解決手段】 電圧・電流変換回路は、演算増幅回路１
０と、バイポーラトランジスタＱ１と、抵抗器Ｒ０と、
カレントミラー型定電流源回路２０と、ノードＮ１の電
位を演算増幅回路１０に負帰還させる負帰還用信号線３
０と、電圧補正用回路４０とを有し、演算増幅回路１０
に印加した入力電圧Ｖi に比例した出力電流Ｉout をカ
レントミラー型定電流源回路２０から出力する。電圧補
正用回路４０は、ノードＮ１の電圧Ｖ０が規定の電圧か
らずれることに伴う電圧・電流変換回路の直線性の低下
を改善する補正用電圧を演算増幅回路１０に印加する。
換回路におけるリニアリティ（直線性）を改善する。 【解決手段】 電圧・電流変換回路は、演算増幅回路１
０と、バイポーラトランジスタＱ１と、抵抗器Ｒ０と、
カレントミラー型定電流源回路２０と、ノードＮ１の電
位を演算増幅回路１０に負帰還させる負帰還用信号線３
０と、電圧補正用回路４０とを有し、演算増幅回路１０
に印加した入力電圧Ｖi に比例した出力電流Ｉout をカ
レントミラー型定電流源回路２０から出力する。電圧補
正用回路４０は、ノードＮ１の電圧Ｖ０が規定の電圧か
らずれることに伴う電圧・電流変換回路の直線性の低下
を改善する補正用電圧を演算増幅回路１０に印加する。
Description
【０００１】
【発明の属する技術分野】本発明は電圧に比例した電流
を供給する電圧・電流変換回路に関するものであり、特
に、リニアリティ（直線性）を改善した電圧・電流変換
回路に関する。
を供給する電圧・電流変換回路に関するものであり、特
に、リニアリティ（直線性）を改善した電圧・電流変換
回路に関する。
【０００２】
【従来の技術】電圧・電流変換回路は種々の分野で利用
されている。そのような電圧・電流変換回路の用途の１
つとして、レーザダイオードのドライバ回路が知られて
いる。
されている。そのような電圧・電流変換回路の用途の１
つとして、レーザダイオードのドライバ回路が知られて
いる。
【０００３】図４はそのようなレーザダイオードのドラ
イバ回路に用いられる従来の電圧・電流変換回路の回路
図である。図４に図解した電圧・電流変換回路１は、演
算増幅回路１０と、第１のバイポーラトランジスタＱ１
と、この第１のバイポーラトランジスタＱ１のコレクタ
に接続されたカレントミラー型定電流源回路２０と、第
１のバイポーラトランジスタＱ１のエミッタに接続され
た第１の抵抗器Ｒ０と、第１のバイポーラトランジスタ
Ｑ１のエミッタと第１の抵抗器Ｒ０との接続点である第
１のノードＮ１における電圧を演算増幅回路１０の反転
（−）入力端子に負帰還する負帰還用信号線３０とを有
する。演算増幅回路１０の第１の入力端子としての非反
転（＋）入力端子には、変換の対象となる入力電圧Ｖi
が印加されている。
イバ回路に用いられる従来の電圧・電流変換回路の回路
図である。図４に図解した電圧・電流変換回路１は、演
算増幅回路１０と、第１のバイポーラトランジスタＱ１
と、この第１のバイポーラトランジスタＱ１のコレクタ
に接続されたカレントミラー型定電流源回路２０と、第
１のバイポーラトランジスタＱ１のエミッタに接続され
た第１の抵抗器Ｒ０と、第１のバイポーラトランジスタ
Ｑ１のエミッタと第１の抵抗器Ｒ０との接続点である第
１のノードＮ１における電圧を演算増幅回路１０の反転
（−）入力端子に負帰還する負帰還用信号線３０とを有
する。演算増幅回路１０の第１の入力端子としての非反
転（＋）入力端子には、変換の対象となる入力電圧Ｖi
が印加されている。
【０００４】演算増幅回路１０を用いた電圧・電流変換
回路の基本動作原理を述べる。演算増幅回路１０は、非
反転（＋）入力端子に印加された変換の対象となる入力
電圧Ｖi と、負帰還用信号線３０から演算増幅回路１０
の反転（−）入力端子に負帰還されるノードＮ１の電圧
Ｖ0 との電圧差ΔＶ＝Ｖi −Ｖ0 が０になるように演算
増幅回路１０の出力端子から第１のバイポーラトランジ
スタＱ１のベースにベース電流Ｉb を出力する。このベ
ース電流Ｉb に応じて第１のバイポーラトランジスタＱ
１のエミッタ電流Ｉe が第１の抵抗器Ｒ０に流れて、ノ
ードＮ１に電圧Ｖ0 を発生する。演算増幅回路１０の出
力端子から第１のバイポーラトランジスタＱ１を介して
抵抗器Ｒ０に流れる電流ＩF は下記式で示される。
回路の基本動作原理を述べる。演算増幅回路１０は、非
反転（＋）入力端子に印加された変換の対象となる入力
電圧Ｖi と、負帰還用信号線３０から演算増幅回路１０
の反転（−）入力端子に負帰還されるノードＮ１の電圧
Ｖ0 との電圧差ΔＶ＝Ｖi −Ｖ0 が０になるように演算
増幅回路１０の出力端子から第１のバイポーラトランジ
スタＱ１のベースにベース電流Ｉb を出力する。このベ
ース電流Ｉb に応じて第１のバイポーラトランジスタＱ
１のエミッタ電流Ｉe が第１の抵抗器Ｒ０に流れて、ノ
ードＮ１に電圧Ｖ0 を発生する。演算増幅回路１０の出
力端子から第１のバイポーラトランジスタＱ１を介して
抵抗器Ｒ０に流れる電流ＩF は下記式で示される。
【０００５】 ＩF ＝ Ｖi ／Ｒ0 ・・（１） ただし、ＩF は演算増幅回路１０の出力端子から抵抗器
Ｒ０に流れる電流であり、Ｖi は演算増幅回路１０に印
加される入力電圧であり、Ｒ0 は抵抗器Ｒ０の抵抗値で
ある。
Ｒ０に流れる電流であり、Ｖi は演算増幅回路１０に印
加される入力電圧であり、Ｒ0 は抵抗器Ｒ０の抵抗値で
ある。
【０００６】この例において、電流ＩF は、第１のバイ
ポーラトランジスタＱ１のエミッタから第１の抵抗器Ｒ
０に流れる電流ＩＲ0 （または第１のバイポーラトラン
ジスタＱ１のエミッタ電流Ｉe ）に等しい。すなわち、
ＩF ＝ＩＲ0 ＝Ｉe である。よって、下記式２が成立す
る。
ポーラトランジスタＱ１のエミッタから第１の抵抗器Ｒ
０に流れる電流ＩＲ0 （または第１のバイポーラトラン
ジスタＱ１のエミッタ電流Ｉe ）に等しい。すなわち、
ＩF ＝ＩＲ0 ＝Ｉe である。よって、下記式２が成立す
る。
【０００７】 ＩＲ0 ＝ Ｖi ／Ｒ0 ＝ Ｉb ＋ｈFE×Ｉb ＝ Ｉb （１＋ｈFE） ・・（２） ただし、ｈFEはトランジスタＱ１の電流増幅率である。
【０００８】第１のバイポーラトランジスタＱ１のコレ
クタに一定の電流（コレクタ電流Ｉ C ）を供給するカレ
ントミラー型定電流源回路２０は、カレントミラー型定
電流源回路の基本特性として、第１のバイポーラトラン
ジスタＱ１のコレクタに流す電流（これをコレクタ電流
という）ＩC と等しい出力電流Ｉout を、他方の出力端
子から出力する。この出力電流Ｉout が入力電圧Ｖi を
変換した電流となる。なお、コレクタ電流ＩC は、エミ
ッタ電流Ｉe と同様、ＩC ＝ ｈFE×Ｉb として規定さ
れる。すなわち、下記式で表される。
クタに一定の電流（コレクタ電流Ｉ C ）を供給するカレ
ントミラー型定電流源回路２０は、カレントミラー型定
電流源回路の基本特性として、第１のバイポーラトラン
ジスタＱ１のコレクタに流す電流（これをコレクタ電流
という）ＩC と等しい出力電流Ｉout を、他方の出力端
子から出力する。この出力電流Ｉout が入力電圧Ｖi を
変換した電流となる。なお、コレクタ電流ＩC は、エミ
ッタ電流Ｉe と同様、ＩC ＝ ｈFE×Ｉb として規定さ
れる。すなわち、下記式で表される。
【０００９】 Ｉout ＝ ＩC ＝ ｈFE×Ｉb ・・（３）
【００１０】式１〜３から下記式が得られる。
【００１１】 Ｉout ＝ （Ｖi ／Ｒ0 ）×（ｈFE／（１＋ｈFE）） ・・（４）
【００１２】このように、図４の電圧・電流変換回路に
よれば入力電圧Ｖi に比例した出力電流Ｉout が得られ
る。
よれば入力電圧Ｖi に比例した出力電流Ｉout が得られ
る。
【００１３】なお、出力電流Ｉout は式３から下記のご
とく規定できる。
とく規定できる。
【００１４】 Ｉout ＝ＩS （１＋Ｖce／ＶEA）ｅｘｐ（Ｖbe／Ｖth） ・・（５） ただしはＩS はトランジスタＱ１の接合飽和電流であ
り、ＶceはトランジスタＱ１のコレクタ・エミッタ間の
電圧であり、ＶEAはトランジスタＱ１のアーリー（Ｅａ
ｒｌｙ）電圧であり、ＶbeはトランジスタＱ１のベース
・エミッタ間の電圧であり、ＶthはトランジスタＱ１の
しきい値電圧Ｖthである。
り、ＶceはトランジスタＱ１のコレクタ・エミッタ間の
電圧であり、ＶEAはトランジスタＱ１のアーリー（Ｅａ
ｒｌｙ）電圧であり、ＶbeはトランジスタＱ１のベース
・エミッタ間の電圧であり、ＶthはトランジスタＱ１の
しきい値電圧Ｖthである。
【００１５】
【発明が解決しようとする課題】しかしながら、実験に
よれば、図４に図解した電圧・電流変換回路の電圧・電
流の直線性（リニアリティ）は、図２に示すように、曲
線ＣＶ３となり、理想的な直線性を示す曲線ＣＶ１の特
性とはならない。なお、曲線ＣＶ１は特性の低下（劣
化）のない、換言すれば、直線性が完全な、理想的な電
圧・電流変換回路の特性であり、入力電圧Ｖi と出力電
流Ｉout とが完全に比例し、直線性を示している。
よれば、図４に図解した電圧・電流変換回路の電圧・電
流の直線性（リニアリティ）は、図２に示すように、曲
線ＣＶ３となり、理想的な直線性を示す曲線ＣＶ１の特
性とはならない。なお、曲線ＣＶ１は特性の低下（劣
化）のない、換言すれば、直線性が完全な、理想的な電
圧・電流変換回路の特性であり、入力電圧Ｖi と出力電
流Ｉout とが完全に比例し、直線性を示している。
【００１６】電圧・電流変換回路の特性に直線性がない
場合、たとえば、そのような電圧・電流変換回路をレー
ザダイオードのドライバ回路に使用したとき、希望する
レーザの発光特性が得られないという問題に遭遇する。
上述した例示においては、特に、入力電圧Ｖi の増加に
伴う特性の劣化が大きい。したがって、図４の電圧・電
流変換回路をレーザダイオードのドライバ回路として使
用すると、高い電圧を印加したときのレーザの出力特性
が希望する値にならない。
場合、たとえば、そのような電圧・電流変換回路をレー
ザダイオードのドライバ回路に使用したとき、希望する
レーザの発光特性が得られないという問題に遭遇する。
上述した例示においては、特に、入力電圧Ｖi の増加に
伴う特性の劣化が大きい。したがって、図４の電圧・電
流変換回路をレーザダイオードのドライバ回路として使
用すると、高い電圧を印加したときのレーザの出力特性
が希望する値にならない。
【００１７】本発明の目的は、直線性に優れ、長時間安
定に動作可能な電圧・電流変換回路を提供することにあ
る。換言すれば、本発明は、電圧・電流変換回路の直線
性を向上することを目的とする。
定に動作可能な電圧・電流変換回路を提供することにあ
る。換言すれば、本発明は、電圧・電流変換回路の直線
性を向上することを目的とする。
【００１８】
【課題を解決するための手段】本願発明者が、図４を参
照して述べた電圧・電流変換回路の直線性の低下（また
は理想的な特性からのずれ、劣化）を考察したところ、
その原因が下記になることを見いだした。入力電圧Ｖi
が変化するとノードＮ１の電圧Ｖ0 も変化し、トランジ
スタＱ１のコレクタ・エミッタ電圧Ｖceが変化する。そ
の結果、式５から明らかなように、出力電流Ｉout がず
れて電圧・電流変換回路の直線性が低下する。すなわ
ち、トランジスタＱ１のコレクタ・エミッタ電圧Ｖceが
低下するとトランジスタＱ１の空乏層が広がる。特にバ
イポーラトランジスタＱ１はベース幅が狭いのでコレク
タ電流ＩC も減少する。カレントミラー型定電流源回路
２０からはコレクタ電流ＩC と同じ出力電流Ｉout が出
力されるから、コレクタ電流ＩC の低下にともなって出
力電流Ｉout が低下する。本願発明者は、上述したノー
ドＮ１における電圧Ｖ0 の低下を補正する電圧補正用回
路を付加して、電圧・電流変換回路の直線性を改善する
という構想のもとに本願発明を考案した。
照して述べた電圧・電流変換回路の直線性の低下（また
は理想的な特性からのずれ、劣化）を考察したところ、
その原因が下記になることを見いだした。入力電圧Ｖi
が変化するとノードＮ１の電圧Ｖ0 も変化し、トランジ
スタＱ１のコレクタ・エミッタ電圧Ｖceが変化する。そ
の結果、式５から明らかなように、出力電流Ｉout がず
れて電圧・電流変換回路の直線性が低下する。すなわ
ち、トランジスタＱ１のコレクタ・エミッタ電圧Ｖceが
低下するとトランジスタＱ１の空乏層が広がる。特にバ
イポーラトランジスタＱ１はベース幅が狭いのでコレク
タ電流ＩC も減少する。カレントミラー型定電流源回路
２０からはコレクタ電流ＩC と同じ出力電流Ｉout が出
力されるから、コレクタ電流ＩC の低下にともなって出
力電流Ｉout が低下する。本願発明者は、上述したノー
ドＮ１における電圧Ｖ0 の低下を補正する電圧補正用回
路を付加して、電圧・電流変換回路の直線性を改善する
という構想のもとに本願発明を考案した。
【００１９】したがって、本発明によれば、第１の電源
端子に接続されており、第１の電流供給端子に供給する
電流に応じた電流を第２の電流供給端子に供給する電流
源回路と、上記第１の電流供給端子と第１のノードとの
間に接続されている第１のトランジスタと、上記第１の
ノードと第２の電源端子との間に接続されている第１の
抵抗素子と、一方の入力端子に入力電圧が印加され、他
方の入力端子が上記第１のノードに接続されており、出
力端子が上記第１のトランジスタの制御端子に接続され
ている演算増幅回路と、上記第１のノードの電圧を補正
する補正回路とを有する電圧・電流変換回路が提供され
る。
端子に接続されており、第１の電流供給端子に供給する
電流に応じた電流を第２の電流供給端子に供給する電流
源回路と、上記第１の電流供給端子と第１のノードとの
間に接続されている第１のトランジスタと、上記第１の
ノードと第２の電源端子との間に接続されている第１の
抵抗素子と、一方の入力端子に入力電圧が印加され、他
方の入力端子が上記第１のノードに接続されており、出
力端子が上記第１のトランジスタの制御端子に接続され
ている演算増幅回路と、上記第１のノードの電圧を補正
する補正回路とを有する電圧・電流変換回路が提供され
る。
【００２０】特定的には、上記補正回路は、第３の電源
端子と第４の電源端子との間に直列に接続されている第
２のトランジスタ及び第２の抵抗素子と、上記第１のノ
ードと上記第４の電源端子との間に直列に接続されてい
る第３の抵抗素子及び第３のトランジスタとを含み、上
記第２のトランジスタの制御素子に基準電圧が印加され
ており、上記第３のトランジスタの制御端子が上記第２
のトランジスタと第２の抵抗素子との接続中点に接続さ
れている。
端子と第４の電源端子との間に直列に接続されている第
２のトランジスタ及び第２の抵抗素子と、上記第１のノ
ードと上記第４の電源端子との間に直列に接続されてい
る第３の抵抗素子及び第３のトランジスタとを含み、上
記第２のトランジスタの制御素子に基準電圧が印加され
ており、上記第３のトランジスタの制御端子が上記第２
のトランジスタと第２の抵抗素子との接続中点に接続さ
れている。
【００２１】好適には、上記基準電圧を上記入力電圧に
応じて制御する基準電圧制御回路を有する。
応じて制御する基準電圧制御回路を有する。
【００２２】更に、好適には、上記第１及び第３の電源
端子に電源電圧が印加されており、上記第２及び第４の
電源端子に接地電位が印加されており、上記電流源回路
は複数のトランジスタで構成されるカレントミラー型の
電流源回路であり、上記第１及び第２のトランジスタは
ＮＰＮ型のバイポーラトランジスタであり、上記第３の
トランジスタはＰＮＰ型のバイポーラトランジスタであ
り、上記一方の入力端子は非反転入力端子であり、上記
他方の入力端子は反転入力端子である。
端子に電源電圧が印加されており、上記第２及び第４の
電源端子に接地電位が印加されており、上記電流源回路
は複数のトランジスタで構成されるカレントミラー型の
電流源回路であり、上記第１及び第２のトランジスタは
ＮＰＮ型のバイポーラトランジスタであり、上記第３の
トランジスタはＰＮＰ型のバイポーラトランジスタであ
り、上記一方の入力端子は非反転入力端子であり、上記
他方の入力端子は反転入力端子である。
【００２３】
【発明の実施の形態】第１の実施の形態 本発明の電圧・電流変換回路の第１の実施の形態の電圧
・電流変換回路を図１を参照して述べる。図１に図解し
た電圧・電流変換回路は図３に図解した電圧・電流変換
回路と類似するが、図４に図解した回路に電圧補正用回
路４０が付加されている。
・電流変換回路を図１を参照して述べる。図１に図解し
た電圧・電流変換回路は図３に図解した電圧・電流変換
回路と類似するが、図４に図解した回路に電圧補正用回
路４０が付加されている。
【００２４】図１に図解した電圧・電流変換回路１Ａ
は、演算増幅回路１０と、電流変換用トランジスタとし
てのＮＰＮ型バイポーラトランジスタ（以下、第１のト
ランジスタと呼ぶ）Ｑ１と、この第１のバイポーラトラ
ンジスタＱ１のコレクタに接続されたカレントミラー型
定電流源回路２０と、第１のバイポーラトランジスタＱ
１のエミッタに接続された電流・電圧変換用抵抗器とし
ての第１の抵抗器（又は抵抗素子）Ｒ０と、第１のバイ
ポーラトランジスタＱ１のエミッタと第１の抵抗器Ｒ０
との接続点である第１のノードＮ１における電圧を演算
増幅回路１０の反転入力端子に入力する負帰還用信号線
３０と、電圧補正用回路４０を有する。演算増幅回路１
０の第１の入力端子としての非反転入力端子には、変換
の対象となる入力電圧Ｖi が印加されている。
は、演算増幅回路１０と、電流変換用トランジスタとし
てのＮＰＮ型バイポーラトランジスタ（以下、第１のト
ランジスタと呼ぶ）Ｑ１と、この第１のバイポーラトラ
ンジスタＱ１のコレクタに接続されたカレントミラー型
定電流源回路２０と、第１のバイポーラトランジスタＱ
１のエミッタに接続された電流・電圧変換用抵抗器とし
ての第１の抵抗器（又は抵抗素子）Ｒ０と、第１のバイ
ポーラトランジスタＱ１のエミッタと第１の抵抗器Ｒ０
との接続点である第１のノードＮ１における電圧を演算
増幅回路１０の反転入力端子に入力する負帰還用信号線
３０と、電圧補正用回路４０を有する。演算増幅回路１
０の第１の入力端子としての非反転入力端子には、変換
の対象となる入力電圧Ｖi が印加されている。
【００２５】カレントミラー型定電流源回路２０は、３
個のＰＮＰ型バイポーラトランジスタを用いた公知の回
路構成をしており、電源電圧源Ｖccから電圧を供給され
て、第１の出力端子から第１のバイポーラトランジスタ
Ｑ１のコレクタに一定の電流を供給するように、図解の
ごとく接続されている。カレントミラー型定電流源回路
２０の動作原理から、第１のバイポーラトランジスタＱ
１のコレクタに流れる電流（コレクタ電流ＩC ）と同じ
値の電流が出力電流Ｉout として出力される。
個のＰＮＰ型バイポーラトランジスタを用いた公知の回
路構成をしており、電源電圧源Ｖccから電圧を供給され
て、第１の出力端子から第１のバイポーラトランジスタ
Ｑ１のコレクタに一定の電流を供給するように、図解の
ごとく接続されている。カレントミラー型定電流源回路
２０の動作原理から、第１のバイポーラトランジスタＱ
１のコレクタに流れる電流（コレクタ電流ＩC ）と同じ
値の電流が出力電流Ｉout として出力される。
【００２６】図１に図解した電圧・電流変換回路１Ａ
は、基本的には、図４を参照して述べた電圧・電流変換
回路１と同様であるが、電圧補正用回路４０を付加した
ことが異なるので、下記の記述は特に、電圧補正用回路
４０を付加した内容に言及する。
は、基本的には、図４を参照して述べた電圧・電流変換
回路１と同様であるが、電圧補正用回路４０を付加した
ことが異なるので、下記の記述は特に、電圧補正用回路
４０を付加した内容に言及する。
【００２７】電圧補正用回路４０は、補正用基準電圧Ｖ
ref がベースに印加されたＮＰＮ型バイポーラトランジ
スタ（以下、第２のトランジスタという）Ｑ２と、第２
のトランジスタＱ２のエミッタに一端が接続された第２
の抵抗器Ｒ２と、第２のトランジスタＱ２のエミッタと
第２の抵抗器Ｒ２との接続点（ノードＮ２）にベースが
接続されたＰＮＰ型バイポーラトランジスタ（以下、第
３のトランジスタという）Ｑ３と、第３のトランジスタ
Ｑ３のエミッタに一端が接続され他端が演算増幅回路１
０の反転入力端子と負帰還用信号線３０との接続点（ノ
ードＮ３）に接続された第３の抵抗器Ｒ３とを有する。
第２のトランジスタＱ２のコレクタには電源電圧Ｖccが
印加され、第２の抵抗器Ｒ２の他端と第３のトランジス
タＱ３のコレクタが共通接続されて接地されている。
ref がベースに印加されたＮＰＮ型バイポーラトランジ
スタ（以下、第２のトランジスタという）Ｑ２と、第２
のトランジスタＱ２のエミッタに一端が接続された第２
の抵抗器Ｒ２と、第２のトランジスタＱ２のエミッタと
第２の抵抗器Ｒ２との接続点（ノードＮ２）にベースが
接続されたＰＮＰ型バイポーラトランジスタ（以下、第
３のトランジスタという）Ｑ３と、第３のトランジスタ
Ｑ３のエミッタに一端が接続され他端が演算増幅回路１
０の反転入力端子と負帰還用信号線３０との接続点（ノ
ードＮ３）に接続された第３の抵抗器Ｒ３とを有する。
第２のトランジスタＱ２のコレクタには電源電圧Ｖccが
印加され、第２の抵抗器Ｒ２の他端と第３のトランジス
タＱ３のコレクタが共通接続されて接地されている。
【００２８】電圧補正用回路４０の動作を述べる。電圧
補正用回路４０において、第２のトランジスタＱ２のベ
ースに補正用基準電圧Ｖref が印加されると第２のトラ
ンジスタＱ２の電流増幅率ｈFE（Ｑ２）に応じたエミッ
タ電流Ｉe （Ｑ２）が流れる。よって、第２の抵抗器Ｒ
２において電圧降下Ｖdrop（Ｒ2 ）＝Ｉe （Ｑ２）×Ｒ
2 （Ｒ2 は第２の抵抗器Ｒ２の抵抗値である）が発生す
る。この電圧降下Ｖdrop（Ｒ2 ）によるノードＮ２の電
圧が第３のトランジスタＱ３のベースに印加されて第３
のトランジスタＱ３には、第３のトランジスタＱ3 の電
流増幅率ｈFE（Ｑ３）に応じたエミッタ電流Ｉe （Ｑ
３）が第３の抵抗器Ｒ３に流れる。よって、第３の抵抗
器Ｒ３において電圧降下Ｖdrop（Ｒ3 ）＝Ｉe （Ｑ３）
×Ｒ3 （Ｒ3 は第３の抵抗器Ｒ３の抵抗値である）が発
生する。その結果、ノードＮ３から第３のトランジスタ
Ｑ３のエミッタに向かって電流ｉが流れる。
補正用回路４０において、第２のトランジスタＱ２のベ
ースに補正用基準電圧Ｖref が印加されると第２のトラ
ンジスタＱ２の電流増幅率ｈFE（Ｑ２）に応じたエミッ
タ電流Ｉe （Ｑ２）が流れる。よって、第２の抵抗器Ｒ
２において電圧降下Ｖdrop（Ｒ2 ）＝Ｉe （Ｑ２）×Ｒ
2 （Ｒ2 は第２の抵抗器Ｒ２の抵抗値である）が発生す
る。この電圧降下Ｖdrop（Ｒ2 ）によるノードＮ２の電
圧が第３のトランジスタＱ３のベースに印加されて第３
のトランジスタＱ３には、第３のトランジスタＱ3 の電
流増幅率ｈFE（Ｑ３）に応じたエミッタ電流Ｉe （Ｑ
３）が第３の抵抗器Ｒ３に流れる。よって、第３の抵抗
器Ｒ３において電圧降下Ｖdrop（Ｒ3 ）＝Ｉe （Ｑ３）
×Ｒ3 （Ｒ3 は第３の抵抗器Ｒ３の抵抗値である）が発
生する。その結果、ノードＮ３から第３のトランジスタ
Ｑ３のエミッタに向かって電流ｉが流れる。
【００２９】電流ｉの発生は、負帰還用信号線３０を介
して演算増幅回路１０の反転入力端子に負帰還されてい
たノードＮ１の電位Ｖ0 を電圧降下Ｖdrop（Ｒ3 ）＝Ｉ
e （Ｑ３）×Ｒ3 だけ低下させることを意味する。その
結果、図４を図解した述べた演算増幅回路１０の反転入
力端子への負帰還電圧Ｖ0 より低い電圧（Ｖ0 −Ｖdrop
（Ｒ3 ））が、図１の演算増幅回路１０の演算増幅回路
１０の反転入力端子へ負帰還される。その結果、演算増
幅回路１０における２つの入力電圧の差＝Ｖi −（Ｖ0
−Ｖdrop（Ｒ3 ））は、図４に図解した電圧差＝Ｖi −
Ｖ0 よりは大きくなり、図１における第１のバイポーラ
トランジスタＱ１のベース電流Ｉb は図４に図解した第
１のバイポーラトランジスタＱ１のベース電流Ｉb より
大きくなる。この第１のバイポーラトランジスタＱ１の
ベース電流Ｉb の増加は第１のバイポーラトランジスタ
Ｑ１のコレクタ電流Ｉ C の増加となる。その結果、カレ
ントミラー型定電流源回路２０の他方の出力端子から出
力される出力電流Ｉout も第１のバイポーラトランジス
タＱ１のコレクタ電流ＩC に増加にともなって増加す
る。その結果、図１の電圧・電流変換回路１Ａの出力電
流Ｉout は、図２の曲線ＣＶ３に図解した直線性の低下
が改善されて、理想的な特性曲線ＣＶ１に接近する。
して演算増幅回路１０の反転入力端子に負帰還されてい
たノードＮ１の電位Ｖ0 を電圧降下Ｖdrop（Ｒ3 ）＝Ｉ
e （Ｑ３）×Ｒ3 だけ低下させることを意味する。その
結果、図４を図解した述べた演算増幅回路１０の反転入
力端子への負帰還電圧Ｖ0 より低い電圧（Ｖ0 −Ｖdrop
（Ｒ3 ））が、図１の演算増幅回路１０の演算増幅回路
１０の反転入力端子へ負帰還される。その結果、演算増
幅回路１０における２つの入力電圧の差＝Ｖi −（Ｖ0
−Ｖdrop（Ｒ3 ））は、図４に図解した電圧差＝Ｖi −
Ｖ0 よりは大きくなり、図１における第１のバイポーラ
トランジスタＱ１のベース電流Ｉb は図４に図解した第
１のバイポーラトランジスタＱ１のベース電流Ｉb より
大きくなる。この第１のバイポーラトランジスタＱ１の
ベース電流Ｉb の増加は第１のバイポーラトランジスタ
Ｑ１のコレクタ電流Ｉ C の増加となる。その結果、カレ
ントミラー型定電流源回路２０の他方の出力端子から出
力される出力電流Ｉout も第１のバイポーラトランジス
タＱ１のコレクタ電流ＩC に増加にともなって増加す
る。その結果、図１の電圧・電流変換回路１Ａの出力電
流Ｉout は、図２の曲線ＣＶ３に図解した直線性の低下
が改善されて、理想的な特性曲線ＣＶ１に接近する。
【００３０】電圧補正用回路４０を付加した上述の動作
を除く電圧・電流変換回路１Ａの基本事項は、図４を参
照して述べた事項と同様である。すなわち、電圧補正用
回路４０を付加する前の、図４に図解した電圧・電流変
換回路１の動作原理は図１に図解した電圧・電流変換回
路１Ａにも適用されるから、図１に図解した電圧・電流
変換回路１Ａも基本的には、上述した式１〜５に基づい
て、演算増幅回路１０の非反転入力端子に印加される入
力電圧Ｖi に応じた出力電流Ｉout をカレントミラー型
定電流源回路２０の第２の出力端子から出力する。ただ
し、図１の電圧・電流変換回路１Ａにおいては、上述し
たように、電圧補正用回路４０を付加したことによる、
直線性の改善が図られている。
を除く電圧・電流変換回路１Ａの基本事項は、図４を参
照して述べた事項と同様である。すなわち、電圧補正用
回路４０を付加する前の、図４に図解した電圧・電流変
換回路１の動作原理は図１に図解した電圧・電流変換回
路１Ａにも適用されるから、図１に図解した電圧・電流
変換回路１Ａも基本的には、上述した式１〜５に基づい
て、演算増幅回路１０の非反転入力端子に印加される入
力電圧Ｖi に応じた出力電流Ｉout をカレントミラー型
定電流源回路２０の第２の出力端子から出力する。ただ
し、図１の電圧・電流変換回路１Ａにおいては、上述し
たように、電圧補正用回路４０を付加したことによる、
直線性の改善が図られている。
【００３１】実験例 図１の電圧・電流変換回路１Ａにおいて、第１の抵抗器
Ｒ０の抵抗値Ｒ0 ＝１５０Ω、第２の抵抗器Ｒ２の抵抗
値Ｒ2 ＝２０ＫΩ、第３の抵抗器Ｒ３の抵抗値Ｒ3 ＝４
００ＫΩ、電源電圧Ｖcc＝５Ｖ、補正用基準電圧Ｖref
＝１．５Ｖ（入力電圧Ｖi の範囲のほぼ中間値で固定）
とした場合のシミュレーション結果を図２の曲線ＣＶ２
に示す。本実施の形態に基づく実験値の曲線ＣＶ２は、
理想的な特性曲線ＣＶ１に接近しており、図４の電圧・
電流変換回路１の場合の特性曲線ＣＶ３に比較して、直
線性が相当改善されている。
Ｒ０の抵抗値Ｒ0 ＝１５０Ω、第２の抵抗器Ｒ２の抵抗
値Ｒ2 ＝２０ＫΩ、第３の抵抗器Ｒ３の抵抗値Ｒ3 ＝４
００ＫΩ、電源電圧Ｖcc＝５Ｖ、補正用基準電圧Ｖref
＝１．５Ｖ（入力電圧Ｖi の範囲のほぼ中間値で固定）
とした場合のシミュレーション結果を図２の曲線ＣＶ２
に示す。本実施の形態に基づく実験値の曲線ＣＶ２は、
理想的な特性曲線ＣＶ１に接近しており、図４の電圧・
電流変換回路１の場合の特性曲線ＣＶ３に比較して、直
線性が相当改善されている。
【００３２】図１の図解した電圧・電流変換回路１Ａを
集積回路として実現した場合、演算増幅回路１０、カレ
ントミラー型定電流源回路２０、電圧補正用回路４０の
第２のトランジスタＱ２および第３のトランジスタＱ３
はＩＣ回路内に収容されるが、第１の抵抗器Ｒ０と、第
２の抵抗器Ｒ２と、第３の抵抗器Ｒ３とは、ＩＣパッケ
ージの外部に設けることが望ましい。
集積回路として実現した場合、演算増幅回路１０、カレ
ントミラー型定電流源回路２０、電圧補正用回路４０の
第２のトランジスタＱ２および第３のトランジスタＱ３
はＩＣ回路内に収容されるが、第１の抵抗器Ｒ０と、第
２の抵抗器Ｒ２と、第３の抵抗器Ｒ３とは、ＩＣパッケ
ージの外部に設けることが望ましい。
【００３３】第２実施の形態 図３に本発明の第２の実施の形態の電圧・電流変換回路
１Ｂを図解する。電圧・電流変換回路１Ｂは、図１に図
解した電圧・電流変換回路１Ａに電圧補正用電圧発生回
路５０を付加したものである。電圧補正用電圧発生回路
５０は、演算増幅回路１０に印加される入力電圧Ｖi に
応じて、電圧補正用回路４０の第２のトランジスタＱ２
のベースに印加される補正用基準電圧Ｖref を変化させ
る回路である。
１Ｂを図解する。電圧・電流変換回路１Ｂは、図１に図
解した電圧・電流変換回路１Ａに電圧補正用電圧発生回
路５０を付加したものである。電圧補正用電圧発生回路
５０は、演算増幅回路１０に印加される入力電圧Ｖi に
応じて、電圧補正用回路４０の第２のトランジスタＱ２
のベースに印加される補正用基準電圧Ｖref を変化させ
る回路である。
【００３４】図１に図解した電圧・電流変換回路１Ａに
おいては、上記実験例の曲線ＣＶ２として例示したよう
に、補正用基準電圧Ｖref を１．５Ｖに固定したので、
補正用基準電圧Ｖref から離れるに従い、理想的な特性
曲線ＣＶ１からずれてくる。図２に図解した例で、入力
電圧Ｖi が補正用基準電圧Ｖref より低い領域では理想
的な特性からのずれは無視できる程度に小さく、入力電
圧Ｖi が補正用基準電圧Ｖref より相当高くなると理想
的な特性からのずれは大きくなる。電圧補正用電圧発生
回路５０は上述した補正用基準電圧Ｖref を固定したこ
とに起因する補正の限界を改善するため、入力電圧Ｖi
の大きさに応じて第２のトランジスタＱ２のベースに印
加する補正用基準電圧Ｖref を変化させる。
おいては、上記実験例の曲線ＣＶ２として例示したよう
に、補正用基準電圧Ｖref を１．５Ｖに固定したので、
補正用基準電圧Ｖref から離れるに従い、理想的な特性
曲線ＣＶ１からずれてくる。図２に図解した例で、入力
電圧Ｖi が補正用基準電圧Ｖref より低い領域では理想
的な特性からのずれは無視できる程度に小さく、入力電
圧Ｖi が補正用基準電圧Ｖref より相当高くなると理想
的な特性からのずれは大きくなる。電圧補正用電圧発生
回路５０は上述した補正用基準電圧Ｖref を固定したこ
とに起因する補正の限界を改善するため、入力電圧Ｖi
の大きさに応じて第２のトランジスタＱ２のベースに印
加する補正用基準電圧Ｖref を変化させる。
【００３５】本例においては、入力電圧Ｖi が低い領域
では理想的な特性曲線とのずれは少ないので、入力電圧
Ｖi が所定値、たとえば、１．５Ｖ以上のとき、入力電
圧Ｖi の増加に従い補正用基準電圧Ｖref を幾分高め
る。もちろん、入力電圧Ｖi の全範囲について補正を行
うこともできる。このように電圧補正用電圧発生回路５
０を設けることにより、図３の電圧・電流変換回路１Ｂ
は、図２の理想的な特性曲線ＣＶ１の特性に非常に接近
した直線性を有する電圧・電流変換を行うことができ
る。
では理想的な特性曲線とのずれは少ないので、入力電圧
Ｖi が所定値、たとえば、１．５Ｖ以上のとき、入力電
圧Ｖi の増加に従い補正用基準電圧Ｖref を幾分高め
る。もちろん、入力電圧Ｖi の全範囲について補正を行
うこともできる。このように電圧補正用電圧発生回路５
０を設けることにより、図３の電圧・電流変換回路１Ｂ
は、図２の理想的な特性曲線ＣＶ１の特性に非常に接近
した直線性を有する電圧・電流変換を行うことができ
る。
【００３６】本発明の電圧・電流変換回路の第２の実施
の形態によれば、図２の曲線ＣＶ１とほぼ同じ直線性の
電圧・電流変換特性を得ることができる。
の形態によれば、図２の曲線ＣＶ１とほぼ同じ直線性の
電圧・電流変換特性を得ることができる。
【００３７】本発明の電圧・電流変換回路の実施に際し
ては、上述した実施の形態として述べた回路構成に限ら
ず、種々の変形態様をとることができる。たとえば、第
１のバイポーラトランジスタＱ１、第２のトランジスタ
Ｑ２、第３のトランジスタＱ３の導電性を図解のものと
逆にすることもできる。たとえば、第１のトランジスタ
Ｑ１としてＮＰＮ型からＰＮＰ型に、第２のトランジス
タＱ２としてＮＰＮ型からＰＮＰ型に、第３のトランジ
スタＱ３としてＰＮＰ型からＮＰＮ型に変えることもで
きる。
ては、上述した実施の形態として述べた回路構成に限ら
ず、種々の変形態様をとることができる。たとえば、第
１のバイポーラトランジスタＱ１、第２のトランジスタ
Ｑ２、第３のトランジスタＱ３の導電性を図解のものと
逆にすることもできる。たとえば、第１のトランジスタ
Ｑ１としてＮＰＮ型からＰＮＰ型に、第２のトランジス
タＱ２としてＮＰＮ型からＰＮＰ型に、第３のトランジ
スタＱ３としてＰＮＰ型からＮＰＮ型に変えることもで
きる。
【００３８】図１、図３には、入力電圧Ｖi を演算増幅
回路１０の非反転入力端子に印加する例を述べたが、入
力電圧Ｖi を反転入力端子に印加し、負帰還用信号線３
０からの電圧を非反転入力端子に印加するようにしても
よい。
回路１０の非反転入力端子に印加する例を述べたが、入
力電圧Ｖi を反転入力端子に印加し、負帰還用信号線３
０からの電圧を非反転入力端子に印加するようにしても
よい。
【００３９】上述した例示は、本発明の電圧・電流変換
回路をレーザダイオードのドライバ回路に用いる場合に
ついて述べたが、本発明の電圧・電流変換回路はレーザ
ダイオードのドライバ回路への用途に限定されるわけで
はなく、種々の電圧・電流変換回路として使用できる。
回路をレーザダイオードのドライバ回路に用いる場合に
ついて述べたが、本発明の電圧・電流変換回路はレーザ
ダイオードのドライバ回路への用途に限定されるわけで
はなく、種々の電圧・電流変換回路として使用できる。
【００４０】
【発明の効果】本発明によれば、電圧補正用回路、さら
に望ましくは、電圧補正用電圧発生回路という簡単な回
路の付加で、電圧・電流変換回路の直線性を著しく向上
させることができた。
に望ましくは、電圧補正用電圧発生回路という簡単な回
路の付加で、電圧・電流変換回路の直線性を著しく向上
させることができた。
【図１】図１は本発明の電圧・電流変換回路の第１の実
施の形態の回路図である。
施の形態の回路図である。
【図２】図２は図１に図解した電圧・電流変換回路の特
性および従来の電圧・電流変換回路の特性を図示したグ
ラフである。
性および従来の電圧・電流変換回路の特性を図示したグ
ラフである。
【図３】図３は本発明の電圧・電流変換回路の第２の実
施の形態の回路図である。
施の形態の回路図である。
【図４】図４は背景技術としての電圧・電流変換回路の
回路図である。
回路図である。
１，１Ａ，１Ｂ・・電圧・電流変換回路 １０・・演算増幅回路 ２０・・カレントミラー型定電流源回路 ３０・・負帰還用信号線 ４０・・電圧補正用回路 Ｑ２〜Ｑ３・・第２〜第３のバイポーラトランジスタ Ｒ２〜Ｒ３・・第２〜第３の抵抗器 ５０・・電圧補正用電圧発生回路 Ｑ１・・第１のバイポーラトランジスタ Ｒ０・・第１の抵抗器（電流・電圧変換用抵抗器）
───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 5J090 AA03 CA21 FA01 GN01 HA08 HA25 KA00 KA01 KA09 KA11 MA13 MA21 SA00 TA02 5J091 AA03 CA21 FA01 HA08 HA25 KA00 KA01 KA09 KA11 MA13 MA21 SA00 TA02 UW08
Claims (4)
- 【請求項１】第１の電源端子に接続されており、第１の
電流供給端子に供給する電流に応じた電流を第２の電流
供給端子に供給する電流源回路と、 上記第１の電流供給端子と第１のノードとの間に接続さ
れている第１のトランジスタと、 上記第１のノードと第２の電源端子との間に接続されて
いる第１の抵抗素子と、 一方の入力端子に入力電圧が印加され、他方の入力端子
が上記第１のノードに接続されており、出力端子が上記
第１のトランジスタの制御端子に接続されている演算増
幅回路と、 上記第１のノードの電圧を補正する補正回路と、 を有する電圧・電流変換回路。 - 【請求項２】上記補正回路は、第３の電源端子と第４の
電源端子との間に直列に接続されている第２のトランジ
スタ及び第２の抵抗素子と、上記第１のノードと上記第
４の電源端子との間に直列に接続されている第３の抵抗
素子及び第３のトランジスタとを含み、上記第２のトラ
ンジスタの制御素子に基準電圧が印加されており、上記
第３のトランジスタの制御端子が上記第２のトランジス
タと第２の抵抗素子との接続中点に接続されている請求
項１に記載の電圧・電流変換回路。 - 【請求項３】上記基準電圧を上記入力電圧に応じて制御
する基準電圧制御回路を有する請求項２に記載の電圧・
電流変換回路。 - 【請求項４】上記第１及び第３の電源端子に電源電圧が
印加されており、上記第２及び第４の電源端子に接地電
位が印加されており、上記電流源回路は複数のトランジ
スタで構成されるカレントミラー型の電流源回路であ
り、上記第１及び第２のトランジスタはＮＰＮ型のバイ
ポーラトランジスタであり、上記第３のトランジスタは
ＰＮＰ型のバイポーラトランジスタであり、上記一方の
入力端子は非反転入力端子であり、上記他方の入力端子
は反転入力端子である請求項２又は請求項３に記載の電
圧・電流変換回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10306771A JP2000134045A (ja) | 1998-10-28 | 1998-10-28 | 電圧・電流変換回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10306771A JP2000134045A (ja) | 1998-10-28 | 1998-10-28 | 電圧・電流変換回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000134045A true JP2000134045A (ja) | 2000-05-12 |
Family
ID=17961094
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10306771A Withdrawn JP2000134045A (ja) | 1998-10-28 | 1998-10-28 | 電圧・電流変換回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2000134045A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002057534A (ja) * | 2000-08-09 | 2002-02-22 | Asahi Kasei Microsystems Kk | 増幅回路 |
| JP2006235767A (ja) * | 2005-02-23 | 2006-09-07 | Nec Corp | リミッタ付電流制御回路 |
| US7187891B2 (en) | 2004-04-28 | 2007-03-06 | Canon Kabushiki Kaisha | Developing apparatus including rotary member for accommodating variable combinations of developing sleeves and balance weights |
| US7420419B2 (en) | 2003-12-04 | 2008-09-02 | Nec Corporation | Variable gain voltage/current converter circuit having current compensation circuit for compensating for change in DC current flowing into active element for performing voltage/current conversion |
| CN103546106A (zh) * | 2013-10-21 | 2014-01-29 | 杜一敏 | 信号放大电路 |
-
1998
- 1998-10-28 JP JP10306771A patent/JP2000134045A/ja not_active Withdrawn
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002057534A (ja) * | 2000-08-09 | 2002-02-22 | Asahi Kasei Microsystems Kk | 増幅回路 |
| US7420419B2 (en) | 2003-12-04 | 2008-09-02 | Nec Corporation | Variable gain voltage/current converter circuit having current compensation circuit for compensating for change in DC current flowing into active element for performing voltage/current conversion |
| US7187891B2 (en) | 2004-04-28 | 2007-03-06 | Canon Kabushiki Kaisha | Developing apparatus including rotary member for accommodating variable combinations of developing sleeves and balance weights |
| JP2006235767A (ja) * | 2005-02-23 | 2006-09-07 | Nec Corp | リミッタ付電流制御回路 |
| CN103546106A (zh) * | 2013-10-21 | 2014-01-29 | 杜一敏 | 信号放大电路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH069326B2 (ja) | カレントミラー回路 | |
| US20070200546A1 (en) | Reference voltage generating circuit for generating low reference voltages | |
| JPH11122059A (ja) | 差動アンプ | |
| JP2000134045A (ja) | 電圧・電流変換回路 | |
| JPH1124769A (ja) | 定電流回路 | |
| JP3461276B2 (ja) | 電流供給回路およびバイアス電圧回路 | |
| JP4064799B2 (ja) | 定電圧発生回路 | |
| KR101258281B1 (ko) | 전압-전류 변환기 및 변환하기 위한 방법 | |
| JP3775488B2 (ja) | バイアス回路 | |
| JP5022318B2 (ja) | 演算増幅器 | |
| JPH05235661A (ja) | 定電流源回路 | |
| KR0173944B1 (ko) | 히스테리시스를 갖는 비교기 | |
| JP3423694B2 (ja) | トランジスタの動作点を安定化するための回路装置 | |
| JP2003298349A (ja) | 電圧制御型発振回路 | |
| CN220795713U (zh) | 一种基准电路及驱动芯片 | |
| JP3134343B2 (ja) | バンドギャップ基準電圧発生回路 | |
| JPH0720960A (ja) | 電流発生装置 | |
| JP4808047B2 (ja) | 電流源回路 | |
| JP3391293B2 (ja) | ｎ乗回路 | |
| JP3105716B2 (ja) | カレントミラー回路 | |
| KR0177997B1 (ko) | 히스테리시스의 크기를 제어할 수 있는 비교기 회로 | |
| JP2006074129A (ja) | 温度特性補正回路 | |
| KR0174890B1 (ko) | 전류원 회로 | |
| KR200255372Y1 (ko) | 셀프 스타트-업 전압 안정화 회로 | |
| JPH10335942A (ja) | 周波数変換回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20060110 |