[go: up one dir, main page]

JP2000124214A - 半導体装置の製造方法および半導体装置の製造装置 - Google Patents

半導体装置の製造方法および半導体装置の製造装置

Info

Publication number
JP2000124214A
JP2000124214A JP10293714A JP29371498A JP2000124214A JP 2000124214 A JP2000124214 A JP 2000124214A JP 10293714 A JP10293714 A JP 10293714A JP 29371498 A JP29371498 A JP 29371498A JP 2000124214 A JP2000124214 A JP 2000124214A
Authority
JP
Japan
Prior art keywords
oxide film
oxygen
semiconductor device
oxidation
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP10293714A
Other languages
English (en)
Inventor
Makoto Nagamine
真 長嶺
Hitoshi Ito
仁 伊藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP10293714A priority Critical patent/JP2000124214A/ja
Publication of JP2000124214A publication Critical patent/JP2000124214A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Formation Of Insulating Films (AREA)

Abstract

(57)【要約】 【課題】 今後の半導体装置に必要な信頼性を有するゲ
ート酸化膜を実現するための、簡便な半導体装置の製造
方法および半導体装置の製造装置を提供すること。 【解決手段】 半導体装置の製造方法は、所定の圧力下
で酸素活性種および水分子を含む雰囲気で半導体層の表
面を酸化することにより酸化膜を形成する工程を備え
た。また、半導体装置の製造装置は、酸素原子を有する
分子を含むガスのプラズマ放電部および表面に半導体層
を有する基板を酸素活性種雰囲気に晒す処理容器を有す
る半導体装置の製造装置において、前記プラズマ放電部
において生成された酸素活性種が基板に到達し、かつ前
記プラズマ放電部において生成されたイオンが直接前記
基板に到達しないようにした。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は半導体装置および半
導体装置の製造方法、特にシリコン酸化膜の形成方法に
特徴を有する半導体装置の製造装置および半導体装置の
製造方法に関する。
【0002】
【従来の技術】半導体デバイスの微細化の進展ととも
に、ゲート酸化膜に要求される絶縁破壊耐性および膜厚
の均一性のスペックはますます厳しくなっている。従来
より用いられてきた代表的なゲート酸化膜の形成方法と
して、乾燥酸素雰囲気中にシリコン基板を晒して加熱す
る乾燥酸化法や、水蒸気雰囲気中に基板を晒して加熱す
る湿式酸化法が知られている。これらの方法によって形
成される酸化膜(熱酸化膜、湿式酸化膜)の膜質は、酸
化膜形成温度、酸化温度、非酸化性ガス雰囲気での熱処
理(アニール)温度、アニール時間、昇降温速度のよう
な酸化プロセス条件によって変化することが知られてお
り、それらのプロセス条件の工夫によって酸化膜の絶縁
破壊耐性を向上させる試みが続けられている。しかし、
将来必要とされるような絶縁破壊耐性を満たす酸化膜は
得られていないのが現状である。
【0003】なお、湿式酸化膜は、熱酸化膜に対して、
絶縁破壊に至るまでの通過電子総量Qbdに優れている
が、定電流注入における電荷トラップ形成によるゲート
電圧シフト△Vgが大きく、酸化膜中に電荷トラップが
形成されやすいという難点がある。
【0004】新しいゲート酸化膜の形成方法として、酸
素プラズマ中の活性な酸素ラジカルを用いるラジカル酸
化法が検討されている。例えば、Taylor、Zha
ng、and Eccleston、Semicond
uctor Scienceand Technolo
gy誌第8巻1426〜1433ページ(1993年)
には、酸素ラジカルを用いて形成したシリコン酸化膜
(ラジカル酸化膜)について、熱酸化膜に近いC−V
(静電容量一電圧)特性を有することが報告されてい
る。しかし、従来の熱酸化膜を上回る絶縁破壊耐性を有
するラジカル酸化膜は報告されていない。
【0005】また、酸素プラズマをシリコンの酸化に用
いる際には、プラズマ中のイオンや光子によるシリコン
酸化膜の損傷(プラズマダメージ)が問題となる。特開
平5−182953には、基板のプラズマダメージ防止
のため、酸素プラズマと基板との間にシャッターを設け
る技術が開示されている。しかしこの方法では、基板上
に酸素ラジカルが均一に供給されないので、基板上での
膜厚の均一性が確保されない。
【0006】
【発明が解決しようとする課題】上記のように、乾燥酸
化、湿式酸化、あるいはラジカル酸化を用いた従来の半
導体形成技術では、半導体デバイスの微細化に伴ってゲ
ート酸化膜に要求される絶縁破壊耐性および膜厚の均一
性を満足できないという重大な欠点があった。本発明
は、今後の半導体装置に必要な信頼性を有するゲート酸
化膜を実現するための、簡便な半導体装置の製造方法お
よび半導体装置の製造装置を提供することを目的として
いる。具体的には、本発明は、長期的信頼性を確保でき
るゲート酸化膜を、簡便に実現することが可能な半導体
装置の製造方法および半導体装置の製造装置を提供する
ことを目的としている。
【0007】
【課題を解決するための手段】本発明は、上記の課題を
解決するために次のような手段を講じた。本発明の半導
体装置の製造方法は、所定の圧力下で酸素活性種および
水分子を含む雰囲気で半導体層の表面を酸化することに
より酸化膜を形成する工程を備えたことを特徴とする。
本発明の半導体装置の製造方法の好ましい実施態様は以
下の通りである。また、本製造方法は、半導体装置の製
造方法に係る発明として記載しているが、この製造方法
を実現する装置であっても良い。
【0008】(1)前記酸素活性種は、酸素原子を有す
る分子を含むガスのプラズマ雰囲気、そのガスへの光照
射、及びそのガスの金属或いは金属酸化物への接触のい
ずれかを用いて生成すること。なお、酸素原子を有する
分子を含むガスの金属或いは金属酸化物への接触は単に
そのガスを金属或いは金属酸化物に晒すことによって実
現できる。
【0009】(2)前記酸素活性種がオゾン分子である
こと。 (3)前記水分子が水素原子および酸素原子を有する分
子を含むガスを加熱して生成されること。
【0010】(4)前記水分子が水素原子を有する分子
を含むガスおよび酸素原子を有する分子を含むガスを混
合して生成されること。 (5)前記水分子が前記酸素活性種および水分子を含む
雰囲気に対して0.01%〜20%の濃度を有するこ
と。
【0011】(6)前記酸素活性種および水分子を含む
雰囲気の圧力が全体で10Torr以下であること。こ
の圧力は、特に、プラズマ雰囲気で酸素活性種を生成す
る場合に有効である。
【0012】本発明に係る半導体装置の製造方法によれ
ば、所定の圧力下で酸素ラジカルと水蒸気との混合雰囲
気中で半導体層表面を酸化しているので、ゲート酸化膜
の信頼性が向上する。
【0013】更に、本発明は、動作速度が速く、絶縁破
壊耐性に優れたゲート酸化膜を提供できるようになるの
で、製品の信頼性を向上させるとともに、酸化膜形成温
度を低温化することが可能になるという大きな効力を有
している。
【0014】本発明の半導体装置の製造装置は、酸素原
子を有する分子を含むガスのプラズマ放電部および表面
に半導体層を有する基板を酸素活性種雰囲気に晒す処理
容器を有する半導体装置の製造装置において、前記プラ
ズマ放電部において生成された中性の酸素活性種が基板
に到達し、かつ前記プラズマ放電部において生成された
イオンが直接前記基板に到達しないようにしたことを特
徴とする。本発明の半導体装置の製造装置の好ましい実
施態様は以下の通りである。また、本製造装置は、半導
体装置の製造装置に係る発明として記載しているが、こ
の製造装置を用いた手順によって半導体装置を製造する
方法であっても良い。
【0015】(1)前記プラズマ放電部のガス流の中心
線と前記処理容器内のガス流の中心線とが平行でないこ
と。 (2)前記放電部のガス流の中心線と前記処理容器内の
ガス流の中心線とがなす角度を、前記放電部から前記処
理容器方向に直進するガス分子が前記基板に衝突しない
角度以上に設定すること。
【0016】(3)前記処理容器の断面積が前記放電部
を有する容器の断面積より大きいこと。 本発明の半導体装置の製造装置によれば、プラズマによ
り酸素ラジカルを形成する際に、酸素ラジカルは基板に
到達するようにし、かつ、プラズマ中のイオンが酸化膜
形成基板に到達しないように設定している。そのため
に、例えば、酸素プラズマ流を曲げて(酸素ガスのプラ
ズマ放電部のガス流の中心線と半導体基板を酸化雰囲気
に晒す処理容器内のガス流の中心線とが平行でない構成
とする)プラズマ中のイオンを酸化膜形成基板に到達す
る前に除去しているので、基板表面の酸化膜のプラズマ
ダメージが防止されて、ゲート酸化膜の信頼性が向上す
る。
【0017】また、本製造装置によって生成された活性
な酸素ラジカルが酸化膜内の酸素原子欠損を修復し、か
つ酸化膜/シリコン基板(SiO2/Si(100))
界面においてシリコンの突起部を優先的に酸化すること
により、従来の乾燥酸化を上回る絶縁破壊耐性およびS
iO2/Si(100)界面平坦性を有するシリコン酸
化膜が形成される。
【0018】
【発明の実施の形態】以下、図面を参照しながら本発明
の実施の形態(実施形態)を説明する。 (第1の実施形態)図1は、本発明の第1の実施形態に
係わる半導体装置の製造方法により製造したEEPRO
Mのメモリセルの素子構造を示す工程断面図である。こ
のメモリセルは、ゲート電極間絶縁膜1032を除いて
ゲート電極1041および1042を短絡させると、nチ
ャネルMOSトランジスタの構造と等価である。図1に
おいて、101はp型シリコン基板を示しており、この
p型シリコン基板101の表面にトレンチ溝が形成され
ている。本実施形態では、このトレンチ溝をシリコン酸
化膜102により埋め込むことで、素子分離領域を形成
している。なお、LOCOS等により素子分離を行って
もよい。
【0019】シリコン酸化膜102により規定された素
子領域のシリコン基板101の表面には、ソース領域1
05およびドレイン領域106としての高濃度のn型不
純物拡散層が形成されている。また、P型シリコン基板
101上には、本発明を適用したゲート酸化膜1031
を介して、批素を含有したポリシリコン膜からなるフロ
ーティングゲート電極1041が形成されている。この
フローティングゲート電極1041上にはゲート電極間
絶縁膜1032を介してコントロールゲート電極1042
が形成されている。
【0020】基板全面にはシリコン酸化膜107が堆積
されており、このシリコン酸化膜107に開孔されたコ
ンタクトホールを介して、同一のAl膜等の導電膜をパ
ターニングして形成されたソース電極108、ゲート電
極配線109、ドレイン電極110が、それぞれ、ソー
ス領域105、コントロール電極1042、ドレイン領
域106に設けられている。
【0021】図2及び図3を参照して、本発明に係る半
導体装置の製造方法を説明する。図2および図3は、図
1のメモリセルの製造方法を示す工程断面図である。ま
ず、図2(a)に示すように、P型シリコン基板101
の表面にトレンチ溝120を形成した後、例えば、液相
CVD法等のCVD法を用いて、シリコン酸化膜102
によりトレンチ溝120の内部を埋め込み、素子分離を
行う。次に、図2(b)に示すように、P型シリコン基
板101を、例えば、900℃、5Torrの酸素ラジ
カル・水蒸気混合雰囲気中に、例えば、10分間晒し、
膜厚6nmのゲート酸化膜1031を形成する。なお、
酸素ラジカル・水蒸気混合雰囲気による酸化は、例え
ば、図4に示す装置を用いて行う。ここで、図4に示し
た装置は、酸素ラジカル・水蒸気混合雰囲気を用いなく
ても酸化を行なうことが可能であり、本実施形態におけ
る酸化には不要な構成も示されている。また、図4にお
いて、添字を除いて同じ数字の参照番号は同じ構成要素
を示している。
【0022】本実施形態では、酸化種源としてO2ガス
およびH2O蒸気を用いているが、上記装置は、NO2
20ガス、NOガス、H22蒸気を用いることができ
る構成になっている。
【0023】本実施形態において、H2O蒸気およびH2
2蒸気は、例えば、それらの液体を石英製の容器21
4に入れ、ヒーター215によって加熱して発生させ
る。なお、発生した蒸気の凝集防止のため、容器214
の出口から石英管201までの配管系を、ヒーター21
3によって加熱する。
【0024】また、酸素ラジカルO*は、例えば、酸素
(O2)ガスを、バルブ21149、マスフローコントロ
ーラ2127、バルブ2117、配管209、バルブ21
12、21113、21116、21118を通して、シリコ
ン基板101を設置した石英管201内に導入し、この
酸素ガスに対して放電電極202を用いてマイクロ波プ
ラズマを立てることにより形成している。ここで、酸素
ガス流量はマスフローコントローラ2127により制御
され、例えば792sccmとする。また、マイクロ波
の周波数および出力は、例えば、2.45GHz、20
0Wである。
【0025】H2O蒸気は、例えば、石英製の容器21
4をヒーター215によって60℃に加熱することによ
って発生する。発生したH2O蒸気はマスフローコント
ローラ2129によって流量を8sccmに制御され、
バルブ21123、21125、21126を経由して、石英
炉201内に導入されて、酸素ラジカル雰囲気に混入す
る。ここで、石英炉201内における水蒸気濃度は雰囲
気全体の1%としている。
【0026】また、石英管201内の圧力は、排気系に
より制御されて、所定の圧力とされ、例えば、5Tor
rとしている。また、好ましくは、精製工程として、酸
素ガスをガス精製器210に通すことによって、酸素ガ
スに微量に混入している不純物、例えば、二酸化炭素や
メタン等を取り除く。
【0027】シリコン基板101は、例えば、ヒーター
207により加熱する。酸化処理温度は、例えば、90
0℃とする。次に、図3(c)に示すように、フローテ
ィングゲート電極1041としての批素をドープしたポ
リシリコン膜を低圧CVD法を用いて650℃において
基板全面に堆積する。続いて、ゲート電極間絶縁膜10
2としての絶縁膜、コントロールゲート電極1042
しての導電膜を順次堆積した後に、これらの導電膜、絶
縁膜、ポリシリコン膜、ゲート酸化膜1031を反応性
イオンエッチング法を用いて連続的にエッチングするこ
とにより、所定形状のゲート電極部を形成する。
【0028】次に、図3(d)に示すように、加速電圧
40keV、ドーズ量2×1016cm-2の条件で、ゲー
ト電極部をマスクとして基板表面に枇素イオンを注入し
て、ソース領域105およびドレイン領域106を自己
整合的に形成する。
【0029】この後、図3(d)に示すように、低圧C
VD法を用いて、シリコン酸化膜107を基板全面に形
成する。次に、図3(e)に示すように、ソース領域1
05、ドレイン領域106およびコントロールゲート電
極1042に接続を取るためのコンタクトホールをシリ
コン酸化膜107に開孔する。
【0030】最終的に、図3(e)に示すように、基板
全面にAl膜を形成した後に、このAl膜をパターニン
グして、ソース電極108、ゲート電極配線109、ド
レイン電極110を形成する。
【0031】上記のような本実施形態の方法に従って製
造したEEPROMのメモリセルについて、ゲート酸化
膜の通過電荷Qbdを調べた結果を図5に示す。図5に
おいて、縦軸は、50%Qbdを示し、横軸は、酸化種
の種類を示す。ここで、50%Qbdは、全素子の50
%が絶縁破壊に至るQbdを表す。なお、図5におい
て、ラジカル酸化は詳細は後述する第2の実施形態に係
る半導体装置の製造装置で生成したラジカル酸化膜を示
している。このラジカル酸化膜は、酸素ラジカルをプラ
ズマで生成した際に、基板に対するプラズマダメージを
防止して生成されている。
【0032】図5より、本実施形態で形成された酸化膜
(O*+H2O)のQbdは、ラジカル酸化(O*)、湿
式酸化(H2O)、乾燥酸化(乾燥酸素)のいずれより
も大きく、絶縁破壊耐性の向上を示している。
【0033】ゲート酸化膜への定電流注入におけるゲー
ト電圧シフト△Vgを調べた結果を図6に示す。図6よ
り、本実施形態で形成された酸化膜(O*+H2O)の△
Vgは、ラジカル酸化(O*)、湿式酸化(H2O)、乾
燥酸化(乾燥酸素)のいずれよりも小さく、電荷を捕獲
しにくい良好な酸化膜であることを示している。
【0034】次に、ゲート酸化膜/シリコン基板におけ
る電子実効移動度を調べた結果を図7に示す。図7よ
り、本実施形態(O*+H2O)では、ラジカル酸化(O
*)と同様の良好なSiO2/Si界面平坦性を反映し
て、従来の湿式酸化(H2O)や乾燥酸化(乾燥酸素)
より高い移動度を示している。その結果、本実施形態に
よれば、素子の動作速度の高速化が可能となる。
【0035】図8は、酸化膜の50%Qbdの酸化温度
特性を示す図である。乾燥酸素を用いた熱酸化膜では、
酸化温度を下げるとQbdが急速に低下してしまうが、
ラジカル酸化では、Qbdの顕著な酸化温度依存性は見
られない。このことは、図9に示すように、ラジカル酸
化膜ではSiO2/Si界面荒れの酸化温度依存性が見
られないことと対応している。
【0036】図9は、酸化種の違いによるゲート酸化膜
とシリコン基板との界面の平坦性の違いを示す断面TE
M図である。図10は、酸化種の違いによるゲート酸化
膜とシリコン基板との界面の平坦性の違いを示すAFM
図である。
【0037】ラジカル酸化には、図9、図10に示すよ
うに、ゲート酸化膜とシリコン基板との界面を平坦化す
る効果がある。図11は、ラジカル酸化および乾燥酸化
によって形成される酸化膜厚の、酸化時間依存性であ
る。ラジカル酸化は乾燥酸化と異なり、酸化時間の増加
に伴う酸化膜厚の飽和傾向を示す。ラジカル酸化膜厚の
酸化時間依存性は対数関数でフィッティングされ、酸化
膜中におけるラジカルの失活を仮定したモデルにより説
明される。
【0038】ラジカルの失活の一形態として、酸化膜中
のO原子欠損の修復効果が考えられ、この効果は、図
5、図6、図8に示す酸化膜のQbdや△Vgの向上と
対応している。
【0039】本実施形態のように、所定の圧力下でラジ
カル酸化雰囲気にH2Oを共存させることにより、図8
に示したようなラジカル酸化による酸化温度低温化の効
果を享受し、ラジカル酸化膜よりさらに電気的信頼性に
優れた酸化膜を低温で実現できる。
【0040】乾燥酸素を用いた熱酸化膜では、酸化温度
を下げるとQbdが急速に低下してしまうが、ラジカル
酸化では、Qbdの顕著な酸化温度依存性は見られな
い。また、本実施形態(O*+H2O)では、900℃に
おけるQbdの向上が見られる。これらのことから、本
発明においては、所定の圧力下で、O*+H2O雰囲気を
用いると、ラジカル酸化による酸化温度低温化の効果を
享受し、ラジカル酸化膜よりさらに電気的信頼性に優れ
た酸化膜を、800℃以下の低温で実現できる。
【0041】酸素ラジカルO*および水分子H2Oによる
酸化膜の電気特性向上作用を、図12に示す。図12
(a)は、ラジカル酸化による酸化膜の電気特性向上作
用を示す。
【0042】活性な酸素ラジカルが、酸化膜(Si
2)中にあると、未反応のSi−Si結合、 Si・
不対電子、歪んだSi−O−Si結合のような、電荷捕
獲中心となり得る弱い部分を修復し、酸化膜を緻密化
し、酸化膜の絶縁破壊耐性を向上させる。また、SiO
2/Si界面において反応性の高いSi基板の凸部を優
先的に酸化し、SiO2/Si界面を平坦化し、この界
面の基板側における電子の移動度を増加させる。
【0043】図12(a)に示した、ラジカル酸化によ
る酸化膜の緻密化効果は、例えば、図13に示すよう
に、ラジカル酸化膜の密度が熱酸化膜(乾燥酸素)より
高いこと、また図14に示すように、ラジカル酸化膜が
熱酸化膜に対してゲート電極から基板へのホウ素突き抜
け耐性に優れていることに現れている。ラジカル酸化膜
のQbdが従来の湿式酸化膜より小さいのは、湿式酸化
膜では歪んだSi−O−Si結合がSi−O−Si+H
2O→2Si−OHによって安定化するのに対し、ラジ
カル酸化膜ではSi−O−Si+O*→2Si−O・と
なり、湿式酸化膜中のSi−OHより電荷を捕獲しやす
いSi−O・が酸化膜中に残るからであると考えられ
る。
【0044】本実施形態のように、上記の効果に加え、
ラジカル酸化雰囲気中に水分子を導入することにより、
ラジカル酸化膜のSiO2/Si界面平坦化効果と△V
g向上効果、および湿式酸化膜のQbd向上効果を兼ね
備えた、理想的なシリコン酸化膜を形成することができ
る。図12(b)は、H2Oを共存させたラジカル酸化
による効果を示している。
【0045】酸素ラジカルO*により、未反応のSi−
Si結合や…Si・不対電子を修復し、SiO2/Si
界面を平坦化する。一方、H2Oにより、歪んだSi−
O−Si結合を2Si−OHとして安定化する。また、
Si・+O*→ Si−O・となった後、これをさら
にH2Oによって Si−OHとする効果、あるいはO*
+H2O−2OHの反応により、SiO2中の欠陥のSi
−OHによる修復を促進する効果もある。
【0046】上記をまとめると、本実施形態により、以
下のような効果が得られる。まず、O*およびH2Oによ
って酸化膜が緻密化し、Qbdや△Vg特性が向上す
る。また、O*によってSiO2/Si界面が平坦化し、
この界面の基板側における電子の実効移動度が向上す
る。なお、本実施形態が従来と異なる点は、基本的には
酸化種の違いだけであるので、プロセス数が増加した
り、プロセスが複雑になるという問題はない。
【0047】酸化雰囲気中のH2Oの濃度は、酸化膜中
の欠陥をSi−OHによって充分に修復するため、0.
01%以上であることが好ましい。一方、H2Oが過剰
に酸化雰囲気中に存在すると、電荷捕獲中心になりやす
いSi−H結合や格子間H2O分子が酸化膜中に導入さ
れ、酸化膜の△Vg増大の原因となる。また、水素ラジ
カルH*による酸化膜のエッチングも進行してしまう。
従って、これらを防止するため、H2Oの濃度は20%
以下であることが好ましい。
【0048】なお、本実施形態で用いた水蒸気は、水の
加熱以外の方法で供給してもよい。例えば、水素原子お
よび酸素原子を有する分子を含むガスを加熱して形成し
てもよい。水素原子および酸素原子を有する水以外の分
子として、例えば、過酸化水素H22がある。
【0049】上記に述べたゲート酸化膜1031の形成
工程において、図4中の容器214に、水の代わりに過
酸化水素水を入れてもよい。この条件において、他の条
件は上記のゲート酸化膜形成工程と同様にしてシリコン
の酸化を行うと、温度900℃、酸化雰囲気圧力5To
rr中に、シリコン基板を例えば10分間晒すと、膜厚
6nmのゲート酸化膜1031が形成される。
【0050】また、水分子は、例えば、水素原子を有す
る分子を含むガスおよび酸素原子を有する分子を含むガ
スを反応させて生成してもよい。この場合には、例え
ば、上記に述べたゲート酸化膜1031の形成工程にお
いて、図4中の容器214から水蒸気を供給する代わり
に、マスフローコントローラ21215によって流量を1
6sccmに制御した水素ガスをバルブ21126経由で
導入し、またマスフローコントローラ21218によって
流量を8sccmに制御した酸素ガスをバルブ21116
経由で導入し、これらのガスの石英炉201入り口にお
ける燃焼反応によって水分子を生成して、実効流量8s
ccmの水蒸気を供給してもよい。この場合において、
他の条件は上記のゲート酸化膜形成工程と同様にしてシ
リコンの酸化を行うと、温度900℃、酸化雰囲気圧力
5Torr中に、シリコン基板を例えば10分間晒す
と、膜厚6nmのゲート酸化膜1031が形成される。
【0051】また、放電などによってガス分子を分解
し、酸素ラジカルを形成する原料ガスとして、酸素ガス
以外に、例えばN20、NO2、NO、H2O、H22
3のような、O原子を有するガスを用いてもよい。こ
れら、酸素ガス、水蒸気などの原料ガスは、純ガスを供
給してもよいし、酸化種の濃度や励起状態を制御するた
め、例えば、窒素ガスN2、アルゴンAr、ヘリウム、
ネオン、クリプトン、キセノンのような不活性ガスと混
合してもよい。
【0052】例えば、上記に述べたゲート酸化膜103
1の形成工程において、流量792sccmの酸素ガス
を供給する代わりに、図4中のマスフローコントローラ
2127によって流量を8sccmに制御した酸素ガ
ス、およびマスフローコントローラ2124によって流
量を784sccmに制御したアルゴンガスをバルブ2
1118経由で石英炉内に導入し、このガス流に対して電
極202を用いてマイクロ波プラズマを立ててもよい。
この場合において、他の条件は上記のゲート酸化膜形成
工程と同様にしてシリコンの酸化を行うと、温度900
℃、酸化雰囲気圧力5Torr中に、シリコン基板を例
えば5分間晒すと、膜厚6nmのゲート酸化膜1031
が形成される。
【0053】水蒸気を石英管内に導入するキャリアーガ
スとして、上記の不活性ガス以外に、酸素ラジカル発生
に用いる原料ガスを用いてもよい。例えば、図4中で、
酸素ラジカル発生に用いる酸素ガスは、マスフローコン
トローラ2127によって流量を750sccmに制御
し、放電電極202内に導入する。一方、水蒸気は、マ
スフローコントローラ21216、ヒーター215および
2129を用い、実効水蒸気流量8sccmを含む流量
50sccmの酸素ガスを、バルブ21126経由で石英
炉内に供給する。この場合に、他の条件は上記のゲート
酸化膜形成工程と同様にしてシリコンの酸化を行うと、
温度900℃、酸化雰囲気圧力5Torr中に、シリコ
ン基板を例えば10分間晒すと、膜厚6nmのゲート酸
化膜1031が形成される。
【0054】更に、水蒸気と他の酸化性ガス、例えば酸
素ガスとの混合ガスを放電させ、酸素ラジカルを発生さ
せてもよい。水蒸気のみを放電させると、シリコン表面
や酸化膜のエッチング作用を有するH*が形成され、ゲ
ート酸化膜が損傷を受けて好ましくないが、水蒸気と他
の酸化性ガスとを混合することにより、このH*が例え
ばOHのような酸化種に変換され、酸化膜の緻密化に寄
与する。
【0055】例えば、図4中で、マスフローコントロー
ラ21218、ヒーター215、および2129によつ
て、1%の水蒸気を含む流量800sccmの酸素ガス
流を制御し、バルブ21118経由で放電電極202内に
導入し、マイクロ波プラズマを立てる。この雰囲気中で
シリコンの酸化を行うと、温度900℃、酸化雰囲気圧
力5Torr、酸化時間3分間で、膜厚6nmのゲート
酸化膜1031が形成される。
【0056】酸素ラジカル発生法として、本実施形態で
述べたマイクロ波放電以外に、平行平板プラズマ、へリ
コンプラズマ、電子サイクロトロン共鳴プラズマ、ある
いはラジカルビーム源を用いてもよい。また、原料ガス
分子が分解するエネルギーを有する光を照射してもよ
い。
【0057】例えば、図4中の光源205から波長24
3nm以下の紫外光を照射し、基板101近傍の酸素ガ
ス分子を酸素ラジカルO*に分解する。例えば、酸化温
度900℃、圧力1Torrの、1%の水蒸気を含有す
る酸素ガスに対し、波長185nmの輝線を有する低圧
水銀ランプの光を光源205の位置から照射すると、例
えば酸化時間60分で、膜厚6nmのゲート酸化膜10
1が形成される。
【0058】なお、紫外光による酸化膜の損傷を防ぐた
め、光源を2O3の位置とし、基板の上流で酸化ガスを
光分解してもよい。例えば、酸化温度900℃、圧力1
Torrの、1%の水蒸気を含有する酸素ガスに対し、
波長185nmの輝線を有する出力50Wの低圧水銀ラ
ンプの光を光源2O3の位置から照射すると、例えば酸
化時間120分で、膜厚6nmのゲート酸化膜1031
が形成される。
【0059】酸素ラジカルとして、O(3P)より高い
励起状態であって反応性が高い酸素ラジカルを用いても
よい。例えば、酸化温度500℃、圧力1mTorr
の、1%の水蒸気を含有する酸素ガスに対し、波長14
6nm、照度50mW/cm2の輝線を有するエキシマ
ランプの光を光源205の位置から照射し、酸素ガスを
分解してO(1D)を形成すると、例えば酸化時間60
分で、膜厚4nmのゲート酸化膜1031が形成され
る。
【0060】また、酸素ラジカルを形成する手段とし
て、複数の光源、あるいは強度の高い光源を用い、原料
ガスの多光子励起を行ってもよい。酸化雰囲気中で水分
子と共存させる酸素活性種として、酸素ラジカルの代わ
りにオゾンO3を用いてもよい。オゾンは、例えば図4
の装置中で、酸素ガスをオゾナイザー208内に導入し
て形成する。例えば、バルブ21118から、オゾナイザ
ー208によって供給される、約7%のオゾンを有する
流量約800sccmの酸素ガスを石英炉201内に導
入する。また、バルブ21126から、流18sccmの
水蒸気を石英炉内に導入する。この条件において、例え
ば、基板温度900℃、雰囲気圧力5Torr、酸化時
間10分で、膜厚6nmのゲート酸化膜1031が形成
される。
【0061】酸素ラジカル形成方法として、原料ガス
を、触媒作用を有する固体表面に晒してもよい。例え
ば、白金や金のような金属の表面、あるいは酸化チタン
のような金属酸化物の表面がある。触媒の形状は、図4
中に示した線材のみならず、箔、網、粉末でもよく、ア
ルミナなど他の部材で担持してもよい。触媒221の加
熱には、触媒221を基板101に近づけてヒーター2
07を用いてもよいし、赤外線ランプ220による輻射
加熱でもよい。触媒に直接電流を流して抵抗加熱を行っ
てもよい。この場合において、例えば、概ね1%の水蒸
気を有する、圧力0.1Torrの酸素ガス中に、通電
加熱により700℃に加熱した白金線を設置し、この雰
囲気中に、概ね900℃に加熱したシリコン基板101
を概ね60分間晒したところ、膜厚4nmのゲート酸化
膜1031が形成される。
【0062】酸化ガスのプラズマを安定に立て、かつ放
電、紫外光、触媒反応などの方法により形成される酸素
ラジカルの周辺のガス分子との衝突による失活を防ぐた
め、雰囲気圧力は概ね10Torr以下が好ましい。
【0063】また、以上述べた、複数の酸素ラジカル形
成方法を組み合わせてもよい。 (第2の実施形態)次に本発明の第2の実施形態に係わ
るEEPROMのメモリセルの製造方法について説明す
る。
【0064】本実施形態の製造方法が第1の実施形態と
異なる点は、前半の製造方法中のゲート酸化膜1031
の形成方法にある。本実施形態は、プラズマダメージの
ない雰囲気で酸化を行うことを特徴とする。
【0065】まず、図2(a)に示したように、第1の
実施形態と同様に、P型シリコン基板101の表面にト
レンチ溝120を形成した後、例えば、液相CVD法等
のCVD法を用いて、シリコン酸化膜102によりトレ
ンチ溝120の内部を埋め込み、素子分離を行う。
【0066】次に、図2(b)に示したように、P型シ
リコン基板101を、例えば、900℃、5Torrの
酸素ラジカル雰囲気中に、例えば、10分間晒し、膜厚
6nmのゲート酸化膜1031を形成する。
【0067】本実施形態を適用した半導体装置の製造装
置の構成の一例を、図15に示す。図15において、例
えば、酸素ガスを1001の経路で導入し、放電電極2
02を用いて酸素ガスのプラズマを生成する。図15
(a)または(b)のように構成すると、プラズマガス
中のイオンは1002のように直進するので装置内壁に
衝突して失活し、中性の酸素ラジカルO(3P)(以
下、O*と記す)が主に基板に供給される。従って、プ
ラズマガス中のイオンが直接基板に到達することを防止
できる。すなわち、本実施形態では、シリコンの酸化が
プラズマダメージのない雰囲気で進行するので、電気的
信頼性に優れたシリコン酸化膜が形成される。
【0068】図15の装置を用いて形成されたシリコン
酸化膜について、MOSキャパシタのC−V測定から得
られる、Siミッドギャップにおける界面準位の測定結
果を、図16に示す。図15(c)の従来装置を用いて
形成されたシリコン酸化膜では、プラズマダメージを反
映して、6×1012cm-2eV-1の界面準位が得られて
いる。しかし、図15(a)および(b)の構成で形成
したシリコン酸化膜では、熱酸化膜と同様に、Term
an法による検出限界以下(<5×1012cm-2
-1)の界面準位となり、界面準位が少ない良好な酸化
膜が得られた。なお、酸素ラジカル雰囲気による酸化
は、例えば、図15(a)に示す装置を用いて行った。
また、図15(a)〜(e)は図4の構成の一部のみを
取り出して示した図であり、図4に示した配管類は簡略
化のため省略した。
【0069】実際の酸化では、例えば、流量800sc
cmの酸素(O2)ガス流1001に対し、周波数2.
45GHz、出力200Wのマイクロ波を立て、このリ
モートプラズマ雰囲気にシリコン基板を晒し、最終的
に、第1の実施形態で説明した図3(c)〜(e)の工
程と同様の工程を経て、EEPROMのメモリセルが得
られる。
【0070】図15(a)または(b)の装置構成を用
いたラジカル酸化では、反応性の高い酸素ラジカルを用
いているので、従来の乾燥酸化や湿式酸化に対して酸化
温度を低温化することができる。また、活性な酸素ラジ
カルが酸化膜内の酸素原子欠損を修復し、かつ酸化膜/
シリコン基板(SiO2/Si(100))界面におい
てシリコンの突起部を優先的に酸化することにより、従
来の乾燥酸化を上回る絶縁破壊耐性およびSiO2/S
i(100)界面平坦性を有するシリコン酸化膜が形成
される。
【0071】本実施形態によれば、例えば、酸素ガスの
プラズマ放電部のガス流の中心線と半導体基板を酸化雰
囲気に晒す処理容器内のガス流の中心線とが平行でない
構成の半導体装置の製造装置を用いることにより、すな
わち、プラズマガス中のイオンが直接基板に到達しない
ようにしたので、基板表面の酸化膜のプラズマダメージ
が防止される。なお、プラズマガス流を曲げる部分にお
いて、よどみが少ない状況でガスを流し、周辺のガス分
子との衝突回数が少ない状況でイオンを直進させ、かつ
中性の酸素ラジカルを高濃度でシリコン基板周辺に供給
するため、基板を酸化処理する容器の断面積が、放電部
の放電管の断面積より大きいことが好ましい。
【0072】本発明の半導体装置の製造装置と従来の半
導体装置の製造装置とで、基板表面の酸化膜厚の均一性
を比較した結果を図17に示す。図17(a)は、本発
明の一例である図15(a)の構成を用いて形成された
シリコン酸化膜の、膜厚の基板面内分布である。一方、
図17(b)は、従来例である図15(d)の構成を用
いた場合の、膜厚の面内分布を示している。
【0073】図17(b)に示すように、従来例では、
シャッター1003によって基板表面近傍の酸素ラジカ
ルの濃度が不均一になり、膜厚が面内でばらつく。これ
に対し、本発明を用いると基板表面に均一な濃度でラジ
カルが供給され、良好な基板面内均一性を有するシリコ
ン酸化膜が形成される。
【0074】図15(a)または(b)の構成を有する
製造装置を用い、プラズマダメージのない雰囲気でラジ
カル酸化を行うと、従来の熱酸化膜や湿式酸化膜を上回
る電気特性を有する酸化膜が形成されることは、上述し
たとおりである。例えば、上記した図5から図8を参照
すると以下のようなことがわかる。
【0075】図5において、ラジカル酸化膜及び乾燥酸
素で形成された熱酸化膜の通過電荷量Qbdを比較する
と、ラジカル酸化膜(O*)のQbdは、乾燥酸素で形
成された熱酸化膜より大きい。
【0076】また、図6における、酸化膜への定電流注
入におけるゲート電圧シフト△Vgについては、ラジカ
ル酸化膜(O*)は、湿式酸化膜(H2O)、熱酸化膜
(乾燥酸素)のいずれに対しても△Vgが小さく、酸化
膜中に電荷が捕獲されにくい良好な酸化膜であることを
示している。
【0077】図7において、酸化種によるゲート酸化膜
/シリコン基板での電子実効移動度の相違を比較する
と、ラジカル酸化(O*)では、従来の湿式酸化(H
2O)、乾燥酸化(乾燥酸素)のいずれに対しても高い
移動度を示し、素子の動作速度の高速化が可能となるこ
とがわかる。
【0078】図8における酸化膜の50%Qbdの酸化
温度依存性については、乾燥酸素を用いた熱酸化膜で
は、酸化温度を下げるとQbdが急速に低下してしまう
が、ラジカル酸化では、Qbdの顕著な酸化温度依存性
は見られない。
【0079】また、本発明によるラジカル酸化では、反
応性の高い酸素ラジカルを用いているので、従来の乾燥
酸化や湿式酸化に対して酸化温度を低温化することがで
きる。酸化温度を低温化した方が好ましい理由は次の通
りである。
【0080】酸化炉内への基板導入時に、炉内に巻き込
まれる酸素ガスや水分により基板表面に低温熱酸化膜が
形成されると、図8の乾燥酸素に見られるように、酸化
膜の絶縁破壊耐性は低下してしまう。これを防ぐために
は、低温熱酸化膜が形成される前に、低温で、より緻密
なラジカル酸化膜を形成しておくことが好ましい。従っ
て、酸化温度を低温化することが好ましい。
【0081】例えば、温度300℃、酸素ガス圧力5T
orr、放電出力200W、酸化時間10分で、膜厚1
nmの初期酸化膜をラジカル酸化で形成する。この後、
基板温度を窒素ガス中で900℃に昇温し、再び酸素ガ
ス圧力5Torr、放電出力200W、酸化時間8分の
ラジカル酸化を行い、膜厚6nmのラジカル酸化膜を形
成する。この酸化膜のQbdは、低温熱酸化膜が形成さ
れた基板表面を酸化して形成されたラジカル酸化膜に対
して、向上が見られた。
【0082】ラジカル酸化では、従来の湿式酸化や乾燥
酸化では得られない、原子レベルで平坦なSiO2/S
i界面が膜厚10nmで形成され、ラジカル酸化膜の界
面平坦性が湿式酸化膜や熱酸化膜より高いことを示して
いる。すなわち、図9と同様に、ラジカル酸化膜のSi
2/Si界面平坦性が湿式酸化膜や熱酸化膜より高い
ことを、膜厚10nmにおいて示している。
【0083】図18は、ゲート酸化膜とシリコン基板と
の界面荒れの酸化膜厚依存性を示す図である。ここで界
面荒れは、幅1Onmの範囲の断面TEM写真におけ
る、界面荒れの最高点と最低点との高さの差を表す。酸
化膜厚〜3nm以上において、ラジカル酸化膜のSiO
2/Si界面平坦性が湿式酸化膜や熱酸化膜より高いこ
とを示している。
【0084】このような良好な界面平坦性は、図7に示
したようにラジカル酸化膜のSiO2/Si界面の基板
側における電子の実効移動度が、湿式酸化膜や熱酸化膜
の界面に対して大きいことと対応している。
【0085】図19は、ゲート酸化膜とシリコン基板と
の界面荒れの酸化温度依存性を示す図である。乾燥酸素
では酸化温度の低下とともに界面荒れが大きくなってし
まうが、ラジカル酸化では界面荒れは酸化温度にはほと
んど依存しない。このことは、図8に述べた、ラジカル
酸化膜のQbdが酸化温度にほとんど依存しないという
結果と対応しており、ラジカル酸化による酸化温度の低
温化の有効性を示している。
【0086】酸素ラジカル酸化によって基板−酸化膜界
面の平坦性が高くなるのは、従来の熱酸化と異なり、活
性な酸素原子ラジカルが基板に供給されるためと考えら
れる(図12)。すなわち、熱酸化、ラジカル酸化と
も、界面平坦性が比較的低いときには、界面の基板側の
凸部(基板が酸化膜内に突き出た部分)が凹部(基板に
酸化膜が突き出た部分)より酸化膜表面(酸化雰囲気
側)に近いため、凸部に供給される酸化種濃度が高くな
り、界面平坦性の向上が進行する。界面の平坦性がある
程度高くなると、従来の熱酸化では、基板−酸化膜界面
における酸化種の反応性が高くないため、互いに原子間
距離の異なる基板と酸化膜との間の界面応力によって酸
化反応の進行が抑制され、界面平坦他の向上はある程度
のラフネスで飽和する。
【0087】これに対し、酸化雰囲気から酸素原子ラジ
カルが供給されると、活性な酸化種が基板−酸化膜界面
に到達し、界面応力による酸化反応の障壁を乗り越えて
酸化が界面の基板側の凸部で進行するため、原子レベル
で平坦になるまで界面平坦性が向上する。
【0088】本発明は、上記の第1および第2の実施形
態に限定されるものではない。シリコンの酸化工程で
は、例えば酸化温度、気体流量、雰囲気圧力、ガス混合
比、放電出力、励起光強度、励起光の波長などのプロセ
ス条件が異なっても、信頼性が従来より改善された絶縁
膜を得ることができる。
【0089】図4には、以上の多くの実施形態に対応す
る装置構成の例が示されているが、例えば酸化種として
酸素ガスを原料としたO*および水蒸気のみを用いる混
合など、図4に示される装置構成の一部のみを使用する
場合には、その部分のみの装置構成としてもよい。
【0090】また、基板加熱用ヒーター207は抵抗加
熱であるが、赤外線ランプによる輻射加熱を用いてもよ
い。図4中では基板101の表面がガス流に対して垂直
に設置されているが、ガス流に対して平行に設置しても
よい。プラズマ中のイオンや電子による酸化膜の損傷を
防ぐため、磁石204、206により、ガス流中のこれ
ら荷電粒子を曲げて石英炉201の炉壁に衝突させ、除
去してもよい。
【0091】また、酸化される下地として、シリコン基
板のみならず、例えばGaAs基板やInP基板でもよ
い。また基板でなく、SiやGaAsやInPなどの多
結晶層やアモルファス層、あるいはエピタキシャル成長
層でもよい。
【0092】上記の本発明の説明は、第1の実施形態と
第2の実施形態を別々に説明したが、それぞれ別に適用
して半導体装置を製造することもできるが、両者を組み
合わせることにより更に、高い効果が得られる。
【0093】なお、本発明は、半導体装置の製造方法と
しても実現可能であると共に、その方法を実現するよう
な半導体装置の製造装置としても実現可能なことはもち
ろんである。本発明は、上記の発明の実施の形態に限定
されるものではなく、本発明の要旨を変更しない範囲で
種々変形して実施できるのは勿論である。
【0094】
【発明の効果】本発明によれば次のような効果が得られ
る。まず、本発明に係る半導体装置の製造方法によれ
ば、所定の圧力下で酸素ラジカルと水蒸気との混合雰囲
気中で半導体層表面を酸化しているので、ゲート酸化膜
の信頼性が向上する。
【0095】更に、本発明は、動作速度が速く、絶縁破
壊耐性に優れたゲート酸化膜を提供できるようになるの
で、製品の信頼性を向上させるとともに、酸化膜形成温
度を低温化することが可能になるという大きな効力を有
している。
【0096】また、本発明の半導体装置の製造装置によ
れば、プラズマにより酸素ラジカルを形成する際に、酸
素ラジカルは基板に到達するようにし、かつ、プラズマ
中のイオンが酸化膜形成基板に到達しないように設定し
ている。そのために、例えば、酸素プラズマ流を曲げて
(酸素ガスのプラズマ放電部のガス流の中心線と半導体
基板を酸化雰囲気に晒す処理容器内のガス流の中心線と
が平行でない構成とする)プラズマ中のイオンを酸化膜
形成基板に到達する前に除去しているので、基板表面の
酸化膜のプラズマダメージが防止されて、ゲート酸化膜
の信頼性が向上する。
【0097】また、本製造装置によって生成された活性
な酸素ラジカルが酸化膜内の酸素原子欠損を修復し、か
つ酸化膜/シリコン基板(SiO2/Si(100))
界面においてシリコンの突起部を優先的に酸化すること
により、従来の乾燥酸化を上回る絶縁破壊耐性およびS
iO2/Si(100)界面平坦性を有するシリコン酸
化膜が形成される。
【図面の簡単な説明】
【図1】本発明の第1の実施形態に係わる半導体装置の
製造方法により製造したEEPROMのメモリセルの素
子構造を示す断面図。
【図2】図1のメモリセルの製造方法の前半を示す工程
断面図。
【図3】図1のメモリセルの製造方法の後半を示す工程
断面図。
【図4】ゲート酸化膜の形成に用いる酸化装置を示す横
式図。
【図5】酸化種の違いによる酸化膜のQbdの違いを示
す図。
【図6】酸化種の違いによる酸化膜のゲート電圧シフト
△Vgの違いを示す周。
【図7】酸化種の違いによるシリコン基板上に形成した
シリコン酸化膜の基板側界面における電子移動度の違い
を示す図。
【図8】酸化温度の違いによる酸化膜のQbdの違いを
示す図。
【図9】酸化種の違いによるゲート酸化膜とシリコン基
板との界面の平坦性の違いを示す断面TEM図。
【図10】酸化種の違いによるゲート酸化膜とシリコン
基板との界面の平坦性の違いを示すAFM図。
【図11】酸化種の違いによるゲート酸化膜厚の酸化時
間依存性の違いを示す図。
【図12】酸素ラジカルおよび水分子によるゲート酸化
膜の改質作用を模式的に示す図。
【図13】酸化種の違いによるゲート酸化膜の密度の違
いを示す図。
【図14】酸化種の違いによるゲート酸化膜のホウ素突
き抜け耐性の違いを示す図。
【図15】ゲート酸化膜の形成に用いる酸化装置を示す
模式図。
【図16】酸化装置によるゲート酸化膜の界面準位の違
いを示す図。
【図17】酸化装置による基板上での酸化膜厚の均一性
の違いを示す図。
【図18】ゲート酸化膜とシリコン基板との界面荒れの
酸化膜厚依存性を示す図。
【図19】ゲート酸化膜とシリコン基板との界面荒れの
酸化温度依存性を示す図。
【符号の説明】
101…P型シリコン基板 102…シリコン酸化膜(素子分離絶縁膜) 1031…ゲート酸化膜 1032…ゲート電極間絶縁膜 1041…第1のゲート電極(枇素ドープポリシリコン
膜) 1042…第2のゲート電極 105…ソース領域(n型不純物拡散層) 106…ドレイン領域(n型不純物拡散層) 107…シリコン酸化膜(眉間絶縁膜) 108…ソース電極 109…第2のゲート電極 110…ドレイン電極
───────────────────────────────────────────────────── フロントページの続き Fターム(参考) 5F045 AA16 AA20 AB32 AC11 AC12 AC15 AC16 AD13 AE21 AF03 AF12 BB02 BB07 BB16 DC55 EB02 EE18 EE20 EH18 EH19 5F058 BA20 BC02 BF55 BF60 BF72 BF73 BF80 BG02 BJ10

Claims (7)

    【特許請求の範囲】
  1. 【請求項1】 所定の圧力下で酸素活性種および水分子
    を含む雰囲気で半導体層の表面を酸化することにより酸
    化膜を形成する工程を備えたことを特徴とする半導体装
    置の製造方法。
  2. 【請求項2】 請求項1に記載の半導体装置の製造方法
    において、前記酸素活性種は、(1)酸素原子を有する
    分子を含むガスのプラズマ雰囲気、(2)そのガスへの
    光照射、及び(3)そのガスの金属或いは金属酸化物へ
    の接触のいずれかを用いて生成することを特徴とする半
    導体装置の製造方法。
  3. 【請求項3】 請求項1に記載の半導体装置の製造方法
    において、前記水分子が前記酸素活性種および水分子を
    含む雰囲気に対して0.01%〜20%の濃度を有する
    ことを特徴とする半導体装置の製造方法。
  4. 【請求項4】 請求項1に記載の半導体装置の製造方法
    において、前記酸素活性種および水分子を含む雰囲気の
    圧力が全体で10Torr以下であることを特徴とする
    半導体装置の製造方法。
  5. 【請求項5】 酸素原子を有する分子を含むガスのプラ
    ズマ放電部および表面に半導体層を有する基板を酸素活
    性種雰囲気に晒す処理容器を有する半導体装置の製造装
    置において、前記プラズマ放電部において生成された酸
    素活性種が基板に到達し、かつ前記プラズマ放電部にお
    いて生成されたイオンが直接前記基板に到達しないよう
    にしたことを特徴とする半導体装置の製造装置。
  6. 【請求項6】 請求項5の半導体装置の製造装置におい
    て、前記プラズマ放電部のガス流の中心線と前記処理容
    器内のガス流の中心線とが平行でないことを特徴とする
    半導体装置の製造装置。
  7. 【請求項7】 請求項5および請求項6のいずれかに記
    載の半導体装置の製造装置において、前記処理容器の断
    面積が前記放電部を有する容器の断面積より大きいこと
    を特徴とする半導体装置の製造装置。
JP10293714A 1998-10-15 1998-10-15 半導体装置の製造方法および半導体装置の製造装置 Pending JP2000124214A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP10293714A JP2000124214A (ja) 1998-10-15 1998-10-15 半導体装置の製造方法および半導体装置の製造装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10293714A JP2000124214A (ja) 1998-10-15 1998-10-15 半導体装置の製造方法および半導体装置の製造装置

Publications (1)

Publication Number Publication Date
JP2000124214A true JP2000124214A (ja) 2000-04-28

Family

ID=17798299

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10293714A Pending JP2000124214A (ja) 1998-10-15 1998-10-15 半導体装置の製造方法および半導体装置の製造装置

Country Status (1)

Country Link
JP (1) JP2000124214A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2002059956A1 (en) * 2001-01-25 2002-08-01 Tokyo Electron Limited Method of producing electronic device material
JP2016072351A (ja) * 2014-09-29 2016-05-09 国立研究開発法人物質・材料研究機構 シリコン表面パッシベーション方法及び表面パッシベーション処理されたシリコン

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2002059956A1 (en) * 2001-01-25 2002-08-01 Tokyo Electron Limited Method of producing electronic device material
US6897149B2 (en) 2001-01-25 2005-05-24 Tokyo Electron Limited Method of producing electronic device material
US7217659B2 (en) 2001-01-25 2007-05-15 Tokyo Electron Limited Process for producing materials for electronic device
CN100347832C (zh) * 2001-01-25 2007-11-07 东京毅力科创株式会社 电子器件材料的制造方法
JP2016072351A (ja) * 2014-09-29 2016-05-09 国立研究開発法人物質・材料研究機構 シリコン表面パッシベーション方法及び表面パッシベーション処理されたシリコン

Similar Documents

Publication Publication Date Title
US6287988B1 (en) Semiconductor device manufacturing method, semiconductor device manufacturing apparatus and semiconductor device
US6897149B2 (en) Method of producing electronic device material
US6090723A (en) Conditioning of dielectric materials
JP3937892B2 (ja) 薄膜形成方法および半導体装置の製造方法
US6303481B2 (en) Method for forming a gate insulating film for semiconductor devices
JP4987206B2 (ja) フラッシュメモリ素子の製造方法
US7645709B2 (en) Methods for low temperature oxidation of a semiconductor device
US7759598B2 (en) Substrate treating method and production method for semiconductor device
US9431237B2 (en) Post treatment methods for oxide layers on semiconductor devices
US6265327B1 (en) Method for forming an insulating film on semiconductor substrate surface and apparatus for carrying out the method
US7682990B2 (en) Method of manufacturing nonvolatile semiconductor memory device
US5861059A (en) Method for selective growth of silicon epitaxial film
JP3402881B2 (ja) 半導体装置の製造方法
US6723599B2 (en) Methods of forming capacitors and methods of forming capacitor dielectric layers
JPH11145131A (ja) 半導体装置の製造方法及び半導体製造装置、及び半導体装置
JP2001015504A (ja) 半導体装置の製造方法
JP4124675B2 (ja) シリコンウェハを低温酸化する方法およびその装置
JPH10107216A (ja) 結晶性酸化物誘電体薄膜と単結晶シリコン基体との複合構造体およびそれを用いた電子素子およびそれらの製造方法
JP2000124214A (ja) 半導体装置の製造方法および半導体装置の製造装置
JP2002517912A (ja) TiドープTa2O5層を形成する方法及び装置
JPH09162185A (ja) 半導体装置の製造方法
JPH08274090A (ja) 絶縁膜の形成方法
JP2003142482A (ja) 酸窒化膜の製造方法及び半導体装置の製造方法
Boyd et al. Low temperature Si oxidation with excimer lamp sources
JPH06112137A (ja) 半導体製造装置

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20040615