[go: up one dir, main page]

JP2000111939A - Liquid crystal display device - Google Patents

Liquid crystal display device

Info

Publication number
JP2000111939A
JP2000111939A JP21559799A JP21559799A JP2000111939A JP 2000111939 A JP2000111939 A JP 2000111939A JP 21559799 A JP21559799 A JP 21559799A JP 21559799 A JP21559799 A JP 21559799A JP 2000111939 A JP2000111939 A JP 2000111939A
Authority
JP
Japan
Prior art keywords
wiring pattern
electrode pad
liquid crystal
chip
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP21559799A
Other languages
Japanese (ja)
Inventor
Masahiro Yanagi
雅宏 柳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Priority to JP21559799A priority Critical patent/JP2000111939A/en
Publication of JP2000111939A publication Critical patent/JP2000111939A/en
Pending legal-status Critical Current

Links

Landscapes

  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a liquid crystal display device excellent in reliability, which is capable of always stably and electrically connecting each electrode pad of IC chip with a wiring pattern even on the unstable wiring pattern such as COF(chip on film) type. SOLUTION: Plural electrode pads 3 of a semiconductor chip 2 and plural wiring patterns 5 are each electrically connected by directly mounting IC chip 2 having plural electrode pads 3 having different areas on the wiring patterns 5, provided on a film substrate 4, which is electrically connected to a liquid crystal panel 1. In this structure, the widths of the wiring patterns 5 are formed according to the sizes(length of wiring patterns 5 which traverse the electrode pads 3) of the electrode pads 3 so that the contact area Sn(=Wn×Ln) of each wiring pattern 5 with each electrode pad 3 of the semiconductor chip 2 becomes equal.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は半導体チップが液晶
パネルを構成するガラスなどの基板上または液晶パネル
に直接またはヒートシールを介して接続されるフィルム
基板上の配線パターンに直接マウントされる、いわゆる
チップオンガラス(以下、COGという)、またはチッ
プオンフィルム(以下、COFという)タイプの液晶表
示素子に関する。さらに詳しくは、半導体チップの各電
極パッドと配線パターンとの接触圧力を一定にして半導
体チップの各電極パッドと配線パターンとの均一な電気
的接続が得られる液晶表示素子に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a so-called so-called semiconductor chip mounted directly on a wiring pattern on a substrate such as glass constituting a liquid crystal panel or on a film substrate connected to the liquid crystal panel directly or through heat sealing. The present invention relates to a chip-on-glass (hereinafter, referred to as COG) or chip-on-film (hereinafter, referred to as COF) type liquid crystal display device. More specifically, the present invention relates to a liquid crystal display element capable of obtaining a uniform electrical connection between each electrode pad of a semiconductor chip and a wiring pattern while keeping the contact pressure between each electrode pad of the semiconductor chip and a wiring pattern constant.

【0002】[0002]

【従来の技術】液晶表示素子は、たとえば2枚のガラス
基板のそれぞれに透明電極パターンが形成され、一定間
隔で対向させてその間に液晶材料を挟持することにより
液晶パネルが形成され、各セグメント電極(画素電極)
のそれぞれにデータ信号が入力されることにより、各セ
グメント電極ごとにオンオフが制御されて所望の表示を
することができる。この各セグメント電極へのデータ信
号の入力は、従来、各セグメント電極をそれぞれ回路基
板と接続して、回路基板に設けられる信号処理回路から
直接各セグメント電極へデータ信号が送られる構造にな
っている。
2. Description of the Related Art In a liquid crystal display element, for example, a transparent electrode pattern is formed on each of two glass substrates, and a liquid crystal panel is formed by opposing at a predetermined interval and sandwiching a liquid crystal material therebetween. (Pixel electrode)
By inputting a data signal to each of the electrodes, ON / OFF of each segment electrode is controlled, and a desired display can be performed. Conventionally, the input of the data signal to each segment electrode has a structure in which each segment electrode is connected to a circuit board and a data signal is directly sent to each segment electrode from a signal processing circuit provided on the circuit board. .

【0003】しかし、このセグメント電極の数が多いと
その接続配線が非常に多くなるため、最近ではガラス基
板上に直接信号処理用の半導体チップ(ICチップ)が
マウントされるCOGタイプが用いられたり、液晶パネ
ルに電気的に接続されるフィルム基板の配線パターン上
に直接ICチップがマウントされるCOFタイプが用い
られている。
However, if the number of the segment electrodes is large, the number of connection wirings becomes very large. Therefore, recently, a COG type in which a semiconductor chip (IC chip) for signal processing is directly mounted on a glass substrate has been used. A COF type in which an IC chip is directly mounted on a wiring pattern of a film substrate electrically connected to a liquid crystal panel is used.

【0004】このようなCOGタイプやCOFタイプの
ICチップと配線パターンとの電気的接続は、図6
(a)にICチップ2の一部と配線パターン5との接続
部の平面図が示されるように、配線パターン5の間隔A
が50〜100μm程度と非常に狭いため、図6(b)
に断面説明図が示されるように、フィルム基板4の配線
パターン5上に異方導電性接着剤6を塗布または貼付
し、ICチップ2を一定の圧力Fで押しつけて温度を上
昇させることにより硬化させる熱圧着法により接続され
る。この異方導電性接着剤6は、金属の導電粒子6aが
エポキシ樹脂などに混入されたもので、一定の圧力によ
り圧接されることにより、エポキシ樹脂が横の方向に押
し出され、ICチップ2の電極パッド3と配線パターン
5との間に導電粒子6aが挟まれることにより電極パッ
ド3と配線パターン5とが電気的に接続される。一方、
横方向はエポキシ樹脂により絶縁され導電粒子6aが圧
接される部分のみが電気的に接続される。
The electrical connection between such a COG type or COF type IC chip and a wiring pattern is shown in FIG.
As shown in a plan view of a connection portion between a part of the IC chip 2 and the wiring pattern 5 in FIG.
6B is very narrow, about 50 to 100 μm.
As shown in the cross-sectional explanatory view, an anisotropic conductive adhesive 6 is applied or affixed on the wiring pattern 5 of the film substrate 4, and the IC chip 2 is pressed at a constant pressure F to raise the temperature to cure. The connection is made by a thermocompression bonding method. The anisotropic conductive adhesive 6 is obtained by mixing metal conductive particles 6a into an epoxy resin or the like, and when pressed under a certain pressure, the epoxy resin is extruded in a horizontal direction, and the IC chip 2 Since the conductive particles 6a are sandwiched between the electrode pad 3 and the wiring pattern 5, the electrode pad 3 and the wiring pattern 5 are electrically connected. on the other hand,
In the horizontal direction, only the portion insulated by the epoxy resin and pressed against the conductive particles 6a is electrically connected.

【0005】一方、近年の液晶表示素子の小形化、高精
細化などに伴い、出力端子が増加し、配線パターン5と
接続するICチップ2の電極パッド3の数も多くなり、
ICチップ2のたとえば対向する両側に設けられる電極
パッド3の数が相違する場合などに、電極パッド3を一
定の間隔で一定の幅に設けることができず、電極パッド
3の面積が異なる傾向にある。たとえば、図6(a)
で、電極パッドCは幅が85μmであるのに対して、電
極パッドBは幅が47μmしかない。この場合、配線パ
ターン5の各配線の幅はどの電極パッド3をもカバーで
きる幅で一定に形成されているため、それぞれの電極パ
ッド3と配線パターン5の各配線との接触面積は、電極
パッドCの場合は85μm(幅)×85μm(長さ)で
あるのに対し、電極パッドBは47μm×85μmとな
り、その面積比が約9:5と大きく差が生じる。
On the other hand, with the recent miniaturization and high definition of liquid crystal display elements, the number of output terminals increases and the number of electrode pads 3 of the IC chip 2 connected to the wiring pattern 5 increases.
For example, when the number of electrode pads 3 provided on opposite sides of the IC chip 2 is different, the electrode pads 3 cannot be provided at a fixed interval and a fixed width, and the area of the electrode pads 3 tends to be different. is there. For example, FIG.
Thus, while the electrode pad C has a width of 85 μm, the electrode pad B has a width of only 47 μm. In this case, since the width of each wiring of the wiring pattern 5 is formed to be a width that can cover any of the electrode pads 3, the contact area between each electrode pad 3 and each wiring of the wiring pattern 5 is equal to the electrode pad. In the case of C, the size is 85 μm (width) × 85 μm (length), whereas the size of the electrode pad B is 47 μm × 85 μm, and the area ratio is about 9: 5, which is a large difference.

【0006】[0006]

【発明が解決しようとする課題】前述のように、ICチ
ップの電極パッドが複数個設けられる場合には、その電
極パッドの面積は一定にならず、面積の差が大きくなる
ことがある。一方、従来は配線パターンの各配線は電極
パッドを覆うように形成されている。そのため、ICチ
ップの電極パッドと配線パターンとの接触する面積が電
極パッドにより異なる場合が生じてくる。この電極パッ
ドと配線パターンとの接続は、前述のように導電粒子を
エポキシ樹脂などに混入させた異方導電性接着剤を用
い、一定の圧力を印加して熱圧着により接着させている
ため、その接触面積が異なると各電極パッドと接触する
導電粒子にかかる圧力が異なってくる。この圧力が異な
ると、圧力の弱い電極パッドでは導電粒子が充分に押し
潰されず、電気的接触が充分に得られない場合が生じ、
接触不良が発生しやすいという問題がある。この傾向は
とくにCOFタイプのような可撓性などの柔かいフィル
ム基板上にICチップをマウントする場合に顕著とな
る。
As described above, when a plurality of electrode pads of an IC chip are provided, the area of the electrode pads may not be constant and the difference between the areas may be large. On the other hand, conventionally, each wiring of the wiring pattern is formed so as to cover the electrode pad. Therefore, the contact area between the electrode pad of the IC chip and the wiring pattern may differ depending on the electrode pad. Since the connection between the electrode pad and the wiring pattern is made by using an anisotropic conductive adhesive in which conductive particles are mixed into an epoxy resin or the like as described above, and applying a certain pressure, the bonding is performed by thermocompression bonding. If the contact area is different, the pressure applied to the conductive particles in contact with each electrode pad will be different. If the pressure is different, the conductive particles may not be sufficiently crushed by the electrode pad having a weak pressure, and a sufficient electrical contact may not be obtained.
There is a problem that poor contact is likely to occur. This tendency is particularly remarkable when an IC chip is mounted on a flexible film substrate such as a COF-type flexible film substrate.

【0007】本発明は、このような問題を解決するため
になされたもので、COFタイプのように不安定な配線
パターン上にも常に安定にICチップの各電極パッドと
配線パターンとを電気的に接続することができる信頼性
の高い液晶表示素子を提供することを目的とする。
SUMMARY OF THE INVENTION The present invention has been made to solve such a problem, and always stably connects each electrode pad of an IC chip and a wiring pattern on an unstable wiring pattern such as a COF type. It is an object of the present invention to provide a highly reliable liquid crystal display element which can be connected to a liquid crystal display device.

【0008】[0008]

【課題を解決するための手段】本発明に係る液晶表示素
子は、電極パターンが形成された2枚の基板により液晶
層が挟持される液晶パネルの基板上の複数本の配線パタ
ーン上、または該液晶パネルに電気的に接続されるフィ
ルム基板上の複数本の配線パターン上に、面積が異なる
複数個の電極パッドを有する半導体チップが直接マウン
トされることにより、前記半導体チップの複数個の電極
パッドと前記複数本の配線パターンとがそれぞれ電気的
に接続される液晶表示素子であって、前記半導体チップ
のそれぞれの電極パッドと前記配線パターンとの接触面
積が等しくなるように前記電極パッドの面積に応じて前
記配線パターンが形成されている。
According to the present invention, there is provided a liquid crystal display device comprising: a plurality of wiring patterns on a liquid crystal panel substrate in which a liquid crystal layer is sandwiched by two substrates on which electrode patterns are formed; A semiconductor chip having a plurality of electrode pads having different areas is directly mounted on a plurality of wiring patterns on a film substrate electrically connected to a liquid crystal panel, so that a plurality of electrode pads of the semiconductor chip are provided. And the plurality of wiring patterns are electrically connected to each other, and the area of the electrode pads is adjusted so that the contact area between each electrode pad of the semiconductor chip and the wiring pattern is equal. The wiring pattern is formed accordingly.

【0009】ここに電極パッドとは、ICの電極を外部
配線と接続し得る部分を意味し、その電極パッドにバン
プが設けられているものなどを含む意味である。また、
フィルム基板とは、可撓性フィルムなどの絶縁性フィル
ム上に金属薄膜により配線パターンが形成されたものを
意味する。
The term "electrode pad" as used herein means a portion where an electrode of an IC can be connected to an external wiring, and includes an electrode pad provided with a bump. Also,
The film substrate means a substrate in which a wiring pattern is formed by a thin metal film on an insulating film such as a flexible film.

【0010】この構造にすることにより、ICチップの
電極パッドの面積が異なっていても、常に配線パターン
と電極パッドとの接触面積が等しくなり、異方導電性接
着剤により接続する場合でも常に各電極パッドに一定の
圧力が印加され、COFのような不安定なフィルム上に
ICチップをマウントする場合でも安定した接続が得ら
れ、信頼性の高い液晶表示素子が得られる。
With this structure, even if the area of the electrode pad of the IC chip is different, the contact area between the wiring pattern and the electrode pad is always the same. Even when a certain pressure is applied to the electrode pad and an IC chip is mounted on an unstable film such as COF, stable connection can be obtained, and a highly reliable liquid crystal display device can be obtained.

【0011】前記電気的に接続される電極パッドと配線
パターンとの組のそれぞれにおいて、前記電極パッドの
幅が前記電極パターンの幅より10μm以上大きくなる
ように前記配線パターンが形成されていることにより、
製造工程での位置ずれが生じても、電極パッドと配線パ
ターンとが重ならない部分が生じることがなく、常に一
定の接触面積になるため好ましい。また、望ましくは、
前記半導体チップは、前記電極パッド形成領域を除く領
域を絶縁膜で被覆されていることを特徴とする。これに
より、配線パターンとの短絡を防止することができる。
さらに、前記絶縁膜表面は、前記電極パッド表面よりも
高くなるように形成されていることを特徴とする。絶縁
膜を形成しておけば、電極パッドがバンプなしの場合に
も、配線パターンと電極パッドとの重なり部の面積が一
定となるように形成されているため、力が均一にかか
り、確実で信頼性御他界接続を達成することが可能とな
る。そしてバンプの形成工程も不要であり、工数の簡略
化を図ることが可能となる。前記配線パターンが、少な
くとも電極パッドとの接続部の近傍で、前記電極パッド
の一辺と直交するように形成することにより、確実に同
一面積となるようにすることが可能となる。
In each of the pair of the electrically connected electrode pad and the wiring pattern, the wiring pattern is formed such that the width of the electrode pad is at least 10 μm larger than the width of the electrode pattern. ,
Even if a positional shift occurs in the manufacturing process, a portion where the electrode pad and the wiring pattern do not overlap does not occur, and a constant contact area is always obtained, which is preferable. Also, preferably,
The semiconductor chip is characterized in that a region excluding the electrode pad forming region is covered with an insulating film. Thereby, a short circuit with the wiring pattern can be prevented.
Further, the surface of the insulating film is formed to be higher than the surface of the electrode pad. If an insulating film is formed, even if the electrode pad does not have a bump, since the area of the overlapping portion between the wiring pattern and the electrode pad is formed to be constant, the force is uniformly applied, and the reliability is ensured. It is possible to achieve reliability or other-world connection. Further, a bump forming step is not required, and the number of steps can be simplified. By forming the wiring pattern so as to be orthogonal to one side of the electrode pad at least in the vicinity of the connection portion with the electrode pad, it is possible to ensure the same area.

【0012】[0012]

【発明の実施の形態】つぎに、図面を参照しながら本発
明の液晶表示素子について説明をする。
Next, the liquid crystal display device of the present invention will be described with reference to the drawings.

【0013】本発明の液晶表示素子は、図1(a)にそ
の一実施形態の平面説明図が示されるように、電極パタ
ーン(図示されていない)が形成された2枚の基板1
1、12により液晶層が挟持されて液晶パネル1が形成
されている。その液晶パネル1を構成する基板上の複数
本の配線パターン上、または該液晶パネルに電気的に接
続される可撓性フィルムなどに配線パターンが形成され
たフィルム基板4上の複数本の配線パターン5上に、面
積が異なる複数個の電極パッド3を有する半導体チップ
(以下、ICチップという)2が直接マウントされる
(図1(a)ではフィルム基板4の裏側にICチップ2
がマウントされている)ことにより、半導体チップ2の
複数個の電極パッド3と複数本の配線パターン5とがそ
れぞれ電気的に接続されている。本発明では、図1
(b)にICチップ2の一部と配線パターン5との関係
図が模式的に示されるように、半導体チップ2のそれぞ
れの電極パッド3上に形成されたバンプ3bと配線パタ
ーン5との接触面積Sn(=Wn×Ln)が等しくなる
ようにバンプ3bの大きさ(バンプ3bを横断する配線
パターン5の長さ)に応じて配線パターン5の幅Wnが
形成されていることを特徴とする。
As shown in FIG. 1A, a liquid crystal display device of the present invention has two substrates 1 on which an electrode pattern (not shown) is formed as shown in a plan view of one embodiment.
A liquid crystal panel 1 is formed by sandwiching a liquid crystal layer between the liquid crystal panels 1 and 12. A plurality of wiring patterns on a substrate constituting the liquid crystal panel 1 or a plurality of wiring patterns on a film substrate 4 on which a wiring pattern is formed on a flexible film or the like electrically connected to the liquid crystal panel. A semiconductor chip (hereinafter, referred to as an IC chip) 2 having a plurality of electrode pads 3 having different areas is directly mounted on the IC chip 5 (FIG. 1A).
Are mounted), whereby the plurality of electrode pads 3 of the semiconductor chip 2 and the plurality of wiring patterns 5 are electrically connected to each other. In the present invention, FIG.
As shown schematically in (b), a relationship diagram between a part of the IC chip 2 and the wiring pattern 5, the contact between the bump 3 b formed on each electrode pad 3 of the semiconductor chip 2 and the wiring pattern 5 is shown. The width Wn of the wiring pattern 5 is formed according to the size of the bump 3b (the length of the wiring pattern 5 traversing the bump 3b) so that the area Sn (= Wn × Ln) becomes equal. .

【0014】液晶パネル1は通常の液晶パネルと同様の
構造で、たとえば図2にその一例の断面説明図が示され
るように構成されている。すなわち、絶縁性基板11、
12の一表面に電極パターン13、14がそれぞれ形成
されると共に、液晶分子を一定の方向に配向させる配向
膜15、16がさらに設けられている。2枚の絶縁性基
板1、2は図示しないスペーサにより一定の間隙を保持
しながら、前述の電極パターン13、14が対向するよ
うに、その周囲でシール剤17により貼着されて、その
間隙に液晶材料が注入されることにより液晶層18が2
枚の絶縁性基板11、12により挟持されている。さら
に、絶縁性基板11、12の外側にはそれぞれ偏光板1
9a、19bが設けられ、これらにより液晶パネル1が
形成されている。この対向する電極パターン13、14
に電圧が印加されることにより、その間の液晶分子の配
列方向が変化し、偏光板19a、19bの偏光軸の方向
と共に図示しないバックライトからの光の透過および不
透過が制御され、画素ごとにオンオフされて所望の表示
がなされる。
The liquid crystal panel 1 has a structure similar to that of a normal liquid crystal panel, and is constituted, for example, as shown in FIG. That is, the insulating substrate 11,
Electrode patterns 13 and 14 are formed on one surface of 12, respectively, and alignment films 15 and 16 for aligning liquid crystal molecules in a certain direction are further provided. The two insulating substrates 1 and 2 are adhered to each other by a sealing agent 17 around the electrode patterns 13 and 14 so as to oppose each other while maintaining a certain gap by a spacer (not shown). When the liquid crystal material is injected, the liquid crystal layer 18 becomes 2
It is sandwiched between the insulating substrates 11 and 12. Further, the polarizing plates 1 are provided outside the insulating substrates 11 and 12, respectively.
9a and 19b are provided, and the liquid crystal panel 1 is formed by these. The opposed electrode patterns 13 and 14
Is applied, the alignment direction of the liquid crystal molecules changes during that period, and the transmission and non-transmission of light from a backlight (not shown) are controlled together with the direction of the polarization axis of the polarizing plates 19a and 19b. It is turned on and off and a desired display is made.

【0015】また、ICチップ2は、入力されるデータ
信号を処理して各セグメント電極(画素電極)にオンオ
フの信号を印加して制御することにより、所望の表示を
することができるように、信号処理回路が形成されてお
り、その信号処理回路の各電極端子がICチップ2の一
面に電極パッド3として導出されている。この電極パッ
ド3の表面には所望の高さの突起部であるバンプ3bが
形成されており、このバンプ3bと、絶縁性基板上の配
線パターンとの接続がなされるようになっている。この
電極パッド3は、前述のように、1つの端面側に導出さ
れる電極パッド3の数や、電極パッド3のレイアウトの
関係などにより、図1(b)に模式的に示されるように
その幅Tnや長さLnが一定には形成されていない場合
がある。本発明では、このようにICチップ2の電極パ
ッドの大きさが一定でない場合のICチップ2の問題を
解決するものである。なお、電極パッド3は、ICチッ
プ2の一面に電極用金属が蒸着などにより設けられた状
態の場合もあるが、この例ではさらにその表面にバンプ
金属3bが形成されている。
The IC chip 2 processes an input data signal and applies an on / off signal to each segment electrode (pixel electrode) to control the segment electrode (pixel electrode) so that a desired display can be performed. A signal processing circuit is formed, and each electrode terminal of the signal processing circuit is led out on one surface of the IC chip 2 as an electrode pad 3. A bump 3b, which is a projection having a desired height, is formed on the surface of the electrode pad 3, and the bump 3b is connected to a wiring pattern on an insulating substrate. The electrode pads 3 are, as described above, schematically shown in FIG. 1B due to the number of electrode pads 3 led out to one end face side and the layout relationship of the electrode pads 3. The width Tn and the length Ln may not be formed to be constant. The present invention is to solve the problem of the IC chip 2 when the size of the electrode pad of the IC chip 2 is not constant. The electrode pad 3 may have a state in which an electrode metal is provided on one surface of the IC chip 2 by vapor deposition or the like. In this example, a bump metal 3b is further formed on the surface.

【0016】フィルム基板4は、たとえば図示しないヒ
ートシールを介して、または直接液晶パネル1の電極パ
ターンの端子を回路基板側に接続すると共に、回路基板
の配置の自由度をもたせるため、フレキシブル性を有す
るように絶縁性フィルムに細い銅薄膜などの導電性薄膜
からなる配線パターン5が形成されたものである。
The film substrate 4 has flexibility, for example, through a heat seal (not shown) or directly connecting the terminal of the electrode pattern of the liquid crystal panel 1 to the circuit board side, and has a degree of freedom of arrangement of the circuit board. In this case, a wiring pattern 5 made of a conductive thin film such as a thin copper thin film is formed on an insulating film.

【0017】配線パターン5は、フィルム基板4上に貼
合せ、蒸着などにより成膜された膜厚8−15μm程度
の銅薄膜などをエッチングによりパターニングすること
により形成されるが、本発明では、この配線パターン5
のそれぞれの配線を同じ幅で一様に形成するのではな
く、前述のICチップ2の電極パッド3の大きさに応じ
て電極パッド3との接触面積(図1(b)の斜線部)が
等しくなる(S1=S2=・・・=Sn)ように形成さ
れている。すなわち、マウントするICチップは予めわ
かっており、その電極パッド3及びその上に形成される
バンプ3bの大きさおよびピッチもわかっているため、
それぞれの電極パッド3及びその上に重ねて形成される
バンプ3bに応じてそのバンプ3bと接続される配線の
幅WnがWn×Ln=一定になるように定められ、パタ
ーニングすることにより形成されている。たとえば、I
Cチップの電極パッド(バンプ)の大きさは、80μm
×80μm、70×80、50×80の3種類で形成さ
れ、たとえば図1(b)のS1〜S3で示される各電極
パッド3が、L1=50μm(T1=80μm)、L2
=80μm(T2=50μm)、L3=70μm(T3
=80μm)で形成される場合、W1=64μm、W2
=40μm、W3=45.7μmで形成される。
The wiring pattern 5 is formed by bonding a copper thin film having a film thickness of about 8 to 15 μm or the like formed by vapor deposition or the like on the film substrate 4 by etching. Wiring pattern 5
Are not uniformly formed with the same width, but the contact area with the electrode pad 3 (the hatched portion in FIG. 1B) is changed according to the size of the electrode pad 3 of the IC chip 2 described above. It is formed so as to be equal (S1 = S2 =... = Sn). That is, the IC chip to be mounted is known in advance, and the size and pitch of the electrode pad 3 and the bump 3b formed thereon are also known.
The width Wn of the wiring connected to the bump 3b is determined so as to be Wn × Ln = constant according to each of the electrode pads 3 and the bump 3b formed on the electrode pad 3, and is formed by patterning. I have. For example, I
The size of the electrode pad (bump) of the C chip is 80 μm
.Times.80 .mu.m, 70.times.80, and 50.times.80. For example, each of the electrode pads 3 indicated by S1 to S3 in FIG. 1B has L1 = 50 .mu.m (T1 = 80 .mu.m), L2
= 80 μm (T2 = 50 μm), L3 = 70 μm (T3
= 80 μm), W1 = 64 μm, W2
= 40 μm and W3 = 45.7 μm.

【0018】この配線パターン5がICチップ2の電極
パッド3(バンプ3b)との接触面積が常に一定になる
ようにするためには、前述のようにその配線パターン5
の幅を定めてパターニングする必要があるが、さらに次
の条件を満たすようにパターニングすれば、製造上のバ
ラツキが生じても、より一層常に接触面積を一定にする
ことができる。
In order to make the contact area of the wiring pattern 5 with the electrode pad 3 (bump 3b) of the IC chip 2 always constant, as described above, the wiring pattern 5
It is necessary to perform patterning with a predetermined width, but if the patterning is further performed so as to satisfy the following conditions, the contact area can be kept constant even if manufacturing variations occur.

【0019】すなわち、まず第1に、配線パターン5が
ICチップ2の電極パッド3と交差する部分で、必ず電
極パッド3のパターンに対して垂直になるように形成さ
れることが好ましい。たとえば図3に示されるように電
極パッド3に対して斜めになるように配線パターン5が
形成されると、ICチップ2と配線パターン5との間で
相対的に位置ずれが生じ易くなる。このため、接触面積
が変化しやすく、一定面積でなくなる可能性が大きいか
らである。
That is, first, it is preferable that the wiring pattern 5 is formed so as to be always perpendicular to the pattern of the electrode pad 3 at a portion where the wiring pattern 5 intersects with the electrode pad 3 of the IC chip 2. For example, when the wiring pattern 5 is formed so as to be oblique to the electrode pad 3 as shown in FIG. 3, a relative displacement easily occurs between the IC chip 2 and the wiring pattern 5. For this reason, the contact area is likely to change, and it is highly likely that the contact area will not be constant.

【0020】さらに、配線パターン5の幅Wは、電極パ
ッドの幅より常に10μm程度は小さくなるように設定
することが好ましい。すなわち、電極パッド3の幅と配
線パターン5の各配線との差が一番小さいところでも1
0μmは確保できるように設定される。たとえば前述の
例で、W1+10≦T1、W2+10≦T2、W3+1
0≦T3の関係を満たすように設定される。このように
設定することにより、ICチップ2をボンディングする
ときに、多少の位置ずれが起り得る(たとえば±5〜8
μmの可能性がある)が、この程度の余裕をもたせるこ
とにより、ボンディングの際の位置ずれに対しても電極
パッド3と配線パターン5とが重ならない部分が生じる
ことがなくなり、常に設計通りに接触面積を等しくする
ことができるからである。
Further, the width W of the wiring pattern 5 is preferably set to be always smaller than the width of the electrode pad by about 10 μm. That is, even when the difference between the width of the electrode pad 3 and each wiring of the wiring pattern 5 is the smallest, 1
0 μm is set so that it can be secured. For example, in the above example, W1 + 10 ≦ T1, W2 + 10 ≦ T2, W3 + 1
It is set so as to satisfy the relationship of 0 ≦ T3. By setting in this manner, a slight displacement may occur when bonding the IC chip 2 (for example, ± 5 to 8).
However, by providing such a margin, there is no portion where the electrode pad 3 and the wiring pattern 5 do not overlap with each other even in the case of displacement during bonding. This is because the contact areas can be made equal.

【0021】このフィルム基板4の配線パターン5上へ
のICチップ2のマウントは、図1(c)にその一部の
断面説明図が示されるように、ICチップ2がボンディ
ングされるフィルム基板4の配線パターン5の周囲に導
電粒子6aがエポキシ樹脂などに混入された異方導電性
接着剤6を塗布または貼付し、ICチップ2をマウント
して一定の圧力FによりICチップ2を押しつけて加熱
することにより接着される。この際、電極パッド3と配
線パターン5との間は、エポキシ樹脂などは圧力により
横へ押し出され、導電粒子6aはその間に挟み込まれて
一部押し潰されるため、電極パッド3と配線パターン5
との間が充分に電気的に接続される。本発明では、この
電極パッド3と配線パターン5との間の面積がどの電極
パッド3においても等しいため、その間に挟みつけられ
る導電粒子6aの数がほぼ一定になり、どの導電粒子6
aにも一定の圧力が印加され、その潰される程度も一定
になる。
The mounting of the IC chip 2 on the wiring pattern 5 of the film substrate 4 is performed as shown in the partial cross-sectional view of FIG. An anisotropic conductive adhesive 6 in which conductive particles 6a are mixed in an epoxy resin or the like is applied or pasted around the wiring pattern 5, and the IC chip 2 is mounted, and the IC chip 2 is pressed with a constant pressure F and heated. It is adhered by doing. At this time, between the electrode pad 3 and the wiring pattern 5, epoxy resin or the like is extruded laterally by pressure, and the conductive particles 6 a are sandwiched therebetween and partially crushed.
Are electrically connected to each other. In the present invention, since the area between the electrode pad 3 and the wiring pattern 5 is the same in every electrode pad 3, the number of conductive particles 6a sandwiched therebetween is substantially constant, and
A constant pressure is also applied to a, and the degree of crushing is also constant.

【0022】本発明によれば、電極パッドと配線パター
ンとの接触面積が等しくなるように配線パターンの幅が
設定されているため、前述のようにICチップをボンデ
ィングするとき各電極パッドに印加される圧力が一定と
なり、電極パッドと配線パターンとの間に挟まれる導電
粒子に印加される圧力も一定となる。そのため、どの電
極パッドと配線パターンとの間の導電粒子も一定の圧力
により押し潰され、接触不良の電極パッドが生じること
がなく、歩留りが向上すると共に信頼性が大幅に向上す
る。
According to the present invention, since the width of the wiring pattern is set so that the contact area between the electrode pad and the wiring pattern is equal, when the IC chip is bonded as described above, the voltage is applied to each electrode pad. And the pressure applied to the conductive particles sandwiched between the electrode pad and the wiring pattern also becomes constant. Therefore, the conductive particles between any of the electrode pads and the wiring pattern are crushed by a certain pressure, so that poorly-contacted electrode pads are not generated, thereby improving the yield and greatly improving the reliability.

【0023】さらに、前述のように、配線パターンの各
配線が電極パッドと垂直になるように少なくとも電極パ
ッドの近傍で形成されることにより、両者の接触面積が
常に一定となり、ICチップが少々位置ずれをしても、
常に一定の接触面積が得られる。さらに、配線パターン
の幅が電極パッドの幅との差で一番小さいところでも1
0μm程度はあるように配線パターンが小さく形成され
ることにより、同様に位置ずれが生じても、配線パター
ンの一部が電極パッドからはみ出すことがなく、常に一
定の接触面積を保持することができる。
Further, as described above, since each wiring of the wiring pattern is formed at least in the vicinity of the electrode pad so as to be perpendicular to the electrode pad, the contact area between the two is always constant, and the IC chip is slightly positioned. Even if it shifts,
A constant contact area is always obtained. Further, even when the width of the wiring pattern is the smallest in difference with the width of the electrode pad,
Since the wiring pattern is formed small so as to have a thickness of about 0 μm, a part of the wiring pattern does not protrude from the electrode pad, and a constant contact area can be maintained at all times even if a positional shift similarly occurs. .

【0024】前述の例では、ICチップがフィルム基板
上に設けられる例であったが、フィルム基板上に設けら
れる場合は特にフィルムの弾力性が大きいため、圧力差
が生じると圧力の弱いところでの接触が一層弱くなりや
すいため、本発明の効果が大きいが、COGタイプのよ
うなガラス基板上にICチップをボンディングする場合
でも、同様に信頼性が向上する。なお、電極パッド3に
対してバンプ3bは同じ領域に形成したが、面積や形状
が同一でない場合は、バンプの大きさに対応して、配線
パターンを決定するようにする必要がある。次に、本発
明の第2の実施形態について説明する。この例では、図
4に示すようにバンプを形成することなく、電極パッド
23形成領域以外を膜厚ti=5μm程度のポリイミド膜
20で被覆し、膜厚tp=200-300nmの電極パッド23上
に直接異方性導電膜26を介してフィルム基板4上に形
成された膜厚te=配線パターン5と接続するようにし
たものである。ここでは異方性導電膜26には直径5μm
程度の導電粒子6aが用いられている。そして各電極パ
ッド23上にこの導電粒子6aが5個程度含まれるよう
に構成されている。このように、電極パッド23と配線
パターンとの接触面積が同一となるように配線パターン
を設計することにより、このように、電極パッドにバン
プを形成することなく、信頼性よく接続を行うことが可
能となる。なお、この例では、フィルム基板4上に形成
された配線パターンとの接続について説明したが、フィ
ルム基板に限定されるものではない。しかしながら、フ
ィルム基板を用いた場合、圧力差により良好な接続を行
うのが困難であるが、本発明の構成を用いることによ
り、容易に信頼性が高く安定した接続を達成することが
可能となる。また、配線パターンは、図5に示すよう
に、ICチップとの接続領域の近傍でのみ、電極パッド
と直交するように形成されていればよく、近傍で角度を
変えるようにしてもよい。
In the above-described example, the IC chip is provided on the film substrate. However, when the IC chip is provided on the film substrate, the elasticity of the film is particularly large. The effect of the present invention is great because the contact is apt to be weaker, but the reliability is similarly improved even when the IC chip is bonded on a glass substrate such as a COG type. Although the bumps 3b are formed in the same region with respect to the electrode pads 3, if the areas and shapes are not the same, it is necessary to determine the wiring pattern according to the size of the bumps. Next, a second embodiment of the present invention will be described. In this example, as shown in FIG. 4, without forming a bump, an area other than the area where the electrode pad 23 is formed is covered with a polyimide film 20 having a thickness t i of about 5 μm and an electrode pad having a thickness t p = 200-300 nm. The film thickness t e formed on the film substrate 4 directly on the film substrate 4 via the anisotropic conductive film 26 is connected to the wiring pattern 5. Here, the diameter of the anisotropic conductive film 26 is 5 μm.
About 6 conductive particles 6a are used. Then, each of the electrode pads 23 is configured so as to include about five conductive particles 6a. In this way, by designing the wiring pattern so that the contact area between the electrode pad 23 and the wiring pattern is the same, reliable connection can be performed without forming a bump on the electrode pad. It becomes possible. In this example, the connection with the wiring pattern formed on the film substrate 4 has been described, but the connection is not limited to the film substrate. However, when a film substrate is used, it is difficult to make a good connection due to a pressure difference, but by using the configuration of the present invention, it is possible to easily achieve a reliable and stable connection. . In addition, as shown in FIG. 5, the wiring pattern may be formed so as to be orthogonal to the electrode pad only in the vicinity of the connection region with the IC chip, and the angle may be changed in the vicinity.

【0025】[0025]

【発明の効果】本発明によれば、ICチップを直接配線
パターン上にボンディングする場合に、ICチップの電
極パッドの大きさが異なる場合でも常に一定の圧力でボ
ンディングすることができ、各電極パッドの電気的接続
の歩留りおよび信頼性が大幅に向上する。その結果、I
Cチップをボンディングする場合のICチップに印加す
る圧力のマージンを大きくすることができ、ボンディン
グ工程の設備を安価にすることもできると共に、液晶表
示素子の信頼性も大幅に向上する。
According to the present invention, when an IC chip is directly bonded on a wiring pattern, the bonding can be always performed at a constant pressure even when the size of the electrode pad of the IC chip is different. Greatly improve the yield and reliability of the electrical connections. As a result, I
The margin of the pressure applied to the IC chip when bonding the C chip can be increased, the equipment for the bonding step can be inexpensive, and the reliability of the liquid crystal display element can be greatly improved.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の液晶表示素子の一実施形態の電極パッ
ド部およびICチップのボンディング部の説明図であ
る。
FIG. 1 is an explanatory diagram of an electrode pad portion and a bonding portion of an IC chip of one embodiment of a liquid crystal display element of the present invention.

【図2】図1の液晶パネルの一例の断面説明図である。FIG. 2 is an explanatory sectional view of an example of the liquid crystal panel of FIG. 1;

【図3】電極パッドと配線パターンとの関係の好ましく
ない形状の例を示す図である。
FIG. 3 is a diagram showing an example of an unfavorable shape of a relationship between an electrode pad and a wiring pattern.

【図4】本発明の第2の実施形態の断面説明図である。FIG. 4 is an explanatory sectional view of a second embodiment of the present invention.

【図5】電極パッドと配線パターンとの関係の好ましい
形状の例を示す図である。
FIG. 5 is a diagram showing an example of a preferable shape of a relationship between an electrode pad and a wiring pattern.

【図6】従来の液晶表示素子のICチップのボンディン
グ部の説明図である。
FIG. 6 is an explanatory diagram of a bonding portion of an IC chip of a conventional liquid crystal display element.

【符号の説明】[Explanation of symbols]

1 液晶パネル 2 ICチップ 3 電極パッド 4 フィルム基板 5 配線パターン Reference Signs List 1 liquid crystal panel 2 IC chip 3 electrode pad 4 film substrate 5 wiring pattern

Claims (6)

【特許請求の範囲】[Claims] 【請求項1】 電極パターンが形成された2枚の基板に
より液晶層が挟持される液晶パネルの基板上の複数本の
配線パターン上、あるいは該液晶パネルに電気的に接続
されるフィルム基板上の複数本の配線パターン上に、面
積が異なる複数個の電極パッドを有する半導体チップが
直接マウントされることにより、前記半導体チップの複
数個の電極パッドと前記複数本の配線パターンとがそれ
ぞれ電気的に接続される液晶表示素子であって、前記半
導体チップのそれぞれの電極パッドと前記配線パターン
との接触面積が等しくなるように前記電極パッドの面積
に応じて前記配線パターンが形成されてなる液晶表示素
子。
1. A liquid crystal panel having a liquid crystal layer sandwiched between two substrates having electrode patterns formed thereon, on a plurality of wiring patterns on a substrate of the liquid crystal panel, or on a film substrate electrically connected to the liquid crystal panel. By directly mounting a semiconductor chip having a plurality of electrode pads having different areas on a plurality of wiring patterns, the plurality of electrode pads of the semiconductor chip and the plurality of wiring patterns are electrically connected to each other. A liquid crystal display element to be connected, wherein the wiring pattern is formed according to the area of the electrode pad so that the contact area between each electrode pad of the semiconductor chip and the wiring pattern is equal. .
【請求項2】 前記電気的に接続される電極パッドと配
線パターンとの組のそれぞれにおいて、前記電極パッド
の幅が前記配線パターンの幅より10μm以上大きくな
るように前記配線パターンが形成されてなる請求項1記
載の液晶表示素子。
2. The wiring pattern is formed such that the width of the electrode pad is at least 10 μm larger than the width of the wiring pattern in each set of the electrically connected electrode pad and the wiring pattern. The liquid crystal display device according to claim 1.
【請求項3】 前記電極パッド上にバンプが形成されて
おり、前記バンプと前記配線パターンとが接合されてい
ることを特徴とする請求項1記載の液晶表示素子。
3. The liquid crystal display device according to claim 1, wherein a bump is formed on the electrode pad, and the bump and the wiring pattern are joined.
【請求項4】 前記半導体チップは、前記電極パッド形
成領域を除く領域を絶縁膜で被覆されていることを特徴
とする請求項1記載の液晶表示素子。
4. The liquid crystal display device according to claim 1, wherein a region of the semiconductor chip other than the electrode pad forming region is covered with an insulating film.
【請求項5】 前記絶縁膜表面は、前記電極パッド表面
よりも高くなるように形成されていることを特徴とする
請求項4記載の液晶表示素子。
5. The liquid crystal display device according to claim 4, wherein the surface of the insulating film is formed to be higher than the surface of the electrode pad.
【請求項6】 前記配線パターンは、少なくとも電極パ
ッドとの接続部の近傍で、前記電極パッドの一辺と直交
するように形成されてなることを特徴とする請求項1記
載の液晶表示素子。
6. The liquid crystal display device according to claim 1, wherein the wiring pattern is formed so as to be orthogonal to one side of the electrode pad at least near a connection portion with the electrode pad.
JP21559799A 1998-08-03 1999-07-29 Liquid crystal display device Pending JP2000111939A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP21559799A JP2000111939A (en) 1998-08-03 1999-07-29 Liquid crystal display device

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP10-219392 1998-08-03
JP21939298 1998-08-03
JP21559799A JP2000111939A (en) 1998-08-03 1999-07-29 Liquid crystal display device

Publications (1)

Publication Number Publication Date
JP2000111939A true JP2000111939A (en) 2000-04-21

Family

ID=26520955

Family Applications (1)

Application Number Title Priority Date Filing Date
JP21559799A Pending JP2000111939A (en) 1998-08-03 1999-07-29 Liquid crystal display device

Country Status (1)

Country Link
JP (1) JP2000111939A (en)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100835008B1 (en) * 2002-06-25 2008-06-04 엘지디스플레이 주식회사 LCD Display
JP2008287271A (en) * 2008-06-23 2008-11-27 Hitachi Ltd Liquid crystal display
US7466387B2 (en) 2002-08-07 2008-12-16 Samsung Electronics Co., Ltd. Integrated circuit and display device including integrated circuit
US7488996B2 (en) 2002-06-07 2009-02-10 Samsung Electronics Co., Ltd. Thin film transistor array panel for a liquid crystal display
EP2128685A1 (en) 2008-05-09 2009-12-02 Funai Electric Co., Ltd. Liquid crystal display apparatus and method for manufacturing liquid crystal display apparatus
US8299997B2 (en) 2000-07-25 2012-10-30 Hitachi Displays, Ltd. Liquid crystal display device

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8299997B2 (en) 2000-07-25 2012-10-30 Hitachi Displays, Ltd. Liquid crystal display device
US9372375B2 (en) 2000-07-25 2016-06-21 Japan Display Inc. Liquid crystal display device
US7488996B2 (en) 2002-06-07 2009-02-10 Samsung Electronics Co., Ltd. Thin film transistor array panel for a liquid crystal display
US7692216B2 (en) 2002-06-07 2010-04-06 Samsung Electronics Co., Ltd. Thin film transistor array panel for a liquid crystal display
US8183601B2 (en) 2002-06-07 2012-05-22 Samsung Electronics Co., Ltd. Thin film transistor array panel for a liquid crystal display
US8502275B2 (en) 2002-06-07 2013-08-06 Samsung Display Co., Ltd. Thin film transistor array panel for a liquid crystal display
KR100835008B1 (en) * 2002-06-25 2008-06-04 엘지디스플레이 주식회사 LCD Display
US7466387B2 (en) 2002-08-07 2008-12-16 Samsung Electronics Co., Ltd. Integrated circuit and display device including integrated circuit
US7868988B2 (en) 2002-08-07 2011-01-11 Samsung Electronics Co., Ltd. Integrated circuit and display device including integrated circuit
EP2128685A1 (en) 2008-05-09 2009-12-02 Funai Electric Co., Ltd. Liquid crystal display apparatus and method for manufacturing liquid crystal display apparatus
JP2008287271A (en) * 2008-06-23 2008-11-27 Hitachi Ltd Liquid crystal display

Similar Documents

Publication Publication Date Title
US6198522B1 (en) LCD having contact areas between electrode pads and corresponding wiring patterns equal to one another
US6956635B2 (en) Liquid crystal device and manufacturing method therefor
KR100856640B1 (en) Mount structure, electrooptic device, and electronic device
WO2010018759A1 (en) Flexible substrate and electric circuit structure
US20050201670A1 (en) Manufacturing method for manufacturing electro-optical device, connection method for connecting terminals, electro-optical device, and electronic equipment
JP2000171818A (en) Liquid crystal display
JP2002215059A (en) Electro-optical device
CN101373751B (en) Electronic device and electronic apparatus
KR100747960B1 (en) Electronic component, electro-optical device, and electronic apparatus
JP2000111939A (en) Liquid crystal display device
JP2004087940A (en) Electronic component mounting board, electro-optical device, method of manufacturing electro-optical device, and electronic apparatus
JP3985634B2 (en) Electronic component mounting substrate, electro-optical device, electro-optical device manufacturing method, and electronic apparatus
JP2000208178A (en) Semiconductor application device and its production
JP2893070B2 (en) Liquid crystal electro-optical device
JPH0643473A (en) Liquid crystal display device
JP2003140564A (en) Semiconductor element, method of manufacturing electro-optical device, electro-optical device, and electronic apparatus
JP2005108991A (en) Mounting structure, liquid crystal display device and electronic device
JPH11258618A (en) Liquid crystal display element and its manufacture
JP2005121757A (en) Substrate connecting structure, electronic component, liquid crystal display device, and method for manufacturing electronic component
JP2001083535A (en) Liquid crystal display device and method of manufacturing liquid crystal display device
JP2995392B2 (en) Liquid crystal electro-optical device
JP3482881B2 (en) Semiconductor mounting structure, liquid crystal device and electronic equipment
JPH095769A (en) Wiring connecting structure of electronic element
JP2001267371A (en) Liquid crystal display
JP2995390B2 (en) Liquid crystal electro-optical device

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20060425