JP2000078162A - Ａｔｍ交換装置 - Google Patents
Ａｔｍ交換装置Info
- Publication number
- JP2000078162A JP2000078162A JP25918598A JP25918598A JP2000078162A JP 2000078162 A JP2000078162 A JP 2000078162A JP 25918598 A JP25918598 A JP 25918598A JP 25918598 A JP25918598 A JP 25918598A JP 2000078162 A JP2000078162 A JP 2000078162A
- Authority
- JP
- Japan
- Prior art keywords
- vci
- vpi
- output
- input
- bit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000006243 chemical reaction Methods 0.000 claims abstract description 59
- 230000000873 masking effect Effects 0.000 claims 2
- 238000010586 diagram Methods 0.000 description 17
- 238000000034 method Methods 0.000 description 9
- 238000004891 communication Methods 0.000 description 2
- 230000006978 adaptation Effects 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000000605 extraction Methods 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L49/00—Packet switching elements
- H04L49/30—Peripheral units, e.g. input or output ports
- H04L49/3081—ATM peripheral units, e.g. policing, insertion or extraction
- H04L49/309—Header conversion, routing tables or routing tags
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/54—Store-and-forward switching systems
- H04L12/56—Packet switching systems
- H04L12/5601—Transfer mode dependent, e.g. ATM
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L45/00—Routing or path finding of packets in data switching networks
- H04L45/74—Address processing for routing
- H04L45/745—Address table lookup; Address filtering
- H04L45/7453—Address table lookup; Address filtering using hashing
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Data Exchanges In Wide-Area Networks (AREA)
Abstract
(57)【要約】
【課題】 ＡＴＭ交換装置で、ＶＰルーティングとＶＣ
ルーティングの中間の状態の出現を可能にすることによ
ってルーティングに多様な変化を与える。 【解決手段】 ＶＰＩ／ＶＣＩ変換部を入力ＶＰＩ／Ｖ
ＣＩ変換部と出力ＶＰＩ／ＶＣＩ変換部に分け、入力Ｖ
ＰＩ／ＶＣＩ変換部は入力ＶＰＩ／ＶＣＩを入力して出
力ポート情報、マスクビット長、内部ＶＰＩ／ＶＣＩを
出力し、内部ＶＰＩ／ＶＣＩとマスクビット長とは出力
ポート情報の指示する出力ポートに送られ、その出力ポ
ートでマスクビット長の指示するマスクビットが生成さ
れ、内部ＶＰＩ／ＶＣＩは出力ＶＰＩ／ＶＣＩ変換部に
入力され、内部ＶＰＩ／ＶＣＩ中マスクビットでマスク
されるビットは無視されて変換された後、出力ＶＰＩ／
ＶＣＩ変換部の出力ビットと内部ＶＰＩ／ＶＣＩのビッ
トとがマスクビットにより選択されて出力ＶＰＩ／ＶＣ
Ｉを構成する。
ルーティングの中間の状態の出現を可能にすることによ
ってルーティングに多様な変化を与える。 【解決手段】 ＶＰＩ／ＶＣＩ変換部を入力ＶＰＩ／Ｖ
ＣＩ変換部と出力ＶＰＩ／ＶＣＩ変換部に分け、入力Ｖ
ＰＩ／ＶＣＩ変換部は入力ＶＰＩ／ＶＣＩを入力して出
力ポート情報、マスクビット長、内部ＶＰＩ／ＶＣＩを
出力し、内部ＶＰＩ／ＶＣＩとマスクビット長とは出力
ポート情報の指示する出力ポートに送られ、その出力ポ
ートでマスクビット長の指示するマスクビットが生成さ
れ、内部ＶＰＩ／ＶＣＩは出力ＶＰＩ／ＶＣＩ変換部に
入力され、内部ＶＰＩ／ＶＣＩ中マスクビットでマスク
されるビットは無視されて変換された後、出力ＶＰＩ／
ＶＣＩ変換部の出力ビットと内部ＶＰＩ／ＶＣＩのビッ
トとがマスクビットにより選択されて出力ＶＰＩ／ＶＣ
Ｉを構成する。
Description
【０００１】
【発明の属する技術分野】本発明は、ＡＴＭ（Asynchro
nous Transfer Mode）交換装置に関するものである。
nous Transfer Mode）交換装置に関するものである。
【０００２】
【従来の技術】ＡＴＭ交換装置によるコネクションレス
（connectionless）通信には、ＰＶＣ（Permanent Virt
ual Connection：相手先固定接続）とＳＶＣ（Switched
Virtual Connection ：相手先選択接続）がある。１つ
の発信端末から１つの着信端末へ伝送すべきデータが連
続して相当多量に存在する場合は、その発信端末とその
着信端末との間にＰＶＣを構成して専用回線のようにデ
ータ伝送に使用するが、そのＰＶＣで伝送されるデータ
が途絶えるような場合は、資源の有効利用の見地から当
該ＰＶＣを開放しなければならない。
（connectionless）通信には、ＰＶＣ（Permanent Virt
ual Connection：相手先固定接続）とＳＶＣ（Switched
Virtual Connection ：相手先選択接続）がある。１つ
の発信端末から１つの着信端末へ伝送すべきデータが連
続して相当多量に存在する場合は、その発信端末とその
着信端末との間にＰＶＣを構成して専用回線のようにデ
ータ伝送に使用するが、そのＰＶＣで伝送されるデータ
が途絶えるような場合は、資源の有効利用の見地から当
該ＰＶＣを開放しなければならない。
【０００３】ＰＶＣの設定と開放とは人手によって行わ
れるので、大規模なネットワークで設定と開放とをしば
しば実行することは現実的ではない。従って、ＰＶＣ
は、１つの発信端末から１つの着信端末へ伝送すべきデ
ータが長期間に渡り連続して多量に存在する場合にだけ
使用される。ＳＶＣ接続は、接続を確立するための手続
きが複雑で時間がかかるという問題がある。１つの発信
端末から１つの着信端末へ伝送すべき一連のデータが相
当な時間連続して存在する場合は、その一連のデータの
最初のデータに対してだけ、ＳＶＣ接続の手続きを行
い、その後はＳＶＣ接続の手続き済みの一連のデータで
あることを確認するだけで、当該一連のデータの最後の
データが到来するまでは、先に手続きを済ませたＳＶＣ
接続をそのまま利用することで、ＳＶＣ接続の手続きに
要する時間を省略する。
れるので、大規模なネットワークで設定と開放とをしば
しば実行することは現実的ではない。従って、ＰＶＣ
は、１つの発信端末から１つの着信端末へ伝送すべきデ
ータが長期間に渡り連続して多量に存在する場合にだけ
使用される。ＳＶＣ接続は、接続を確立するための手続
きが複雑で時間がかかるという問題がある。１つの発信
端末から１つの着信端末へ伝送すべき一連のデータが相
当な時間連続して存在する場合は、その一連のデータの
最初のデータに対してだけ、ＳＶＣ接続の手続きを行
い、その後はＳＶＣ接続の手続き済みの一連のデータで
あることを確認するだけで、当該一連のデータの最後の
データが到来するまでは、先に手続きを済ませたＳＶＣ
接続をそのまま利用することで、ＳＶＣ接続の手続きに
要する時間を省略する。
【０００４】ＡＴＭ交換装置では一連のデータをセル
（cell）という単位に区切って伝送する。１つのセルは
４８バイトの情報フィールドと５バイトのヘッダ（head
er）から構成され、宛先情報などはヘッダに入れられて
いる。従って、４８バイトよりも長いデータを伝送する
ときは、４８バイト単位に分割し、それぞれ５バイトの
ヘッダを付加し、複数のセルを構成して伝送する。
（cell）という単位に区切って伝送する。１つのセルは
４８バイトの情報フィールドと５バイトのヘッダ（head
er）から構成され、宛先情報などはヘッダに入れられて
いる。従って、４８バイトよりも長いデータを伝送する
ときは、４８バイト単位に分割し、それぞれ５バイトの
ヘッダを付加し、複数のセルを構成して伝送する。
【０００５】例えば、特開平６−６２０３８号公報で開
示された発明「ＡＴＭ交換機のコネクションレス通信装
置」（以下、先行文献１という）では、複数のセルから
構成される一連のデータブロックの開始と終了を監視
し、このデータブロックの開始を指示するセルを検出し
た際にそのセルに含まれる宛先アドレス情報を経路選択
手段に送出し、経路選択手段は入力された宛先アドレス
情報に対応するＶＰＩ／ＶＣＩ情報（ＶＰＩはＶＰ識別
子、ＶＣＩはＶＣ識別子、ＶＰは仮想パス、ＶＣは仮想
チャネル）を決定して、これをＶＰＩ／ＶＣＩ変換手段
に指示し、ＶＰＩ／ＶＣＩ変換手段は入力セルのＶＰＩ
／ＶＣＩをこの指示されたＶＰＩ／ＶＣＩに変換して出
力し、このデータブロック終了を指示するセルを検出す
るまでは、ＶＰＩ／ＶＣＩ変換手段で同一変換を繰り返
し、経路選択手段におけるＶＰＩ／ＶＣＩ決定の手続き
を省略している。
示された発明「ＡＴＭ交換機のコネクションレス通信装
置」（以下、先行文献１という）では、複数のセルから
構成される一連のデータブロックの開始と終了を監視
し、このデータブロックの開始を指示するセルを検出し
た際にそのセルに含まれる宛先アドレス情報を経路選択
手段に送出し、経路選択手段は入力された宛先アドレス
情報に対応するＶＰＩ／ＶＣＩ情報（ＶＰＩはＶＰ識別
子、ＶＣＩはＶＣ識別子、ＶＰは仮想パス、ＶＣは仮想
チャネル）を決定して、これをＶＰＩ／ＶＣＩ変換手段
に指示し、ＶＰＩ／ＶＣＩ変換手段は入力セルのＶＰＩ
／ＶＣＩをこの指示されたＶＰＩ／ＶＣＩに変換して出
力し、このデータブロック終了を指示するセルを検出す
るまでは、ＶＰＩ／ＶＣＩ変換手段で同一変換を繰り返
し、経路選択手段におけるＶＰＩ／ＶＣＩ決定の手続き
を省略している。
【０００６】
【発明が解決しようとする課題】ＡＴＭ交換装置全般の
問題として、ＶＰＩ／ＶＣＩ変換には膨大なデータの記
憶が必要であるという問題がある。例えば入力ＶＰＩが
１２ビット、入力ＶＣＩが１６ビットのＶＰＩ／ＶＣＩ
を出力ＶＰＩが１２ビット、出力ＶＣＩが１６ビットの
ＶＰＩ／ＶＣＩに変換するためには、変換テーブルのメ
モリ容量として（２の２８乗）×２８ビットを必要とす
る。然しながら、実際に使用されメモリはこの容量の内
の一部に過ぎない。従って、実際の使用には差し支えな
いことを保証しながら、変換テーブルのメモリ容量をで
きるだけ少なくする方法が色々と提案されている。
問題として、ＶＰＩ／ＶＣＩ変換には膨大なデータの記
憶が必要であるという問題がある。例えば入力ＶＰＩが
１２ビット、入力ＶＣＩが１６ビットのＶＰＩ／ＶＣＩ
を出力ＶＰＩが１２ビット、出力ＶＣＩが１６ビットの
ＶＰＩ／ＶＣＩに変換するためには、変換テーブルのメ
モリ容量として（２の２８乗）×２８ビットを必要とす
る。然しながら、実際に使用されメモリはこの容量の内
の一部に過ぎない。従って、実際の使用には差し支えな
いことを保証しながら、変換テーブルのメモリ容量をで
きるだけ少なくする方法が色々と提案されている。
【０００７】例えば、特開平５−１９９２５６公報で開
示された「ＡＴＭ交換機」と題する発明（以下、先行文
献２という）では、入力ＶＰＩ／ＶＣＩから出力ＶＰＩ
／ＶＣＩを読み出すテーブルを複数段（ｍ段）の構成と
し、入力ＶＰＩ／ＶＣＩのビットをｍ分割してｍ個のビ
ットパターンを作成し、ｍ個のビットパターンのうち第
１のビットパターンを下位ビットとし、その上位ビット
を０とする合成ビットパターンをアドレスとして第１段
のテーブルを読み出して、読み出したデータを第２段の
テーブルを読み出す上位アドレスとし、その下位アドレ
スにはｍ個のビットパターンのうち第２のビットパター
ンを用い、この合成ビットパターンをアドレスとして第
２段のテーブルを読み出し、このようにして、第ｍ段の
テーブルのデータとして出力ＶＰＩ／ＶＣＩが読み出さ
れるようにしてある。
示された「ＡＴＭ交換機」と題する発明（以下、先行文
献２という）では、入力ＶＰＩ／ＶＣＩから出力ＶＰＩ
／ＶＣＩを読み出すテーブルを複数段（ｍ段）の構成と
し、入力ＶＰＩ／ＶＣＩのビットをｍ分割してｍ個のビ
ットパターンを作成し、ｍ個のビットパターンのうち第
１のビットパターンを下位ビットとし、その上位ビット
を０とする合成ビットパターンをアドレスとして第１段
のテーブルを読み出して、読み出したデータを第２段の
テーブルを読み出す上位アドレスとし、その下位アドレ
スにはｍ個のビットパターンのうち第２のビットパター
ンを用い、この合成ビットパターンをアドレスとして第
２段のテーブルを読み出し、このようにして、第ｍ段の
テーブルのデータとして出力ＶＰＩ／ＶＣＩが読み出さ
れるようにしてある。
【０００８】以上のようにして、必要な出力ＶＰＩ／Ｖ
ＣＩのデータが小容量のメモリ内に記憶できるようにし
てある。入力ＶＰＩ／ＶＣＩのビットパターンに対し
て、出力ＶＰＩ／ＶＣＩのビットパターンがテーブルに
記載されてない場合は、途中段のテーブルから読み出さ
れるデータにアドレスとしては使用できないデータが格
納してある。
ＣＩのデータが小容量のメモリ内に記憶できるようにし
てある。入力ＶＰＩ／ＶＣＩのビットパターンに対し
て、出力ＶＰＩ／ＶＣＩのビットパターンがテーブルに
記載されてない場合は、途中段のテーブルから読み出さ
れるデータにアドレスとしては使用できないデータが格
納してある。
【０００９】ネットワークの端点ごとにデータストリー
ム（data strean ）を割り当てると、ＡＴＭ交換網内の
各ノード（node）で保持しなければならない情報が膨大
となるため（端点数をｎとするとｎの２乗のオーダーで
増加する）、大規模なネットワークに適用するには、同
一の端末へ向かうデータストリームを何らかの方法でま
とめて取り扱う必要がある。データストリームはＡＴＭ
交換機ではＶＣ（仮想接続）として実現されるのが一般
的である。
ム（data strean ）を割り当てると、ＡＴＭ交換網内の
各ノード（node）で保持しなければならない情報が膨大
となるため（端点数をｎとするとｎの２乗のオーダーで
増加する）、大規模なネットワークに適用するには、同
一の端末へ向かうデータストリームを何らかの方法でま
とめて取り扱う必要がある。データストリームはＡＴＭ
交換機ではＶＣ（仮想接続）として実現されるのが一般
的である。
【００１０】さらに、先に説明したように、ＡＴＭ交換
網内ではデータストリームはセル単位に分解して伝送さ
れるので、ＡＴＭ適応レイヤ５（ＡＡＬ５：ＡＴＭ Ad
aptation Layer 5）上でデータを交換する場合、複数の
ＶＣを合流させると元のデータを復元することが出来な
くなるという問題がある。この問題を解決するため、デ
ータブロックごとにキューイング（queuing ）を行う方
法なども提案されているが、この方法は、データブロッ
クをパケットとして、実質的にパケット交換を行うもの
であり、ジッタ（jitter）特性が悪化し実時間性の保証
が困難になるという問題がある。
網内ではデータストリームはセル単位に分解して伝送さ
れるので、ＡＴＭ適応レイヤ５（ＡＡＬ５：ＡＴＭ Ad
aptation Layer 5）上でデータを交換する場合、複数の
ＶＣを合流させると元のデータを復元することが出来な
くなるという問題がある。この問題を解決するため、デ
ータブロックごとにキューイング（queuing ）を行う方
法なども提案されているが、この方法は、データブロッ
クをパケットとして、実質的にパケット交換を行うもの
であり、ジッタ（jitter）特性が悪化し実時間性の保証
が困難になるという問題がある。
【００１１】データストリームをまとめて取り扱うため
のもう一つの方法として、合流させるべきＶＣに同一の
ＶＰＩを割り当て、ＶＰルーティングを行う方法も提案
されているが、ＶＰＩとＶＣＩの境界は固定されてお
り、一つのＶＰには固定的に２の１６乗（＝６５５３
６）個のＶＣを含むため、特定のＶＣに一つのＶＰＩを
割り当てることは、ＶＣの使用効率が非常に悪くなると
いう問題がある。さらに、ＡＴＭセルのヘッダにおいて
はＶＰＩには最大でも１２ビットしか割り当てられてな
いため、２の１２乗（＝４０９６）までのデータストリ
ームしか取り扱うことが出来ず、大規模なＡＴＭ交換機
網に適用できないという問題がある。
のもう一つの方法として、合流させるべきＶＣに同一の
ＶＰＩを割り当て、ＶＰルーティングを行う方法も提案
されているが、ＶＰＩとＶＣＩの境界は固定されてお
り、一つのＶＰには固定的に２の１６乗（＝６５５３
６）個のＶＣを含むため、特定のＶＣに一つのＶＰＩを
割り当てることは、ＶＣの使用効率が非常に悪くなると
いう問題がある。さらに、ＡＴＭセルのヘッダにおいて
はＶＰＩには最大でも１２ビットしか割り当てられてな
いため、２の１２乗（＝４０９６）までのデータストリ
ームしか取り扱うことが出来ず、大規模なＡＴＭ交換機
網に適用できないという問題がある。
【００１２】図２は従来の装置の一例を示すブロック図
で、図において、符号１０１は入力ＶＰＩ、符号１０２
は入力ＶＣＩ、符号１０３は出力ＶＰＩ、符号１０４は
出力ＶＣＩを示し、符号１はＶＰＩ／ＶＣＩ変換部、符
号４はＶＰルーティングビット（routing bit ）生成
部、符号５はＶＣＩ選択部をそれぞれ示す。図２に示す
回路は簡単ではあるが、先に説明した先行文献２と類似
した技術的思想に基づいてＶＰＩ／ＶＣＩ変換部１の構
成を簡単化したものである。
で、図において、符号１０１は入力ＶＰＩ、符号１０２
は入力ＶＣＩ、符号１０３は出力ＶＰＩ、符号１０４は
出力ＶＣＩを示し、符号１はＶＰＩ／ＶＣＩ変換部、符
号４はＶＰルーティングビット（routing bit ）生成
部、符号５はＶＣＩ選択部をそれぞれ示す。図２に示す
回路は簡単ではあるが、先に説明した先行文献２と類似
した技術的思想に基づいてＶＰＩ／ＶＣＩ変換部１の構
成を簡単化したものである。
【００１３】すなわち、入力ＶＰＩ／ＶＣＩから出力Ｖ
ＰＩ／ＶＣＩを生成するのに３段のステップを用い、第
１段のステップでは、入力ＶＰＩ−１０１から１ビット
のＶＰルーティングビットの論理を決定し、第２段のス
テップでは入力ＶＰＩ／ＶＣＩから変換後のＶＰＩ／Ｖ
ＣＩを決定し、第３段のステップでは出力ＶＣＩとし
て、入力ＶＣＩか変換後のＶＣＩかの何れかを選択して
いる。
ＰＩ／ＶＣＩを生成するのに３段のステップを用い、第
１段のステップでは、入力ＶＰＩ−１０１から１ビット
のＶＰルーティングビットの論理を決定し、第２段のス
テップでは入力ＶＰＩ／ＶＣＩから変換後のＶＰＩ／Ｖ
ＣＩを決定し、第３段のステップでは出力ＶＣＩとし
て、入力ＶＣＩか変換後のＶＣＩかの何れかを選択して
いる。
【００１４】すなわち、入力ＶＰＩ−１０１のビットパ
ターンに従ってＶＰルーティングビット生成部４で論理
「１」か論理「０」のルーティングビットを生成し、Ｖ
ＰＩ／ＶＣＩ変換部１において入力ＶＰＩ／ＶＣＩから
変換後のＶＰＩ／ＶＣＩを生成し、出力ＶＰＩ−１０３
としては必ず変換後のＶＰＩを選択し、出力ＶＣＩ−１
０４としてはＶＰルーティングビットの論理に従って変
換後のＶＣＩ又は入力ＶＣＩ−１０２の何れかを選択す
る。このように３段のステップで、ＶＰＩ／ＶＣＩの変
換を行うことにより、ＶＰＩ／ＶＣＩ変換部１で、入力
ＶＰＩ／ＶＣＩから直接出力ＶＰＩ／ＶＣＩを生成する
よりも、ＶＰＩ／ＶＣＩ変換部１が保管すべき変換テー
ブルの容量を縮減することができる。
ターンに従ってＶＰルーティングビット生成部４で論理
「１」か論理「０」のルーティングビットを生成し、Ｖ
ＰＩ／ＶＣＩ変換部１において入力ＶＰＩ／ＶＣＩから
変換後のＶＰＩ／ＶＣＩを生成し、出力ＶＰＩ−１０３
としては必ず変換後のＶＰＩを選択し、出力ＶＣＩ−１
０４としてはＶＰルーティングビットの論理に従って変
換後のＶＣＩ又は入力ＶＣＩ−１０２の何れかを選択す
る。このように３段のステップで、ＶＰＩ／ＶＣＩの変
換を行うことにより、ＶＰＩ／ＶＣＩ変換部１で、入力
ＶＰＩ／ＶＣＩから直接出力ＶＰＩ／ＶＣＩを生成する
よりも、ＶＰＩ／ＶＣＩ変換部１が保管すべき変換テー
ブルの容量を縮減することができる。
【００１５】図２の回路は簡単であり、かつＶＰＩ／Ｖ
ＣＩ変換に必要とする時間も短いが、ＶＰＩ／ＶＣＩ変
換部１が保持するテーブルの容量を縮減する効果は大き
くない。その理由は、ＶＰルーティングビットの論理に
従って出力ＶＣＩとして、入力ＶＣＩをそのまま出力す
るか、変換後のＶＣＩをそのまま出力するかという簡単
な変化があるだけだからである。
ＣＩ変換に必要とする時間も短いが、ＶＰＩ／ＶＣＩ変
換部１が保持するテーブルの容量を縮減する効果は大き
くない。その理由は、ＶＰルーティングビットの論理に
従って出力ＶＣＩとして、入力ＶＣＩをそのまま出力す
るか、変換後のＶＣＩをそのまま出力するかという簡単
な変化があるだけだからである。
【００１６】本発明はかかる問題点を解決するためにな
されたものであり、図２の回路のような簡単さを保ちな
がら、ＶＰＩ／ＶＣＩ変換部の出力点以後の変化とし
て、図２の回路より充分に多様な変化を与え得るＡＴＭ
交換装置を提供することを目的としている。
されたものであり、図２の回路のような簡単さを保ちな
がら、ＶＰＩ／ＶＣＩ変換部の出力点以後の変化とし
て、図２の回路より充分に多様な変化を与え得るＡＴＭ
交換装置を提供することを目的としている。
【００１７】
【課題を解決するための手段】本発明では、図２の回路
のＶＰルーティングビット生成部４の代わりにマスクビ
ット生成部を設け、ＶＰＩ／ＶＣＩを連結したビットパ
ターンのうち任意数の下位ビットをマスクビットとし、
ＶＰＩ／ＶＣＩ変換部ではマスクビットによりマスクさ
れたビットはそのビットパターンを無視（don′t car
e）して変換し、かつマスクビットに従って、ＶＰＩ／
ＶＣＩ変換部の出力の各ビットを選択して出力ＶＰＩ／
ＶＣＩを構成することとした。
のＶＰルーティングビット生成部４の代わりにマスクビ
ット生成部を設け、ＶＰＩ／ＶＣＩを連結したビットパ
ターンのうち任意数の下位ビットをマスクビットとし、
ＶＰＩ／ＶＣＩ変換部ではマスクビットによりマスクさ
れたビットはそのビットパターンを無視（don′t car
e）して変換し、かつマスクビットに従って、ＶＰＩ／
ＶＣＩ変換部の出力の各ビットを選択して出力ＶＰＩ／
ＶＣＩを構成することとした。
【００１８】すなわち本発明のＡＴＭ交換装置は、ＡＴ
Ｍ交換装置内でＡＴＭスイッチの各入力ポートに備えら
れ、当該入力ポートへ入力する入力仮想パス識別子及び
入力仮想チャネル識別子（以下、仮想パス識別子をＶＰ
Ｉと略記し、仮想チャネル識別子をＶＣＩと略記し、両
者を併せた識別子をＶＰＩ／ＶＣＩと略記する）から、
当該ＡＴＭ交換装置内で使用される内部ＶＰＩ／ＶＣＩ
と、マスクビット長と、出力ポート情報とを読み出す入
力ＶＰＩ／ＶＣＩ変換部、この入力ＶＰＩ／ＶＣＩ変換
部の出力である前記内部ＶＰＩ／ＶＣＩとマスクビット
長を、前記出力ポート情報が指示する出力ポートへ接続
する手段、前記ＡＴＭスイッチの各出力ポートに備えら
れ、前記マスクビット長から前記内部ＶＰＩと内部ＶＣ
Ｉを連結した長さの２進符号のうち前記マスクビット長
が示す数値のビット数の下位ビットの論理を全部「１」
（又は「０」）とし、それより上位のビットの論理を全
部「０」（又は「１」）としたマスクビットを生成する
マスクビット生成部、前記ＡＴＭスイッチの各出力ポー
トに備えられ、前記内部ＶＰＩ／ＶＣＩのビットパター
ンを入力し、この入力ビットパターンの中の前記マスク
ビットの論理「１」（又は「０」）のビットでマスクさ
れたビットのビットパターンは無視して、入力ビットパ
ターンに対応する変換ＶＰＩ／ＶＣＩを読み出す出力Ｖ
ＰＩ／ＶＣＩ変換部、前記ＡＴＭスイッチの各出力ポー
トに備えられ、前記出力ＶＰＩ／ＶＣＩ変換部の出力と
前記マスクビットとから出力ＶＰＩ／ＶＣＩを生成する
論理演算回路を備えたことを特徴とする。
Ｍ交換装置内でＡＴＭスイッチの各入力ポートに備えら
れ、当該入力ポートへ入力する入力仮想パス識別子及び
入力仮想チャネル識別子（以下、仮想パス識別子をＶＰ
Ｉと略記し、仮想チャネル識別子をＶＣＩと略記し、両
者を併せた識別子をＶＰＩ／ＶＣＩと略記する）から、
当該ＡＴＭ交換装置内で使用される内部ＶＰＩ／ＶＣＩ
と、マスクビット長と、出力ポート情報とを読み出す入
力ＶＰＩ／ＶＣＩ変換部、この入力ＶＰＩ／ＶＣＩ変換
部の出力である前記内部ＶＰＩ／ＶＣＩとマスクビット
長を、前記出力ポート情報が指示する出力ポートへ接続
する手段、前記ＡＴＭスイッチの各出力ポートに備えら
れ、前記マスクビット長から前記内部ＶＰＩと内部ＶＣ
Ｉを連結した長さの２進符号のうち前記マスクビット長
が示す数値のビット数の下位ビットの論理を全部「１」
（又は「０」）とし、それより上位のビットの論理を全
部「０」（又は「１」）としたマスクビットを生成する
マスクビット生成部、前記ＡＴＭスイッチの各出力ポー
トに備えられ、前記内部ＶＰＩ／ＶＣＩのビットパター
ンを入力し、この入力ビットパターンの中の前記マスク
ビットの論理「１」（又は「０」）のビットでマスクさ
れたビットのビットパターンは無視して、入力ビットパ
ターンに対応する変換ＶＰＩ／ＶＣＩを読み出す出力Ｖ
ＰＩ／ＶＣＩ変換部、前記ＡＴＭスイッチの各出力ポー
トに備えられ、前記出力ＶＰＩ／ＶＣＩ変換部の出力と
前記マスクビットとから出力ＶＰＩ／ＶＣＩを生成する
論理演算回路を備えたことを特徴とする。
【００１９】また前記論理演算回路は、前記内部ＶＰＩ
／ＶＣＩの各ビットと前記マスクビットの対応するビッ
トとを乗算したビット列を出力する第１の乗算器、前記
出力ＶＰＩ／ＶＣＩ変換部の出力の各ビットと前記マス
クビットの対応するビットの論理を反転したビットとを
乗算したビット列を出力する第２の乗算器、前記第１の
乗算器の出力と前記第２の乗算器の出力との和を出力Ｖ
ＰＩ／ＶＣＩとして出力する加算器を備えたことを特徴
とする。
／ＶＣＩの各ビットと前記マスクビットの対応するビッ
トとを乗算したビット列を出力する第１の乗算器、前記
出力ＶＰＩ／ＶＣＩ変換部の出力の各ビットと前記マス
クビットの対応するビットの論理を反転したビットとを
乗算したビット列を出力する第２の乗算器、前記第１の
乗算器の出力と前記第２の乗算器の出力との和を出力Ｖ
ＰＩ／ＶＣＩとして出力する加算器を備えたことを特徴
とする。
【００２０】また前記内部ＶＰＩ／ＶＣＩを前記入力Ｖ
ＰＩ／ＶＣＩと同一にすることを特徴とする。
ＰＩ／ＶＣＩと同一にすることを特徴とする。
【００２１】また前記入力ＶＰＩ／ＶＣＩ変換部の入出
力関係及び前記出力ＶＰＩ／ＶＣＩ変換部の入出力関係
は予め適宜設定されることを特徴とする。
力関係及び前記出力ＶＰＩ／ＶＣＩ変換部の入出力関係
は予め適宜設定されることを特徴とする。
【００２２】また前記入力ＶＰＩは１２ビットの２進数
（３桁の１６進数）で構成され、前記入力ＶＣＩは１６
ビットの２進数（４桁の１６進数）で構成され、前記マ
スクビット長は５ビットの２進数（２桁の１６進数）で
構成されることを特徴とする。
（３桁の１６進数）で構成され、前記入力ＶＣＩは１６
ビットの２進数（４桁の１６進数）で構成され、前記マ
スクビット長は５ビットの２進数（２桁の１６進数）で
構成されることを特徴とする。
【００２３】また、１６進表示で前記入力ＶＰＩが［０
０１］Ｈ（Ｈは１６進表示であることを示す、以下同
じ）であり、前記入力ＶＣＩが［０００１］Ｈである場
合マスクビット長は［００］Ｈに設定され、前記入力Ｖ
ＰＩが［００３］Ｈの場合は前記入力ＶＣＩのビットパ
ターンに関係なくマスクビット長は［１０］Ｈに設定さ
れ、前記入力ＶＰＩが［００５］Ｈであり、前記入力Ｖ
ＣＩが［００１Ｘ］Ｈ（Ｘは無視を表す）である場合マ
スクビット長は［０４］Ｈに設定されることを特徴とす
る。
０１］Ｈ（Ｈは１６進表示であることを示す、以下同
じ）であり、前記入力ＶＣＩが［０００１］Ｈである場
合マスクビット長は［００］Ｈに設定され、前記入力Ｖ
ＰＩが［００３］Ｈの場合は前記入力ＶＣＩのビットパ
ターンに関係なくマスクビット長は［１０］Ｈに設定さ
れ、前記入力ＶＰＩが［００５］Ｈであり、前記入力Ｖ
ＣＩが［００１Ｘ］Ｈ（Ｘは無視を表す）である場合マ
スクビット長は［０４］Ｈに設定されることを特徴とす
る。
【００２４】さらに、１６進表示で前記内部ＶＰＩが
［００１］Ｈであり、前記内部ＶＣＩが［０００１］Ｈ
である場合、前記出力ＶＰＩ／ＶＣＩ変換部の出力は
［００２］Ｈ、［０００２］Ｈに設定され、前記内部Ｖ
ＰＩが［００３］Ｈであり、前記内部ＶＣＩが［０００
０］Ｈである場合、前記出力ＶＰＩ／ＶＣＩ変換部の出
力は［００４］Ｈ、［００００］Ｈに設定され、前記内
部ＶＰＩが［００５］Ｈであり、前記内部ＶＣＩが［０
０１０］Ｈである場合前記出力ＶＰＩ／ＶＣＩ変換部の
出力は［００６］Ｈ、［００２０］Ｈに設定されること
を特徴とする。
［００１］Ｈであり、前記内部ＶＣＩが［０００１］Ｈ
である場合、前記出力ＶＰＩ／ＶＣＩ変換部の出力は
［００２］Ｈ、［０００２］Ｈに設定され、前記内部Ｖ
ＰＩが［００３］Ｈであり、前記内部ＶＣＩが［０００
０］Ｈである場合、前記出力ＶＰＩ／ＶＣＩ変換部の出
力は［００４］Ｈ、［００００］Ｈに設定され、前記内
部ＶＰＩが［００５］Ｈであり、前記内部ＶＣＩが［０
０１０］Ｈである場合前記出力ＶＰＩ／ＶＣＩ変換部の
出力は［００６］Ｈ、［００２０］Ｈに設定されること
を特徴とする。
【００２５】
【発明の実施の形態】以下、本発明の実施の形態につい
て図面を参照して説明する。図１は、図２に示す従来の
装置に対応して本発明の基本実施形態を示すブロック図
で、図１の回路と図２の回路の基本的な相違点は、図２
の回路では、入力ＶＰＩから１ビットのＶＰルーティン
グビットの論理を決定しているが、図１の回路では入力
ＶＰＩ／ＶＣＩから２８ビット中の入力ＶＰＩ／ＶＣＩ
のビットパターンから決定される数の下位ビットが、マ
スクビットとなるマスクビットを生成する。そして、こ
のマスクビットでマスクされた入力ＶＰＩ／ＶＣＩのビ
ットは無視してＶＰＩ／ＶＣＩ変換を行い、変換後のＶ
ＰＩ／ＶＣＩのビットパターンと、変換前のＶＰＩ／Ｖ
ＣＩのビットパターンとからマスクビットに従って１ビ
ット単位に選択したビットパターンから出力ＶＰＩ／Ｖ
ＣＩを決定している。
て図面を参照して説明する。図１は、図２に示す従来の
装置に対応して本発明の基本実施形態を示すブロック図
で、図１の回路と図２の回路の基本的な相違点は、図２
の回路では、入力ＶＰＩから１ビットのＶＰルーティン
グビットの論理を決定しているが、図１の回路では入力
ＶＰＩ／ＶＣＩから２８ビット中の入力ＶＰＩ／ＶＣＩ
のビットパターンから決定される数の下位ビットが、マ
スクビットとなるマスクビットを生成する。そして、こ
のマスクビットでマスクされた入力ＶＰＩ／ＶＣＩのビ
ットは無視してＶＰＩ／ＶＣＩ変換を行い、変換後のＶ
ＰＩ／ＶＣＩのビットパターンと、変換前のＶＰＩ／Ｖ
ＣＩのビットパターンとからマスクビットに従って１ビ
ット単位に選択したビットパターンから出力ＶＰＩ／Ｖ
ＣＩを決定している。
【００２６】すなわち、入力ＶＰＩ／ＶＣＩからマスク
ビット生成部２で２８ビット中の下位ビットがマスクビ
ットとなるマスクビットを生成し、ＶＰＩ／ＶＣＩ変換
部１では入力ＶＰＩ／ＶＣＩを変換ＶＰＩ／ＶＣＩに変
換して出力するが、その変換に際し、マスクビットでマ
スクされる入力ビットは無視（don′t care）される。
また、ＶＰＩ／ＶＣＩ選択部３では、入力ＶＰＩ／Ｖ
ＣＩのビットパターンの各ビットとＶＰＩ／ＶＣＩ変換
部１の出力のＶＰＩ／ＶＣＩのビットパターンの各ビッ
トとはマスクビットに従ってビット単位に選択されて、
出力ＶＰＩ／ＶＣＩを構成する。従って、ＶＰＩ／ＶＣ
Ｉ変換部１の出力に対する出力ＶＰＩ／ＶＣＩの変化は
図１の回路の方が図２の回路より多様な変化になる。
ビット生成部２で２８ビット中の下位ビットがマスクビ
ットとなるマスクビットを生成し、ＶＰＩ／ＶＣＩ変換
部１では入力ＶＰＩ／ＶＣＩを変換ＶＰＩ／ＶＣＩに変
換して出力するが、その変換に際し、マスクビットでマ
スクされる入力ビットは無視（don′t care）される。
また、ＶＰＩ／ＶＣＩ選択部３では、入力ＶＰＩ／Ｖ
ＣＩのビットパターンの各ビットとＶＰＩ／ＶＣＩ変換
部１の出力のＶＰＩ／ＶＣＩのビットパターンの各ビッ
トとはマスクビットに従ってビット単位に選択されて、
出力ＶＰＩ／ＶＣＩを構成する。従って、ＶＰＩ／ＶＣ
Ｉ変換部１の出力に対する出力ＶＰＩ／ＶＣＩの変化は
図１の回路の方が図２の回路より多様な変化になる。
【００２７】図３は本発明の一実施形態を示すブロック
図で、図において、図１と同一符号は同一部分を示す
が、図１においてＶＰＩ／ＶＣＩ変換部１として示した
部分は、入力ＶＰＩ／ＶＣＩ変換部１ａと出力ＶＰＩ／
ＶＣＩ変換部１ｂとに分離され、入力ＶＰＩ／ＶＣＩ変
換部１ａはＡＴＭスイッチの入力ポート側に、出力ＶＰ
Ｉ／ＶＣＩ変換部１ｂはＡＴＭスイッチの出力ポート側
に、それぞれ設けられる。ＡＴＭスイッチの入力ポート
へ入力される２８ビットの入力ＶＰＩ／ＶＣＩは入力Ｖ
ＰＩ／ＶＣＩ変換部１ａに入力されて、内部ＶＰＩ／Ｖ
ＣＩと、マスクビット長と出力ポート情報とが出力され
る。
図で、図において、図１と同一符号は同一部分を示す
が、図１においてＶＰＩ／ＶＣＩ変換部１として示した
部分は、入力ＶＰＩ／ＶＣＩ変換部１ａと出力ＶＰＩ／
ＶＣＩ変換部１ｂとに分離され、入力ＶＰＩ／ＶＣＩ変
換部１ａはＡＴＭスイッチの入力ポート側に、出力ＶＰ
Ｉ／ＶＣＩ変換部１ｂはＡＴＭスイッチの出力ポート側
に、それぞれ設けられる。ＡＴＭスイッチの入力ポート
へ入力される２８ビットの入力ＶＰＩ／ＶＣＩは入力Ｖ
ＰＩ／ＶＣＩ変換部１ａに入力されて、内部ＶＰＩ／Ｖ
ＣＩと、マスクビット長と出力ポート情報とが出力され
る。
【００２８】内部ＶＰＩ／ＶＣＩは、ＡＴＭ交換装置の
回路規模を減少させるために入力ＶＰＩ／ＶＣＩよりも
短いビット数で表現されることがあるが、本実施形態で
は入力ＶＰＩ／ＶＣＩの２８ビットがそのまま内部ＶＰ
Ｉ／ＶＣＩの２８ビットとして出力される。マスクビッ
ト長は５ビットで構成される。内部ＶＰＩ／ＶＣＩとマ
スクビット長は出力ポート情報の指示する出力ポートに
送られる。なお説明を省略したが、入力ポートにはヘッ
ダ抽出部（図示せず）が設けられており、５３バイトの
セルが５バイトのヘッダ部と４８バイトの情報フィール
ドに分離されるが、入力ＶＰＩ／ＶＣＩはヘッダ部内の
データであり、４８バイトの情報フィールドは出力ポー
ト情報の指示する出力ポートへ送られる。
回路規模を減少させるために入力ＶＰＩ／ＶＣＩよりも
短いビット数で表現されることがあるが、本実施形態で
は入力ＶＰＩ／ＶＣＩの２８ビットがそのまま内部ＶＰ
Ｉ／ＶＣＩの２８ビットとして出力される。マスクビッ
ト長は５ビットで構成される。内部ＶＰＩ／ＶＣＩとマ
スクビット長は出力ポート情報の指示する出力ポートに
送られる。なお説明を省略したが、入力ポートにはヘッ
ダ抽出部（図示せず）が設けられており、５３バイトの
セルが５バイトのヘッダ部と４８バイトの情報フィール
ドに分離されるが、入力ＶＰＩ／ＶＣＩはヘッダ部内の
データであり、４８バイトの情報フィールドは出力ポー
ト情報の指示する出力ポートへ送られる。
【００２９】入力ＶＰＩ／ＶＣＩとマスクビット長との
対応付けは予め別の手段により決定され、入力ＶＰＩ／
ＶＣＩ変換部１ａに設定されているとする。図５にこの
対応付けの一例を示す。以下２進数のビットパターンを
１６進数表示で記述する。図５の上の２行はＶＰＩが
［００１］Ｈ（Ｈは１６進表示であることを示す。以下
同じ）、ＶＣＩが［０００１］Ｈであるとき、マスクビ
ット長は［００］Ｈであることを示し、中の２行はＶＰ
Ｉが［００３］ＨであるときはＶＣＩのビットパターン
には関係なく（Ｘはdon′t careを表す）マスクビット
長は［１０］Ｈであることを示し、下の２行はＶＰＩが
［００５］Ｈ、ＶＣＩが［００１Ｘ］Ｈであるときマス
クビット長は［０４］Ｈであることを示している。
対応付けは予め別の手段により決定され、入力ＶＰＩ／
ＶＣＩ変換部１ａに設定されているとする。図５にこの
対応付けの一例を示す。以下２進数のビットパターンを
１６進数表示で記述する。図５の上の２行はＶＰＩが
［００１］Ｈ（Ｈは１６進表示であることを示す。以下
同じ）、ＶＣＩが［０００１］Ｈであるとき、マスクビ
ット長は［００］Ｈであることを示し、中の２行はＶＰ
Ｉが［００３］ＨであるときはＶＣＩのビットパターン
には関係なく（Ｘはdon′t careを表す）マスクビット
長は［１０］Ｈであることを示し、下の２行はＶＰＩが
［００５］Ｈ、ＶＣＩが［００１Ｘ］Ｈであるときマス
クビット長は［０４］Ｈであることを示している。
【００３０】図３に示す入力ＶＰＩ／ＶＣＩ変換部１
ａ、出力ＶＰＩ／ＶＣＩ変換部１ｂにはＣＡＭ（Conten
t Addressable Memory：連想記憶）などが用いられる。
入力ＶＰＩ／ＶＣＩ変換部１ａの出力の内部ＶＰＩ／Ｖ
ＣＩとマスクビット長は、出力ポート情報によって指示
される出力ポートに送られ、マスクビット長はマスクビ
ット生成部２に入力される。マスクビット生成部２では
２８ビットのマスクビット中、マスクビット長の示すビ
ット数の下位ビットだけを論理「１」のビットとし、そ
れより上位のビットの論理をすべて「０」にしたビット
パターンを出力する（なお、論理「１」，「０」が逆で
も良いことは言うまでもない）。すなわち、マスクビッ
ト長が［００］Ｈのとき、マスクビットのビットパター
ンは［０００００００］Ｈとなり、マスクビット長が
［１０］Ｈのときマスクビットのビットパターンは［０
００ＦＦＦＦ］Ｈとなり、マスクビット長が［０４］Ｈ
のときマスクビットのビットパターンは［００００００
Ｆ］Ｈとなる。
ａ、出力ＶＰＩ／ＶＣＩ変換部１ｂにはＣＡＭ（Conten
t Addressable Memory：連想記憶）などが用いられる。
入力ＶＰＩ／ＶＣＩ変換部１ａの出力の内部ＶＰＩ／Ｖ
ＣＩとマスクビット長は、出力ポート情報によって指示
される出力ポートに送られ、マスクビット長はマスクビ
ット生成部２に入力される。マスクビット生成部２では
２８ビットのマスクビット中、マスクビット長の示すビ
ット数の下位ビットだけを論理「１」のビットとし、そ
れより上位のビットの論理をすべて「０」にしたビット
パターンを出力する（なお、論理「１」，「０」が逆で
も良いことは言うまでもない）。すなわち、マスクビッ
ト長が［００］Ｈのとき、マスクビットのビットパター
ンは［０００００００］Ｈとなり、マスクビット長が
［１０］Ｈのときマスクビットのビットパターンは［０
００ＦＦＦＦ］Ｈとなり、マスクビット長が［０４］Ｈ
のときマスクビットのビットパターンは［００００００
Ｆ］Ｈとなる。
【００３１】内部ＶＰＩ／ＶＣＩは出力ＶＰＩ／ＶＣＩ
変換部１ｂで変換されて出力される。但し、内部ＶＰＩ
／ＶＣＩのビット中、マスクビットの論理「１」のビッ
トでマスクされるビットは無視される。内部ＶＰＩ／Ｖ
ＣＩと、出力ＶＰＩ／ＶＣＩ変換部１ｂの出力とマスク
ビットとの間の論理演算により出力ＶＰＩ／ＶＣＩが決
定される。出力ＶＰＩ／ＶＣＩ変換部１ｂの入力と出力
の対応付けは、予め別の手段で決定され、図６にその例
を示すように予め設定されているとする。
変換部１ｂで変換されて出力される。但し、内部ＶＰＩ
／ＶＣＩのビット中、マスクビットの論理「１」のビッ
トでマスクされるビットは無視される。内部ＶＰＩ／Ｖ
ＣＩと、出力ＶＰＩ／ＶＣＩ変換部１ｂの出力とマスク
ビットとの間の論理演算により出力ＶＰＩ／ＶＣＩが決
定される。出力ＶＰＩ／ＶＣＩ変換部１ｂの入力と出力
の対応付けは、予め別の手段で決定され、図６にその例
を示すように予め設定されているとする。
【００３２】図６は出力ＶＰＩ／ＶＣＩ変換部１ｂの入
力と出力の対応付けの一部を示すフォーマット図で、図
６の上の２行は出力ＶＰＩ／ＶＣＩ変換部１ｂの入力の
ＶＰＩが［００１］Ｈ、ＶＣＩが［０００１］Ｈの場
合、その出力のＶＰＩが［００２］Ｈ、ＶＣＩが［００
０２］Ｈであることを示し、中の２行は出力ＶＰＩ／Ｖ
ＣＩ変換部１ｂの入力のＶＰＩが［００３］Ｈ、ＶＣＩ
が［００００］Ｈの場合、その出力のＶＰＩが［００
４］Ｈ、ＶＣＩが［００００］Ｈであることを示し、下
の２行は出力ＶＰＩ／ＶＣＩ変換部１ｂの入力のＶＰＩ
が［００５］Ｈ、ＶＣＩが［００１０］Ｈの場合、その
出力のＶＰＩが［００６］Ｈ、ＶＣＩが［００２０］Ｈ
であることを示している。
力と出力の対応付けの一部を示すフォーマット図で、図
６の上の２行は出力ＶＰＩ／ＶＣＩ変換部１ｂの入力の
ＶＰＩが［００１］Ｈ、ＶＣＩが［０００１］Ｈの場
合、その出力のＶＰＩが［００２］Ｈ、ＶＣＩが［００
０２］Ｈであることを示し、中の２行は出力ＶＰＩ／Ｖ
ＣＩ変換部１ｂの入力のＶＰＩが［００３］Ｈ、ＶＣＩ
が［００００］Ｈの場合、その出力のＶＰＩが［００
４］Ｈ、ＶＣＩが［００００］Ｈであることを示し、下
の２行は出力ＶＰＩ／ＶＣＩ変換部１ｂの入力のＶＰＩ
が［００５］Ｈ、ＶＣＩが［００１０］Ｈの場合、その
出力のＶＰＩが［００６］Ｈ、ＶＣＩが［００２０］Ｈ
であることを示している。
【００３３】また図４は、図２の回路を図３の回路に準
じて書き直したブロック図で、図３と同一符号は図３の
部分に対応する部分を示す。すなわち、図３のマスクビ
ット長の代わりに図４ではＶＰルーティングビットが出
力され、図３で内部ＶＰＩ／ＶＣＩと出力ＶＰＩ／ＶＣ
Ｉの出力とマスクビットとから出力ＶＰＩ／ＶＣＩを決
定する演算回路が、図４では簡単なセレクタ５になって
いる。セレクタ５はＶＰルーティングビットの論理に従
い、内部ＶＰＩ／ＶＣＩの下位１６ビット（内部ＶＣＩ
の１６ビット）を出力ＶＣＩの１６ビットとして出力す
るか、出力ＶＰＩ／ＶＣＩ変換部１ｂの出力の下位１６
ビットを出力ＶＣＩの１６ビットとして出力するかの選
択を行う。
じて書き直したブロック図で、図３と同一符号は図３の
部分に対応する部分を示す。すなわち、図３のマスクビ
ット長の代わりに図４ではＶＰルーティングビットが出
力され、図３で内部ＶＰＩ／ＶＣＩと出力ＶＰＩ／ＶＣ
Ｉの出力とマスクビットとから出力ＶＰＩ／ＶＣＩを決
定する演算回路が、図４では簡単なセレクタ５になって
いる。セレクタ５はＶＰルーティングビットの論理に従
い、内部ＶＰＩ／ＶＣＩの下位１６ビット（内部ＶＣＩ
の１６ビット）を出力ＶＣＩの１６ビットとして出力す
るか、出力ＶＰＩ／ＶＣＩ変換部１ｂの出力の下位１６
ビットを出力ＶＣＩの１６ビットとして出力するかの選
択を行う。
【００３４】これに対し、図３に示す本発明の回路で
は、内部ＶＰＩ／ＶＣＩの２８ビットが、第１の乗算器
７ａで、マスクビットのそれぞれ対応するビットと乗算
され、出力ＶＰＩ／ＶＣＩ変換部１ｂの出力の２８ビッ
トが、第２の乗算器７ｂで、インバータ６によって反転
されたマスクビットのそれぞれ対応するビットと乗算さ
れ、第１の乗算器７ａと第２の乗算器７ｂの出力の対応
するビットごとの論理和が加算器８で加算されて２８ビ
ットの出力ＶＰＩ／ＶＣＩとなる。
は、内部ＶＰＩ／ＶＣＩの２８ビットが、第１の乗算器
７ａで、マスクビットのそれぞれ対応するビットと乗算
され、出力ＶＰＩ／ＶＣＩ変換部１ｂの出力の２８ビッ
トが、第２の乗算器７ｂで、インバータ６によって反転
されたマスクビットのそれぞれ対応するビットと乗算さ
れ、第１の乗算器７ａと第２の乗算器７ｂの出力の対応
するビットごとの論理和が加算器８で加算されて２８ビ
ットの出力ＶＰＩ／ＶＣＩとなる。
【００３５】以下、数値例について本発明の実施例を説
明する。図７は、入力ＶＰＩ／ＶＣＩと出力ＶＰＩ／Ｖ
ＣＩの関係の第１の例を示すフォーマット図である。図
７の第１行は入力ＶＰＩ／ＶＣＩのビットパターンが
［００１］Ｈ、［０００１］Ｈであることを示し、第２
行は内部ＶＰＩ／ＶＣＩが入力ＶＰＩ／ＶＣＩと同様で
あることを示し、第３行は先に図５で説明したようにマ
スクビット長が［００］Ｈであることを示し、第４行は
先に図６で説明した出力ＶＰＩ／ＶＣＩ変換部１ｂの出
力ビットパターン［００２］Ｈ、［０００２］Ｈを表
す。
明する。図７は、入力ＶＰＩ／ＶＣＩと出力ＶＰＩ／Ｖ
ＣＩの関係の第１の例を示すフォーマット図である。図
７の第１行は入力ＶＰＩ／ＶＣＩのビットパターンが
［００１］Ｈ、［０００１］Ｈであることを示し、第２
行は内部ＶＰＩ／ＶＣＩが入力ＶＰＩ／ＶＣＩと同様で
あることを示し、第３行は先に図５で説明したようにマ
スクビット長が［００］Ｈであることを示し、第４行は
先に図６で説明した出力ＶＰＩ／ＶＣＩ変換部１ｂの出
力ビットパターン［００２］Ｈ、［０００２］Ｈを表
す。
【００３６】第５行はマスクビットのビットパターン
を、第６行目はインバータ６の出力ビットパターンを示
す。従って第１の乗算器７ａの出力ビットは第７行に示
すようになり、第２の乗算器７ｂの出力ビットは第８行
に示すようになり、出力ＶＰＩ／ＶＣＩは第９行に示す
ようになる。この場合が、図２において出力ＶＣＩとし
てＶＰＩ／ＶＣＩ変換部１の出力ＶＣＩが選択される場
合に相当する。
を、第６行目はインバータ６の出力ビットパターンを示
す。従って第１の乗算器７ａの出力ビットは第７行に示
すようになり、第２の乗算器７ｂの出力ビットは第８行
に示すようになり、出力ＶＰＩ／ＶＣＩは第９行に示す
ようになる。この場合が、図２において出力ＶＣＩとし
てＶＰＩ／ＶＣＩ変換部１の出力ＶＣＩが選択される場
合に相当する。
【００３７】図８は、入力ＶＰＩ／ＶＣＩと出力ＶＰＩ
／ＶＣＩの関係の第２の例を示すフォーマット図であ
る。図８の第１行は入力ＶＰＩ／ＶＣＩのビットパター
ンが［００３］Ｈ、［０００５］Ｈであることを示し、
第２行は内部ＶＰＩ／ＶＣＩが入力ＶＰＩ／ＶＣＩと同
様であることを示し、第３行は先に図５で説明したよう
にマスクビット長が［１０］Ｈであることを示し、第４
行は先に図６で説明した出力ＶＰＩ／ＶＣＩ変換部１ｂ
の出力ビットパターン［００４］Ｈ、［００００］Ｈを
表す。
／ＶＣＩの関係の第２の例を示すフォーマット図であ
る。図８の第１行は入力ＶＰＩ／ＶＣＩのビットパター
ンが［００３］Ｈ、［０００５］Ｈであることを示し、
第２行は内部ＶＰＩ／ＶＣＩが入力ＶＰＩ／ＶＣＩと同
様であることを示し、第３行は先に図５で説明したよう
にマスクビット長が［１０］Ｈであることを示し、第４
行は先に図６で説明した出力ＶＰＩ／ＶＣＩ変換部１ｂ
の出力ビットパターン［００４］Ｈ、［００００］Ｈを
表す。
【００３８】第５行はマスクビットのビットパターン
を、第６行目はインバータ６の出力ビットパターンを示
す。従って第１の乗算器７ａの出力ビットは第７行に示
すようになり、第２の乗算器７ｂの出力ビットは第８行
に示すようになり、出力ＶＰＩ／ＶＣＩは第９行に示す
ようになる。この場合が、図２において出力ＶＣＩとし
て入力ＶＣＩ１０２が選択される場合に相当する。
を、第６行目はインバータ６の出力ビットパターンを示
す。従って第１の乗算器７ａの出力ビットは第７行に示
すようになり、第２の乗算器７ｂの出力ビットは第８行
に示すようになり、出力ＶＰＩ／ＶＣＩは第９行に示す
ようになる。この場合が、図２において出力ＶＣＩとし
て入力ＶＣＩ１０２が選択される場合に相当する。
【００３９】図９は、入力ＶＰＩ／ＶＣＩと出力ＶＰＩ
／ＶＣＩの関係の第３の例を示すフォーマット図であ
る。図９の第１行は入力ＶＰＩ／ＶＣＩのビットパター
ンが［００５］Ｈ、［００１５］Ｈであることを示し、
第２行は内部ＶＰＩ／ＶＣＩが入力ＶＰＩ／ＶＣＩと同
様であることを示し、第３行は先に図５で説明したよう
にマスクビット長が［０４］Ｈであることを示し、第４
行は先に図６で説明した出力ＶＰＩ／ＶＣＩ変換部１ｂ
の出力ビットパターン［００６］Ｈ、［００２０］Ｈを
表す。
／ＶＣＩの関係の第３の例を示すフォーマット図であ
る。図９の第１行は入力ＶＰＩ／ＶＣＩのビットパター
ンが［００５］Ｈ、［００１５］Ｈであることを示し、
第２行は内部ＶＰＩ／ＶＣＩが入力ＶＰＩ／ＶＣＩと同
様であることを示し、第３行は先に図５で説明したよう
にマスクビット長が［０４］Ｈであることを示し、第４
行は先に図６で説明した出力ＶＰＩ／ＶＣＩ変換部１ｂ
の出力ビットパターン［００６］Ｈ、［００２０］Ｈを
表す。
【００４０】第５行はマスクビットのビットパターン
を、第６行目はインバータ６の出力ビットパターンを示
す。従って第１の乗算器７ａの出力ビットは第７行に示
すようになり、第２の乗算器７ｂの出力ビットは第８行
に示すようになり、出力ＶＰＩ／ＶＣＩは第９行に示す
ようになる。この場合は出力ＶＣＩとして内部ＶＣＩの
下位４ビットだけが出力ＶＣＩとして選択され、その他
の出力ＶＣＩのビットには出力ＶＰＩ／ＶＣＩ変換部１
ｂで変換したＶＣＩのビットが選ばれる。したがって、
この動作例では、ＶＰルーティング（図２において入力
ＶＣＩ１０２がそのまま出力ＶＣＩ１０４となる場合）
とＶＣルーティング（図２においてＶＰＩ／ＶＣＩ変換
部１の出力がそのまま出力ＶＰＩ／ＶＣＩとなる場合）
の中間的な機能を提供することになる。すなわち、出力
ＶＰＩ／ＶＣＩ変換部１ｂにおける１つの設定で２の４
乗種類（１６種類）のＶＣルーティングが可能なことに
なる。
を、第６行目はインバータ６の出力ビットパターンを示
す。従って第１の乗算器７ａの出力ビットは第７行に示
すようになり、第２の乗算器７ｂの出力ビットは第８行
に示すようになり、出力ＶＰＩ／ＶＣＩは第９行に示す
ようになる。この場合は出力ＶＣＩとして内部ＶＣＩの
下位４ビットだけが出力ＶＣＩとして選択され、その他
の出力ＶＣＩのビットには出力ＶＰＩ／ＶＣＩ変換部１
ｂで変換したＶＣＩのビットが選ばれる。したがって、
この動作例では、ＶＰルーティング（図２において入力
ＶＣＩ１０２がそのまま出力ＶＣＩ１０４となる場合）
とＶＣルーティング（図２においてＶＰＩ／ＶＣＩ変換
部１の出力がそのまま出力ＶＰＩ／ＶＣＩとなる場合）
の中間的な機能を提供することになる。すなわち、出力
ＶＰＩ／ＶＣＩ変換部１ｂにおける１つの設定で２の４
乗種類（１６種類）のＶＣルーティングが可能なことに
なる。
【００４１】以上は好適な実施形態に関して本発明を説
明しているが、色々な変形が存在し得ることは言うまで
もない。たとえば、上述の実施形態ではマスクビットと
しては下位から論理「１」のビットが連続しているビッ
トパターンを使用しているが、任意のビットパターンの
マスクビットを使用して、一層複雑な変化を与えること
ができる。
明しているが、色々な変形が存在し得ることは言うまで
もない。たとえば、上述の実施形態ではマスクビットと
しては下位から論理「１」のビットが連続しているビッ
トパターンを使用しているが、任意のビットパターンの
マスクビットを使用して、一層複雑な変化を与えること
ができる。
【００４２】
【発明の効果】以上述べたように本発明においては、マ
スクビットが論理「０」であるビット位置については、
出力ＶＰＩ／ＶＣＩ変換部１ｂの出力ビットを出力ＶＰ
Ｉ／ＶＣＩのビットとするように構成したので、マスク
ビットの全ビットの論理が「０」である場合には従来の
ＡＴＭ交換装置のＶＣルーティングと同様な結果が得ら
れる。また、マスクビットが論理「１」であるビット位
置については、内部ＶＰＩ／ＶＣＩのビットを出力ＶＰ
Ｉ／ＶＣＩのビットとするように構成したので、マスク
ビットの下位１６ビット（ＶＣＩの全ビットに相当する
ビット）の論理が「１」、それ以外のビットの論理が
「０」である場合には従来のＡＴＭ交換装置のＶＰルー
ティングと同様な結果が得られる。
スクビットが論理「０」であるビット位置については、
出力ＶＰＩ／ＶＣＩ変換部１ｂの出力ビットを出力ＶＰ
Ｉ／ＶＣＩのビットとするように構成したので、マスク
ビットの全ビットの論理が「０」である場合には従来の
ＡＴＭ交換装置のＶＣルーティングと同様な結果が得ら
れる。また、マスクビットが論理「１」であるビット位
置については、内部ＶＰＩ／ＶＣＩのビットを出力ＶＰ
Ｉ／ＶＣＩのビットとするように構成したので、マスク
ビットの下位１６ビット（ＶＣＩの全ビットに相当する
ビット）の論理が「１」、それ以外のビットの論理が
「０」である場合には従来のＡＴＭ交換装置のＶＰルー
ティングと同様な結果が得られる。
【００４３】さらに本発明においては、マスクビットを
下位から任意数のビットの論理を「１」に設定すること
ができるので、従来のＶＰルーティングでは、まとめて
取り扱うことができるＶＣ数が２の１６乗（＝６５５３
６）個に固定されていたのに比べ、１６個、２５６個な
ど、２のべき乗の個数のＶＣをまとめて取り扱うことが
できるという効果もある。
下位から任意数のビットの論理を「１」に設定すること
ができるので、従来のＶＰルーティングでは、まとめて
取り扱うことができるＶＣ数が２の１６乗（＝６５５３
６）個に固定されていたのに比べ、１６個、２５６個な
ど、２のべき乗の個数のＶＣをまとめて取り扱うことが
できるという効果もある。
【図１】本発明の基本実施形態を示すブロック図であ
る。
る。
【図２】従来の装置の構成を示すブロック図である。
【図３】本発明の一実施形態を示すブロック図である。
【図４】図２に示す装置の構成を図３に対応して表示し
たブロック図である。
たブロック図である。
【図５】入力ＶＰＩ／ＶＣＩに対応するマスクビット長
を示すフォーマット図である。
を示すフォーマット図である。
【図６】出力ＶＰＩ／ＶＣＩ変換部の入出力関係を示す
フォーマット図である。
フォーマット図である。
【図７】図３に示す装置の第１の動作例を示すフォーマ
ット図である。
ット図である。
【図８】図３に示す装置の第２の動作例を示すフォーマ
ット図である。
ット図である。
【図９】図３に示す装置の第３の動作例を示すフォーマ
ット図である。
ット図である。
１ａ 入力ＶＰＩ／ＶＣＩ変換部 １ｂ 出力ＶＰＩ／ＶＣＩ変換部 ２ マスクビット生成部 ３ ＶＰＩ／ＶＣＩ選択部 ６ インバータ ７ａ 第１の乗算器 ７ｂ 第２の乗算器 ８ 加算器
Claims (8)
- 【請求項１】 ＡＴＭ交換装置内でＡＴＭスイッチの各
入力ポートに備えられ、当該入力ポートへ入力する入力
仮想パス識別子及び入力仮想チャネル識別子（以下、仮
想パス識別子をＶＰＩと略記し、仮想チャネル識別子を
ＶＣＩと略記し、両者を併せた識別子をＶＰＩ／ＶＣＩ
と略記する）から、当該ＡＴＭ交換装置内で使用される
内部ＶＰＩ／ＶＣＩと、マスクビット長と、出力ポート
情報とを読み出す入力ＶＰＩ／ＶＣＩ変換部、 この入力ＶＰＩ／ＶＣＩ変換部の出力である前記内部Ｖ
ＰＩ／ＶＣＩとマスクビット長を、前記出力ポート情報
が指示する出力ポートへ接続する手段、 前記ＡＴＭスイッチの各出力ポートに備えられ、前記マ
スクビット長から前記内部ＶＰＩと内部ＶＣＩを連結し
た長さの２進符号のうち前記マスクビット長が示す数値
のビット数の下位ビットの論理を全部「１」とし、それ
より上位のビットの論理を全部「０」としたマスクビッ
トを生成するマスクビット生成部、 前記ＡＴＭスイッチの各出力ポートに備えられ、前記内
部ＶＰＩ／ＶＣＩのビットパターンを入力し、この入力
ビットパターンの中の前記マスクビットの論理「１」の
ビットでマスクされたビットのビットパターンは無視し
て、入力ビットパターンに対応する変換ＶＰＩ／ＶＣＩ
を読み出す出力ＶＰＩ／ＶＣＩ変換部、 前記ＡＴＭスイッチの各出力ポートに備えられ、前記出
力ＶＰＩ／ＶＣＩ変換部の出力と前記マスクビットとか
ら出力ＶＰＩ／ＶＣＩを生成する論理演算回路、 を備えたＡＴＭ交換装置。 - 【請求項２】 ＡＴＭ交換装置内でＡＴＭスイッチの各
入力ポートに備えられ、当該入力ポートへ入力する入力
仮想パス識別子及び入力仮想チャネル識別子（以下、仮
想パス識別子をＶＰＩと略記し、仮想チャネル識別子を
ＶＣＩと略記し、両者を併せた識別子をＶＰＩ／ＶＣＩ
と略記する）から、当該ＡＴＭ交換装置内で使用される
内部ＶＰＩ／ＶＣＩと、マスクビット長と、出力ポート
情報とを読み出す入力ＶＰＩ／ＶＣＩ変換部、 この入力ＶＰＩ／ＶＣＩ変換部の出力である前記内部Ｖ
ＰＩ／ＶＣＩとマスクビット長を、前記出力ポート情報
が指示する出力ポートへ接続する手段、 前記ＡＴＭスイッチの各出力ポートに備えられ、前記マ
スクビット長から前記内部ＶＰＩと内部ＶＣＩを連結し
た長さの２進符号のうち前記マスクビット長が示す数値
のビット数の下位ビットの論理を全部「０」とし、それ
より上位のビットの論理を全部「１」としたマスクビッ
トを生成するマスクビット生成部、 前記ＡＴＭスイッチの各出力ポートに備えられ、前記内
部ＶＰＩ／ＶＣＩのビットパターンを入力し、この入力
ビットパターンの中の前記マスクビットの論理「０」の
ビットでマスクされたビットのビットパターンは無視し
て、入力ビットパターンに対応する変換ＶＰＩ／ＶＣＩ
を読み出す出力ＶＰＩ／ＶＣＩ変換部、 前記ＡＴＭスイッチの各出力ポートに備えられ、前記出
力ＶＰＩ／ＶＣＩ変換部の出力と前記マスクビットとか
ら出力ＶＰＩ／ＶＣＩを生成する論理演算回路、 を備えたＡＴＭ交換装置。 - 【請求項３】 請求項１又は２の何れかに記載のＡＴＭ
交換装置において、前記論理演算回路は、 前記内部ＶＰＩ／ＶＣＩの各ビットと前記マスクビット
の対応するビットとを乗算したビット列を出力する第１
の乗算器、 前記出力ＶＰＩ／ＶＣＩ変換部の出力の各ビットと前記
マスクビットの対応するビットの論理を反転したビット
とを乗算したビット列を出力する第２の乗算器、 前記第１の乗算器の出力と前記第２の乗算器の出力との
和を出力ＶＰＩ／ＶＣＩとして出力する加算器、 を備えたことを特徴とするＡＴＭ交換装置。 - 【請求項４】 請求項１又は２の何れかに記載のＡＴＭ
交換装置において、前記内部ＶＰＩ／ＶＣＩを前記入力
ＶＰＩ／ＶＣＩと同一にすることを特徴とするＡＴＭ交
換装置。 - 【請求項５】 請求項１又は２の何れかに記載のＡＴＭ
交換装置において、前記入力ＶＰＩ／ＶＣＩ変換部の入
出力関係及び前記出力ＶＰＩ／ＶＣＩ変換部の入出力関
係は予め適宜設定されることを特徴とするＡＴＭ交換装
置。 - 【請求項６】 請求項４記載のＡＴＭ交換装置におい
て、前記入力ＶＰＩは１２ビットの２進数（３桁の１６
進数）で構成され、前記入力ＶＣＩは１６ビットの２進
数（４桁の１６進数）で構成され、前記マスクビット長
は５ビットの２進数（２桁の１６進数）で構成されるこ
とを特徴とするＡＴＭ交換装置。 - 【請求項７】 請求項５記載のＡＴＭ交換装置におい
て、１６進表示で前記入力ＶＰＩが［００１］Ｈ（Ｈは
１６進表示であることを示す、以下同じ）であり、前記
入力ＶＣＩが［０００１］Ｈである場合マスクビット長
は［００］Ｈに設定され、前記入力ＶＰＩが［００３］
Ｈの場合は前記入力ＶＣＩのビットパターンに関係なく
マスクビット長は［１０］Ｈに設定され、前記入力ＶＰ
Ｉが［００５］Ｈであり、前記入力ＶＣＩが［００１
Ｘ］Ｈ（Ｘは無視を表す）である場合マスクビット長は
［０４］Ｈに設定されることを特徴とするＡＴＭ交換装
置。 - 【請求項８】 請求項６記載のＡＴＭ交換装置におい
て、１６進表示で前記内部ＶＰＩが［００１］Ｈであ
り、前記内部ＶＣＩが［０００１］Ｈである場合、前記
出力ＶＰＩ／ＶＣＩ変換部の出力は［００２］Ｈ、［０
００２］Ｈに設定され、前記内部ＶＰＩが［００３］Ｈ
であり、前記内部ＶＣＩが［００００］Ｈである場合、
前記出力ＶＰＩ／ＶＣＩ変換部の出力は［００４］Ｈ、
［００００］Ｈに設定され、前記内部ＶＰＩが［００
５］Ｈであり、前記内部ＶＣＩが［００１０］Ｈである
場合前記出力ＶＰＩ／ＶＣＩ変換部の出力は［００６］
Ｈ、［００２０］Ｈに設定されることを特徴とするＡＴ
Ｍ交換装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25918598A JP2000078162A (ja) | 1998-08-31 | 1998-08-31 | Ａｔｍ交換装置 |
| US09/385,447 US6522652B1 (en) | 1998-08-31 | 1999-08-30 | ATM exchange |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25918598A JP2000078162A (ja) | 1998-08-31 | 1998-08-31 | Ａｔｍ交換装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000078162A true JP2000078162A (ja) | 2000-03-14 |
Family
ID=17330560
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP25918598A Pending JP2000078162A (ja) | 1998-08-31 | 1998-08-31 | Ａｔｍ交換装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6522652B1 (ja) |
| JP (1) | JP2000078162A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2003088624A1 (en) * | 2002-04-18 | 2003-10-23 | Philips Intellectual Property & Standards Gmbh | Method for address conversion in heterogeneous networks |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100426781C (zh) * | 2003-12-11 | 2008-10-15 | 华为技术有限公司 | 一种实现虚通路连接快速检索定位的方法 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2962916B2 (ja) | 1992-01-20 | 1999-10-12 | 三菱電機株式会社 | Ａｔｍ交換機 |
| JPH06318951A (ja) * | 1993-01-07 | 1994-11-15 | Toshiba Corp | セル転送方法およびセル転送システム |
| JPH0936874A (ja) | 1995-07-19 | 1997-02-07 | Matsushita Electric Ind Co Ltd | Ａｔｍ交換機 |
| SE9504231L (sv) * | 1995-11-27 | 1997-05-28 | Ericsson Telefon Ab L M | Kösystem för överföring av informatonspaket |
| JPH10262063A (ja) * | 1997-03-19 | 1998-09-29 | Fujitsu Ltd | セルスイッチング方法及びセル交換システム |
| JP3842417B2 (ja) | 1997-12-25 | 2006-11-08 | 株式会社東芝 | Ａｔｍスイッチ |
-
1998
- 1998-08-31 JP JP25918598A patent/JP2000078162A/ja active Pending
-
1999
- 1999-08-30 US US09/385,447 patent/US6522652B1/en not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2003088624A1 (en) * | 2002-04-18 | 2003-10-23 | Philips Intellectual Property & Standards Gmbh | Method for address conversion in heterogeneous networks |
Also Published As
| Publication number | Publication date |
|---|---|
| US6522652B1 (en) | 2003-02-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2892689B2 (ja) | パケット通信網およびパケット交換機 | |
| JP3077677B2 (ja) | 品質保証ノード装置 | |
| US5701300A (en) | Connectionless server for an asynchronous transfer mode network | |
| US5781529A (en) | Systems and methods for routing ATM switched virtual circuit calls | |
| US6639916B1 (en) | AAL receiving circuit and method of processing ATM cells | |
| WO1998039696A2 (en) | Unitary virtual circuit in digital network having communication | |
| EP1142439A1 (en) | Segmented performance monitoring of multi-stage atm node | |
| JP2000078162A (ja) | Ａｔｍ交換装置 | |
| KR100314564B1 (ko) | 통계적데이터압축방법 | |
| JPH07336354A (ja) | Ｓｔｍデータ／ａｔｍセル変換方法及び装置 | |
| JP2000138687A (ja) | 中継装置 | |
| JP3842417B2 (ja) | Ａｔｍスイッチ | |
| US6980557B1 (en) | Communications system with communication terminals which are connected to a switching system via a packet-oriented communication network | |
| KR100222223B1 (ko) | Atm 망을 통해 접속부를 결합시키는 방법 및 시스템 | |
| KR970002790B1 (ko) | 비동기 전송 모드에서의 호출 파티 서브 어드레스 메세지 생성방법 | |
| Calisti et al. | Traffic models for an optical transparent packet network | |
| JP3246638B2 (ja) | 端末収容装置およびその動作方法 | |
| KR0129598B1 (ko) | 비동기 전송 모드에서의 피호출 파티 서브 어드레스 메세지 생성방법 | |
| Omundsen et al. | A pipelined, multiprocessor architecture for a connectionless server for broadband ISDN | |
| KR950012325B1 (ko) | Atm셀 연결 경로 제어장치 | |
| Chao et al. | Design of virtual channel queue in an ATM broadband terminal adaptor | |
| US7466709B1 (en) | ATM switching equipment having a switching network | |
| JP3534640B2 (ja) | アドレス変換方法及び装置 | |
| KR0128867B1 (ko) | 비동기 전송 모드의 피호출 파티 넘버 메세지 생성방법 | |
| JP2000022756A (ja) | Ａｔｍ−ｗａｎ音声通信選択方式 |