JP2000068240A

JP2000068240A - 半導体デバイスのウェ―ハからのへき開方法

Info

Publication number: JP2000068240A
Application number: JP11192047A
Authority: JP
Inventors: Paul Charles; ポール・チャールズ
Original assignee: Hewlett Packard Co
Current assignee: HP Inc
Priority date: 1998-07-08
Filing date: 1999-07-06
Publication date: 2000-03-03
Also published as: US6335559B1; EP0977276A1

Abstract

(57)【要約】【課題】へき開を容易にするための半導体製造フ゜ロセス、
及びこうしたフ゜ロセスによるテ゛ハ゛イスを提供すること。【解決手段】本発明は、半導体ウェーハ(100)からのテ゛ハ゛イス
(200)のへき開を容易にするため半導体ウェーハ(100)、とり
わけ化合物半導体ウェーハにエッチンク゛を施す方法、及びこうし
た方法によってへき開されるテ゛ハ゛イスに関するものであ
る。半導体テ゛ハ゛イス(200)は、基板(106)と基板(106)上に
成長された1つ以上の層(108,110,112,116,122)を含むウェ
ーハ(100)からへき開され、へき開部(150,151,153,154)に
よってテ゛ハ゛イス(200)の2対の平行なエッシ゛(201,202;203,20
4)が形成されている。へき開部のそれぞれは、成長層
（108,110,112,116,122)を貫通して基板(106)に部分的
に食い込むエッチンク゛で形成されたク゛ルーフ゛(163,164;166,26
6)によって誘導されている。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、半導体ウェーハか
らの半導体デバイスのへき開を容易にするため、半導体
ウェーハ、とりわけ、化合物半導体ウェーハにエッチン
グを施す方法、及び、こうした方法によってへき開され
る半導体デバイスに関するものである。

【０００２】

【従来の技術】半導体ウェーハは、通常、先端にダイヤ
モンドがついているスタイラスで、ウェーハ表面にマー
クまたはラインを彫るか、または刻み込むことによって
へき開される。その彫り込みは、通常、粘着マット上に
半導体デバイスを配置して、半導体デバイスの処理後に
行われる。ある方向にいくつかのラインを彫った後、ウ
ェーハに一撃を加えて、ウェーハをバーに分割する。バ
ーを所定位置にそのまま保持して、次に、ウェーハを９
０゜回転させ、もう一度彫り込みを行ってから、再度一
撃を加えて、各バーから各半導体デバイスを分離する。
半導体デバイスは、さらに、例えば、チップまたは他の
パッケージへの組み込みに備えて、後続の処理を受け
る。

【０００３】刻み込みプロセスは、いくつかの制限を受
ける。第１に、表面への刻み込みは、本質的に破壊的な
プロセスであり、その長さに沿って、また、ラインの両
端から放射状に広がる微細な亀裂及び他の欠陥を生じさ
せる。こうした欠陥によって、へき開平面がでこぼこに
なり、半導体デバイス間に寸法の変動性が生じる。さら
に、彫り込みプロセスによって生じる屑が、仕上がった
半導体デバイスの機械的、電気的、または光学的障害に
なり、マウントまたはヒート・シンクに対するハンダ付
け、及びワイヤに対するボンディング前に、へき開され
たバーまたは半導体デバイスから洗い落とさなければな
らない。こうした洗浄プロセスには、半導体デバイスの
外部表面をふとしたことで汚染する恐れがある。これら
の影響は、エッジ発光レーザ・ダイオード、発光ダイオ
ード、及び検出器のような化合物半導体デバイスの場合
には、とりわけ問題になる。

【０００４】彫り込み中に生じる不規則な損傷は、スタ
イラスの速度を低く保てば、低減させることが可能であ
る。しかし、実際には、これは、かなり不便である。例
えば、３２平方ミリメートルの化合物半導体ウェーハ
は、購入するのに約＄７０，０００かかる彫り込み機械
を利用して、彫り込み、へき開、及び洗浄に３〜４時間
を要することになる。

【０００５】彫り込みプロセスでは、一般に、半導体デ
バイスの上部表面に約２μｍの深さまで切り込む。多く
の光学デバイスでは、例えば、利得誘導式半導体レーザ
（gain guided semiconductor laser）のストライプの
ような、活性光学層は、これより浅い。光学ファセット
（facet）を横切るへき開平面の欠陥は、回避されなけ
ればならないので、ウェーハの幅を横切って一方向に刻
み込むことは不可能である。従って、半導体光学デバイ
スの長さに等しい間隔で、ウェーハの向かい合ったエッ
ジに沿って短い刻み目を入れる場合には、それが一般的
である。次に、ウェーハからバーへの分割が、これらア
ライメントのとれた刻み目対から開始され、全てがうま
くゆけば、へき開が、ウェーハを横切って反対側のエッ
ジまで広がる。これによって、ファセットの欠陥は回避
されるが、あいにく、刻み目の端からの微細な亀裂によ
って、バーの幅、従って、デバイスの長さに変動性が生
じることになる（横方向の場合、バーの全幅にわたる彫
り込みが可能であり、従って、寸法の変動はより少な
い）。

【０００６】例えば、長さが３５０μｍのバーから形成
される半導体デバイスの場合、そのデバイスの長さの許
容可能な変動性は、±１０μｍとすることが可能であ
る。バーの長さを決める１対の隣接亀裂が、両方とも、
逆方向に大幅に離れている場合、バーの幅がこの規格外
になり、そのバーと、おそらく、やはり隣接するバーの
１つからへき開される全ての半導体デバイスが拒絶され
る。各バー毎に、約１５０の半導体デバイスが含まれて
いるので、こうした欠点によって、３００の半導体デバ
イスが拒絶される可能性がある。

【０００７】刻み目がウェーハを横切って延びないとい
う事実には、亀裂が完全にウェーハを横切って広がらな
い、あるいは、ウェーハが一撃を受けると、不規則に分
離することになるという恐れもある。これらの要因、及
び屑または洗浄に起因する汚染は、半導体デバイスの形
成に用いられるプロセスの歩留まりに重大な影響を及ぼ
す可能性がある。

【０００８】特開平２−３９４８１号には、へき開の開
始の補助として、ウェーハのエッジから１〜３ｍｍの領
域にエッチングで形成されたＶ字形グルーブの利用が提
案されている。Ｖ字形グルーブは、全ての上に重なる層
の形成前に、あるいはレーザ・ストライプ及び接点の最
終形成前に、裸基板に直接エッチングで形成する必要が
ある。Ｖ字形グルーブは、レーザ・ストライプの妨げに
なるので、ウェーハの全幅を横切って延びることは不可
能であり、やはり、従来の刻み込んで、一撃を加える方
法によって、一方向にウェーハをへき開することが必要
である。

【０００９】

【発明が解決しようとする課題】本発明の目的は、これ
らの問題のいくつかに取り組んだ半導体製造プロセス、
及びこうしたプロセスによる半導体デバイスを提供する
ことにある。

【００１０】

【課題を解決するための手段】従って、本発明によれ
ば、基板と、基板上に成長した１つ以上の層が含まれて
いるウェーハからへき開される半導体デバイスであっ
て、へき開部によって、半導体デバイスの２対の平行エ
ッジが形成されており、へき開部のそれぞれが、成長層
を貫通し、部分的に基板に食い込むエッチングで形成さ
れたグルーブによって誘導されたことを特徴とする、半
導体デバイスが得られる。

【００１１】また本発明によれば、基板と、基板上に成
長した１つ以上の層と、成長層を貫通し、部分的に基板
に食い込むエッチングで形成されたグルーブを含む半導
体ウェーハであって、グルーブが、グリッド状パターン
をなすように構成されて、へき開平面を、従って、半導
体デバイスのアレイのエッジを形成していることを特徴
とする、半導体ウェーハが得られる。

【００１２】半導体デバイスは、化合物半導体デバイス
とすることが可能である。基板上に成長した層には、一
般に、半導体デバイスの電気的及び／または光学的特性
を決める半導体層、絶縁層、または導電層が含まれてい
る。

【００１３】エッジ対は、一般に、正方形または長方形
の半導体デバイスのエッジを形成する直交対になる。

【００１４】グルーブは、半導体デバイスのエッジに沿
って少なくとも部分的に延びる壁を備えることもできる
し、あるいはグルーブは、半導体デバイスのエッジに沿
って全体に延びることも可能である。

【００１５】好適な実施態様の場合、第１の対をなす平
行なエッジは、第２の対をなす平行なエッジに対して直
角であり、第１の対をなすエッジは、それぞれ、それに
沿って全体に延びるグルーブ壁を備え、第２の対をなす
エッジは、それぞれ、それに沿って部分的にしか延びな
いグルーブ壁を備えている。

【００１６】次に、半導体デバイスが、成長層内に、半
導体デバイスのエッジまで延びる活性光学領域を備えて
いる場合、エッジのその部分は、こうしたグルーブ壁を
備えることはできないので、活性光学領域を備えた半導
体デバイスのエッジの前記部分は、へき開平面によって
形成される。

【００１７】グルーブのエッチング・レートは、材料の
結晶方向によって決まる可能性があるので、２つの隣接
エッジが、それぞれ、デバイスのエッジに沿って少なく
とも部分的に延びるグルーブ壁を備えており、グルーブ
壁の少なくとも１つが、隣接エッジの接合部によって形
成されるコーナまで延びていない場合には有利である。
こうして、隣接グルーブ壁間のコーナにおける選択エッ
チングを回避することができる。

【００１８】本発明は、また、ｉ）半導体基板を形成するステップと、ｉｉ）基板上に１つ以上の層を成長させるステップと、ｉｉｉ）成長層を貫通し、基板に部分的に食い込むグル
ーブをエッチングで形成するステップとを含み、グルー
ブが、グリッド状パターンをなすように構成されて、へ
き開平面を、従って、半導体デバイスのアレイのエッジ
を形成することを特徴としている、半導体ウェーハの製
造プロセスも提供する。

【００１９】ウェーハの形成が済むと、グリッド状パタ
ーンをなすグルーブに沿ってウェーハをへき開して、半
導体デバイスを分離することによって、半導体デバイス
を形成することができる。

【００２０】例証のために添付図面を参照して、本発明
を説明する。

【００２１】

【発明の実施の形態】図１には、一定の拡大率ではない
が、１．５５μｍで動作する高速光ファイバ・リンクの
送信器として用いるのに適した、２つのコンポーネン
ト、すなわち、分布帰還形（ＤＦＢ）レーザ・ダイオー
ド２と、電子吸収（ＥＡ）変調器４を含む従来技術の集
積された光電子デバイス１が示されている。

【００２２】半導体デバイス１は、３２平方ミリメート
ルのウェーハ上に、ウェーハの形で成長させられてい
る。ウェーハは、約１０¹⁹／ｃｃまでドープされたｎ^-
−ＩｎＰ基板６を備えており、基板上には、レーザ・ダ
イオード用の平面活性レーザを製作する既知の技法に従
って製作された活性層が成長させられている。（この活
性層は、バルク領域とすることも、あるいは、歪み多重
量子井戸（ＳＭＱＷ）構造とすることも可能である。）
ＳＭＱＷデバイスの一例が、「Optical Fibre Conferen
ce，Vol.2，1996 Technical Digest Series，Optical
Society of America」に W.S.Ring 他によって論じられ
ている。用いられる活性層のタイプは、本発明にとって
重要ではない。

【００２３】この例の場合、基板上に厚さ２μｍのｎ^-
−ＩｎＰ緩衝層８を成長させて、約１０¹⁸／ｃｃまでド
ープされる。レーザ・ダイオードは、約１００ｎｍ〜３
００ｎｍの厚さの四元Ｉｎ_xＧａ_1-xＡｓ_1-yＰ_y活性層１
０を備えており、この上に、この場合、ｐ⁺−ＩｎＰか
ら形成された「クラッド」層である、別の緩衝層１２が
重ねられる。ｎ^-−ＩｎＰ緩衝層またはｐ⁺−ＩｎＰキャ
ップ層には、レーザ・ダイオードのＤＦＢ格子を含むこ
とが可能である。ＤＦＢレーザ及びＥＡ変調器の活性領
域は、通常、ＳＭＱＷ構造を含む。

【００２４】変調器の出力ファセット９は、ファセット
の透過を良くするため反射防止コーティングが施されて
いるが、レーザ・ダイオードのバック・ファセット１１
は、反射コーティングを施すこともできるし、あるいは
コーティングを施さずに放置することも可能である。

【００２５】クラッド層または上部緩衝層１２は、約２
μｍの厚さに成長しており、その上に、１００ｎｍ〜２
００ｎｍの厚さの三元キャップ層１６が堆積している。
レーザ・ダイオード２に電気接続するための良好な抵抗
の小さいオーム接触を提供するため、キャップ層１６
は、ｐ⁺⁺−ＧａＩｎＡｓから形成され、約１０¹⁹／ｃｃ
まで高度にドープされている。三元キャップ層の代替案
として、四元ＩｎＧａＡｓＰキャップ層を用いることも
可能である。

【００２６】次に、周知の製造テクノロジを利用して、
例えば、フォトレジスト層の回転塗布、露光、及び現像
を行い、その後、エッチングすることによって、ウェー
ハにパターン形成及びエッチングが施される。第１に、
プラズマ促進化学蒸着（ＰＥＣＶＤ）プロセスによっ
て、ＳｉＯ₂層（不図示）を堆積させる。ただし、留意
すべきは、窒化ケイ素が、ＳｉＯ₂の適切な代替選択に
なるという点である。この層にフォトリソグラフィ技法
でパターン形成及びドライ・エッチングを施して、キャ
ップ層１６、及び３μｍ幅のメサまたはリッジ・ストラ
イプ１４に沿った部位を除く２００ｎｍの緩衝層のほと
んどが除去される。従って、リッジ・ストライプ１４
は、まわりの表面より上方に約２μｍ隆起する。最後
に、リッジ・ストライプからＰＥＣＶＤ酸化物層を除去
すると（１０：１の緩衝剤で処理されたＨＦで）、キャ
ップ層が再び露出する。

【００２７】リッジ・ストライプ１４には、ストライプ
１４の下方の活性領域１７に沿って光学モード１５の誘
導を行う効果がある。リッジ・ストライプ１４は、レー
ザ・ダイオード２から、分離領域１８を通り、ＥＡ変調
器４に向かって延びている。ＥＡ変調器は、非バイアス
変調器の吸収エッジが、レーザ・ダイオードの最大利得
の放出波長よりも短い（一般に、３０ｎｍ〜１００ｎｍ
短い）波長である点を除けば、レーザ・ダイオードに関
して述べたのと同様の構造を備えている。

【００２８】分離領域１８には、上述のものと同様のプ
ロセスで、キャップ層１６を完全に除去し、必要があれ
ば、ｐ⁺−ＩｎＰ上部緩衝層１２の上部を除去するた
め、エッチングを施して形成されたギャップ２０が含ま
れている。ギャップ２０のエッチングは、ストライプ１
４の下方に延びる活性領域１７によって導かれる光に対
して反射及び干渉を生じることになる深さに達する手前
で止める。

【００２９】次に、キャップ層１６、リッジ・ストライ
プ１４の側部、及びまわりの上部緩衝層１０に、この場
合、厚さ約２００ｎｍのＳｉＯ₂誘電パッシベーション
層である、ＰＥＣＶＤ酸化物層２２によるコーティング
が施される。これに、上述のものと同様のプロセスによ
るパターン形成及びエッチングを施して、リッジ・スト
ライプ１４の上に２つの接触ウィンドウ、すなわち、レ
ーザ・ダイオードの上方のウィンドウ２４と変調器の上
方のウィンドウ２６が開かれる。誘電パッシベーション
層２２には、残りのプロセス・ステップ中、リッジ・ス
トライプ１４の側壁を保護するという二次的目的もあ
る。

【００３０】次に、周知の技法を利用し、２段階で、半
導体デバイス１に金属の真空蒸着が施される。まず、一
般に、ＥビームによってＴｉＰｔを堆積させ、ＴｉＰｔ
層は、ウェット・エッチングで満足に除去することがで
きないので、リフト・オフ・プロセスを利用して、パタ
ーン形成が施される。次に、一般には、スパッタリング
によって、ＴｉＡｕ層を堆積させ、その後、フォトリソ
グラフィで形成される領域において、Ａｕのウェット・
エッチング（例えば、５０：２９：５６Ｈ２０：Ｉ：
ＫＩ）、及びＴｉのウェット・エッチング（ＨＦ）が施
される。残りのＴｉＡｕ層は、接触ウィンドウ２４、２
６の上を覆って、キャップ層を介してレーザ・ダイオー
ド２及び変調器４との良好なオーム接触をなす、２つの
接触部２８、３０を形成する。電気的接続を行わない他
の６つのメタライズ領域３１〜３６も形成されるが、リ
ッジ・ストライプ１４に対する物理的保護を施すため、
パッド（不図示）を装着することが可能である。

【００３１】ウェーハの製作後、上述のように、先行技
術による半導体デバイス１に、従来のプロセスで彫り込
み及びへき開が施される。先行技術の半導体デバイス１
は、長さが（すなわち、リッジ１４の方向に）約７００
μｍで、幅が約３００μｍである。レーザ・ダイオード
２、ギャップ分離領域１８、及び変調器４の長さは、そ
れぞれ、約４５０μｍ、約５０μｍ、及び約２００μｍ
である。

【００３２】例示されていないが、基板６は、従来のや
り方で、接触パッドの上へワイヤのボンディング前にヒ
ート・シンクにハンダ付けされる。彫り込み及びへき開
プロセスによる屑は、潜在的に、ワイヤ・ボンディン
グ、光学ファセット９、１１からの出力、またはヒート
・シンクに対するハンダ付けを妨げる可能性がある。

【００３３】次に図２〜図４を参照すると、これらに
は、本発明によるウェーハ１００の一部の形成時、及び
このウェーハからの半導体デバイスのへき開前における
段階の略斜視図が示されている。これらの図面におい
て、先行技術による半導体デバイス１のものと同様の機
構は、１００だけ増した参照番号で表示されている。

【００３４】ウェーハ１００は、リッジ・ストライプ１
１４と、この両側に、それぞれ、リッジ・ストライプ１
１４に対して平行な細長い縦方向のエッチング領域５
４、５５、及びより短めの細長い横方向のエッチング領
域５６、５７が設けられた、２つの同様のメサ領域５
０、５２を備えている。縦方向のエッチング領域と横方
向のエッチング領域の両方にわたるメサ領域５０、５２
の最大幅は、約８０μｍである。

【００３５】このウェーハは、上述の先行技術による半
導体デバイス１の場合と同じやり方で、同じ組成から形
成された、基板１０６、下方緩衝層１０８、活性層１１
０、上方緩衝層１１２、及びキャップ層１１６を備えて
いる。プロセスの相違は、リッジ・ストライプ１１４が
形成されるマスキング・ステップから始まる。マスクに
よって、ウェーハを横切るメサ領域５０、５２の全てが
同時に形成される。

【００３６】図３において明らかなように、先行技術に
よる半導体デバイス１の場合と同様に、次に、ＳｉＯ₂
パッシベーション層１２２を堆積させ、次に、パッシベ
ーション層１２２を通るエッチングで、リッジ・ストラ
イプ１１４の上方に、接触ウィンドウ１２４が形成され
る。

【００３７】図４では、上述の同様の方法で、接触ウィ
ンドウ１２４、及びそのまわりのＳｉＯ₂パッシベーシ
ョン層１２２の上に、ＡｕＴｉ接触領域１２８が被せら
れている。この時点まで、本発明によるウェーハ１００
は、先行技術による半導体デバイス１の場合と同じ基本
プロセス・ステップを利用している。

【００３８】図４には、縦方向エッチング領域５４、５
５のそれぞれの軸の両側の中央領域に沿って、ＳｉＯ₂
パッシベーション層１２２に開けられた縦方向のエッチ
ング・ウィンドウ６４、６５と、これから分離して、よ
り短めの横方向エッチング領域５６、５７のそれぞれの
軸の両側の中央領域に沿って、パッシベーション層に開
けられた横方向エッチング・ウィンドウ６６、６７も示
されている。縦方向と横方向のエッチング・ウィンドウ
の幅は、約１０μｍであり、横方向の各エッチング・ウ
ィンドウの長さは、約５０μｍである。

【００３９】ウィンドウ６４〜６７を開けるのは、金属
層の堆積後である。この理由は、そうしなければ、Ｔｉ
Ａｕ層のスパッタリング中におけるＡｒ⁺イオン衝撃に
よって、エッチング・ウィンドウ６４〜６７における露
出キャップ層１１６の侵食を生じる可能性があり、これ
が、以下で述べるエッチング・ステップの実施に悪影響
を及ぼすことが分かったためである。

【００４０】エッチング・ウィンドウは、最初に、製品
コードＳ１８２８の「Ｓｈｉｐｌｅｙ」（商標）フォト
レジストをウェーハに回転塗布して形成される。塗布さ
れるフォトレジストは、厚さが２．８μｍであり、次
に、５分間にわたって、１２０゜Ｃでベーキングが施さ
れる。標準的なプロセス・ステップを利用して、フォト
レジストに露光、現像、ポスト・ベーキング、及びエッ
チングを施して、エッチング・パターンが形成される。

【００４１】やはり、アセトン／ＩＰＡのような溶剤を
利用した標準的なプロセス・ステップによって、フォト
レジストを後ではがすことが可能である。既知のよう
に、こうしたフォトリソグラフィ・プロセスを利用し
て、誘電体層にパターン形成を施し、その後、誘電体層
を半導体エッチングのためのエッチング・マスクとして
利用することが可能である。こうした場合、フォトレジ
ストは、半導体エッチング前にはがされる。解説中のプ
ロセスの場合には、エッチングに用いられるＨＢｒが誘
電体マスクを浸食するのを阻止するため、以下で述べる
半導体エッチング・ステップの間、フォトレジストをそ
のまま残しておくのが望ましい。

【００４２】ＳｉＯ₂の露出領域が、１０：１の緩衝剤
で処理されたＨＦの２０゜Ｃの溶液でエッチングを施さ
れる。次に、ＩｎＧａＡｓキャップ層及びＩｎＰクラッ
ド層が、５３：（１：１７）：４６に混合された臭化水
素酸ＨＢｒ：（Ｂｒ／ＨＢｒ）：Ｈ₂０の５゜Ｃの溶液
でエッチングを施されるが、レーザ・デバイスの場合、
エッチング時間は３０秒である。（検出装置の場合、Ｉ
ｎＧａＡｓ活性層を通って、ＩｎＰ緩衝層に食い込むエ
ッチングを必要とするため、このプロセス・ステップ
は、同じ温度で８分までかかる可能性がある。）エッチ
ング・ステップによって、これまでに、ＳｉＯ₂とｐ⁺⁺
−ＧａＩｎＡｓキャップ層１１６の両方が除去され、
ｐ⁺−ＩｎＰクラッド層１１２に約１μｍの深さまでエ
ッチングが及んでいる。キャップ層１１６とクラッド層
１１２の界面における結合が密接であるため、クラッド
層への横方向のエッチングによって、キャップ層１１６
のアンダーカットを生じることは本質的にない。

【００４３】次に、５分間にわたって、２０゜Ｃの４８
％ＨＢｒを利用して、第２のエッチング・ステップを実
施するが、これは、キャップ層１１６にエッチングを施
すのではなく、図５〜図７に示されるように、さらに、
Ｖ字形グルーブを開けるのに利用される。この段階まで
に、エッチングは、約２５μｍの深さ、すなわち、まだ
薄くなっていない、従って、厚さがまだ約３５０μｍあ
る基板内に十分食い込む深さに達しているであろう。

【００４４】次に、図５〜図７も参照すると、図５に
は、一定の拡大率で描かれたウェーハ１００の一部に関
する平面図が示されている。３つの対応する縦方向エッ
チング・ウィンドウ６３、６４、６５にエッチングで形
成された、３つの同様の平行な縦方向Ｖ字形グルーブ１
６３、１６４、１６５と、これらに隣接した、３つの同
様の平行なリッジ・ストライプ１１４、２１４、３１４
が示されている。各リッジ・ストライプと隣接Ｖ字形グ
ルーブの間には、対応する横方向エッチング・ウィンド
ウ６６、６７、６８にエッチングで形成された、いくつ
かの横方向の同一線上のＶ字形グルーブ１６６、１６
７、１６８がある。これらの横方向Ｖ字形グルーブから
縦方向に間隔をあけて、もう１つの組をなす同様の横方
向Ｖ字形グルーブ２６６、２６７、２６８が設けられて
いる。従って、グルーブは、グリッド状パターンをなす
ように配置されて、半導体デバイスアレイを形成する。

【００４５】縦方向Ｖ字形グルーブ１６３、１６４、１
６５は、対応する縦方向へき開平面１５０、１５１、１
５２を形成し、各組をなす横方向Ｖ字形グルーブ１６
６、１６７、１６８；２６６、２６７、２６８は、対応
する横方向へき開平面１５３；１５４を形成する。

【００４６】半導体デバイスをへき開する場合、４つの
Ｖ字形グルーブ、例えば、１６３、１６４、１６６、２
６６が、図５の点線のアウトラインで示された半導体デ
バイス２００の境界を定める。半導体デバイス２００
は、細長く、長方形のアウトラインが、２対の平行なエ
ッジ２０１、２０２；２０３、２０４によって定められ
る。

【００４７】横方向と縦方向のグルーブが交わらず、図
６に最も明確に示されているバリヤ１９０によって離隔
されたままである理由は、中間結晶平面に沿って進む、
縦方向と横方向のグルーブの交差点によって形成される
コーナにおけるエッチングのレートが、離隔されたグル
ーブにおける縦方向または横方向の壁のどれよりも大幅
に高いレートになることが分かったためである。これに
よって、その接合部におけるこうした交差ウィンドウの
アンダーカットという影響が生じ、また、これによっ
て、横方向へき開部の形成がわずかに劣化し、突出部の
破壊のために、へき開中に屑を発生させる可能性も増す
という望ましくない影響が生じる。さらに、コーナにお
けるエッチング・レートが極めて高いので、グルーブの
適正な形成がうまくゆかない可能性がある。従って、縦
方向のエッチング領域と横方向のエッチング領域の間に
ギャップを設けること、及び、その結果として得られ
る、グルーブを離隔するバリヤ１９０の機能が、本発明
の重要な特徴である。

【００４８】図６及び図７には、縦方向及び横方向のＶ
字形グルーブが断面図で示されている。図６及び図７
は、図７の水平方向の削除部分７０、７１は別として、
やはり、一定の拡大率によるものである。図から明らか
なように、横方向と縦方向のＶ字形グルーブは、それぞ
れ、基板１０６の上方境界２０６の下方に延びている
が、断面のプロフィールが異なる。横方向のＶ字形グル
ーブ、例えば、１６８、２６７、２６８は、「Ｖ」の頂
点まで内側にテーパ状をなすまっすぐな壁または側面を
備えており、縦方向のＶ字形グルーブは、同じＶ字形を
ベースにしているが、エッチング・ウィンドウの幅によ
って先端が切り取られた、逆Ｖ字形の上部を備えてい
る。この相違は、基板１０６の結晶格子と、この上方に
成長する層の配向によるものである。本例の場合、Ｉｎ
Ｐ基板の結晶構造は、面心立方格子（ｆｃｃ）であり、
リッジ・ストライプ１４の軸に対する配向は、１、０、
０±１．５゜である。

【００４９】クラッド層１１２、活性層１１０、下方緩
衝層１０８、及び基板１０６のエッチングが進むにつれ
て、エッチングの底部は、テーパ状の壁が頂点で交わる
まで、ほぼフラットな表面を備えることになる。横方向
のグルーブの場合、頂点に達すると、ひとりでに深さに
自己制限がかかるので、エッチングはそれ以上進まな
い。従って横方向グルーブの深さは、横方向エッチング
・ウィンドウの幅によって決まる。

【００５０】縦方向のＶ字形グルーブの場合、エッチン
グが進んで、グルーブの各壁に沿った２つの結晶平面も
除去するので、ひとりでに深さに自己制限がかかること
はなく、チェックせずに放置すると、基板１０６を貫通
することになる。従って、エッチング・プロセスに制御
を施して、取扱いのための最低限の丈夫さを保つこと
と、確実なへき開を可能にすることの両方に関して、縦
方向のＶ字形グルーブのエッチングが最適な深さまで行
われることを保証する必要がある。本例では、薄くした
後の基板の厚さが約８０μｍの場合、約２５μｍの深さ
が満足のゆくものであることが分かっている。

【００５１】もちろん、エッチング・レートは、温度ま
たは酸の濃度といった変数に応じて、敏感に変動するこ
とになる。従って、ウェーハ１００のエッジの１つ１８
０に沿って、幅の異なるいくつかの縦方向制御エッチン
グ領域１８１、１８２、１８３、１８４、１８５が設け
られている。これらのそれぞれによって、ひとりでに、
エッチングがそれぞれに異なる深さまで進むことにな
る。本例の場合、３つの側部エッチング領域１８３は、
これに対するエッチングが、完全にその深さ一杯に達す
ると、縦方向のＶ字形グルーブ１１４、２１４、３１４
も、正しい深さに達するような幅を備えている。処理
中、ウェーハは、適切な時間でエッチング溶液から取り
出され、さらに、オペレータによる顕微鏡検査を受け
る。オペレータは、３つの側部エッチング領域１８３を
検査して、図５に示されるように、頂点１８６がその領
域の中心に位置するように見えるかどうかを確認する。
そのように見えれば、オペレータは、隣接するより広め
のエッチング領域対１８４も検査し、このＶ字形グルー
ブのエッチングが、その本来のより深い深さまでまだ達
していないことを表す、ベース１８８が見えるかどうか
を確認する。

【００５２】３つの側部エッチング領域１８３のエッチ
ングが完全には済んでいない場合、オペレータは、隣接
するより狭い３つのエッチング領域１８２を検査し、こ
れらのエッチングが、まだ、頂点１８８を示すまで進ん
でいないかどうかを確認する。さらにエッチングが必要
な場合、オペレータは、さらに１２０秒間、ウェーハを
エッチング溶液中に戻しておいて、その後、再検査す
る。

【００５３】次に、へき開を補助するため、標準的なや
り方で、ウェーハを約７０μｍ〜１００μｍの厚さまで
薄くする。

【００５４】次に、ウェーハの背面にスパッタリングを
施して、Ｔｉ／Ａｕ金属を堆積させ、これによって、半
導体デバイスをヒート・シンクにハンダ付けできるよう
にする。

【００５５】次に、ウェーハをまず横方向にへき開し
て、幅が３５０μｍのバーにし、さらに、各バーをへき
開して、幅が２００μｍの個別デバイスにする。

【００５６】図６には、その一方の側部にグルーブ壁２
６５を備える、縦方向のへき開部１５２によって誘導さ
れた縦方向のへき開部の１つ１５２が示されている。図
７には、その一方の側部にグルーブ壁３６８を備える、
グルーブ２６８によって誘導された横方向のへき開部の
１つ１５３が示されている。図６において、リッジ・ス
トライプ１１４に最も近い横方向へき開部の端部１９４
と、このストライプの最も近いエッジ１９６との間に、
約１０μｍの離隔距離がある点に留意されたい。従っ
て、この半導体デバイスの光学性能が、比較的深いＶ字
形グルーブによって影響を受けることはない。

【００５７】上述のプロセスは、例えば、埋込みヘテロ
構造レーザ・ダイオード、リッジ導波路タイプ・レー
ザ、ポンプ・レーザ、エッジ発光ダイオード、エッジ光
検出器、面発光レーザ、発光ダイオード、及び、上部入
射光検出器といった、他のタイプの化合物半導体デバイ
スに適合する。その上このプロセスは、適合するエッチ
ング液によって、ＧａＡｓ／ＡｌＧａＡｓデバイスにも
適応させることが可能である。

【００５８】以下においては、本発明の種々の構成要件
の組み合わせからなる例示的な実施態様を示す。

【００５９】１．基板（１０６）と、前記基板（１０
６）上に成長した１つ以上の層（１０８、１１０、１１
２、１１６、１２２）を含むウェーハ（１００）からへ
き開される半導体デバイス（２００）であって、へき開
部（１５０、１５１、１５３、１５４）によって、前記
半導体デバイス（２００）の２対の平行エッジ（２０
１、２０２；２０３、２０４）が形成されており、前記
へき開部のそれぞれが、前記成長層（１０８、１１０、
１１２、１１６、１２２）を貫通し、部分的に前記基板
（１０６）に食い込むエッチングで形成されたグルーブ
（１６３、１６４；１６６、２６６）によって、誘導さ
れたことを特徴とする、半導体デバイス。

【００６０】２．グルーブ（１６３、１６４；１６６、
２６６）が、前記半導体デバイス（２００）のエッジ
（２０１、２０２；２０３、２０４）に沿って少なくと
も部分的に延びる壁（２６５、３６８）を備えている、
上記１の半導体デバイス（２００）。

【００６１】３．グルーブ（１６３、１６４）が、前記
半導体デバイス（２００）のエッジ（２０３、２０４）
に沿って全体に延びる壁（２６５）を備えている、上記
１の半導体デバイス（２００）。

【００６２】４．第１の対（２０３、２０４）をなす平
行なエッジが、第２の対（２０１、２０２）をなす平行
なエッジに対して直角であり、前記第１の対（２０３、
２０４）をなすエッジのそれぞれが、それに沿って全体
に延びるグルーブ壁（２６５）を備え、前記第２の対
（２０１、２０２）をなすエッジのそれぞれが、それに
沿って部分的にしか延びていないグルーブ壁（３６８）
を備えている、上記１の半導体デバイス（２００）。

【００６３】５．前記半導体デバイスが、前記成長層
（１０８、１１０、１１２、１１６、１２２）内に活性
光学領域（１７）を備え、前記活性光学領域（１７）
が、前記半導体デバイス（２００）のエッジ（２０１、
２０２）まで延びており、前記活性光学領域（１７）の
付近にグルーブ壁（３６８）が存在しない、上記２また
は４の半導体デバイス（２００）。

【００６４】６．２つの隣接エッジ（２０１、２０２；
２０３、２０４）が、それぞれ、前記半導体デバイス
（２００）のエッジに沿って少なくとも部分的に延びる
グルーブ壁（２６５、３６８）を備え、前記グルーブ壁
（３６８）の少なくとも１つが、前記隣接エッジの接合
部によって形成されるコーナまで延びない、上記２〜５
の何れかの半導体デバイス（２００）。

【００６５】７．基板（１０６）と、前記基板（１０
６）上に成長した１つ以上の層（１０８、１１０、１１
２、１１６、１２２）と、前記成長層を貫通し、部分的
に前記基板（１０６）に食い込むエッチングで形成され
たグルーブ（１６３、１６４、１６６、２６６）を含む
半導体ウェーハ（１００）であって、前記グルーブが、
グリッド状パターンをなすように構成されて、へき開平
面（１５０、１５１、１５３、１５４）を、従って、半
導体デバイス（２００）のアレイのエッジ（２０１、２
０２、２０３、２０４）を形成していることを特徴とす
る、半導体ウェーハ（１００）。

【００６６】８．グルーブ（１６３、１６４；１６６、
２６６）が、半導体デバイス（２００）のエッジ（２０
１、２０２、２０３、２０４）に沿って少なくとも部分
的に延びる壁（２６５、３８３）を備える、上記７の半
導体ウェーハ（１００）。

【００６７】９．グルーブ（１６３、１６４）が、半導
体デバイス（２００）のエッジ（２０３、２０４）に沿
って全体に延びる壁（２６５）を備えている、上記７の
半導体ウェーハ（１００）。

【００６８】１０．半導体デバイス（２００）が、第１
の対（２０３、２０４）をなす平行なエッジと、第２の
対（２０１、２０２）をなす平行なエッジを備え、それ
ぞれの対が、もう一方の対に対して直角であり、前記第
１の対（２０３、２０４）をなすエッジのそれぞれが、
それに沿って全体に延びるグルーブ（１５０、１５１）
を備え、前記第２の対（２０１、２０２）をなすエッジ
のそれぞれが、それに沿って部分的にしか延びていない
グルーブ（１６６、２６６）を備えている、上記７の半
導体ウェーハ（１００）。

【００６９】１１．前記成長層（１０８、１１０、１１
２、１１６、１２２）内に活性光学領域（１７）を備
え、前記活性光学領域（１７）が、半導体デバイス（２
００）のエッジ（２０１、２０２）まで延びており、前
記活性光学領域（１７）の付近にグルーブ（１６６、２
６６）が存在しない、上記８または１０の半導体ウェー
ハ（１００）。

【００７０】１２．２つの隣接エッジ（２０１、２０
２；２０２、２０３）が、それぞれ、半導体デバイス
（２００）のエッジに沿って少なくとも部分的に延びる
グルーブ（１５０、１６６、２６６）を備え、前記グル
ーブ（１６６、２６６）の少なくとも１つが、前記隣接
エッジの接合部によって形成されるコーナまで延びな
い、上記７〜１１の何れかの半導体ウェーハ（１０
０）。

【００７１】１３．前記半導体ウェーハが、検査して、
グルーブのエッチング深さを確認することが可能な、幅
の異なるいくつかの制御エッチング領域（１８１、１８
２、１８３、１８４、１８５）を備えている、上記７〜
１１の何れかの半導体ウェーハ（１００）。

【００７２】１４．半導体ウェーハ（１００）の製造プ
ロセスであって、ｉ）半導体基板（１０６）を形成するステップと、ｉｉ）前記半導体基板（１０６）上に１つ以上の層（１
０８、１１０、１１２、１１６、１２２）を成長させる
ステップと、ｉｉｉ）前記成長層（１０８、１１０、１１２、１１
６、１２２）を貫通し、前記半導体基板（１０６）に部
分的に食い込むグルーブ（１６３、１６４、１６６、２
６６）をエッチングで形成するステップを含み、前記グ
ルーブが、グリッド状パターンをなすように構成され
て、へき開平面（１５０、１５１、１５３、１５４）
を、従って、半導体デバイス（２００）のアレイのエッ
ジ（２０１、２０２、２０３、２０４）を形成すること
を特徴とする、製造プロセス。

【００７３】１５．半導体デバイス（２００）の製造プ
ロセスであって、ｉｖ）上記１４に従って半導体ウェーハ（１００）を製
造するステップと、ｖ）前記グルーブ（１６３、１６
４、１６６、２６６）のグリッド状パターンに沿って前
記半導体ウェーハ（１００）をへき開して、前記半導体
デバイス（２００）を分離するステップを含む、製造プ
ロセス。

【００７４】

【発明の効果】本発明のプロセスによれば、へき開プロ
セスに関連した屑がほぼ除去され、この結果、製造プロ
セスにおける歩留まりを増すことが可能になる。ウェー
ハのへき開に要する時間も大幅に短縮されるので、結果
として、スループットがより高くなる。プラントの比較
的高価な品目である、彫り込み機械も排除されるので、
半導体デバイスの製造コストをさらに節約することが可
能になる。

【図面の簡単な説明】

【図１】電子吸収変調器と一列になった分布帰還形レー
ザ・ダイオードを含むメサ・リッジ・ストライプが含ま
れている、ウェーハのへき開後における先行技術による
集積化光電子デバイスの略斜視図である。

【図２】リッジ・ストライプと、この両側に、それぞ
れ、リッジ・ストライプに対して平行な縦方向のエッチ
ング領域、及びより短めの横方向のエッチング領域が設
けられた、２つのメサ・エッチング領域を示す、本発明
によるウェーハの一部の形成時、及びこのウェーハから
の半導体デバイスのへき開前における段階の略斜視図で
ある。

【図３】リッジ・ストライプと、この両側に、それぞ
れ、リッジ・ストライプに対して平行な縦方向のエッチ
ング領域、及びより短めの横方向のエッチング領域が設
けられた、２つのメサ・エッチング領域を示す、本発明
によるウェーハの一部の形成時、及びこのウェーハから
の半導体デバイスのへき開前における段階の略斜視図で
ある。

【図４】リッジ・ストライプと、この両側に、それぞ
れ、リッジ・ストライプに対して平行な縦方向のエッチ
ング領域、及びより短めの横方向のエッチング領域が設
けられた、２つのメサ・エッチング領域を示す、本発明
によるウェーハの一部の形成時、及びこのウェーハから
の半導体デバイスのへき開前における段階の略斜視図で
ある。

【図５】リッジ・ストライプ、及びエッチング領域が一
定の拡大率で描かれた、図２〜図４の半導体ウェーハの
より大きな部分の平面図である。

【図６】一定の拡大率で描かれ、ラインＶＩ−ＶＩに沿
って取られた、図５のウェーハの一部の断面図である。

【図７】一定の拡大率で描かれ、ラインＶＩＩ−ＶＩＩ
に沿って取られた、図５のウェーハの一部の断面図であ
る。

【符号の説明】

17 活性光学領域 100 ウェーハ 106 基板 108 下方緩衝層 110 活性層 112 上方緩衝層 116 キャップ層 122 パッシベーション層 150,151,153,154 へき開平面 163,164,166,266 グルーブ 181,182,183,184,185 制御エッチング領域 200 半導体デバイス 201,202,203,204 エッジ 265,368 グルーブ壁

Claims

【特許請求の範囲】

【請求項１】基板（１０６）と、前記基板（１０６）上
に成長した１つ以上の層（１０８、１１０、１１２、１
１６、１２２）を含むウェーハ（１００）からへき開さ
れる半導体デバイス（２００）であって、へき開部（１
５０、１５１、１５３、１５４）によって、前記半導体
デバイス（２００）の２対の平行エッジ（２０１、２０
２；２０３、２０４）が形成されており、前記へき開部
のそれぞれが、前記成長層（１０８、１１０、１１２、
１１６、１２２）を貫通し、部分的に前記基板（１０
６）に食い込むエッチングで形成されたグルーブ（１６
３、１６４；１６６、２６６）によって、誘導されたこ
とを特徴とする、半導体デバイス。