[go: up one dir, main page]

JP2000056841A - Voltage limiter circuit - Google Patents

Voltage limiter circuit

Info

Publication number
JP2000056841A
JP2000056841A JP10224842A JP22484298A JP2000056841A JP 2000056841 A JP2000056841 A JP 2000056841A JP 10224842 A JP10224842 A JP 10224842A JP 22484298 A JP22484298 A JP 22484298A JP 2000056841 A JP2000056841 A JP 2000056841A
Authority
JP
Japan
Prior art keywords
transistor
voltage
circuit
output
control target
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP10224842A
Other languages
Japanese (ja)
Inventor
Hideo Yamawaki
秀夫 山脇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toyota Motor Corp
Original Assignee
Toyota Motor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyota Motor Corp filed Critical Toyota Motor Corp
Priority to JP10224842A priority Critical patent/JP2000056841A/en
Publication of JP2000056841A publication Critical patent/JP2000056841A/en
Pending legal-status Critical Current

Links

Landscapes

  • Control Of Voltage And Current In General (AREA)
  • Continuous-Control Power Sources That Use Transistors (AREA)

Abstract

(57)【要約】 【課題】 精度よくかつ少ない素子数で電圧リミットを
実行する。 【解決手段】 第1トランジスタQ1と、ダイオード接
続構成の第2トランジスタQ2とが差動対を構成し、第
1トランジスタQ1と第2トランジスタQ2の各エミッ
タ電流密度を互いにほぼ等しく設定する。制御対象回路
2の出力端に接続された第2トランジスタQ2のベース
・コレクタ電圧、即ち制御対象回路2の出力電圧が、第
1トランジスタのベースに印加されるリミット電圧VLi
mより大きくなると、第2トランジスタQ2が動作し該
出力電圧がリミット電圧VLimに固定される。また、第
1トランジスタQ1のエミッタ電流が、第2トランジス
タQ2のエミッタ電流よりも小さくなるよう設定するこ
とで、電圧リミッタ回路1のリミット精度を低下させる
ことなく消費電流を小さくしている。
(57) [Summary] [PROBLEMS] To execute a voltage limit accurately and with a small number of elements. SOLUTION: A first transistor Q1 and a second transistor Q2 having a diode connection structure form a differential pair, and the emitter current densities of the first transistor Q1 and the second transistor Q2 are set substantially equal to each other. The base-collector voltage of the second transistor Q2 connected to the output terminal of the control target circuit 2, that is, the output voltage of the control target circuit 2, is applied to a limit voltage VLi applied to the base of the first transistor.
When it becomes larger than m, the second transistor Q2 operates and the output voltage is fixed to the limit voltage VLim. Further, by setting the emitter current of the first transistor Q1 to be smaller than the emitter current of the second transistor Q2, the current consumption is reduced without lowering the limit accuracy of the voltage limiter circuit 1.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】この発明は、制御対象回路の
出力電圧を一定電圧以下に制限するための電圧リミッタ
回路の構成に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a configuration of a voltage limiter circuit for limiting an output voltage of a control target circuit to a certain voltage or less.

【0002】[0002]

【従来の技術】オペアンプやコンパレータ等の制御対象
回路からの出力電圧を一定電圧以下に制限するための電
圧リミッタ回路として、図6のように、制御対象回路の
出力端と基準電源[Vref]との間にダイオードD1を
順方向に設けた簡便な構成が知られている。この回路構
成では、制御対象回路の出力電圧が基準電源電圧Vref
+ダイオード動作電圧Vf以上になると、ダイオードD
1がオンするため、出力端子における電圧がVref+Vf
より大きくならないように制限される。
2. Description of the Related Art As a voltage limiter circuit for limiting an output voltage from a control target circuit such as an operational amplifier or a comparator to a predetermined voltage or less, as shown in FIG. 6, an output terminal of the control target circuit, a reference power supply [Vref], A simple configuration in which a diode D1 is provided in the forward direction between them is known. In this circuit configuration, the output voltage of the control target circuit is equal to the reference power supply voltage Vref.
+ Diode operating voltage Vf
1 turns on, the voltage at the output terminal becomes Vref + Vf
Limited to not be larger.

【0003】また、他の出力リミッタ回路の構成として
は、図7に示すようにリミット専用のアンプAmp1を用い
たリミッタ回路を制御対象回路の出力段に接続した構成
が知られている。このリミッタ回路において、アンプAm
p1としては、制御対象回路(例えば、オペアンプ)よ
りも駆動能力の十分高い回路を用い、制御対象回路の出
力電圧が、アンプAmp1の負入力端子に印加されている
VLimより高くなるとアンプAmp1がNPNトランジスタ
を動作させ、出力電圧がVLimより大きくならないよう
に制限している。
As another configuration of an output limiter circuit, a configuration is known in which a limiter circuit using an amplifier Amp1 dedicated to a limit is connected to an output stage of a circuit to be controlled, as shown in FIG. In this limiter circuit, the amplifier Am
As p1, a circuit having a sufficiently higher driving capability than the circuit to be controlled (for example, an operational amplifier) is used. When the output voltage of the circuit to be controlled becomes higher than VLim applied to the negative input terminal of the amplifier Amp1, the amplifier Amp1 becomes NPN. The transistor is operated, and the output voltage is limited so as not to become larger than VLim.

【0004】[0004]

【発明が解決しようとする課題】図6は、簡易な回路構
成であり、安価で提供できるが、ダイオードD1が温度
依存性を有するため、環境温度に応じてリミット電圧が
変動してしまう。従って、出力電圧を正確に所定電圧以
下に維持できないという問題がある。例えば、車両用の
各種センサ出力回路などでは、回路のおかれる環境温度
の変化が著しくこの様な回路のリミッタとしては不適切
である。またウエハ製造プロセスによる各ダイオードD
1の特性バラツキも大きい。従って、図6のリミッタ回
路は、温度変化によらず高精度な電圧リミットが必要な
回路に対して使用することできない。
FIG. 6 shows a simple circuit configuration, which can be provided at a low cost. However, since the diode D1 has temperature dependency, the limit voltage fluctuates according to the environmental temperature. Therefore, there is a problem that the output voltage cannot be accurately maintained below the predetermined voltage. For example, in various sensor output circuits for vehicles and the like, the environmental temperature in which the circuit is placed changes remarkably, and it is inappropriate as a limiter for such a circuit. Also, each diode D by the wafer manufacturing process
The characteristic variation of 1 is also large. Therefore, the limiter circuit of FIG. 6 cannot be used for a circuit that requires a high-precision voltage limit regardless of a temperature change.

【0005】一方、図7のリミッタ回路は、リミット専
用アンプAmp1を用いるため、精度良くリミット電圧を
制御することができる。しかし、このような専用アンプ
Amp1は、素子数が多く、また大きな面積を要する位相
補償用コンデンサなどが設けられている。よって、IC
化した場合のチップ面積の増大が避けられず、また高価
な回路になってしまうという問題がある。
On the other hand, the limiter circuit shown in FIG. 7 uses the limit amplifier Amp1 and can accurately control the limit voltage. But such a dedicated amplifier
Amp1 is provided with a phase compensation capacitor or the like that requires a large number of elements and requires a large area. Therefore, IC
In this case, there is a problem that an increase in the chip area inevitably occurs and the circuit becomes expensive.

【0006】そこで、本発明は、より少ない素子数で、
かつ簡易な回路構成で精度良く出力電圧を制限する電圧
リミッタ回路を提供することを目的とする。
[0006] Therefore, the present invention is to reduce the number of elements,
It is another object of the present invention to provide a voltage limiter circuit that limits an output voltage with a simple circuit configuration and with high accuracy.

【0007】[0007]

【課題を解決するための手段】上記目的を達成するため
に本発明は、制御対象回路からの出力電圧がリミッタ電
圧より高くなることを制限する電圧リミッタ回路であっ
て、前記リミット電圧がベースに印加される第1トラン
ジスタと、該第1トランジスタと差動対を構成し、かつ
前記制御対象回路の出力端に、順方向に接続されたダイ
オード接続構成の第2トランジスタ又は順方向に接続さ
れたダイオードと、を有し、前記第1トランジスタのエ
ミッタ電流密度と、前記第2トランジスタのエミッタ電
流密度又は前記ダイオードの順方向電流密度とがほぼ等
しく設定されていることを特徴とする。
According to the present invention, there is provided a voltage limiter circuit for limiting an output voltage from a control target circuit to be higher than a limiter voltage, wherein the limit voltage is based on A first transistor to be applied, a second transistor having a diode connection configuration connected in a forward direction, or a second transistor having a diode connection configuration, which constitutes a differential pair with the first transistor and is connected to an output terminal of the control target circuit; And a diode, wherein the emitter current density of the first transistor and the emitter current density of the second transistor or the forward current density of the diode are set substantially equal.

【0008】第1トランジスタ及びダイオード接続構成
の第2トランジスタ(又はダイオード)が、差動対を構
成しているため、本発明の電圧リミッタ回路は、第2ト
ランジスタのベース電圧(又はダイオードのアノード電
圧)が、第1トランジスタのベースに印加されるリミッ
ト電圧に揃うように動作する。更に、第2トランジスタ
のベース及びコレクタ(又はダイオードのアノード)
は、制御対象回路の出力に接続されている。このため制
御対象回路の出力電圧がリミット電圧より大きくなる
と、これに応じて第2トランジスタ(又はダイオード)
が動作して該出力端からの電流を排出し、その結果、出
力電圧が上記リミット電圧に固定されることとなる。こ
こで、差動対をなす第1トランジスタと第2トランジス
タ(又はダイオード)とが、温度変化による特性変化や
素子製造条件の変動によるバラツキをキャンセルするた
め、リミット電圧は、温度変化、素子製造時のバラツキ
に影響されない。従って、本発明の電件リミッタ回路
は、簡易な回路構成によって、高精度に出力電圧を制限
することができる。
[0008] Since the first transistor and the second transistor (or diode) having a diode connection configuration form a differential pair, the voltage limiter circuit of the present invention includes a base voltage of the second transistor (or an anode voltage of the diode). ) Operates so as to be equal to the limit voltage applied to the base of the first transistor. Further, the base and collector of the second transistor (or the anode of the diode)
Is connected to the output of the control target circuit. For this reason, when the output voltage of the circuit to be controlled becomes higher than the limit voltage, the second transistor (or diode) is accordingly operated.
Operates to discharge the current from the output terminal, and as a result, the output voltage is fixed at the limit voltage. Here, the first transistor and the second transistor (or diode) forming a differential pair cancel characteristics variations due to temperature changes and variations due to fluctuations in element manufacturing conditions. It is not affected by the variation. Therefore, the electric power limiter circuit of the present invention can limit the output voltage with high accuracy by a simple circuit configuration.

【0009】また、本発明では、上記電圧リミッタ回路
において、該第1トランジスタのエミッタ電流が、前記
第2トランジスタのエミッタ電流又は前記ダイオードの
順方向電流よりも小さく設定されていることを特徴とす
る。
According to the present invention, in the voltage limiter circuit, an emitter current of the first transistor is set smaller than an emitter current of the second transistor or a forward current of the diode. .

【0010】第1トランジスタのエミッタ電流を小さく
することで、第1トランジスタが常時動作している場合
であっても、電圧リミッタ回路の電圧制限精度を低下さ
せることなく消費電流を小さくできる。
By reducing the emitter current of the first transistor, the current consumption can be reduced without lowering the voltage limiting accuracy of the voltage limiter circuit even when the first transistor is constantly operating.

【0011】[0011]

【発明の実施の形態】以下、図面を用いてこの発明の好
適な実施の形態(以下実施形態という)について説明す
る。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS Preferred embodiments of the present invention (hereinafter, referred to as embodiments) will be described below with reference to the drawings.

【0012】図1は、本実施形態に係る電圧リミッタ回
路の概略構成を示している。この電圧リミッタ回路1に
よって出力電圧が制限される制御対象回路2は、例えば
オペアンプやコンパレータ等であり、その出力端に本実
施形態の電圧リミッタ回路1が接続されている。なお、
制御対象回路2の出力段は、例えば、図2に示すよう
に、トランジスタQcのベースに印加される入力に応じ
て出力電流I0が制御される一般的な構成である。
FIG. 1 shows a schematic configuration of a voltage limiter circuit according to the present embodiment. The control target circuit 2 whose output voltage is limited by the voltage limiter circuit 1 is, for example, an operational amplifier or a comparator, and the output terminal thereof is connected to the voltage limiter circuit 1 of the present embodiment. In addition,
The output stage of the control target circuit 2 has, for example, a general configuration in which the output current I0 is controlled according to the input applied to the base of the transistor Qc, as shown in FIG.

【0013】電圧リミッタ回路1は、リミット電圧VLi
mがベースに印加される第1トランジスタQ1と、ベー
ス・コレクタをショートさせたダイオード接続構成の第
2トランジスタQ2とを備える。なお、第2トランジス
タQ2は、制御対象回路2の出力段に対して、そのダイ
オード接続構成が順方向に接続、言い換えるとベース・
コレクタが出力段に接続されている。第1トランジスタ
Q1と第2トランジスタQ2とは差動対を構成してお
り、両方のエミッタが共に定電流I2を引き込む第2定
電流源20に接続されている。また、第1トランジスタ
Q1のコレクタには第1定電流源10から定電流I1が
供給されている。そして、制御対象回路2から出力され
る電流をI0とすると、第2定電流源20の流す定電流
I2は、I2=I0+I1となる。
The voltage limiter circuit 1 has a limit voltage VLi
It has a first transistor Q1 to which m is applied to the base, and a second transistor Q2 in a diode connection configuration in which the base and collector are short-circuited. The diode connection of the second transistor Q2 is connected to the output stage of the control target circuit 2 in the forward direction.
A collector is connected to the output stage. The first transistor Q1 and the second transistor Q2 form a differential pair, and both emitters are both connected to a second constant current source 20 that draws a constant current I2. The constant current I1 is supplied from the first constant current source 10 to the collector of the first transistor Q1. When the current output from the control target circuit 2 is I0, the constant current I2 flowing from the second constant current source 20 is I2 = I0 + I1.

【0014】また、第1トランジスタQ1のエミッタ面
積をA1、第2トランジスタQ2のエミッタ面積をA2
とすると、A2/A1=I0/I1となるように回路が構成
されている。
The emitter area of the first transistor Q1 is A1, and the emitter area of the second transistor Q2 is A2.
Then, the circuit is configured so that A2 / A1 = I0 / I1.

【0015】このような電圧リミッタ回路1において、
第1トランジスタQ1のベースに印加されるリミット電
圧VLimは、分圧抵抗R1及びR2で任意に設定可能な
電源Vccの分圧であり、第1トランジスタQ1は、こ
のリミット電圧VLimが印加されることで定常的に定電
流I1にほぼ等しい電流を第2定電流源20に流してい
る。なお、リミット電圧VLimは、分圧抵抗R1,R2
によって発生する構成に限らず、所定の基準電源回路等
で発生した基準電圧Vrefをリミット電圧VLimとして第
1トランジスタQ1のベースに印加してもよい。
In such a voltage limiter circuit 1,
The limit voltage VLim applied to the base of the first transistor Q1 is a voltage division of the power supply Vcc which can be arbitrarily set by the voltage dividing resistors R1 and R2, and the limit voltage VLim is applied to the first transistor Q1. , A current substantially equal to the constant current I1 is constantly supplied to the second constant current source 20. Note that the limit voltage VLim is determined by dividing the voltage dividing resistors R1 and R2.
The reference voltage Vref generated by a predetermined reference power supply circuit or the like may be applied to the base of the first transistor Q1 as the limit voltage VLim.

【0016】この様な構成において、制御対象回路2の
出力電圧が、リミット電圧VLimよりも大きくなると、
これにより第2トランジスタQ2が動作して、制御対象
回路2から出力される電流I0を流す。ここで、本実施
形態において、この第2トランジスタQ2動作状態にお
いて、第1トランジスタQ1のエミッタ電流密度と、第
2トランジスタQ2のエミッタ電流密度とがほぼ等しく
なるように設定されている。よって、第1トランジスタ
Q1のVBE1と第2トランジスタQ2のVBE2とが精度良
く等しくなり、その結果、制御対象回路2からの出力電
圧がVLimより大きくても出力端に発生する出力電圧は
リミット電圧VLimに固定されることとなる。
In such a configuration, when the output voltage of the control target circuit 2 becomes higher than the limit voltage VLim,
As a result, the second transistor Q2 operates, and the current I0 output from the control target circuit 2 flows. Here, in the present embodiment, in the operation state of the second transistor Q2, the emitter current density of the first transistor Q1 and the emitter current density of the second transistor Q2 are set to be substantially equal. Therefore, VBE1 of the first transistor Q1 and VBE2 of the second transistor Q2 are accurately equalized. As a result, even when the output voltage from the control target circuit 2 is higher than VLim, the output voltage generated at the output terminal is the limit voltage VLim. It will be fixed to.

【0017】また、回路のおかれる環境の温度変化によ
ってトランジスタの動作特性が変化したり、回路製造条
件の変動により個体差が存在しているが、差動構成のト
ランジスタQ1とQ2とでこれらの変化やバラツキをキ
ャンセルするため、出力電圧に対するリミット電圧VLi
mが、温度変化や素子製造時のバラツキに影響されずに
精度よく維持される。
Although the operating characteristics of the transistor change due to the temperature change of the environment where the circuit is placed, and individual differences exist due to the fluctuation of the circuit manufacturing conditions, these transistors Q1 and Q2 of the differential configuration have these differences. Limit voltage VLi against output voltage to cancel changes and variations
m is accurately maintained without being affected by temperature changes or variations during element manufacturing.

【0018】図3は、図1の電圧リミッタ回路1を適用
可能な制御対象回路2の構成及び出力電圧の制御特性を
示している。図3(a)の制御対象回路2は、入力に応
じて出力が変化するオペアンプのような回路であり、そ
の出力端に本実施形態の電圧リミッタ回路1を接続する
ことで、図3(c)のように、制御対象回路2への入力
信号に応じて変化する出力電圧がVLimを超えた場合、
出力端に得られる電圧がリミット電圧VLimに固定され
る。また、制御対象回路2が図3(b)のように基準電
圧Vrefと入力信号電圧との差分出力を発生するコンパ
レータのような回路である場合、出力端に本実施形態の
電圧リミッタ回路1を接続することで、図3(d)のよ
うに制御対象回路2からの差分出力がVLimを超えた場
合に、出力端に得られる出力電圧がリミット電圧VLim
に固定される。
FIG. 3 shows a configuration of a control target circuit 2 to which the voltage limiter circuit 1 of FIG. 1 can be applied and a control characteristic of an output voltage. The control target circuit 2 in FIG. 3A is a circuit such as an operational amplifier whose output changes according to the input, and by connecting the voltage limiter circuit 1 of the present embodiment to the output terminal, the control target circuit 2 in FIG. ), When the output voltage that changes according to the input signal to the control target circuit 2 exceeds VLim,
The voltage obtained at the output terminal is fixed at the limit voltage VLim. When the control target circuit 2 is a circuit such as a comparator that generates a difference output between the reference voltage Vref and the input signal voltage as shown in FIG. 3B, the voltage limiter circuit 1 of the present embodiment is connected to the output terminal. By connecting, when the differential output from the control target circuit 2 exceeds VLim as shown in FIG. 3D, the output voltage obtained at the output terminal becomes the limit voltage VLim.
Fixed to

【0019】なお、本実施形態の電圧リミッタ回路1
は、制御対象回路2の出力端に接続される次段の回路入
力インピーダンスが比較的高い場合に、非常に精度良く
出力電圧をリミット電圧VLim以下に制限することがで
きる。但し、多少リミット精度が低下するものの、次段
の回路入力インピーダンスが低い場合にも適用すること
も不可能ではない。
Note that the voltage limiter circuit 1 of the present embodiment
When the input impedance of the next stage connected to the output terminal of the control target circuit 2 is relatively high, the output voltage can be very accurately limited to the limit voltage VLim or less. However, it is not impossible to apply the present invention to a case where the circuit input impedance of the next stage is low, although the limit accuracy is somewhat lowered.

【0020】また、本実施形態の電圧リミッタ回路1に
おいて、ダイオード接続構成の第2トランジスタQ2に
代えて制御対象回路2に順方向に接続されたダイオード
を用いることも可能であるが、この構成の場合にも、ダ
イオードの順方向電流密度は、第1トランジスタQ1の
エミッタ電流密度とがほぼ等しくなるように設定する必
要がある。なお、ダイオードを適用した場合には、出力
電圧に対するリミット電圧VLimの精度はダイオード接
続されたトランジスタを用いる場合よりも低くなる。
In the voltage limiter circuit 1 of the present embodiment, a diode connected in the forward direction to the control target circuit 2 can be used instead of the diode-connected second transistor Q2. Also in this case, it is necessary to set the forward current density of the diode so that the emitter current density of the first transistor Q1 becomes substantially equal. When a diode is used, the accuracy of the limit voltage VLim with respect to the output voltage is lower than when a diode-connected transistor is used.

【0021】(回路構成例1)次に、上記実施形態に係
る電圧リミッタ回路1のより具体的な回路構成例につい
て図4を用いて説明する。なお、以下において上述の構
成と対応する部分には同一符号を付し、説明を省略す
る。また図中の”×2”、”×3”を示したトランジス
タは、無印のトランジスタに対するエミッタ面積比を示
している。
(Circuit Configuration Example 1) Next, a more specific circuit configuration example of the voltage limiter circuit 1 according to the above embodiment will be described with reference to FIG. In the following, portions corresponding to the above-described configuration are denoted by the same reference numerals, and description thereof is omitted. Further, the transistors indicated by “× 2” and “× 3” in the figure indicate the emitter area ratios to the unmarked transistors.

【0022】図4に示す電圧リミッタ回路1は、制御対
象回路2の出力段が図示するような定電流出力の場合
に、その出力電圧を制限するために適切な構成を備えて
いる。この電圧リミッタ回路1において、図1の第1定
電流源10はトランジスタQ3で構成され、第2定電流
源20はトランジスタQ4、Q5及びカレントミラー回
路22によって構成されている。また、トランジスタQ
3及びトランジスタQ4は、制御対象回路2の出力段の
カレントミラー回路4の出力側トランジスタQ0と並列
接続されて、カレントミラー回路4の入力側トランジス
タと同等の電流を流している。
The voltage limiter circuit 1 shown in FIG. 4 has an appropriate configuration for limiting the output voltage when the output stage of the control target circuit 2 has a constant current output as shown. In this voltage limiter circuit 1, the first constant current source 10 in FIG. 1 is configured by a transistor Q3, and the second constant current source 20 is configured by transistors Q4 and Q5 and a current mirror circuit 22. Also, the transistor Q
The transistor 3 and the transistor Q4 are connected in parallel with the output transistor Q0 of the current mirror circuit 4 in the output stage of the control target circuit 2, and flow a current equivalent to that of the input transistor of the current mirror circuit 4.

【0023】図4の構成例において、第1トランジスタ
Q1のエミッタ面積A1は、第2トランジスタQ2のエ
ミッタ面積A2より小さくなるように設定されている。
具体的には、第1トランジスタQ1のエミッタ面積A1
を1とすると、第2トランジスタQ2のエミッタ面積A
2は、例えば2倍に設定されている。A1とA2の比
は、1:2には限らないが、A2/A1=I0/I1を満
たし、また、出力端に発生する出力電圧がリミット電圧
VLimを超え第2トランジスタQ2が動作している場合
に、第1トランジスタQ1のエミッタ電流密度と、第2
トランジスタQ2のエミッタ電流密度とがほぼ等しくな
るように設定する必要がある。第2トランジスタQ2の
エミッタ面積A2は、制御対象回路2のカレントミラー
回路4のトランジスタQ0のエミッタ面積(2倍)に対
応している。しかし、トランジスタQ0と第2トランジ
スタQ2のエミッタ面積A2は、必ずしも一致させる必
要はない。このエミッタ面積A2は、制御対象回路2の
出力電圧(トランジスタQ0とトランジスタQcとの間
の電圧)が、リミット電圧VLimを超えた場合に、トラ
ンジスタQ0から送出される電流を第2トランジスタQ
2が十分流し出すことができる程度の大きさとするれば
良い。更に、第1トランジスタQ1のエミッタ面積A1
は、この第1トランジスタQ1が常時カレントミラー回
路22に流し出すエミッタ電流を低減し、消費電流を減
少させる効果が得られる程度に小さくすることが好適で
ある。
In the configuration example of FIG. 4, the emitter area A1 of the first transistor Q1 is set to be smaller than the emitter area A2 of the second transistor Q2.
Specifically, the emitter area A1 of the first transistor Q1
Is 1, the emitter area A of the second transistor Q2
2 is set to, for example, twice. The ratio of A1 to A2 is not limited to 1: 2, but satisfies A2 / A1 = I0 / I1, and the output voltage generated at the output terminal exceeds the limit voltage VLim, and the second transistor Q2 operates. In this case, the emitter current density of the first transistor Q1 and the second transistor
It is necessary to set such that the emitter current density of the transistor Q2 becomes substantially equal. The emitter area A2 of the second transistor Q2 corresponds to the emitter area (twice) of the transistor Q0 of the current mirror circuit 4 of the control target circuit 2. However, the emitter area A2 of the transistor Q0 and the second transistor Q2 do not necessarily have to match. The emitter area A2 is determined by the current transmitted from the transistor Q0 when the output voltage of the control target circuit 2 (the voltage between the transistor Q0 and the transistor Qc) exceeds the limit voltage VLim.
2 should be large enough to flow out. Further, the emitter area A1 of the first transistor Q1
It is preferable that the first transistor Q1 reduce the emitter current that always flows to the current mirror circuit 22 and reduce the emitter current to such an extent that the effect of reducing current consumption can be obtained.

【0024】第1定電流源10を成すトランジスタQ3
のエミッタ面積は、トランジスタQ0のエミッタ面積の
2分の1に設定され、トランジスタQ0の流す定電流I
0の2分の1の定電流I1を流し出している。また、トラ
ンジスタQ4のエミッタ面積もトランジスタQ3と同様
にトランジスタQ0のエミッタ面積の2分の1に設定さ
れ、カレントミラー回路22に該トランジスタQ3と同
量の電流を供給している。
The transistor Q3 forming the first constant current source 10
Is set to one half of the emitter area of the transistor Q0, and the constant current I
A constant current I1 of one half of 0 flows out. Also, the emitter area of the transistor Q4 is set to one half of the emitter area of the transistor Q0 similarly to the transistor Q3, and supplies the current mirror circuit 22 with the same amount of current as the transistor Q3.

【0025】このように、制御対象回路内の定電流I0
よりも電圧リミッタ回路1の定電流I1を小さくし、ま
た第1トランジスタQ1のエミッタ面積を第2トランジ
スタQ2のエミッタ面積より小さく設定することで、第
1及び第2トランジスタQ1,Q2のエミッタ電流密度
を等しくしつつ、電圧リミッタ回路1の消費電流の低減
が図られる。
As described above, the constant current I0 in the circuit to be controlled is
By setting the constant current I1 of the voltage limiter circuit 1 smaller than that of the first transistor Q1 and setting the emitter area of the first transistor Q1 smaller than the emitter area of the second transistor Q2, the emitter current density of the first and second transistors Q1 and Q2 can be reduced. Are reduced, and the current consumption of the voltage limiter circuit 1 is reduced.

【0026】第2定電流源20の中のカレントミラー回
路22は、ミラー接続されたトランジスタQ6及びQ7
より構成されている。そのうち入力側のトランジスタQ
6は、上記トランジスタQ4からトランジスタQ5を介
して供給される定電流に等しい電流を流し、出力側のト
ランジスタQ7は、そのコレクタ側が第1及び第2トラ
ンジスタQ1,Q2に接続されている。更に、トランジ
スタQ7のエミッタ面積は該トランジスタQ6の3倍に
設定され、第1及び第2トランジスタQ1,Q2の合計
最大エミッタ電流(I0+I1)を定電流I2として流
す。
The current mirror circuit 22 in the second constant current source 20 includes mirror-connected transistors Q6 and Q7.
It is composed of Transistor Q on the input side
6, a current equal to the constant current supplied from the transistor Q4 via the transistor Q5 flows, and the collector of the output side transistor Q7 is connected to the first and second transistors Q1 and Q2. Further, the emitter area of the transistor Q7 is set to be three times that of the transistor Q6, and the total maximum emitter current (I0 + I1) of the first and second transistors Q1 and Q2 flows as the constant current I2.

【0027】また、PNP型のトランジスタQ5は、そ
のベースが第1及び第2トランジスタQ1,Q2のエミ
ッタに接続されており、トランジスタQ4のコレクタの
電圧をトランジスタQ1,Q2のエミッタ電位からVBE
だけ高い電圧に固定している。トランジスタQ5が、こ
のようにトランジスタQ4のコレクタ電圧を固定するこ
とで、トランジスタQ4におけるアーリ効果が軽減され
ている。また、このトランジスタQ5の存在により、カ
レントミラー回路22に供給される電流量が電源電圧V
ccの変動の影響を受け難くなっている。
The base of the PNP transistor Q5 is connected to the emitters of the first and second transistors Q1 and Q2, and the voltage of the collector of the transistor Q4 is changed from the emitter potential of the transistors Q1 and Q2 to VBE.
Only fixed at a higher voltage. Since the transistor Q5 fixes the collector voltage of the transistor Q4 in this manner, the Early effect in the transistor Q4 is reduced. In addition, due to the presence of the transistor Q5, the amount of current supplied to the current mirror circuit 22 is reduced by the power supply voltage V
It is less susceptible to cc fluctuations.

【0028】以上のような回路構成において、制御対象
回路2の出力電圧がリミット電圧VLimを超えると、第
2トランジスタQ2が動作して出力端に供給されている
電流I0を第2定電流源20に向けて排出する。そし
て、この際、第1トランジスタQ1のVBE1と第2トラ
ンジスタQ2のVBE2が揃うため、出力電圧がリミット
電圧VLimに固定される。
In the above-described circuit configuration, when the output voltage of the control target circuit 2 exceeds the limit voltage VLim, the second transistor Q2 operates to supply the current I0 supplied to the output terminal to the second constant current source 20. Discharge toward. Then, at this time, since VBE1 of the first transistor Q1 and VBE2 of the second transistor Q2 are aligned, the output voltage is fixed to the limit voltage VLim.

【0029】(回路構成例2)図5は、上記実施形態に
係る電圧リミッタ回路1の回路構成の他の例について示
している。なお、図4と同様、上述の構成と対応する部
分には同一符号を付し、説明を省略する。また、図中
の”×2”、”×3”を示したトランジスタは、無印の
トランジスタに対するエミッタ面積比を示している。
(Circuit Configuration Example 2) FIG. 5 shows another example of the circuit configuration of the voltage limiter circuit 1 according to the above embodiment. Note that, similarly to FIG. 4, parts corresponding to the above-described configuration are denoted by the same reference numerals, and description thereof will be omitted. Further, the transistors indicated by “× 2” and “× 3” in the figure indicate the emitter area ratios to the unmarked transistors.

【0030】図5に示す電圧リミッタ回路1は、制御対
象回路2の出力段が図示するように電源にプルアップ抵
抗として抵抗R0が接続された構成の場合に、その出力
電圧を制限するために適切な構成を有している。この電
圧リミッタ回路1において第1定電流源10は、図4の
トランジスタQ3に代えて電源に接続された抵抗R3が
用いられ、第2定電流源20は、電源に接続された抵抗
R4、トランジスタQ8及びカレントミラー回路24に
よって構成されている。
The voltage limiter circuit 1 shown in FIG. 5 limits the output voltage when the output stage of the control target circuit 2 has a configuration in which a resistor R0 is connected to a power supply as a pull-up resistor as shown in the figure. Has an appropriate configuration. In the voltage limiter circuit 1, the first constant current source 10 uses a resistor R3 connected to a power supply instead of the transistor Q3 in FIG. 4, and the second constant current source 20 uses a resistor R4 connected to a power supply and a transistor Q8 and the current mirror circuit 24.

【0031】第1トランジスタQ1のエミッタ面積A1
は、第2トランジスタQ2のエミッタ面積A2より小さ
く、ここでは、上記構成例1と同様に第1トランジスタ
Q1のエミッタ面積A1に対して第2トランジスタQ2
のエミッタ面積A2が2倍に設定されている。また、こ
れら第1及び第2トランジスタQ1,Q2のエミッタ側
に設けられているカレントミラー回路24は、電源に、
抵抗R4及びトランジスタQ8を介して接続されたトラ
ンジスタQ9と、このトランジスタQ9とミラー接続さ
れたトランジスタQ10とから構成され、トランジスタ
Q10のエミッタ面積が、図4のトランジスタQ7と同
様の理由から3倍に設定され、定電流I2を流し出して
いる。
The emitter area A1 of the first transistor Q1
Is smaller than the emitter area A2 of the second transistor Q2. Here, as in the configuration example 1, the second transistor Q2 is smaller than the emitter area A1 of the first transistor Q1.
Is set to be twice as large. The current mirror circuit 24 provided on the emitter side of the first and second transistors Q1 and Q2 is connected to a power supply.
A transistor Q9 connected via a resistor R4 and a transistor Q8, and a transistor Q10 mirror-connected to the transistor Q9, the emitter area of the transistor Q10 is tripled for the same reason as the transistor Q7 of FIG. It is set and the constant current I2 flows out.

【0032】図5のような回路構成において、抵抗値R
0、R3、R4は、R0よりもR3,R4を大きく設定
し、例えば2R0=R3=R4を満足するように設定し
ている。エミッタ面積A1とA2の比及び抵抗値R0、
R3、R4の比は、上記例には限らないが、本回路構成
例2の場合においても、A2/A1=I0/I1を満た
し、出力端に発生する出力電圧がリミット電圧VLimを
超え第2トランジスタQ2が動作している場合に、第1
トランジスタQ1のエミッタ電流密度と、第2トランジ
スタQ2のエミッタ電流密度とがほぼ等しくなるように
設定する必要がある。
In the circuit configuration as shown in FIG.
0, R3, and R4 are set so that R3 and R4 are larger than R0, for example, so that 2R0 = R3 = R4 is satisfied. The ratio of the emitter areas A1 and A2 and the resistance value R0,
The ratio of R3 and R4 is not limited to the above example, but also in the case of the present circuit configuration example 2, A2 / A1 = I0 / I1 is satisfied, and the output voltage generated at the output terminal exceeds the limit voltage VLim. When the transistor Q2 is operating, the first
It is necessary to set the emitter current density of the transistor Q1 and the emitter current density of the second transistor Q2 to be substantially equal.

【0033】また、PNP型のトランジスタQ8は、そ
のベースが第1及び第2トランジスタQ1,Q2のエミ
ッタ側に接続されており、抵抗R4の低電圧側の電位を
該Q1,Q2のエミッタ電位よりVBE8だけ高い値に決
め、カレントミラー回路24の定電流I2の変動を防止
している。
The base of the PNP transistor Q8 is connected to the emitters of the first and second transistors Q1 and Q2. The potential of the resistor R4 on the low voltage side is higher than the emitter potential of the transistors Q1 and Q2. The value is set to be higher by VBE8 to prevent fluctuation of the constant current I2 of the current mirror circuit 24.

【0034】この様な構成の電圧リミッタ回路1によっ
ても、図4の回路1と同様に、制御対象回路2の出力電
圧がリミット電圧VLimを超えた場合に、第2トランジ
スタQ2が動作して出力端の電流I0を第2定電流源2
0に排出し、第1トランジスタQ1のVBE1と第2トラ
ンジスタQ2のVBE2が揃うため、出力電圧がリミット
電圧VLimに固定される。
With the voltage limiter circuit 1 having such a configuration, as in the case of the circuit 1 of FIG. 4, when the output voltage of the control target circuit 2 exceeds the limit voltage VLim, the second transistor Q2 operates to output. Current I0 at the second constant current source 2
The output voltage is fixed to the limit voltage VLim because the voltage VBE1 of the first transistor Q1 is equal to the voltage VBE2 of the second transistor Q2.

【0035】ここで、現在、ある回路からの出力電圧が
所定のリミット電圧より大きくなった場合に、その電圧
超過の原因が所定の理由(例えば、回路の断線、ショー
ト、装置故障等)であると判定するような制御方法の導
入が考えられている。これは、制御対象回路が、例えば
車両用のブレーキの油圧センサの出力のように、出力値
に異常が発生した場合には、その異常発生理由がセンサ
の異常なのか、ブレーキの故障なのか或いはその他配線
の断線等であるかを解析して対応することが望まれるシ
ステムにおいて適用が考えられる。本実施形態の電圧リ
ミッタ回路1は、少ない素子数で精度良く出力電圧を制
限し、特に、制御対象回路2の出力電圧がリミット電圧
VLimを超えた場合に、出力端の電圧をリミット電圧VL
imに固定する。よって、本実施形態の電圧リミッタ回路
をこのようなシステムに利用すれば、後段のロジック回
路などにおいて、得られた出力電圧値が該リミット電圧
より大きい場合など、その過大な出力電圧値及びその事
実が正しいと判定しやすく、電圧超過の理由等が判断し
やすくなる。
Here, when the output voltage from a certain circuit becomes larger than a predetermined limit voltage, the cause of the voltage excess is a predetermined reason (for example, a disconnection of a circuit, a short circuit, a device failure, etc.). It has been considered to introduce a control method for determining the above. This is because, when the circuit to be controlled has an abnormality in the output value, for example, the output of a hydraulic pressure sensor of a vehicle brake, whether the abnormality is caused by the abnormality of the sensor, the failure of the brake, or The present invention can be applied to a system in which it is desired to analyze whether the wiring is broken or the like and to deal with it. The voltage limiter circuit 1 of the present embodiment accurately limits the output voltage with a small number of elements. In particular, when the output voltage of the control target circuit 2 exceeds the limit voltage VLim, the voltage at the output terminal is reduced to the limit voltage VL.
Fix to im. Therefore, if the voltage limiter circuit of the present embodiment is used in such a system, the excessive output voltage value and the fact that the obtained output voltage value is larger than the Is easy to determine as correct, and the reason for the voltage excess etc. can be easily determined.

【0036】[0036]

【発明の効果】以上説明したように、本発明の電圧リミ
ッタ回路は、第2トランジスタのベース電圧(又はダイ
オードのアノード電圧)が、第1トランジスタのベース
に印加されるリミット電圧に揃うように動作するため、
制御対象回路の出力電圧がリミット電圧より大きくなる
と、第2トランジスタ(又はダイオード)が動作して、
出力電圧をリミット電圧に固定する。また、第1トラン
ジスタと第2トランジスタ(又はダイオード)によっ
て、温度変化による特性変化や素子製造条件の変動によ
るバラツキがキャンセルされるため、リミット電圧は、
温度変化、素子製造時のバラツキに影響されない。従っ
て、本発明では、高精度に出力電圧を制限可能な電圧リ
ミッタを素子数が少なく簡易な回路で実現できる。この
ため、本発明の電圧リミット回路を集積化した場合、例
えば上記制御対象回路と同一チップ上に集積化した場合
にも、素子数が少ないため、チップ面積の増大を防ぐこ
とができ、安価で小面積の集積回路を提供することが可
能となる。
As described above, the voltage limiter circuit of the present invention operates so that the base voltage of the second transistor (or the anode voltage of the diode) becomes equal to the limit voltage applied to the base of the first transistor. To do
When the output voltage of the control target circuit becomes higher than the limit voltage, the second transistor (or diode) operates,
Fix the output voltage to the limit voltage. Further, since the first transistor and the second transistor (or diode) cancel variations in characteristics due to temperature changes and variations in device manufacturing conditions, the limit voltage is
It is not affected by temperature changes and variations during device manufacture. Therefore, in the present invention, a voltage limiter capable of limiting the output voltage with high accuracy can be realized by a simple circuit with a small number of elements. Therefore, when the voltage limit circuit of the present invention is integrated, for example, when integrated on the same chip as the control target circuit, the number of elements is small. An integrated circuit with a small area can be provided.

【0037】また、本発明では、第1トランジスタのエ
ミッタ電流を小さくすることで、第1トランジスタが常
時動作している場合に、回路の消費電流を低減すること
ができる。
In the present invention, by reducing the emitter current of the first transistor, the current consumption of the circuit can be reduced when the first transistor is constantly operating.

【図面の簡単な説明】[Brief description of the drawings]

【図1】 本実施形態の電圧リミッタ回路の概要を構成
を示す図である。
FIG. 1 is a diagram showing an outline of a configuration of a voltage limiter circuit according to an embodiment.

【図2】 本実施形態の電圧リミッタ回路が制御する制
御対象回路の出力段の構成例を示す図である。
FIG. 2 is a diagram illustrating a configuration example of an output stage of a control target circuit controlled by a voltage limiter circuit according to the present embodiment.

【図3】 本実施形態の電圧リミッタ回路が制御する制
御対象回路の構成及び出力電圧の制御特性を示す図であ
る。
FIG. 3 is a diagram illustrating a configuration of a control target circuit controlled by a voltage limiter circuit of the present embodiment and a control characteristic of an output voltage.

【図4】 本実施形態の電圧リミッタ回路の具体的な構
成例を示す図である。
FIG. 4 is a diagram illustrating a specific configuration example of a voltage limiter circuit according to the present embodiment.

【図5】 本実施形態の電圧リミッタ回路の図4と異な
る具体的構成例を示す図である。
FIG. 5 is a diagram illustrating a specific configuration example of the voltage limiter circuit according to the present embodiment, which is different from FIG. 4;

【図6】 従来の電圧リミッタ回路の構成を示す図であ
る。
FIG. 6 is a diagram illustrating a configuration of a conventional voltage limiter circuit.

【図7】 従来の電圧リミッタ回路の他の構成を示す図
である。
FIG. 7 is a diagram showing another configuration of a conventional voltage limiter circuit.

【符号の説明】[Explanation of symbols]

1 電圧リミッタ回路、2 制御対象回路、4,22,
24 カレントミラー回路、10 第1定電流源、20
第2定電流源。
1 voltage limiter circuit, 2 controlled circuit, 4, 22,
24 current mirror circuit, 10 first constant current source, 20
Second constant current source.

Claims (2)

【特許請求の範囲】[Claims] 【請求項1】 制御対象回路からの出力電圧がリミット
電圧より高くなることを制限する電圧リミッタ回路であ
って、 前記リミット電圧がベースに印加される第1トランジス
タと、 該第1トランジスタと差動対を構成し、かつ前記制御対
象回路の出力端に対し、順方向に接続されたダイオード
接続構成の第2トランジスタ又は順方向に接続されたダ
イオードと、を有し、 前記第1トランジスタのエミッタ電流密度と、前記第2
トランジスタのエミッタ電流密度又は前記ダイオードの
順方向電流密度とがほぼ等しく設定されていることを特
徴とする電圧リミッタ回路。
1. A voltage limiter circuit for limiting an output voltage from a control target circuit to be higher than a limit voltage, comprising: a first transistor to which the limit voltage is applied to a base; and a differential between the first transistor and the first transistor. A second transistor having a diode connection configuration or a diode connected in a forward direction, which is connected in a forward direction to an output terminal of the controlled circuit, and an emitter current of the first transistor. The density and the second
A voltage limiter circuit, wherein an emitter current density of a transistor or a forward current density of the diode is set substantially equal.
【請求項2】 請求項1に記載の電圧リミッタ回路にお
いて、 前記第1トランジスタのエミッタ電流は、前記第2トラ
ンジスタのエミッタ電流又は前記ダイオードの順方向電
流よりも小さく設定されていることを特徴とする電圧リ
ミッタ回路。
2. The voltage limiter circuit according to claim 1, wherein an emitter current of said first transistor is set smaller than an emitter current of said second transistor or a forward current of said diode. Voltage limiter circuit.
JP10224842A 1998-08-07 1998-08-07 Voltage limiter circuit Pending JP2000056841A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP10224842A JP2000056841A (en) 1998-08-07 1998-08-07 Voltage limiter circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10224842A JP2000056841A (en) 1998-08-07 1998-08-07 Voltage limiter circuit

Publications (1)

Publication Number Publication Date
JP2000056841A true JP2000056841A (en) 2000-02-25

Family

ID=16820036

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10224842A Pending JP2000056841A (en) 1998-08-07 1998-08-07 Voltage limiter circuit

Country Status (1)

Country Link
JP (1) JP2000056841A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005337975A (en) * 2004-05-28 2005-12-08 Neomax Co Ltd Permeability sensor
US8502751B2 (en) 2003-09-23 2013-08-06 Ignis Innovation Inc. Pixel driver circuit with load-balance in current mirror circuit
US9772354B2 (en) 2014-12-26 2017-09-26 Alps Electric Co., Ltd. Output circuit with limited output voltage range and reduced power consumption and current sensor having the same

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8502751B2 (en) 2003-09-23 2013-08-06 Ignis Innovation Inc. Pixel driver circuit with load-balance in current mirror circuit
JP2005337975A (en) * 2004-05-28 2005-12-08 Neomax Co Ltd Permeability sensor
US9772354B2 (en) 2014-12-26 2017-09-26 Alps Electric Co., Ltd. Output circuit with limited output voltage range and reduced power consumption and current sensor having the same

Similar Documents

Publication Publication Date Title
US4399399A (en) Precision current source
US4808907A (en) Current regulator and method
WO2003076886A1 (en) Semiconductor device, temperature sensor, and electronic apparatus comprising it
US4567444A (en) Current mirror circuit with control means for establishing an input-output current ratio
US4578633A (en) Constant current source circuit
US4577121A (en) Differential circuit
JPH09145749A (en) Current detection circuit
US5789906A (en) Reference voltage generating circuit and method
JPH07253822A (en) Constant voltage generator
US6664856B2 (en) Circuit configuration for setting the operating point of a radiofrequency transistor and amplifier circuit
JP2001084043A (en) Semiconductor device
JP2000056841A (en) Voltage limiter circuit
JPH1124769A (en) Constant current circuit
US5155429A (en) Threshold voltage generating circuit
US6806770B2 (en) Operational amplifier
JPH11205045A (en) Current supplying circuit and bias voltage circuit
US4433302A (en) Amplifier with independent quiescent output voltage control
JP2729001B2 (en) Reference voltage generation circuit
JP2008282313A (en) Power supply circuit
JPH0851324A (en) Buffer amplifier
JP3265338B2 (en) Stabilized power supply circuit
JP3584900B2 (en) Bandgap reference voltage circuit
US4230980A (en) Bias circuit
JP4228890B2 (en) Semiconductor integrated circuit device
KR100577552B1 (en) Internal Voltage Conversion Circuit of Semiconductor Memory Device