JP2000031018A - Semiconductor device and its manufacture - Google Patents
Semiconductor device and its manufactureInfo
- Publication number
- JP2000031018A JP2000031018A JP19767598A JP19767598A JP2000031018A JP 2000031018 A JP2000031018 A JP 2000031018A JP 19767598 A JP19767598 A JP 19767598A JP 19767598 A JP19767598 A JP 19767598A JP 2000031018 A JP2000031018 A JP 2000031018A
- Authority
- JP
- Japan
- Prior art keywords
- forming
- etching
- film
- resist
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 78
- 239000004065 semiconductor Substances 0.000 title claims abstract description 74
- 238000005530 etching Methods 0.000 claims abstract description 87
- 238000000034 method Methods 0.000 claims abstract description 71
- 239000004020 conductor Substances 0.000 claims abstract description 35
- 239000000758 substrate Substances 0.000 claims abstract description 24
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 32
- 229920005591 polysilicon Polymers 0.000 claims description 32
- 239000007789 gas Substances 0.000 claims description 14
- 239000001301 oxygen Substances 0.000 claims description 12
- 229910052760 oxygen Inorganic materials 0.000 claims description 12
- MYMOFIZGZYHOMD-UHFFFAOYSA-N Dioxygen Chemical compound O=O MYMOFIZGZYHOMD-UHFFFAOYSA-N 0.000 claims description 10
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 10
- 229910001882 dioxygen Inorganic materials 0.000 claims description 10
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 9
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 9
- MHAJPDPJQMAIIY-UHFFFAOYSA-N Hydrogen peroxide Chemical compound OO MHAJPDPJQMAIIY-UHFFFAOYSA-N 0.000 claims description 8
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 5
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 5
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims description 4
- KZBUYRJDOAKODT-UHFFFAOYSA-N Chlorine Chemical compound ClCl KZBUYRJDOAKODT-UHFFFAOYSA-N 0.000 claims description 4
- 229910001873 dinitrogen Inorganic materials 0.000 claims description 4
- 230000005669 field effect Effects 0.000 claims description 4
- 238000004140 cleaning Methods 0.000 claims description 3
- 229910021417 amorphous silicon Inorganic materials 0.000 claims description 2
- 230000001590 oxidative effect Effects 0.000 claims description 2
- 238000000059 patterning Methods 0.000 abstract description 14
- 239000010408 film Substances 0.000 description 175
- 239000010410 layer Substances 0.000 description 96
- 239000011347 resin Substances 0.000 description 13
- 229920005989 resin Polymers 0.000 description 13
- 150000002500 ions Chemical class 0.000 description 10
- 238000004380 ashing Methods 0.000 description 9
- 239000000460 chlorine Substances 0.000 description 9
- VEXZGXHMUGYJMC-UHFFFAOYSA-N Hydrochloric acid Chemical compound Cl VEXZGXHMUGYJMC-UHFFFAOYSA-N 0.000 description 7
- 230000000694 effects Effects 0.000 description 7
- 239000012535 impurity Substances 0.000 description 7
- 239000011248 coating agent Substances 0.000 description 6
- 238000000576 coating method Methods 0.000 description 6
- 238000007796 conventional method Methods 0.000 description 6
- 238000006243 chemical reaction Methods 0.000 description 5
- 238000001459 lithography Methods 0.000 description 5
- 239000000463 material Substances 0.000 description 5
- 238000000206 photolithography Methods 0.000 description 5
- 230000009257 reactivity Effects 0.000 description 5
- 239000010936 titanium Substances 0.000 description 5
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 4
- 229910052751 metal Inorganic materials 0.000 description 4
- 239000002184 metal Substances 0.000 description 4
- 229910021332 silicide Inorganic materials 0.000 description 4
- 239000000243 solution Substances 0.000 description 4
- 239000002904 solvent Substances 0.000 description 4
- 239000000126 substance Substances 0.000 description 4
- 229910052719 titanium Inorganic materials 0.000 description 4
- 229910021341 titanium silicide Inorganic materials 0.000 description 4
- 239000002253 acid Substances 0.000 description 3
- 238000004090 dissolution Methods 0.000 description 3
- 239000011229 interlayer Substances 0.000 description 3
- 238000005468 ion implantation Methods 0.000 description 3
- -1 oxygen radicals Chemical class 0.000 description 3
- 150000003254 radicals Chemical class 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 239000010409 thin film Substances 0.000 description 3
- ARXJGSRGQADJSQ-UHFFFAOYSA-N 1-methoxypropan-2-ol Chemical compound COCC(C)O ARXJGSRGQADJSQ-UHFFFAOYSA-N 0.000 description 2
- CURLTUGMZLYLDI-UHFFFAOYSA-N Carbon dioxide Chemical compound O=C=O CURLTUGMZLYLDI-UHFFFAOYSA-N 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- QAOWNCQODCNURD-UHFFFAOYSA-N Sulfuric acid Chemical compound OS(O)(=O)=O QAOWNCQODCNURD-UHFFFAOYSA-N 0.000 description 2
- 229910052785 arsenic Inorganic materials 0.000 description 2
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 230000003628 erosive effect Effects 0.000 description 2
- LYCAIKOWRPUZTN-UHFFFAOYSA-N ethylene glycol Natural products OCCO LYCAIKOWRPUZTN-UHFFFAOYSA-N 0.000 description 2
- 150000002334 glycols Chemical class 0.000 description 2
- WGCNASOHLSPBMP-UHFFFAOYSA-N hydroxyacetaldehyde Natural products OCC=O WGCNASOHLSPBMP-UHFFFAOYSA-N 0.000 description 2
- 239000003112 inhibitor Substances 0.000 description 2
- QSHDDOUJBYECFT-UHFFFAOYSA-N mercury Chemical compound [Hg] QSHDDOUJBYECFT-UHFFFAOYSA-N 0.000 description 2
- 229910052753 mercury Inorganic materials 0.000 description 2
- 239000000203 mixture Substances 0.000 description 2
- 150000004767 nitrides Chemical class 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- 229920000058 polyacrylate Polymers 0.000 description 2
- 125000006239 protecting group Chemical group 0.000 description 2
- 230000001698 pyrogenic effect Effects 0.000 description 2
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 2
- 238000004528 spin coating Methods 0.000 description 2
- 238000005406 washing Methods 0.000 description 2
- IRUFLAAZAAOXHM-UHFFFAOYSA-N 1-tert-butyl-2-phenylbenzene Chemical compound CC(C)(C)C1=CC=CC=C1C1=CC=CC=C1 IRUFLAAZAAOXHM-UHFFFAOYSA-N 0.000 description 1
- AXBIKWRYDSPSET-UHFFFAOYSA-N C(C)(C)(C)C(=O)O.C1=CC=CC2=CC=CC=C12 Chemical compound C(C)(C)(C)C(=O)O.C1=CC=CC2=CC=CC=C12 AXBIKWRYDSPSET-UHFFFAOYSA-N 0.000 description 1
- ISWSIDIOOBJBQZ-UHFFFAOYSA-N Phenol Chemical compound OC1=CC=CC=C1 ISWSIDIOOBJBQZ-UHFFFAOYSA-N 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 229920001665 Poly-4-vinylphenol Polymers 0.000 description 1
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 1
- 229910008484 TiSi Inorganic materials 0.000 description 1
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 229910003481 amorphous carbon Inorganic materials 0.000 description 1
- 239000007864 aqueous solution Substances 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000001569 carbon dioxide Substances 0.000 description 1
- 229910002092 carbon dioxide Inorganic materials 0.000 description 1
- 239000003054 catalyst Substances 0.000 description 1
- 238000004132 cross linking Methods 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 125000002887 hydroxy group Chemical group [H]O* 0.000 description 1
- 230000002401 inhibitory effect Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 239000011259 mixed solution Substances 0.000 description 1
- 150000002831 nitrogen free-radicals Chemical class 0.000 description 1
- 230000006911 nucleation Effects 0.000 description 1
- 238000010899 nucleation Methods 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 230000002829 reductive effect Effects 0.000 description 1
- 150000003839 salts Chemical class 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- XKXIQBVKMABYQJ-UHFFFAOYSA-M tert-butyl carbonate Chemical compound CC(C)(C)OC([O-])=O XKXIQBVKMABYQJ-UHFFFAOYSA-M 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Landscapes
- Photosensitive Polymer And Photoresist Processing (AREA)
- Drying Of Semiconductors (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
Abstract
Description
【０００１】[0001]
【発明の属する技術分野】本発明は、半導体装置の製造
方法に関し、特に、レジスト下層に有機系反射防止膜を
形成して導電体層のパターニングを行い、有機系反射防
止膜の下地膜に損傷を与えずに有機系反射防止膜を除去
することができる半導体装置の製造方法に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for manufacturing a semiconductor device, and more particularly, to forming an organic anti-reflection film under a resist, patterning a conductor layer, and damaging a base film of the organic anti-reflection film. The present invention relates to a method for manufacturing a semiconductor device capable of removing an organic anti-reflection film without giving an effect.
【０００２】[0002]
【従来の技術】半導体装置の高集積化に伴い、最小加工
寸法は微細化し、フォトリソグラフィ技術に用いられる
光源については水銀ランプのｇ線（４３６ｎｍ）から、
ｉ線（３６５ｎｍ）、ＫｒＦエキシマーレーザー（２４
８ｎｍ）、さらにＡｒＦエキシマーレーザー（１９３ｎ
ｍ）へと短波長化が進んでいる。光源として水銀ランプ
を用いる従来のフォトリソグラフィに対して、より短波
長の光源を使用するフォトリソグラフィはＤＵＶ（Ｄｅ
ｅｐ ＵＶ）リソグラフィと総称されている。2. Description of the Related Art Along with the high integration of semiconductor devices, the minimum processing size has been reduced, and the light source used for photolithography technology has been changed from the g-line (436 nm) of a mercury lamp.
i-line (365 nm), KrF excimer laser (24
8 nm) and an ArF excimer laser (193n)
m)). In contrast to conventional photolithography using a mercury lamp as a light source, photolithography using a shorter wavelength light source is DUV (De
(ep UV) lithography.
【０００３】ｇ線やｉ線を用いたフォトリソグラフィに
おいては、ポリシリコン、各種シリサイド、酸化膜ある
いは窒化膜等の反射率は低く、通常これらの層からの反
射は問題とならない。したがって、ｇ線やｉ線を用いた
フォトリソグラフィにおいては、可視光領域においても
反射率が高い、Ａｌ等の金属配線層からの反射のみが問
題となる。しかしながら、ＤＵＶリソグラフィの波長領
域においては、ポリシリコン、各種シリサイド、酸化膜
あるいは窒化膜等のほとんどの層で反射率が上昇し、パ
ターンの悪化の原因となる。したがって、Ａｌ等の金属
配線層以外の層からの反射も問題となる。In photolithography using g-line or i-line, the reflectance of polysilicon, various silicides, oxide films, nitride films, and the like is low, and reflection from these layers does not usually pose a problem. Therefore, in photolithography using g-line or i-line, only reflection from a metal wiring layer made of Al or the like having a high reflectance even in the visible light region poses a problem. However, in the wavelength region of DUV lithography, the reflectance increases in most layers such as polysilicon, various silicides, oxide films, nitride films, and the like, causing pattern deterioration. Therefore, reflection from a layer other than the metal wiring layer such as Al also poses a problem.
【０００４】また、ＤＵＶ用のレジストは、それ自体が
下地の影響（例えば、下地段差からのハレーション）を
受けやすい。レジストをマスクとしてパターニングを行
う際、下地形状に段差がある場合には、段差部分からの
反射によりレジストに局所的にノッチ（ポジ型レジス
ト）あるいはブリッジ（ネガ型レジスト）が生じて、パ
ターンが悪化しやすくなる。さらに、膜厚と光源の波長
が近くなると、下地膜の界面における多重反射により定
在波効果（多重干渉効果）が顕著となり、レジスト寸法
が変動して露光マージンが減少する。これにより、レジ
ストをマスクとした良好なパターニングが行えなくな
る。[0004] DUV resists are susceptible to the influence of the underlying layer (for example, halation from the underlying step). When performing patterning using a resist as a mask, if there is a step in the underlying shape, the notch (positive resist) or bridge (negative resist) occurs locally in the resist due to reflection from the step, and the pattern deteriorates Easier to do. Further, when the film thickness and the wavelength of the light source are close to each other, the standing wave effect (multiple interference effect) becomes remarkable due to multiple reflections at the interface of the base film, and the resist size varies to reduce the exposure margin. This makes it impossible to perform good patterning using the resist as a mask.
【０００５】半導体装置を微細化する上で、上記のよう
な問題を解消して、寸法変動がなく安定したパターンを
形成するため、反射防止技術の重要性がより高まってい
る。光反射を防止する方法としては、反射防止膜をレジ
ストの上層あるいは下層に形成する方法がある。反射防
止膜をレジストの上層に形成する方法（ＡＲＣＯＲ；ａ
ｎｔｉ ｒｅｆｌｅｃｔｉｎｇ ｃｏａｔｉｎｇ ｏｎ
ｒｅｓｉｓｔ，あるいはＴＡＲ；ｔｏｐ ａｎｔｉ
ｒｅｆｌｅｃｔｏｒ）は、定在波効果の抑制には有効だ
が、下地段差部分からのハレーションの低減にはほとん
ど効果がない。一方、反射防止膜をレジストの下層に形
成する方法（ＢＡＲＣ；ｂｏｔｔｏｍａｎｔｉ−ｒｅｆ
ｌｅｃｔｉｖｅ ｃｏａｔｉｎｇ）は、定在波効果の抑
制と、下地からのハレーションの低減の双方に有効であ
り、汎用されている。[0005] In miniaturizing a semiconductor device, in order to solve the above-mentioned problems and to form a stable pattern without dimensional fluctuation, the importance of antireflection technology is increasing. As a method of preventing light reflection, there is a method of forming an antireflection film on an upper layer or a lower layer of a resist. Method of forming an anti-reflection film on a resist (ARCOR; a
anti reflecting coating on
resist or TAR; top anti
(reflector) is effective in suppressing the standing wave effect, but has little effect in reducing halation from the base step portion. On the other hand, a method of forming an anti-reflection film under a resist (BARC; bottom-anti-ref)
Effective coating is effective for both suppressing the standing wave effect and reducing halation from the background, and is widely used.
【０００６】レジストの下層に形成する反射防止膜には
無機系と有機系の両方があり、それらの膜材料をレジス
ト塗布前の基板上に、塗布あるいは真空成膜（スパッタ
あるいはＣＶＤ；ｃｈｅｍｉｃａｌ ｖａｐｏｒ ｄｅ
ｐｏｓｉｔｉｏｎ）して反射防止膜を形成する。その
後、反射防止膜の上層にレジストを塗布する。無機系反
射防止膜としては、アモルファスカーボン、窒化チタン
（ＴｉＮ）膜、酸化窒化シリコン（ＳｉＯＮ）膜等があ
るが、塗布でなくドライでの成膜が必要であり、一般に
成膜コストが高い。また、無機系反射防止膜はアッシン
グ処理では除去されず、除去するにはウェットエッチン
グを行う必要がある。[0006] Antireflection films formed under the resist include both inorganic and organic films, and these film materials are applied or vacuum-formed (sputter or CVD; chemical vapor deposition) on the substrate before the application of the resist.
position) to form an antireflection film. Thereafter, a resist is applied to the upper layer of the antireflection film. Examples of the inorganic antireflection film include amorphous carbon, a titanium nitride (TiN) film, a silicon oxynitride (SiON) film, and the like. Further, the inorganic antireflection film is not removed by the ashing process, and it is necessary to perform wet etching to remove it.
【０００７】反射防止用の有機塗布膜としては、多種の
材料のものが開発されている。それらの有機塗布膜は入
射光に対し、大別して次のような二つの働きをもつ。一
つは有機系反射防止膜自体が光を吸収して弱める働きで
ある。もう一つの働きは、有機系反射防止膜の表面で反
射する光と、有機系反射防止膜の下地膜で反射する光を
互いに打ち消し合うように干渉させて、光を減衰する働
きである。現在、ＫｒＦエキシマーレーザー用レジスト
として最も一般的に使用されているのは化学増幅ポジ型
レジストであり、このタイプのレジスト下層に上記の有
機系反射防止膜を形成すると、効果的に光反射が防止さ
れる。As an antireflection organic coating film, various types of materials have been developed. These organic coating films roughly have the following two functions with respect to incident light. One is that the organic antireflection film itself absorbs and weakens light. Another function is to attenuate light by causing light reflected on the surface of the organic antireflection film and light reflected on the base film of the organic antireflection film to interfere with each other so as to cancel each other. At present, the most commonly used resist for KrF excimer laser is a chemically amplified positive resist. By forming the above organic antireflection film under the resist of this type, the light reflection is effectively prevented. Is done.
【０００８】有機系反射防止膜を形成してゲート電極の
パターニングを行うプロセスについて、図１８〜図２１
を参照して以下に説明する。まず、図１８に示すよう
に、Ｓｉ基板２１上にゲート酸化膜２２、ポリシリコン
層２３を積層し、その上層に有機系反射防止膜２４を塗
布する。その上層にレジスト２５を塗布し、レジスト２
５のパターニングを行う。次に、図１９に示すように、
ゲート電極以外の部分の有機系反射防止膜２４に、例え
ばＥＣＲエッチングを行って除去する。ＤＵＶ以前の
ｇ、ｉ線用有機反射防止膜は、現像液に溶解させて除去
できるものが中心であったが、ＤＵＶ用有機反射防止膜
は、ドライエッチングで除去される材料からなるものが
多い。FIGS. 18 to 21 show a process of forming an organic antireflection film and patterning a gate electrode.
This will be described below with reference to FIG. First, as shown in FIG. 18, a gate oxide film 22 and a polysilicon layer 23 are laminated on a Si substrate 21, and an organic antireflection film 24 is applied thereon. A resist 25 is applied on the upper layer, and a resist 2
5 is performed. Next, as shown in FIG.
The organic antireflection film 24 other than the gate electrode is removed by, for example, ECR etching. The g / i-line organic anti-reflection film before DUV was mainly dissolvable in a developing solution and could be removed, but the DUV organic anti-reflection film often consisted of a material removed by dry etching. .
【０００９】続いて、図２０に示すように、レジスト２
５をマスクとしてポリシリコン層２３に異方性エッチン
グを行い、ポリシリコン層２３を所定のゲートパターン
に加工する。その後、図２１に示すように、酸素プラズ
マを用いたアッシング（灰化）処理によりレジスト２５
を除去する。さらに、ドライエッチングにより有機系反
射防止膜２４を除去する。これにより、図２１に示すよ
うにゲート電極が形成される。Subsequently, as shown in FIG.
5 is used as a mask to perform anisotropic etching on the polysilicon layer 23 to process the polysilicon layer 23 into a predetermined gate pattern. Thereafter, as shown in FIG. 21, the resist 25 is subjected to ashing (ashing) using oxygen plasma.
Is removed. Further, the organic antireflection film 24 is removed by dry etching. Thus, a gate electrode is formed as shown in FIG.
【００１０】[0010]
【発明が解決しようとする課題】上記の従来の半導体装
置の製造方法において、ＤＵＶリソグラフィ技術に用い
られる有機系反射防止膜は、レジストパターニング時の
現像液では通常、除去することができない。したがっ
て、図１８に示すレジストパターニング工程とは別に、
図１９に示すような有機系反射防止膜２４をエッチング
する工程が必要となる。有機系反射防止膜は、酸素ガス
を供給して発生するプラズマによりエッチングされる
が、レジストの側壁を保護する目的（酸素プラズマの高
い反応性を制御・調整する目的）で、エッチングガスに
は塩素ガスも加えられる。これにより、プラズマ中で塩
素ガスから発生するＣｌラジカルやＣｌイオンにより、
有機系反射防止膜の下層のポリシリコン層が浸食される
現象が起こる。特に、ライン／スペース間隔の密な領域
では上記のようなＣｌラジカルやＣｌイオンによる下地
膜の浸食が顕著となる。In the above-mentioned conventional method for manufacturing a semiconductor device, the organic antireflection film used in the DUV lithography technique cannot be usually removed with a developing solution at the time of resist patterning. Therefore, separately from the resist patterning step shown in FIG.
A step of etching the organic antireflection film 24 as shown in FIG. 19 is required. The organic antireflection film is etched by plasma generated by supplying oxygen gas, but chlorine gas is used for protecting the side wall of the resist (for controlling and adjusting high reactivity of oxygen plasma). Gas is also added. Thereby, Cl radicals and Cl ions generated from chlorine gas in plasma cause
A phenomenon occurs in which the polysilicon layer below the organic antireflection film is eroded. In particular, the erosion of the underlayer by Cl radicals or Cl ions as described above becomes remarkable in a region where the line / space interval is dense.
【００１１】図１９に示すように、ゲート電極となるポ
リシリコン層２３が、その上層の有機系反射防止膜２４
を除去するエッチング工程でダメージを受け、表面にノ
ッチ（窪み）２６ができると、図２０に示すポリシリコ
ン層２３にエッチングを行う工程で、ノッチ箇所２６の
エッチング速度が周囲に比べて大きくなる。したがっ
て、図２１に示すように、ポリシリコン層２３のノッチ
箇所でゲート酸化膜２２が過剰にエッチングされる（図
２１のノッチ２７）。As shown in FIG. 19, a polysilicon layer 23 serving as a gate electrode is provided with an organic anti-reflection film 24 thereon.
If a notch (dent) 26 is formed on the surface in the etching step of removing the silicon, the etching rate of the notch portion 26 in the step of etching the polysilicon layer 23 shown in FIG. Therefore, as shown in FIG. 21, the gate oxide film 22 is excessively etched at the notch portion of the polysilicon layer 23 (notch 27 in FIG. 21).
【００１２】上記のような有機系反射防止膜の下層への
過剰エッチングを防止するため、下地膜に影響を与えな
い有機系反射防止膜の除去方法が望まれている。有機系
反射防止膜の除去方法としては、例えば特開平８−１５
３７０４号公報に、レジストをマスクとしてレジスト下
層の有機系反射防止膜と、さらにその下層に設けられた
導電膜または絶縁膜にエッチングを行う方法が開示され
ている。特開平８−１５３７０４号公報以前には、Ｃｈ
ｒｉｓ Ａ．Ｍａｃｋらにより酸素ガスをベースとした
ガスプラズマを使用して有機系反射防止膜のＲＩＥを行
う方法が発表されている（Ｊ．Ｖａｃ Ｓｃｉ Ｔｅｃ
ｈ Ｂ９（６），３１４３（１９９１））。In order to prevent overetching of the lower layer of the organic anti-reflection film as described above, a method of removing the organic anti-reflection film which does not affect the underlying film is desired. As a method for removing the organic antireflection film, for example, Japanese Patent Application Laid-Open No.
Japanese Patent No. 3704 discloses a method of etching an organic antireflection film under a resist using a resist as a mask and further a conductive film or an insulating film provided thereunder. Prior to Japanese Patent Application Laid-Open No. 8-153704, Ch
ris A. Mack et al. Have disclosed a method for performing RIE of an organic antireflection film using an oxygen-based gas plasma (J. Vac Sci Tec).
hB9 (6), 3143 (1991)).
【００１３】主に酸素ガスを用いるＣｈｒｉｓらの方法
によれば、酸素ガスから発生する酸素ラジカルの、有機
系反射防止膜およびレジストに対する反応性が極めて高
いため、有機系反射防止膜およびレジストの側壁部分も
エッチングされるという問題があった。この方法によれ
ば、レジストパターン形成時点（すなわちエッチング開
始時点）に比較してエッチング完了時点でレジストおよ
び有機系反射防止膜のパターンが細くなるため、所望の
パターンが得られず、半導体装置の製造に適用するのは
困難であった。According to the method of Cris et al., Which mainly uses oxygen gas, the reactivity of oxygen radicals generated from oxygen gas to the organic antireflection film and the resist is extremely high. There was a problem that the part was also etched. According to this method, the pattern of the resist and the organic antireflection film becomes thinner at the time of completion of the etching as compared with the time of forming the resist pattern (that is, at the time of starting the etching). Was difficult to apply.
【００１４】Ｃｈｒｉｓらの方法のレジストおよび有機
系反射防止膜のパターンが横方向にもエッチングされる
問題に対して、特開平８−１５３７０４号公報記載の方
法においては、有機系反射防止膜およびレジストに対す
る反応性が酸素ガスよりも低いガスを用いることにより
パターンの細りを抑制している。特開平８−１５３７０
４号公報記載の方法によれば、プラズマ化させるエッチ
ングガスとして窒素ガス、窒素ガスに微量の酸素ガスを
添加した混合ガス、または炭酸ガスを用いることを特徴
としている。これにより、有機系反射防止膜のパターン
側壁に対しては、酸素ラジカルよりも反応性が低い窒素
ラジカル等が作用するため、過剰なエッチングは起こら
ない。In contrast to the problem that the resist and the pattern of the organic anti-reflection film according to the method of Cris et al. Are etched in the lateral direction, the method described in JP-A-8-153704 discloses an organic anti-reflection film and a resist. The use of a gas having lower reactivity to oxygen gas than oxygen gas suppresses pattern narrowing. JP-A-8-15370
According to the method described in Japanese Patent Application Laid-open No. 4 (1994) -2004, nitrogen gas, a mixed gas obtained by adding a small amount of oxygen gas to nitrogen gas, or carbon dioxide gas is used as an etching gas to be turned into plasma. Accordingly, nitrogen radicals and the like having lower reactivity than oxygen radicals act on the pattern side wall of the organic anti-reflection film, so that excessive etching does not occur.
【００１５】一方、ガスプラズマ中ではセルフバイアス
電圧によりイオンシースが形成されるため、膜表面近傍
のイオンが加速される。したがって、ガスプラズマ中の
イオンは膜表面に対して垂直に入射する性質がある。こ
れにより、有機系反射防止膜の垂直方向（膜厚方向）に
は、イオンとラジカルが相補的・相乗的に作用するイオ
ンアシストエッチング反応が進行し、横方向のエッチン
グは抑制される。On the other hand, in a gas plasma, an ion sheath is formed by a self-bias voltage, so that ions near the film surface are accelerated. Therefore, the ions in the gas plasma have the property of being incident perpendicularly to the film surface. As a result, an ion-assisted etching reaction in which ions and radicals act complementarily and synergistically in the vertical direction (thickness direction) of the organic antireflection film proceeds, thereby suppressing lateral etching.
【００１６】特開平８−１５３７０４号公報記載の方法
は、有機系反射防止膜の下地膜が導電膜、絶縁膜のいず
れの場合にも適用することができ、導電膜にはポリシリ
コンのみでなく、金属シリサイドや合金等も含まれてい
る。特開平８−１５３７０４号公報記載の方法で、有機
系反射防止膜の下層にＴＥＯＳ等の絶縁膜（シリコン酸
化膜）が設けられている場合の例を図２２および図２３
に示す。The method described in Japanese Patent Application Laid-Open No. 8-153704 can be applied to the case where the underlying film of the organic antireflection film is a conductive film or an insulating film. , A metal silicide, an alloy, and the like. FIGS. 22 and 23 show an example in which an insulating film (silicon oxide film) such as TEOS is provided under the organic anti-reflection film by the method described in JP-A-8-153704.
Shown in
【００１７】図２２に示すように、Ｓｉ基板３１上に、
ＬＯＣＯＳ部分の段差を有する酸化膜３２が形成され、
その上層に導電層３３、さらに第２の酸化膜３４が積層
されている。レジスト３６の下層に有機系反射防止膜３
５が形成されているため、レジスト３６のパターニング
を行う際に、下層の段差面からの反射によるパターンの
崩れが抑制される。レジスト３６をマスクとして、導電
層３３に所定のパターニングを行った後、レジスト３６
および有機系反射防止膜３５を除去すると、図２３に示
すような構造となる。As shown in FIG. 22, on a Si substrate 31,
An oxide film 32 having a step in the LOCOS portion is formed,
A conductive layer 33 and a second oxide film 34 are further laminated thereon. Organic antireflection film 3 under resist 36
Since the pattern 5 is formed, when the resist 36 is patterned, the collapse of the pattern due to reflection from the lower step surface is suppressed. After performing predetermined patterning on the conductive layer 33 using the resist 36 as a mask, the resist 36
When the organic anti-reflection film 35 is removed, a structure as shown in FIG. 23 is obtained.
【００１８】上記の特開平８−１５３７０４号公報記載
の方法は、有機系反射防止膜のパターン側壁部のエッチ
ングを抑制するのに効果的であるが、前述した、有機系
反射防止膜の下層のポリシリコン層が浸食される問題に
対する有効な解決手段は示されていない。また、特開平
８−１５３７０４号公報記載の方法においては、有機系
反射防止膜の下地膜の選択には特徴がなく、製造される
半導体装置の構造に合わせて、この発明のエッチング方
法がそれぞれ適用されている。有機系反射防止膜の下地
膜として絶縁膜が形成されている場合も、絶縁膜は例え
ばコンタクトが形成される層間絶縁膜など、半導体装置
の一部をなしている。したがって、導電膜等のパターニ
ングを行った後、レジストおよび有機系反射防止膜以外
の膜は除去されない。The method described in JP-A-8-153704 is effective in suppressing the etching of the pattern side wall of the organic anti-reflection film. No effective solution to the problem of erosion of the polysilicon layer is given. Further, in the method described in Japanese Patent Application Laid-Open No. 8-153704, there is no feature in the selection of the base film of the organic antireflection film, and the etching method of the present invention is applied in accordance with the structure of the semiconductor device to be manufactured. Have been. Even when an insulating film is formed as a base film of the organic antireflection film, the insulating film forms a part of the semiconductor device such as an interlayer insulating film on which a contact is formed. Therefore, after patterning of a conductive film or the like, films other than the resist and the organic antireflection film are not removed.
【００１９】本発明は上記の問題点を鑑みてなされたも
のであり、したがって本発明は、レジスト下層に有機系
反射防止膜を形成してパターニングを行った後、有機系
反射防止膜の下地膜に損傷を与えずに、有機系反射防止
膜を除去することができる半導体装置の製造方法を提供
することを目的とする。The present invention has been made in view of the above problems. Therefore, the present invention provides an underlayer of an organic antireflection film after forming an organic antireflection film under a resist and performing patterning. It is an object of the present invention to provide a method for manufacturing a semiconductor device capable of removing an organic anti-reflection film without damaging the semiconductor device.
【００２０】[0020]
【課題を解決するための手段】上記の目的を達成するた
め、本発明の半導体装置の製造方法は、半導体基板上
に、導電体層を形成する工程と、前記導電体層上に、エ
ッチングストッパー層を形成する工程と、前記エッチン
グストッパー層上に、有機系反射防止膜を形成する工程
と、前記有機系反射防止膜上に、所定のパターンのレジ
ストを形成する工程と、前記レジストをマスクとして、
前記有機系反射防止膜をエッチング除去する工程と、前
記レジストをマスクとして、前記エッチングストッパー
層および前記導電体層をエッチング除去する工程とを有
することを特徴とする。本発明の半導体装置の製造方法
は、好適には、前記導電体層は、ポリシリコンからなる
ことを特徴とする。あるいは、本発明の半導体装置の製
造方法は、好適には、前記導電体層は、アモルファスシ
リコンからなることを特徴とする。In order to achieve the above object, a method of manufacturing a semiconductor device according to the present invention comprises a step of forming a conductor layer on a semiconductor substrate, and a step of forming an etching stopper on the conductor layer. A step of forming a layer, a step of forming an organic antireflection film on the etching stopper layer, a step of forming a resist of a predetermined pattern on the organic antireflection film, and using the resist as a mask ,
A step of etching and removing the organic antireflection film; and a step of etching and removing the etching stopper layer and the conductor layer using the resist as a mask. The method for manufacturing a semiconductor device according to the present invention is preferably characterized in that the conductor layer is made of polysilicon. Alternatively, the method for manufacturing a semiconductor device according to the present invention is preferably characterized in that the conductor layer is made of amorphous silicon.
【００２１】これにより、前記レジストをマスクとして
前記有機系反射防止膜にエッチングを行う工程におい
て、前記有機系反射防止膜下層の導電体層がエッチング
され、ノッチ等のダメージが発生するのを防ぐことがで
きる。したがって、導電体層に生じたダメージに起因し
て、導電体層の下層に形成されているゲート酸化膜ある
いは基板等にさらにダメージが生じるのを防ぐことがで
きる。According to this, in the step of etching the organic anti-reflection film using the resist as a mask, it is possible to prevent the conductor layer under the organic anti-reflection film from being etched and to prevent damage such as notch from occurring. Can be. Therefore, it is possible to prevent the gate oxide film or the substrate and the like formed below the conductor layer from being further damaged due to the damage caused in the conductor layer.
【００２２】本発明の半導体装置の製造方法は、好適に
は、前記エッチングストッパー層は、シリコン酸化膜か
らなることを特徴とする。本発明の半導体装置の製造方
法は、さらに好適には、前記シリコン酸化膜を形成する
工程は、過酸化水素水を含む溶液を用いて、前記導電体
層表面を洗浄する工程であることを特徴とする。あるい
は、本発明の半導体装置の製造方法は、さらに好適に
は、前記シリコン酸化膜を形成する工程は、酸素プラズ
マを用いて前記導電体層表面を酸化する工程であること
を特徴とする。In the method for manufacturing a semiconductor device according to the present invention, preferably, the etching stopper layer is made of a silicon oxide film. In the method of manufacturing a semiconductor device according to the present invention, more preferably, the step of forming the silicon oxide film is a step of cleaning the surface of the conductor layer using a solution containing a hydrogen peroxide solution. And Alternatively, in the method of manufacturing a semiconductor device according to the present invention, more preferably, the step of forming the silicon oxide film is a step of oxidizing the surface of the conductor layer using oxygen plasma.
【００２３】本発明の半導体装置の製造方法は、好適に
は、前記エッチングストッパー層は、シリコン窒化膜か
らなることを特徴とする。また、本発明の半導体装置の
製造方法は、好適には、前記エッチングストッパー層
は、前記導電体層と同一のエッチング条件で除去できる
範囲内の膜厚で薄く形成することを特徴とする。本発明
の半導体装置の製造方法は、さらに好適には、前記エッ
チングストッパー層の膜厚は、３ｎｍ以下であることを
特徴とする。これにより、前記導電体層のパターニング
を行う工程で、容易に除去が可能であるエッチングスト
ッパー層を形成することができ、工程数の増加を抑える
ことができる。In the method of manufacturing a semiconductor device according to the present invention, preferably, the etching stopper layer is made of a silicon nitride film. In the method of manufacturing a semiconductor device according to the present invention, preferably, the etching stopper layer is formed to be thin with a thickness within a range that can be removed under the same etching conditions as the conductor layer. In the method for manufacturing a semiconductor device according to the present invention, the film thickness of the etching stopper layer is more preferably 3 nm or less. Thus, in the step of patterning the conductor layer, an etching stopper layer that can be easily removed can be formed, and an increase in the number of steps can be suppressed.
【００２４】本発明の半導体装置の製造方法は、好適に
は、前記有機系反射防止膜をエッチングする工程は、酸
素ガスと塩素ガスの混合ガスをプラズマ化させて前記有
機系反射防止膜をエッチングする工程であることを特徴
とする。あるいは、本発明の半導体装置の製造方法は、
好適には、前記有機系反射防止膜をエッチングする工程
は、酸素ガスと窒素ガスの混合ガスをプラズマ化させて
前記有機系反射防止膜をエッチングする工程であること
を特徴とする。これにより、有機系反射防止膜およびレ
ジストに対する反応性が極めて高い酸素プラズマの濃度
を調整することができ、主に酸素プラズマによりパター
ン側壁が過剰にエッチングされる現象を抑制することが
できる。したがって、半導体装置を微細化した場合に
も、導電体層などに所望のパターンを形成することが可
能となる。In the method of manufacturing a semiconductor device according to the present invention, preferably, the step of etching the organic anti-reflection film includes the step of forming a plasma of a mixed gas of oxygen gas and chlorine gas to etch the organic anti-reflection film. The process is characterized in that Alternatively, the method for manufacturing a semiconductor device according to the present invention includes:
Preferably, the step of etching the organic anti-reflection film is a step of plasma-forming a mixed gas of oxygen gas and nitrogen gas to etch the organic anti-reflection film. This makes it possible to adjust the concentration of oxygen plasma having extremely high reactivity with the organic antireflection film and the resist, and to suppress a phenomenon in which the pattern side wall is excessively etched mainly by oxygen plasma. Therefore, even when the semiconductor device is miniaturized, a desired pattern can be formed on the conductor layer or the like.
【００２５】また、上記の目的を達成するため本発明の
半導体装置の製造方法は、半導体基板上にゲート絶縁膜
を形成する工程と、前記ゲート絶縁膜上に導電体層を形
成する工程と、前記導電体層上にエッチングストッパー
層を形成する工程と、前記エッチングストッパー層上に
有機系反射防止膜を形成する工程と、前記有機系反射防
止膜上に所定のパターンのレジストを形成する工程と、
前記レジストをマスクとして前記有機系反射防止膜をエ
ッチング除去する工程と、前記レジストをマスクとして
前記エッチングストッパー層および前記導電体層をエッ
チング除去して、電界効果トランジスタのゲート電極を
形成する工程と、前記半導体基板表面に、所定の間隔を
あけてソース／ドレイン領域を形成する工程とを有する
ことを特徴とする。これにより、有機系反射防止膜をエ
ッチング除去する工程で、導電体層が損傷するのを防止
でき、損傷のない導電体層をパターニングすることによ
り、電界効果トランジスタのゲート電極を良好な特性で
形成することができる。In order to achieve the above object, a method of manufacturing a semiconductor device according to the present invention comprises the steps of: forming a gate insulating film on a semiconductor substrate; forming a conductor layer on the gate insulating film; A step of forming an etching stopper layer on the conductor layer, a step of forming an organic anti-reflection film on the etching stopper layer, and a step of forming a resist of a predetermined pattern on the organic anti-reflection film ,
A step of etching and removing the organic antireflection film using the resist as a mask, and a step of etching and removing the etching stopper layer and the conductor layer using the resist as a mask to form a gate electrode of a field effect transistor; Forming source / drain regions at predetermined intervals on the surface of the semiconductor substrate. This can prevent the conductor layer from being damaged in the step of etching and removing the organic antireflection film, and form the gate electrode of the field effect transistor with good characteristics by patterning the undamaged conductor layer. can do.
【００２６】[0026]
【発明の実施の形態】以下に、本発明の半導体装置の製
造方法の実施の形態について、図面を参照して下記に説
明する。 （実施形態１）図１は本実施形態の半導体装置の製造方
法により、パターニングが行われた半導体装置の断面図
である。Ｓｉ基板１上にゲート酸化膜２が形成され、そ
の上層にパターニングされた導電膜３および絶縁膜４が
積層されている。ゲート酸化膜２およびＳｉ基板１には
ノッチ等のダメージは生じていない。DESCRIPTION OF THE PREFERRED EMBODIMENTS Embodiments of the method for manufacturing a semiconductor device according to the present invention will be described below with reference to the drawings. (Embodiment 1) FIG. 1 is a cross-sectional view of a semiconductor device which has been patterned by a method of manufacturing a semiconductor device according to the present embodiment. A gate oxide film 2 is formed on a Si substrate 1, and a patterned conductive film 3 and an insulating film 4 are laminated thereon. The gate oxide film 2 and the Si substrate 1 have no damage such as notches.
【００２７】次に、上記の本実施形態の半導体装置の製
造方法について図２〜図５を参照して説明する。まず、
図２に示すように、Ｓｉ基板１上に、パイロジェニック
酸化（Ｈ2 ／Ｏ2 、８５０℃）によりゲート酸化膜２を
例えば３．８ｎｍの膜厚で形成する。その上層に、例え
ばＣＶＤ法によりポリシリコン層３を例えば２５０ｎｍ
の膜厚で形成する。さらに、エッチングストッパー層と
なる絶縁膜４を形成する。絶縁膜４としては、ポリシリ
コン層３の表面を塩酸／過酸化水素（ＨＣｌ／Ｈ
2 Ｏ2 ）混合液で洗浄することにより形成された、例え
ば１ｎｍ程度の膜厚のケミカル・オキサイド膜（シリコ
ン酸化膜）を用いることができる。ケミカル・オキサイ
ド膜は熱酸化膜に比較して、膜の緻密さが低い。したが
って、後述するポリシリコン層３をエッチング除去する
工程において、容易に除去することができる。Next, a method of manufacturing the semiconductor device according to the present embodiment will be described with reference to FIGS. First,
As shown in FIG. 2, a gate oxide film 2 having a thickness of, for example, 3.8 nm is formed on the Si substrate 1 by pyrogenic oxidation (H 2 / O 2 , 850 ° C.). On top of that, a polysilicon layer 3 of, eg, 250 nm is formed by, eg, CVD method.
It is formed with a film thickness of. Further, an insulating film 4 serving as an etching stopper layer is formed. As the insulating film 4, the surface of the polysilicon layer 3 is coated with hydrochloric acid / hydrogen peroxide (HCl / H
For example, a chemical oxide film (silicon oxide film) having a thickness of about 1 nm formed by washing with a mixed solution of 2 O 2 ) can be used. The chemical oxide film is less dense than the thermal oxide film. Therefore, it can be easily removed in a step of etching and removing polysilicon layer 3 described later.
【００２８】絶縁膜４の上層に、有機系反射防止膜５を
例えばスピンコート法により７０ｎｍの膜厚となるよう
に塗布する。有機系反射防止膜５は、溶媒を含む状態で
塗布した後、焼成することにより樹脂を架橋させて成膜
する。本実施形態においては、有機系反射防止膜５とし
て例えば、主にアクリルポリマーと置換グリコール・ウ
リル樹脂からなる樹脂（ＡＲ２；シプレー社製）を塗布
し、溶媒としてはプロピレングリコールモノメチルエー
テルを用いる。有機系反射防止膜５の上層に、レジスト
６を例えば７２０ｎｍの膜厚で堆積させ、レジスト６に
パターニングを行う。On the upper layer of the insulating film 4, an organic antireflection film 5 is applied to a thickness of 70 nm by, for example, spin coating. The organic antireflection film 5 is formed by applying a solvent-containing coating and then baking the resin to crosslink the resin. In the present embodiment, for example, a resin (AR2; manufactured by Shipley Co., Ltd.) mainly composed of an acrylic polymer and a substituted glycol / uryl resin is applied as the organic antireflection film 5, and propylene glycol monomethyl ether is used as a solvent. A resist 6 having a thickness of, for example, 720 nm is deposited on the organic anti-reflection film 5 and the resist 6 is patterned.
【００２９】レジスト６としては、現在、ＤＵＶリソグ
ラフィ技術（特にＫｒＦエキシマーレーザー用）におい
て最も汎用されている化学増幅ポジ型のレジストを好適
に用いることができる。ポジ型レジストは、光により発
生する酸を触媒として反応が起こり、露光された部分の
樹脂が、現像液であるアルカリ水溶液に可溶となってパ
ターンが形成されるタイプのレジストである。ポジ型レ
ジストは、不溶化させるための保護基の脱離を利用した
２成分系のレジストと、溶解抑止成分の効果を消滅させ
る反応を利用した３成分系のレジストに大別される。As the resist 6, a chemically amplified positive type resist most widely used at present in the DUV lithography technique (especially for KrF excimer laser) can be suitably used. A positive resist is a type of resist in which a reaction occurs using an acid generated by light as a catalyst, and the exposed portion of the resin becomes soluble in an alkaline aqueous solution as a developer to form a pattern. Positive resists are broadly classified into two-component resists utilizing the removal of a protective group for insolubilization, and three-component resists utilizing a reaction for eliminating the effect of a dissolution inhibiting component.
【００３０】２成分系のポジ型レジストとしては、例え
ばポリビニルフェノールを主鎖として、フェノールの水
酸基がｔ−ＢＯＣ基（ｔ−ブトキシカルボニルオキシ
基）で保護された樹脂などが挙げられる。保護基である
ｔ−ＢＯＣ基が酸の添加により脱離すると、樹脂が現像
液に可溶となる。３成分系のポジ型レジストは、樹脂に
ナフタレン−ｔ−ブチルカルボキシレート、ナフチル−
ｔ−ブチルカルボネート、ビフェニル−ｔ−ブチルエー
テル等の溶解抑止剤が混和されており、これらの溶解抑
止剤が分解されると樹脂が現像液に可溶となる。As a two-component positive resist, for example, a resin in which polyvinyl phenol is used as a main chain and a hydroxyl group of phenol is protected by a t-BOC group (t-butoxycarbonyloxy group) is used. When the t-BOC group, which is a protecting group, is eliminated by adding an acid, the resin becomes soluble in a developer. A three-component positive resist is obtained by adding naphthalene-t-butylcarboxylate, naphthyl-
A dissolution inhibitor such as t-butyl carbonate or biphenyl-t-butyl ether is mixed therein, and when these dissolution inhibitors are decomposed, the resin becomes soluble in a developer.
【００３１】上記の２成分系あるいは３成分系のポジ型
レジストには、オニウム塩などの光により酸を発生する
材料が添加される。また、レジスト６としては、上記の
化学増幅ポジ型のかわりに、露光部分で樹脂の架橋反応
が進行してパターンが形成される化学増幅ネガ型レジス
トを用いることも可能である。A material which generates an acid by light, such as an onium salt, is added to the above two-component or three-component positive resist. Further, as the resist 6, instead of the above-described chemically amplified positive type, it is also possible to use a chemically amplified negative type resist in which a cross-linking reaction of a resin proceeds in an exposed portion to form a pattern.
【００３２】レジスト６のパターニングを行った後、図
３に示すように、例えばＣｌ2 ／Ｏ2 ガスを用いたＥＣ
Ｒエッチングにより、有機系反射防止膜５を除去する。
絶縁膜（ケミカル・オキサイド）４がエッチング除去さ
れない条件で有機系反射防止膜５のエッチングを行うこ
とにより、絶縁膜４下層のポリシリコン層３がエッチン
グから保護される。After patterning the resist 6, as shown in FIG. 3, an EC using, for example, Cl 2 / O 2 gas is used.
The organic antireflection film 5 is removed by R etching.
By etching the organic antireflection film 5 under the condition that the insulating film (chemical oxide) 4 is not removed by etching, the polysilicon layer 3 below the insulating film 4 is protected from the etching.
【００３３】続いて、レジスト６をマスクとしてポリシ
リコン層３に異方性エッチングを行い、ゲート電極パタ
ーンを形成する。これにより、図４に示す構造を経て、
図５に示すような構造となる。絶縁膜４は１ｎｍ程度の
薄膜であり、膜の緻密さが低いケミカル・オキサイド膜
であるため、このエッチング工程のブレークスルー時に
除去することができる。したがって、エッチングストッ
パー層（絶縁膜４）を設けた場合にも、製造工程数の増
加は抑えられる。Subsequently, the polysilicon layer 3 is anisotropically etched using the resist 6 as a mask to form a gate electrode pattern. Thereby, through the structure shown in FIG.
The structure is as shown in FIG. The insulating film 4 is a thin film having a thickness of about 1 nm and is a chemical oxide film having a low density, and thus can be removed at the time of a breakthrough in this etching step. Therefore, even when the etching stopper layer (insulating film 4) is provided, an increase in the number of manufacturing steps can be suppressed.
【００３４】絶縁膜４およびポリシリコン層３のエッチ
ングは、例えばＥＣＲエッチングとし、ブレークスルー
時はＣｌ2 ＝１２０ｓｃｃｍの条件でエッチングを行
う。絶縁膜４を除去後、ポリシリコン層をエッチングす
る過程（メインエッチング）のエッチング条件は、例え
ば、Ｃｌ2 ：ＨＢｒ：Ｏ2 ＝３０：８０：５とする。オ
ーバーエッチングの条件はＣｌ2 ：ＨＢｒ：Ｏ2 ＝９
０：２０：１０とする。その後、酸素プラズマを用いて
アッシング処理を行い、ゲート電極上のレジスト６およ
び有機系反射防止膜５を除去する。これにより、図１に
示すような構造となる。The etching of the insulating film 4 and the polysilicon layer 3 is, for example, ECR etching, and at the time of breakthrough, etching is performed under the condition of Cl 2 = 120 sccm. After the insulating film 4 is removed, the etching conditions for the process of etching the polysilicon layer (main etching) are, for example, Cl 2 : HBr: O 2 = 30: 80: 5. The condition of over-etching is Cl 2 : HBr: O 2 = 9
0:20:10. Thereafter, an ashing process is performed using oxygen plasma to remove the resist 6 and the organic antireflection film 5 on the gate electrode. As a result, a structure as shown in FIG. 1 is obtained.
【００３５】上記の本実施形態の半導体装置の製造方法
によれば、ポリシリコン層３のパターニングを行う際
に、エッチングストッパー層として絶縁膜４が形成され
ているため、ポリシリコン層３にノッチ等の損傷が生じ
るのを防ぐことができる。したがって、ポリシリコン層
３下層のゲート酸化膜２が過剰にエッチングされること
がなく、半導体装置の信頼性を向上させることができ
る。According to the method of manufacturing a semiconductor device of the present embodiment, when the polysilicon layer 3 is patterned, the insulating film 4 is formed as an etching stopper layer. Can be prevented from being damaged. Therefore, the gate oxide film 2 under the polysilicon layer 3 is not excessively etched, and the reliability of the semiconductor device can be improved.
【００３６】（実施形態２）図６は本実施形態の半導体
装置の製造方法により形成されたｎチャネル型電界効果
トランジスタ（ＮＭＯＳ）のゲート電極部分の断面図で
ある。Ｓｉ基板１上にゲート酸化膜２が形成され、その
上層にパターニングされた導電膜（ポリシリコン層）３
が積層されている。ゲート電極には側壁にＬＤＤサイド
ウォール１０が形成され、ＬＤＤサイドウォール１０の
下部のＳｉ基板にはＬＤＤ８が形成されている。ＬＤＤ
８と接続して、ＬＤＤ８よりも高濃度の不純物を含有す
るソース／ドレイン領域１１が形成されている。ソース
／ドレイン領域１１およびポリシリコン層（ゲート電
極）３の表面には低抵抗化の目的で、チタンシリサイド
層１３が形成されている。(Embodiment 2) FIG. 6 is a sectional view of a gate electrode portion of an n-channel type field effect transistor (NMOS) formed by the method of manufacturing a semiconductor device according to the present embodiment. A gate oxide film 2 is formed on a Si substrate 1, and a patterned conductive film (polysilicon layer) 3 is formed thereon.
Are laminated. An LDD sidewall 10 is formed on a side wall of the gate electrode, and an LDD 8 is formed on a Si substrate below the LDD sidewall 10. LDD
8, a source / drain region 11 containing an impurity at a higher concentration than LDD 8 is formed. On the surfaces of the source / drain region 11 and the polysilicon layer (gate electrode) 3, a titanium silicide layer 13 is formed for the purpose of reducing the resistance.
【００３７】実施形態１（図１）と同様に、図６に示す
半導体装置のゲート酸化膜２およびＳｉ基板１にも、ノ
ッチ等のダメージは生じていない。実施形態１において
は、塩酸／過酸化水素水を用いた洗浄によりエッチング
ストッパー層を形成しているが、エッチングストッパー
層の形成は、本実施形態に示すように、レジストを剥離
する際のＯ2 アッシングによっても行うことができる。As in the first embodiment (FIG. 1), the gate oxide film 2 and the Si substrate 1 of the semiconductor device shown in FIG. 6 are not damaged by notches or the like. In the first embodiment, the etching stopper layer is formed by washing using hydrochloric acid / hydrogen peroxide solution. However, as shown in the present embodiment, the etching stopper layer is formed by removing O 2 when removing the resist. Ashing can also be performed.
【００３８】上記の本実施形態の半導体装置の製造方法
について図７〜図１７を参照して説明する。まず、図７
に示すように、Ｓｉ基板１上にパイロジェニック酸化
（Ｈ2 ／Ｏ2、８５０℃）によりゲート酸化膜２を例え
ば３．８ｎｍの膜厚で形成する。その上層に、例えばＣ
ＶＤ法によりポリシリコン層３を例えば２５０ｎｍの膜
厚で形成する。その後、素子形成領域にｎ型不純物を導
入するため、素子分離領域を被覆するレジスト７を形成
する。レジスト７をマスクとして、ｎ型不純物として例
えばリン（Ｐ）をイオンエネルギー１５ｋｅＶ、導入量
５×１０15／ｃｍ2 の条件でＳｉ基板１にイオン注入す
る。The method of manufacturing the semiconductor device according to the present embodiment will be described with reference to FIGS. First, FIG.
As shown in FIG. 1, a gate oxide film 2 having a thickness of, for example, 3.8 nm is formed on a Si substrate 1 by pyrogenic oxidation (H 2 / O 2 , 850 ° C.). In the upper layer, for example, C
The polysilicon layer 3 is formed to a thickness of, for example, 250 nm by the VD method. Thereafter, a resist 7 covering the element isolation region is formed to introduce an n-type impurity into the element formation region. Using the resist 7 as a mask, for example, phosphorus (P) as an n-type impurity is ion-implanted into the Si substrate 1 under the conditions of an ion energy of 15 keV and a dose of 5 × 10 15 / cm 2 .
【００３９】次に、ｎ型不純物のイオン注入マスクであ
るレジスト７を酸素プラズマを用いたアッシング処理に
より除去する。このアッシング工程で、図８に示すよう
に、ポリシリコン層３上に膜厚１ｎｍ程度の絶縁膜（Ｓ
ｉＯx 膜）４が形成される。続いて、図９に示すよう
に、絶縁膜４の上層に有機系反射防止膜５を、例えばス
ピンコート法により７０ｎｍの膜厚で塗布する。有機系
反射防止膜５は、溶媒を含む状態で塗布した後、焼成す
ることにより樹脂を架橋させて成膜する。本実施形態に
おいては、有機系反射防止膜５として例えば、主にアク
リルポリマーと置換グリコール・ウリル樹脂からなる樹
脂（ＡＲ２；シプレー社製）を塗布し、溶媒としてはプ
ロピレングリコールモノメチルエーテルを用いる。Next, the resist 7, which is an n-type impurity ion implantation mask, is removed by ashing using oxygen plasma. In this ashing step, as shown in FIG. 8, an insulating film (S
An iO x film) 4 is formed. Subsequently, as shown in FIG. 9, an organic antireflection film 5 is applied on the insulating film 4 to a thickness of 70 nm by, for example, a spin coating method. The organic antireflection film 5 is formed by applying a solvent-containing coating and then baking the resin to crosslink the resin. In the present embodiment, for example, a resin (AR2; manufactured by Shipley Co., Ltd.) mainly composed of an acrylic polymer and a substituted glycol / uryl resin is applied as the organic antireflection film 5, and propylene glycol monomethyl ether is used as a solvent.
【００４０】さらに、有機系反射防止膜５の上層にレジ
スト６を、例えば７２０ｎｍの膜厚で堆積させてから、
図９に示すように、ゲート電極部分が残るようにレジス
ト６にパターニングを行う。ここで、ＤＵＶリソグラフ
ィ技術に用いられる有機系反射防止膜５は、ｇ線、ｉ線
用の有機系反射防止膜と異なり、レジストパターニング
時の現像では除去されないため、図９に示すような構造
となる。Further, after a resist 6 is deposited on the organic anti-reflection film 5 to a thickness of, for example, 720 nm,
As shown in FIG. 9, the resist 6 is patterned so that the gate electrode portion remains. Here, the organic anti-reflection film 5 used in the DUV lithography technique is not removed by development at the time of resist patterning, unlike the organic anti-reflection film for g-line and i-line. Become.
【００４１】次に、図１０に示すように、ゲート電極以
外の部分の有機系反射防止膜５を、例えばＥＣＲエッチ
ングにより除去する。エッチング条件は、例えばＣｌ2
／Ｏ2 ＝４０／２０ｓｃｃｍとする。有機系反射防止膜
５のエッチング工程において、下層に絶縁膜４が形成さ
れているため、ポリシリコン層３はエッチングから保護
される。続いて、レジスト６をマスクとしてポリシリコ
ン層３に異方性エッチングを行うことにより、図１１に
示すように、ゲート電極が形成される。このエッチング
は、実施形態１と同様な条件で行うことができる。ま
た、絶縁膜４は１ｎｍ程度の薄膜であるため、このエッ
チング工程のブレークスルー時に除去される。Next, as shown in FIG. 10, the organic anti-reflection film 5 other than the gate electrode is removed by, for example, ECR etching. The etching condition is, for example, Cl 2
/ O 2 = 40/20 sccm. In the etching step of the organic anti-reflection film 5, the polysilicon layer 3 is protected from etching because the insulating film 4 is formed as a lower layer. Subsequently, by performing anisotropic etching on the polysilicon layer 3 using the resist 6 as a mask, a gate electrode is formed as shown in FIG. This etching can be performed under the same conditions as in the first embodiment. Further, since the insulating film 4 is a thin film of about 1 nm, it is removed at the time of a breakthrough in this etching step.
【００４２】次に、図１２に示すように、レジスト６、
有機系反射防止膜５を酸素プラズマを用いたアッシング
処理により除去した後、ＮＭＯＳ形成領域にｎ型のＬＤ
Ｄ８を形成する。ＬＤＤ８は、レジスト（不図示）をマ
スクとしてｎ型不純物、例えばヒ素（Ａｓ）をイオンエ
ネルギー２０ｋｅＶ、導入量５×１０13／ｃｍ2 の条件
でイオン注入することにより形成する。Next, as shown in FIG.
After the organic anti-reflection film 5 is removed by ashing using oxygen plasma, an n-type LD
Form D8. The LDD 8 is formed by ion-implanting an n-type impurity, for example, arsenic (As) under the conditions of an ion energy of 20 keV and a dose of 5 × 10 13 / cm 2 using a resist (not shown) as a mask.
【００４３】ゲート電極にＬＤＤサイドウォール１０を
形成するため、図１３に示すように、全面にシリコン窒
化膜（ＳｉＮx 膜）９を、例えば減圧ＣＶＤ法により２
００ｎｍの膜厚で堆積させる。その後、図１４に示すよ
うに、ゲート電極側面のみシリコン窒化膜９が残るよう
にＲＩＥを行い、ＬＤＤサイドウォール１０を形成す
る。さらに、図１５に示すように、ＬＤＤサイドウォー
ル１０をマスクとしてｎ型不純物をイオン注入すること
により、自己整合的にソース／ドレイン領域１１が形成
される。ソース／ドレイン領域１１には、例えばヒ素
（Ａｓ）をイオンエネルギー２０ｋｅＶ、導入量３×１
０15／ｃｍ2 の条件でイオン注入する。In order to form the LDD sidewall 10 on the gate electrode, as shown in FIG. 13, a silicon nitride film (SiN x film) 9 is formed on the entire surface by, for example, a low pressure CVD method.
Deposit with a thickness of 00 nm. Thereafter, as shown in FIG. 14, RIE is performed so that the silicon nitride film 9 remains only on the side surface of the gate electrode, and the LDD sidewall 10 is formed. Further, as shown in FIG. 15, the source / drain regions 11 are formed in a self-aligned manner by ion-implanting n-type impurities using the LDD sidewalls 10 as a mask. In the source / drain region 11, for example, arsenic (As) is ion energy of 20 keV and the introduced amount is 3 × 1.
Ion implantation is performed under the condition of 0 15 / cm 2 .
【００４４】次に、図１６に示すように、全面に高融点
金属層として、例えばチタン層１２をスパッタリングに
より形成する。続いて、熱処理（例えば、６５０℃、３
０秒のＲＴＡ；ｒａｐｉｄ ｔｈｅｒｍａｌ ａｎｎｅ
ａｌ）を行う。これにより、図１７に示すように、ソー
ス／ドレイン領域１１上およびゲート電極のポリシリコ
ン層３上のチタン層１２がシリサイド化され、チタンシ
リサイド層１３が形成される。Next, as shown in FIG. 16, for example, a titanium layer 12 is formed as a high melting point metal layer on the entire surface by sputtering. Subsequently, heat treatment (for example, 650 ° C., 3
0 second RTA; rapid thermal anne
al). Thereby, as shown in FIG. 17, the titanium layer 12 on the source / drain region 11 and the polysilicon layer 3 of the gate electrode is silicided, and a titanium silicide layer 13 is formed.
【００４５】その後、硫酸／過酸化水素水（Ｈ2 ＳＯ4
／Ｈ2 Ｏ2 ）処理により、フィールド酸化膜（不図示）
およびＬＤＤサイドウォール１０表面の未反応のチタン
層１２を除去する。これにより、図６に示すような構造
となる。さらに、第２のＲＴＡ（例えば８００℃、３０
秒）を行い、チタンシリサイド層１３を低抵抗化する。
図１７に示す第１のＲＴＡ工程（６５０℃、３０秒）に
おいては、まず金属−シリコン界面でシリサイド化反応
が起こるため、ニュークリエーションフェーズと呼ばれ
るＴｉ5 Ｓｉ3 を含む組成となっている。より高温の第
２のＲＴＡ工程を行うと、シリサイドがファイナルフェ
ーズと呼ばれる相に移行して、ＴｉＳｉ2 に近い組成と
なり、低抵抗化される。Thereafter, sulfuric acid / hydrogen peroxide (H 2 SO 4
/ H 2 O 2 ) treatment to form a field oxide film (not shown)
Then, the unreacted titanium layer 12 on the surface of the LDD sidewall 10 is removed. As a result, a structure as shown in FIG. 6 is obtained. Further, a second RTA (for example, 800 ° C., 30 ° C.)
) To reduce the resistance of the titanium silicide layer 13.
In the first RTA step (650 ° C., 30 seconds) shown in FIG. 17, first, a silicidation reaction occurs at the metal-silicon interface, so that the composition includes Ti 5 Si 3 called a nucleation phase. When the second RTA step at a higher temperature is performed, silicide shifts to a phase called a final phase, has a composition close to that of TiSi 2 , and lowers resistance.
【００４６】続いて、全面を被覆する層間絶縁膜を形成
し、層間絶縁膜にコンタクトホールを形成する。コンタ
クトホールにＡｌ等の配線材料を埋め込み、ゲート電
極、ソース領域、ドレイン領域の配線を行い、ＭＯＳ回
路を形成する。また、上記の構成のＮＭＯＳトランジス
タに隣接させてｐチャネル型ＭＯＳトランジスタ（ＰＭ
ＯＳ）を形成し、ＣＭＯＳとしてもよい。Subsequently, an interlayer insulating film covering the entire surface is formed, and a contact hole is formed in the interlayer insulating film. A wiring material such as Al is buried in the contact hole, and wiring for the gate electrode, the source region, and the drain region is performed to form a MOS circuit. In addition, a p-channel MOS transistor (PM
OS), and may be CMOS.
【００４７】上記の本実施形態の半導体装置の製造方法
によれば、図７に示すように、ＮＭＯＳ形成領域のＳｉ
基板１に予めｎ型不純物をイオン注入するため、ゲート
の空乏化が抑制されたＮＭＯＳトランジスタを形成する
ことができる。また、図７に示すイオン注入用のマスク
であるレジスト７をアッシング除去する工程で、有機系
反射防止膜５のエッチングストッパー層となる絶縁膜４
を形成することができる。したがって、工程数を抑えな
がらポリシリコン層３にノッチ等の損傷が生じるのを防
ぐことができる。According to the method of manufacturing a semiconductor device of the present embodiment, as shown in FIG.
Since an n-type impurity is ion-implanted into the substrate 1 in advance, an NMOS transistor in which gate depletion is suppressed can be formed. In the step of ashing and removing the resist 7 serving as a mask for ion implantation shown in FIG. 7, the insulating film 4 serving as an etching stopper layer of the organic antireflection film 5 is formed.
Can be formed. Therefore, it is possible to prevent the polysilicon layer 3 from being damaged such as a notch while suppressing the number of steps.
【００４８】本発明の半導体装置の製造方法は、上記の
実施の形態に限定されない。例えば、エッチングストッ
パー層となる絶縁膜４の形成は、実施形態１では塩酸／
過酸化水素水を用いた洗浄により、実施形態２ではレジ
ストのアッシング処理によりそれぞれ行っているが、こ
れらの方法以外によっても、除去が容易である薄い絶縁
膜を形成することができる。The method of manufacturing a semiconductor device according to the present invention is not limited to the above embodiment. For example, the insulating film 4 serving as an etching stopper layer is formed by using hydrochloric acid /
In the second embodiment, the cleaning is performed by using a hydrogen peroxide solution, and the resist is ashed. However, other than these methods, a thin insulating film that can be easily removed can be formed.
【００４９】例えば、ポリシリコン層３をＣＶＤ装置内
で成膜した後、ウェハを搬出する前にＮ2 ／Ｏ2 ガスを
装置内に供給することにより、ポリシリコン層３表面に
１ｎｍ程度の薄い自然酸化膜を形成させ、この自然酸化
膜をエッチングストッパー層として用いることもでき
る。この場合、ウェハ上に絶縁膜を形成するために、別
の装置を用いる必要がなく、工程数の増加を抑えること
ができる。また、エッチングストッパー層としてシリコ
ン酸化膜にかえてシリコン窒化膜の薄膜を用いることも
できる。その他、本発明の要旨を逸脱しない範囲で、種
々の変更が可能である。For example, after the polysilicon layer 3 is formed in the CVD apparatus, an N 2 / O 2 gas is supplied into the apparatus before unloading the wafer, so that the surface of the polysilicon layer 3 has a thickness of about 1 nm. A natural oxide film can be formed, and this natural oxide film can be used as an etching stopper layer. In this case, it is not necessary to use another device to form the insulating film on the wafer, and it is possible to suppress an increase in the number of steps. Further, a thin film of a silicon nitride film can be used instead of the silicon oxide film as the etching stopper layer. In addition, various changes can be made without departing from the gist of the present invention.
【００５０】[0050]
【発明の効果】本発明の半導体装置の製造方法によれ
ば、レジストをマスクとして有機系反射防止膜にエッチ
ングを行う工程において、有機系反射防止膜下層の導電
体層がエッチングされ、ノッチ等のダメージが発生する
のを防ぐことができる。これにより、導電体層に生じた
ダメージに起因して、導電体層の下層に形成されている
ゲート酸化膜あるいは基板等にさらにダメージが生じる
のを防ぐことができる。したがって、本発明の半導体装
置の製造方法によれば、微細化された所望のパターンが
形成された、信頼性の高い半導体装置を製造することが
できる。According to the method of manufacturing a semiconductor device of the present invention, in the step of etching the organic anti-reflection film using the resist as a mask, the conductor layer under the organic anti-reflection film is etched, and the notch or the like is etched. Damage can be prevented from occurring. Thus, it is possible to prevent the gate oxide film, the substrate, and the like formed below the conductor layer from being further damaged due to the damage caused in the conductor layer. Therefore, according to the method for manufacturing a semiconductor device of the present invention, a highly reliable semiconductor device having a desired miniaturized pattern formed thereon can be manufactured.
【図１】本発明の実施形態１の半導体装置の製造方法に
より製造された半導体装置の断面図である。FIG. 1 is a cross-sectional view of a semiconductor device manufactured by a method for manufacturing a semiconductor device according to a first embodiment of the present invention.
【図２】本発明の実施形態１の半導体装置の製造方法の
製造工程を示す断面図である。FIG. 2 is a cross-sectional view showing a manufacturing step of the method for manufacturing a semiconductor device according to the first embodiment of the present invention.
【図３】本発明の実施形態１の半導体装置の製造方法の
製造工程を示す断面図である。FIG. 3 is a cross-sectional view showing a manufacturing step of the method for manufacturing a semiconductor device according to the first embodiment of the present invention.
【図４】本発明の実施形態１の半導体装置の製造方法の
製造工程を示す断面図である。FIG. 4 is a cross-sectional view showing a manufacturing step of the method for manufacturing a semiconductor device according to the first embodiment of the present invention.
【図５】本発明の実施形態１の半導体装置の製造方法の
製造工程を示す断面図である。FIG. 5 is a cross-sectional view showing a manufacturing step of the method for manufacturing a semiconductor device according to the first embodiment of the present invention.
【図６】本発明の実施形態２の半導体装置の製造方法に
より製造された半導体装置の断面図である。FIG. 6 is a sectional view of a semiconductor device manufactured by a method for manufacturing a semiconductor device according to a second embodiment of the present invention;
【図７】本発明の実施形態２の半導体装置の製造方法の
製造工程を示す断面図である。FIG. 7 is a cross-sectional view illustrating a manufacturing step in a method for manufacturing a semiconductor device according to a second embodiment of the present invention.
【図８】本発明の実施形態２の半導体装置の製造方法の
製造工程を示す断面図である。FIG. 8 is a cross-sectional view showing a manufacturing step in a method for manufacturing a semiconductor device according to a second embodiment of the present invention.
【図９】本発明の実施形態２の半導体装置の製造方法の
製造工程を示す断面図である。FIG. 9 is a cross-sectional view illustrating a manufacturing step in a method for manufacturing a semiconductor device according to a second embodiment of the present invention.
【図１０】本発明の実施形態２の半導体装置の製造方法
の製造工程を示す断面図である。FIG. 10 is a cross-sectional view showing a manufacturing step in a method for manufacturing a semiconductor device according to a second embodiment of the present invention.
【図１１】本発明の実施形態２の半導体装置の製造方法
の製造工程を示す断面図である。FIG. 11 is a cross-sectional view showing a manufacturing step in a method for manufacturing a semiconductor device according to a second embodiment of the present invention.
【図１２】本発明の実施形態２の半導体装置の製造方法
の製造工程を示す断面図である。FIG. 12 is a cross-sectional view showing a manufacturing step of the method for manufacturing a semiconductor device according to the second embodiment of the present invention;
【図１３】本発明の実施形態２の半導体装置の製造方法
の製造工程を示す断面図である。FIG. 13 is a cross-sectional view showing a manufacturing step in a method for manufacturing a semiconductor device according to Embodiment 2 of the present invention;
【図１４】本発明の実施形態２の半導体装置の製造方法
の製造工程を示す断面図である。FIG. 14 is a cross-sectional view showing a manufacturing step in a method for manufacturing a semiconductor device according to a second embodiment of the present invention.
【図１５】本発明の実施形態２の半導体装置の製造方法
の製造工程を示す断面図である。FIG. 15 is a cross-sectional view showing a manufacturing step of the method for manufacturing the semiconductor device according to the second embodiment of the present invention.
【図１６】本発明の実施形態２の半導体装置の製造方法
の製造工程を示す断面図である。FIG. 16 is a cross-sectional view showing a manufacturing step of the method for manufacturing a semiconductor device according to the second embodiment of the present invention;
【図１７】本発明の実施形態２の半導体装置の製造方法
の製造工程を示す断面図である。FIG. 17 is a cross-sectional view showing a manufacturing step of the method for manufacturing the semiconductor device according to the second embodiment of the present invention;
【図１８】従来の半導体装置の製造方法の製造工程を示
す断面図である。FIG. 18 is a cross-sectional view showing a manufacturing step in a conventional method for manufacturing a semiconductor device.
【図１９】従来の半導体装置の製造方法の製造工程を示
す断面図である。FIG. 19 is a cross-sectional view showing a manufacturing step in a conventional method for manufacturing a semiconductor device.
【図２０】従来の半導体装置の製造方法の製造工程を示
す断面図である。FIG. 20 is a cross-sectional view showing a manufacturing step in a conventional method for manufacturing a semiconductor device.
【図２１】従来の半導体装置の製造方法の製造工程を示
す断面図である。FIG. 21 is a cross-sectional view showing a manufacturing step of a conventional semiconductor device manufacturing method.
【図２２】従来の半導体装置の製造方法の製造工程を示
す断面図である。FIG. 22 is a cross-sectional view showing a manufacturing step in a conventional method for manufacturing a semiconductor device.
【図２３】従来の半導体装置の製造方法の製造工程を示
す断面図である。FIG. 23 is a cross-sectional view showing a manufacturing step in a conventional method for manufacturing a semiconductor device.
１、２１、３１…Ｓｉ基板、２、２２…ゲート絶縁膜、
３、２３、３３…ポリシリコン層、４…絶縁膜（エッチ
ングストッパー層）、５、２４、３５…有機系反射防止
膜、６、７、２５、３６…フォトレジスト、８…ＬＤＤ
（ｌｉｇｈｔｌｙ ｄｏｐｅｄ ｄｒａｉｎ）、９、３
２、３４…絶縁膜、１０…ＬＤＤサイドウォール、１１
…ソース／ドレイン領域、１２…チタン層、１３…チタ
ンシリサイド層、２６…ポリシリコン層のノッチ、２７
…ゲート酸化膜およびＳｉ基板のノッチ。1, 21, 31: Si substrate, 2, 22, gate insulating film,
3, 23, 33: polysilicon layer, 4: insulating film (etching stopper layer), 5, 24, 35: organic antireflection film, 6, 7, 25, 36: photoresist, 8: LDD
(Lightly doped drain), 9, 3
2, 34: insulating film, 10: LDD sidewall, 11
... source / drain regions, 12 ... titanium layer, 13 ... titanium silicide layer, 26 ... notch of polysilicon layer, 27
... Notch of gate oxide film and Si substrate.
Claims (12)
と、 前記導電体層上に、エッチングストッパー層を形成する
工程と、 前記エッチングストッパー層上に、有機系反射防止膜を
形成する工程と、 前記有機系反射防止膜上に、所定のパターンのレジスト
を形成する工程と、 前記レジストをマスクとして、前記有機系反射防止膜を
エッチング除去する工程と、 前記レジストをマスクとして、前記エッチングストッパ
ー層および前記導電体層をエッチング除去する工程とを
有する半導体装置の製造方法。A step of forming a conductor layer on the semiconductor substrate; a step of forming an etching stopper layer on the conductor layer; and forming an organic anti-reflection film on the etching stopper layer. Forming a resist having a predetermined pattern on the organic anti-reflection film; etching and removing the organic anti-reflection film using the resist as a mask; and etching using the resist as a mask. Etching the stopper layer and the conductor layer.
求項１記載の半導体装置の製造方法。2. The method according to claim 1, wherein said conductor layer is made of polysilicon.
らなる請求項１記載の半導体装置の製造方法。3. The method according to claim 1, wherein said conductor layer is made of amorphous silicon.
酸化膜からなる請求項１記載の半導体装置の製造方法。4. The method according to claim 1, wherein said etching stopper layer comprises a silicon oxide film.
酸化水素水を含む溶液を用いて、前記導電体層表面を洗
浄する工程である請求項４記載の半導体装置の製造方
法。5. The method according to claim 4, wherein the step of forming the silicon oxide film is a step of cleaning the surface of the conductor layer using a solution containing a hydrogen peroxide solution.
素プラズマを用いて前記導電体層表面を酸化する工程で
ある請求項４記載の半導体装置の製造方法。6. The method according to claim 4, wherein the step of forming the silicon oxide film is a step of oxidizing the surface of the conductor layer using oxygen plasma.
窒化膜からなる請求項１記載の半導体装置の製造方法。7. The method according to claim 1, wherein said etching stopper layer comprises a silicon nitride film.
体層と同一のエッチング条件で除去できる範囲内の膜厚
で薄く形成する請求項１記載の半導体装置の製造方法。8. The method of manufacturing a semiconductor device according to claim 1, wherein said etching stopper layer is formed to have a small thickness within a range that can be removed under the same etching conditions as said conductive layer.
ｎｍ以下である請求項８記載の半導体装置の製造方法。9. The film thickness of the etching stopper layer is 3
9. The method for manufacturing a semiconductor device according to claim 8, wherein the thickness is not more than nm.
工程は、酸素ガスと塩素ガスの混合ガスをプラズマ化さ
せて前記有機系反射防止膜をエッチングする工程である
請求項１記載の半導体装置の製造方法。10. The semiconductor device according to claim 1, wherein the step of etching the organic anti-reflection film is a step of plasma-forming a mixed gas of oxygen gas and chlorine gas to etch the organic anti-reflection film. Production method.
工程は、酸素ガスと窒素ガスの混合ガスをプラズマ化さ
せて前記有機系反射防止膜をエッチングする工程である
請求項１記載の半導体装置の製造方法。11. The semiconductor device according to claim 1, wherein the step of etching the organic anti-reflection film is a step of plasma-forming a mixed gas of oxygen gas and nitrogen gas to etch the organic anti-reflection film. Production method.
る工程と、 前記ゲート絶縁膜上に、導電体層を形成する工程と、 前記導電体層上に、エッチングストッパー層を形成する
工程と、 前記エッチングストッパー層上に、有機系反射防止膜を
形成する工程と、 前記有機系反射防止膜上に、所定のパターンのレジスト
を形成する工程と、 前記レジストをマスクとして、前記有機系反射防止膜を
エッチング除去する工程と、 前記レジストをマスクとして、前記エッチングストッパ
ー層および前記導電体層をエッチング除去して、電界効
果トランジスタのゲート電極を形成する工程と、前記半
導体基板表面に、所定の間隔をあけてソース／ドレイン
領域を形成する工程とを有する半導体装置の製造方法。12. A step of forming a gate insulating film on a semiconductor substrate; a step of forming a conductor layer on the gate insulating film; and a step of forming an etching stopper layer on the conductor layer. Forming an organic anti-reflection film on the etching stopper layer; forming a resist of a predetermined pattern on the organic anti-reflection film; and forming the organic anti-reflection film using the resist as a mask. Forming a gate electrode of a field-effect transistor by etching and removing the etching stopper layer and the conductor layer using the resist as a mask; and forming a predetermined gap on the surface of the semiconductor substrate. Forming a source / drain region with a gap.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19767598A JP4232222B2 (en) | 1998-07-13 | 1998-07-13 | Manufacturing method of semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19767598A JP4232222B2 (en) | 1998-07-13 | 1998-07-13 | Manufacturing method of semiconductor device |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2000031018A true JP2000031018A (en) | 2000-01-28 |
| JP2000031018A5 JP2000031018A5 (en) | 2005-09-02 |
| JP4232222B2 JP4232222B2 (en) | 2009-03-04 |
Family
ID=16378477
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP19767598A Expired - Fee Related JP4232222B2 (en) | 1998-07-13 | 1998-07-13 | Manufacturing method of semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4232222B2 (en) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6537906B1 (en) | 1998-11-13 | 2003-03-25 | Seiko Epson Corporation | Methods for fabricating semiconductor devices |
| JP2010199442A (en) * | 2009-02-26 | 2010-09-09 | Sharp Corp | Method of forming resist pattern, method of manufacturing semiconductor device, method of manufacturing solid-state imaging element, solid-state imaging element, and electronic information equipment |
| JP2015070251A (en) * | 2013-10-01 | 2015-04-13 | 富士通セミコンダクター株式会社 | Semiconductor device and semiconductor device manufacturing method |
| JP2016009805A (en) * | 2014-06-25 | 2016-01-18 | キヤノン株式会社 | Semiconductor device manufacturing method |
-
1998
- 1998-07-13 JP JP19767598A patent/JP4232222B2/en not_active Expired - Fee Related
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6537906B1 (en) | 1998-11-13 | 2003-03-25 | Seiko Epson Corporation | Methods for fabricating semiconductor devices |
| JP2010199442A (en) * | 2009-02-26 | 2010-09-09 | Sharp Corp | Method of forming resist pattern, method of manufacturing semiconductor device, method of manufacturing solid-state imaging element, solid-state imaging element, and electronic information equipment |
| JP2015070251A (en) * | 2013-10-01 | 2015-04-13 | 富士通セミコンダクター株式会社 | Semiconductor device and semiconductor device manufacturing method |
| JP2016009805A (en) * | 2014-06-25 | 2016-01-18 | キヤノン株式会社 | Semiconductor device manufacturing method |
Also Published As
| Publication number | Publication date |
|---|---|
| JP4232222B2 (en) | 2009-03-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100420910B1 (en) | Intermediate Layer Lithography | |
| EP1482541B1 (en) | Method of photolithographically forming narrow transistor gate elements | |
| US7018930B2 (en) | Method for fabricating semiconductor device | |
| JP3003657B2 (en) | Method for manufacturing semiconductor device | |
| US6878646B1 (en) | Method to control critical dimension of a hard masked pattern | |
| KR100698501B1 (en) | Bottom anti-reflective coating using rapid thermal anneal with oxidizing gas | |
| KR100434133B1 (en) | Texas instruments incorporated | |
| US7229929B2 (en) | Multi-layer gate stack | |
| JP2004006902A (en) | Semiconductor device and its manufacturing method | |
| CN101207008B (en) | Method for manufacturing semiconductor device | |
| JP4232222B2 (en) | Manufacturing method of semiconductor device | |
| CN100452300C (en) | Dry isotropic removal of inorganic anti-reflective coating after poly gate etching | |
| JP3381125B2 (en) | Method for manufacturing semiconductor device having etching step | |
| KR101123041B1 (en) | Method for forming semiconductor device | |
| KR100303997B1 (en) | Metal gate electrode formation method | |
| JPH10256260A (en) | Formation of gate electrode having high-melting-point metal material layer, and manufacture of semiconductor device having such gate electrode | |
| US20070004105A1 (en) | Method for fabricating semiconductor device | |
| TW388068B (en) | A new process for preventing the spacer of polysilicon gate and the surface of active area from etching damage | |
| KR20050104828A (en) | Method for forming gate of semiconductor device | |
| KR100342874B1 (en) | Method For Forming The Contact Double Photo Resist | |
| US20060084276A1 (en) | Methods for surface treatment and structure formed therefrom | |
| JPH10233386A (en) | Dry etching | |
| KR20030043027A (en) | A forming method of pattern | |
| KR20030054914A (en) | Method of manufacturing a semiconductor device | |
| HK1032852A (en) | Improved top layer imaging lithography for semiconductor processing |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050309 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050309 |
|
| A977 | Report on retrieval |
Effective date: 20061002 Free format text: JAPANESE INTERMEDIATE CODE: A971007 |
|
| A131 | Notification of reasons for refusal |
Effective date: 20071204 Free format text: JAPANESE INTERMEDIATE CODE: A131 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080204 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20081118 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20081201 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111219 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111219 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121219 Year of fee payment: 4 |
|
| LAPS | Cancellation because of no payment of annual fees |