IT8224891A1 - Circuito di controllo per interruttori a diodi comandati - Google Patents
Circuito di controllo per interruttori a diodi comandati Download PDFInfo
- Publication number
- IT8224891A1 IT8224891A1 IT1982A24891A IT2489182A IT8224891A1 IT 8224891 A1 IT8224891 A1 IT 8224891A1 IT 1982A24891 A IT1982A24891 A IT 1982A24891A IT 2489182 A IT2489182 A IT 2489182A IT 8224891 A1 IT8224891 A1 IT 8224891A1
- Authority
- IT
- Italy
- Prior art keywords
- switching device
- terminal
- output terminal
- control
- switching
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 claims description 7
- 239000007787 solid Substances 0.000 claims description 2
- 239000004020 conductor Substances 0.000 description 4
- 230000002457 bidirectional effect Effects 0.000 description 2
- 239000000969 carrier Substances 0.000 description 2
- 241000272517 Anseriformes Species 0.000 description 1
- 238000010521 absorption reaction Methods 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 239000003921 oil Substances 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
- H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
- H03K17/567—Circuits characterised by the use of more than one type of semiconductor device, e.g. BIMOS, composite devices such as IGBT
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/26—Modifications for temporary blocking after receipt of control pulses
Landscapes
- Electronic Switches (AREA)
- Dc-Dc Converters (AREA)
- Power Conversion In General (AREA)
- Transmitters (AREA)
- Electrophonic Musical Instruments (AREA)
Description
"CIRCUITO DI CONTROLLO PER INTERRUTTORI A DIODI COMANDATI"
RIASSUNTO
Un.circuito di controllo per un interruttore a diodo comandato dai carico(GDSL1), comprende un interruttore a diodo comandato di control lo (GDSC), in grado di alimentare le intense correnti richieste per controllare l?interruttore del caricot e transistor "bipolari (Q1?Q4), ma nessun limitatore di corrente.
DESCRIZIONE
La presente invenzione riguarda circuiteria di controllo per lo impiego con un primo dispositivo di commutazione a diodo comandato del ti^ po comprendente un corpo di semiconduttore avente una porzione di massiccio che ha resistivit? relativamente elevata, ed una prima regione di un primo tipo di conduttivit? e di resistivit? relativamente "bassa, ed una seconda e terza regioni di un secondo tipo di conduttivit? opposto al pri no tipo di conduttivit?, la prima e terza regioni essendo collegate al terminale di uscita del primo dispositivo di commutazione, la seconda regione essendo accoppiata ad un terminale di controllo nel dispositivo di commutazione, la prima, seconda e terza regioni essendo mutuamente separa te da porzioni del massiccio del corpo di semiconduttore, un secondo di? spositivo di commutazione a diodo comandato del medesimo tipo e avebte senzialmente le medesime caratteristiche elettriche di detto primo dispositivo di commutazione, ed un terminale d?uscita del secondo dispositivo di commutazione essendo accoppiato o collegato al terminale di controllo del primo dispositivo di commutazione.
Il brevetto statunitense n? 4,250.409 descrive circuiteria di controllo o comando per controllare lo stato di interruttori allo stato so lido aventi capacit? di alta tensione e capacit? di correnti relativamente intense, come ad esempio gli interruttori a diodi comandati (GTDS) descritti nell'articolo intitolato "A 500 V Monolithic Bidirectional 2 x 2 Crosspoint Array", 1980 IEEE International Solid-State Circuita Conferen ce-Digest of Technical Papere, pagine 170 e 171.
Come illustrato in questo brevetto, particolp-ri problemi nel controllo del GDS derivano dalla necessit? di fornire o rimuovere una gran de corrente dalla porta per far commutare il dispositivo allo stato OFF. La circuiteria di controllo ? costituita da un numero moderato di transistor e da un elemento limitatore di corrente. Un problema associato a que sta circuiteria di controllo ? costituito dal fatto che livelli di corren te alquanto indesiderabili sono iniettati negli interruttori di carico e nei circuiti associati con essi a causa di variazioni nel limitatore di corrente
?' desideratile avere circuiteria assolvente la medesima funzio ne basilare della circuiteria di controllo precedentemente descritta, ma la quale non richieda alcun limite-tore di corrente, e la quale al tempo stesso richieda un minor numero di componenti e una minor area di silicio per la sua attuazione.
Secondo la presente invenzione, questi problemi sono risolti tra mite un circuito di controllo del tipo precedentemente descritto, caratterizzato da un primo e un quarto dispositivi di commutazione ciascuno dei quali ha un terminale di controllo e un primo e un secondo terminali di uscita; la circuiteria di controllo essendo in grado di alimentare sino ad un livello preselezionato di corrente nel secondo dispositivo di commutazione; il terminale di controllo del terzo dispositivo di commutazione ed un primo terminale di uscita del quarto dispositivo di commutazione esseri do accoppiati o collegati ad un primo terminale d'ingresso della circuite ria di controllo;un secondo terminale di uscita del quarto dispositivo di commutazione essendo accoppiato o collegato a.d un primo terminale di u scita del secondo dispositivo di commutazione; il terminale di controllo del quarto dispositivo di commutazione e il primo terminale di uscita del terzo dispositivo di commutazione essendo collegati assieme ed essendo collegati ad un secondo terminale della circuiteria di controllo; ed un secondo terminale di uscita del terzo dispositivo di commutazione essendo collegato al terminale di controllo del secondo dispositivo di commutazione.
Nel disegno l'unica figura illustra una forma di realizzazione della presente invenzione.
La presente invenzione riguarda circuiteria di controllo irapie gata con un interruttore di controllo (GESC) che ? accoppiata tramite un terminale di uscita al terminale di controllo di un interruttore di cari co analogo (CDSL1 o GDSL2). L'interruttore di controllo e di carico hanno ciascuno un terminale di controllo e un primo e secondo terminalidi u? scita. In una forma di realizzazione preferita, questi interruttori sono interruttori a diodi comandati i cui terminali di uscita sono l'anodo e il catodo e il cui terminale di controllo ? la porta. Il circuito di control lo?secondo la presente invenzione comprende essenzialmente due dispositivi di commutazione (Q2 e Q3)f ciascuno dei quali ha un terminale di controllo e un primo e secondo terminali di uscita. In una forma di realizzazione, il primo e secondo dispositivi di commutazione sono transistor "bipolari di tipo p-n-p. La base di Q2 e l'emettitore di Q3 sono accoppiate assieme ad un terminale d'ingresso. L'emettitore di Q2 e la base di Q3 sono accoppiati o collegati ad un terminale comune. Il collettore di Q3 ? collegato all'anodo di GDSC, ed il collettore di Q2 ? collegato alla porta di GESC. Q2 e Q3 servono essenzialmente per controllare lo stato di GDSC,
Facendo ora riferimento alla figura 1, in essa ? illustrato un sistema di commutazione 10 comprendente circuiteria di controllo 12 (entro il rettangolo a linea pi? spessa) che ? accoppiata tramite un terminale di uscita 34 alle porte di una coppia di dispositivi di commutazione a diodi comandati di carico ad alta tensione, indicati da GDSL1 e GDSL2. L'anodo di GDSL1, ed il catodo di GDSL2, sono collegati ad un terminale XO e un primo terminale di un resistore R3. Un secondo terminale di R3 ? collegato ad un terminale 36 e ad una sorgente di potenziale V1. L'anodo di GDSL2 ed il catodo di GDSL1 sono collegati ad un terminale Y0 e a un primo termi naie o capo di un resistore R4. Il secondo terminale di R4 ? collegato ad un terminale 38 e a una sorgente di potenziale V2, La combinazione di GD5L1 e GDSL2 funziona come un interruttore bidirezionale il quale conduce selettivamente fra i terminali XO e YO attraverso un percorso di resistenza relativamente bassa, attraverso GDSL1 o GDSL2. Per scopi illustrativi, si supporr? che questi interruttori siano interruttori a diodi comandati. La circuiteria di controllo 12 funziona in modo da alimentare i potenziali richiesti sui terminali 34 e XO e per alimentare i potenziali richiesti e la richiesta capacit? di emissione o assorbimento di corrente, necessarie per controllare gli stati di GLSL1 e CDSL2.
Come ? noto, un interruttore a diodo comandato (GDS) comprende un'corpo di semiconduttore avente una porzione di massiccio la quale ha un primo tipo di conduttivit? e una resistivit? relativamente elevata, una re gione anodica del primo tipo di conduttivit? e di resistenza relativamente bassa, regioni di porta e di catodo di un secondo tipo di conduttivit? opposto al primo tipo di conduttivit?. Le regioni anodica e catodica sono collegate a terminali di uscita dell?interruttore. La regione di porta ? collegata ad un terminale di controllo dell?interruttore. Le regioni anodi ca di porta e catodica sono mutuamente separate da porzioni del massiccio del corpo di semiconduttore. La conduzione durante lo stato ON o di ac censione fra le regioni catodica e anodica avviene tramite iniezione di portatori duali, che forma un plasma conduttivo. Il dispositivo viene commutato allo stato OPF applicando alla regione di porta una tensione sufficiente a determinare impoverimento o esaurimento della porzione di massiccio fra le regioni anodica e catodica dei portatori.
La circuiteria di controllo 12 comprende essenzialmente un interruttore GDSC per alta tensione, un primo circuito di diramazione di ten sione 14 (illustrato entro un rettangolo a, linea tratteggiata) ed una secon da Circuiteria di diramazione di tensione 16 (illustrata entro un 'altro rettangolo a linea tratteggiata), Per scopi illustrativi, si suppone che GDSC sia un interruttore a diodo comandato. Il circuito di diramazione 14 mantie ne selettivamente GBSL1 e GDSL2 nello stato 0N in modo tale che conduzione, pu? verificarsi attraverso l'uno o l'altro GDSL, se i potenziali dei terminali anodico e catodico di esso sono sufficienti a supportare la conduzione, oppure esso pu? inibire la conduzione attraverso entrambi gli interruttori di carico mantenendo gli interruttori di carico nello stato OFF, oppure esso pu?, per un flusso di corrente relativamente piccolo attraverso GDSL-1 e/o GESL2, determinare unainterruzione di detto flusso di corrente (commutare uno dei GDSL ad uno stato 0FF\
Il circuito di diramazione 16 serve essenzialmente per commutare GDSL1 e GD5L2 ad uno stato OFF e, perci?, favorisce l'interruzione di un flusso di corrente relativamente grande (taglio) fra i terminali XO e YO, indipendentemente dai potenziali applicati ad essi, a patto che questi potenziali siano entro limiti preselezionati.
Il circuito di diramazione 14 comprende tra-nsistor di tipo p-n-p, indicati da Q1, Q2 e Q3, transistor di tipon-p-n, Q4, e resistori RI e R2. UH terminale d'ingresso Vin, 18, ? collegato a un primo terminale o capo di R1. Un secondo terminale di R1 ? collegato alle basi di Q1 e Q2, all*emettitore di Q e a un terminale 20. L'emettitore di Q1 ? collegato a un primo terminale o capo di R2 e a un terminale 22. Un secondo terminale di R2 ? collegato all'emettitore di Q2, alla base di Q3, e a un terminale 26 che ? collegato ad una alimentazione di potenza V-H-, Il collettore di Q1 ? collegato alla base di Q4 e a un terminale 24.-Il collettore di Q2 ? collii gato alla porta di GD5C e ad un terminale 28, Il collettore di Q3 ? collegato all'anodo di GESC e ad un terminale 30. L'emettitore di Q4 ? collegato a XO, ed il collettore di Q4 ? collegato alle porte di GIGLI e GEGL2, al catodo di GDSC, e al terminale d'uscita 34
Il circuito di diramazione 16 comprende essenzialmente un diodo D1 il cui catodo ? collegato al terminale 30 e il cui anodo ? collegato ari un terminale 32 e a una alimentazione di potenza V+. Tipicamente, l'alimen tazione V+ ? di potenziale meno positivo che non l'alimentazione V++,
Il funzionamento "basilare del sistema 10 ? il seguente: supponen do che GDSL1 e GDSL2 non siano conduttori, e che la tensione applicata al terminale d'ingresso 18 sia un "1" (che ? tipicamente di 2,5 volt pi? posi^ tiva di V++),allora Q1, Q2 e Q4 sono polarizzati alto stato OFF, e Q3 ? polarizzato allo stato ON. ODBC ? polarizzato allo stato ON poich? l'anodo di esso (terminale 30) si trova ad un potenziale prossimo a V++, e il terminale di porta ? tipicamente fluttuante in potenziale al livello di V++ oppure ad un livello meno positivo. Correnti di dispersione di GISL1 e GESL2 possono scorrere dal terminale 18 attraverso 1'emettitore-collettore di Q3, attraverso l'anodo-catodo di GE6C e nelle porte di GDSL1 e GE5L2. Approssimativamente il livello di potenziale di V++ compare sul terminale 34. GLSL1 e GEGL2 sono polarizzati allo stato OFF e sono inibiti dal condurre corrente.
Supponendo ora che Vin commuti da un "1" ad uno "0" (un livello di tensione "0" essendo tipicamente di 2,2 volt meno positivo di V++),allora Q1, Q2 e Q4 sono ora polarizzati allo stato ON e Q3 ? polarizzato al lo stato OFF, Quando Q2 viene polarizzato allo stato ON, il potenziale della porta di GDSC (terminale 28) aumenta a approssimativamente potenziale dell'anodo di GDSC (terminale 30) che era anch'esso ad approssimativamente V++, inizia a diminuire poich? GDSC e Q4 sono entrambi nello stato ON. I potenziali dell'anodo e del catodo di GDSC, diminuiscono finch? essi non sono di approssimativamente 20 volt al di sotto del poten ziale della porta di GDSC, e quindi GDSC commuta allo stato OFF. Quindi, poich? Q4 ? nello stato ON, il terminale 34 continua a scaricarsi verso il potenziale del terminale XO.
Si supponga ora che V1 sia a 200 volt e V2 sia al potenziale di massa e che sia V++ = 315 volt e V+ = 275 volt. Quando il terminale 34 si scarica sino a entro approssimativamente 20 volt del potenziale del ter minale XO, GD3L1 commuta allo stato ON e quindi fa rapidamente s? che il terminale 34 abbia a scaricarsi a approssimativamente il potenziale del ter minale XO. Quindi GDBL1 ? ON e conduce corrente dal terminale XO al terminale YO. Alternativamente, se il potenziale di V1 fosse 200, ed il potenziale di V2 divenisse quello di massa o terra, allora GDSL2 commuterebbe in stato ON e condurrebbe corrente dal terminale YO al terminale XO.
Ora, con corrente passante attraverso o GDSL1 o GDSL2, si supponga che Fin sia commutato da uno "0" ad un "1", Q1, Q2 e Q4 sono ora com mutati allo stato OFF e Q3 ? commutato allo stato ON. Inizialmente, la por ta di GDSC (terminale 28) ? ad approssimativamente V++ e l'anodo (terminale 30) ? ad un potenziale di circa 20 volt pi? basso. Ci? fa s? che GDSC abbia ad essere in uno stato OFF. L'anodo,di GDSC inizia quindi a cresce re di potenziale verso V++, e GDSC commuta allo stato ON o di accensione, I potenziali anodico, catodico e di porta di GDSC iniziano ora a diminuire quando corrente viene emessa nell ' interruttore a diodo comandato di nello stato Oli e conduttore (GDSL1 e GD5L2) . La porta (terminale 28) di GDSC ? mantenuta a approssimativamente 0, 7 volt al di sotto dell 'anodo (ter minale 30) di GDSC, poich? GDSC ? conduttore. Quando l 'anodo di GDSC diminuisce di potenziale di approssimativamente una caduta di un diodo al di sot_ to del livello di potenziale di v+, D1 diviene conduttore e fornisce corren te sostanziale attraverso GDSC e nel terminale 34 e nella porta di CDSL1 o GDSL2
Il potenziale di V+ (terminale 32) e la corrente alimentata nella porta di GESL1 o GDSL2 sono entrambi preselezionati per essere sufficien ti a interrompere il flusso di corrente attraverso l'interruttore di carico a diodo comandato conduttore e quindi a commutare il medesimo allo sta to OPP. Quando GDSL1 o GDSL2 commuta allo stato OPP, la corrente che scorre nella porta di esso viene notevolmente ridotta. Ci? consente al termina le 30 di aumentare di potenziale ad approssimativamente il livello di V++, e quindi polarizza inversamente D1, Ci? interrompe tutto il pa.ssa.ggio di corrente da V+.
Se il livello della corrente che scorre attraverso GDSL1 o GDSL2 ? sufficientemente basso,allora il flusso di corrente relativamente modesto attraverso Q3 e in GDSC ? sufficiente a interrompere il passaggio di corrente attraverso GDSL1 o GDSL2 e il terminale 30 non diminuisce di potenziale in grado sufficiente a polarizzare direttamente D1,
La combinazione dei transistor Q2 e Q3 controlla GDSC e control^ la almeno parzialmente lo stato di GDSL1 e GDSL2 in modo relativamente in dipendente da V+ e D1, e dalla combinazione di Q1 e Q4, che sono equiva? lenti ai transistor corrispondenti del brevetto statunitense n? 4.250.409? R3 e R4 servono per limitare la corrente che pu? scorrere attraverso CIELI e/o GDSL2, e per consentire alla differenza di potenziale fra i terminali XO e YO di essere tipicamente di circa 2,2 volt quando GDSL1 o GDSL2 ? ON ed ? conduttore.
Il sistema di commutazione 10 ? stato fabbricato, provato e si ? trovato che esso ? completamente funzionale. La circuiteria di control lo 12 e GDSL1 e GESL2 sono stati tutti fabbricati su un unico substrato di semiconduttore impiegando isolamento dielettrico. La circuiteria.fabbricata includeva pure una seconda coppia di interruttori a diodi comandati di carico con due transistor addizionali come Q1 e Q4. Il catodo di GDSC di questa circuiteria fabbricata ? stato collegato agli anodi di una coppia di diodi addizionali (non illustrati) che sono simili a diodi corrispondenti illustrati nella figura 4 del brevetto statunitense n? 4*250.409 avente la stessa assegnataria della presente domanda.
Nella circuiteria fabbricata si aveva V++ ==+315 volt, V+ = 275 volt, V1 = 200 volt, V2 = 200 volt, R1 =l8k ohm, R2 - 10k ohm, Vin "1" *=+317,5 volt, Vin "0" = 312,8 volt e GDSC, GE5L1 e GDSL2, avevano tutti la struttura basilare descritta nell'articolo intitolato "A 500 V Monolithic Bidirectional 2x2 Crosspoint Array", 1980 IEEE International Solid-State Circuits Conference-Digest of Technical Papere, pagine 170 e 171.
Le forme di realizzazione qui descritte sono previste per risul^ tare illustrative dei principi generali della presente invenzione. Sono poss sibili varie modifiche coerenti con lo spirito dell'invenzione. Ad esempio, i transistor bipolari Q1, Q2, Q3 e Q4 potrebbero essere transistor a effet
Claims (1)
- RIVENDICAZIONI1 - Circuiteria di controllo per l'impiego con un primo dispositivo di commutazione a diodo comandato (GDSL1) del tipo comprendente un corpo di semiconduttore avente una porzione di massiccio la quale ha resistivit? relativamente elevata, ed una prima regione di un primo tipo di conduttivit? e di resistivit? relativamente bassa, ed una seconda e terza regioni di un secondo tipo di conduttivit? opposto al primo tipo di condut tivit?, la prima e terza regioni essendo collegate a terminali (X0fYO) del primo dispositivo di commutazione,la secondaregione essendo collegata ad un terminale di controllo (34) del dispositivo di commutazione, la prima, seconda e terza regioni essendo mutuamente separate da porzioni del massiccio del corpo di semiconduttore, un secondo dispositivo di commutazione a diodo comandato (GBSC) del medesimo tipo e avente sostanziai mente le stesse caratteristiche elettriche di detto primo dispositivo di commutazione, ed un terminale di uscita del secondo dispositivo di commuta zi?ne essendo collegato al terminale di controllo (34) del primo dispositi vo di commutazione, caratterizzata da un terzo (Q2) e quarto (Q3) dispositivi di commutazione ciascuno dei quali ha un terminale di controllo e un primo e un secondo terminale di uscita; la circuiteria di controllo essendo in grado di alimentare sino ad un livello preselezionato di corrente nel secondo dispositivo di commutazione; il terminale di controllo (20) del terzo dispositivo di commutazione e un primo terminale di uscita del quarto dispositivo di commutazione essendo collegati ad un primo terminale di ingresso (18) della circuiteria di controllo; un secondo terminale di usci ta (30) del quarto dispositivo di commutazione essendo collegato a un primo terminale di uscita del secondo dispositivo di commutazione (GD3C); il teiroinale di controllo (26) del quarto dispositivo di commutazione e il primo terminale di uscita del terzo dispositivo di commutazione (Q2) essendo collegati assieme ed essendo collegati ad un secondo terminale (Y++) della circuiteria di controllo; e un secondo terminale di uscita (28) del terzo dispositivo di commutazione essendo collegato al terminale di contro!, lo del secondo dispositivo di commutazione.2 - Circuiteria di controllo secondo la rivendicazione 1, cara terizzato inoltre dal fatto che un circuito di diramazione (16) ? colle gato al secondo dispositivo di commutazione ed ? in grado di alimentare nel secondo dispositivo di commutazione un livello di corrente sostanziai^ mente maggiore del livello preselezionato se, e solo se, il livello del flusso di corrente nel secondo dispositivo di commutazione raggiunge il livello preselezionato; un quinto (Q1) e un sesto (Q4) dispositivi di commutazione ciascuno dei quali ha un terminale di controllo e un primo e secondo terminali di uscita e in grado di funzionare a tensione relativamente elevata;il terminale di controllo (20) del quinto dispositivo di cornmu tazione essendo collegato al terminale di controllo del terzo dispositivo di commutazione, il secondo terminale di uscita del quinto dispositiva di commutazione essendo collegato al terminale di controllo (24) del sesto dispositivo di commutazione e il primo terminale di uscita del quinto dispositivo di commutazione essendo collegato al terminale di controllo (26) del quarto dispositivo di commutazione;il primo terminale di uscita del sesto dispositivo di commutazione essendo collegato a uno dei terminali di uscita (XO) del primo dji spositivo di commutazione, e secondo terminale di uscita del sesto dispo sitivo di commutazione essendo collegato al secondo terminale di uscita (34) del secondo dispositivo di commutazione (GDSC).3 - Circuiteria di controllo secondo la rivendicazione 2, caratterizzato inoltre da primi (RI) e secondi (R2) mezzi a resistenza o a resistor! aventi un primo e secondo terminali; il primo terminale dei primi mezzi a resistenza essendo collegato al primo terminale di ingresso (V- ) della circuiteria di controllo; il secondo terminale (20) dei primi mezzi a resistenza essendo collegato ai terminali di controllo del terzo (Q2) e del quinto (Q1) dispositivi di commutazione e al primo terminale di uscita del quarto dispositivo di commutazione (Q3)> il primo terminale (22) dei secondi mezzi a resistenza essendo collegato al primo terminale di uscita del quinto dispositivo di commutazione e secondo terminale (26) dei secondi mezzi a resistenza essendo collegato al primo terminale di uscita del terzo dispositivo di commutazione e al terminale di controllo del quarto dispositivo di commutazione.4 - Circuiteria di controllo secondo la rivendicazione 3, carat terizzata inoltre dal fatto che il primo e secondo dispositivi di commutazione sono strutturalmente adatti per un funzionamento ad alta tensione e a corrente relativamente intensa; il terzo, quarto", quinto e sesto dispositivi di commutasione essendo strutturalmente adatti per funzionare ad alta tensione e a correnti modeste; e i primi e secondi mezzi a re sistenza essendo costituiti da un primo e secondo resistor!.
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US06/333,434 US4447744A (en) | 1981-12-22 | 1981-12-22 | Control circuitry for high voltage solid-state switches |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| IT8224891A0 IT8224891A0 (it) | 1982-12-21 |
| IT8224891A1 true IT8224891A1 (it) | 1984-06-21 |
| IT1155045B IT1155045B (it) | 1987-01-21 |
Family
ID=23302763
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| IT24891/82A IT1155045B (it) | 1981-12-22 | 1982-12-21 | Circuito di controllo per interruttori a diodi comandati |
Country Status (17)
| Country | Link |
|---|---|
| US (1) | US4447744A (it) |
| JP (1) | JPH0744439B2 (it) |
| KR (1) | KR840003165A (it) |
| AU (1) | AU549074B2 (it) |
| BE (1) | BE895409A (it) |
| CA (1) | CA1177890A (it) |
| CH (1) | CH658758A5 (it) |
| DE (1) | DE3246810A1 (it) |
| ES (1) | ES518410A0 (it) |
| FR (1) | FR2518851B1 (it) |
| GB (1) | GB2112226B (it) |
| HK (1) | HK7386A (it) |
| IE (1) | IE53860B1 (it) |
| IL (1) | IL67522A (it) |
| IT (1) | IT1155045B (it) |
| NL (1) | NL188827C (it) |
| SE (1) | SE450068B (it) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6020729U (ja) * | 1983-07-18 | 1985-02-13 | 象印マホービン株式会社 | ストロ−付き水筒 |
| JPS6020730U (ja) * | 1983-07-18 | 1985-02-13 | 象印マホービン株式会社 | ストロ−付き水筒 |
| JPS6020732U (ja) * | 1983-07-18 | 1985-02-13 | 象印マホービン株式会社 | ストロ−付き水筒 |
| JPH0216664Y2 (it) * | 1985-05-23 | 1990-05-09 | ||
| DE102012025022A1 (de) | 2012-12-20 | 2014-06-26 | Man Diesel & Turbo Se | Kraftstoffversorgungsanlage |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE2922219C3 (de) * | 1979-05-31 | 1982-03-11 | Siemens AG, 1000 Berlin und 8000 München | Elektronischer Sensor-Ein/Aus-Schalter |
| US4250409A (en) * | 1979-12-28 | 1981-02-10 | Bell Telephone Laboratories, Incorporated | Control circuitry using a pull-down transistor for high voltage field terminated diode solid-state switches |
| US4349751A (en) * | 1980-02-11 | 1982-09-14 | Bell Telephone Laboratories, Incorporated | Control circuitry using a pull-down transistor for high voltage solid-state switches |
| US4345163A (en) * | 1980-05-15 | 1982-08-17 | Bell Telephone Laboratories, Incorporated | Control circuitry for high voltage solid-state switches |
-
1981
- 1981-12-22 US US06/333,434 patent/US4447744A/en not_active Expired - Lifetime
-
1982
- 1982-12-02 AU AU91090/82A patent/AU549074B2/en not_active Ceased
- 1982-12-07 GB GB08234873A patent/GB2112226B/en not_active Expired
- 1982-12-08 CA CA000417289A patent/CA1177890A/en not_active Expired
- 1982-12-10 SE SE8207087A patent/SE450068B/sv not_active IP Right Cessation
- 1982-12-14 FR FR8220935A patent/FR2518851B1/fr not_active Expired
- 1982-12-16 JP JP57219338A patent/JPH0744439B2/ja not_active Expired - Lifetime
- 1982-12-17 CH CH7383/82A patent/CH658758A5/de not_active IP Right Cessation
- 1982-12-17 DE DE19823246810 patent/DE3246810A1/de active Granted
- 1982-12-17 KR KR1019820005667A patent/KR840003165A/ko unknown
- 1982-12-20 IL IL67522A patent/IL67522A/xx unknown
- 1982-12-20 BE BE0/209768A patent/BE895409A/fr not_active IP Right Cessation
- 1982-12-21 IE IE3048/82A patent/IE53860B1/en not_active IP Right Cessation
- 1982-12-21 IT IT24891/82A patent/IT1155045B/it active
- 1982-12-21 NL NLAANVRAGE8204929,A patent/NL188827C/xx not_active IP Right Cessation
- 1982-12-21 ES ES518410A patent/ES518410A0/es active Granted
-
1986
- 1986-01-30 HK HK73/86A patent/HK7386A/xx unknown
Also Published As
| Publication number | Publication date |
|---|---|
| FR2518851B1 (fr) | 1986-02-28 |
| GB2112226A (en) | 1983-07-13 |
| SE8207087L (sv) | 1983-06-23 |
| IT8224891A0 (it) | 1982-12-21 |
| GB2112226B (en) | 1984-12-05 |
| DE3246810A1 (de) | 1983-06-30 |
| IT1155045B (it) | 1987-01-21 |
| NL188827C (nl) | 1992-10-01 |
| NL8204929A (nl) | 1983-07-18 |
| DE3246810C2 (it) | 1991-05-02 |
| ES8402126A1 (es) | 1984-01-16 |
| ES518410A0 (es) | 1984-01-16 |
| JPH0744439B2 (ja) | 1995-05-15 |
| CA1177890A (en) | 1984-11-13 |
| IE823048L (en) | 1983-06-22 |
| NL188827B (nl) | 1992-05-06 |
| BE895409A (fr) | 1983-04-15 |
| IE53860B1 (en) | 1989-03-29 |
| SE8207087D0 (sv) | 1982-12-10 |
| KR840003165A (ko) | 1984-08-13 |
| FR2518851A1 (fr) | 1983-06-24 |
| SE450068B (sv) | 1987-06-01 |
| JPS58112115A (ja) | 1983-07-04 |
| IL67522A (en) | 1986-02-28 |
| US4447744A (en) | 1984-05-08 |
| AU549074B2 (en) | 1986-01-09 |
| CH658758A5 (de) | 1986-11-28 |
| AU9109082A (en) | 1983-06-30 |
| HK7386A (en) | 1986-02-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7230299B2 (en) | Power switch structure with low RDSon and low current limit and method | |
| KR900006046B1 (ko) | 도전변조형 mosfet의 과전류보호회로 | |
| KR960005986A (ko) | 반도체 집적회로장치 | |
| JPS6126321A (ja) | 入出力端子を有する電子制御回路 | |
| US4945266A (en) | Composite semiconductor device | |
| JPH0566234A (ja) | 低インピーダンス過大電圧保護回路 | |
| WO1981000493A1 (en) | Optically triggered linear bilateral switch | |
| KR0145640B1 (ko) | 온도 검출 회로를 갖는 반도체 집적 장치 및 그 동작 방법 | |
| CN100382403C (zh) | 以mosfet实现的极性保护装置 | |
| US4408245A (en) | Protection and anti-floating network for insulated-gate field-effect circuitry | |
| KR900001248A (ko) | 전원 공급장치내의 고장 검출 및 보호장치 | |
| US5027251A (en) | MOSFET including current mirror FET therein | |
| US4488068A (en) | Bidirectional drain to drain stacked FET gating circuit | |
| IT8224891A1 (it) | Circuito di controllo per interruttori a diodi comandati | |
| US4656366A (en) | Control circuitry using two branch circuits for high voltage solid-state switches | |
| US4250409A (en) | Control circuitry using a pull-down transistor for high voltage field terminated diode solid-state switches | |
| US6069493A (en) | Input circuit and method for protecting the input circuit | |
| EP0569221A2 (en) | Integrated ultra low leakage high voltage protection circuit | |
| US4516037A (en) | Control circuitry for high voltage solid-state switches | |
| JPH0666421B2 (ja) | スイツチング装置 | |
| RU74533U1 (ru) | Полупроводниковое устройство ключевого типа | |
| US11811221B2 (en) | Electrostatic discharge protection device | |
| SE450069B (sv) | Grindstyrda diodstromstellaranordningar | |
| JP3333643B2 (ja) | １方向性絶縁型スイッチング回路と双方向性絶縁型スイッチング回路 | |
| JPS5867040A (ja) | 半導体装置 |