FR3053833A1 - Circuit integre comprenant une puce formee d'un transistor a haute tension et comprenant une puce formee d'un transistor a basse tension - Google Patents
Circuit integre comprenant une puce formee d'un transistor a haute tension et comprenant une puce formee d'un transistor a basse tension Download PDFInfo
- Publication number
- FR3053833A1 FR3053833A1 FR1656572A FR1656572A FR3053833A1 FR 3053833 A1 FR3053833 A1 FR 3053833A1 FR 1656572 A FR1656572 A FR 1656572A FR 1656572 A FR1656572 A FR 1656572A FR 3053833 A1 FR3053833 A1 FR 3053833A1
- Authority
- FR
- France
- Prior art keywords
- pin
- integrated circuit
- voltage transistor
- circuit
- chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of semiconductor or other solid state devices
- H01L25/18—Assemblies consisting of a plurality of semiconductor or other solid state devices the devices being of the types provided for in two or more different main groups of the same subclass of H10B, H10D, H10F, H10H, H10K or H10N
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49541—Geometry of the lead-frame
- H01L23/49562—Geometry of the lead-frame for individual devices of subclass H10D
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49575—Assemblies of semiconductor devices on lead frames
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
- H01L2224/0601—Structure
- H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48257—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a die pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
- H01L2224/49113—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting different bonding areas on the semiconductor or solid-state body to a common bonding area outside the body, e.g. converging wires
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of semiconductor or other solid state devices
- H01L25/03—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes
- H01L25/04—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
- H01L25/07—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group subclass H10D
- H01L25/072—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group subclass H10D the devices being arranged next to each other
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
L'invention porte sur un circuit intégré (3) comprenant un boîtier (4) et une pluralité de broches de connexion, une première puce (1) comprenant un transistor à haute tension en mode déplétion et une deuxième puce (2) comprenant un transistor à basse tension en mode enrichissement, la première et la seconde puce comportant respectivement des plots de contact de grille (13, 23), de drain (11, 21) et de source (12, 22) ; le plot de contact de source (12) du transistor à haute tension étant relié électriquement au plot de contact de drain (21) du transistor à basse tension pour former ainsi un nœud milieu du circuit, le circuit intégré étant caractérisé en ce qu'il comprend une broche de point milieu (35) électriquement reliée au nœud milieu du circuit.
Description
DOMAINE DE L'INVENTION
La présente invention concerne un circuit intégré comprenant une puce formée d'un transistor à haute tension et comprenant une puce formée d'un transistor à basse tension.
ARRIERE PLAN TECHNOLOGIQUE DE L'INVENTION
Les transistors HEMT (transistors à haute mobilité électronique) élaborés sur des matériaux semi-conducteurs IIIN sont classiquement « normally on », c'est-à-dire qu'ils présentent une tension de seuil négative et peuvent conduire le courant avec une tension entre la grille et la source de 0V. Ces composants avec tensions de seuil négatives sont appelés composants en mode déplétion (« déplétion mode » ou « D-mode » selon la terminologie anglo-saxonne).
Il est préférable pour les applications d'électronique de puissance d'avoir des composants dits « normally off », c'està-dire présentant une tension de seuil positive qui ne peuvent donc pas conduire le courant lorsque la tension de grille est à 0 V. Ces composants sont communément appelés composants en mode enrichissement(«E-mode»).
La fabrication de composants à haute tension sur matériaux semi-conducteurs III-N en E-mode s'avère complexe et ces composants présentent souvent des performances intrinsèques moindre que les composants similaires en D-mode.
Une alternative à un composant E-mode haute tension simple est de combiner un composant D-mode à haute tension, tel qu'un transistor HEMT D-mode élaboré sur matériaux semi-conducteurs III-N, avec un composant E-mode basse tension, tel qu'un transistor MOSFET (Transistor métal/oxyde/semi-conducteur à effet de champ) E-mode élaboré sur silicium. Deux puces 1,2 comprenant respectivement les composants HEMT et MOSFET sont alors associées pour former un circuit intégré hybride 3, par exemple un circuit intégré de commutation.
La figure la représente le schéma de principe d'un circuit hybride dit « en cascode » associant les composants HEMT et MOSFET. Un circuit intégré 3 mettant en œuvre cette première configuration est représenté sur la figure lb. Le drain 21 et la source 22 d'une puce MOSFET E-mode 2 sont respectivement connectés à la source 12 et à la grille 13 d'une puce HEMT Dmode 1. Cette connexion électrique se fait dans le boitier 4 du circuit intégré 3 comprenant les deux puces électroniques
1,2, habituellement par connexion filaire 5 (« wire bonding » selon la terminologie anglo-saxonne) entre les plots de contact de grille 13,23, de source 12,22 et de drain 11,21 accessibles sur chacune des puces 1,2. Dans le circuit intégré cascode 3, la grille 23 de la puce MOSFET 2 contrôle la mise en mode passant ou bloquant du circuit intégré 3.
Le plot de contact de grille 23 de la puce MOSFET 2 est connecté dans le boitier 4 du circuit intégré 3 à une broche de grille 33. Le plot de contact de source 22 de la puce MOSFET 2 est connecté dans le boitier 4 à une broche de source 32. Enfin, le plot de contact de drain de la puce HEMT 1 est connecté, toujours dans le boitier 4, à une broche de drain 31. Les trois broches 31,32,33 constituent les connexions électriques du circuit intégré 3 à l'extérieur du boitier 4.
La figure lc représente le schéma de principe d'un circuit hybride dit « en double commande » associant les composants HEMT et MOSFET. Un circuit intégré 3 mettant en œuvre cette deuxième configuration est représenté sur la figure ld. Selon cette configuration alternative, les puces 1,2 comprenant respectivement les composants HEMT et MOSFET sont simplement connectés en série, le drain 21 de la puce MOSFET E-mode 2 étant connectée à la source 12 de la puce HEMT D-mode 1. Dans cette configuration, le boitier 4 du circuit intégré 3 dispose d'une broche de grille additionnelle 34, électriquement reliée au plot de contact de grille 13 de la puce HEMT D-mode 1 afin de permettre la commande directe de ce transistor.
Pour un exposé détaillé des principes de fonctionnement d'un circuit « cascode » ou d'un circuit « en double commande », on pourra se référer au document « A dual-mode Driver IC with Monolithic Négative Drive-Voltage Capability and Digital Current-Mode Controller for Depletion-Mode GaN HEMT », Yue Wen et Al, IEEE Transaction on Power Electronic, Issue 99, 1996.
Quel que soit la configuration choisie, le circuit intégré 3 est destiné à être placé sur un circuit imprimé 6 pour son interconnexion à d'autres composants.
Comme cela est bien connu en soit, par exemple de US92683512 ou de US8624662, il est usuel de placer, dans le circuit intégré 3, des composants additionnels, tels que des résistances ou des capacités, pour former un dispositif de protection. Ce dispositif de protection a pour fonction de mettre sous contrôle, notamment lors des phases transitoires de commutation, la tension (ou le courant) pouvant se développer (ou circuler) dans certains nœuds du circuit hybride.
La nature du dispositif de l'application envisagée envisagée de commutation, commuter, etc) , ou de la lesquels le circuit intégré imprimé.
Les circuits intégrés de œuvre un circuit hybride d'ajuster la configuration sont préalablement prévus par de protection peut (par exemple de de l'amplitude de nature des autres peut être relié être dépendant la fréquence la tension à composants avec sur le circuit l'état de la technique mettant en n'offrent pas la possibilité du dispositif de protection qui le constructeur.
De plus, on pourrait souhaiter disposer d'un circuit intégré comprenant un composant E mode haute tension est un composant D mode basses tension, gui puisse être utilisé, selon le besoin, dans une configuration « cascode » ou dans une configuration « en double commande ».
OBJET DE L'INVENTION
La présente invention vise à pallier tout ou partie des inconvénients précités.
BREVE DESCRIPTION DE L'INVENTION
En vue de la réalisation de l'un de ces buts, l'objet de l'invention propose un circuit intégré comprenant un boîtier et une pluralité de broches de connexion, une première puce comprenant un transistor à haute tension en mode déplétion et une deuxième puce comprenant un transistor à basse tension en mode enrichissement, la première et la seconde puce comportant respectivement des plots de contact de grille, de drain et de source ; le plot de contact de source du transistor à haute tension étant relié électriguement au plot de contact de drain du transistor à basse tension pour former ainsi un nœud milieu du circuit.
Le circuit intégré est remarguable en ce gu'il comprend une broche de point milieu électriguement reliée au nœud milieu du circuit.
Selon d'autres caractéristigues avantageuses et non limitatives de l'invention, prises seules ou selon toute combinaison techniguement réalisable :
• le circuit intégré comporte de plus une broche de drain électriguement relié au plot de contact de drain d'un transistor à haute tension ; une broche de source électriquement reliée au plot de contact de source du transistor à basse tension ; une broche de grille électriquement reliée au plot de contact de grille du transistor à basse tension ;
• le circuit intégré comprend de plus une première broche kelvin électriquement reliée au plot de contact de sources du transistor à basse tension ;
• la première broche kelvin est adjacente à la broche de grille ou à la broche de point milieu ;
• le circuit intégré comprend de plus une seconde broche kelvin électriquement reliée au plot de contact de source du transistor à basse tension ;
• la première broche kelvin est adjacente à la broche de grille et la seconde branche kelvin est adjacente à la broche de point milieu ;
• la broche de point milieu est adjacente à la broche de source ;
• le plot de contact de source du transistor basse tension est électriquement relié au plot de contact de grille du transistor haute tension ;
• le circuit intégré comprend une seconde broche de grille électriquement reliée au plot de contact de grille du transistor haute tension ;
• la seconde broche de grille est adjacente à la broche de point milieu ;
• les liaisons électriques sont constituées de connexions filaires ;
• les liaisons électriques comprennent des éléments passifs.
BREVE DESCRIPTION DES DESSINS
D'autres caractéristiques et avantages de l'invention ressortiront de la description détaillée de l'invention qui va suivre en référence aux figures annexées sur lesquels :
Les figures la et lb représentent respectivement un schéma de principe et un circuit intégré d'un circuit cascode de l'état de la technique ;
les figures le et ld représentent respectivement un schéma de principe et un circuit intégré d'un circuit « en double commande » de l'état de la technique ;
les figures 2a et 2b représentent respectivement un premier schéma de principe et un premier circuit intégré conforme à l'invention ;
les figures 3a et 3b représentent respectivement un deuxième schéma de principe et un deuxième circuit intégré conforme à l'invention.
DESCRIPTION DETAILLEE DE L'INVENTION
Les figures ont un rôle illustratif uniquement et ne représentent pas les éléments à l'échelle. Par ailleurs, une même référence pourra être utilisée pour des éléments identiques ou remplissant les mêmes fonctions dans les différents modes de réalisation de l'invention ou dans l'état de la technique.
La figure 2a représente un schéma de principe d'un circuit intégré 3 conforme à l'invention. À l'intérieur d'un boîtier 4, représenté par les traits pointillés sur la figure 2a, un transistor haute tension en mode déplétion 1 (qui sera désigné par l'expression « transistor haute tension » dans la suite de cette description) et un transistor basse tension en mode enrichissement 2 (qui sera désigné par l'expression « transistor basse tension » dans la suite de cette description) sont connectés l'un à l'autre en configuration cascode. Plus précisément, la source 12 du transistor haute tension 1 est électriquement connecté au drain 21 du transistor basse tension 2. Cette connexion définit un nœud milieu du circuit. La grille 13 du transistor haute tension 1 est électriquement reliée à la source 22 du transistor basse tension 2.
Une pluralité de nœuds du circuit sont rendus accessibles à l'extérieur du boîtier 4 par l'intermédiaire de broches afin de pouvoir relier électriquement ce circuit à d'autres circuits.
On désignera par « broche », dans la suite de cette description, tout élément du circuit intégré 3 émergeant du boîtier 4 et permettant de donner un accès électrique à l'un des nœuds du circuit 3. Il peut ainsi s'agir d'un élément conducteur saillant du boîtier 4 ou d'une simple surface de contact disposée sur l'une des faces du boîtier 4.
Comme cela est représenté sur le schéma de principe de la figure 2a, le circuit 3 comportent une broche de grille 33, une broche de source 32, respectivement électriquement connectées à la grille 23 et à la source 22 du transistor basse tension 2. Ce circuit comporte également une broche de drain 31 électriquement connectée au drain 11 du transistor haute tension 1.
Conformément à l'invention, le circuit 3 comporte également une broche de point milieu 35 permettant de donner un accès électrique au nœud milieu du circuit 3.
Le circuit 3 de la figure 2a peut être utilisé comme commutateur de puissance. À cet effet, la broche de source 32 est reliée à une masse électrique, la broche de drain 31 est reliée à une charge. La commutation du circuit 3 est commandée par un signal de commande appliqué sur la broche de grille 33. Lorsque le signal de commande présente une tension nulle, le circuit 3 est bloquant. Lorsque le signal de commande présente une tension positive (typiquement de quelques volts) le circuit 3 est passant. Plusieurs ampères peuvent alors circuler entre la broche de drain 31 et la broches de source 32 du circuit 3.
Comme cela a été préalablement évoqué dans l'introduction de cette demande, la commutation du circuit 3 entre un état passant et un état bloquant (ou inversement entre un état bloquant et un état passant) peut conduire à l'apparition de courants ou de tensions non contrôlé dans le circuit, notamment au nœud milieu. Ces tensions ou ces courants transitoires peuvent endommager les transistors haute
| tension 1 prédéfinis. | et basse | tension | 2 | s'ils dépassent | des | seuils |
| Afin | de se | prémunir | de | ces phénomènes, | 1'invention | |
| permet de | placer, | en dehors | du | boîtier 4, un | circuit de | |
| contre-mesures entre | la broche | de | point milieu 35 | et la | broche |
de source 32. Il peut par exemple s'agir d'un circuit comprenant une résistance, éventuellement complétée d'une capacité parallèle, disposé entre les broches précitées 35, 32. Le circuit de contre-mesures permet notamment de limiter la tension transitoire se développant au nœud milieu, et de dériver le courant statique ou transitoire excessif qui pourrait circuler dans le transistor basse tension 2 pendant ces phases de commutation.
Lorsque la fréquence de commutation du signal de commande est importante, par exemple supérieure à 300 kHz ou 500 kHz, les liaisons électriques internes du circuit (par exemple les liaisons électriques reliant les électrodes des transistors haute et basse tension 1,2 aux broches du boîtier 4) peuvent présenter un comportement inductif. Les variations brusques du courant circulant dans ces liaisons conduisent à la génération d'une tension transitoires importante à leurs bornes. C'est notamment le cas pour la liaison reliant la source 22 du transistor basse tension 2 et la broche de source 31 du circuit. Afin d'éviter d'injecter ces courants et tensions transitoires du côté du circuit de commande, qui peut être relié aux broches de grille 33 et de source 32, ou du côté du circuit de contre-mesures qui peut être relié aux broches de point milieu 35 et de source 32, le circuit prévoit une première broche kelvin 36 électriquement reliée à la source 22 du transistor basse tension 2 par une connexion kelvin.
Comme cela est bien connu en soi, une connexion kelvin, ou connexion de détection de tension, est destinée à être reliée à un circuit présentant une très forte impédance en régime établi, si bien que le courant circulant à travers cette connexion est extrêmement faible. Sur la broche kelvin 36 du boitier 4, on dispose donc d'une mesure de la tension présente au niveau de la source 22 du transistor basse tension
2. Le courant circulant dans la liaison reliant la source 22 à la broche kelvin 36 étant très faible, la mesure de tension n'est pas perturbée par des tensions inductives.
La broche kelvin 36 peut être connectée à un circuit de commande externe au boitier, le circuit de commande étant luimême connecté à la broche de grille 31. Alternativement ou en complément, la broche kelvin 36 peut être connectée au circuit de contre-mesures externe au boitier, le circuit de contre mesure étant lui-même connecté à la broche de point milieu 35.
ίο
Afin de permettre un montage aisé du circuit intégré 3 sur un circuit imprimé et faciliter la configuration des pistes conductrice sur ce circuit, on peut choisir de disposer, sur le boîtier 4, la première broche kelvins 36 adjacente à la broche de grille 33 (comme cela est représenté sur la figure 2a) ou adjacente à la broche de point milieu 35.
Avantageusement, on peut munir le circuit 3 d'une première broche kelvins 36 et d'une seconde broche kelvins 36', de constitutions similaires. On peut dans ce cas disposer, sur le boîtier 4, la première broche kelvins 36 adjacent à la broche de grille 33 et la seconde broche kelvin 36' adjacente à la broche de point milieu 35.
La figure 2b présente un mode de réalisation, sous la forme d'un circuit intégré 3, du circuit schématique représenté sur la figure 2a.
Le circuit intégré 3 comportent un boîtier 4, une première puce 1 comprenant un transistor haute tension en mode déplétion et une deuxième puce 2 comprenant un transistor à basse tension en mode enrichissement. La première et la seconde puce 1, 2 comportent respectivement des plots de contact de grille 13, 23, des plots de contact de drain 11, 21 et des plots de contact de source 12, 22. Avantageusement, le transistor haute tension est un transistor HEMT élaboré sur matériaux semi-conducteurs III-N et le transistor basse tension est un transistor MOSFET (Transistor métal/oxyde/semiconducteur à effet de champ) élaboré sur silicium.
Les plots de contact de drain 11, 21 de la première puce et de la deuxième puce 1, 2 sont respectivement connectés à des plaques de contact 311a, 311b soit par une connexion filaire (comme représenté sur la figure 2b) , soit par une connexion verticale présentant un contact de drain au niveau de la face arrière de la première et/ou de la seconde puce 1, 2 en contact avec les plaques 311a, 311b.
La plaque de contact 311b forme une borne électrique à laquelle le plot de contact de la source 12 de la première puce 1 est électriquement relié, et constitue le point milieu du circuit 3. La plaque de contact 311b est électriquement connectée à la broche de point milieu 35 du circuit intégré 3. La deuxième plaque de contact 311a est quant à elle électriquement connectée à (ou constitue) la broche de drain 31 du circuit intégré 3.
Le plot de contact de grille 13 de la première puce 1 est connectée au plot de contact de source 22 de la deuxième puce 2. On forme de la sorte un circuit cascode. Ces plots de contacts 13, 22 sont eux même reliés à la broche de source 32.
La broche de grille 33 du circuit 3 est connectée au plot de contact de grille 23 de la deuxième puce 2.
Optionnellement, le boîtier 4 du circuit intégré 3 peut comprendre une première et une seconde broche kelvin 36, 36' . La première broche kelvin 36, et lorsqu'elle est présente la seconde broche kelvin 36' , est reliée électriquement au plot de contact de source 22 du transistor à basse tension formé sur la deuxième puce 2.
Comme on l'a vu précédemment, la première broche kelvin 36 peut-être disposée, sur le boitier 4, adjacente à la broche de grille 33 ou à la broche de point milieu 35. Lorsque deux broches kelvin 36, 36' sont prévues, l'une peut être disposée adjacente à la broche de grille 33 et l'autre adjacente à la broche de point milieu 35.
Par ailleurs, la broche de point milieu 35 peut-être disposée adjacente à la broche de source 32.
Comme cela est représenté sur la figure 2b, les connexions ou liaisons électriques sont formées (ou comprennent) de connexions filaires 5. Bien que cela ne soit pas représenté sur les figures, ces liaisons ou connexions électriques peuvent également comprendre des éléments passifs, tels que des résistances ou des diodes, qui peuvent être par exemple être intégrés dans l'une des première et deuxième puces ou sur une puce complémentaire placée dans le boîtier.
Le boîtier 4 peut également comprendre des circuits additionnels intégrés à l'une des puces 1 ou 2, ou dans la puce complémentaire. Il peut s'agir par exemple d'un circuit de commande de la grille.
La figure 3a représente un autre schéma de principe d'un circuit 3 conforme à l'invention.
Contrairement au schéma de principe du circuit intégré 3 de la figure 2a, la source 22 du transistor basse tension 2 n'est pas électriquement reliée à la grille 13 du transistor haute tension 1 à l'intérieur du boîtier 4. La grille 13 du transistor haute tension 1 est, par contre, électriquement connectée à une seconde broche de grille 37 du boîtier 4.
Les autres éléments du circuit 3 sur cette figure 3a sont identiques à celles du circuit de la figure 2a, et leur description sera donc omise par souci de concision.
Le circuit 3 de la figure 3a peut être utilisé pour former un circuit cascade. Il suffit pour cela de connecter, à l'extérieur du boîtier 4, par exemple par l'intermédiaire d'une piste conductrice d'un circuit imprimé sur lequel le circuit 3 est disposé, la broche de source 32 à la seconde broche de grille 37.
Le circuit 3 de la figure 3b peut être également utilisé en double commande. Dans ce cas, un premier circuit de commande peut être connecté à la première broche de grille 33, et un second circuit de commande (ou une sortie additionnelle du premier circuit de commande) connecté à la seconde broche de grille 37 .
Avantageusement, le circuit de commande associé à la seconde broche de grille 37 est un circuit de commande différentiel, connectée d'une part à la broche de grille 37 et d'autre part à la broche de point milieu 35 du circuit intégré
3. Cette configuration permet d'imposer une tension différentielle entre la grille 13 et la source 12 du transistor haute tension en mode déplétion 1. Une tension différentielle négative permet de bloquer ce transistor, et donc de rendre bloquant le circuit intégré 3.
Le circuit de commande associée à la première broche de grille 33 agit dans ce cas comme une commande de sécurité permettant d'assurer le blocage du circuit 3 lors des phases de mise sous tension ou d'extinction du circuit 3 et des circuits périphériques pendant lesquelles l'état bloqué du transistor haute tension ne peut pas être assuré.
La figure 3b représente un mode de réalisation, sous la forme d'un circuit intégré 3, du circuit schématique représenté sur la figure 3a.
Le circuit intégré 3 dispose d'une deuxième broche de
| grille | 37 . | Celle-ci est électriquement reliée au | plot | de |
| contact | de | grille 13 du transistor haute tension | de | la |
| première puce 1. | ||||
| Dans | le circuit intégré 3 de la figure 3b, le | plot | de | |
| contact | de | grille 13 du transistor haute tension | de | la |
première puce 1 n'est pas électriquement reliée à l'intérieur du boîtier au plot de contact de source 22 de la deuxième puce
2. Les autres éléments et avantages du circuit intégré 3 représenté sur cette figure sont identiques à ceux du circuit intégré de la figure 2b, et leur description sera donc omise par souci de concision.
Similairement à ce qui avait été énoncé pour le circuit intégré de la figure 2b, le boîtier 4 peut également comprendre des circuits ou des composants additionnels. Ceuxci peuvent être intégrés à la première puce 1 ou à la seconde puce 2, ou être disposés sur une puce complémentaire placée dans le boîtier 4.
L'invention propose donc un circuit intégré 3 pouvant avoir une fonction de commutation de puissance et présentant une broche de point milieu 35 donnant accès à un nœud milieu du circuit. Ce circuit intégré 3 présente l'avantage d'être très polyvalent, c'est-à-dire qu'il peut se combiner avec d'autres circuits (de commandes ou de contre-mesures) pour une large gamme d'application, l'accès aux nœud milieu permettant de configurer ces circuits additionnels aux particularités (fréquence, amplitude des signaux, phases transitoires,...) de 1'application.
Claims (13)
- REVENDICATIONS1. Circuit intégré (3) comprenant un boîtier (4) et une pluralité de broches de connexion, une première puce (1) comprenant un transistor à haute tension en mode et une deuxième puce (2) comprenant un à basse tension en mode enrichissement, la déplétion transistor première et la seconde puce comportant respectivement des plots de contact de grille (13, 23), de drain (11, 21) et de source (12, 22) ; le plot de contact de source (12) du transistor à haute tension étant relié électriquement au plot de contact de drain (21) du transistor à basse tension pour former ainsi un nœud milieu du circuit, le circuit intégré étant caractérisé en ce qu'il comprend une broche de point milieu (35) électriquement reliée au nœud milieu du circuit.
- 2. Circuit intégré (3) selon la revendication 1 comportant de plus une broche de drain (31) électriquement relié au plot de contact de drain (11) d'un transistor à haute tension ; une broche de source (32) électriquement reliée au plot de contact de source (22) du transistor à basse tension ; une broche de grille (33) électriquement reliée au plot de contact de grille (23) du transistor à basse tension.
- 3. Circuit intégré (3) selon l'une des revendications précédentes comprenant de plus une première broche kelvin (36) électriquement reliée au plot de contact de sources (22) du transistor à basse tension.
- 4. Circuit intégré (3) selon la revendication précédente dans lequel la première broche kelvin (36) est adjacente à la broche de grille (33).
- 5. Un circuit intégré (3) selon la revendication 4 dans lequel la première broche kelvin (36) est adjacente à la broche de point milieu (35).
- 6. Circuit intégré (3) selon la revendication 3 comprenant de plus une seconde broche kelvin (36') électriquement reliée au plot de contact de source (22) du transistor à basse tension.
- 7. Circuit intégré selon la revendication précédente dans lequel la première broche kelvin (36) est adjacente à la broche de grille (33) et la seconde branche kelvin (36' ) est adjacente à la broche de point milieu (35).
- 8. Circuit intégré (3) selon l'une des revendications précédentes dans lequel la broche de point milieu (35) est adjacente à la broche de source (32).
- 9. Circuit intégré (3) selon la revendication précédente dans lesquelles le plot de contact de source (22) du transistor basse tension est électriquement relié au plot de contact de grille (13) du transistor haute tension.
- 10. Circuit intégré (3) selon l'une des revendications précédentes comprenant une seconde broche de grille (37) électriquement reliée au plot de contact de grille (13) du transistor haute tension.
- 11. Circuit intégré (3) selon la revendication précédente dans lequel la seconde broche de grille (37) est adjacente à la broche de point milieu (35).
- 12. Circuit intégré (3) selon la revendication précédente dans lequel des liaisons électriques sont constituées de connexions filaires (5).
- 13. Circuit intégré (3) selon l'une des revendications 1 à 11 dans lequel les liaisons électriques comprennent des éléments passifs.1/4
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR1656572A FR3053833B1 (fr) | 2016-07-08 | 2016-07-08 | Circuit integre comprenant une puce formee d'un transistor a haute tension et comprenant une puce formee d'un transistor a basse tension |
| EP17730872.3A EP3465755B1 (fr) | 2016-05-26 | 2017-05-26 | Circuit intégré comprenant une puce formée d'un transistor à haute tension et comprenant une puce formée d'un transistor à basse tension |
| PCT/FR2017/051315 WO2017203186A1 (fr) | 2016-05-26 | 2017-05-26 | Circuit intégré comprenant une puce formée d'un transistor à haute tension et comprenant une puce formée d'un transistor à basse tension |
| CN201780031115.9A CN109314107B (zh) | 2016-05-26 | 2017-05-26 | 包括由高压晶体管形成的芯片并且包括由低压晶体管形成的芯片的集成电路 |
| PCT/FR2017/051316 WO2017203187A1 (fr) | 2016-05-26 | 2017-05-26 | Circuit intégré comprenant une pluralité de puces formées d'un transistor à haute tension et comprenant une puce formée d'un transistor à basse tension |
| US16/304,643 US10777513B2 (en) | 2016-05-26 | 2017-05-26 | Integrated circuit comprising a chip formed by a high-voltage transistor and comprising a chip formed by a low-voltage transistor |
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR1656572 | 2016-07-08 | ||
| FR1656572A FR3053833B1 (fr) | 2016-07-08 | 2016-07-08 | Circuit integre comprenant une puce formee d'un transistor a haute tension et comprenant une puce formee d'un transistor a basse tension |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| FR3053833A1 true FR3053833A1 (fr) | 2018-01-12 |
| FR3053833B1 FR3053833B1 (fr) | 2018-11-16 |
Family
ID=56842939
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| FR1656572A Active FR3053833B1 (fr) | 2016-05-26 | 2016-07-08 | Circuit integre comprenant une puce formee d'un transistor a haute tension et comprenant une puce formee d'un transistor a basse tension |
Country Status (1)
| Country | Link |
|---|---|
| FR (1) | FR3053833B1 (fr) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2019224451A1 (fr) * | 2018-05-22 | 2019-11-28 | Exagan | Dispositif electronique en demi-pont comprenant deux systemes pour l'optimisation des temps morts entre les commutations d'un interrupteur niveau haut et d'un interrupteur niveau bas |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8624662B2 (en) * | 2010-02-05 | 2014-01-07 | Transphorm Inc. | Semiconductor electronic components and circuits |
| US20140167822A1 (en) * | 2012-12-17 | 2014-06-19 | Nxp B.V. | Cascode circuit |
| US20140377911A1 (en) * | 2009-11-02 | 2014-12-25 | Transphorm Inc. | Package configurations for low emi circuits |
-
2016
- 2016-07-08 FR FR1656572A patent/FR3053833B1/fr active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20140377911A1 (en) * | 2009-11-02 | 2014-12-25 | Transphorm Inc. | Package configurations for low emi circuits |
| US8624662B2 (en) * | 2010-02-05 | 2014-01-07 | Transphorm Inc. | Semiconductor electronic components and circuits |
| US20140167822A1 (en) * | 2012-12-17 | 2014-06-19 | Nxp B.V. | Cascode circuit |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2019224451A1 (fr) * | 2018-05-22 | 2019-11-28 | Exagan | Dispositif electronique en demi-pont comprenant deux systemes pour l'optimisation des temps morts entre les commutations d'un interrupteur niveau haut et d'un interrupteur niveau bas |
| FR3081633A1 (fr) * | 2018-05-22 | 2019-11-29 | Exagan | Dispositif electronique en demi-pont comprenant deux systemes pour l'optimisation des temps morts entre les commutations d'un interrupteur niveau haut et d'un interrupteur niveau bas |
Also Published As
| Publication number | Publication date |
|---|---|
| FR3053833B1 (fr) | 2018-11-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP3465755B1 (fr) | Circuit intégré comprenant une puce formée d'un transistor à haute tension et comprenant une puce formée d'un transistor à basse tension | |
| US10141301B2 (en) | Cross-domain ESD protection | |
| FR2752335A1 (fr) | Circuit integre incorporant un circuit pour piloter des transistors de puissance montes selon une configuration en demi-pont permettant une oscillation negative excessive du noeud de sortie | |
| EP3096456B1 (fr) | Commutateur bidirectionnel de puissance a performances en commutation ameliorees | |
| FR2956246A1 (fr) | Circuit integre muni d'une protection contre des decharges electrostatiques | |
| FR2987496A1 (fr) | Circuit de protection contre les decharges electrostatiques | |
| FR3016999A1 (fr) | Dispositif electronique, en particulier pour la protection contre les decharges electrostatiques | |
| US6801417B2 (en) | Semiconductor integrated circuit device | |
| WO2018091852A1 (fr) | Circuit intégré forme de deux puces connectées en série | |
| FR3053833A1 (fr) | Circuit integre comprenant une puce formee d'un transistor a haute tension et comprenant une puce formee d'un transistor a basse tension | |
| RU2308146C2 (ru) | Устройство защиты выводов интегральных схем со структурой мдп от электростатических разрядов | |
| JP2010183168A (ja) | 集積回路装置、及び電子機器 | |
| EP2348528A1 (fr) | Structure de protection d'un circuit intégré contre des décharges électrostatiques | |
| US7459754B2 (en) | Semiconductor device having ESD protection circuit with time delay | |
| TWI440272B (zh) | 用於限制非鏡像電流的方法及其電路 | |
| EP1309005B1 (fr) | Protection d'un circuit intégré contre des décharges électrostatiques et autres surtensions | |
| FR3096516A1 (fr) | Dispositif intégré de protection contre les décharges électrostatiques | |
| EP0895331A1 (fr) | Dispositif de protection d'une charge électrique et circuit d'alimentation comportant un tel dispositif | |
| EP1638146A2 (fr) | Circuit électronique à double alimentation et à moyens de protection contre les claquages, et moyens de protection correspondants | |
| EP0424394A1 (fr) | Moyen de reduction de la deterioration de jfet (transistor a effet de champ a jonction) resultant de decharges electrostatiques. | |
| EP0881681A1 (fr) | Composant de protection d'un transitor MOS intégré contre des gradients de tension | |
| FR3106941A1 (fr) | Protection contre des surtensions | |
| FR2904473A1 (fr) | Dispositif de protection d'un circuit integre contre les decharges electrostatiques | |
| EP3370256B1 (fr) | Dispositif compact de protection d'un circuit intégré contre les décharges électrostatiques | |
| FR3080499A1 (fr) | Circuit de protection contre des decharges electrostatiques |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PLFP | Fee payment |
Year of fee payment: 2 |
|
| PLSC | Publication of the preliminary search report |
Effective date: 20180112 |
|
| PLFP | Fee payment |
Year of fee payment: 3 |
|
| PLFP | Fee payment |
Year of fee payment: 5 |
|
| PLFP | Fee payment |
Year of fee payment: 6 |
|
| PLFP | Fee payment |
Year of fee payment: 7 |
|
| PLFP | Fee payment |
Year of fee payment: 8 |
|
| TP | Transmission of property |
Owner name: STMICROELECTRONICS FRANCE, FR Effective date: 20230830 |
|
| CD | Change of name or company name |
Owner name: STMICROELECTRONICS FRANCE, FR Effective date: 20230905 |
|
| CJ | Change in legal form |
Effective date: 20230905 |
|
| PLFP | Fee payment |
Year of fee payment: 9 |