FR2987938A1 - Dispositif electronique de protection contre les decharges electrostatiques, a structure concentrique - Google Patents

Abstract

Le composant (CMP) incorpore topologiquement un nombre modulable de structures de triac (STRC1-STRC12) selon un agencement annulaire concentrique.

Description

CASALONGA & JOSSE Paris - Munich - Alicante - Grenoble CONSEILS EN PROPRIÉTÉ INDUSTRIELLE EUROPEAN PATENT AND TRADEMARK ATTORNEYS 8, avenue Percier - F 75008 PARIS Tél. : 33 (0)1 45 61 94 64 Fax : 33 (0)1 45 63 94 21 e-mail : paris@casalonga.com DEMANDE DE BREVET B11-5514FR - FZ/EVH 11-GR1-0881FR01 Société Anonyme dite : STMicroelectronics SA Dispositif électronique de protection contre les décharges électrostatiques, à structure concentrique Invention de : Jean JIMENEZ Philippe GALY Boris HEITZ B11-5514FR 1 Dispositif électronique de protection contre les décharges électrostatiques, à structure concentrique L'invention concerne les composants électroniques intégrés, et notamment ceux destinés à la protection de noeuds contre les décharges électrostatiques (ESD : ElectroStatic Discharge). Un module électronique à protéger est connecté entre deux noeuds d'alimentation et parfois également à un noeud d'entrée/sortie destiné à recevoir/délivrer un signal d'entrée/sortie. A titre indicatif, lorsque le module est en fonctionnement, l'un des noeuds d'alimentation peut être relié à une tension positive et l'autre noeud peut être relié à une tension négative ou égale à zéro (la masse). Lorsque le module n'est pas en fonctionnement, il peut être soumis à une décharge électrostatique se traduisant typiquement par une impulsion très brève de courant (typiquement quelques microsecondes) entre deux des noeuds, dont le pic de courant est de l'ordre par exemple de 2 ampères et intervient typiquement au bout de 10 nanosecondes. Typiquement cela correspond par exemple à une différence de potentiel impulsionnelle appliquée entre les deux noeuds au travers d'un circuit équivalent R-L-C, dont le pic de tension se produit au bout de 10 nanosecondes avec une intensité de 1 à 4 kVolts HBM, par exemple 4 kVolts HBM pour 2,5 ampères. On rappelle ici que les lettres HBM sont l'abréviation de l'acronyme anglo saxon « Human Body Model » bien connu de l'homme du métier dans le domaine de la protection contre les décharges électrostatiques et désignent notamment un circuit électrique visant à modéliser une décharge électrostatique délivrée par un être humain et habituellement utilisé pour tester la sensibilité des dispositifs aux décharges électrostatiques. Ce circuit électrique HBM, qui est le circuit R-L-C équivalent mentionné ci-avant et auquel on applique une forte tension, comporte notamment un condensateur de 100 pF qui se décharge à travers une résistance de 1,5 kilo-ohms dans le dispositif à tester. Ainsi, dans le cas présent, une décharge électrostatique de 4 kilovolts HBM signifie que l'on applique au circuit électrique HBM une différence de potentiel de 4 kilovolts. Il convient alors que cette impulsion de courant circule à travers un dispositif de protection ESD et non à travers le module à protéger. Le dispositif de protection vise par conséquent à absorber cette impulsion de courant et à éviter les surtensions aux bornes du module. Alors que l'on peut utiliser entre les deux noeuds d'alimentation des transistors MOS de puissance comme dispositif de protection, on utilise généralement deux diodes de puissance respectivement connectées entre le noeud d'entrée/sortie et les deux noeuds d'alimentation pour la protection ESD du noeud d'entrée/sortie. Or la largeur de chaque diode est généralement importante, typiquement 150 microns, conduisant à un encombrement surfacique important sur silicium. Par ailleurs de tels dispositifs induisent des capacités parasites importantes, ayant un impact négatif sur l'intégrité du signal d'entrée/sortie. Selon un mode de réalisation il est proposé un composant électronique intégré, utilisable en particulier dans un dispositif de protection ESD, ayant une topologie totalement nouvelle, permettant d'obtenir une compacité importante de réalisation et un caractère modulable, tout en étant capable d'absorber des impulsions ESD importantes.

Il en résulte ainsi en particulier une réduction d'encombrement surfacique et une réduction des capacités parasites. Selon un mode de réalisation il est proposé un composant électronique intégré comportant un nombre modulable de structures de puissance bidirectionnelles déclenchables, par exemple des triacs, organisées selon une topologie annulaire concentrique. Selon un aspect, il est proposé un composant électronique intégré, comprenant M caissons semiconducteurs annulaires concentriques ayant chacun un premier type de conductivité, par exemple le type de conductivité P, M étant supérieur ou égal à deux ; deux caissons annulaires adjacents sont séparés par une couche semiconductrice annulaire ayant un deuxième type de conductivité opposé au premier, par exemple le type de conductivité N ; M zones semiconductrices annulaires recouvrent et contactent respectivement les M caissons annulaires ; chaque zone semiconductrice annulaire comporte une succession de R régions semiconductrices mutuellement en contact, ayant alternativement l'un et l'autre des deux types de conductivité et électriquement couplées ensemble de façon à former une électrode annulaire commune ; ces régions sont avantageusement plus fortement dopées que les caissons sous-jacents et sont donc avantageusement alternativement de types N+ et P+ ; R est un nombre pair supérieur ou égal à deux ; chaque région semiconductrice de l'une des zones annulaire est en vis-à-vis d'une région semiconductrice d'une zone annulaire adjacente ; deux régions en vis-à-vis ont respectivement les deux types de conductivité ; deux caissons annulaires adjacents séparés par ladite couche annulaire et leurs deux zones annulaires associées forment R structures bidirectionnelles déclenchables, par exemple des structures de triacs, en parallèle ayant une unique électrode de commande ou gâchette commune formée par ladite couche annulaire ; par ailleurs une première borne du composant est formée par au moins une première électrode annulaire et une deuxième borne du composant étant formée par au moins une deuxième électrode annulaire. Ainsi, selon un mode de réalisation, le composant incorpore topologiquement R(M-1) structures de triacs, et en modifiant R et M on peut modifier le nombre de structures de triacs. Le composant est donc aisément modulable. Selon un mode de réalisation, lorsque M est supérieur ou égal à trois, le composant comprend au moins un élément supplémentaire électriquement conducteur, et l'une au moins de la première borne et de la deuxième borne est formée par au moins deux électrodes annulaires reliées ensemble par ledit au moins un élément supplémentaire.

Selon un autre mode de réalisation, lorsque M est supérieur ou égal à quatre, le composant comprend plusieurs éléments supplémentaires électriquement conducteurs, et la première borne est formée par plusieurs première électrodes annulaires reliées ensemble par au moins un premier élément supplémentaire et la deuxième borne est formée par plusieurs deuxièmes électrodes annulaires reliées ensemble par au moins un deuxième élément supplémentaire. Ainsi ces modes de réalisation offrent une modularité supplémentaire pour le composant. En effet il existe plusieurs possibilités pour connecter ensemble des électrodes annulaires, ce qui permet de choisir quels secteurs du composant vont dissiper l'énergie d'une impulsion ESD. On peut donc obtenir des composants plus ou moins robustes à la dissipation thermique. Le composant peut comprendre en outre une couche enterrée semiconductrice ayant le deuxième type de conductivité, par exemple le type N, et contactant toutes lesdites couches annulaires semiconductrices. Un tel mode de réalisation permet de relier topologiquement toutes les gâchettes de toutes les structures de triacs. Selon un mode de réalisation, la couche enterrée peut déboucher à l'intérieur du caisson annulaire central et une zone de prise de contact électrique est disposée sur la partie débouchante de la couche enterrée. On peut alors activer toutes les gâchettes à l'aide d'une seule prise de contact électrique. En variante, le composant peut comprendre des zones de prises de contact électrique sur chacune desdites couches annulaires semiconductrices. Ceci permet de distribuer plus efficacement le courant de gâchette pour un déclenchement plus efficace du composant en présence d'une impulsion ESD. Selon un autre aspect il est proposé un dispositif de protection de deux noeuds d'un circuit intégré contre les décharges électrostatiques, comprenant un composant tel que défini ci-avant, dont les deux bornes sont respectivement connectées aux deux noeuds et au moins un circuit de déclenchement connecté à au moins une couche annulaire formant gâchette commune.

Selon un autre aspect il est proposé une cellule d'entrée/sortie d'un circuit intégré, comprenant un plot d'entrée/sortie, une première borne d'alimentation, une deuxième borne d'alimentation, et trois dispositifs de protection tels que définis ci-avant, respectivement connectés entre le plot d'entrée/sortie et la première borne d'alimentation, entre le plot d'entrée/sortie et la deuxième borne d'alimentation, et entre les deux bornes d'alimentation, et destinés à protéger ledit plot d'entrée/sortie, la première borne d'alimentation et la deuxième borne d'alimentation.

Selon un autre aspect il est proposé un circuit intégré comprenant au moins une cellule d'entrée/sortie telle que définie ci-avant. D'autres avantages et caractéristiques de l' invention apparaîtront à l'examen de la description détaillée de modes de réalisation, nullement limitatifs et des dessins annexés sur lesquels : - les figures 1 à 14, pour certaines d'entre elles schématiques, sont relatives à différents modes de réalisation de différents aspects de l' invention. Sur la figure 1, la référence STRC désigne une structure de triac formant, comme on va le voir ci-après, une brique élémentaire d'un mode de réalisation d'un composant électronique intégré selon l' invention. Cette structure de triac STRC comporte deux thyristors TH1, TH2. Le thyristor TH1 comporte ici quatre zones semiconductrices ayant respectivement les types de conductivité P, N, P, N tandis que le thyristor TH2 comporte quatre zones semiconductrices ayant respectivement des types de conductivité N, P, N, P. Les zones semiconductrices d'extrémités, de type P+ et N+ des deux thyristors TH1, TH2 forment les deux électrodes Al, A2 de la structure de triac STRC. Par ailleurs, les deux autres zones semiconductrices de type de conductivité N des deux thyristors TH1 et TH2 forment une gâchette unique GH pour la structure de triac.

Topologiquement, comme illustré sur la figure 2, la structure de triac STRC comporte, au sein d'un substrat semiconducteur SB, ayant par exemple le type de conductivité P, deux caissons semiconducteurs CS20 et CS21, ayant chacun un premier type de conductivité, ici le type de conductivité P. Ces deux caissons CS20 et CS21 sont séparés par une couche semiconductrice CS1 ayant un deuxième type de conductivité opposé au premier, ici le type de conductivité N. La couche semiconductrice CS1 forme la gâchette GH de la structure de triac.

Par ailleurs, une zone dopée N+ et une zone dopée P+, mutuellement en contact, contactent toutes les deux le caisson CS20 et forment l'électrode Al du triac STRC. De même, une zone dopée P+ et une zone dopée N+ mutuellement en contact, contactent toutes les deux le deuxième caisson CS21 et forment la deuxième électrode A2 du triac STRC. Les zones P+ et N+ sont isolées de la couche semiconductrice CS1 par des tranchées d'isolation TIS, du type tranchée d'isolation peu profonde (STI : Shallow Trench Isolation). De même, des tranchées d'isolation TIS isolent latéralement vers l'extérieur les zones N+ et P+ de la structure de triac STRC. Chaque paire de zones N+, P+ mutuellement en regard et séparées par la couche semiconductrice CS1 forment, avec les caissons sous jacents CS20 et CS21, un demi triac (thyristor) TH1 ou TH2 (figure 1).

Par ailleurs, dans cet exemple de réalisation, une couche semiconductrice enterrée CSC, dopée N, est communément désignée par le vocable « couche Niso », contacte les caissons CS20 et CS21 ainsi que la couche CS1. Des puits PTS, dopés N, sont disposés latéralement par rapport aux caissons CS20 et CS21 et viennent contacter la couche enterrée CSC. La structure de triac STRC, qui est une structure double P-N-PN comprend donc ici deux doigts DG1, DG2, séparés par la couche CS1 formant la gâchette de la structure.

En pratique, la couche Niso ainsi que les couches CS1 et les puits PTS peuvent être réalisés par implantation de dopants N au sein du substrat de type P. Les caissons CS20 et CS21 sont ainsi une partie du substrat P non implanté. Par ailleurs, les zones N+ et P+ sont des zones réalisées par implantation de dopants N ou P de façon à faciliter une prise de contact. Ces zones peuvent être également siliciurées pour faciliter une prise de contact électrique sur celles-ci. Comme on va le voir plus en détail ci après, la structure de triac STRC de la figure 2, et en particulier les doigts DG1, DG2 ainsi que la couche CS1 formant la gâchette, forment une brique élémentaire pour le composant CMP. La géométrie de la structure STRC au sein du composant CMP peut être quelconque, par exemple rectiligne comme illustré sur la figure 2, ou bien en équerre. Dans le mode de réalisation illustré sur la figure 3 et sur la figure 4 qui est une coupe partielle de la figure 3, le composant CMP comporte M (M=4) caissons semiconducteurs annulaires CS20-CS23 ayant chacun ici le type de conductivité P. Deux caissons annulaires adjacents sont séparés par une couche semiconductrice annulaire ayant le type de conductivité N. Dans l'exemple décrit, les quatre caissons sont respectivement séparés par trois couches semiconductrices annulaires CS1-CS3. Il convient de noter que sur les figures 3 et 4, à des fins de simplification, les régions isolantes TIS de la figure 2 ne sont pas représentées.

Le composant comporte également M (M=4) zones semiconductrices annulaires ZA20-ZA23 recouvrant et contactant respectivement les M (M=4) caissons annulaires CS20-CS23. Chaque zone semiconductrice annulaire comporte une succession de R (R=4, ici) régions semicondutrices mutuellement en contact et étant alternativement de type N+ et P+. Plus précisément, la zone annulaire ZA20 comporte la région RG40 de type P+, la région RG10 de type N+, la région RG20 de type P+ et la région RG30 de type N+.

La zone annulaire ZA21 comporte la région RG41 de type N+, la région RG31 de type P+, la région RG21 de type N+ et la région RG11 de type P+. La zone annulaire ZA22 comporte la région RG42 de type P+, la région RG32 de type N+, la région RG22 de type P+ et la région RG12 de type N+. La zone annulaire ZA23 comporte la région RG43 de type N+, la région RG33 de type P+, la région RG23 de type N+ et la région RG13 de type P+.

Comme on le voit, au sein d'une même zone annulaire, ces régions sont mutuellement en contact, et elles sont électriquement couplées ensemble de façon à former une électrode annulaire commune. Ce couplage électrique peut être réalisé par exemple par une siliciuration de la zone annulaire permettant une prise de contact électrique sur celle-ci. Il est également possible de déposer une métallisation annulaire sur chaque zone annulaire. R est, d'une façon générale, un nombre pair supérieur ou égal à 2. Par ailleurs, chaque région semiconductrice de l'une des zones annulaires est en vis-à-vis d'une région semiconductrice d'une zone annulaire adjacente, et deux régions en vis-à-vis ont respectivement les deux types de conductivité N et P. Dans l'exemple illustré sur les figures 3 et 4, la zone centrale ZC située à l'intérieur de la zone annulaire ZA20, est formée par une partie du substrat et présente donc un type de conductivité P. En variante, comme il sera illustré ci-après, cette zone centrale ZC pourrait être une partie débouchante de la couche enterrée CSC de type de conductivité N. Ainsi, on voit que le composant des figures 3 et 4 comporte topologiquement, douze structures de triacs STRC1-STRC12. Dans l'exemple illustré ici, les zones dopées N+ présentent une concentration de dopants égale à 5,1020 atomes par cm3, tandis que les zones dopées P+ présentent une concentration de dopants de l'ordre de 1020 atomes par cm3. Les zones dopées N présentent une concentration de dopants de l'ordre de 1,7 1017 atomes par cm3 tandis que les zones dopées P présentent une concentration de dopants de l'ordre de 3,5 1016 atomes par cm3. Le composant de la figure 3 se présente sous la forme d'un carré de 16 microns de côté, la largeur des caissons P et par conséquent des zones annulaires est inférieure au micron, par exemple de l'ordre de 0,7 micron, tandis que la largeur des gâchettes (couches CS1-CS3) est inférieure à 0,5 micron, par exemple de l'ordre de 0,3 micron.

Lorsque M est supérieur ou égal à 4, le composant comprend en outre, comme illustré sur la figure 5, plusieurs éléments supplémentaires électriquement conducteurs, par exemple des lignes métalliques réalisées au sein d'au moins un niveau de métallisation de la partie d'interconnexion (Back End Of Lines : BEOL) du circuit intégré, destinée à relier ensemble plusieurs premières électrodes annulaires Al des structures de triacs et à relier ensemble plusieurs deuxièmes électrodes annulaires A2 de ces structures de triacs. La première borne B1 du composant CMP est alors formée par ces électrodes Al reliées ensemble tandis que la deuxième borne B2 du composant est formé par les électrodes A2 reliées ensemble. Diverses possibilités existent pour connecter ensemble les électrodes annulaires. Ainsi, dans l'exemple illustré sur la figure 5, on considère que les zones annulaires ZA20 et ZA23 forment les premières électrodes Al des structures de triacs correspondantes et qu'elles sont reliées ensemble. De même, on considère dans cet exemple que les zones annulaires ZA21 et ZA22 forment les deuxièmes électrodes annulaires A2 des structures de triacs correspondantes et qu'elles sont reliées ensemble. Il existe également plusieurs possibilités pour connecter les différentes gâchettes GH. Une première possibilité consiste, comme illustré sur la figure 6, à siliciurer les extrémités des couches CS1-CS3 et à réaliser des zones de prise de contact électrique ZPC1-ZPC3 sur ces zones siliciurées. Les contacts électriques correspondants sont alors par exemple reliés ensemble pour former une métallisation de gâchette GH qui sera reliée à un circuit de déclenchement.

Une autre possibilité consiste, comme illustré sur la figure 7, à utiliser, lorsque c'est le cas, la partie débouchante de la couche enterrée CSC pour prendre une prise de contact ZPC sur cette partie débouchante ZC, ce qui permet de déclencher également simultanément l'ensemble des gâchettes puisque toutes les couches CS1-CS3 sont reliées à la couche enterrée CSC. Cela étant, si la variante de la figure 7 est plus simple à réaliser, celle de la figure 6 permet un déclenchement plus efficace car on distribue directement le courant de gâchette sur les gâchettes considérées.

Bien entendu, il serait possible de combiner ces deux variantes, c'est-à-dire de prévoir à la fois des zones de prise de contact sur les couches CS1, CS2, CS3 ainsi qu'une prise de contact sur la zone centrale. Le composant CMP peut être utilisé, comme illustré sur la figure 8, pour protéger deux noeuds d'un circuit intégré ND1, ND2 contre des impulsions ESD. A cet égard, le dispositif de protection correspondant comporte le composant CMP dont les deux bornes B1 et B2 sont respectivement reliées aux deux noeuds à protéger ND1 et ND2, ainsi qu'un circuit de déclenchement (« Trigger circuit », selon une dénomination anglosaxonne bien connue de l'homme du métier) CDL, connecté entre deux rails d'alimentation et connecté également à la gâchette GH du composant CMP. Toute structure connue de circuit de déclenchement CDL peut convenir, par exemple un ou plusieurs transistors NMOS ayant leur grille et leur substrat reliés à la masse (GGNMOS : Grounded Gated NMOS), ou bien encore un circuit de déclenchement du type de celui décrit dans la demande de brevet WO 2011/089179. On va maintenant illustrer, en se référant plus particulièrement aux figures 9 et 10, le comportement d'un composant CMP du type de celui illustré sur les figures 3, 4 et 5, en présence d'une impulsion ESD positive (figure 9) et une impulsion ESD négative (figure 10) appliquées entre les deux noeuds ND1 et ND2 (bornes B1 et B2 du composant).

En présence d'une impulsion ESD positive, c'est-à-dire une impulsion ESD allant des électrodes Al vers les électrodes A2, c'est-à-dire de la borne B1 à la borne B2, les secteurs qui dissipent l'énergie sont, comme illustré sur la figure 9, les secteurs RG43 et RG42, RG22 et RG23, RG30 et RG31, RG10 et RG11. En effet, dans le cas d'une impulsion ESD positive, le courant se propage depuis la région P+ vers la région N+. Donc, seuls certains thyristors sont passants tandis que les autres sont bloqués. Dans le cas d'une impulsion ESD négative (figure 10), c'est-à-dire une impulsion allant des électrodes A2 vers les électrodes Al, les secteurs de dissipation d'énergie sont les secteurs RG12, RG13, RG40 et RG41, RG20 et RG21, RG32 et RG33. Bien entendu, si les électrodes Al du composant CMP étaient celles formées par la zone annulaire extérieure ZA23 et par la zone annulaire ZA21, et que les électrodes A2 étaient celles formées par les zones annulaires ZA22 et ZA20, alors, en cas d'une impulsion ESD positive, les secteurs de dissipation d'énergie seraient les secteurs RG40 à RG43, et RG20 à RG23. En cas d'une impulsion ESD négative, les secteurs de dissipation d'énergie seraient les secteurs RG10 à RG13 et RG30 à RG33.

On voit alors qu'il est préférable, dans des applications nécessitant une forte dissipation d'énergie, d'adopter la configuration de la figure 5, sur laquelle deux zones annulaires adjacentes forment une même électrode et sont encadrées par deux zones annulaires formant l'autre électrode. En effet, les secteurs de dissipation d'énergie sont alors bordés par des secteurs « froids » c'est-à-dire ne laissant pas passer de courant d'impulsion. Il en résulte donc une meilleure robustesse du composant vis-à-vis de la dissipation d'énergie en présence d'une impulsion ESD.

Des mesures ont été effectuées sur le composant des figures 3, 4 et 5, et ont conduit à l'obtention de courbes CV1 (figure 11) et CV2 (figure 12) montrant l'évolution du courant I circulant à travers le composant en fonction de la tension V à ses bornes, pour une impulsion ESD positive (figure 11) et pour une impulsion ESD négative (figure 12). On voit alors que, dans le cas d'une impulsion ESD positive, la tension de déclenchement VT du composant est égale à 3,36 volts, tandis que sa tension de maintien VH est égale à 1,19 volt.

Dans le cas d'une impulsion ESD négative, la tension de déclenchement est égale à 3,26 volts tandis que la tension de maintien est égale à 1,17 volt. Par ailleurs, la valeur maximale IT2 du courant pouvant traverser le composant est égale à 2 ampères lors d'une impulsion ESD positive, et 2,15 ampères lors d'une impulsion ESD négative. Ces valeurs maximales correspondent à une décharge électrostatique de 3,6 kV HBM. Le composant CMP peut donc aisément absorber des décharges électrostatiques de 3 kV HBM, tout en présentant une capacité parasite de 100 femtofarads. Bien entendu, le composant CMP peut, dans un cas très simple, ne comporter que deux zones annulaires correspondant respectivement alors à ces deux électrodes. On obtient alors un composant CMP présentant une topologie annulaire de structures de triac au sein de laquelle on peut ajuster le nombre R de structures de triac. Alors que le nombre R est pair, le nombre M de caissons semiconducteurs de type P, c'est-à-dire également le nombre de zones annulaires, n'est pas nécessairement pair. Il peut en effet être impair. Par exemple, le composant CMP pourrait comporter trois zones annulaires avec les deux zones annulaires d'extrémités reliées ensemble par une métallisation de façon à former une première électrode du composant, et la zone annulaire disposée entre les deux zones annulaires d'extrémités formant alors la deuxième électrode du composant.

Le composant selon les différents modes de réalisation de l'invention, présente non seulement une forte réduction d'encombrement surfacique ainsi qu'une forte réduction de capacité parasite, mais il est également totalement compatible avec des procédés de fabrication CMOS ou BICMOS. Il peut être réalisé dans tous types de technologies, par exemple du type substrat massif ou substrat SOI (Silicon On Insulator). Enfin, l'approche modulaire du composant lui permet de s'adapter à tous types d'impulsions ESD, quelle que soit la puissance de ces impulsions. Il suffit en effet d'ajuster le nombre de structures de triacs en jouant sur les nombres R et/ou M. Il est particulièrement intéressant d'incorporer des dispositifs de protection contre les décharges électrostatiques du type de celui qui vient d'être décrit dans une cellule d'entrée-sortie d'un circuit intégré. A titre d'exemple non limitatif, de telles cellules d'entrée/sortie IOCL peuvent être disposées, comme illustré sur la figure 13, au sein d'un anneau RNG à la périphérie du circuit intégré CI.

Ces cellules IOCL peuvent par exemple faire transiter des tensions d'alimentation et/ou des signaux de données à destination et/ou en provenance de blocs fonctionnels BLG1-BLG3 du circuit intégré. Comme illustré sur la figure 14, la cellule d'entrée-sortie 25 comprend par exemple un plot d'entrée-sortie PLT pour recevoir/transmettre un signal. Cette cellule comporte deux bornes d'alimentation Vdd et Gnd. On dispose alors un premier dispositif DIS1 du type de celui qui vient d'être décrit ci-avant, entre la borne d'alimentation Vdd et le plot d'entrée-sortie PLT. 30 On dispose un deuxième élément de protection DIS2 entre le plot d'entrée-sortie PL2 et la deuxième borne d'alimentation Gnd. Enfin, on dispose un troisième dispositif de protection ESD DIS3 entre les deux bornes d'alimentation Vdd et Gnd.

Ainsi, une telle cellule d'entrée-sortie est protégée, de façon extrêmement simplement contre une décharge électrostatique se produisant entre les deux bornes d'alimentation Vdd et Gnd, ainsi que contre une décharge électrostatique pouvant se produire soit entre la borne d'alimentation Vdd et le plot d'entrée-sortie ou entre le plot d'entrée-sortie et la borne d'alimentation Gnd. Les blocs fonctionnels connectés entre les deux bornes Vdd et Gnd sont donc également protégés contre une décharge électrostatique.

Claims (10)

1. REVENDICATIONS1. Composant électronique intégré, comprenant M caissons semiconducteurs annulaires concentriques (CS20-CS23) ayant chacun un premier type de conductivité, M étant supérieur ou égal à deux, deux caissons annulaires adjacents étant séparés par une couche semiconductrice annulaire (CS1-CS3) ayant un deuxième type de conductivité opposé au premier, M zones semiconductrices annulaires (ZA20-ZA23) recouvrant et contactant respectivement les M caissons annulaires et comportant chacune une succession de R régions semiconductrices (RG10-RG43) mutuellement en contact, ayant alternativement l'un et l'autre des deux types de conductivité et électriquement couplées ensemble de façon à former une électrode annulaire commune, R étant un nombre pair supérieur ou égal à deux, chaque région semiconductrice de l'une des zones annulaire étant en vis-à-vis d'une région semiconductrice d'une zone annulaire adjacente, deux régions en vis-à-vis ayant respectivement les deux types de conductivité, deux caissons annulaires adjacents séparés par ladite couche annulaire (CS1-CS3) et leurs deux zones annulaires associées formant R structures de triacs en parallèle ayant une unique gâchette commune (GH) formée par ladite couche annulaire, une première borne (B1) du composant étant formée par au moins une première électrode annulaire (A1) et une deuxième borne (B2) du composant étant formée par au moins une deuxième électrode annulaire (A2).
2. 2. Composant selon la revendication 1, comprenant en outre lorsque M est supérieur ou égal à trois, au moins un élément supplémentaire électriquement conducteur (MTL1), et l'une au moins de la première borne et de la deuxième borne est formée par au moins deux électrodes annulaires reliées ensemble par ledit au moins un élément supplémentaire.
3. 3. Composant selon la revendication 2, comprenant lorsque M est supérieur ou égal à quatre, plusieurs éléments supplémentaires électriquement conducteurs (MTL1, MTL2), et la première borne est formée par plusieurs première électrodes annulaires reliées ensemblepar au moins un premier élément supplémentaire et la deuxième borne est formée par plusieurs deuxièmes électrodes annulaires reliées ensemble par au moins un deuxième élément supplémentaire.
4. 4. Composant selon la revendication 3, dans lequel l'une des deux bornes est au moins formée par deux électrodes annulaires (ZA21, ZA22) adjacentes et l'autre borne est au moins formée par deux électrodes annulaires (ZA20, ZA23) encadrant les deux électrodes adjacentes.
5. 5. Composant selon l'une des revendications précédentes, comprenant en outre une couche enterrée semiconductrice (CSC) ayant le deuxième type de conductivité et contactant toutes lesdites couches annulaires semiconductrices.
6. 6. Composant selon la revendication 5, dans lequel la couche enterrée (CSC) débouche à l'intérieur du caisson annulaire central et une zone de prise de contact électrique est disposée sur la partie débouchante (ZC) de la couche enterrée.
7. 7. Composant selon l'une des revendications précédentes, comprenant des zones de prises de contact électrique (ZPC1-ZPC3) sur chacune desdites couches annulaires semiconductrices.
8. 8. Dispositif de protection de deux noeuds (ND1, ND2) d'un circuit intégré contre les décharges électrostatiques, comprenant un composant selon l'une des revendications 1 à 7 dont les deux bornes (B1, B2) sont respectivement connectées aux deux noeuds et au moins un circuit de déclenchement connecté à au moins une couche annulaire formant gâchette commune.
9. 9. Cellule d'entrée/sortie d'un circuit intégré, comprenant un plot d'entrée/sortie (PLT), une première borne d'alimentation, une deuxième borne d'alimentation, et trois dispositifs (DIS1, DIS3) selon la revendication 8 respectivement connectés entre le plot d'entrée/sortie et la première borne d'alimentation, entre le plot d'entrée/sortie et la deuxième borne d'alimentation, et entre les deux bornes d'alimentation et destinés à protéger ledit plot d'entrée/sortie, la première borne d'alimentation et la deuxième borne d'alimentation.
10. 10. Circuit intégré comprenant au moins une cellule d'entrée/sortie (IOCL) selon la revendication 9.