[go: up one dir, main page]

FR2978605A1 - Procede de fabrication d'une structure semi-conductrice comprenant une couche fonctionnalisee sur un substrat support - Google Patents

Procede de fabrication d'une structure semi-conductrice comprenant une couche fonctionnalisee sur un substrat support Download PDF

Info

Publication number
FR2978605A1
FR2978605A1 FR1156910A FR1156910A FR2978605A1 FR 2978605 A1 FR2978605 A1 FR 2978605A1 FR 1156910 A FR1156910 A FR 1156910A FR 1156910 A FR1156910 A FR 1156910A FR 2978605 A1 FR2978605 A1 FR 2978605A1
Authority
FR
France
Prior art keywords
layer
functionalized layer
functionalized
support substrate
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
FR1156910A
Other languages
English (en)
Other versions
FR2978605B1 (fr
Inventor
Ionut Radu
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Soitec SA
Original Assignee
Soitec SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Soitec SA filed Critical Soitec SA
Priority to FR1156910A priority Critical patent/FR2978605B1/fr
Priority to US13/557,959 priority patent/US9087767B2/en
Priority to KR20120081307A priority patent/KR101369007B1/ko
Priority to CN201210262813.9A priority patent/CN102903610B/zh
Publication of FR2978605A1 publication Critical patent/FR2978605A1/fr
Application granted granted Critical
Publication of FR2978605B1 publication Critical patent/FR2978605B1/fr
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H01L21/2003—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy characterised by the substrate
    • H01L21/2007—Bonding of semiconductor wafers to insulating substrates or to semiconducting substrates using an intermediate insulating layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/185—Joining of semiconductor bodies for junction formation
    • H01L21/187—Joining of semiconductor bodies for junction formation by direct bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00011—Not relevant to the scope of the group, the symbol of which is combined with the symbol of this group
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/02—Manufacture or treatment characterised by using material-based technologies
    • H10D84/03—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology
    • H10D84/038—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology using silicon technology, e.g. SiGe
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D88/00—Three-dimensional [3D] integrated devices
    • H10D88/01—Manufacture or treatment

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Toxicology (AREA)
  • Health & Medical Sciences (AREA)
  • Recrystallisation Techniques (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Micromachines (AREA)
  • Led Devices (AREA)
  • Thin Film Transistor (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

L'invention concerne un procédé de fabrication d'une structure semi-conductrice (1) comprenant une couche fonctionnalisée (4) sur un substrat support (3), comprenant les étapes suivantes : (a) implantation d'espèces dans un substrat source (2) comprenant ladite couche fonctionnalisée (4) et une couche tampon (5) sacrificielle située sous la couche fonctionnalisée (4) par rapport au sens d'implantation, à une profondeur délimitant l'épaisseur d'une partie supérieure (20) du substrat source (2) comprenant la couche fonctionnalisée (4) et au moins une partie de la couche tampon (5) ; (b) collage du substrat source (2) sur le substrat support (3), (c) fracture du substrat source (2) et transfert de la partie supérieure (20) du substrat source (2) sur le substrat support (3) ; (d) élimination de la couche tampon (5) par gravure sélective vis-à-vis de la couche fonctionnalisée (4).

Description

PROCEDE DE FABRICATION D'UNE STUCTURE SEMI-CONDUCTRICE COMPRENANT UNE COUCHE FONCTIONNALISEE SUR UN SUBSTRAT SUPPORT DOMAINE TECHNIQUE GENERAL Le domaine de l'invention est celui des substrats semi-conducteurs utilisés dans l'industrie électronique, optique et optoélectronique, et plus particulièrement des structures tridimensionnelles (3D). L'invention se rapporte plus précisément à un procédé de fabrication d'une 10 structure semi-conductrice comprenant une couche fonctionnalisée sur un substrat support.
ARRIERE-PLAN DE L'INVENTION Les structures semi-conductrices servent de base à la formation de 15 dispositifs électroniques, optoélectroniques, etc. Pour améliorer les performances desdits dispositifs, des méthodes permettant d'augmenter la densité de circuits gravés par unité de surface ont été développées. Cependant, la miniaturisation des circuits est physiquement limitée. 20 Des méthodes d'intégration en trois dimensions (3D) ont vu le jour, dans lesquelles, en complément de la recherche de diminution de la taille des circuits, lesdits circuits sont empilés pour former des structures 3D et sont reliés par des interconnections verticales. Par « vertical » on entend dans le présent texte une direction 25 perpendiculaire à la face principale des substrats dans lesquels sont formés ces circuits. La fabrication de ce type de structures nécessite le transfert successif, sur un substrat support, des couches qui les constituent, le plus souvent grâce à un procédé de type Smart CutTM 30 Ces couches sont en effet réalisées séparément sur des substrats dits substrats source, dans lesquels on forme par implantation une zone de fragilisation délimitant la couche à transférer. Le transfert implique le collage successif de chaque couche sur le substrat support ou sur une couche déjà transférée sur le substrat support. 35 Ledit collage est souvent un collage par adhésion moléculaire.
Le collage est suivi par l'apport d'énergie à la zone de fragilisation de manière à provoquer le clivage du substrat source selon la zone de fragilisation, la couche étant alors transférée sur le substrat support. La surface supérieure de la couche transférée (i.e. la surface de la couche 5 transférée opposée à la surface collée au substrat support) présente une certaine rugosité provoquée par la fracture ou la séparation dans la zone de fragilisation. Il est connu qu'un transfert de couches nécessite généralement des recuits postérieurs au collage ou au transfert qui renforcent l'adhésion moléculaire (recuit dit de stabilisation), et/ou permettent d'aplanir la surface de la couche transférée 10 (recuit dit de lissage). Or de tels recuits sont dans certains cas problématiques - notamment celui du collage de couches « fonctionnalisées », utilisées dans les structures 3D. Par couche fonctionnalisée (également appelée couche active) on entend dans le présent texte une couche semi-conductrice travaillée pour présenter une 15 ou plusieurs fonctionnalités. La fonctionnalisation peut ainsi comprendre un dopage (création de jonction p-n), une gravure de « patterns » (c'est-à-dire de motifs obtenus par découpe afin de créer des microcomposants électroniques), une implantation de connexions électriques verticales (les « vias »), etc. 20 Or, ces couches actives élaborées sont fragiles et non homogènes. Une trop forte élévation de température peut donc les endommager et les rendre inutilisables. Il a été proposé de ne procéder qu'à des recuits à basse température (inférieure à 500°C). 25 Cependant, la demanderesse a constaté que le recuit de lissage à cette température est insuffisant pour procurer à la couche active transférée la régularité requise. Par ailleurs, une simple étape de polissage qui pourrait compléter ce recuit est problématique car il détériore l'uniformité de la couche transférée. 30 La finition est donc une étape particulièrement délicate à mettre en oeuvre, et l'état de surface obtenu est trop rugueux (typiquement de l'ordre de 10 nm rms, alors que la rugosité visée est de l'ordre de ou inférieure à 1 nm) pour permettre d'empiler d'autres couches actives sur la structure obtenue. L'invention vise à pallier ces inconvénients.
La présente invention vise notamment à permettre la fabrication de structures 3D comprenant une couche fonctionnalisée présentant un bon état de surface sans nécessiter de forte montée en température. Un autre but de la présente invention est d'améliorer de façon générale les procédés de fabrication de structures semi-conductrices nécessitant une étape de transfert d'une couche fonctionnalisée dans lesquels il n'est pas possible de dépasser une température de l'ordre de 500°C.
BREVE DESCRIPTION DE L'INVENTION Afin d'atteindre les objectifs exposés plus haut, la présente invention se rapporte à un procédé de fabrication d'une structure semi-conductrice comprenant une couche fonctionnalisée sur un substrat support, caractérisé en ce qu'il comprend les étapes successives suivantes : (a) implantation d'espèces ioniques dans un substrat source comprenant ladite couche fonctionnalisée et une couche tampon sacrificielle située sous la couche fonctionnalisée par rapport au sens d'implantation, à une profondeur délimitant l'épaisseur d'une partie supérieure du substrat source, ladite partie supérieure comprenant la couche fonctionnalisée et au moins une partie de la couche tampon ; (b) collage du substrat source sur le substrat support, ladite couche fonctionnalisée étant à l'interface de collage, (c) fracture du substrat source et transfert de la partie supérieure du substrat source depuis le substrat source sur le substrat support ; (d) élimination de la couche tampon par gravure sélective vis-à-vis de la 25 couche fonctionnalisée. La couche tampon est donc de préférence en un matériau permettant une gravure sélective vis-à-vis du matériau de la couche fonctionnalisée. Selon une forme d'exécution avantageuse de l'invention, la couche tampon comprend une couche de confinement des espèces implantées. 30 Par exemple, ladite zone de confinement est une zone de la couche tampon dopée au bore. De préférence, l'épaisseur de la couche tampon est comprise entre 10 nm et 1pm. Selon un mode particulier de réalisation de l'invention, la couche tampon est 35 en dioxyde de silicium.
Dans ce cas, la gravure sélective de la couche tampon est avantageusement une gravure chimique humide à l'acide, en particulier à l'acide fluorhydrique. Par ailleurs, on peut en outre appliquer un traitement thermique de guérison des défauts de la couche fonctionnalisée transférée, selon un budget thermique 5 inférieur à un budget thermique à partir duquel ladite couche fonctionnalisée ou le substrat support est endommagé(e). L'étape (b) de collage peut comprendre l'application d'un recuit de stabilisation à une température comprise entre 200°C et 500°C. Selon une forme d'exécution particulière de l'invention, le substrat support 10 comprend également une couche fonctionnalisée. Par exemple, la couche fonctionnalisée du substrat source et/ou la couche fonctionnalisée du substrat support comprend une électrode située à l'interface de collage, la ou les électrodes assurant un contact électrique entre la couche fonctionnalisée du substrat source et la couche fonctionnalisée du substrat 15 support. La ou les électrodes sont avantageusement en un métal choisi parmi le tungstène, le titane, le platine, le cobalt, le nickel et le palladium. De manière alternative, la couche fonctionnalisée du substrat source et la couche fonctionnalisée du substrat support sont en contact électrique direct. 20 BREVE DESCRIPTION DES FIGURES D'autres caractéristiques et avantages de la présente invention apparaîtront à la lecture de la description qui va suivre d'un mode de réalisation préférentiel. Cette description sera donnée en référence aux dessins annexés dans 25 lesquels : la figure 1 est un schéma représentant les étapes du procédé de fabrication d'une structure semi-conductrice selon l'invention.
DESCRIPTION DETAILLEE DE L'INVENTION 30 Formation du substrat source comprenant une couche fonctionnalisée La figure 1(a) illustre un exemple de substrat source 2. Le substrat source 2 est un substrat massif ou composite (c'est-à-dire formé d'un empilement de couches de matériaux différents) en tout matériau semi-conducteur ou non.
Le substrat source 2 comprend, sur l'une de ses faces dite face supérieure, une couche fonctionnalisée 4. La couche fonctionnalisée 4 peut comprendre une jonction p/n et/ou une superposition de plusieurs couches de matériaux différents.
De manière avantageuse, la couche fonctionnalisée 4 comprend en surface une électrode métallique conductrice 7a, par exemple constituée d'un ou plusieurs métaux choisis parmi W, Ti, Pt, Pd, Ni, Co, etc. Lorsqu'une telle électrode métallique 7a est présente, son épaisseur doit être suffisamment faible pour permettre l'implantation d'espèces ioniques telles 10 que de l'hydrogène et/ou de l'hélium à travers l'électrode 7a. Ainsi, l'épaisseur de l'électrode métallique 7a est typiquement inférieure à 0,5 pm. La surface supérieure 201 de la couche fonctionnalisée 4 est une surface libre du substrat source 2, destinée à être collée sur un substrat support en vue du 15 transfert de la couche fonctionnalisée 4 sur ledit substrat support. Sous la couche fonctionnalisée 4 se trouve une couche tampon 5 qui, comme décrit plus bas, est une couche sacrificielle en vue de la finition de la structure semi-conductrice obtenue à l'issue du transfert de la couche fonctionnalisée 4 sur le substrat support. 20 A cet égard, la couche tampon 5 est en un matériau adapté pour pouvoir être retiré sélectivement vis-à-vis du matériau de la couche fonctionnalisée 4. Par exemple, si la couche fonctionnalisée 4 comprend du silicium fortement dopé, la couche tampon 5 peut être en silicium non dopé ou faiblement dopé. Selon un autre exemple, si la couche fonctionnalisée 4 comprend un ou des 25 matériaux à base de silicium, la couche tampon 5 peut être en dioxyde de silicium (SiO2). Pour former ledit substrat source 2, on forme, sur un substrat de base 200, la couche tampon 5, puis la couche fonctionnalisée 4 sur la couche tampon 5. La formation de la couche tampon 5 peut être mise en oeuvre par toute 30 technique appropriée en fonction du matériau choisi. Par exemple, la couche tampon 5 pourra être formée par toute technique de dépôt, d'épitaxie, ou bien, si elle est constituée d'un oxyde du substrat de base, par oxydation du substrat de base 200. L'épaisseur de la couche tampon 5 est choisie entre 10 nanomètres et 1 35 micromètre.
La formation de la couche tampon 5 est éventuellement suivie d'une étape de finition destinée à favoriser la formation de la couche fonctionnalisée 4. Ladite finition peut comprendre une gravure humide, une gravure sèche, un polissage, ou une combinaison de ces procédés.
La formation de la couche fonctionnalisée 4 est mise en oeuvre par toute technique appropriée en fonction de la nature de ladite couche. Par exemple, si la couche fonctionnalisée 4 comprend une électrode métallique conductrice 7a, elle peut être formée par dépôt d'une ou plusieurs couches du ou des métaux appropriés.
La formation de la couche fonctionnalisée peut comprendre un dépôt sur toute la surface de la couche tampon 5, si la couche fonctionnalisée 4 est continue. De manière alternative, si la couche fonctionnalisée est formée de motifs, sa formation peut impliquer la formation d'un masque pour un dépôt sélectif pour obtenir les motifs souhaités.
De manière générale, la couche fonctionnalisée peut être formé par toute méthode connue dans le domaine du traitement des semi-conducteurs (gravure, lithographie, implantation, dépôt, etc.) et sa formation peut également impliquer un transfert à partir d'un autre substrat. Les méthodes de masquage et de dépôt sélectif sont bien connues dans le domaine des matériaux semi-conducteurs et l'homme du métier est à même de sélectionner la méthode appropriée en fonction des matériaux, de la géométrie des motifs, etc. parmi toutes celles qui sont à sa disposition. Fraqilisation du substrat source En référence à la figure 1(b), on effectue dans le substrat source une 25 implantation d'espèces à travers la couche fonctionnalisée 4. Les espèces implantées sont par exemple de l'hydrogène, de l'hélium, de l'azote et/ou de l'argon. L'énergie d'implantation est choisie de telle sorte que le pic d'implantation, c'est-à-dire le plan 202 dans lequel une majorité d'atomes sont implantés, se 30 trouve dans la couche tampon 5, voire à une profondeur plus importante, dans le substrat de base 200. C'est ce dernier cas qui est illustré à la figure 1(b). L'énergie d'implantation peut être déterminée par des simulations préalables, au moyen du logiciel SRIM par exemple. A titre indicatif, dans le cas d'une implantation d'hydrogène, l'énergie 35 d'implantation est comprise entre 10 et 250 keV.
En ce qui concerne la dose implantée, elle doit être suffisante pour permettre un clivage ultérieur du substrat source 2 selon le plan de fragilisation 202. A cet égard, on considère que dans le cas de l'hydrogène, la dose implantée doit typiquement être comprise entre 2.1016 et 2.1017 cm-2. Selon un mode particulièrement avantageux de l'invention, la couche tampon comprend une zone de confinement (non illustré) des espèces implantées. Ladite zone de confinement peut par exemple être une zone de la couche tampon dopée au bore. Une couche tampon dopée au bore peut être réalisée par des méthodes classiques d'épitaxie ou d'implantation du bore dans le Silicium. Dans ce cas, l'énergie d'implantation est choisie pour que le pic d'implantation se trouve dans la couche tampon 5. La zone de confinement a alors pour effet de concentrer les atomes implantés, ce qui permet d'obtenir une fracture avec un apport d'énergie moindre 15 qu'en l'absence de zone de confinement, et notamment en employant un budget thermique réduit. Par ailleurs, cet apport d'énergie plus faible permet de réduire le risque de décollement de l'interface de collage lors de la fracture du substrat source. Par ailleurs, l'implantation peut être réalisée en une seule étape ou de 20 manière séquentielle. Dans le cas d'une étape unique, l'implantation est réalisée après la formation de la couche fonctionnalisée 4 dans le substrat source 2, et les espèces implantées traversent la couche fonctionnalisée 4. En effet, si l'implantation était réalisée avant la formation de la couche 25 fonctionnalisée, les traitements thermiques mis en oeuvre lors de la formation de ladite couche seraient susceptibles d'affecter la zone implantée, par exemple par un phénomène de bullage. De manière alternative, l'implantation est effectuée de manière séquentielle, c'est-à-dire en plusieurs étapes avec des doses dont le total est la 30 dose requise pour permettre le clivage du substrat source selon le plan de fragilisation 202. Ainsi, une partie de la dose totale (par exemple 10%) peut être implantée avant la fonctionnalisation de la couche, et le reste (par exemple 90%) après sa fonctionnalisation. Cela permet de limiter les effets de l'implantation sur la couche 35 fonctionnalisée.
Par ailleurs, on peut implanter une seule espèce ou bien plusieurs espèces, simultanément ou de manière séquentielle. La couche tampon 5 présente l'avantage d'éloigner le plan de fragilisation 202 (et donc le front de fracture) de la couche fonctionnalisée 4, ce qui permet de réduire le risque d'endommager ladite couche fonctionnalisée par les ions implantés. Collaqe du substrat source sur un substrat support Le substrat support destiné à recevoir la couche fonctionnalisée 4 peut être choisi uniquement pour servir de support mécanique (raidisseur) à ladite couche qui est très mince, sans présenter de fonctions électriques particulières (substrat de Si n'ayant pas subi de traitement particulier, verre, substrat métallique, etc). De manière alternative, le substrat support peut lui-même comprendre une couche fonctionnalisée 6 destinée à coopérer avec la couche fonctionnalisée 4 lors du fonctionnement de la structure semi-conductrice finale.
La figure 1(c) illustre un exemple d'un tel substrat support 3, dans lequel la couche fonctionnalisée 6 comprend à sa surface une électrode métallique 7b. La fonctionnalisation du substrat support 1 peut ainsi comprendre la mise en oeuvre d'un procédé de fabrication de dispositifs électroniques (le substrat support peut être, par exemple, une structure CMOS) et/ou la formation 20 d'interconnexions électriques et/ou la métallisation du substrat. Comme illustré à la figure 1(d), le substrat source 2 est collé au substrat support 3 par l'intermédiaire de la couche fonctionnalisée 4. II s'agit d'un collage direct (c'est-à-dire sans qu'une couche supplémentaire ne soit interposée entre la couche fonctionnalisée 4 et le substrat support 3), par 25 adhésion moléculaire. Le cas échéant, si le substrat support comprend une couche fonctionnalisée 6, le collage est effectué directement entre la couche fonctionnalisée 4 du substrat source et la couche fonctionnalisée 6 du substrat support. 30 Dans le cas illustré à la figure 1(d) le substrat source et le substrat support sont collés par l'intermédiaire des électrodes métalliques 7a et 7b. De manière préférée, on privilégie un collage de deux métaux identiques (par exemple AI-AI, W-W, Ti-Ti, Pt-Pt, Cu-Cu, etc.), bien qu'il soit possible de coller deux couches de matériaux différents (telles que W-Cu par exemple).
Le collage peut être effectué entre deux couches métalliques continues (i.e. couvrant toute l'interface de collage 203) mais aussi, le cas échéant, entre deux couches métalliques réparties selon des motifs. Dans ce cas, l'interface de collage 203 est électriquement active (c'est-à-5 dire qu'elle permet le passage d'électrons entre le substrat support 3 et la couche fonctionnalisée 4 transférée). De préférence, un traitement thermique est effectué après le collage de manière à renforcer l'énergie de collage au niveau de l'interface 203. Il est en effet nécessaire que cette énergie de collage soit suffisante pour 10 que lors de l'étape ultérieure de détachement, le clivage ait lieu le long du plan 202 du substrat source 2 et non le long de l'interface de collage 203. Ce traitement thermique est typiquement réalisé à une température supérieure à 200°C, sans excéder une température au-delà de laquelle la couche fonctionnalisée 4 risquerait de se dégrader. 15 De manière générale, ce traitement thermique est réalisé à une température inférieure à 500°C. Fracture et séparation On provoque ensuite la fracture du substrat source 2 le long du plan de fragilisation 202. 20 A cet effet, on applique une force mécanique, thermique et/ou autre qui provoque la fracture du substrat source 2 le long du plan 202. Si un traitement thermique est appliqué, il doit correspondre à un budget thermique inférieur à un budget thermique qui risquerait de dégrader la couche fonctionnalisée 4. 25 Typiquement, le traitement thermique de fracture est conduit à une température inférieure à 500°C. On peut alors détacher le reliquat du substrat source en vue de son éventuel recyclage. Le structure résultante comprend le substrat support 3 et la partie 30 supérieure 20 transférée du substrat source, qui comprend la couche fonctionnalisée 4 recouverte soit d'une partie de la couche tampon 5 (si le plan de fragilisation 202 était localisé dans la couche tampon 5), soit de la couche tampon 5 et d'une partie du substrat de base (si le plan de fragilisation 202 était localisé dans le substrat de base 200, comme illustré à la figure 1(d)).
Pour obtenir la structure semi-conductrice finale illustrée à la figure 1(e) constituée du substrat support 3 et de la couche fonctionnalisée 4, on retire la couche tampon 5 et, le cas échéant, la portion résiduelle du substrat de base 200. A cet effet, on peut mettre en oeuvre un polissage (par exemple un polissage mécano-chimique (CMP)) pour retirer l'éventuel résidu du substrat de base 200, suivi d'une gravure sélective par voie sèche ou humide dans laquelle l'agent de gravure permet une gravure du matériau de la couche tampon 5 mais ne grave pas le matériau de la couche fonctionnalisée 4. L'homme du métier est à même de choisir parmi les agents disponibles sur 10 le marché un produit adéquat compte tenu des matériaux de la couche tampon 5 et de la couche active 4. Ainsi, à titre d'exemple, dans le cas d'une couche tampon 5 de SiO2, une gravure humide à base de HF (acide fluorhydrique) à 10% peut être utilisée. Ce retrait de la couche tampon 5 permet de retirer de la structure semi- 15 conductrice finale la majorité des défauts introduits lors de l'implantation et d'obtenir une surface libre 204 de la couche fonctionnalisée 4 suffisamment lisse. Dans l'exemple précédent, le cas d'une couche tampon 5 de SiO2 gravée par une gravure humide à base de HF à 10% permet d'obtenir une rugosité inférieure à 0,5 nm de la couche fonctionnalisée 4. 20 L'emploi de la couche tampon 5 permet donc de s'affranchir d'un traitement thermique de lissage de la couche fonctionnalisée 4. Eventuellement, on pourra appliquer d'autres traitements thermiques de finition pour guérir les défauts dus à l'implantation et pour améliorer la fonctionnalité de la couche fonctionnalisée. 25 De manière conventionnelle, ces traitements thermiques sont réalisés dans un four ou dans un dispositif de traitement RTA (acronyme du terme anglo-saxon « Rapid Thermal Annealing ». Dans tous les cas, ces traitements thermiques sont conduits à un budget thermique dépendant de la nature de la couche fonctionnalisée (notamment du 30 profil de dopage, de la nature des métaux employés pour former les électrodes conductrices et/ou les interconnexions, etc.), qui reste inférieur à un budget thermique qui risquerait d'endommager ou d'altérer le fonctionnement de la couche fonctionnalisée transférée sur le substrat support.
A l'issue de ces différents traitements, il est possible, selon la structure semi-conductrice que l'on souhaite obtenir, de transférer sur la couche fonctionnalisée 4 une nouvelle couche fonctionnalisée. La faible rugosité de surface de la couche fonctionnalisée 4 permet en effet 5 la mise en oeuvre d'un tel transfert.

Claims (13)

  1. REVENDICATIONS1. Procédé de fabrication d'une structure semi-conductrice (1) comprenant une couche fonctionnalisée (4) sur un substrat support (3), caractérisé en ce qu'il comprend les étapes successives suivantes : (a) implantation d'espèces ioniques dans un substrat source (2) comprenant ladite couche fonctionnalisée (4) et une couche tampon (5) sacrificielle située sous la couche fonctionnalisée (4) par rapport au sens d'implantation, à une profondeur délimitant l'épaisseur d'une partie supérieure (20) du substrat source (2), ladite partie supérieure (20) comprenant la couche fonctionnalisée (4) et au moins une partie de la couche tampon (5) ; (b) collage du substrat source (2) sur le substrat support (3), ladite couche fonctionnalisée étant à l'interface (203) de collage, (c) fracture du substrat source (2) et transfert de la partie supérieure (20) 15 du substrat source (2) depuis le substrat source (2) sur le substrat support (3) ; (d) élimination de la couche tampon (5) par gravure sélective vis-à-vis de la couche fonctionnalisée (4).
  2. 2. Procédé selon la revendication 1, dans lequel la couche 20 tampon (5) comprend une couche de confinement des espèces implantées.
  3. 3. Procédé selon la revendication 2, dans lequel ladite zone de confinement est une zone de la couche tampon (5) dopée au bore. 25
  4. 4. Procédé selon l'une des revendications 1 à 3, dans lequel l'épaisseur de la couche tampon (5) est comprise entre 10 nm et 1 pm.
  5. 5. Procédé selon l'une des revendications 1 à 4, dans lequel la couche tampon (5) est en dioxyde de silicium.
  6. 6. Procédé selon la revendication 5, dans lequel la gravure sélective de la couche tampon (5) est une gravure chimique humide à l'acide, en particulier à l'acide fluorhydrique. 30
  7. 7. Procédé selon l'une des revendications 1 à 6, dans lequel on applique en outre un traitement thermique de guérison des défauts de la couche fonctionnalisée (4) transférée selon un budget thermique inférieur à un budget thermique à partir duquel ladite couche fonctionnalisée (4) ou le substrat support est endommagé(e).
  8. 8. Procédé selon l'une des revendications 1 à 7, dans lequel l'étape (b) de collage comprend l'application d'un recuit de stabilisation à une température comprise entre 200°C et 500°C.
  9. 9. Procédé selon l'une des revendications 1 à 8, dans lequel le substrat support (3) comprend également une couche fonctionnalisée (6).
  10. 10. Procédé selon la revendication 9, dans lequel la couche 15 fonctionnalisée (4) du substrat source (2) et/ou la couche fonctionnalisée (6) du substrat support (3) comprend une électrode (7a, 7b) située à l'interface de collage (203), la ou les électrodes (7a, 7b) assurant un contact électrique entre la couche fonctionnalisée (4) du substrat source (2) et la couche fonctionnalisée (6) du substrat support (3). 20
  11. 11. Procédé selon la revendication 10, dans lequel la ou les électrodes (7a, 7b) sont en un métal choisi parmi le tungstène, le titane, le platine, le cobalt, le nickel et le palladium. 25
  12. 12. Procédé selon la revendication 9, dans lequel la couche fonctionnalisée (4) du substrat source (2) et la couche fonctionnalisée (6) du substrat support (3) sont en contact électrique direct.
  13. 13. Procédé selon l'une des revendications 1 à 12, caractérisé 30 en ce que la couche tampon (5) est en un matériau permettant une gravure sélective vis-à-vis du matériau de la couche fonctionnalisée (4).10
FR1156910A 2011-07-28 2011-07-28 Procede de fabrication d'une structure semi-conductrice comprenant une couche fonctionnalisee sur un substrat support Active FR2978605B1 (fr)

Priority Applications (4)

Application Number Priority Date Filing Date Title
FR1156910A FR2978605B1 (fr) 2011-07-28 2011-07-28 Procede de fabrication d'une structure semi-conductrice comprenant une couche fonctionnalisee sur un substrat support
US13/557,959 US9087767B2 (en) 2011-07-28 2012-07-25 Process for manufacturing a semiconductor structure comprising a functionalized layer on a support substrate
KR20120081307A KR101369007B1 (ko) 2011-07-28 2012-07-25 지지기판에 기능화 층을 구비하는 반도체 구조물을 제조하기 위한 프로세스
CN201210262813.9A CN102903610B (zh) 2011-07-28 2012-07-26 制造包括位于支撑衬底上的功能化层的半导体结构的工艺

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
FR1156910A FR2978605B1 (fr) 2011-07-28 2011-07-28 Procede de fabrication d'une structure semi-conductrice comprenant une couche fonctionnalisee sur un substrat support

Publications (2)

Publication Number Publication Date
FR2978605A1 true FR2978605A1 (fr) 2013-02-01
FR2978605B1 FR2978605B1 (fr) 2015-10-16

Family

ID=45001913

Family Applications (1)

Application Number Title Priority Date Filing Date
FR1156910A Active FR2978605B1 (fr) 2011-07-28 2011-07-28 Procede de fabrication d'une structure semi-conductrice comprenant une couche fonctionnalisee sur un substrat support

Country Status (4)

Country Link
US (1) US9087767B2 (fr)
KR (1) KR101369007B1 (fr)
CN (1) CN102903610B (fr)
FR (1) FR2978605B1 (fr)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP4006955A1 (fr) * 2020-11-27 2022-06-01 Commissariat à l'énergie atomique et aux énergies alternatives Procédé basse température de fabrication d'un substrat semiconducteur sur isolant

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9098666B2 (en) 2012-11-28 2015-08-04 Qualcomm Incorporated Clock distribution network for 3D integrated circuit
US9064077B2 (en) 2012-11-28 2015-06-23 Qualcomm Incorporated 3D floorplanning using 2D and 3D blocks
US9536840B2 (en) 2013-02-12 2017-01-03 Qualcomm Incorporated Three-dimensional (3-D) integrated circuits (3DICS) with graphene shield, and related components and methods
US20140225218A1 (en) * 2013-02-12 2014-08-14 Qualcomm Incorporated Ion reduced, ion cut-formed three-dimensional (3d) integrated circuits (ic) (3dics), and related methods and systems
US9041448B2 (en) 2013-03-05 2015-05-26 Qualcomm Incorporated Flip-flops in a monolithic three-dimensional (3D) integrated circuit (IC) (3DIC) and related methods
US9177890B2 (en) 2013-03-07 2015-11-03 Qualcomm Incorporated Monolithic three dimensional integration of semiconductor integrated circuits
US9171608B2 (en) 2013-03-15 2015-10-27 Qualcomm Incorporated Three-dimensional (3D) memory cell separation among 3D integrated circuit (IC) tiers, and related 3D integrated circuits (3DICS), 3DIC processor cores, and methods
FR3063834B1 (fr) * 2017-03-10 2021-04-30 Soitec Silicon On Insulator Procede de fabrication d'un dispositif semi-conducteur tridimensionnel
CN116216630B (zh) * 2023-04-28 2023-07-21 润芯感知科技(南昌)有限公司 一种半导体器件及其制造方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1998367A2 (fr) * 2007-05-30 2008-12-03 Shin-Etsu Chemical Company, Ltd. Procédé de fabrication d'une tranche SOI
WO2010070377A1 (fr) * 2008-12-19 2010-06-24 S.O.I.Tec Silicon On Insulator Technologies Substrats semi-conducteurs composites formés sous contrainte et procédés de formation associés

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6103599A (en) * 1997-07-25 2000-08-15 Silicon Genesis Corporation Planarizing technique for multilayered substrates
FR2773261B1 (fr) * 1997-12-30 2000-01-28 Commissariat Energie Atomique Procede pour le transfert d'un film mince comportant une etape de creation d'inclusions
FR2842349B1 (fr) 2002-07-09 2005-02-18 Transfert d'une couche mince a partir d'une plaquette comprenant une couche tampon
JP4794810B2 (ja) * 2003-03-20 2011-10-19 シャープ株式会社 半導体装置の製造方法
WO2005069356A1 (fr) 2004-01-15 2005-07-28 Japan Science And Technology Agency Procede de production d'un film mince monocristallin et dispositif a film mince monocristallin
TWI283442B (en) * 2004-09-09 2007-07-01 Sez Ag Method for selective etching
CN101248519B (zh) * 2005-02-28 2011-08-24 硅源公司 衬底硬化方法及所得器件
JP2006297502A (ja) 2005-04-15 2006-11-02 Toshiba Corp 半導体装置及びその製造方法
US8241995B2 (en) * 2006-09-18 2012-08-14 International Business Machines Corporation Bonding of substrates including metal-dielectric patterns with metal raised above dielectric
US8058137B1 (en) * 2009-04-14 2011-11-15 Monolithic 3D Inc. Method for fabrication of a semiconductor device and structure
US8557679B2 (en) * 2010-06-30 2013-10-15 Corning Incorporated Oxygen plasma conversion process for preparing a surface for bonding
SG177817A1 (en) 2010-07-19 2012-02-28 Soitec Silicon On Insulator Temporary semiconductor structure bonding methods and related bonded semiconductor structures
US8461017B2 (en) 2010-07-19 2013-06-11 Soitec Methods of forming bonded semiconductor structures using a temporary carrier having a weakened ion implant region for subsequent separation along the weakened region
US9000557B2 (en) * 2012-03-17 2015-04-07 Zvi Or-Bach Semiconductor device and structure

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1998367A2 (fr) * 2007-05-30 2008-12-03 Shin-Etsu Chemical Company, Ltd. Procédé de fabrication d'une tranche SOI
WO2010070377A1 (fr) * 2008-12-19 2010-06-24 S.O.I.Tec Silicon On Insulator Technologies Substrats semi-conducteurs composites formés sous contrainte et procédés de formation associés

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP4006955A1 (fr) * 2020-11-27 2022-06-01 Commissariat à l'énergie atomique et aux énergies alternatives Procédé basse température de fabrication d'un substrat semiconducteur sur isolant
FR3116940A1 (fr) * 2020-11-27 2022-06-03 Commissariat A L'energie Atomique Et Aux Energies Alternatives Procédé basse température de fabrication d’un substrat semiconducteur sur isolant

Also Published As

Publication number Publication date
KR20130014380A (ko) 2013-02-07
US9087767B2 (en) 2015-07-21
KR101369007B1 (ko) 2014-02-27
CN102903610A (zh) 2013-01-30
US20130026608A1 (en) 2013-01-31
FR2978605B1 (fr) 2015-10-16
CN102903610B (zh) 2015-12-02

Similar Documents

Publication Publication Date Title
FR2978605A1 (fr) Procede de fabrication d'une structure semi-conductrice comprenant une couche fonctionnalisee sur un substrat support
FR2978604A1 (fr) Procede de guerison de defauts dans une couche semi-conductrice
EP2764535B1 (fr) Procédé de double report de couche
EP1721333A1 (fr) Technique d'amelioration de la qualite d'une couche mince prelevee
EP1631983A1 (fr) Procede d'obtention concomitante d'une paire de substrats recouverts d'une couche utile
EP2538438B1 (fr) Procédé de fabrication d'une structure semi-conductrice mettant en oeuvre un collage temporaire
FR2978603A1 (fr) Procede de transfert d'une couche semi-conductrice monocristalline sur un substrat support
FR2943177A1 (fr) Procede de fabrication d'une structure multicouche avec report de couche circuit
FR2938975A1 (fr) Procede de realisation d'une heterostructure de type silicium sur saphir
FR3015110A1 (fr) Procede de fabrication d’un substrat-poignee destine au collage temporaire d’un substrat
FR2969378A1 (fr) Structure composite tridimensionnelle comportant plusieurs couches de microcomposants en alignement
EP2840589A1 (fr) Procédé améliore de séparation entre une zone activé d'un substrat et sa face arrière ou une portion de sa face arrière
EP3295472A1 (fr) Procede de collage d'une premiere structure et d'une seconde structure
FR2977073A1 (fr) Procede de transfert d'une couche de semi-conducteur, et substrat comprenant une structure de confinement
FR3054927A1 (fr)
FR3120737A1 (fr) Procede de fabrication d’une structure semi-conductrice a base de carbure de silicium et structure composite intermediaire
FR2912550A1 (fr) Procede de fabrication d'une structure ssoi.
EP3295480A1 (fr) Procédé de collage direct
FR2866982A1 (fr) Procede de fabrication de composants electroniques
FR3120736A1 (fr) Procede de fabrication d’une structure semi-conductrice a base de carbure de silicium et structure composite intermediaire
EP4128330B1 (fr) Procede de fabrication d'une structure empilee
WO2023144495A1 (fr) Procede de fabrication d'une structure de type double semi-conducteur sur isolant
WO2023151852A1 (fr) Procede de transfert d'une couche mince sur un substrat support
EP4280261A1 (fr) Procede de collage temporaire
FR3139410A1 (fr) Procédé d’amincissement d’une structure composite portée par un substrat support SiC polycristallin, à gondolement réduit

Legal Events

Date Code Title Description
CD Change of name or company name

Owner name: SOITEC, FR

Effective date: 20130208

PLFP Fee payment

Year of fee payment: 6

PLFP Fee payment

Year of fee payment: 7

PLFP Fee payment

Year of fee payment: 8

PLFP Fee payment

Year of fee payment: 10

PLFP Fee payment

Year of fee payment: 11

PLFP Fee payment

Year of fee payment: 12

PLFP Fee payment

Year of fee payment: 13

PLFP Fee payment

Year of fee payment: 14