[go: up one dir, main page]

FR2967814A1 - Dispositif semi-conducteur a puce sur plaque support - Google Patents

Dispositif semi-conducteur a puce sur plaque support Download PDF

Info

Publication number
FR2967814A1
FR2967814A1 FR1059645A FR1059645A FR2967814A1 FR 2967814 A1 FR2967814 A1 FR 2967814A1 FR 1059645 A FR1059645 A FR 1059645A FR 1059645 A FR1059645 A FR 1059645A FR 2967814 A1 FR2967814 A1 FR 2967814A1
Authority
FR
France
Prior art keywords
chip
support plate
electrical
electrical connection
interconnection
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
FR1059645A
Other languages
English (en)
Inventor
Dominique Marais
Jacques Chavade
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
STMicroelectronics Grenoble 2 SAS
Original Assignee
STMicroelectronics Grenoble 2 SAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by STMicroelectronics Grenoble 2 SAS filed Critical STMicroelectronics Grenoble 2 SAS
Priority to FR1059645A priority Critical patent/FR2967814A1/fr
Publication of FR2967814A1 publication Critical patent/FR2967814A1/fr
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of semiconductor or other solid state devices
    • H01L25/03—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H10D89/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02377—Fan-in arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H01L2224/171—Disposition
    • H01L2224/1718—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/17181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73207—Bump and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73257—Bump and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes
    • H01L2225/04—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same main group of the same subclass of class H10
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0651—Wire or wire-like electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes
    • H01L2225/04—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same main group of the same subclass of class H10
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes
    • H01L2225/04—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same main group of the same subclass of class H10
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06541—Conductive via connections through the device, e.g. vertical interconnects, through silicon via [TSV]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes
    • H01L2225/04—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same main group of the same subclass of class H10
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06548—Conductive via connections through the substrate, container, or encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes
    • H01L2225/04—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same main group of the same subclass of class H10
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06568—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking the devices decreasing in size, e.g. pyramidical stack
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

Dispositif semi-conducteur comprenant une plaque support de connexion électrique (2) présentant une face avant et une face arrière et comprenant des moyens d'interconnexion électrique (4, 5, 6) d'une face à l'autre, au moins une puce de circuit intégrés (8) qui comprend, d'un côté avant, des circuits intégrés et une couche pourvue d'un réseau avant d'interconnexion électrique (14) et, d'un côté arrière, une couche pourvue d'un réseau arrière d'interconnexion électrique (13) et qui comprend des vias traversants de connexion électrique (15) qui relient le réseau arrière d'interconnexion (13) et le réseau avant d'interconnexion (14), des fils de connexion électrique (18) reliés d'une part au réseau avant d'interconnexion (14) de la puce et d'autre part aux moyens d'interconnexion (5) de la plaque support, et des éléments intermédiaires de connexion électrique (17) interposés entre la plaque support (2) et la puce (8) et reliés sélectivement aux moyens d'interconnexion (5) de la plaque support et au réseau arrière d'interconnexion électrique (13) de la puce.

Description

Dispositif semi-conducteur à puce sur plaque support La présente invention concerne le domaine des dispositifs semi-conducteurs. On connaît des dispositifs semi-conducteurs qui comprennent une plaque support et une puce de circuits intégrés reliée par des fils électriques à des moyens de connexion électrique de la plaque support, la puce et les fils étant noyés dans un bloc d'encapsulation aménagé sur la plaque support. Dans de tels dispositifs, le nombre de connexions électriques est limité par le nombre de fils électriques acceptables. De plus, ces fils électriques engendrent des impédances qui peuvent, dans certaines applications, représenter un inconvénient. I1 est proposé un dispositif semi-conducteur qui comprend une plaque support de connexion électrique présentant une face avant et une face arrière et comprenant des moyens d'interconnexion électrique d'une face à l'autre et au moins une puce de circuits intégrés.
La puce de circuits intégrés peut présenter une face arrière placée à distance de la face frontale de la plaque support. Cette puce peut comprendre, d'un côté avant, des circuits intégrés et une couche pourvue d'un réseau avant d'interconnexion électrique et, d'un côté arrière, une couche pourvue d'un réseau arrière d'interconnexion électrique et peut comprend en outre des vias traversants de connexion électrique qui relient le réseau arrière d'interconnexion et le réseau avant d'interconnexion. Des fils de connexion électrique peuvent relier d'une part le réseau avant d'interconnexion de la puce et d'autre part les moyens d'interconnexion de la plaque support, Des éléments intermédiaires de connexion électrique peuvent être interposés entre la plaque support et la puce et relient sélectivement les moyens d'interconnexion de la plaque support et le réseau arrière d'interconnexion électrique de la puce.
La plaque support peut comprendre un substrat et ses moyens d'interconnexion électrique comprennent un réseau arrière électrique, un réseau avant d'interconnexion électrique et des vias de connexion électrique traversant le substrat et reliant ces réseaux d'interconnexion.
Des éléments arrière de connexion électrique peuvent être placés sur la face arrière de la plaque support et peuvent être sélectivement reliés aux moyens d'interconnexion électrique de cette plaque support. Un bloc d'encapsulation de la puce et des fils de connexion électrique peut être prévu sur la face avant de la plaque support. Les vias traversants de connexion électrique de la puce et les éléments intermédiaires de connexion électrique associés peuvent constituer, au moins en grande partie, des moyens de connexion électrique d'une alimentation électrique de la puce.
Les fils de connexion électrique peuvent constituer, au moins en grande partie, des moyens de transfert de signaux électriques. Au moins une seconde puce peut être placée au-dessus de ladite puce et des éléments de connexion peuvent relier électriquement cette seconde puce au réseau avant de connexion électrique de ladite puce.
Des dispositifs ou boîtiers semi-conducteurs vont maintenant être décrits à titre d'exemples non limitatifs, illustrés par le dessin sur lequel : - la figure 1 représente une coupe d'un dispositif semi-conducteur ; - la figure 2 représente une vue arrière du dispositif semi- conducteur de la figure 1 ; - et la figure 3 représente une coupe d'une variante de réalisation du dispositif semi-conducteur de la figure 1. Un dispositif semi-conducteur 1 représenté sur les figures 1 et 2 comprend une plaque support de connexion électrique 2 qui comprend un substrat isolant 3. La plaque support 2 comprend en outre un réseau arrière d'interconnexion électrique 4 aménagé dans une couche 4a formée au-dessus d'une face arrière du substrat 3, un réseau avant d'interconnexion électrique 5 aménagé dans une couche 5a formée au-dessus d'une face avant du substrat 3, et une pluralité de vias traversants de connexion électrique 6 formés dans des trous traversants 7 du substrat 3.
Les vias traversants 6 relient sélectivement le réseau arrière 4 et le réseau avant 5 de façon à former des moyens de connexion électrique d'une face à l'autre de la plaque support 2. Le réseau arrière 4 et le réseau avant 5 peuvent comprendre des pistes de connexion électrique aménagées respectivement sur un ou plusieurs niveaux métalliques. Le dispositif semi-conducteur 1 comprend en outre une puce de circuits intégrés 8 qui présente une face arrière 9 située à distance d'une face avant 10 de la plaque support 2. La puce 8 comprend un substrat 11 par exemple en silicium et, du côté avant de ce substrat, des circuits intégrés 12. La puce 8 comprend en outre un réseau arrière d'interconnexion électrique 13 aménagé dans une couche arrière 13a formée au-dessus d'une face arrière du substrat 11, un réseau avant d'interconnexion électrique 14 aménagé dans une couche avant 14a formée au-dessus d'une face avant du substrat 11, et une pluralité de vias traversants de connexion électrique 15 formés dans des trous traversants 16 du substrat 11. Ces vias traversants de connexion 15 sont formés dans des zones exemptes de circuits intégrés 12 et relient sélectivement le réseau arrière d'interconnexion 13 et le réseau avant d'interconnexion 14 de façon à former des moyens d'interconnexion électrique d'une face à l'autre du substrat 11. Le réseau arrière d'interconnexion 13 et le réseau avant d'interconnexion 14 peuvent comprendre des pistes de connexion électrique aménagées respectivement sur un ou plusieurs niveaux métalliques. Par exemple, les parties avant des vias de connexion 13 sont reliées au premier niveau métallique du réseau avant d'interconnexion électrique 14.
Le dispositif semi-conducteur 1 comprend en outre une pluralité d'éléments intermédiaires de connexion électrique 17, par exemple des billes métalliques, qui sont interposés entre la plaque support 2 et la puce 8 et qui relient sélectivement le réseau avant d'interconnexion 5 de la plaque support 2 et le réseau arrière d'interconnexion 13 de la puce 8. Les éléments de connexion électrique 17 peuvent être disposés selon une matrice carrée. Le dispositif semi-conducteur 1 comprend une pluralité de fils de connexion électrique 18, périphériques, dont les extrémités sont reliées d'une part à des plots 19 du réseau avant d'interconnexion 5 de la plaque support 2 et d'autre part à des plots 20 du réseau avant d'interconnexion 14 de la puce 8. Ces fils de connexion électrique 18 peuvent être aménagés sur une ou plusieurs épaisseurs. Le dispositif semi-conducteur 1 comprend également une matière de remplissage 21 remplissant l'espace entre la plaque support 2 et la puce 8, ainsi qu'un bloc d'encapsulation 22 dans lequel sont noyés la puce 8 et les fils de connexion électrique 18, au-dessus de la face avant 10 de la plaque support. Selon une variante de réalisation, le bloc d'encapsulation 22 pourrait, en une seule opération, remplir l'espace entre la plaque support 2 et la puce 8. Le dispositif semi-conducteur 1 est équipé d'éléments de connexion électrique extérieure 23, par exemple des billes métalliques, qui sont placés sur des plots du réseau arrière d'interconnexion 4 de la plaque support 2. Les éléments de connexion extérieure 23 peuvent être disposés selon une matrice carrée. I1 résulte de ce qui précède que les circuits intégrés 12 de la puce 8 et les éléments de connexion électrique extérieure 23 peuvent être reliés entre eux, sélectivement, par l'intermédiaire de deux voies de connexion.
Une première voie de connexion comprend le réseau arrière d'interconnexion 4, les vias traversants de connexion 6, et le réseau avant d'interconnexion 5 de la plaque support 2, les fils de connexion 18 et le réseau avant d'interconnexion 14 de la puce 8.
Une seconde voie de connexion comprend le réseau arrière d'interconnexion 4, les vias traversants de connexion 6 et le réseau avant d'interconnexion 5 de la plaque support 2, les éléments de connexion 17, le réseau arrière d'interconnexion 13, les vias traversants de connexion 15 et le réseau avant d'interconnexion 14 de la puce 8. Selon un mode de réalisation particulier représenté sur la figure 2, la pluralité d'éléments de connexion extérieure 23a peut être divisée en des éléments périphériques de connexion extérieure 23a, sur une ou plusieurs rangées, reliés à la première voie, pour le transport de signaux électriques, et en des éléments de connexion extérieure centraux 23b reliés à la seconde voie, pour le transport de l'énergie électrique d'alimentation de la puce 8 et de la masse électrique. Néanmoins, cette seconde voie pourrait être utilisée également pour transmettre des signaux, notamment dans le cas où l'impédance de la connexion par les fils électriques 18 serait critique. Selon une variante de réalisation illustrée sur la figure 3, le dispositif semi-conducteur 1 peut en outre comprendre une seconde puce de circuits intégrés 24 placée ou empilée au-dessus de la puce 8 et reliée électriquement au réseau avant d'interconnexion 14 par une pluralité d'éléments de connexion électrique 25, par exemple des billes ou des colonnes. La puce 24 est également noyée dans le bloc d'encapsulation 22. Ainsi, la puce additionnelle 24 peut être électriquement reliée, sélectivement, à la puce 8 et/ou aux éléments de connexion électrique extérieure 23. Selon le mode de réalisation évoqué en référence à la figure 2, les mêmes voies de connexion peuvent être appliquées à la puce additionnelle 24. I1 ressort des exemples décrits que l'existence des deux voies précitées de connexion permettent de disposer d'un nombre accru de connexions électriques et que la seconde voie utilisant les vias traversants de connexion 15 de la puce 8 permettent de réaliser des connexions électriques à impédance réduite.
La présente invention ne se limite pas aux exemples ci-dessus décrits. Bien d'autres variantes de réalisation sont possibles sans sortir du cadre défini par les revendications annexées.

Claims (7)

  1. REVENDICATIONS1. Dispositif semi-conducteur comprenant une plaque support de connexion électrique (2) présentant une face avant et une face arrière et comprenant des moyens d'interconnexion électrique (4, 5, 6) d'une face à l'autre, au moins une puce de circuit intégrés (8) qui présente une face arrière (9) placée à distance de la face avant (10) de la plaque support (2), qui comprend, d'un côté avant, des circuits intégrés (12) et une couche avant (14a) pourvue d'un réseau avant d'interconnexion électrique (14) et, d'un côté arrière, une couche arrière (13a) pourvue d'un réseau arrière d'interconnexion électrique (13), et qui comprend des vias traversants de connexion électrique (15) qui relient le réseau arrière d'interconnexion (13) et le réseau avant d'interconnexion (14), des fils de connexion électrique (18) reliés d'une part au réseau avant d'interconnexion (14) de la puce et d'autre part aux moyens d'interconnexion (5) de la plaque support, et des éléments intermédiaires de connexion électrique (17) interposés entre la plaque support (2) et la puce (8) et reliés sélectivement aux moyens d'interconnexion (5) de la plaque support et au réseau arrière d'interconnexion électrique (13) de la puce.
  2. 2. Dispositif selon la revendication 1, dans lequel la plaque support (2) comprend un substrat et lesdits moyens d'interconnexion électrique de cette plaque support comprennent un réseau arrière électrique (4), un réseau avant d'interconnexion électrique (5) et des vias de connexion électrique (6) traversant le substrat et reliant ces réseaux d'interconnexion.
  3. 3. Dispositif selon l'une des revendications précédentes, comprenant des éléments arrière de connexion électrique (23) placés sur la face arrière de la plaque support (2) et sélectivement reliés aux moyens d'interconnexion électrique (4) de cette plaque support.
  4. 4. Dispositif selon la revendication 1, comprenant un bloc d'encapsulation de la puce (8) et des fils de connexion électrique (18) sur la face avant de la plaque support.
  5. 5. Dispositif selon l'une quelconque des revendications précédentes, dans lequel les vias traversants de connexion électrique (15) de la puce (8) et les éléments intermédiaires de connexion électrique associés (17) constituent, au moins en grande partie, des moyens de connexion électrique d'une alimentation électrique de la puce.
  6. 6. Dispositif selon l'une quelconque des revendications précédentes, dans lequel les fils de connexion électrique constituent, au moins en grande partie, des moyens de transfert de signaux électriques.
  7. 7. Dispositif selon l'une quelconque des revendications précédentes, comprenant au moins une seconde puce placée au-dessus de ladite puce et comprenant des éléments de connexion (25) reliant électriquement cette seconde puce au réseau avant de connexion électrique (14) de ladite puce (8). ----------------
FR1059645A 2010-11-23 2010-11-23 Dispositif semi-conducteur a puce sur plaque support Pending FR2967814A1 (fr)

Priority Applications (1)

Application Number Priority Date Filing Date Title
FR1059645A FR2967814A1 (fr) 2010-11-23 2010-11-23 Dispositif semi-conducteur a puce sur plaque support

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
FR1059645A FR2967814A1 (fr) 2010-11-23 2010-11-23 Dispositif semi-conducteur a puce sur plaque support

Publications (1)

Publication Number Publication Date
FR2967814A1 true FR2967814A1 (fr) 2012-05-25

Family

ID=43981719

Family Applications (1)

Application Number Title Priority Date Filing Date
FR1059645A Pending FR2967814A1 (fr) 2010-11-23 2010-11-23 Dispositif semi-conducteur a puce sur plaque support

Country Status (1)

Country Link
FR (1) FR2967814A1 (fr)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020041027A1 (en) * 2000-10-10 2002-04-11 Kabushiki Kaisha Toshiba Semiconductor device
US20020074669A1 (en) * 2000-12-15 2002-06-20 Mitsubishi Denki Kabushiki Kaisha Semiconductor device having capacitors for reducing power source noise
US20090115026A1 (en) * 2007-11-05 2009-05-07 Texas Instruments Incorporated Semiconductor device having through-silicon vias for high current,high frequency, and heat dissipation
US20090140364A1 (en) * 2005-04-26 2009-06-04 Masamichi Ishihara Packaged semiconductor device and method of manufacturing the same

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020041027A1 (en) * 2000-10-10 2002-04-11 Kabushiki Kaisha Toshiba Semiconductor device
US20020074669A1 (en) * 2000-12-15 2002-06-20 Mitsubishi Denki Kabushiki Kaisha Semiconductor device having capacitors for reducing power source noise
US20090140364A1 (en) * 2005-04-26 2009-06-04 Masamichi Ishihara Packaged semiconductor device and method of manufacturing the same
US20090115026A1 (en) * 2007-11-05 2009-05-07 Texas Instruments Incorporated Semiconductor device having through-silicon vias for high current,high frequency, and heat dissipation

Similar Documents

Publication Publication Date Title
FR2938976A1 (fr) Dispositif semi-conducteur a composants empiles
US8120044B2 (en) Multi-chips with an optical interconnection unit
US9059127B1 (en) Packages for three-dimensional die stacks
EP3545551B1 (fr) Circuit integre forme d'un empilement de deux puces connectees en serie
CN103503122A (zh) 半导体装置
TW201909398A (zh) 固體攝像元件及其製造方法
KR20090100895A (ko) 반도체 패키지 제조 방법
FR2700416A1 (fr) Dispositif à semiconducteurs comportant un élément semiconducteur sur un élément de montage.
FR2963478A1 (fr) Dispositif semi-conducteur comprenant un composant passif de condensateurs et procede pour sa fabrication.
FR2765399A1 (fr) Dispositif semi-conducteur a moyen d'echanges a distance
FR3011979A1 (fr) Dispositif electronique a puce de circuits integres et systeme electronique
FR3077925A1 (fr) Circuit integre tridimensionnel face a face de structure simplifiee
FR3051974A1 (fr) Dispositif electronique a puces electroniques empilees
WO2018091852A1 (fr) Circuit intégré forme de deux puces connectées en série
FR2964790A1 (fr) Composant et dispositif semi-conducteur munis de moyens de dissipation de chaleur
US7268020B2 (en) Embedded heat spreader
FR2987170A1 (fr) Boitier et dispositif electroniques
FR2967814A1 (fr) Dispositif semi-conducteur a puce sur plaque support
FR3091027A1 (fr) Dispositif optoélectronique
FR3011977A1 (fr) Dispositif electronique a puce de circuits integres et systeme electronique
JP2008182158A5 (fr)
JP6711614B2 (ja) 半導体装置
FR3094138A1 (fr) Circuits superposés interconnectés
FR3126811A1 (fr) Boîtier pour plusieurs circuits integres
FR3069371B1 (fr) Dispositif electronique capteur d'images