[go: up one dir, main page]

FR2938976A1 - Dispositif semi-conducteur a composants empiles - Google Patents

Dispositif semi-conducteur a composants empiles Download PDF

Info

Publication number
FR2938976A1
FR2938976A1 FR0857965A FR0857965A FR2938976A1 FR 2938976 A1 FR2938976 A1 FR 2938976A1 FR 0857965 A FR0857965 A FR 0857965A FR 0857965 A FR0857965 A FR 0857965A FR 2938976 A1 FR2938976 A1 FR 2938976A1
Authority
FR
France
Prior art keywords
electrical connection
face
component
layer
support layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
FR0857965A
Other languages
English (en)
Inventor
Romain Coffy
Remi Brechignac
De Mar Carlo Cognetti
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
STMicroelectronics Grenoble 2 SAS
STMicroelectronics SRL
Original Assignee
STMicroelectronics Grenoble 2 SAS
STMicroelectronics SRL
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by STMicroelectronics Grenoble 2 SAS, STMicroelectronics SRL filed Critical STMicroelectronics Grenoble 2 SAS
Priority to FR0857965A priority Critical patent/FR2938976A1/fr
Priority to US13/130,169 priority patent/US8482116B2/en
Priority to PCT/EP2009/064918 priority patent/WO2010057808A1/fr
Publication of FR2938976A1 publication Critical patent/FR2938976A1/fr
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of semiconductor or other solid state devices
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, the devices being individual devices of subclass H10D or integrated devices of class H10
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5384—Conductive vias through the substrate with or without pins, e.g. buried coaxial conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of semiconductor or other solid state devices
    • H01L25/03—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H10D89/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07 e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16235—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a via metallisation of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes
    • H01L2225/04—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same main group of the same subclass of class H10
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06517—Bump or bump-like direct electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes
    • H01L2225/04—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same main group of the same subclass of class H10
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06524—Electrical connections formed on device or on substrate, e.g. a deposited or grown layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes
    • H01L2225/04—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same main group of the same subclass of class H10
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06541—Conductive via connections through the device, e.g. vertical interconnects, through silicon via [TSV]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes
    • H01L2225/04—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same main group of the same subclass of class H10
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06572—Auxiliary carrier between devices, the carrier having an electrical connection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of semiconductor or other solid state devices
    • H01L25/03—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H10D89/00
    • H01L25/0655—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H10D89/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00011—Not relevant to the scope of the group, the symbol of which is combined with the symbol of this group
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01058—Cerium [Ce]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15192—Resurf arrangement of the internal vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

Dispositif semi-conducteur comprenant : au moins un premier composant (5) présentant une face frontale munie de plots de connexion électrique ; une couche-support (2) dans laquelle le premier composant est noyé dans une position telle que la face frontale du premier composant n'est pas recouverte et s'étende parallèlement à une première face de la couche-support ; une couche intermédiaire (8) formée sur la face frontale du premier composant et la première face de la couche-support et comprenant un réseau de connexion électrique (9) sélectivement relié aux plots de connexion électrique du premier composant ; au moins un second composant (11), en particulier au moins une seconde puce de circuits intégrés, présentant une face placée au-dessus de la couche intermédiaire et munie de plots de connexion électrique reliées sélectivement au réseau de connexion électrique ; et des vias de connexion électrique (17) traversant la couche-support et reliant sélectivement ledit réseau de connexion électrique à des moyens de connexion électrique extérieure (20) formés sur une seconde face de la couche-support.

Description

-GR2-268 LD-RI GRB08-4684FR Société par actions simplifiée dite : STMicroelectronics (Grenoble) SAS et Société dite : STMicrolectronics S.r.l. Dispositif semi-conducteur à composants empilés Invention de : COFFY Romain BRECHIGNAC Rémi COGNETTI DE MAR Carlo Dispositif semi-conducteur à composants empilés La présente invention concerne le domaine des dispositifs semi-conducteurs. On connaît des empilages de puces de circuits intégrés dans lesquels une première puce de circuits intégrés est montée par une face sur une plaque de connexion électrique et une seconde puce de circuits intégrés est collée directement sur l'autre face de la première puce. Dans un cas, la face de la première puce, adjacente à la plaque, présente des plots de connexion électrique reliés au réseau de la plaque par des billes de connexion électrique. Dans un autre cas, la face de la première puce, opposée à la plaque, présente des plots de connexion électrique disposés à la périphérie de la seconde puce et reliés au réseau de la plaque par de fils de connexion électrique. Dans les deux cas, les plots de connexion électrique de la seconde puce, prévus sur sa face opposée à celle qui est collée, sont reliés au réseau de la plaque par des fils de connexion électrique. Les puces et les fils de connexion électrique sont ensuite encapsulés soit dans un carter rapporté sur la plaque soit dans une matière moulée d'enrobage. La disposition selon le premier cas est peu adaptée lorsque la seconde puce est plus grande que la première puce. Dans la disposition selon le second cas, la seconde puce est nécessairement plus petite que la première puce. La présente invention a pour but de proposer un empilage de composants dans lequel il peut exister une grande liberté de dimensionnement des composants et de réalisation de connexions électriques entre les composants et avec l'extérieur.
Il est proposé un dispositif semi-conducteur qui comprend : au moins un premier composant, en particulier au moins une première puce de circuits intégrés, présentant une face frontale munie de plots de connexion électrique ; une couche-support dans laquelle le premier composant est noyé dans une position telle que la face frontale du premier composant n'est pas recouverte et s'étende parallèlement à une première face de la couche-support ; une couche intermédiaire formée sur la face frontale du premier composant et la première face de la couche-support et comprenant un réseau de connexion électrique sélectivement relié aux plots de connexion électrique du premier composant ; au moins un second composant, en particulier au moins une seconde puce de circuits intégrés, présentant une face placée au-dessus de la couche intermédiaire et munie de plots de connexion électrique reliés sélectivement au réseau de connexion électrique ; et des vias de connexion électrique traversant la couche-support et reliant sélectivement ledit réseau de connexion électrique à des moyens de connexion électrique extérieure formés sur une seconde face de la couche-support. Le dispositif peut comprendre une autre couche formée sur la seconde face de la couche-support et comprenant un autre réseau de connexion électrique reliés sélectivement auxdits vias et présentant des zones de connexion électrique extérieure. Le dispositif peut comprendre plusieurs premiers composants noyés dans la couche-support.
Le dispositif peut comprendre plusieurs seconds composants placés sur la couche-support. La couche-support peut être en une matière moulée. I1 est également proposé un équipement électronique comprenant au moins un dispositif semi-conducteur ci-dessus et une plaque-support de connexion électrique sur laquelle ce dispositif semi-conducteur est monté par l'intermédiaire de billes de connexion électrique. Des dispositifs semi-conducteurs vont maintenant être décrits à titre d'exemples non limitatifs et illustrés par le dessin annexé dans lesquel : - la figure 1 représente une coupe d'un dispositif semi-conducteur ; - et la figure 2 représente une coupe d'un dispositif semi-conducteur.
Dans l'exemple représenté sur la figure 1, un dispositif semi-conducteur 1 comprend une couche-support 2, en une matière isolante, présentant une face avant 3 et une face arrière 4 et dans laquelle est noyée une première puce 5 de circuits intégrés dans une position telle qu'une face frontale 6 de la première puce 5, munie de plots de connexion électrique 7, n'est pas recouverte par la matière de la couche-support 2 et s'étend approximativement dans le même plan que la face avant 3 de cette couche-support 2. Le dispositif semi-conducteur 1 comprend en outre une couche intermédiaire 8 formée sur la face avant de la couche-support 2 et sur la face frontale 6 de la première puce 5, au moins partiellement sur ces faces. La couche intermédiaire 8 comprend un réseau de connexion électrique 9. Ce réseau 9 présente, sur une face arrière, des zones de connexion électrique 10 sélectivement reliées aux plots de connexion électrique 7 de la première puce 5. Le dispositif semi-conducteur 1 comprend également une seconde puce 11 de circuits intégrés, rapportée, présentant une face 12 placée au-dessus de la couche intermédiaire 8, en contact ou non en contact, et munie de plots de connexion électrique 13. Le réseau 9 présente, sur une face avant, des zones de connexion électrique 14 sélectivement reliées aux zones de connexion électrique 13 de la seconde puce 11 par exemple par des billes 15. Dans une variante, ces billes pourraient être remplacées par des zones en saillie de la face avant de la couche-support 2. Le dispositif peut comprendre un seul niveau métallique ou plusieurs niveaux métalliques reliés sélectivement et formés dans une matière isolante. La couche-support 2 présente des trous traversants 16 dans lesquels sont formés des vias de connexion électrique 17. Ces vias 17 sont sélectivement reliés à des zones de connexion électrique 18 du réseau 9 en vue de réaliser des connexions électriques extérieures par l'arrière de la couche-support 2. Les vias de connexion électrique 17 peuvent être placés en n'importe quels endroits souhaités autour de la première puce 5.
Le dispositif semi-conducteur 1 peut comprendre également une autre couche 19 comprenant un autre réseau de connexion électrique 20 formé sur la face arrière 4 de la couche-support 2, à un ou plusieurs niveaux. Cet autre réseau 20 peut présenter des zones avant de connexion électrique 21 sélectivement reliées aux vias 17 et des zones arrière de connexion électrique 22 découvertes, en vue de relier électriquement le dispositif semi-conducteur 1 à un composant extérieur, par exemple par des billes de connexion électriques 23, à l'opposé de la seconde puce 11.
Dans un exemple, la première puce 5 pourrait être un microprocesseur et la seconde puce pourrait être une mémoire électronique, les réseaux 9 et 20 étant adaptés pour effectuer les échanges souhaités entre le microprocesseur et la mémoire et les échanges souhaités entre ces derniers et l'extérieur.
Selon un exemple de réalisation, le dispositif semi-conducteur 1 peut être fabriqué de la manière suivante. On colle les faces 6 d'une pluralité de premières puces 5 sur une surface réceptrice d'un moule, à distance les unes des autres et selon une matrice régulière.
On coule une matière devant former la couche-support 2, par exemple une résine époxy, dans le moule sur les premières puces 5 de façon à les noyer. Après durcissement de la matière, on obtient une plaque que l'on extrait du moule. On réalise les réseaux de connexion électrique 9 et 20 et les vias 17, en mettant en oeuvre les techniques habituelles de formation de pistes métalliques et des zones métalliques de connexion, sur un ou plusieurs niveaux. On monte la seconde puce 11 sur la couche intermédiaire 8, en mettant en oeuvre les techniques habituelles de montage en surface.
On peut alors découper la plaque obtenue de façon à singulariser une pluralité de dispositifs semi-conducteurs 1. On peut alors monter les dispositifs semi-conducteurs 1 obtenu sur des plaques-supports de connexion électrique 24 d'un équipement électronique par l'intermédiaire des billes 23 reliées à des pistes ou plots 25 de ces plaques. Dans l'exemple représenté sur la figure 2, un dispositif semi-conducteur 100 comprend une pluralité de premiers composants 105 noyés dans une couche-support 102, une couche intermédiaire 108 comprenant un réseau de connexion électrique 109, une pluralité de seconds composants 111 placés sur la couche intermédiaire 108 et montés ou connectés en surface, des vias 117 au travers de la couche-support 102 et une autre couche 119 comprenant un autre réseau de connexion électrique 120. Les premiers composants 105 peuvent être des puces électroniques et/ou tous autres composants actifs ou passifs, de dimensions identiques ou différents, tant en surfaces couvertes qu'en épaisseurs.
De même, les seconds composants 111 peuvent être des puces électroniques et/ou tous autres composants actifs ou passifs, identiques ou différents, tant en surfaces couvertes qu'en épaisseurs. Les réseaux 109 et 120 et les vias 117 peuvent être adaptés pour effectuer les échanges souhaités entre les composants 105 et 111 et les échanges souhaités entre ces derniers et l'extérieur. ***

Claims (6)

  1. REVENDICATIONS1. Dispositif semi-conducteur comprenant : au moins un premier composant (5), en particulier au moins une première puce de circuits intégrés, présentant une face frontale munie de plots de connexion électrique ; une couche-support (2) dans laquelle le premier composant est noyé dans une position telle que la face frontale du premier composant n'est pas recouverte et s'étende parallèlement à une première face de la couche-support ; une couche intermédiaire (8) formée sur la face frontale du premier composant et la première face de la couche-support et comprenant un réseau de connexion électrique (9) sélectivement relié aux plots de connexion électrique du premier composant ; au moins un second composant (11), en particulier au moins une seconde puce de circuits intégrés, présentant une face placée au- dessus de la couche intermédiaire et munie de plots de connexion électrique reliés sélectivement au réseau de connexion électrique ; et des vias de connexion électrique (17) traversant la couche-support et reliant sélectivement ledit réseau de connexion électrique à des moyens de connexion électrique extérieure (20) formés sur une seconde face de la couche-support.
  2. 2. Dispositif selon la revendication 1, comprenant une autre couche (19) formée sur la seconde face de la couche-support et comprenant un autre réseau de connexion électrique (20) reliés sélectivement auxdits vias et présentant des zones de connexion électrique extérieure.
  3. 3. Dispositif selon la revendication 1, comprenant plusieurs premiers composants noyés dans la couche-support.
  4. 4. Dispositif selon la revendication 1, comprenant plusieurs seconds composants placés sur la couche-support.
  5. 5. Dispositif selon la revendication 1, dans lequel la couche- support (2) est en une matière moulée.
  6. 6. Equipement électronique comprenant au moins un dispositif semi-conducteur selon l'une quelconque des revendicationsprécédentes et une plaque-support de connexion électrique (24) sur laquelle ce dispositif semi-conducteur est monté par l'intermédiaire de billes de connexion électrique (23). ***
FR0857965A 2008-11-24 2008-11-24 Dispositif semi-conducteur a composants empiles Pending FR2938976A1 (fr)

Priority Applications (3)

Application Number Priority Date Filing Date Title
FR0857965A FR2938976A1 (fr) 2008-11-24 2008-11-24 Dispositif semi-conducteur a composants empiles
US13/130,169 US8482116B2 (en) 2008-11-24 2009-11-10 Semiconductor device having stacked components
PCT/EP2009/064918 WO2010057808A1 (fr) 2008-11-24 2009-11-10 Dispositif semi-conducteur comportant des composants empilés

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
FR0857965A FR2938976A1 (fr) 2008-11-24 2008-11-24 Dispositif semi-conducteur a composants empiles

Publications (1)

Publication Number Publication Date
FR2938976A1 true FR2938976A1 (fr) 2010-05-28

Family

ID=40785555

Family Applications (1)

Application Number Title Priority Date Filing Date
FR0857965A Pending FR2938976A1 (fr) 2008-11-24 2008-11-24 Dispositif semi-conducteur a composants empiles

Country Status (3)

Country Link
US (1) US8482116B2 (fr)
FR (1) FR2938976A1 (fr)
WO (1) WO2010057808A1 (fr)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8618654B2 (en) * 2010-07-20 2013-12-31 Marvell World Trade Ltd. Structures embedded within core material and methods of manufacturing thereof
US8338934B2 (en) 2010-03-18 2012-12-25 Marvell World Trade Ltd. Embedded die with protective interposer
EP2727146B1 (fr) * 2011-06-30 2020-04-01 Murata Electronics Oy Un dispositif à système en boîtier
WO2013114481A1 (fr) * 2012-01-30 2013-08-08 パナソニック株式会社 Dispositif à semi-conducteur
US9743522B2 (en) 2012-09-26 2017-08-22 Apple Inc. Printed circuit board with compact groups of devices
US9165906B2 (en) 2012-12-10 2015-10-20 Invensas Corporation High performance package on package
FR3040535B1 (fr) 2015-08-28 2019-07-05 Stmicroelectronics (Grenoble 2) Sas Dispositif electronique muni d'un element conducteur integre et procede de fabrication
FR3040534A1 (fr) 2015-08-28 2017-03-03 St Microelectronics Sa Dispositif electronique muni d'une couche conductrice et procede de fabrication
FR3041859B1 (fr) 2015-09-30 2018-03-02 Stmicroelectronics (Grenoble 2) Sas Dispositif electronique muni d'un fil conducteur integre et procede de fabrication
US10204893B2 (en) 2016-05-19 2019-02-12 Invensas Bonding Technologies, Inc. Stacked dies and methods for forming bonded structures
US10925164B2 (en) 2016-09-23 2021-02-16 Apple Inc. Stackable passive component
US11430740B2 (en) * 2017-03-29 2022-08-30 Intel Corporation Microelectronic device with embedded die substrate on interposer
SG11202004563VA (en) * 2017-12-29 2020-07-29 Intel Corp Patch accomodating embedded dies having different thicknesses
US11276676B2 (en) * 2018-05-15 2022-03-15 Invensas Bonding Technologies, Inc. Stacked devices and methods of fabrication
FR3082354B1 (fr) * 2018-06-08 2020-07-17 Commissariat A L'energie Atomique Et Aux Energies Alternatives Puce photonique traversee par un via
US11462419B2 (en) 2018-07-06 2022-10-04 Invensas Bonding Technologies, Inc. Microelectronic assemblies
FR3089056B1 (fr) * 2018-11-28 2022-01-21 St Microelectronics Grenoble 2 Dispositif électronique comprenant un substrat de support et des puces électroniques, empilés
US11296053B2 (en) 2019-06-26 2022-04-05 Invensas Bonding Technologies, Inc. Direct bonded stack structures for increased reliability and improved yield in microelectronics
US11631647B2 (en) 2020-06-30 2023-04-18 Adeia Semiconductor Bonding Technologies Inc. Integrated device packages with integrated device die and dummy element

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2002033751A2 (fr) * 2000-10-19 2002-04-25 Intel Corporation Substrat micro-electronique avec dispositifs integres
US20040203244A1 (en) * 2002-02-13 2004-10-14 Nobuo Oshima Electronic component and fabricating method
EP1615264A2 (fr) * 2003-01-23 2006-01-11 Shinko Electric Industries Co., Ltd. Méthode pour la fabrication d'une structure d'encapsulation d'éléments électroniques
DE102005043557A1 (de) * 2005-09-12 2006-09-28 Infineon Technologies Ag Halbleiterbauteil mit Durchkontakten zwischen Oberseite und Rückseite und Verfahren zur Herstellung desselben
US20070246813A1 (en) * 2006-04-19 2007-10-25 Stats Chippac Ltd. Embedded integrated circuit package-on-package system
WO2008057895A1 (fr) * 2006-11-08 2008-05-15 Atmel Corporation Boîtier électronique à composants multiples comprenant un substrat planarisé à composants intégrés

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7176506B2 (en) * 2001-08-28 2007-02-13 Tessera, Inc. High frequency chip packages with connecting elements
JP4298559B2 (ja) * 2004-03-29 2009-07-22 新光電気工業株式会社 電子部品実装構造及びその製造方法
TWI263313B (en) * 2005-08-15 2006-10-01 Phoenix Prec Technology Corp Stack structure of semiconductor component embedded in supporting board
US7588951B2 (en) * 2006-11-17 2009-09-15 Freescale Semiconductor, Inc. Method of packaging a semiconductor device and a prefabricated connector

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2002033751A2 (fr) * 2000-10-19 2002-04-25 Intel Corporation Substrat micro-electronique avec dispositifs integres
US20040203244A1 (en) * 2002-02-13 2004-10-14 Nobuo Oshima Electronic component and fabricating method
EP1615264A2 (fr) * 2003-01-23 2006-01-11 Shinko Electric Industries Co., Ltd. Méthode pour la fabrication d'une structure d'encapsulation d'éléments électroniques
DE102005043557A1 (de) * 2005-09-12 2006-09-28 Infineon Technologies Ag Halbleiterbauteil mit Durchkontakten zwischen Oberseite und Rückseite und Verfahren zur Herstellung desselben
US20070246813A1 (en) * 2006-04-19 2007-10-25 Stats Chippac Ltd. Embedded integrated circuit package-on-package system
WO2008057895A1 (fr) * 2006-11-08 2008-05-15 Atmel Corporation Boîtier électronique à composants multiples comprenant un substrat planarisé à composants intégrés

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
PALM P ET AL: "Integrated module board (IMB); an advanced manufacturing technology for embedding active components inside organic substrate", ELECTRONIC COMPONENTS AND TECHNOLOGY, 2004. ECTC '04. PROCEEDINGS LAS VEGAS, NV, USA JUNE 1-4, 2004, PISCATAWAY, NJ, USA,IEEE, vol. 2, 1 June 2004 (2004-06-01), pages 1227 - 1231, XP010715272, ISBN: 978-0-7803-8365-4 *

Also Published As

Publication number Publication date
US8482116B2 (en) 2013-07-09
US20110248397A1 (en) 2011-10-13
WO2010057808A1 (fr) 2010-05-27

Similar Documents

Publication Publication Date Title
FR2938976A1 (fr) Dispositif semi-conducteur a composants empiles
KR101939011B1 (ko) 시스템 인 패키지 팬 아웃 적층 아키텍처 및 프로세스 흐름
US20190043806A1 (en) Method of manufacturing chip package structure with conductive pillar
EP0321340B1 (fr) Support de composant électronique, notamment pour carte mémoire, et produit ainsi obtenu
US20170011982A1 (en) Insulated die
FR2893764A1 (fr) Boitier semi-conducteur empilable et procede pour sa fabrication
EP1715520A1 (fr) Dispositif de protection d'un circuit électronique
EP0647357A1 (fr) Procede d'encapsulation de pastilles semi-conductrices, dispositif obtenu par ce procede et application a l'interconnexion de pastilles en trois dimensions
JP2008078596A5 (fr)
FR2973573A1 (fr) Boitier semi-conducteur comprenant un dispositif semi-conducteur optique
FR2988519A1 (fr) Boitier electronique optique
FR3040534A1 (fr) Dispositif electronique muni d'une couche conductrice et procede de fabrication
EP0584349A1 (fr) Procede d'interconnexion en trois dimensions de boitiers de composants electroniques, et dispositif obtenu par ce procede
FR2653601A1 (fr) Electronique portable connectable a puces.
US10160637B2 (en) Molded lead frame package with embedded die
WO2009028596A1 (fr) Substrat intégré dans un élément passif, procédé de fabrication et dispositif à semi-conducteurs
FR2987170A1 (fr) Boitier et dispositif electroniques
US8686569B2 (en) Die arrangement and method of forming a die arrangement
WO2018091852A1 (fr) Circuit intégré forme de deux puces connectées en série
US20070128768A1 (en) Embedded heat spreader
FR2977076A1 (fr) Dispositif semi-conducteur a elements de connexion electrique encapsules et son procede de fabrication
FR2939963A1 (fr) Procede de fabrication d'un support de composant semi-conducteur, support et dispositif semi-conducteur
FR2974234A1 (fr) Assemblage de dispositifs a composants semiconducteurs empiles
FR3050862A1 (fr) Dispositif electronique a puces electroniques et dissipateur de la chaleur
FR2968126A1 (fr) Boitier semi-conducteur a via thermique et procédé de fabrication