FR2871295A1 - OVERVOLTAGE PROTECTION DEVICE AND METHOD FOR MANUFACTURING SAME - Google Patents
OVERVOLTAGE PROTECTION DEVICE AND METHOD FOR MANUFACTURING SAME Download PDFInfo
- Publication number
- FR2871295A1 FR2871295A1 FR0451090A FR0451090A FR2871295A1 FR 2871295 A1 FR2871295 A1 FR 2871295A1 FR 0451090 A FR0451090 A FR 0451090A FR 0451090 A FR0451090 A FR 0451090A FR 2871295 A1 FR2871295 A1 FR 2871295A1
- Authority
- FR
- France
- Prior art keywords
- region
- voltage limiting
- protection device
- base region
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims description 18
- 238000004519 manufacturing process Methods 0.000 title claims description 13
- 230000000670 limiting effect Effects 0.000 claims abstract description 48
- 230000015556 catabolic process Effects 0.000 claims abstract description 39
- 239000004065 semiconductor Substances 0.000 claims description 28
- 239000000758 substrate Substances 0.000 claims description 26
- 239000012535 impurity Substances 0.000 claims description 14
- 230000000873 masking effect Effects 0.000 claims description 13
- 238000009792 diffusion process Methods 0.000 claims description 4
- 238000005468 ion implantation Methods 0.000 claims description 4
- 238000005530 etching Methods 0.000 claims description 3
- 230000002457 bidirectional effect Effects 0.000 claims 1
- 230000035945 sensitivity Effects 0.000 abstract description 2
- 238000010586 diagram Methods 0.000 description 12
- 230000000694 effects Effects 0.000 description 7
- 239000002184 metal Substances 0.000 description 6
- 230000001012 protector Effects 0.000 description 6
- 230000005540 biological transmission Effects 0.000 description 3
- 239000007943 implant Substances 0.000 description 3
- 238000009830 intercalation Methods 0.000 description 3
- 230000002687 intercalation Effects 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 230000002441 reversible effect Effects 0.000 description 2
- 238000006467 substitution reaction Methods 0.000 description 2
- VMXJCRHCUWKQCB-UHFFFAOYSA-N NPNP Chemical compound NPNP VMXJCRHCUWKQCB-UHFFFAOYSA-N 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 229910052681 coesite Inorganic materials 0.000 description 1
- 229910052906 cristobalite Inorganic materials 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 230000036961 partial effect Effects 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- 229910052682 stishovite Inorganic materials 0.000 description 1
- 229910052905 tridymite Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D89/00—Aspects of integrated devices not covered by groups H10D84/00 - H10D88/00
- H10D89/60—Integrated devices comprising arrangements for electrical or thermal protection, e.g. protection circuits against electrostatic discharge [ESD]
- H10D89/601—Integrated devices comprising arrangements for electrical or thermal protection, e.g. protection circuits against electrostatic discharge [ESD] for devices having insulated gate electrodes, e.g. for IGFETs or IGBTs
- H10D89/711—Integrated devices comprising arrangements for electrical or thermal protection, e.g. protection circuits against electrostatic discharge [ESD] for devices having insulated gate electrodes, e.g. for IGFETs or IGBTs using bipolar transistors as protective elements
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
- H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
- H10D62/124—Shapes, relative sizes or dispositions of the regions of semiconductor bodies or of junctions between the regions
- H10D62/126—Top-view geometrical layouts of the regions or the junctions
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D8/00—Diodes
- H10D8/80—PNPN diodes, e.g. Shockley diodes or break-over diodes
Landscapes
- Emergency Protection Circuit Devices (AREA)
Abstract
Un dispositif de protection contre les surtensions comporte une région de limitation de tension parallèlement à sa jonction centrale, pour produire une tension de claquage transversal de la jonction. L'écart entre la région de limitation de tension et la jonction centrale définit la tension de claquage. En faisant varier la taille et la position de la région de limitation de tension, le dispositif de protection peut avoir des tensions de claquage variées et des courants de gâchette moins élevés. De ce fait, la sensibilité du dispositif de protection peut être améliorée.An overvoltage protection device has a voltage limiting region parallel to its central junction, to produce a transverse breakdown voltage of the junction. The gap between the voltage limiting region and the central junction defines the breakdown voltage. By varying the size and position of the voltage limiting region, the protection device may have varied breakdown voltages and lower gate currents. As a result, the sensitivity of the protection device can be improved.
Description
DISPOSITIF DE PROTECTION CONTRE LES SURTENSIONS ET SONOVERVOLTAGE PROTECTION DEVICE AND SOUND
PROCÉDÉ DE FABRICATION DOMAINE TECHNIQUE DE L'INVENTION La présente invention concerne un dispositif de protection contre les surtensions et son procédé de fabrication et, plus particulièrement, un dispositif de protection contre les surtensions comprenant une région de limitation de tension prévue sur une surface de contact centrale de celui-ci afin de définir la tension de claquage et le courant de gâchette. De ce fait, la présente invention permet au dispositif de protection contre les surtensions de réguler la tension de claquage et le courant de gâchette. TECHNICAL FIELD OF THE INVENTION The present invention relates to an overvoltage protection device and its method of manufacture and, more particularly, to an overvoltage protection device comprising a voltage limiting region provided on a contact surface. center of it to define the breakdown voltage and the trigger current. As a result, the present invention allows the overvoltage protection device to regulate the breakdown voltage and the gate current.
ARRIÈRE-PLAN DE L'INVENTION Les procédés de fabrication de composants électroniques sont devenus de plus en plus précis depuis quelques temps et leurs dimensions sont également devenues de plus en plus réduites. Par conséquent, les dispositifs utilisés pour protéger les composants électroniques contre les dommages consécutifs à des effets électriques, comme de l'électricité statique, des surtensions, des arcs électriques par exemple, etc., revêtent une importance de plus en plus forte également. Par exemple, les dispositifs de protection des thyristors contre les surtensions sont utilisés de façon extensive dans les systèmes de communication modernes. Ces dispositifs sont utilisés pour protéger les systèmes de communication contre les dommages consécutifs à des éclairs frappant les lignes de transmission, des court circuits se produisant sur les lignes d'alimentation électrique de voisinage, ou tous autres événements inattendus. Ces dispositifs peuvent empêcher les dommages provoqués par les effets de surtension. BACKGROUND OF THE INVENTION The methods of manufacturing electronic components have become more and more accurate for some time and their dimensions have also become increasingly small. Therefore, the devices used to protect the electronic components from damage resulting from electrical effects, such as static electricity, overvoltages, electric arcs, etc., are of increasing importance as well. For example, thyristor protection devices against overvoltages are used extensively in modern communication systems. These devices are used to protect communication systems against damage from lightning strikes on transmission lines, short circuits on nearby power lines, or other unexpected events. These devices can prevent damage caused by surge effects.
Le dispositif de protection à thyristor contre les surtensions est un dispositif à semi-conducteur conçu pour dévier la pointe de surtension par rapport à la ligne de transmission, avant qu'elle n'atteigne le système de communication. Il peut être utilisé par conséquent pour protéger le système de communication. Lorsque le système fonctionne normalement, ce dispositif de protection est maintenu dans un état de résistance élevée, c'est-à-dire dans un état d'arrêt. The overvoltage thyristor protection device is a semiconductor device designed to deflect the surge arrester from the transmission line before it reaches the communication system. It can be used therefore to protect the communication system. When the system is operating normally, this protection device is maintained in a state of high resistance, that is to say in a shutdown state.
Dans ce cas, seul le courant de fuite, qui est inférieur à un microampère, peut passer à travers ce dispositif. Il ne risque donc pas d'affecter le fonctionnement du système tout entier. Lorsqu'une pointe de surtension se produit sur les lignes de transmission, ce dispositif se commute à un état de résistance faible, c'est-à-dire à un état de marche. Ce dispositif peut donc alors dévier la pointe de surtension du système de communication. Une fois que la pointe de surtension est terminée, le dispositif de protection contre les surtensions se commute à nouveau dans son état d'arrêt, et le système de communication reprend son fonctionnement normal. In this case, only the leakage current, which is less than a microamp, can pass through this device. It is therefore not likely to affect the operation of the entire system. When an overvoltage peak occurs on the transmission lines, this device switches to a low resistance state, i.e. to a running state. This device can then deflect the surge point of the communication system. Once the surge arrester is complete, the surge protector switches back to its off state, and the communication system resumes normal operation.
Les caractéristiques du courant et de la tension de ce dispositif de protection contre les surtensions sont représentées sur la figure 1, qui est une courbe schématique illustrant le rapport de la tension (V) au courant (I) du dispositif de protection conventionnel contre les surtensions. The current and voltage characteristics of this overvoltage protection device are shown in FIG. 1, which is a schematic curve illustrating the ratio of the voltage (V) to the current (I) of the conventional overvoltage protection device. .
En général, le dispositif de protection des thyristors contre les surtensions comporte deux électrodes en métal et une structure à semi-conducteur à intercalation à quatre couches qui est intercalée par des couches de type NPNP ou PNPN, par exemple. La couche supérieure de ce dispositif de protection est une région d'émetteur comme, par exemple, la région de cathode; la deuxième couche est une région de base; la troisième couche est une région de substrat; et la quatrième couche est une région d'anode. Ici, les deux électrodes en métal sont agencées sur les surfaces de la région d'émetteur et de la région d'anode, respectivement. In general, the thyristor surge protection device comprises two metal electrodes and a four-layer intercalation semiconductor structure which is interposed by NPNP or PNPN type layers, for example. The upper layer of this protection device is an emitter region such as, for example, the cathode region; the second layer is a base region; the third layer is a substrate region; and the fourth layer is an anode region. Here, the two metal electrodes are arranged on the surfaces of the emitter region and the anode region, respectively.
La jonction entre la région de base et la région de substrat constitue la jonction centrale de ce dispositif de protection. Lorsque le fonctionnement est normal, la jonction centrale est polarisée en inverse. The junction between the base region and the substrate region constitutes the central junction of this protection device. When the operation is normal, the central junction is reverse biased.
Lorsque la polarité inversée augmente, un claquage se produit au niveau de la jonction centrale. Comme représenté sur le dessin, lorsque le courant de claquage atteint 1 mA, la tension dans le dispositif de protection est définie en tant que la tension de claquage (Vz). Si la tension augmente de manière constante à ce moment-là, le courant de claquage augmente rapidement, ce qui entraîne la commutation du dispositif de protection à l'état de marche. La tension et le courant qui entraînent la commutation du dispositif de protection à l'état de marche, sont définis en tant que la tension de gâchette (VBO) et le courant de gâchette (IBO). Lorsque la pointe de surtension se produit et atteint la tension de gâchette (VBO), le dispositif de protection contre les surtensions se commute à l'état de marche afin de guider le courant induit à travers le dispositif de protection et de maintenir la tension dans le dispositif de protection à une valeur relativement faible. Lorsque la pointe de surtension est terminée, le courant qui passe à travers le dispositif de protection diminue de manière constante. Lorsque le courant est inférieur au courant de maintien (IH) du dispositif de protection, le dispositif de protection contre les surtensions se commute à nouveau à l'état d'arrêt (comme représenté sur le dessin) afin que la tension dans le dispositif de protection retourne à la normale et que le système de communication retrouve un fonctionnement normal. As reverse polarity increases, breakdown occurs at the center junction. As shown in the drawing, when the breakdown current reaches 1 mA, the voltage in the protection device is defined as the breakdown voltage (Vz). If the voltage increases steadily at this time, the breakdown current increases rapidly, which causes the protection device to switch to the on state. The voltage and current that cause the protection device to switch to the ON state are defined as the trigger voltage (VBO) and the trigger current (IBO). When the surge arrester occurs and reaches the trigger voltage (VBO), the surge protector switches to the on state to guide the induced current through the protector and maintain the voltage in the circuit. the protection device at a relatively low value. When the surge arrester is complete, the current that passes through the protection device decreases steadily. When the current is lower than the holding current (IH) of the protection device, the overvoltage protection device switches back to the off state (as shown in the drawing) so that the voltage in the device protection returns to normal and the communication system returns to normal operation.
Il est fait maintenant référence à la figure 2, qui est un diagramme schématique d'un dispositif de protection contre les surtensions décrit dans le brevet US N 4 967 256. Le dispositif de protection à thyristor contre les surtensions possède une structure à semi-conducteur à intercalation à quatre couches (PNPN), qui comprend des régions d'émetteur 22 (n++), des points de court-circuit 23 situés entre les régions d'émetteur 22, un substrat 20, une région enterrée unique 25 (n) située à l'intérieur du substrat 20, une région de base 21 (p+), une région d'anode 24, une première région d'électrode en métal 26 reliée aux composants supérieurs, une deuxième région d'électrode en métal 27 reliée aux composants inférieurs, et un anneau de protection 28 (n++) qui entoure la jonction centrale. L'anneau de protection 28 est utilisé afin d'exécuter une répartition régulière de la différence de potentiel de la surface du composant, dans le but d'améliorer la stabilité du dispositif tout entier. En outre, l'anneau de protection 28 ne risque pas d'entraîner la défaillance de ce dispositif à semi-conducteur. Reference is now made to FIG. 2, which is a schematic diagram of an overvoltage protection device disclosed in US Pat. No. 4,967,256. The overcurrent thyristor guard has a semiconductor structure Four-layer intercalation system (PNPN), which comprises emitter regions 22 (n ++), short-circuit points 23 located between the emitter regions 22, a substrate 20, a single buried region 25 (n) located within the substrate 20, a base region 21 (p +), an anode region 24, a first metal electrode region 26 connected to the upper components, a second metal electrode region 27 connected to the components lower, and a protection ring 28 (n ++) that surrounds the central junction. The protection ring 28 is used to perform an even distribution of the potential difference of the surface of the component, in order to improve the stability of the entire device. In addition, the protection ring 28 will not cause the failure of this semiconductor device.
Comme représenté sur la figure 2, la région enterrée 25 et le substrat 20 sont tous les deux des semi-conducteurs de type N, mais la région enterrée 25 a une plus forte concentration d'impuretés. La tension de claquage de la jonction entre la région enterrée 25 et le substrat 20 est inférieure à celle entre la région de base 21 et le substrat 20. Par conséquent, lorsque la tension augmente dans le dispositif de protection, l'effet de claquage se produit tout d'abord au niveau de la jonction entre la région de base 21 et la région enterrée 25 et il entraîne le passage du courant de claquage à travers la région enterrée 25 en premier. Cet effet peut améliorer la précision de contrôle de la tension de claquage durant le procédé de fabrication du dispositif. En outre, il peut permettre au dispositif d'avoir un courant de gâchette moins élevé même que celui du dispositif traditionnel sans la région enterrée. As shown in Fig. 2, the buried region 25 and the substrate 20 are both N-type semiconductors, but the buried region 25 has a higher concentration of impurities. The breakdown voltage of the junction between the buried region 25 and the substrate 20 is less than that between the base region 21 and the substrate 20. Therefore, when the voltage increases in the protection device, the breakdown effect is first produces at the junction between the base region 21 and the buried region 25 and causes the breakdown current to pass through the buried region 25 first. This effect can improve the control accuracy of the breakdown voltage during the manufacturing process of the device. In addition, it may allow the device to have a lower gate current even than that of the traditional device without the buried region.
Toutefois, en service, ce dispositif de protection contre les surtensions présente quand même des inconvénients. Comme il emploie une région enterrée unique ayant une taille relative petite, sa conductivité est limitée pendant qu'il est commuté à l'état de marche. Il provoque par conséquent un effet d'étranglement, qui réduit la capacité de charge de courant du dispositif. Afin de supprimer cet effet d'étranglement, les brevets US N 5 001 537 et N 5 516 705 décrivent deux types de dispositif de protection contre les surtensions qui emploient des régions enterrées multiples. Toutefois, comme le principe de fonctionnement des dispositifs demeure inchangé, c'est-à-dire, comme décrit ci-dessus, le contrôle de la tension de claquage et du courant de gâchette en employant l'effet selon lequel le claquage se produit en premier au niveau de la jonction entre la région de base et la région enterrée, ce qui est différent par rapport à la présente invention. However, in use, this overvoltage protection device still has drawbacks. Because it employs a single buried region with a small relative size, its conductivity is limited while it is switched on. It therefore causes a throttling effect, which reduces the current carrying capacity of the device. In order to eliminate this throttling effect, US Pat. Nos. 5,001,537 and 5,516,705 describe two types of surge protection devices that employ multiple buried regions. However, since the principle of operation of the devices remains unchanged, that is to say, as described above, the control of the breakdown voltage and the trigger current by employing the effect that the breakdown occurs in first at the junction between the base region and the buried region, which is different from the present invention.
Par conséquent, la présente invention dispose une région de limitation de tension parallèlement à la jonction centrale du dispositif de protection contre les surtensions durant le processus de fabrication du dispositif à semi-conducteur dans le but de définir la tension de claquage et le courant de gâchette du dispositif. De ce fait, la présente invention est en mesure de proposer un dispositif de protection précis contre les surtensions. Comme ce dispositif ne comporte pas la région enterrée, il peut avoir une capacité de charge de courant plus élevée. Therefore, the present invention has a voltage limiting region parallel to the central junction of the surge protection device during the semiconductor device manufacturing process for the purpose of defining the breakdown voltage and the trigger current. of the device. Therefore, the present invention is able to provide a precise protection device against overvoltages. Since this device does not have the buried region, it can have a higher current carrying capacity.
RÉSUMÉ DE L'INVENTION Il est un objet de la présente invention de proposer un dispositif de protection contre les surtensions et son procédé de fabrication. La présente invention dispose une région de limitation de tension parallèlement à une jonction centrale du dispositif de protection afin de permettre au dispositif de protection de produire une tension de claquage transversal de la jonction. La région de limitation de tension peut être utilisée pour définir la tension de claquage et le courant de gâchette du dispositif de protection. En faisant varier la taille et la position de la région de limitation de tension, la sensibilité du dispositif de protection à détecter les pointes de surtension peut être considérablement améliorée. SUMMARY OF THE INVENTION It is an object of the present invention to provide an overvoltage protection device and its manufacturing method. The present invention has a voltage limiting region parallel to a central junction of the protection device to enable the protection device to produce a transverse breakdown voltage of the junction. The voltage limiting region may be used to define the breakdown voltage and trigger current of the protection device. By varying the size and position of the voltage limiting region, the sensitivity of the protection device to detect surge arrests can be significantly improved.
De plus, le procédé de fabrication de la présente invention forme une première couche de masquage sur un substrat, elle grave la première couche de masquage de manière à réaliser une pluralité de blocs de masquage servant à définir une première région et une deuxième région, elle forme la région de base à l'intérieur de la deuxième région, elle forme la région de limitation de tension à l'intérieur de la première région; elle forme une région d'émetteur sur la région de base, et elle forme une région d'électrode sur la région d'émetteur. In addition, the manufacturing method of the present invention forms a first masking layer on a substrate, etching the first masking layer so as to provide a plurality of masking blocks for defining a first region and a second region. forms the base region within the second region, forming the voltage limiting region within the first region; it forms an emitter region on the base region, and forms an electrode region on the emitter region.
De nombreuses autres caractéristiques, ainsi que de nombreux autres avantages et détails de la présente invention vont être décrits dans la description détaillée de l'invention qui suit. Many other features, as well as many other advantages and details of the present invention will be described in the detailed description of the invention which follows.
BRÈVE DESCRIPTION DES DESSINSBRIEF DESCRIPTION OF THE DRAWINGS
Les aspects qui précèdent, et de nombreux avantages liés de la présente invention, ressortiront The foregoing, and many of the related advantages of the present invention, will emerge
plus clairement à la lecture de la description more clearly on reading the description
détaillée de l'invention qui suit, faite en référence aux dessins annexés, sur lesquels: La figure 1 est une courbe schématique illustrant le rapport de la tension (V) au courant (I) du dispositif de protection conventionnel contre les surtensions; la figure 2 est un diagramme schématique d'un circuit de protection contre les surtensions décrit dans le brevet US N 4 967 256; la figure 3 est un diagramme en coupe transversale 10 d'un dispositif de protection contre les surtensions selon la présente invention; la figure 4A du premier mode protection contre invention; la figure 4B du deuxième mode protection contre invention; la figure 4C est un diagramme avec vue de dessus de réalisation du dispositif de les surtensions selon la présente est un diagramme avec vue de dessus de réalisation du dispositif de les surtensions selon la présente est un diagramme avec vue de dessus du troisième mode de réalisation du dispositif de protection contre les surtensions selon la présente invention; la figure 5 est un diagramme schématique d'un 25 dispositif de protection bi-directionnel contre les surtensions selon la présente invention; et les figures 6A à 6F illustrent un procédé de fabrication du dispositif de protection contre les surtensions selon la présente invention. Detailed description of the invention which follows, with reference to the accompanying drawings, in which: Figure 1 is a schematic curve illustrating the ratio of the voltage (V) to the current (I) of the conventional protection device against overvoltages; Fig. 2 is a schematic diagram of an overvoltage protection circuit disclosed in US Patent No. 4,967,256; Fig. 3 is a cross-sectional diagram of an overvoltage protection device according to the present invention; FIG. 4A of the first protection mode against invention; FIG. 4B of the second protection mode against invention; FIG. 4C is a top view diagram of the embodiment of the overvoltage device according to the present is a top view diagram of the embodiment of the overvoltage device according to the present is a top view diagram of the third embodiment of FIG. overvoltage protection device according to the present invention; Fig. 5 is a schematic diagram of a bi-directional overvoltage protection device according to the present invention; and Figs. 6A-6F illustrate a method of manufacturing the surge protection device according to the present invention.
DESCRIPTION DÉTAILLÉE DE L'INVENTION DETAILED DESCRIPTION OF THE INVENTION
Il est fait maintenant référence à la figure 3 qui est un diagramme en coupe transversale d'un dispositif de protection contre les surtensions selon la présente invention. Comme le dispositif de l'art antérieur, ce dispositif possède lui aussi une structure à semi-conducteur à intercalation à quatre couches (PNPN). Dans celui-ci, une région de base de type P 32, qui a une concentration en impuretés relativement élevée (p+ ), est placée sur un substrat de type N 30, qui a une concentration en impuretés relativement faible (n-). Une région d'anode 32' est placée de l'autre côté du dispositif. La région de base 32 a des régions d'émetteur 34 disposées dessus. Des régions d'émetteur 34 sont agencées sur la région de base 32. Les régions d'émetteur 34 ont une forte concentration en impuretés et de multiples points de court-circuit d'émetteur 35 sont formés entre celles-ci. La jonction PN entre la région de base 32 et le substrat 30 constitue la jonction centrale du dispositif de protection. Reference is now made to FIG. 3 which is a cross-sectional diagram of an overvoltage protection device according to the present invention. Like the device of the prior art, this device also has a four-layer intercalation semiconductor structure (PNPN). In this, a P-type base region 32, which has a relatively high impurity concentration (p +), is placed on an N-type substrate 30, which has a relatively low impurity concentration (n-). An anode region 32 'is placed on the other side of the device. The base region 32 has emitter regions 34 disposed thereon. Emitter regions 34 are arranged on the base region 32. The emitter regions 34 have a high concentration of impurities and multiple emitter shorting points 35 are formed therebetween. The PN junction between the base region 32 and the substrate 30 constitutes the central junction of the protection device.
La présente invention place en outre une région de limitation de tension 33, qui a la forme d'un anneau, d'un anneau partiel ou de pièces segmentées, et qui a une forte concentration en impuretés (n+), parallèlement à la jonction centrale. De plus, le dispositif de protection a une première région d'électrode 31 et une deuxième région d'électrode 31' placées, respectivement, sur ses surfaces supérieure et inférieure. The present invention furthermore provides a voltage limiting region 33, which is in the form of a ring, a partial ring or segmented pieces, and which has a high concentration of impurities (n +), parallel to the central junction . In addition, the protection device has a first electrode region 31 and a second electrode region 31 'placed, respectively, on its upper and lower surfaces.
La région de limitation de tension 33 est constituée par un semiconducteur de type N qui a une concentration en impuretés relativement élevée. Comme sa concentration en impuretés est plus élevée que celle du substrat 30, la tension de claquage transversal de la région de base 32 est inférieure à celle de la jonction PN située entre la partie inférieure de la région de base 32 et le substrat 30. Par conséquent, la tension de claquage du dispositif de protection est déterminée principalement en fonction de l'écart entre la région de base 32 (p+) et la région de limitation de tension 33. Plus cet écart est large, et plus la tension de claquage susceptible d'être obtenue est élevée. À l'inverse, plus cet écart est faible, et moins la tension de claquage susceptible d'être obtenue est élevée. En service, la tension de claquage peut être modifiée en ajustant l'écart entre la région de limitation de tension 33 et la région de base 32 en fonction des besoins pratiques. The voltage limiting region 33 is an N-type semiconductor which has a relatively high concentration of impurities. Since its concentration of impurities is higher than that of the substrate 30, the transverse breakdown voltage of the base region 32 is smaller than that of the PN junction situated between the lower part of the base region 32 and the substrate 30. By therefore, the breakdown voltage of the protection device is determined mainly as a function of the difference between the base region 32 (p +) and the voltage limiting region 33. The larger this gap, the higher the breakdown voltage to be obtained is high. Conversely, the smaller this difference, and the lower the breakdown voltage that can be obtained is high. In use, the breakdown voltage can be varied by adjusting the gap between the voltage limiting region 33 and the base region 32 as a function of practical requirements.
Comme représenté sur la figure 3, la région de limitation de tension 33 est placée sur un côté de la région de base 32. Dans la pratique, elle n'est pas limitée. La longueur totale de la région de limitation de tension 33 peut être utilisée pour déterminer le courant de gâchette du dispositif de protection contre les surtensions. En d'autres termes, une région de claquage est formée entre la région de limitation de tension 33 et la région de base 32 et le courant de claquage ne peut passer qu'à travers cette région. As shown in Fig. 3, the voltage limiting region 33 is placed on one side of the base region 32. In practice, it is not limited. The total length of the voltage limiting region 33 may be used to determine the trigger current of the surge protector. In other words, a breakdown region is formed between the voltage limiting region 33 and the base region 32 and the breakdown current can only pass through this region.
Lorsque le phénomène de claquage se produit, la longueur totale de la région de limitation de tension 33 est plus importante que la taille de la région de claquage et c'est elle qui contrôle la quantité de courant de claquage qui passe à travers cette région de claquage. Dans ce cas, si la longueur de la région de limitation de tension 33 est peu importante, la région de claquage sera de petite taille et le courant de claquage sera faible. Comme représenté sur la figure 1, lorsque le dispositif de protection est commuté à l'état de marche, le courant de claquage est défini en tant que le courant de gâchette (IBO) du dispositif de protection. Par conséquent, l'utilisation de la région de limitation de tension 33 dont la longueur est peu importante, permet de réduire efficacement le courant de gâchette (IBO). En outre, comme le courant de gâchette qui commande la commutation du dispositif de protection à l'état d'arrêt est moins élevé, un dispositif de protection contre les surtensions sensible aux pointes de surtension peut être obtenu. Les modes de réalisation préférés sont décrits ici de la façon suivante. When the breakdown phenomenon occurs, the total length of the voltage limiting region 33 is larger than the size of the breakdown region and it is this which controls the amount of breakdown current that passes through this region of breakdown. breakdown. In this case, if the length of the voltage limiting region 33 is small, the breakdown region will be small and the breakdown current will be small. As shown in FIG. 1, when the protection device is switched on, the breakdown current is defined as the gate current (IBO) of the protection device. Consequently, the use of the voltage limiting region 33, the length of which is small, makes it possible to effectively reduce the gate current (IBO). In addition, since the trigger current which controls switching of the protection device to the off state is lower, an overvoltage protection device sensitive to overvoltage peaks can be obtained. The preferred embodiments are described here as follows.
Il est fait maintenant référence à la figure 4A, qui est un diagramme avec vue de dessus du premier mode de réalisation du dispositif de protection contre les surtensions selon la présente invention. La partie supérieure du substrat semi-conducteur 30 est entourée par une région de limitation de tension circulaire 33a constituée par un semi-conducteur de type N. Il y a un écart entre la région de limitation de tension 33a et la région de base 32 constituée par un semi-conducteur de type P. La région d'émetteur 34 se situe à l'intérieur de la région de base 32. Les nombreux trous représentés sur le dessin correspondent aux points de court-circuit d'émetteur 35. La région d'émetteur 34 comporte une première région d'électrode 31 agencée sur celle-ci. En général, la première région d'électrode 31 est une couche métallique utilisée pour la connexion avec les autres composants. Reference is now made to FIG. 4A, which is a top view diagram of the first embodiment of the surge protector according to the present invention. The upper portion of the semiconductor substrate 30 is surrounded by a circular voltage limiting region 33a formed by an N-type semiconductor. There is a gap between the voltage limiting region 33a and the base region 32 constituted by by a P-type semiconductor. The emitter region 34 is within the base region 32. The many holes shown in the drawing correspond to the emitter short-circuit points 35. The d-region transmitter 34 has a first electrode region 31 arranged thereon. In general, the first electrode region 31 is a metal layer used for connection with the other components.
Il est fait maintenant référence à la figure 4B, qui est un diagramme avec vue de dessus du deuxième mode de réalisation du dispositif de protection contre les surtensions selon la présente invention. Sur ce dessin, la partie hachurée 40 correspond à la vue en éclaté représentée sur la figure 3. Les composants de la présente invention peuvent être modifiés selon les besoins pratiques. Reference is now made to FIG. 4B, which is a top view diagram of the second embodiment of the surge protector according to the present invention. In this drawing, hatched portion 40 corresponds to the exploded view shown in FIG. 3. The components of the present invention can be modified according to practical needs.
Ici, la partie supérieure du substrat semi-conducteur 30 est entourée par une région de limitation de tension semi circulaire 33b constituée par un semi- conducteur de type N. Il y a un écart entre la région de limitation de tension 33b et la région de base 32 constituée par un semi-conducteur de type P. La région d'émetteur 34 se situe à l'intérieur de la région de base 32 et elle comporte les nombreux points de court- circuit d'émetteur 35. La région d'émetteur 34 a la première région d'électrode 31 agencée sur celle-ci. Here, the upper part of the semiconductor substrate 30 is surrounded by a semicircular voltage limiting region 33b formed by an N type semiconductor. There is a gap between the voltage limiting region 33b and the voltage limiting region 33b. The emitter region 34 is located within the base region 32 and has the plurality of emitter shorting points 35. The emitter region 34 to the first electrode region 31 arranged thereon.
Il est fait maintenant référence à la figure 4C, qui est un diagramme avec vue de dessus du troisième mode de réalisation du dispositif de protection contre les surtensions selon la présente invention. Sur ce dessin, la partie hachurée 40 correspond à la vue en éclaté représentée sur la figure 3. La présente invention peut être modifiée pour s'adapter aux besoins pratiques. Reference is now made to FIG. 4C, which is a top view diagram of the third embodiment of the overvoltage protection device according to the present invention. In this drawing, hatched portion 40 corresponds to the exploded view shown in FIG. 3. The present invention may be modified to accommodate practical needs.
Ici, la partie supérieure du substrat semi-conducteur 30 est entourée par une région de limitation de tension semi-circulaire segmentée 33c constituée par un semi-conducteur de type N. Il y a un écart entre la région de limitation de tension 33c et la région de base 32 constituée par un semi-conducteur de type P. La région d'émetteur 34 se situe à l'intérieur de la région de base 32 et elle comporte les nombreux points de court-circuit d'émetteur 35. La région d'émetteur 34 a la première région d'électrode 31 agencée sur celle-ci. Here, the upper portion of the semiconductor substrate 30 is surrounded by a segmented semicircular voltage limiting region 33c formed by an N-type semiconductor. There is a gap between the voltage limiting region 33c and the base region 32 formed by a P type semiconductor. The emitter region 34 is located within the base region 32 and has the numerous emitter shorting points 35. The region of transmitter 34 has the first electrode region 31 arranged thereon.
En prenant la figure 4C comme exemple, l'utilisation d'une région de limitation de tension segmentée ne réduit pas seulement la longueur totale de cette région de limitation de tension; elle peut aussi diffuser uniformément le phénomène de claquage sur une longueur plus importante autour du dispositif. Elle peut donc faire baisser le courant de gâchette et faire augmenter la capacité de dissipation de courant dans le but d'améliorer la stabilité du dispositif. Taking Figure 4C as an example, the use of a segmented voltage limiting region not only reduces the overall length of this voltage limiting region; it can also uniformly diffuse the breakdown phenomenon over a greater length around the device. It can therefore lower the trigger current and increase the current dissipation capacity in order to improve the stability of the device.
Il est fait maintenant référence à la figure 5, qui est un diagramme schématique d'un dispositif de protection bi-directionnel contre les surtensions selon la présente invention. Dans celui-ci, les deux côtés opposés du substrat 50 sont tous les deux pourvus d'un dispositif de protection contre les surtensions, comprenant une première et une deuxième région de base 52a, 52b constituées par des semi-conducteurs de type P, une première et une deuxième région de limitation de tension 53a, 53b agencées des deux côtés, une première et une deuxième région d'émetteur 54a, 54b agencées respectivement sur les régions de base, des premiers et deuxièmes points de court-circuit d'émetteur multiples 55a, 55b formés à l'intérieur des régions d'émetteur, et une première et une deuxième région d'électrode 51a, 51b agencées sur les deux surfaces du dispositif. Le dispositif de protection contre les surtensions représenté sur la figure 3 est un dispositif uni-directionnel qui n'est doté que de fonctions uni-directionnelles de protection contre les surtensions. Toutefois, le dispositif de protection bi-directionnel contre les surtensions représenté sur la figure 5 peut assurer des fonctions de protection bi-directionnelles dans les systèmes de communication qui fonctionnent avec des tensions alternatives. Reference is now made to FIG. 5, which is a schematic diagram of a bi-directional overvoltage protection device according to the present invention. In it, the two opposite sides of the substrate 50 are both provided with an overvoltage protection device, comprising a first and a second base region 52a, 52b formed by P-type semiconductors, a first and second voltage limiting regions 53a, 53b arranged on both sides, a first and a second emitter region 54a, 54b respectively arranged on the base regions, first and second multiple emitter shorting points; 55a, 55b formed within the emitter regions, and a first and a second electrode region 51a, 51b arranged on both surfaces of the device. The surge protection device shown in FIG. 3 is a uni-directional device that has only uni-directional overvoltage protection functions. However, the bi-directional overvoltage protection device shown in FIG. 5 can provide bi-directional protection functions in communication systems that operate with AC voltages.
Il est fait maintenant référence aux figures 6A à 6F, qui illustrent un procédé de fabrication du dispositif de protection contre les surtensions selon la présente invention. Ce procédé de fabrication est utilisé pour produire le dispositif de protection uni-directionnel. Les dispositifs bidirectionnels ou multi-directionnels peuvent également être réalisés selon ce procédé. Reference is now made to Figs. 6A-6F, which illustrate a method of manufacturing the surge protection device according to the present invention. This manufacturing process is used to produce the uni-directional protection device. Bi-directional or multi-directional devices can also be made according to this method.
Comme représenté sur la figure 6A, une première couche de masquage 61 est formée sur un substrat 60 par un procédé d'oxydation ou de dépôt. Le substrat 60 est principalement réalisé en silicium (Si) et la première couche de masquage 61 peut être réalisée en SiO2 ou dans un autre couche membraneuse (comme du Si3N4 par exemple). As shown in FIG. 6A, a first masking layer 61 is formed on a substrate 60 by an oxidation or deposition process. The substrate 60 is mainly made of silicon (Si) and the first masking layer 61 can be made of SiO2 or another membranous layer (such as Si3N4 for example).
Comme représenté sur la figure 6B, selon des procédés de lithographie et de gravage, la première couche de masquage 61 peut être gravée de manière à former les blocs de masquage 61a, 61b, 61c et des régions multiples, comme représenté sur la figure 6b. Ici, la première région 601, qui deviendra la région de limitation de tension, est définie entre les blocs de masquage 61a et 61b. La deuxième région 602, qui deviendra la région de base, est définie entre les blocs de masquage 61b et 61 c. La largeur du bloc de masquage 61b correspond à l'écart entre la première région 601 (région de limitation de tension) et de la deuxième région 602 (région de base), et elle est utilisée pour déterminer la valeur de tension de claquage de ce dispositif. As shown in Fig. 6B, according to lithography and etching methods, the first masking layer 61 may be etched to form the masking blocks 61a, 61b, 61c and multiple regions, as shown in Fig. 6b. Here, the first region 601, which will become the voltage limiting region, is defined between the masking blocks 61a and 61b. The second region 602, which will become the base region, is defined between the masking blocks 61b and 61c. The width of the masking block 61b corresponds to the difference between the first region 601 (voltage limiting region) and the second region 602 (base region), and is used to determine the breakdown voltage value of this region. device.
Comme représenté sur la figure 6C, un procédé de diffusion ou un procédé d'implantation ionique sélectionné est utilisé pour diffuser ou implanter les atomes d'impureté dans la deuxième région 602 de manière à former la région de base 62 du dispositif, c'est-à-dire la région à semi-conducteur de type P représentée sur le dessin. As shown in FIG. 6C, a diffusion method or a selected ion implantation method is used to diffuse or implant the impurity atoms in the second region 602 so as to form the base region 62 of the device; i.e., the P-type semiconductor region shown in the drawing.
Comme représenté sur la figure 6D, le procédé de diffusion ou le procédé d'implantation ionique sélectionné est également utilisé pour diffuser ou implanter les atomes d'impureté dans la première région 601 de manière à former la région de limitation de tension 63 de la présente invention. As shown in FIG. 6D, the diffusion method or ion implantation method selected is also used to diffuse or implant the impurity atoms in the first region 601 so as to form the voltage-limiting region 63 of the present invention. invention.
Comme représenté sur la figure 6E, le procédé de diffusion ou le procédé d'implantation ionique sélectionné est également utilisé pour diffuser ou implanter les atomes d'impureté en forte concentration dans la région de base 62 de manière à former la région d'émetteur à forte concentration 64 et les points de court-circuit d'émetteur 65. As shown in FIG. 6E, the diffusion method or ion implantation method selected is also used to diffuse or implant the impurity atoms in high concentration in the base region 62 so as to form the emitter region at high concentration 64 and 65 transmitter short-circuit points.
Enfin, comme représenté sur la figure 6F, une couche de métal est déposée sur la région d'émetteur 64 afin de servir de région d'électrode 66 pour la conduction électrique. Et le procédé de fabrication du dispositif de protection se termine avec cette étape. Finally, as shown in Figure 6F, a metal layer is deposited on the emitter region 64 to serve as an electrode region 66 for electrical conduction. And the method of manufacturing the protective device ends with this step.
De plus, sur la figure 6E mentionnée ci-dessus, l'étape consistant à réaliser la région d'émetteur peut également être exécutée immédiatement après que la région de base a été formée. La présente invention n'est pas limitée à la séquence de fabrication décrite ci-dessus. Les étapes décrites ci-dessus peuvent également être répétées ou exécutées en même temps sur les deux côtés du substrat de manière à fabriquer le dispositif de protection bi-directionnel ou multi- directionnel contre les surtensions. In addition, in Fig. 6E mentioned above, the step of realizing the emitter region can also be performed immediately after the base region has been formed. The present invention is not limited to the manufacturing sequence described above. The steps described above can also be repeated or performed at the same time on both sides of the substrate so as to fabricate the bi-directional or multi-directional overvoltage protection device.
La présente invention dispose une région de limitation de tension parallèlement à la jonction centrale du dispositif de protection contre les surtensions. En faisant varier la taille et la position de la région de limitation de tension, la présente invention peut définir la tension de claquage et le courant de gâchette de manière à produire un dispositif de protection contre les surtensions qui soit sensible au phénomène de pointes de surtension. The present invention has a voltage limiting region parallel to the central junction of the overvoltage protection device. By varying the size and position of the voltage limiting region, the present invention can define the breakdown voltage and the gate current so as to provide a surge protection device that is sensitive to surge spike phenomenon. .
Bien que la présente invention ait été décrite en référence au mode de réalisation préféré de celle-ci, il est bien entendu que l'invention ne se limite pas aux détails de celui-ci. Diverses substitutions et modifications ont été suggérées dans la description qui précède, et d'autres encore sembleront évidentes aux hommes de métier. Par conséquent, toutes ces SR 25190 TW/JL 2871295 substitutions et modifications sont considérées comme entrant dans la portée de la présente invention, telle qu'elle est définie dans les revendications annexées. Although the present invention has been described with reference to the preferred embodiment thereof, it should be understood that the invention is not limited to the details thereof. Various substitutions and modifications have been suggested in the foregoing description, and still others will be apparent to those skilled in the art. Therefore, all such substitutions and modifications are considered within the scope of the present invention as defined in the appended claims.
Selon un mode de réalisation particulier, la région de limitation de tension ou la région d'émetteur sont constituées par un semi-conducteur de type P, et la région de base est constituée par un semi-conducteur de type N. According to a particular embodiment, the voltage limiting region or the emitter region are constituted by a P-type semiconductor, and the base region consists of an N-type semiconductor.
Claims (15)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR0451090A FR2871295B1 (en) | 2004-06-02 | 2004-06-02 | OVERVOLTAGE PROTECTION DEVICE AND METHOD FOR MANUFACTURING SAME |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR0451090A FR2871295B1 (en) | 2004-06-02 | 2004-06-02 | OVERVOLTAGE PROTECTION DEVICE AND METHOD FOR MANUFACTURING SAME |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| FR2871295A1 true FR2871295A1 (en) | 2005-12-09 |
| FR2871295B1 FR2871295B1 (en) | 2006-11-24 |
Family
ID=34948361
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| FR0451090A Expired - Fee Related FR2871295B1 (en) | 2004-06-02 | 2004-06-02 | OVERVOLTAGE PROTECTION DEVICE AND METHOD FOR MANUFACTURING SAME |
Country Status (1)
| Country | Link |
|---|---|
| FR (1) | FR2871295B1 (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111579894A (en) * | 2019-08-23 | 2020-08-25 | 浙江得玛斯科技有限公司 | Test method for steel rail potential limiting device |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR1507498A (en) * | 1966-01-06 | 1967-12-29 | Westinghouse Brake & Signal | asymmetrically conductive element with several junctions |
| JPH01165170A (en) * | 1987-12-21 | 1989-06-29 | Nec Corp | Semiconductor protective device |
| DE4229307A1 (en) * | 1992-09-02 | 1994-03-03 | D & D Hardware Software Und Do | Conductor component for protecting microelectronic system from overvoltage - comprises bidirectional thyristor diode with highly-doped surface region and high gradient of free charge carrier at predefined distance from oppositely doped base region |
-
2004
- 2004-06-02 FR FR0451090A patent/FR2871295B1/en not_active Expired - Fee Related
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR1507498A (en) * | 1966-01-06 | 1967-12-29 | Westinghouse Brake & Signal | asymmetrically conductive element with several junctions |
| JPH01165170A (en) * | 1987-12-21 | 1989-06-29 | Nec Corp | Semiconductor protective device |
| DE4229307A1 (en) * | 1992-09-02 | 1994-03-03 | D & D Hardware Software Und Do | Conductor component for protecting microelectronic system from overvoltage - comprises bidirectional thyristor diode with highly-doped surface region and high gradient of free charge carrier at predefined distance from oppositely doped base region |
Non-Patent Citations (1)
| Title |
|---|
| PATENT ABSTRACTS OF JAPAN vol. 013, no. 437 (E - 826) 29 September 1989 (1989-09-29) * |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111579894A (en) * | 2019-08-23 | 2020-08-25 | 浙江得玛斯科技有限公司 | Test method for steel rail potential limiting device |
| CN111579894B (en) * | 2019-08-23 | 2022-06-10 | 浙江得玛斯科技有限公司 | Test method for steel rail potential limiting device |
Also Published As
| Publication number | Publication date |
|---|---|
| FR2871295B1 (en) | 2006-11-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP2294637A1 (en) | Field effect superconductor transistor and method for making such transistor | |
| FR2812972A1 (en) | SEMICONDUCTOR DEVICE CONSISTING OF A THYRISTOR FOR PROTECTION AGAINST ELECTROSTATIC DISCHARGES | |
| EP0017531A1 (en) | Field-effect transistor with high cut-off frequency and method of making it | |
| JP2005506703A (en) | Stacked switchable elements and diode combinations | |
| FR2953995A1 (en) | BIDIRECTIONAL POWER SWITCH COMMANDABLE TO CLOSURE AND OPENING | |
| FR2773265A1 (en) | SUBSCRIBER INTERFACE PROTECTION CIRCUIT | |
| EP2685504A1 (en) | Tunnel-effect transistor | |
| FR2694449A1 (en) | Multifunction electronic component, in particular element with negative dynamic resistance, and corresponding manufacturing process. | |
| FR3009432A1 (en) | INTEGRATED CIRCUIT ON SELF WITH A DEVICE FOR PROTECTION AGAINST ELECTROSTATIC DISCHARGES | |
| FR2937462A1 (en) | METHOD FOR PROTECTING AND DISSIPATING ELECTROSTATIC DISCHARGES ON AN INTEGRATED CIRCUIT | |
| FR2871295A1 (en) | OVERVOLTAGE PROTECTION DEVICE AND METHOD FOR MANUFACTURING SAME | |
| FR3001085A1 (en) | BIDIRECTIONAL SEMICONDUCTOR DEVICE FOR PROTECTION AGAINST ELECTROSTATIC DISCHARGE, USEFUL WITHOUT TRIP CIRCUIT | |
| FR2598043A1 (en) | SEMICONDUCTOR COMPONENT FOR OVERVOLTAGE AND OVERCURRENT PROTECTION | |
| EP2685497A1 (en) | SOI integrated circuit comprising a lateral diode for protection against electrostatic discharges | |
| FR2787637A1 (en) | Peripheral structure for monolithic power device, comprising front and rear surfaces with cathode and anode connections, reverse and forward biased junctions, and insulating wall | |
| FR3011121A1 (en) | INTEGRATED CIRCUIT CHIP ASSEMBLY COMPRISING AN OVERVOLTAGE PROTECTION COMPONENT | |
| EP0577531B1 (en) | Protection diode for a vertical semiconductor device | |
| FR3081613A1 (en) | HIGH ELECTRONIC MOBILITY TRANSISTOR IN ENRICHMENT MODE | |
| FR2875335A1 (en) | ELECTRONIC CIRCUIT WITH DUAL POWER SUPPLY AND MEANS FOR PROTECTING AGAINST CLICKING, AND CORRESPONDING MEANS OF PROTECTION | |
| EP0186567B1 (en) | Diac with coplanar electrodes | |
| FR2770687A1 (en) | Lateral semiconductor with a smaller surface area | |
| WO2020035644A1 (en) | Transistor with high electron mobility | |
| FR2982077A1 (en) | TRIAC WITH TRIGGER AMPLIFICATION | |
| GB2413699A (en) | Overvoltage protection device and manufacturing process | |
| FR2640429A1 (en) | IMPROVED MOS DEVICE |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PLFP | Fee payment |
Year of fee payment: 12 |
|
| ST | Notification of lapse |
Effective date: 20170228 |