FR2863420A1 - Dispositif de neutralisation a la mise sous tension - Google Patents

Abstract

La présente invention concerne un dispositif de neutralisation à la mise sous tension d'un circuit électronique. Ce dispositif comprend une borne de sortie pour délivrer un signal de neutralisation qui peut être actif ou inactif en fonction d'une tension d'alimentation, un noeud de comparaison couplé à la borne de sortie par l'intermédiaire d'au moins un inverseur, un premier ensemble source de courant délivrant un premier courant, pour charger ou décharger le noeud de comparaison, le premier courant étant fonction de la tension d'alimentation et d'une valeur d'intensité déterminée, et étant au maximum égal à cette valeur déterminée. Un second ensemble source de courant délivre un second courant respectivement pour décharger ou charger le noeud de comparaison, ce second courant étant sensiblement indépendant de la tension d'alimentation. Application pour les circuits électroniques alimentés par une faible tension d'alimentation.

Description

DISPOSITIF DE NEUTRALISATION A LA MISE SOUS TENSION

La présente invention concerne d'une manière générale les dispositifs de neutralisation à la mise sous tension ou POR (de l'anglais Power on Reset) des circuits électroniques. De tels dispositifs sont utilisés pour retarder la mise en service des circuits électroniques jusqu'à ce que leur tension d'alimentation soit suffisamment établie. On évite ainsi un fonctionnement erratique des circuits lorsque ces derniers sont insuffisamment alimentés pour fonctionner normalement. L'invention est plus particulièrement conçue pour les circuits alimentés par une faible tension d'alimentation, notamment les cartes sans contact, comme les étiquettes RFID (de l'anglais "Radio Frequency IDentification"). Elle peut toutefois trouver des applications également dans le domaine des cartes à contact, notamment pour la téléphonie mobile, les cartes de paiement, ou tout autre circuit électronique caractérisé par une faible consommation.

Lorsqu'une tension d'alimentation est fournie au circuit électronique, il est souvent désirable de maintenir le circuit dans un état neutralisé tant que ladite tension n'a pas atteint un niveau suffisant pour assurer le bon déroulement de l'ensemble des fonctions du circuit. Dans certains cas, la tension d'alimentation augmente relativement lentement jusqu'à atteindre une valeur stable, comme lors du mouvement d'une carte sans contact vers une unité d'interrogation dont elle reçoit son énergie par télé alimentation. Si les fonctions du circuit ne sont pas neutralisées, leur déroulement normal ne peut être garanti, et un dysfonctionnement voire un endommagement sont possibles. Le rôle d'un dispositif POR est donc de délivrer un signal pour bloquer le fonctionnement du circuit électronique.

L'allure typique d'un signal POR est présentée à la figure 1. Elle suit la rampe de tension d'alimentation Vcc tant que cette dernière n'a pas atteint une valeur seuil Vs, qui est fonction notamment de la tension minimale de fonctionnement des différents composants du circuit électronique. Le signal POR est donc différent de 0, ce qui signifie qu'il est à l'état actif et que par conséquent le circuit électronique est neutralisé. On considérera qu'il est au niveau logique 1 par commodité dans la suite de l'exposé. Une fois que la tension d'alimentation devient supérieure à vs, le signal POR devient nul, on dit que le signal POR est à l'état inactif. Dans cet état, il autorise le fonctionnement du circuit électronique.

La figure 2 montre une réalisation connue d'un dispositif POR, conforme au brevet EP 0831589 B1. Dans cette réalisation, le seuil Vs est généré par deux transistors: un transistor MOS de type N (ou NMOS) MN1 monté en diode ainsi qu'un transistor MOS de type P (ou PMOS) natif MP1, dont la grille est connectée à une borne de masse 3 portée à un potentiel de référence GND. Les deux transistors sont reliés en série entre une borne d'alimentation 2 délivrant la tension d'alimentation Vcc d'une part et la borne de masse via une résistance R d'autre part. Trois inverseurs INV1, INV2, INV3 sont connectés en série entre le noeud commun à la source de MP1 et la résistance R, d'une part, et un noeud de sortie 4 délivrant le signale POR, d'autre part. Un condensateur C est relié entre la borne 2 et la sortie du premier inverseur INV1 (le plus proche de MP1). Le seuil Vs est donc la somme des tensions de conduction des deux transistors ainsi que la tension nécessaire pour commuter l'inverseur INV1. La résistance R maintient à une valeur nulle le potentiel à l'entrée de l'inverseur INV1 tant que Vcc est en dessous de Vs. Le condensateur C impose un couplage de l'entrée d'un deuxième inverseur INV2 à Vcc pour assurer que le signal POR est identique à Vcc lors de la phase de montée d'alimentation en évitant tout état métastable des inverseurs INV2 et INV3.

Cette réalisation est relativement simple. Cependant elle comporte quelques désavantages qui peuvent s'avérer rédhibitoires dans certaines applications. En effet, le courant consommé par ce type de circuit est proportionnel à la tension d'alimentation Vcc puisque 1= (Vcc-VTN-VTp) I R, où I est le courant consommé et VTN et VTp sont les tensions de conduction (tension source-drain) des transistors MN1 et MP1, respectivement. Le courant consommé I est alors de l'ordre de grandeur du courant consommé par le circuit électronique lui-même. Une valeur de R de quelques MegaOhms est nécessaire pour répondre aux contraintes de faible consommation dans les applications envisagées. Or, une telle valeur est incompatible avec une réalisation sur Silicium.

De plus, cette réalisation ne permet pas d'hystérésis, c'est à dire que le seuil de tension provoquant le basculement du signal POR de 1 à 0 est strictement égal au seuil de tension provoquant son basculement de 0 à 1. Or, lorsque la tension d'alimentation Vcc atteint la tension de seuil Vs, le signal POR tombe à 0. La consommation du circuit a alors tendance à écrouler temporairement la tension alimentation, ce qui peut faire passer Vcc en dessous de Vs et par conséquent faire basculer le signal POR à 1. Dans certains cas, des changements d'état du signal POR, liés à des oscillations de la tension d'alimentation Vcc, peuvent survenir avant sa stabilisation à 0, ceci pouvant être préjudiciable à la bonne mise en route du circuit. L'hystérésis pourrait être généré en doublant le circuit de la figure 2 et en utilisant un déclencheur ("Trigger") de Schmitt, comme dans certaines réalisations connues. Il resterait cependant difficile de régler l'hystérésis ainsi généré, pour obtenir des valeurs de seuil stables et bien définies. De plus la consommation de courant serait doublée.

Un dispositif de neutralisation présentant une hystérésis est divulguée dans le document US 5,612,642.

Selon un autre problème, les circuits de l'état de l'art conviennent pour des rampes de tension d'alimentation rapides par rapport aux constantes de temps du dispositif, comme c'est le cas pour les cartes à contacts. Des capacités et des résistances plus grandes, et donc occupant une plus grande place sur le silicium, seraient nécessaires pour adapter ces circuits aux montées en tension d'alimentation lentes rencontrées avec les cartes sans contact.

Un autre problème des circuits de neutralisation connus est l'état indéfini du signal POR tant que la tension d'alimentation Vcc est inférieure à la tension seuil. Or, il est important que l'état du signal POR soit déterminé le plus rapidement possible lors de l'entrée de l'étiquette dans le champ d'émission d'une unité d'interrogation.

Un objet de la présente invention est de proposer un dispositif POR présentant une consommation de courant faible par rapport au niveau d'intensité du circuit électronique. Un autre objet de la présente invention est de permettre une hystérésis facilement réglable et stable. Un autre objet est encore de fournir un signal POR dont l'état est défini rapidement pour des rampes de tension d'alimentation lente du type rencontré dans une carte sans contact.

Une solution à ces problèmes a été trouvée dans l'utilisation de générateurs de courant continu et d'un miroir de courant dont le facteur de recopie est fonction de la tension d'alimentation Vcc afin de comparer le courant issu du miroir à un courant continu ayant soit une première valeur soit une seconde valeur, pour commander les changements d'état du signal POR.

L'invention concerne ainsi un dispositif de neutralisation à la mise sous tension, comprenant: - une borne de sortie pour délivrer un signal de neutralisation qui peut être actif ou inactif en fonction d'une tension d'alimentation; - un noeud de comparaison couplé à ladite borne de sortie par l'intermédiaire d'au moins un inverseur; - un premier ensemble source de courant délivrant un premier courant, pour charger ou décharger ledit noeud de comparaison, ledit premier courant étant fonction de ladite tension d'alimentation et d'une valeur d'intensité déterminée, et étant au maximum égal à ladite valeur déterminée; - un second ensemble source de courant délivrant un second courant respectivement pour décharger ou charger ledit noeud de comparaison, ledit second courant étant sensiblement indépendant de ladite tension d'alimentation.

Ainsi, l'état actif ou inactif du signal de neutralisation est déterminé par le potentiel sur le noeud de comparaison, qui résulte du bilan des premier et 25 second courants au niveau de ce noeud.

Le dispositif de neutralisation peut avantageusement comprendre un miroir de courant alimenté par la tension d'alimentation, et délivrant en sortie le premier courant au noeud de comparaison. Un tel agencement nécessite peu de composants, ce qui limite la place occupée sur le silicium par le dispositif.

En outre la consommation de courant est faible.

De préférence, le miroir de courant comprend un premier et un deuxième transistors MOS sensiblement de même taille, montés en miroir de courant. La réalisation sur le silicium est alors plus simple.

Par ailleurs, le second courant a de préférence une première valeur supérieure à la valeur du premier courant lorsque le signal de neutralisation est actif, et une seconde valeur inférieure à ladite valeur du premier courant Ip lorsque le signal de neutralisation est inactif. Ceci permet d'introduire une hystérésis pour les changements d'état du signal de neutralisation.

D'autres caractéristiques et avantages de l'invention apparaîtront encore à la lecture de la description qui va suivre. Celle-ci est purement illustrative et doit être lue en regard des dessins annexés sur lesquels: - la figure 1 est un diagramme temporel du signal POR pour un dispositif de neutralisation connu; - la figure 2 est un schéma bloc d'un dispositif de neutralisation connu; - la figure 3 est un schéma détaillé d'un mode de réalisation d'un dispositif de neutralisation selon l'invention; et, - la figure 4 est un diagramme temporel du signal POR généré par le dispositif de la figure 3; Sur les différentes figures, des éléments identiques portent les mêmes références. Les figures 1 et 2, qui correspondent à l'état de la technique ont déjà fait l'objet d'une description ci-dessus en introduction.

Un exemple de réalisation d'un dispositif de neutralisation selon l'invention est représenté schématiquement à la figure 3. Le circuit inclut deux transistors PMOS respectivement MP11 et MP12, montés en miroir de courant 1. Ils sont sensiblement de même taille, i.e. ils présentent sensiblement le même rapport W/L. Ils sont couplés par leur source à la borne 2 délivrant la tension d'alimentation Vcc. Leurs grilles de commande sont connectées ensemble, ainsi qu'au drain du transistor MP11. Trois sources de courant stables polarisent les transistors MP11 et MP12 du miroir de courant 1. Une première source de courant CS1, délivrant un courant de valeur Il, polarise le transistor MP11, en étant disposée entre son drain et la borne 3 portée au potentiel de masse GND. Dans la suite, toutes les tensions sont référencées par rapport au potentiel de masse GND. Deux sources de courant CS2 et CS3, délivrant des courants de valeur respectivement 12 et 13, polarisent le transistor MP11 en étant disposées chacune entre son drain et la borne 3. Le drain du transistor MP12, correspond à un noeud 30 qui est appelé noeud de comparaison dans la suite. En fait, la source CS3 est connectée en série avec un transistor NMOS formant un interrupteur MN13, entre le noeud de comparaison 30 et la borne de masse 3.

La source de courant CS1 et le miroir de courant 1 forment un premier ensemble source de courant, délivrant un courant lp pour charger le noeud de comparaison 30. Le courant lp délivré au noeud de comparaison 30 est une recopie du courant Il, lorsque Vcc est suffisamment élevée pour polariser les transistors MP11 et MP12 à la saturation. Les deux sources de courant CS2 et CS3 constituent un second ensemble source de courant, qui décharge le noeud de comparaison 30 avec un courant qui vaut 12 + 13 (quand le transistor MN13 est passant) ou avec un courant qui vaut 12 seulement (quand le transistor MN13 est bloqué).

On appelle Vcomp le potentiel sur le noeud de comparaison 30. Ce 15 potentiel est sensiblement égal à Vcc (à la tension de saturation du transistor MP11 près) lorsque lp > 12 + 13, ou à GND lorsque lp < 12 + 13.

Au moins un inverseur INV4 est couplé entre le noeud 30 et la borne de sortie 4, qui délivre le signal de neutralisation POR. Un nombre impair quelconque d'inverseurs est envisageable. Le mode de réalisation préféré de la figure 3 n'en prévoit qu'un. Le transistor MN13 est commandé par le signal POR qu'il reçoit sur sa grille de commande.

Les valeurs des intensités I1, 12 et 13 sont telles que l'on a la relation suivante: I1>12+13 (1) 25 La figure 4 montre l'allure du signal POR en fonction de la tension d'alimentation Vcc, ainsi que l'allure du courant lp délivré par le premier ensemble source de courant. La tension Vcc pour le type d'application envisagé (carte sans contact) est de l'ordre de 1.5 à 2 V. Il y a deux valeurs seuils pour le basculement du signal POR: - une première valeur seuil VI, qui une fois dépassée vers le haut fait passer le signal POR de 1 à 0, - une deuxième valeur seuil V2, inférieure à la première valeur VI, qui, une fois dépassée vers le bas, fait passer le signal POR de 0 à 1.

On pourra par exemple déterminer la valeur V2, en fonction des tensions minimales d'alimentation des différents composants du circuit électronique à neutraliser, et fixer VI à une valeur légèrement supérieure, calculée en fonction de la valeur attendue des variations du signal Vcc lorsque le signal POR est désactivé.

Le fonctionnement du dispositif représenté à la figure 3 est le suivant.

Initialement, lors de l'entrée de l'étiquette dans le champ d'émission d'une unité d'interrogation, la tension d'alimentation Vcc est faible. Elle est en particulier inférieure au seuil de fonctionnement des transistors MP11 et MP12, et les sources CS1, CS2 et CS3 ne sont pas encore établies. Le signal POR est alors encore indéterminé. C'est pourquoi il est souhaitable que les sources de courant soient adaptées pour fonctionner le plus rapidement possible (i.e. pour Vcc la plus basse possible) afin de permettre au dispositif POR de jouer son rôle de génération d'un signal de neutralisation à l'état actif.

A cet effet, les sources de courant CS1, CS2, et CS3 peuvent être réalisées par exemple d'après les travaux de G. Giustolisi, G. Palumbo, M Criscione, et F. Cutri, présentés dans l'article A low voltage low power voltage reference based on Subthreshold MOSFETs , publié dans IEEE Journal of solid state circuits, vol. 38, n 1 de janvier 2003. Les sources de courant qui y sont décrites utilisent un transistor PMOS permettant de délivrer une tension de référence Vref constante ainsi qu'un courant de référence PTAT à partir d'un transistor PMOS. Des recopies de ce courant de référence PTAT, à partir de transistors de type NMOS, permettent de générer les sources de courant CS1, CS2 et CS3 pour le dispositif présenté à la figure 3.

L'intérêt de ce type de source de courant est double. D'une part, l'intensité nominale de la source de courant est atteinte rapidement lors de la rampe de montée de tension d'alimentation. En effet, la tension de référence et l'intensité constante délivrée sont établies pour des valeurs faibles de Vcc, ce qui permet de disposer rapidement des sources CS1, CS2, et CS3, et donc d'un état déterminé du signal POR. D'autre part, l'intensité totale consommées dans le dispositif POR est de l'ordre de 500nA, ce qui est dans un rapport 1:10 par rapport aux dispositifs de l'art antérieur.

Le signal POR est donc dans un état déterminé (l'état actif) pour des valeurs de tension Vcc relativement faibles, et en tout cas inférieures au seuil de conduction VTP des transistors MP11 et MP12. Avec une telle valeur de Vcc, la tension drain/source du transistor MP11 est dans ce cas équivalente à la tension grille/source de ce même transistor, et le courant recopié lp est alors nul. Au niveau du noeud de comparaison 30, il n'y a que le courant de décharge 12+13, qui maintient le potentiel Vcomp à l'entrée de l'inverseur INV4 à une valeur nulle. Le signal de neutralisation POR est donc à 1, ce qui maintient l'interrupteur MN13 fermé.

Lorsque la tension d'alimentation Vcc croît et que le seuil de conduction VTP est atteint, les transistors MP11 et MP12 se mettent à conduire. Le courant lp délivré par le premier ensemble source de courant (CS1, MP11, MP12) monte jusqu'à atteindre la valeur lp=l 1. Lorsque lp dépasse la valeur lp= 12 + 13, ce qui correspond au seuil VI défini plus tôt, la tension Vcomp sur le noeud de comparaison 30 passe de la valeur 0 à sensiblement la valeur de la tension d'alimentation Vcc, à la tension de saturation drain source VDssat du transistors MP12 près. Le signal POR passe à 0 dès que lp > 12 + 13, grâce à l'inverseur INV4. La rétroaction via le transistor MN13 coupe alors le courant tiré sur le noeud de comparaison 30 par la source de courant CS3. Seul le courant correspondant à la source CS2, de valeur 12, est alors déchargé depuis le noeud de comparaison 30. Comme lp était déjà supérieur à 12 + 13, le signal POR est maintenu à 0. Au-delà, la tension d'alimentation Vcc dépasse la tension grille/source maximum Vgsmax du transistor MP11, lp est alors sensiblement égal à I1.

La valeur de seuil VI pour le basculement du signal POR de 1 à 0 correspond donc à la valeur de la tension d'alimentation Vcc lorsque lp atteint la valeur 12 + 13.

Lorsque la tension d'alimentation Vcc décroît, la tension Vcomp à l'entrée de l'inverseur INV4 suit Vcc. Le courant lp décroit dès que la tension d'alimentation devient sensiblement inférieure à la tension Vgsmax du transistor MP11. Le signal POR est initialement à 0, et le reste tant que le courant Ip est supérieur à 12. Quand Ip atteint 12, le courant tiré sur le noeud de comparaison 30 est alors plus important que le courant Ip injecté sur ce noeud. Vcomp passe alors à 0 et le signal POR bascule à 1. La rétroaction par le transistor MN13 commute à nouveau le courant de référence 13 généré par la source de courant CS3 à partir du noeud de comparaison 30. La valeur du courant de décharge est à nouveau égale à 12+13.

La valeur de tension V2 définie plus haut pour le seuil de basculement du signal POR de 0 à 1 correspond donc à la valeur de la tension d'alimentation Vcc lorsque Ip atteint la valeur 12.

On trouve également représenté à la figure 4 la variation de Vd11, le potentiel du drain du transistor MP11.

Un intérêt supplémentaire du dispositif proposé par l'invention est qu'il permet également un bon contrôle des seuils de l'hystérésis. En effet, pour régler cette hystérésis, on fait varier la valeur du courant 13 délivrée par la source de courant CS3, qui détermine la différence VI V2, i.e. la différence en courant entre les points de basculement haut et bas. En changeant le rapport W/L du transistor utilisé pour la recopie du courant de référence PTAT issu des travaux de Giustolisi et al. pour augmenter la valeur de 13, on peut ainsi faire varier la différence entre VI et V2. Une réalisation possible consiste par exemple à utiliser les rapports W/L, W/2L et W/4L respectivement pour les transistors utilisés pour la recopie du courant de référence PTAT issu des travaux de Giustolisi et al., ce qui conduit au rapport 1:1, 1:0,5 et 1:0,25 respectivement entre les courants générés par les sources CS1, CS2 et CS3, et assure la condition posée par la relation (1) ci-dessus.

Le circuit tel que proposé dans l'invention permet également une maîtrise des seuils VI et V2 de l'hystérésis, on peut par exemple faire varier les tailles W/L des transistors MP11 et MP12 du miroir de courant 1. En effet, en augmentant W/L, on diminuera la tension de saturation Vdsat des transistors, ce qui amènera à une montée plus rapide du courant Ip délivré par le miroir de courant 1, induisant une baisse des valeurs seuils VI et V2.

Puisque les tensions seuils des différents transistors utilisés pour le dispositif de neutralisation (MP11, MP12, MN13, transistors de recopie du courant de référence PTAT) peuvent être contrôlés précisément lors de la fabrication, les seuils de basculement du signal POR peuvent être ajustés avec précision.

Le dispositif illustré par la figure 3 n'est pas le seul mode de réalisation possible. On peut notamment envisager un dispositif dual, réalisé à partir d'un miroir de courant utilisant des transistors NMOS et déchargeant le noeud de comparaison d'un courant d'intensité Ip, fonction de la tension d'alimentation Vcc et de la source de courant CS1, avec une valeur maximale de I1. Les deux sources de courant CS2 et CS3 chargent alors le noeud de comparaison, qui est lui-même couplé à la borne de sortie via un nombre pair d'inverseurs en série. On utilise alors par exemple directement le courant de référence PTAT proposé dans les travaux de Giustolisi et al. pour chaque source de courant du circuit dual mentionné auparavant.

Claims (9)

11 REVENDICATIONS

1 Dispositif de neutralisation à la mise sous tension, comprenant: une borne de sortie pour délivrer un signal de neutralisation (POR) qui peut être actif ou inactif en fonction d'une tension d'alimentation (Vcc) ; un noeud de comparaison (30) couplé à ladite borne de sortie par 5 l'intermédiaire d'au moins un inverseur (INV4) ; un premier ensemble source de courant (CS1,MP11,MP12) délivrant un premier courant (Ip), pour charger ou décharger ledit noeud de comparaison, ledit premier courant (Ip) étant fonction de ladite tension d'alimentation et d'une valeur d'intensité (Il) déterminée, et étant au maximum égal à ladite valeur déterminée; un second ensemble source de courant (CS2,CS3), délivrant un second courant (12,12+13), respectivement pour décharger ou charger ledit noeud de comparaison (30), ledit second courant étant sensiblement indépendant de ladite tension d'alimentation.

2. Dispositif selon la revendication 1 caractérisé en ce que le premier ensemble de source courant comprend un miroir de courant alimenté par la tension d'alimentation, et délivrant ledit premier courant de sortie audit noeud de comparaison.

3. Dispositif selon la revendication 2 caractérisé en ce que le miroir de courant comprend un premier et un deuxième transistors MOS sensiblement de même taille, montés en miroir de courant.

4. Dispositif selon l'une quelconque des revendications précédentes, dans lequel le second courant a une première valeur (12+13) supérieure à la valeur du premier courant lorsque le signal de neutralisation est actif, et une seconde valeur (12) inférieure à ladite valeur du premier courant lorsque le signal de neutralisation est inactif.

5. Dispositif selon l'une quelconque des revendications 1 à 4, dans lequel le premier courant est un courant de charge et le second courant est un courant de décharge du noeud de comparaison, et dans lequel le noeud de comparaison est couplé à la borne de sortie via un nombre impair d'inverseurs.

6. Dispositif selon les revendications 3 et 5, dans lequel les premier et second transistors MOS sont des transistors MOS de type P.

7. Dispositif selon l'une quelconque des revendications 1 à 4, dans lequel le premier courant est un courant de décharge et le second courant est un courant de charge du noeud de comparaison, et dans lequel le noeud de comparaison est couplé à la borne de sortie via un nombre pair d'inverseurs.

8. Dispositif selon les revendications 3 et 7, dans lequel les premier et second transistors MOS sont des transistors MOS de type N.

9. Dispositif selon l'une quelconque des revendications précédentes, dans lequel le second ensemble source de courant comprend au moins une première et une seconde sources de courant (CS2, CS3) montées en parallèle entre le noeud de comparaison et la borne de masse, la dite seconde source CS3 étant couplée à la borne de sortie par un interrupteur (MN13) commandé par le signal de neutralisation de manière à être fermé quand celui-ci est actif.