FR2823374A1 - Inductance integree - Google Patents
Inductance integree Download PDFInfo
- Publication number
- FR2823374A1 FR2823374A1 FR0104689A FR0104689A FR2823374A1 FR 2823374 A1 FR2823374 A1 FR 2823374A1 FR 0104689 A FR0104689 A FR 0104689A FR 0104689 A FR0104689 A FR 0104689A FR 2823374 A1 FR2823374 A1 FR 2823374A1
- Authority
- FR
- France
- Prior art keywords
- vias
- lines
- conductive
- conductive lines
- level
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
- H01L23/64—Impedance arrangements
- H01L23/645—Inductive arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
- H01F17/00—Fixed inductances of the signal type
- H01F17/0006—Printed inductances
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/5227—Inductive arrangements or effects of, or between, wiring layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/528—Layout of the interconnection structure
- H01L23/5283—Cross-sectional geometry
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Geometry (AREA)
- Semiconductor Integrated Circuits (AREA)
- Coils Or Transformers For Communication (AREA)
Abstract
L'invention concerne une Inductance sous forme monolithique, comportant :dans un premier niveau de métallisation (Mn ), des lignes conductrices inférieures parallèles (211, 212, 213) s'étendant le long du motif de l'inductance; dans un deuxième niveau (Vn), des vias (231, 232, 233, 234, 235, 236), chaque ligne conductrice sous-jacente étant associée à au moins deux vias; et,dans un troisième niveau de métallisation (Mn+1), des lignes conductrices supérieures (251, 252, 253, 254) interconnectées aux lignes conductrices sous-jacentes par l'intermédiaire des vias, les lignes conductrices inférieures et supérieures étant décalées les unes par rapport aux autres de façon à assurer la continuité électrique.
Description
<Desc/Clms Page number 1>
INDUCTANCE INTÉGRÉE
La présente invention concerne, de façon générale, la réalisation d'enroulements inductifs (inductances) sur une puce de circuit intégré. Plus particulièrement, la présente invention concerne la réalisation d'inductances destinées à recevoir des signaux hyperfréquences, destinés, par exemple, à des systèmes de réceptions de téléphones mobiles.
La présente invention concerne, de façon générale, la réalisation d'enroulements inductifs (inductances) sur une puce de circuit intégré. Plus particulièrement, la présente invention concerne la réalisation d'inductances destinées à recevoir des signaux hyperfréquences, destinés, par exemple, à des systèmes de réceptions de téléphones mobiles.
Les figures 1A à 1D illustrent, en vue en coupe schématique et partielle, la formation d'une inductance selon une séquence d'étapes classiquement mise en oeuvre. Plus particulièrement, les figures 1A à 1D sont des vues en coupe selon la largeur d'une spire de l'inductance.
Com : ne l'illustre la figure 1A, on commence par ouvrir une tranchée d'une largeur W, dans une couche isolante 10 selon le motif de l'inductance. On dépose ensuite une couche d'un matériau conducteur 11 de façon à remplir complètement la tranchée précédemment ouverte.
Aux étapes suivantes, illustrées en figure 1B, on grave la couche 11 de façon à l'éliminer de la surface supérieure de la couche isolante 10. Pour ce faire, on procède à un polissage mécano-chimique (CMP). On a ainsi formé un premier niveau conducteur horizontal 12. Comme cela a été exposé précédemment, la figure 1 est une vue en coupe selon la largeur d'une spire de
<Desc/Clms Page number 2>
l'inductance. Le premier niveau 12 s'étend sur tout le motif de l'inductance, et est commun à toutes ses spires. Ensuite, on dépose une couche isolante 13. La couche 13 est déposée de façon que sa surface supérieure est sensiblement plane.
Comme l'illustre la figure 1C, on forme dans la couche 13 des ouvertures distinctes de façon à découvrir partiellement différentes portions de la surface supérieure du premier niveau 12. Ensuite, ces ouvertures sont remplies par un matériau conducteur 14, de préférence identique au matériau conducteur 11 constituant le premier niveau 12.
Après dépôt sur l'ensemble de la structure du matériau 14, on procède à un polissage mécano-chimique afin d'éliminer le matériau 14 de la surface supérieure de la couche isolante 13.
On individualise ainsi, comme l'illustre la figure 1D, des vias conducteurs parallèles 16 en contact avec le premier niveau 12. Ensuite, on dépose une couche isolante 17 de façon que sa surface supérieure soit sensiblement plane. On forme ensuite un deuxième niveau conducteur horizontal 18 à la verticale du premier niveau 12 et interconnectant tous les vias 16. Le deuxième niveau 18 est formé en ouvrant une tranchée selon un motif approprié dans la couche isolante 17, puis en déposant un matériau conducteur de préférence identique au matériau conducteur 11 et enfin en procédant à un polissage mécanochimique (CMP) de façon à ne maintenir en place le cuivre que dans la tranchée précédemment formée.
On forme ainsi, dans une puce de circuits intégrés, une inductance dont les spires comportent des premier et deuxième niveaux conducteurs horizontaux 12 et 18 interconnectés par des vias 16. Des lignes ou vias d'interconnexions peuvent être réalisés dans les couches isolantes 10,13 et/ou 17 simultanément au premier niveau 12, aux vias 16 et/ou au deuxième niveau 18.
Dans des applications de type télécommunication, des inductances sont par contre disposées au-dessus de circuits intégrés, aucun autre élément conducteur étant formé dans les couches isolantes 10,13 et 17 à la verticale de la région
<Desc/Clms Page number 3>
occupée par l'inductance. De telles inductances, utilisées dans des dispositifs hyperfréquence, doivent présenter un facteur de qualité Q maximal et pouvoir travailler à une fréquence de résonance optimale et/ou dans une bande de fréquences la plus large possible.
Augmenter le facteur Q conduit principalement à réduire la résistance de l'inductance. Pour ce faire, on a déjà proposé d'utiliser comme matériau conducteur constituant les niveaux 12 et 18 et les vias 16 des matériaux faiblement résistifs tels que du cuivre ou des alliages à base de cuivre. Pour réduire encore la résistivité, on a ensuite proposé d'accroître la surface des niveaux 12 et 18 et les vias 16. Cette augmentation étant impossible dans l'épaisseur des couches successives 10,13, 17 fixée par d'autres contraintes standard, on a formé dans les couches 10 et 17 des niveaux 12 et 18 les plus larges possible, en augmentant de façon correspondante le nombre de vias 16 dans la couche 13. Toutefois, un tel accroissement de largeur des niveaux 12 et 18 est limité du fait du polissage mécano-chimique mis en oeuvre pour individualiser les spires dans chaque couche.
En effet, lors d'un polissage CMP d'une surface relativement étendue de cuivre, on observe une déformation de cette surface. Plus particulièrement, cette déformation se traduit par un creux dont la profondeur et l'étendue sont mal définies. La résistance réelle de la ligne parcourue par un courant donné est alors accrue et le facteur de qualité Q diminué. Cette diminution du facteur de qualité Q est incontrôlée. En outre, si la surface est trop importante, cette déformation peut aller jusqu'à un arrachage de la ligne conductrice. Il en résulte une rupture de la spire.
En outre, lorsque l'on tente de faire passer dans un conducteur un courant électrique de fréquence élevée, le courant tend à ne circuler qu'à la périphérie du volume conducteur (effet de peau). En d'autres termes, pour des courants de fréquence élevée, au lieu de profiter de toute la surface conductrice, le courant se limite à une faible surface périphérique. Tout se
<Desc/Clms Page number 4>
passe alors comme si le courant circulait dans un conducteur de résistance réelle élevée, c'est-à-dire de facteur de qualité réduit.
A l'heure actuelle, compte tenu des divers problèmes exposés précédemment, les inductances comportent des niveaux de section d'au plus 14 m2 et supportent des courants d'une intensité de l'ordre de 56 mA.
Parallèlement, la volonté de transmettre un nombre d'informations de plus en plus élevé et l'encombrement des plages de fréquences conduit à rechercher des systèmes de communication propres à fonctionner à des fréquences les plus élevées possibles avec des facteurs de qualité optimisés.
La présente invention vise par conséquent à proposer une inductance formée dans une puce de circuit intégré dont le facteur de qualité soit parfaitement contrôlé.
La présente invention vise également à proposer une telle inductance dont la fabrication s'inscrive dans la séquence d'étapes couramment mises en oeuvre dans la fabrication des métallisations d'un circuit intégré.
Pour atteindre ces objets, la présente invention prévoit une inductance sous forme monolithique, comportant : dans un premier niveau de métallisation, des lignes conductrices inférieures parallèles s'étendant le long du motif de l'inductance ; dans un deuxième niveau des vias, chaque ligne conductrice sous-jacente étant associée à au moins deux vias ; et dans un troisième niveau de métallisation, des lignes conductrices supérieures interconnectées aux lignes conductrices sous-jacentes par l'intermédiaire des vias, les lignes conductrices inférieures et supérieures étant décalées les unes par rapport aux autres de façon à assurer la continuité électrique.
La présente invention prévoit également un procédé de formation d'une inductance sous forme monolithique, comprenant les étapes suivantes :
<Desc/Clms Page number 5>
former, dans un premier niveau de métallisation, des premières lignes conductrices parallèles selon le motif de l'inductance ; former, dans un deuxième niveau de métallisation, des vias, de telle sorte que chaque ligne conductrice sous-jacente contacte au moins deux vias ; et former, dans un troisième niveau de métallisation, des deuxièmes lignes conductrices, selon le motif de l'inductance, les deuxièmes lignes étant décalées par rapport aux premières lignes de façon à contacter des vias associés à des premières lignes distinctes.
Selon un mode de réalisation de la présente invention, la formation de lignes ou de vias dans un niveau de métallisation donné comporte les étapes suivantes : creuser une couche isolante selon le motif souhaité ; déposer une couche d'un matériau conducteur de façon à remplir les ouvertures précédemment formées ; et procéder à un polissage mécano-chimique, de façon à éliminer ledit matériau conducteur de la surface supérieure de ladite couche isolante considérée, d'où il résulte que le matériau conducteur ne demeure en place que dans les ouvertures précédemment formées.
Selon un mode de réalisation de la présente invention, le matériau conducteur est métallique.
Selon un mode de réalisation de la présente invention, le matériau conducteur est du cuivre ou un alliage à base de cuivre.
Ces objets, caractéristiques et avantages, ainsi que d'autres de la présente invention seront exposés en détail dans la description suivante de modes de réalisation particuliers faite à titre non-limitatif en relation avec les figures jointes parmi lesquelles : les figures 1A à 1D illustrent, en vue en coupe partielle et schématique, différentes étapes de fabrication d'une inductance selon des procédés classiques, et
<Desc/Clms Page number 6>
les figures 2A à 2D illustrent, en vue en coupe partielle et schématique, une inductance selon l'invention en différentes étapes de sa formation.
Comme l'illustre la figure 2A, le procédé selon l'invention commence par la formation, dans une couche isolante 20, de tranchées parallèles. Les dimensions de ces tranchées seront discutées ci-après en relation avec la figure 2C. La couche 20 est superposée à un substrat semiconducteur (non représenté), par exemple en silicium monocristallin, dans lequel sont intégrés divers éléments. La couche 20 n'est de préférence pas formée directement sur le substrat, mais au-dessus d'au moins un niveau de métallisation.
Ensuite, un matériau conducteur 21, de préférence métallique, par exemple du cuivre ou un alliage à base de cuivre, est déposé sur l'ensemble de la structure de façon à au moins remplir complètement les tranchées précédemment formées.
Aux étapes suivantes, illustrées en figure 2B, le matériau 21 est gravé de façon à ne le maintenir en place que dans les tranchées. Le matériau 21 est complètement éliminé de la surface supérieure de la couche isolante 20. Pour ce faire, on procède, par exemple, à un polissage mécano-chimique (CMP). On forme ainsi, dans un premier niveau de métallisation Mn, des lignes conductrices parallèles séparées par des portions isolantes 201. En figure 2 on a représenté trois lignes conductrices 211,212, 213. On veillera, comme l'illustre la figure 2A, à ce que la somme des largeurs des différentes lignes individuelles 211,212, 213 et des portions isolantes 201 soit égale à la largeur W d'une spire classique, c'est-à-dire du premier niveau (12, figure 1) selon l'art antérieur. Ensuite, on dépose une couche isolante 22 de façon que sa surface supérieure soit sensiblement plane.
Aux étapes suivantes, illustrées en figure 2C, on forme des ouvertures dans la couche isolante 22 de façon que chacune découvre au moins partiellement la surface supérieure d'une ligne conductrice 211,212, 213. Plus particulièrement, la couche
<Desc/Clms Page number 7>
isolante 22 est ouverte de telle sorte que chaque ligne conductrice 211, 212, 213 est découverte deux fois selon sa section. Ensuite, on dépose sur l'ensemble de la structure une couche conductrice peu résistive 23, de préférence métallique, par exemple du cuivre ou un alliage de cuivre, de façon à remplir complètement les ouvertures formées précédemment.
Ensuite, comme l'illustre la figure 2D, on procède à un polissage CMP de façon à éliminer le matériau 23 de la surface supérieure de la couche isolante 22. On a ainsi formé un niveau de vias Vn dans lequel différents vias 231,232, 233,234, 235, 236 sont noyés dans une couche isolante 22. Chaque ligne 211, 212,213 du niveau de métallisation inférieur Mn est associée à deux tels vias. Par exemple, la ligne conductrice 211 est en contact avec les deux vias 231 et 232. La ligne 212 est en contact avec les deux vias 233 et 234. La ligne 213 est en contact avec les deux vias 235 et 236.
Ensuite, on dépose une couche isolante 24 et on répète les étapes décrites précédemment en relation avec la figure 2A et 2B de formation de lignes conductrices selon le motif de l'inductance. Toutefois, par rapport à la figure 2A, le motif des lignes conductrices 251,252, 253 et 254 ainsi formées dans un niveau de métallisation Mn+1 superposé au niveau Vn est décalé par rapport au motif des lignes 211,212 et 213 du niveau de métallisation Mn sous-jacent au niveau de vias Vn. Plus particulièrement, chaque ligne supérieure 251,252, 253,254 est associée à deux vias dont chacun est associé à une ligne conductrice sous-jacente différente. Ainsi, en figure 2D, la ligne conductrice supérieure 252 est formée en contact avec les vias 232 et 233, c'est-à-dire est en contact électrique avec les lignes inférieures 211 et 212. La ligne 212 est elle-même en contact électrique, par le via 234, avec la ligne supérieure 253 qui contacte, par le via 235, la ligne 213. La ligne inférieure 213 à son tour contacte par le via 236 la ligne conductrice supérieure suivante 254. Ainsi, il existe une interconnexion
<Desc/Clms Page number 8>
électrique entre les différentes lignes qui forment sur toute la largeur de la spire de l'inductance un seul conducteur.
On veillera lors de la formation des vias 231,232, 233,234, 235 et 236 à en prévoir autant que nécessaire pour assurer une répartition homogène des courants et une homogénéisation des potentiels, afin d'éviter tout éventuel couplage capacitif entre des lignes d'un même niveau.
Un avantage du procédé selon la présente invention est que l'épaisseur de matériau conducteur nécessaire pour former les lignes conductrices individuelles 211,212, 213,251, 252,253, 254 est inférieur à l'épaisseur de la couche homologue (11, figure 2A) nécessaire pouvant former une unique ligne conductrice sur toute la largeur de la spire. Cette réduction d'épaisseur facilite le polissage CMP d'individualisation des spires de l'inductance consistant à éliminer le matériau conducteur peu résistif de la surface supérieure de l'isolant 20,24 dans lequel sont formées les lignes conductrices 211,212, 213 et 251,252, 253,254.
Un autre avantage de la présente invention est qu'en formant ainsi un motif de lignes de cuivre de largeur restreinte séparées par un isolant, les risques de creusement et/ou d'arrachage sont considérablement atténués.
La présente invention permet par conséquent de former une inductance d'une largeur accrue avec un facteur de qualité parfaitement contrôlé. En effet, pour accroître la largeur de la spire, au lieu selon l'art antérieur d'accroître la largeur d'une surface continue de cuivre, on augmente le nombre de lignes parallèles formées dans chacun des niveaux de métallisation Mn, Min+1.
Bien entendu, la présente invention est susceptible de diverses variantes et modifications qui apparaîtront à l'homme de l'art. En particulier, quand des exemples numériques ont été donnés, ces exemples numériques n'ont pas pour objet de limiter la présente invention à de tels exemples. Par ailleurs, l'homme de l'art saura réaliser, le cas échéant, dans chacun des divers
<Desc/Clms Page number 9>
niveaux Mn, Vn et Mn+1, en dehors de la région de formation de l'inductance, tout autre élément nécessaire au fonctionnement du dispositif. Il saura également prévoir des éléments propres à éviter tout couplage capacitif entre l'inductance et d'autres éléments formés dans la même puce de circuit intégré. En outre, l'inductance pourra être formée de plus de deux niveaux Mn, Mn+1 pourvu de respecter la structure alternée des contacts entre les différents niveaux.
Claims (5)
1. Inductance sous forme monolithique, caractérisée en ce qu'elle comporte : dans un premier niveau de métallisation (Mn), des lignes conductrices inférieures parallèles (211,212, 213) s'étendant le long du motif de l'inductance ; dans un deuxième niveau (Vn), des vias (231,232, 233, 234,235, 236), chaque ligne conductrice sous-jacente étant associée à au moins deux vias ; et, dans un troisième niveau de métallisation (Mn+1), des lignes conductrices supérieures (251,252, 253,254) interconnectées aux lignes conductrices sous-jacentes par l'intermédiaire des vias, les lignes conductrices inférieures et supérieures étant décalées les unes par rapport aux autres de façon à assurer la continuité électrique.
2. Procédé de formation d'une inductance sous forme monolithique, caractérisé en ce qu'il comprend les étapes suivantes : former, dans un premier niveau de métallisation (Mn), des premières lignes conductrices parallèles (211,212, 213) selon le motif de l'inductance ; former, dans un deuxième niveau de métallisation (Vn), des vias (231,232, 233,234, 235,236), de telle sorte que chaque ligne conductrice sous-jacente contacte au moins deux vias ; et former, dans un troisième niveau de métallisation (Mn+1), des deuxièmes lignes conductrices (251,252, 253,254), selon le motif de l'inductance, les deuxièmes lignes étant décalées par rapport aux premières lignes de façon à contacter des vias associés à des premières lignes distinctes.
3. Procédé selon la revendication 2, caractérisé en ce que la formation de lignes ou de vias dans un niveau de métallisation donné comporte les étapes suivantes : creuser une couche isolante (20,24) selon le motif souhaité ;
<Desc/Clms Page number 11>
1 d déposer une couche d'un matériau conducteur (25) de façon à remplir les ouvertures précédemment formées ; et procéder à un polissage mécano-chimique, de façon à éliminer ledit matériau conducteur de la surface supérieure de ladite couche isolante considérée, d'où il résulte que le matériau conducteur ne demeure en place que dans les ouvertures précédemment formées.
4. Procédé selon la revendication 3, caractérisé en ce que le matériau conducteur (25) est métallique.
5. Procédé selon la revendication 4, caractérisé en ce que le matériau conducteur (25) est du cuivre ou un alliage à base de cuivre.
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR0104689A FR2823374A1 (fr) | 2001-04-06 | 2001-04-06 | Inductance integree |
| PCT/FR2002/001189 WO2002082538A1 (fr) | 2001-04-06 | 2002-04-05 | Inductance integree |
| US10/117,463 US20020170743A1 (en) | 2001-04-06 | 2002-04-05 | Integrated inductance |
| EP02730351A EP1374307A1 (fr) | 2001-04-06 | 2002-04-05 | Inductance integree |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR0104689A FR2823374A1 (fr) | 2001-04-06 | 2001-04-06 | Inductance integree |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| FR2823374A1 true FR2823374A1 (fr) | 2002-10-11 |
Family
ID=8862022
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| FR0104689A Pending FR2823374A1 (fr) | 2001-04-06 | 2001-04-06 | Inductance integree |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US20020170743A1 (fr) |
| EP (1) | EP1374307A1 (fr) |
| FR (1) | FR2823374A1 (fr) |
| WO (1) | WO2002082538A1 (fr) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1596403A1 (fr) * | 2004-05-13 | 2005-11-16 | Seiko Epson Corporation | Inducteur plan et son procédé de fabrication |
| CN103474414B (zh) * | 2012-06-06 | 2016-03-16 | 中芯国际集成电路制造(上海)有限公司 | 电感及其形成方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS56120155A (en) * | 1980-02-26 | 1981-09-21 | Toko Inc | Coil for semiconductor integrated circuit and its manufacture |
| JPH07183458A (ja) * | 1993-12-24 | 1995-07-21 | Toshiba Corp | 半導体装置 |
| EP1093164A1 (fr) * | 1999-10-12 | 2001-04-18 | Lucent Technologies Inc. | Inductance latérale à Q élevé pour dispositif semiconducteur |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5358733A (en) * | 1993-01-08 | 1994-10-25 | United Microelectronics Corporation | Stress release metallization for VLSI circuits |
| US5446311A (en) * | 1994-09-16 | 1995-08-29 | International Business Machines Corporation | High-Q inductors in silicon technology without expensive metalization |
| JPH09162353A (ja) * | 1995-12-13 | 1997-06-20 | Kokusai Electric Co Ltd | ベアチップ薄膜回路素子の実装用配線基板および実装構造 |
| EP0862218B1 (fr) * | 1997-02-28 | 2007-02-28 | Telefonaktiebolaget LM Ericsson (publ) | Inducteur de q-amélioré avec plusieures niveaux de métallisation |
| FR2774811B1 (fr) * | 1998-02-10 | 2003-05-09 | Sgs Thomson Microelectronics | Procede de formation de lignes conductrices sur des circuits integres |
-
2001
- 2001-04-06 FR FR0104689A patent/FR2823374A1/fr active Pending
-
2002
- 2002-04-05 WO PCT/FR2002/001189 patent/WO2002082538A1/fr not_active Application Discontinuation
- 2002-04-05 EP EP02730351A patent/EP1374307A1/fr not_active Withdrawn
- 2002-04-05 US US10/117,463 patent/US20020170743A1/en not_active Abandoned
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS56120155A (en) * | 1980-02-26 | 1981-09-21 | Toko Inc | Coil for semiconductor integrated circuit and its manufacture |
| JPH07183458A (ja) * | 1993-12-24 | 1995-07-21 | Toshiba Corp | 半導体装置 |
| EP1093164A1 (fr) * | 1999-10-12 | 2001-04-18 | Lucent Technologies Inc. | Inductance latérale à Q élevé pour dispositif semiconducteur |
Non-Patent Citations (3)
| Title |
|---|
| PATENT ABSTRACTS OF JAPAN vol. 005, no. 198 (E - 087) 16 December 1981 (1981-12-16) * |
| PATENT ABSTRACTS OF JAPAN vol. 1995, no. 10 30 November 1995 (1995-11-30) * |
| SINGER P: "Making the Move to Dual Damascene Processing", SEMICONDUCTOR INTERNATIONAL, NEWTON, MAS, IL, US, vol. 20, no. 9, August 1997 (1997-08-01), pages 79 - 80,82, XP002114089, ISSN: 0163-3767 * |
Also Published As
| Publication number | Publication date |
|---|---|
| WO2002082538A1 (fr) | 2002-10-17 |
| EP1374307A1 (fr) | 2004-01-02 |
| US20020170743A1 (en) | 2002-11-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP1636130B1 (fr) | Circuit integre sur puce de hautes performances | |
| EP1365444B1 (fr) | Condensateur en tranchées dans un substrat avec deux électrodes flottantes et indépendantes du substrat | |
| FR2663784A1 (fr) | Procede de realisation d'un etage d'un circuit integre. | |
| EP1302954B1 (fr) | Réalisation d'inductance et de via dans un circuit monolithique | |
| FR2968130A1 (fr) | Dispositif semi-conducteur comprenant un condensateur et un via de connexion electrique et procede de fabrication | |
| FR2911006A1 (fr) | Puce de circuit electronique integre comprenant une inductance | |
| EP1936680B1 (fr) | Elément d'interconnexion à base de nanotubes de carbone | |
| FR2983638A1 (fr) | Procede de formation d'un circuit integre | |
| FR2817399A1 (fr) | Puce electronique multifonctions | |
| FR2774811A1 (fr) | Procede de formation de lignes conductrices sur des circuits integres | |
| EP1302955B1 (fr) | Inductance et son procédé de fabrication | |
| FR2951017A1 (fr) | Via de connexion electrique pour substrat de dispositif semi-conducteur | |
| FR2823374A1 (fr) | Inductance integree | |
| FR2951018A1 (fr) | Via de connexion electrique pour substrat de dispositif semi-conducteur | |
| EP0414618A1 (fr) | Transistor MOS en couche mince avec la zone de canal reliée à la source et son procédé de fabrication | |
| EP1251581B1 (fr) | Enroulement inductif intégré haute fréquence | |
| EP0923125A1 (fr) | Procédé de réalisation d'interconnexions métalliques dans des circuits intégrés | |
| EP0961318A1 (fr) | Circuit intégré avec couche d'arrêt | |
| FR2763424A1 (fr) | Processus de damasquinage double | |
| FR2750534A1 (fr) | Transistor et procede de realisation d'un transistor a contacts et a isolation de champ auto-alignes | |
| FR2823377A1 (fr) | Ligne conductrice haute frequence sur un circuit integre | |
| FR3099964A1 (fr) | Procédé de réalisation d’une électrode dans un substrat de base et dispositif électronique | |
| EP0890992A1 (fr) | Piste d'interconnexion reliant, sur plusieurs niveaux de métallisation, une grille isolée d'un transistor à une diode de décharge au sein d'un circuit intégré, et procédé de réalisation d'une telle piste | |
| EP0895627B1 (fr) | Ensemble electronique comprenant une unite electronique reliee a une bobine | |
| EP3537542B1 (fr) | Antenne tridimensionnelle |