[go: up one dir, main page]

FR2779272A1 - Procede de fabrication d'un micromodule et d'un support de memorisation comportant un tel micromodule - Google Patents

Procede de fabrication d'un micromodule et d'un support de memorisation comportant un tel micromodule Download PDF

Info

Publication number
FR2779272A1
FR2779272A1 FR9806683A FR9806683A FR2779272A1 FR 2779272 A1 FR2779272 A1 FR 2779272A1 FR 9806683 A FR9806683 A FR 9806683A FR 9806683 A FR9806683 A FR 9806683A FR 2779272 A1 FR2779272 A1 FR 2779272A1
Authority
FR
France
Prior art keywords
chip
cavity
contact pads
micromodule
conductive
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
FR9806683A
Other languages
English (en)
Other versions
FR2779272B1 (fr
Inventor
Olivier Brunet
Jean Christophe Fidalgo
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Gemplus SA
Original Assignee
Gemplus Card International SA
Gemplus SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Gemplus Card International SA, Gemplus SA filed Critical Gemplus Card International SA
Priority to FR9806683A priority Critical patent/FR2779272B1/fr
Priority to PCT/FR1999/001142 priority patent/WO1999062118A1/fr
Priority to AU36116/99A priority patent/AU3611699A/en
Priority to CN99806708A priority patent/CN1303521A/zh
Priority to EP99918061A priority patent/EP1086492A1/fr
Publication of FR2779272A1 publication Critical patent/FR2779272A1/fr
Application granted granted Critical
Publication of FR2779272B1 publication Critical patent/FR2779272B1/fr
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
    • G06K19/07745—Mounting details of integrated circuit chips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49855—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers for flat-cards, e.g. credit cards
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/2405—Shape
    • H01L2224/24051—Conformal with the semiconductor or solid-state device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24105—Connecting bonding areas at different heights
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/24221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/24225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/24226—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the HDI interconnect connecting to the same level of the item at which the semiconductor or solid-state body is mounted, e.g. the item being planar
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H01L2224/48228—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item the bond pad being disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/76—Apparatus for connecting with build-up interconnects
    • H01L2224/7615—Means for depositing
    • H01L2224/76151—Means for direct writing
    • H01L2224/76155—Jetting means, e.g. ink jet
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H01L2224/821—Forming a build-up interconnect
    • H01L2224/82101—Forming a build-up interconnect by additive methods, e.g. direct writing
    • H01L2224/82102—Forming a build-up interconnect by additive methods, e.g. direct writing using jetting, e.g. ink jet
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01028—Nickel [Ni]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01039—Yttrium [Y]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01058—Cerium [Ce]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Theoretical Computer Science (AREA)
  • Credit Cards Or The Like (AREA)

Abstract

L'invention concerne un procédé de fabrication d'un micromodule comprenant une puce de circuit intégré munie de plots de contact qui sont électriquement reliés à des plages de contact, par l'intermédiaire de pistes conductrices. Ce procédé comprend les étapes suivantes :- réalisation, sur une bande de matériau isolant, d'une impression d'encre conductrice pour former un motif répétitif constitué par les plages de contact et les pistes conductrices,puis, dans un ordre indifférent- report de la puce de circuit intégré sur le motif préalablement imprimé,- découpage du motif en vue de le séparer du reste de la bande, afin d'obtenir un substrat isolant formant le support du micromodule,- enrobage de la puce dans une résine de protection.Le micromodule fabriqué selon ce procédé est destiné à être inséré dans un support de mémorisation de type carte à puce. Le procédé selon l'invention est par ailleurs rapide et permet de réaliser en continu des micromodules à bas coût.

Description

PROCÉDÉ DE FABRICATION D'UN MICROMODULE ET D'UN SUPPORT
DE MÉMORISATION COMPORTANT UN TEL MICROMODULE
La présente invention concerne la fabrication d'un micromodule destiné à être encarté dans un support de mémorisation du type carte à puce. Elle concerne également un procédé de fabrication d'un support de mémorisation de type carte à puce à contacts affleurant. Les cartes à puce sont destinées à la réalisation de diverses opérations, telles que, par exemple, des opérations bancaires, des communications téléphoniques
ou diverses opérations d'identification.
Les cartes à contact comportent des métallisations affleurant la surface de la carte, disposées à un endroit précis du corps de carte, défini par la norme usuelle ISO 7816. Ces métallisations sont destinées à venir au contact d'une tête de lecture d'un lecteur en
vue d'une transmission électrique de données.
Telles qu'elles sont réalisées actuellement, les cartes à puce sont des objets portables de faible épaisseur dont les dimensions sont normalisées. La norme usuelle ISO 7810 correspond à une carte de format standard de 85 mm de longueur, de 54 mm de largeur et
de 0,76 mm d'épaisseur.
Il existe de nombreux procédés de fabrication de cartes à puce. La majorité de ces procédés est basée sur l'assemblage de la puce de circuit intégré dans un sous-ensemble appelé micromodule qui est assemblé en
utilisant des procédés traditionnels.
Un procédé classique, illustré sur la figure 1, consiste à coller une puce de circuit intégré 20 en disposant sa face active avec ses plots de contact 22 vers le haut, et en collant la face opposée sur une feuille support diélectrique 28. La feuille diélectrique 28 est elle-même disposée sur une grille de contacts 24 d'une plaque métallique en cuivre nickelé et doré. Des puits de connexion 21 sont pratiqués dans la feuille diélectrique 28 et des fils de connexion 26 relient les plots de contact 22 de la puce 20 aux plages de contacts de la grille 24 par l'intermédiaire de ses puits de connexion 21. Enfin, une résine d'encapsulation 30, à base d'époxy, protège la puce 20 et les fils de connexion 26 soudés. Le module est ensuite découpé puis encarté dans la cavité
d'un corps de carte préalablement décoré.
Ce procédé présente cependant l'inconvénient d'être coûteux. En effet, les métallisations en cuivre, nickel et or élèvent considérablement le prix de revient des cartes. De plus, le nombre d'étapes de favrication est élevé. Un but de la présente invention est donc de
réaliser une carte à puce à prix réduit.
Des procédés de fabrication de cartes à puce, sans étape intermédiaire de réalisation d'un micromodule, ont déjà été étudiés pour réduire les coûts de revient des cartes. Une première solution, décrite dans les demandes de brevets FR2671416, FR2671417, et FR2671418, consiste à encarter une puce de circuit intégré directement dans un corps de carte. Pour cela le support de carte est localement ramolli et la puce est pressée dans la zone ramollie. Aucune cavité n'est donc pratiquée dans le corps de carte. Une carte obtenue selon cette technologie est schématisée en vue de dessus sur la figure 2. La puce 20 est disposée de telle sorte que ses plots de contact 22 affleurent la surface de la carte 10. Des opérations de sérigraphie permettent ensuite d'imprimer, sur un même plan, des plages de contact 25 et des pistes conductrices 27 permettant de relier les plages de contact 25 aux plots de contact 22 de la puce 20. Un vernis de protection est ensuite appliqué sur la puce 20 ainsi que sur les connexions entre les plots de contact 22 de la puce et
les pistes conductrices 27.
Cette première solution présente cependant plusieurs inconvénients. Tout d'abord, ce procédé ne peut être adapté qu'à des puces de très petites dimensions. De plus, l'opération de sérigraphie des plages de contacts 25 et des pistes d'interconnexion 27 est délicate à mettre en oeuvre car le positionnement des pistes 27 sur les plots de contact 22 de la puce 20 nécessite une très grande précision d'indexation qui doit être contrôlée par VAO (Vision Assistée par Ordinateur). Cette contrainte nuit à la cadence et au
rendement du procédé de fabrication.
La puce doit par ailleurs être parfaitement positionnée pour que ses plots de contact 22 soient disposés parallèlement aux bords latéraux de la carte et permettre de réaliser les plages de contact 25 parallèles aux bords latéraux de la carte. Or, la puce étant disposée dans une zone localement ramollie, il n'est pas facile de la positionner correctement, et les cartes à puce dont les plages de contact sont disposées
légèrement de biais sont destinées au rebut.
Ce procédé est par conséquent trop délicat à mettre en oeuvre pour être adapté à une production industrielle. De plus, le pourcentage de cartes destinées au rebut reste important et contribue à
élever le coût de fabrication.
Une autre solution ayant été envisagée, pour réduire le prix de revient des cartes à puce, utilise la technologie "Chrysalide". Cette technologie repose sur l'application de pistes électriquement conductrices par un procédé de type MID ("Moulded Interconnection Device" en littérature anglo-saxonne). Plusieurs procédés associés à cette technologie ont déjà fait l'objet de dépôts de demandes de brevet. Les demandes
de brevet EP-A-0 753 827, EP-A-0 688 050, et EP-A-
0 688 051, notamment, décrivent des procédés de fabrication et d'assemblage d'une carte à circuit intégré. La carte comporte un logement pour recevoir le circuit intégré. Des pistes électriquement conductrices sont disposées contre le fond et les parois latérales du logement et sont reliées à des plages métalliques de
contact formées sur la surface du support de carte.
L'application des pistes conductrices dans le logement peut être effectuée de trois manières différentes. Une première manière consiste à réaliser de l'estampage à chaud. Pour cela, une feuille comportant des métallisations en cuivre, recouvertes éventuellement d'étain ou de nickel, et munie d'une colle activable à chaud, est découpée puis collée à
chaud dans le logement.
Une deuxième manière consiste à appliquer, au moyen d'un tampon, une laque contenant un catalyseur au Palladium, aux endroits destinés à être métallisés, et à chauffer la laque; puis à réaliser une métallisation, par dépôt de cuivre et/ou de nickel, en utilisant un
procédé électrochimique d'autocatalyse.
Une troisième manière consiste à réaliser une lithogravure à partir d'hologrammes laser. Cette lithogravure permet de réaliser des dépôts de métallisations en trois dimensions avec une très grande
précision et une haute résolution.
Tous ces procédés d'application de pistes conductrices sont cependant complexes à mettre en oeuvre et donc coûteux. Ils nécessitent souvent
l'utilisation d'un outillage spécifique.
De plus, les plages de contact et les connexions sont réalisées par un dépôt de métallisations utilisant encore le cuivre et/ou le nickel qui sont des éléments chers, si bien que le prix de revient des cartes reste
très élevé.
La technologie "Chrysalide" fait donc appel à des procédés trop complexes et utilise des éléments métalliques trop chers pour être adaptée à une
production industrielle en grande masse.
Pour pallier les inconvénients précités, l'invention propose un procédé de fabrication d'un support de mémorisation de type carte à puce à contacts affleurant, comprenant un micromodule comportant un film support portant des plages de contacts, des pistes de connexion et une puce de circuit intégré reliée aux plages de contact, caractérisé en ce qu'il comporte les étapes suivantes selon lesquelles: - on réalise les plages de contact et des pistes de connexion par impression d'encre conductrice sur le film support, - on déforme le film support de manière que les pistes de connexion soient au moins en partie à un
niveau inférieur par rapport aux plages de contact.
L'avantage procuré par la première étape du procédé est de permettre des fabrications en grande quantité de
contacts et des pistes de connexion en une seule étape.
Bien entendu, l'écart entre le niveau inférieur et les plages de contact est prévu pour être suffisant de manière à loger la puce et à pouvoir la recouvrir d'un
matériau d'enrobage.
Les pistes de connexion et les contacts sont sur la même face, le procédé évite ainsi une étape supplémentaire. Selon une variante, le procédé consiste en outre à effectuer les étapes suivantes: fixer et connecter la puce avant déformation, puis déformer le film support en le pressant dans un évidement de corps de carte avec
un poinçon comportant un logement.
Selon une autre variante, le procédé consiste en
outre à connecter la puce après déformation.
Premier cas, le film est pressé et collé par un poinçon dans un évidement (ou cavité) formé à l'avance dans un corps de carte. La puce est alors connectée, le
film étant fixé dans l'évidement.
Deuxième cas, pour la déformation on vient en outre placer le film dans une empreinte d'un moule, plaqué contre une paroi interne et après l'introduction de la matière dans l'empreinte, le film support est déformé soit par la pression de la matière contre un poinçon ayant la forme complémentaire d'un évidement à former
et/ou soit par le déplacement du poinçon.
Pour pallier les inconvénients précités, tout en restant dans le même esprit, l'invention propose également un procédé de fabrication d'un micromodule à bas coût sans utiliser d'éléments métalliques coûteux
tels que le cuivre, le nickel ou l'or.
L'invention a donc également pour objet, un procédé de fabrication d'un micromodule comprenant une puce de circuit intégré munie de plots de contact qui sont électriquement reliés à des plages de contact, par l'intermédiaire de pistes conductrices, caractérisé en ce qu'il comprend les étapes suivantes: - réalisation, sur une bande de matériau isolant, d'une impression d'encre conductrice pour former un motif répétitif constitué par les plages de contact et les pistes conductrices, puis, dans un ordre indifférent: - report de la puce de circuit intégré sur le motif préalablement imprimé, - découpage du motif en vue de le séparer du reste de la bande, afin d'obtenir un substrat isolant formant le support du micromodule, - enrobage de la puce dans une résine de
protection.
L'encre conductrice utilisée pour former les contacts présente un coût très avantageux par rapport au cuivre, au nickel ou à l'or utilisés de manière classique pour réaliser des métallisations. Ce coût plus faible est du au fait que le procédé est additif et non soustractif. En effet, on ne dépose l'encre qu'à l'endroit o elle est vraiment nécessaire. Dans les cas classiques, au contraire, on part d'une bande pleine et on ôte tout ce qui n'est pas nécessaire, ce qui est pénalisant pour un motif intégrant des zones "vides" constituant les espaces entre les métallisations. De plus, le procédé selon l'invention est rapide étant donné qu'il peut être mis en oeuvre en continu, en utilisant le concept du transport automatique de bande
(TAB) pour dimensionner le substrat.
Un autre objet de l'invention se rapporte à un procédé de fabrication d'un support de mémorisation de type carte à puce à contacts affleurant, comprenant un micromodule réalisé conformément au procédé de fabrication d'un micromodule selon l'invention, caractérisé en ce qu'il consiste à: fournir un corps de carte avec une cavité présentant des parois inclinées, - reporter le micromodule dans la cavité, par collage sous pression, de manière à ce que le substrat support du micromodule épouse la forme de la cavité; afin de positionner la puce et les pistes conductrices du micromodule dans la cavité et les plages de contact en affleurement de la surface du corps de carte, - déposer une résine de protection dans la cavité. Un autre objet de l'invention se rapporte à un autre mode de réalisation d'un procédé de fabrication d'un support de mémorisation de type carte à puce à contacts affleurant, comprenant une puce de circuit intégré qui est noyée dans le corps de carte et qui comporte des plots de contact connectés, par l'intermédiaire de pistes conductrices, à des plages de contact, caractérisé en ce que: - lesdites pistes conductrices et plages de contact forment un motif, qui est préalablement réalisé par impression d'encre conductrice sur une bande isolante conformément au procédé premier objet de l'invention, et qui est découpé pour obtenir un substrat isolant formant un support, et en ce que le procédé comporte en outre les étapes suivantes: - fournir un corps de carte avec une cavité présentant des parois inclinées, - reporter, dans la cavité, le substrat prédécoupé, par collage sous pression, de manière à ce qu'il épouse la forme de la cavité; afin que les pistes conductrices tapissent les parois et le fond de la cavité et que les plages de contact affleurent la surface du corps de carte, - reporter la puce de circuit intégré dans le fond de la cavité, sur le motif préalablement imprimé, - déposer une résine de protection dans la cavité. D'autres particularités et avantages de l'invention
apparaîtront à la lecture de la description donnée à
titre d'exemple illustratif et non limitatif et faite en référence aux figures annexées qui représentent: - la figure 1, déjà décrite, un schéma en section transversale qui illustre un procédé traditionnel de fabrication de cartes à puce à contacts, - la figure 2, déjà décrite, un schéma en vue de dessus d'une carte à puce fabriquée selon une technologie connue, - la figure 3, un schéma d'une bande à motifs réalisée, selon un procédé de l'invention, en vue de fabriquer des micromodules en continu, la figure 4A, une vue de dessus d'un substrat supportant un motif obtenu par impression d'encre conductrice, - les figures 4B et 4C, respectivement une vue de dessus et une vue en coupe d'un micromodule selon l'invention, - les figures 4D et 4E, respectivement une vue de dessus et une vue en coupe d'un autre micromodule selon l'invention, - les figures 4F et 4G, deux vues de dessus d'un substrat supportant un motif obtenu par impression d'encre conductrice, sur lequel une puce est respectivement reportée, puis connectée par câblage filaire, - les figures 5A et 5B, deux vues en coupe d'une carte à puce au cours de sa fabrication, dans laquelle est encarté un micromodule selon l'invention, - les figures 6A et 6B, deux vues en coupe
d'une autre carte à puce au cours de sa fabrication.
La figure 3 schématise une bande 170 à motifs 130 destinée à permettre la réalisation de micromodules en continu. Cette bande est constituée par un matériau isolant. Elle peut comporter des perforations 160 régulières, réparties le long de ses bords longitudinaux, sur un de ses côtés ou sur ses deux côtés. Ces perforations 160 servent à l'entraînement de la bande par un système à roue dentée de transport automatique de bandes. L'utilisation de ce concept de transport automatique (TAB) de bandes pour dimensionner le substrat du micromodule permet de travailler avec un pas faible. Par exemple, la distance entre deux motifs
130 pourra être de 9,5 mm.
On pourra aussi transporter la bande en utilisant un système de convoyage à galet, en remplaçant les perforations par des mires, imprimées en même temps que le motif, et dont le rôle est de permettre l'indexation
par un dispositif optique.
Le procédé de fabrication de micromodule selon l'invention consiste dans un premier temps à réaliser, sur cette bande 170, un motif répétitif 130 par impression d'encre conductrice. Ce motif répétitif 130 est constitué d'une part de plages de contact 131 d'un bornier de connexion et d'autre part de pistes conductrices 132 aptes à établir une liaison électrique entre les plots de contact d'une puce de circuit
intégré et les plages de contact 131.
La bande isolante 170 permet donc de fabriquer des micromodules en continu, à partir du motif 130, imprimé de manière répétitive sur cette bande, et de puces de circuit intégré qui sont reportées et connectées sur chaque exemplaire du motif. La bande 170 forme donc le support principal des puces de circuit intégré,
lesquelles constituent le coeur des micromodules.
Dans une variante de réalisation, les motifs peuvent être imprimés sur une feuille. L'impression des motifs peut également être réalisée sur une bande discontinue. Les étapes suivantes du procédé de fabrication des
micromodules sont effectuées de manière traditionnelle.
Ainsi, une goutte de résine est disposée de manière à enrober la puce et les connexions de liaison avec la puce, puis la goutte est éventuellement arasée à une hauteur prédéterminée, et enfin les micromodules sont
séparés d'avec le reste de la bande.
Bien sûr, la fabrication des micromodules n'est pas limitée à cet ordre de déroulement des étapes. On peut en effet très bien découper chaque motif imprimé 130, en vue de le séparer d'avec le reste de la bande 170, avant même d'effectuer le report de la puce de circuit intégré. On obtient alors un substrat isolant 150, tel qu'illustré en vue de dessus sur la figure 4A. Ce substrat 150 forme le support d'un bornier de connexion préalablement imprimé, constitué par des plages de contact 131, et relié à des pistes conductrices
d'interconnexion 132.
Les pistes d'interconnexion 132 sont prévues de manière à pouvoir connecter chaque plot de contact de la puce de circuit intégré à la plage de contact 131
qui lui est associée.
L'impression d'encre conductrice pour former les plages de contact 131 et les pistes conductrices 132
peut être réalisée selon différentes techniques.
Dans un premier mode de réalisation, l'impression d'encre conductrice est obtenue par une technique de tampographie. Pour cela, un tampon encreur permet de reporter l'encre conductrice, selon le motif désiré, sur la surface de la bande isolante 170. Cette technique peut être mise en oeuvre soit avec un tampon à déplacement vertical vers la carte, soit avec un
tampon à déplacement rotatif.
Dans un deuxième mode de réalisation, l'impression d'encre conductrice est obtenue par une technique d'impression offset utilisant un encrier, une plaque polymère ou métallique comportant le motif à imprimer creux ou en relief et un rouleau de type blanchet pour
le transfert de l'encre sur la carte.
Un troisième mode de réalisation, pour l'impression d'encre conductrice, consiste à utiliser une technique d'impression par jet d'encre. Traditionnellement, la technique d'impression par jet d'encre peut être réalisée de deux manières différentes et bien connues: soit par jet d'encre continu dévié, soit par une
méthode dite de goutte à la demande.
Dans un autre mode de réalisation, l'impression
d'encre conductrice est obtenue par sérigraphie.
Les différentes techniques d'impression permettent
d'utiliser différentes sortes d'encre conductrice.
Ainsi, l'encre conductrice peut être constituée par une encre à solvant, comportant une résine polymère solubilisée dans un solvant avec des charges conductrices (particules métalliques), qui durcie par évaporation du solvant. L'encre peut également être une encre thermodurcissable monoou bicomposant, une encre à polymérisation sous rayonnement UV, un composé de
type pâte à braser ou encore un alliage métallique.
La puce peut quant à elle être reportée soit directement sur la bande 170, soit sur le substrat 150
prédécoupé, selon trois types de montages différents.
Une première méthode consiste à reporter la puce selon un montage de type "flip chip". Ce type de montage est déjà bien connu et il est représenté sur les schémas en vue de dessus et en coupe des figures 4B et 4C. Sur la figure 4C, ainsi que sur les autres vues en coupe des figures 4E, 5A, 5B, 6A et 6B décrites dans ce qui suit, les plages de contact 131 du bornier de connexion et les pistes conductrices 132 sont représentées par un seul trait épais noir afin de faciliter la compréhension. Mais, étant donné qu'elles sont obtenues par impression d'encre conductrice, leur
épaisseur est en réalité négligeable.
Le report de la puce 200 est effectué en la retournant, la face active comportant les plots de contact 220 orientée vers le substrat 150. Elle est ensuite connectée en appliquant ses plots de contacts 220 sur les pistes conductrices 132 préalablement imprimées, sans utilisation de fils conducteurs. Dans ce cas les pistes d'interconnexion 132 doivent être imprimées avec précision et elles sont amenées jusqu'à l'emplacement exact des plots de contact 220 de la puce
200 de circuit intégré.
Dans l'exemple illustré sur la figure 4C la puce est connectée aux pistes conductrices 132 au moyen d'une colle 350 à conduction électrique anisotrope bien connue et souvent utilisée pour le montage de composants passifs en surface. Cette colle 350 contient en fait des particules conductrices élastiquement déformables, qui permettent d'établir une conduction électrique suivant l'axe z (c'est à dire suivant l'épaisseur) lorsqu'elles sont pressées entre les plots de contact 220 et les pistes conductrices 132, tout en assurant une isolation suivant les autres directions
(x, y).
Dans une variante de réalisation, la connexion électrique peut être établie au moyen de protubérances formées par un adhésif conducteur, préalablement déposé sur les plots de contact 220 de la puce et réactivé à
chaud lors du report de la puce.
Une autre façon d'établir la connexion électrique entre la puce et les pistes conductrices consiste à réaliser, sur les plots de contact de la puce, des bossages en matériau conducteur destinés à améliorer le contact électrique, puis à appliquer la puce sur le motif préalablement imprimé, avant la polymérisation complète de l'encre conductrice utilisée pour l'impression du motif. La fixation et la connexion de la puce s'effectuent alors simultanément, au cours de la polymérisation de l'encre conductrice du motif imprimé. Enfin, dans le cas o les pistes conductrices 132 sont réalisées par impression d'un alliage métallique, il est envisageable de fixer et de connecter la puce en une seule étape de soudage. Pour cela, des bossages en alliage métallique à bas point de fusion sont réalisés sur les plots de contact de la puce et sont refondus au moment du report de la puce afin de les souder aux
pistes conductrices.
Une deuxième méthode pour effectuer le report de la puce consiste à coller la puce à l'endroit avec sa face active comportant les plots de contact, orientée vers le haut. Ce type de montage est illustré par les figures 4D et 4E qui schématisent respectivement une vue de dessus et une vue en coupe du substrat 150 préalablement imprimé et découpé sur lequel la puce 200
est reportée.
Dans ce cas, les pistes d'interconnexion 132 sont amenées à proximité de l'emplacement prévu pour la puce 200. La puce 200 est collée par la face opposée à la face active, en utilisant une colle 500 isolante. La colle utilisée peut par exemple être un adhésif réticulant sous l'effet d'une exposition à un rayonnement ultra-violet. La cadence de cette opération de collage peut être particulièrement élevée, puisqu'il est possible de coller par exemple cinq à six milles
puces à l'heure.
Dans une deuxième étape, on réalise les connexions électriques entre les plots de contact 220 de la puce 200 et les pistes conductrices 132. Ces connexions sont effectuées par dispense d'une résine conductrice 400 sur les plots de contact 220 de la puce et sur les pistes de connexion 132. La résine conductrice 400 peut par exemple être une colle polymérisable chargée en particules conductrices telles que des particules d'argent. Cette deuxième étape de connexion peut être réalisée avec la même cadence élevée qu'à l'étape de collage de la puce. De plus, ces deux étapes de collage et de connexion peuvent être réalisées en utilisant le
même équipement.
Les figures 4D et 4E qui viennent d'être décrites schématisent une configuration pour laquelle chaque plage de contact se trouve en face d'un plot de la puce qui lui est associé. En revanche lorsque la puce est montée selon une troisième méthode consistant en un câblage filaire classique, il faudra utiliser un motif interdigité tel que schématisé sur les figures 4F et 4G et tel que décrit dans la demande de brevet EP-A-0 753 827. Ce motif interdigité permet ainsi d'amener les pistes conductrices 132 de chaque plage de contact 131 associée à un plot de contact 220 de la puce 200 à proximité de ce plot, et d'éviter ainsi un enchevêtrement des fils de connexion 260. La figure 4F représente plus particulièrement le motif interdigité sur lequel une puce 200 est reportée. La figure 4G représente en outre les connexions filaires 260 entre
le motif et les plots de contact de la puce.
Une fois reportée, la puce 200 est ensuite enrobée dans une résine 351. Cette résine 351 permet de protéger la puce contre les agressions mécaniques et climatiques. L'usage de cette résine est tout à fait
optionnel (voir figures 4C et 4E).
Les figures 5A et 5B représentent les étapes d'un procédé de fabrication d'un support de mémorisation de type carte à puce à contacts affleurant selon un
premier mode de réalisation.
Ce mode de réalisation consiste à reporter, dans la cavité 120 d'un corps de carte 100, le micromodule 180 préalablement réalisé sur le substrat isolant 150 prédécoupé. Le corps de carte 100 est réalisé selon un procédé classique, par exemple par injection de matière plastique dans un moule. La cavité 120 est obtenue soit par fraisage du corps de carte, soit au moment de la fabrication par injection du corps de carte, ce qui est
plus économique.
Le substrat micromodule 180 est reporté dans la cavité 120 du corps de carte de telle sorte que le substrat support 150 épouse la forme de la cavité. Pour cela, le substrat 150, séparé du reste de la bande isolante 170, est réalisé dans un matériau suffisamment souple pour être facilement déformable lors de l'encartage du micromodule. Ce matériau souple pourra en outre être très bon marché. Il peut être choisit parmi les matériaux de la liste suivante donnée à titre d'exemple non exhaustif: polychlorure de vinyle (PVC), acrylonitrile butadiène styrène (ABS), polystyrène (PS), polyéthylene téréphtalate (PET), polyéthylène (PE), polycarbonate (PC), polypropylène (PP), papier ou
dérivé cellulosique.
Pour faciliter la mise en place du micromodule 180 dans la cavité 120, celle-ci présente une profondeur suffisamment faible, comprise de préférence entre 100 et 6004m, par exemple de l'ordre de 300gm. De plus pour permettre une fixation correcte du micromodule, la cavité 120 ne doit pas présenter de parois proches de la verticale mais uniquement des parois inclinées selon un angle d'inclinaison de préférence compris entre 5 et 300. Dans l'exemple de la figure 5A, la cavité 120 est circulaire. Elle présente un premier plan horizontal défini à l'intérieur d'un premier cercle 121 et formant le fond de la cavité, situé à un profondeur comprise entre 100 et 600gm. Un deuxième plan incliné est défini à l'intérieur d'undeuxième cercle 122 concentrique au premier, et de diamètre supérieur, et forme les parois de la cavité 120. Un troisième plan horizontal est en outre défini à l'intérieur d'un troisième cercle 123 concentrique aux deux premiers et de diamètre encore supérieur. Ce troisième plan est réalisé sur une profondeur égale à l'épaisseur du substrat 150, de manière à ce que les plages de contact 131 préalablement imprimées sur le substrat 150 affleurent la surface du corps de carte 100. La profondeur de ce troisième plan est donc comprise de préférence entre 50 et 0l0m. Bien sûr, la forme de la cavité n'est pas limitée à un cercle, elle peut tout aussi bien être rectangulaire, losangique, octogonale ou de toute autre forme. Le fond de la cavité est destiné à recevoir la portion du micromodule 180 comportant la puce 200 de circuit intégré enrobée dans une résine de protection
351 ainsi que les pistes conductrices 132.
Le substrat 150 du micromodule 180 est collé dans la cavité 120 en utilisant un outil 500, tel qu'une presse par exemple, dont la forme est adaptée à celle de la cavité. Le substrat, qui est suffisamment souple, est donc pressé au moyen de cet outil 500, pour adopter la forme de la cavité 120. De plus, pour éviter de dégrader la puce 200 de circuit intégré au moment de l'étape de pressage du micromodule 180 dans la cavité 120, l'outil 500 comporte un logement 510 pratiqué aux dimensions de la puce 200. De cette manière, la puce ne subit pas les efforts de pression subits par le
substrat 150.
Le collage du substrat 150 dans le fond de la cavité 120 peut se faire à l'aide d'un adhésif activable à chaud ou à froid. Cet adhésif pourra être soit dispensé dans la cavité 120 lors du report du micromodule 180, soit enduit sur le substrat isolant avant la fabrication du micromodule puis activé à chaud au moment du report du micromodule, ou encore déposé sur le substrat isolant 150 juste avant la phase
d'encartage du micromodule.
Le matériau du substrat isolant 150 peut en outre être choisit de telle sorte qu'il permet d'obtenir une excellente adhésion sur le matériau de constitution de la carte 100, sans aucun adhésif, mais par un simple pressage à chaud ou alors par une soudure à ultrasons
ou sous haute fréquence.
Dans une variante de réalisation, le micromodule peut en outre être thermoformé avant ou après l'opération de découpe. L'opération de report et de
collage se trouve alors facilitée.
L'étape finale du procédé de fabrication de la carte à puce consiste à déposer une goutte de résine 300 dans la cavité 120 afin de protéger le micromodule et les pistes conductrices 132 des contraintes climatiques et mécaniques. Cette résine d'encapsulation est déposée de manière à affleurer la surface du corps de carte 100. Elle doit de plus être identique ou compatible avec la résine d'enrobage 351 de la puce du
micromodule 180.
Les figures 6A et 6B représentent les étapes du procédé de fabrication d'un support de mémorisation de type carte à puce à contacts affleurant selon un autre
mode de réalisation.
Dans ce mode de réalisation, le micromodule n'est pas entièrement réalisé avant son encartage. En effet, le substrat 150 à motif préimprimé est séparé d'avec le reste de la bande 170 à motifs avant le report de la puce. Puis le substrat 150 est déposé dans la cavité du corps de carte 100 au moyen d'un outil 500, tel qu'une presse, dont la forme est adaptée à celle de la cavité 120. A ce stade de la fabrication, étant donné que la puce n'est pas encore reportée sur le substrat imprimé et prédécoupé, il n'est pas nécessaire que la presse 500 possède un logement de protection de la puce. La pression appliquée sur le substrat 150 est
donc uniforme sur toute sa surface.
Le mode de collage du substrat dans la cavité 120
est identique à celui qui a été préalablement décrit.
La seule différence par rapport au procédé de fabrication de carte à puce selon le premier mode de réalisation, réside dans le fait que la puce n'est pas
reportée au même moment sur le motif imprimé 130.
Le substrat 150 est reporté dans la cavité de telle sorte que les plages de contact 131 viennent affleurer la surface du corps de carte 100 et que les pistes conductrices 132, reliées aux plages de contact,
tapissent les parois et le fond de la cavité 120.
La puce 200 est ensuite reportée dans le fond de la cavité et connectée aux pistes conductrices 132. Elle peut être montée selon les trois types de montage
précédemment décrits en regard des figures 4B à 4G.
L'étape finale du procédé de fabrication de la carte à puce consiste à déposer une goutte de résine 300 dans la cavité 120 afin de protéger la puce 200 et ses connexions aux pistes conductrices 132, des
contraintes climatiques et mécaniques.
Cette résine d'encapsulation 300 est déposée de
manière à affleurer la surface du corps de carte 100.
Elle doit en outre être compatible avec les adhésifs
employés lors du report de la puce.
Dans une variante de réalisation, le micromodule , ou le substrat isolant 150 supportant le motif préimprimé sans la puce, est inséré dans le corps du support de mémorisation au cours de l'injection de celui-ci. Pour cela, le substrat 150 est séparé du reste de la bande 170 et découpé aux dimensions finales du micromodule. Ce substrat, avec ou sans puce reportée, est ensuite bridé dans le moule d'injection, afin de le maintenir en position durant l'injection du matériau de constitution du corps de carte, et d'obtenir une étanchéité pour que la matière injectée ne passe pas entre le module et le moule et ne recouvre pas les plages de connexion préimprimées. Ce bridage peut être effectué par une aspiration ou alors par un procédé électrostatique. La matière de constitution du
corps de carte est ensuite injectée.
Dans le cas o l'injection est réalisée dans un moule à noyau fixe, le substrat prend la forme du moule
sous la pression de la matière injectée.
Dans le cas o l'injection est réalisée dans un moule à noyau mobile, on injecte dans un premier temps la matière, puis on déforme le substrat en mettant en place le noyau aux dimensions de la cavité juste après l'injection. A la fin de cette opération d'injection, on obtient une carte munie d'un module formé aux reliefs de la cavité désirée avec des contacts électriques
affleurant.
Dans une variante de réalisation, le substrat 150 du micromodule 180 peut en outre comporter des perforations pratiquées dans son épaisseur. Ces perforations permettent à la résine d'encapsulation 300 d'être en contact direct avec le matériau du corps de carte, et de constituer ainsi un point d'ancrage du module dans la cavité 120. De plus, elles permettent d'évacuer les éventuelles bulles d'air pouvant être piégées entre la cavité du corps de carte et le
substrat.

Claims (20)

REVENDICATIONS
1. Procédé de fabrication d'un micromodule (180) comprenant une puce (200) de circuit intégré munie de plots de contact (220) qui sont électriquement reliés à des plages de contact (131), par l'intermédiaire de pistes conductrices (132), caractérisé en ce qu'il comprend les étapes suivantes: - réalisation, sur une bande (170) de matériau isolant, d'une impression d'encre conductrice pour former un motif (130) répétitif constitué par les plages de contact (131) et les pistes conductrices
(132),
puis, dans un ordre indifférent: - report de la puce (200) de circuit intégré sur le motif (130) préalablement imprimé, - découpage du motif (130) en vue de le séparer du reste de la bande (170), afin d'obtenir un substrat isolant (150) formant le support du micromodule (180), - enrobage de la puce (200) dans une résine
(351) de protection.
2. Procédé selon la revendication 1, caractérisé en ce que la bande isolante (170) est constituée d'un matériau souple choisit parmi les matériaux suivant: polychlorure de vinyle (PVC), acrylonitrile butadiène styrène (ABS), polystyrène (PS), polyéthylene téréphtalate (PET), polyéthylène (PE), polycarbonate (PC), polypropylène (PP), papier ou dérivé cellulosique.
3. Procédé selon la revendication 1, caractérisé en ce que l'impression d'encre conductrice est réalisée par tampographie en utilisant un tampon encreur à
déplacement vertical ou rotatif.
4. Procédé selon la revendication 1, caractérisé en ce que l'impression d'encre conductrice est réalisée par une technique offset utilisant un rouleau de type blanchet pour le transfert de l'encre sur la bande
(170).
5. Procédé selon la revendication 1, caractérisé en ce que l'impression d'encre conductrice est réalisée
par jet d'encre.
6. Procédé selon la revendication 1, caractérisé en ce que l'impression d'encre conductrice est réalisée
par sérigraphie.
7. Procédé selon l'une des revendications 3 à 6,
caractérisé en ce que l'encre conductrice utilisée est
une encre à solvant, une encre thermodurcissable mono-
ou bicomposant, une encre polymérisable sous rayonnement ultra-violet, une pâte à braser ou un
alliage métallique.
8. Procédé selon la revendication 1, caractérisé en ce que la bande (170) est convoyée par un système de convoyage à galet et en ce qu'elle comporte des mires d'indexation, imprimées en même temps que le motif (130), pour permettre une indexation par un dispositif optique.
9. Procédé de fabrication d'un support de mémorisation de type carte à puce à contacts affleurant, comprenant un micromodule (180) réalisé
conformément au procédé selon l'une des revendications
1 à 8, caractérisé en ce qu'il consiste à: - fournir un corps de carte (100) avec une cavité (120) présentant des parois inclinées, - reporter le micromodule (180) dans la cavité (120), par collage sous pression, de manière à ce que le substrat (150) support du micromodule (180) épouse la forme de la cavité (120); afin de positionner la puce (200) et les pistes conductrices (132) du micromodule (180) dans la cavité (120) et les plages de contact (131) en affleurement de la surface du corps de carte (100), déposer une résine de protection (300) dans
la cavité (120).
10. Procédé selon la revendication 9, caractérisé en ce que la pression appliquée sur le micromodule (180), lors de son report dans la cavité (120), est exercée au moyen d'un outil (500) dont la forme est adaptée à celle de la cavité et comportant un logement
(510) destinée à protéger la puce (200).
11. Procédé de fabrication d'un support de mémorisation de type carte à puce à contacts affleurant, comprenant une puce (200) de circuit intégré qui est noyée dans le corps de carte (100) et qui comporte des plots de contact (220) connectés, par l'intermédiaire de pistes conductrices (132), à des plages de contact (131), caractérisé en ce que: - lesdites pistes conductrices (132) et plages de contact (131) forment un motif (130), qui est préalablement réalisé par impression d'encre conductrice sur une bande isolante (170) conformément à
l'une des revendications 1 à 7, et qui est découpé pour
obtenir un substrat isolant (150) formant un support, et en ce que le procédé comporte en outre les étapes suivantes: - fournir un corps de carte (100) avec une cavité (120) et présentant des parois inclinées, reporter, dans la cavité (120), le substrat (150) prédécoupé, par collage sous pression, de manière à ce qu'il épouse la forme de la cavité (120); afin que les pistes conductrices (132) tapissent les parois et le fond de la cavité (120) et que les plages de contact (131) affleurent la surface du corps de carte (100), - reporter la puce (200) de circuit intégré dans le fond de la cavité, sur le motif (130) préalablement imprimé, - déposer une résine de protection (300) dans
la cavité (120).
12. Procédé selon la revendication 11, caractérisé en ce que la pression appliquée sur le substrat (150), lors de son report dans la cavité (120), est exercée au moyen d'un outil (500) dont la forme est adaptée à
celle de la cavité.
13. Procédé selon l'une des revendications 9 à 12,
caractérisé en ce que la cavité (120) est réalisée sur
une profondeur comprise entre 100 et 600,m.
14. Procédé selon l'une des revendications 9 à 12,
caractérisé en ce que les parois de la cavité (120) sont réalisées selon un angle d'inclinaison compris
entre 5 et 300.
15. Procédé selon l'une des revendications 1 ou 11,
caractérisé en ce que la puce (200) est reportée sur le motif (130) préalablement imprimé selon un montage de type "flip chip".
16. Procédé selon l'une des revendications 1 ou 11,
caractérisé en ce que la puce (200) est reportée sur le motif (130) préalablement imprimé, par collage de la face opposée à la face active au moyen d'une colle isolante (500), et connectée au moyen d'une résine conductrice (400) dispensée à la fois sur les plots de contact (220) de la puce (200) et sur les pistes
conductrices (132).
17. Procédé selon l'une quelconque des
revendications précédentes, caractérisé en ce que le
substrat isolant (150) comporte des perforations
pratiquées dans son épaisseur.
18. Procédé de fabrication d'un support de mémorisation de type carte à puce à contacts affleurant, comprenant un micromodule comportant un film support portant des plages de contacts, des pistes de connexion et une puce de circuit intégré reliée aux plages de contact, caractérisé en ce qu'il comporte les étapes suivantes selon lesquelles: - on réalise les plages de contact et des pistes de connexion par impression d'encre conductrice sur le film support, - on déforme le film support de manière que les pistes de connexion soient au moins en partie à un
niveau inférieur par rapport aux plages de contact.
19. Procédé de fabrication selon la revendication 18, caractérisé en ce qu'il comporte en outre les étapes suivantes: - fixer et connecter la puce avant déformation, puis déformer le film support en le pressant dans un évidemment de corps de carte avec un poinçon comportant
un logement.
20. Procédé de fabrication selon la revendication 18, caractérisé en ce que la puce est connectée après
déformation du support.
FR9806683A 1998-05-27 1998-05-27 Procede de fabrication d'un micromodule et d'un support de memorisation comportant un tel micromodule Expired - Fee Related FR2779272B1 (fr)

Priority Applications (5)

Application Number Priority Date Filing Date Title
FR9806683A FR2779272B1 (fr) 1998-05-27 1998-05-27 Procede de fabrication d'un micromodule et d'un support de memorisation comportant un tel micromodule
PCT/FR1999/001142 WO1999062118A1 (fr) 1998-05-27 1999-05-12 Procede de fabrication d'un micromodule et d'un support de memorisation comportant un tel micromodule
AU36116/99A AU3611699A (en) 1998-05-27 1999-05-12 Method for making a micromodule and a storage medium comprising such a micromodule
CN99806708A CN1303521A (zh) 1998-05-27 1999-05-12 制造微模块方法和制造含有微模块的存储媒体的方法
EP99918061A EP1086492A1 (fr) 1998-05-27 1999-05-12 Procede de fabrication d'un micromodule et d'un support de memorisation comportant un tel micromodule

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
FR9806683A FR2779272B1 (fr) 1998-05-27 1998-05-27 Procede de fabrication d'un micromodule et d'un support de memorisation comportant un tel micromodule

Publications (2)

Publication Number Publication Date
FR2779272A1 true FR2779272A1 (fr) 1999-12-03
FR2779272B1 FR2779272B1 (fr) 2001-10-12

Family

ID=9526769

Family Applications (1)

Application Number Title Priority Date Filing Date
FR9806683A Expired - Fee Related FR2779272B1 (fr) 1998-05-27 1998-05-27 Procede de fabrication d'un micromodule et d'un support de memorisation comportant un tel micromodule

Country Status (5)

Country Link
EP (1) EP1086492A1 (fr)
CN (1) CN1303521A (fr)
AU (1) AU3611699A (fr)
FR (1) FR2779272B1 (fr)
WO (1) WO1999062118A1 (fr)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2817656A1 (fr) * 2000-12-05 2002-06-07 Gemplus Card Int Isolation electrique de microcircuits regroupes avant collage unitaire
FR2828333A1 (fr) * 2000-06-23 2003-02-07 Gemplus Card Int Procede d'isolation electrique de puces comportant des circuits integres par le depot d'une couche isolante

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP4101494A1 (fr) * 2017-12-04 2022-12-14 Atlantic Therapeutics Group Limited Circuit conducteur

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0128822A1 (fr) * 1983-06-09 1984-12-19 Flonic S.A. Procédé de fabrication de cartes à mémoire et cartes obtenues suivant ce procédé
EP0201952A1 (fr) * 1985-04-12 1986-11-20 Philips Composants Procédé et dispositif pour fabriquer une carte d'identification électronique
EP0207853A1 (fr) * 1985-06-26 1987-01-07 Bull S.A. Procédé de montage d'un circuit intégré sur un support, dispositif en résultant et son application à une carte à microcircuits électroniques
EP0598914A1 (fr) * 1992-06-05 1994-06-01 MITSUI TOATSU CHEMICALS, Inc. Plaquette de circuit imprime en relief, boitier de circuit electronique utilisant cette plaquette et procede de realisation de cette plaquette
EP0688051A1 (fr) * 1994-06-15 1995-12-20 Philips Cartes Et Systemes Procédé de fabrication et d'assemblage de carte à circuit intégré et carte ainsi obtenue
EP0772232A1 (fr) * 1995-11-03 1997-05-07 Schlumberger Industries Procédé de fabrication d'un ensemble de modules électroniques pour cartes à mémoire électronique
DE19618103A1 (de) * 1996-05-06 1997-11-13 Siemens Ag Chipkartenmodul mit Beschichtung aus leitfähigem Kunststoff und Verfahren zu dessen Herstellung
EP0824301A2 (fr) * 1996-08-09 1998-02-18 Hitachi, Ltd. Panneau à circuit imprimé, carte à puce, et leur procédé de fabrication

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0128822A1 (fr) * 1983-06-09 1984-12-19 Flonic S.A. Procédé de fabrication de cartes à mémoire et cartes obtenues suivant ce procédé
EP0201952A1 (fr) * 1985-04-12 1986-11-20 Philips Composants Procédé et dispositif pour fabriquer une carte d'identification électronique
EP0207853A1 (fr) * 1985-06-26 1987-01-07 Bull S.A. Procédé de montage d'un circuit intégré sur un support, dispositif en résultant et son application à une carte à microcircuits électroniques
EP0598914A1 (fr) * 1992-06-05 1994-06-01 MITSUI TOATSU CHEMICALS, Inc. Plaquette de circuit imprime en relief, boitier de circuit electronique utilisant cette plaquette et procede de realisation de cette plaquette
EP0688051A1 (fr) * 1994-06-15 1995-12-20 Philips Cartes Et Systemes Procédé de fabrication et d'assemblage de carte à circuit intégré et carte ainsi obtenue
EP0772232A1 (fr) * 1995-11-03 1997-05-07 Schlumberger Industries Procédé de fabrication d'un ensemble de modules électroniques pour cartes à mémoire électronique
DE19618103A1 (de) * 1996-05-06 1997-11-13 Siemens Ag Chipkartenmodul mit Beschichtung aus leitfähigem Kunststoff und Verfahren zu dessen Herstellung
EP0824301A2 (fr) * 1996-08-09 1998-02-18 Hitachi, Ltd. Panneau à circuit imprimé, carte à puce, et leur procédé de fabrication

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2828333A1 (fr) * 2000-06-23 2003-02-07 Gemplus Card Int Procede d'isolation electrique de puces comportant des circuits integres par le depot d'une couche isolante
FR2817656A1 (fr) * 2000-12-05 2002-06-07 Gemplus Card Int Isolation electrique de microcircuits regroupes avant collage unitaire
WO2002047161A2 (fr) * 2000-12-05 2002-06-13 Gemplus Barriere anti debordement de colle fixation d'une puce semi-conductrice
WO2002047161A3 (fr) * 2000-12-05 2003-04-24 Gemplus Card Int Barriere anti debordement de colle fixation d'une puce semi-conductrice

Also Published As

Publication number Publication date
AU3611699A (en) 1999-12-13
WO1999062118A1 (fr) 1999-12-02
CN1303521A (zh) 2001-07-11
EP1086492A1 (fr) 2001-03-28
FR2779272B1 (fr) 2001-10-12

Similar Documents

Publication Publication Date Title
EP0688051B1 (fr) Procédé de fabrication et d'assemblage de carte à circuit intégré.
FR2716281A1 (fr) Procédé de fabrication d'une carte sans contact.
EP3201843B1 (fr) Procédé de fabrication de carte à puce et carte à puce obtenue par ce procédé.
EP0692770A1 (fr) Procédé de fabrication d'une carte sans contact par surmoulage et carte sans contact obtenue par un tel procédé
EP1846874A2 (fr) Procede de placement d'un ensemble electronique sur un substrat et dispositif de placement d'un tel ensemble
EP1495442B1 (fr) Procede de conditionnement de microcircuits pour carte a puce et module ainsi obtenu
EP2545503B1 (fr) Dispositif électronique à puce et procédé de fabrication par bobines
EP1190377A1 (fr) Procede de fabrication de dispositif electronique portable a circuit integre comportant un dielectrique bas cout
FR2779255A1 (fr) Procede de fabrication d'un dispositif electronique portable comportant au moins une puce de circuit integre
EP1724712A1 (fr) Micromodule, notamment pour carte à puce
FR2779272A1 (fr) Procede de fabrication d'un micromodule et d'un support de memorisation comportant un tel micromodule
WO2000077854A1 (fr) Procede de fabrication de tout ou partie d'un dispositif electronique par jet de matiere
FR2786317A1 (fr) Procede de fabrication de carte a puce a contact affleurant utilisant une etape de gravure au laser et carte a puce obtenue par le procede
WO2000030032A1 (fr) Procede de fabrication d'une carte a puce hybride par impression double face
EP1190379B1 (fr) Procede de fabrication de cartes a puce a contact avec dielectrique bas cout
WO2000048250A1 (fr) Procede de fabrication de support de memorisation portable de type carte a puce
FR2816107A1 (fr) Module de circuit integre sur film et son procede de fabrication
WO2001009828A1 (fr) Procede de fabrication d'une carte a puce a contact
FR2795204A1 (fr) Procede pour la fabrication d'un support de memorisation comportant une grille de metallisation tridimensionnelle support obtenu
FR2797977A1 (fr) Procede de fabrication d'un dispositif electronique portable comportant une etape de surmoulage directement sur le film support
WO2013034759A1 (fr) Dispositif électronique à puce et procédé de fabrication par bobines
EP2341472A1 (fr) Procédé de réalisation par transfert d'un dispositif électronique comportant une interface de communication
FR2812428A1 (fr) Procede de fabrication d'un micromodule de carte a puce et carte a puce incluant un tel micromodule
FR2798225A1 (fr) Micromodule electronique et procede de fabrication et d'integration de tels micromodules pour la realisation de dispositifs portatifs
WO2000055807A1 (fr) Procede de fabrication d'une carte a puce

Legal Events

Date Code Title Description
ST Notification of lapse

Effective date: 20100129