FR2776144A1 - Circuit de commutation de signaux analogiques d'amplitudes superieures a la tension d'alimentation - Google Patents
Circuit de commutation de signaux analogiques d'amplitudes superieures a la tension d'alimentation Download PDFInfo
- Publication number
- FR2776144A1 FR2776144A1 FR9803277A FR9803277A FR2776144A1 FR 2776144 A1 FR2776144 A1 FR 2776144A1 FR 9803277 A FR9803277 A FR 9803277A FR 9803277 A FR9803277 A FR 9803277A FR 2776144 A1 FR2776144 A1 FR 2776144A1
- Authority
- FR
- France
- Prior art keywords
- mos transistor
- voltage
- gate
- circuit
- drain
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 150000001768 cations Chemical class 0.000 claims 1
- 101000805729 Homo sapiens V-type proton ATPase 116 kDa subunit a 1 Proteins 0.000 abstract 1
- 101000854873 Homo sapiens V-type proton ATPase 116 kDa subunit a 4 Proteins 0.000 abstract 1
- 101000806601 Homo sapiens V-type proton ATPase catalytic subunit A Proteins 0.000 abstract 1
- 102100037979 V-type proton ATPase 116 kDa subunit a 1 Human genes 0.000 abstract 1
- 102100020737 V-type proton ATPase 116 kDa subunit a 4 Human genes 0.000 abstract 1
- 230000000903 blocking effect Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
- 230000001105 regulatory effect Effects 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
- H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
- H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
- H03K17/693—Switching arrangements with several input- or output-terminals, e.g. multiplexers, distributors
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
- H03K3/353—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of field-effect transistors with internal or external positive feedback
- H03K3/356—Bistable circuits
- H03K3/356104—Bistable circuits using complementary field-effect transistors
- H03K3/356113—Bistable circuits using complementary field-effect transistors using additional transistors in the input circuit
- H03K3/356147—Bistable circuits using complementary field-effect transistors using additional transistors in the input circuit using pass gates
Landscapes
- Logic Circuits (AREA)
- Read Only Memory (AREA)
Abstract
L'invention propose un circuit de commutation particulièrement bien adapté pour commuter deux tensions VPPl et VPP2 supérieures à la tension d'alimentation Vcc d'un circuit intégré sans connaître à priori laquelle des deux tensions est la plus élevée. Le circuit de commutation selon l'invention comporte : des premier et deuxième circuits d'interruption 1 et 2 couplés par des premier et deuxième transistors MOS 3 et 4 dont le caisson est polarisé par la tension de sortie du circuit de commutation.
Description
Circuit de commutation de siqnaux analogiques
d'amplitudes supérieures à la tension d'alimentation.
L'invention concerne un circuit de commutation de signaux analogiques d'amplitudes supérieures à la tension d'alimentation. Un circuit intégré a parfois recours à des tensions supérieures à la tension d'alimentation dudit circuit intégré. C'est notamment le cas des circuits comportant une mémoire qui nécessite des tensions élevées pour mémoriser et/ou effacer des données. Plusieurs tensions
élevées peuvent être utilisées.
Classiquement deux solutions sont retenues. Une première solution consiste à utiliser une pompe de charge qui fournit une tension régulée en fonction de la tension désirée. Une deuxième solution consiste à utiliser plusieurs pompes de charge et un circuit de commutation pour commuter les différentes tensions comme par exemple
indiqué dans la demande EP-A-0 750 397.
Les circuits de commutation selon l'état de la technique utilisent la tension la plus élevée pour se polariser afin d'éviter tout dysfonctionnement. En effet, la commutation de tension positive se fait généralement à
l'aide de transistor MOS à canal P à caisson polarisé.
Pour éviter une conduction en inverse des transistors à canal P, il est nécessaire que le caisson soit polarisé à l'aide d'une tension au moins égale à la tension la plus élevée qui risque de traverser le transistor à canal P. La conduction inverse d'un transistor de sortie risquant
de causer un effondrement de la tension de sortie.
Les circuits intégré étant de plus en plus complexes, il est nécessaire de tester de plus en plus d'éléments fonctionnels de manière indépendante. Afin de pouvoir tester un circuit intégré indépendamment de sa pompe de charge, il s'avère utile d'utiliser une tension externe pour se substituer à la tension de sortie de pompe de charge. Un problème survient alors pour déterminer la tension d'alimentation du circuit de commutation. En effet, le circuit devant fonctionner de manière autonome, il est nécessaire que la pompe de charge alimente le circuit de commutation. Par ailleurs, en mode de test, il est nécessaire d'utiliser la tension externe qui peut être supérieure à la tension de pompe de charge. L'invention propose un circuit de commutation particulièrement bien adapté pour commuter deux tensions supérieures à la tension d'alimentation d'un circuit intégré sans connaître à priori laquelle des deux tensions est la plus élevée. Bien évidemment, l'invention peut également être utilisée pour des tensions connues
l'une et l'autre.
L'invention a pour objet un circuit de commutation destiné à commuter soit une première tension soit une deuxième tension en fonction d'un signal de commande, caractérisé en ce qu'il comporte: un premier circuit d'interruption recevant la première tension et le signal de commande qui fournit sur une sortie soit la première tension lorsque le signal de commande est dans un premier état, soit une première tension de référence lorsque le signal de commande est dans un deuxième état; un deuxième circuit d'interruption recevant la deuxième tension et le signal de commande qui fournit sur une sortie soit la deuxième tension lorsque le signal de commande est dans le deuxième état, soit une première tension de référence lorsque le signal de commande est dans le premier état; un premier transistor MOS d'un premier type ayant sa source connectée à la sortie du premier circuit d'interruption, sa grille connectée à la sortie du deuxième circuit d'interruption, et son drain connecté à son caisson; et un deuxième transistor MOS du premier type ayant sa source connectée à la sortie du deuxième circuit d'interruption, sa grille connectée à la sortie du premier circuit d'interruption, et son drain connecté
à son caisson et à la source du premier transistor MOS.
Préférentiellement, les premier et deuxième transistors MOS sont réalisés dans un même premier caisson; les transistors MOS du premier type du premier circuit d'interruption sont réalisés dans un deuxième caisson alimenté par la première tension; et les transistors MOS du premier type du deuxième circuit d'interruption sont réalisés dans un troisième caisson
alimenté par la deuxième tension.
L'invention concerne également tout circuit intégré à transistors MOS qui comporte un circuit de commutation
précédemment décrit.
L'invention sera mieux comprise et d'autres particularités et avantages apparaîtront à la lecture de
la description qui va suivre, la description faisant
référence aux dessins annexés parmi lesquels: la figure 1 représente un mode préféré de
réalisation de l'invention.
La figure 1 représente un circuit de commutation qui comporte: - un premier circuit d'interruption 1 comportant des première et deuxième entrées et une sortie, la première entrée recevant une première tension Vppl, la deuxième entrée recevant un signal de contrôle, et la sortie fournissant soit la première tension Vppl lorsque le signal de contrôle est dans un premier état, soit 0 V lorsque le signal de contrôle est dans un deuxième état; - un deuxième circuit d'interruption 2 comportant des première et deuxième entrées et une sortie, la première entrée recevant une deuxième tension Vpp2, la deuxième entrée recevant un signal de commande, et la sortie fournissant soit la deuxième tension Vpp2 lorsque le deuxième signal de commande est dans un premier état, soit 0 V lorsque le signal de commande est dans un deuxième état; - un premier transistor MOS 3 de type P ayant sa source connectée à la sortie du premier circuit d'interruption 1, sa grille connectée à la sortie du deuxième circuit d'interruption 2, et son drain connecté à son caisson et formant la sortie du circuit de commutation qui fournit une haute tension Vpp; - un deuxième transistor MOS 4 de type P ayant sa source connectée à la sortie du deuxième circuit d'interruption 2, sa grille connectée à la sortie du premier circuit d'interruption 1, et son drain connecté à son caisson et à la source du premier transistor MOS 3; et - un inverseur 5 ayant une entrée et une sortie, l'entrée recevant le signal de commande et la sortie fournissant le signal de contrôle qui est de ce fait
l'inverse du signal de commande.
On considère que le circuit est alimenté par une tension d'alimentation Vcc inférieure aux première et
deuxième tensions Vppl et Vpp2.
Lorsque le signal de commande est dans un premier état, par exemple un "1" logique, alors le premier circuit d'interruption 1 fournit la première tension Vppl à sa sortie; le deuxième circuit d'interruption 2 fournit 0 V à sa sortie; la grille du premier transistor 3 reçoit donc une tension nulle en ayant sa source qui reçoit la première tension Vppl donc le premier transistor est passant et polarise les caissons des premier et deuxième transistors 3 et 4 à la première tension Vppl, la haute tension Vpp étant égale à la première tension Vppl; le deuxième transistor 4 ayant son caisson polarisé à la première tension Vppl, recevant la première tension Vppl sur sa grille et son drain, et recevant 0 V sur sa
source, est bloqué.
Lorsque le signal de commande est dans le deuxième état, par exemple un "0" logique, alors le premier circuit d'interruption 1 fournit 0 V à sa sortie; le deuxième circuit d'interruption 2 fournit la deuxième tension Vpp2 à sa sortie; la grille du deuxième transistor 4 reçoit donc une tension nulle en ayant sa source qui reçoit la deuxième tension Vpp2 donc le deuxième transistor devient passant et polarise les caissons des premier et deuxième transistors 3 et 4 à la deuxième tension Vpp2, la haute tension Vpp étant égale à la deuxième tension Vpp2; le premier transistor 3 ayant son caisson polarisé à la deuxième tension Vpp2, recevant la deuxième tension Vpp2 sur sa grille et son drain, et
recevant 0 V sur sa source, est bloqué.
Les premier et deuxième transistors 3 et 4 sont réalisés dans un même caisson polarisé en fonction de la tension de sortie Vpp. La tension de sortie Vpp étant la tension la plus élevée que reçoivent ces deux transistors à un instant donné, il n'y a aucun risque de conduction
inverse pour le premier ou le deuxième transistor 3 ou 4.
Par ailleurs, afin de limiter la consommation du circuit de commutation, les premier et deuxième circuits d'interruption 1 et 2, on utilisera des caissons indépendant pour chacun des premier et deuxième circuits d'interruption. En effet, l'utilisation d'un caisson commun polarisé par la tension de sortie Vpp provoquerait des conductions inverses pour certains transistors PMOS des circuits d'interruption 1 et 2 qui risqueraient de créer une consommation statique importante dans lesdits
circuits d'interruption 1 et 2.
Préférentiellement, les premier et deuxième circuits d'interruption 1 et 2 sont réalisés comme
indiqué sur le schéma de la figure 1.
Le premier circuit d'interruption 1 comporte: - un troisième transistor MOS 11 de type P son drain formant la sortie du premier circuit d'interruption 1, sa source, formant la première entrée du premier circuit d'interruption 1, étant connectée à son caisson et recevant la première tension; - un quatrième transistor MOS 12 de type P ayant sa source connectée à son caisson et à la source du troisième transistor MOS 11, sa grille connectée au drain du troisième transistor MOS 11, et son drain connecté à la grille du troisième transistor MOS l; - un cinquième transistor MOS 13 de type N ayant son drain connecté au drain du troisième transistor MOS 11, sa source connectée à la masse, et sa grille formant la deuxième entrée du premier circuit d'interruption 1; et - un sixième transistor MOS 14 de type N ayant son drain connectée à la grille du troisième transistor MOS 11, sa source connectée à la grille du cinquième transistor MOS 13, et sa grille étant connectée pour recevoir la tension d'alimentation Vcc du circuit integré. Le deuxième circuit d'interruption 2 comporte: - un septième transistor MOS 21 de type P son drain formant la sortie du deuxième circuit d'interruption 2, sa source, formant la première entrée du deuxième circuit d'interruption 2, étant connectée à son caisson et recevant la première tension; - un huitième transistor MOS 22 de type P ayant sa source connectée à son caisson et à la source du septième transistor MOS 21, sa grille connectée au drain du septième transistor MOS 21, et son drain connecté à la grille du septième transistor MOS 21; - un neuvième transistor MOS 23 de type N ayant son drain connecté au drain du septième transistor MOS 21, sa source connectée à la masse, et sa grille formant la deuxième entree du deuxième circuit d'interruption 2; et - un dixième transistor MOS 24 de type N ayant son drain connecté à la grille du septième transistor MOS 21, sa source connectée à la grille du neuvième transistor MOS 23, et sa grille étant connectée pour recevoir la
tension d'alimentation Vcc du circuit intégré.
Lorsque le premier circuit reçoit un "1" logique correspondant sensiblement à la tension d'alimentation Vcc sur sa première entrée, le cinquième transistor 13 est passant et le sixième transistor 14 est bloqué; le quatrième transistor 12 recevant 0 V sur sa grille est
aussi passant, bloquant le troisième transistor 11.
Lorsque le premier circuit reçoit un "0" logique correspondant sensiblement à la tension de masse GND sur sa première entrée, le cinquième transistor 13 est bloqué et le sixième transistor 14 est passant; le troisième transistor 11 recevant 0 V sur sa grille est aussi
passant, bloquant le quatrième transistor 12.
Les premier et deuxième circuits d'interruption 1 et 2 ont été choisis pour leur faible consommation, leur occupation de place réduite et leur simplicité de mise en oeuvre. D'autres variantes peuvent être réalisées par l'homme du métier sans sortir du cadre de l'invention. Il est par exemple possible de transformer le circuit décrit en circuit de commutation de tension négatives, par exemple en remplaçant les transistor NMOS par des PMOS, les transistors PMOS par des NMOS à caisson, et
d'inverser la tension d'alimentation Vcc avec la masse.
Claims (5)
1. Circuit de commutation destiné à commuter soit une première tension (VPP1) soit une deuxième tension (VPP2) en fonction d'un signal de commande, caractérisé en ce qu'il comporte: - un premier circuit d'interruption (1) recevant la première tension (VPP1) et le signal de commande qui fournit sur une sortie soit la première tension (VPP1) lorsque le signal de commande est dans un premier état, soit une première tension de référence (0V) lorsque le signal de commande est dans un deuxième état; - un deuxième circuit d'interruption (2) recevant la deuxième tension (VPP2) et le signal de commande qui fournit sur une sortie soit la deuxième tension (VPP2) lorsque le signal de commande est dans le deuxième état, soit une première tension de référence (0V) lorsque le signal de commande est dans le premier état; - un premier transistor MOS (3) d'un premier type ayant sa source connectée à la sortie du premier circuit d'interruption (1), sa grille connectée à la sortie du deuxième circuit d'interruption (2), et son drain connecté à son caisson; et - un deuxième transistor MOS (4) du premier type ayant sa source connectée à la sortie du deuxième circuit d'interruption (2), sa grille connectée à la sortie du premier circuit d'interruption (1), et son drain connecté à son caisson et à la source du premier transistor MOS (3).
2. Circuit selon la revendication 1, caractérisé en ce que: - les premier et deuxième transistors MOS (3 et 4) sont réalisés dans un même premier caisson; - les transistors MOS (11 et 12) du premier type du premier circuit d'interruption (1) sont réalisés dans un deuxième caisson alimenté par la première tension (VPP1); et - les transistors MOS (21 et 22) du premier type du deuxième circuit d'interruption (2) sont réalisés dans un troisième caisson alimenté par la deuxième tension
(VPP2).
3. Circuit selon l'une des revendications 1 ou 2,
caractérisé en ce que le premier circuit d'interruption (1) comporte: - un troisième transistor MOS (11) du premier type ayant son drain formant la sortie du premier circuit d'interruption (1), sa source étant connectée à son caisson et recevant la première tension (VPP1); - un quatrième transistor MOS (12) du premier type ayant sa source connectée à son caisson et à la source du troisième transistor MOS (11), sa grille connectée au drain du troisième transistor MOS (11), et son drain connecté à la grille du troisième transistor MOS (11); - un cinquième transistor MOS (13) d'un deuxième type ayant son drain connecté au drain du troisième transistor MOS (11), sa source connectée pour recevoir la première tension de référence (0V), et sa grille recevant le signal de commande inversé; et - un sixième transistor MOS (14) du deuxième type ayant son drain connectée à la grille du troisième transistor MOS (11), sa source connectée à la grille du cinquième transistor MOS (13), et sa grille recevant une
deuxième tension de référence (Vcc).
4. Circuit selon l'une des revendications 1 à 3,
caractérisé en ce que le deuxième circuit d'interruption (2) comporte: un septième transistor MOS (21) du premier type ayant son drain formant la sortie du deuxième circuit d'interruption (2), sa source étant connectée à son caisson et recevant la deuxième tension (VPP2); - un huitième transistor MOS (22) du premier type ayant sa source connectée à son caisson et à la source du septième transistor MOS (21), sa grille connectée au drain du septième transistor MOS (21), et son drain connecté à la grille du septième transistor MOS (21); - un neuvième transistor MOS (23) d'un deuxième type ayant son drain connecté au drain du septième transistor MOS (21), sa source connectée pour recevoir la première tension de référence (0V), et sa grille recevant le signal de commande; et - un dixième transistor MOS (24) du deuxième type ayant son drain connectée à la grille du septième transistor MOS (21), sa source connectée à la grille du neuvième transistor MOS (23), et sa grille recevant une
deuxième tension de référence (Vcc).
5. Circuit intégré à transistors MOS caractérisé en ce qu'il comporte un circuit de commutation selon
l'une des revendication 1 à 4.
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR9803277A FR2776144B1 (fr) | 1998-03-13 | 1998-03-13 | Circuit de commutation de signaux analogiques d'amplitudes superieures a la tension d'alimentation |
| US09/263,758 US6133777A (en) | 1998-03-13 | 1999-03-05 | Selector circuit for the switching over of analog signals with amplitudes greater than that of the supply voltage |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR9803277A FR2776144B1 (fr) | 1998-03-13 | 1998-03-13 | Circuit de commutation de signaux analogiques d'amplitudes superieures a la tension d'alimentation |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| FR2776144A1 true FR2776144A1 (fr) | 1999-09-17 |
| FR2776144B1 FR2776144B1 (fr) | 2000-07-13 |
Family
ID=9524158
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| FR9803277A Expired - Fee Related FR2776144B1 (fr) | 1998-03-13 | 1998-03-13 | Circuit de commutation de signaux analogiques d'amplitudes superieures a la tension d'alimentation |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6133777A (fr) |
| FR (1) | FR2776144B1 (fr) |
Families Citing this family (59)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7215043B2 (en) * | 2003-12-30 | 2007-05-08 | Ememory Technology Inc. | Power supply voltage switch circuit |
| FR2874468B1 (fr) * | 2004-08-17 | 2007-01-05 | Atmel Nantes Sa Sa | Dispositif d'aiguillage d'au moins deux tensions, circuit electronique et memoire correspondants |
| JP4965069B2 (ja) * | 2004-10-21 | 2012-07-04 | ラピスセミコンダクタ株式会社 | 半導体集積回路 |
| US7345510B1 (en) * | 2006-08-31 | 2008-03-18 | Ati Technologies Inc. | Method and apparatus for generating a reference signal and generating a scaled output signal based on an input signal |
| US7746154B2 (en) * | 2006-09-27 | 2010-06-29 | Atmel Corporation | Multi-voltage multiplexer system |
| US10164611B2 (en) | 2006-11-18 | 2018-12-25 | Rfmicron, Inc. | Method and apparatus for sensing environmental conditions |
| US12073272B2 (en) | 2006-11-18 | 2024-08-27 | Rfmicron, Inc. | Generating a response by a radio frequency identification (RFID) tag within a field strength shell of interest |
| US10149177B2 (en) | 2006-11-18 | 2018-12-04 | Rfmicron, Inc. | Wireless sensor including an RF signal circuit |
| US10715209B2 (en) | 2006-11-18 | 2020-07-14 | RF Micron, Inc. | Computing device for processing environmental sensed conditions |
| US11817637B2 (en) | 2006-11-18 | 2023-11-14 | Rfmicron, Inc. | Radio frequency identification (RFID) moisture tag(s) and sensors with extended sensing via capillaries |
| US9112452B1 (en) | 2009-07-14 | 2015-08-18 | Rf Micro Devices, Inc. | High-efficiency power supply for a modulated load |
| US8120984B2 (en) * | 2010-03-23 | 2012-02-21 | Ememory Technology Inc. | High-voltage selecting circuit which can generate an output voltage without a voltage drop |
| US9099961B2 (en) | 2010-04-19 | 2015-08-04 | Rf Micro Devices, Inc. | Output impedance compensation of a pseudo-envelope follower power management system |
| EP2782247B1 (fr) | 2010-04-19 | 2018-08-15 | Qorvo US, Inc. | Système de gestion d'alimentation de suivi de pseudo-enveloppe |
| US9431974B2 (en) | 2010-04-19 | 2016-08-30 | Qorvo Us, Inc. | Pseudo-envelope following feedback delay compensation |
| US9954436B2 (en) | 2010-09-29 | 2018-04-24 | Qorvo Us, Inc. | Single μC-buckboost converter with multiple regulated supply outputs |
| KR101208953B1 (ko) * | 2010-11-15 | 2012-12-10 | 에스케이하이닉스 주식회사 | 반도체 장치의 스위칭 회로 |
| WO2012068260A1 (fr) | 2010-11-16 | 2012-05-24 | Rf Micro Devices, Inc. | Multiplicateur de gain numérique pour systèmes de suivi d'enveloppe et procédé correspondant |
| US8942313B2 (en) | 2011-02-07 | 2015-01-27 | Rf Micro Devices, Inc. | Group delay calibration method for power amplifier envelope tracking |
| US9379667B2 (en) | 2011-05-05 | 2016-06-28 | Rf Micro Devices, Inc. | Multiple power supply input parallel amplifier based envelope tracking |
| US9247496B2 (en) | 2011-05-05 | 2016-01-26 | Rf Micro Devices, Inc. | Power loop control based envelope tracking |
| US9246460B2 (en) | 2011-05-05 | 2016-01-26 | Rf Micro Devices, Inc. | Power management architecture for modulated and constant supply operation |
| CN103748794B (zh) | 2011-05-31 | 2015-09-16 | 射频小型装置公司 | 一种用于测量发射路径的复数增益的方法和设备 |
| US9019011B2 (en) | 2011-06-01 | 2015-04-28 | Rf Micro Devices, Inc. | Method of power amplifier calibration for an envelope tracking system |
| US8952710B2 (en) | 2011-07-15 | 2015-02-10 | Rf Micro Devices, Inc. | Pulsed behavior modeling with steady state average conditions |
| US9263996B2 (en) | 2011-07-20 | 2016-02-16 | Rf Micro Devices, Inc. | Quasi iso-gain supply voltage function for envelope tracking systems |
| WO2013033700A1 (fr) | 2011-09-02 | 2013-03-07 | Rf Micro Devices, Inc. | Architecture de gestion d'alimentation vcc divisée ou vcc commune, pour suivi d'enveloppe |
| US8957728B2 (en) | 2011-10-06 | 2015-02-17 | Rf Micro Devices, Inc. | Combined filter and transconductance amplifier |
| WO2013063364A1 (fr) | 2011-10-26 | 2013-05-02 | Rf Micro Devices, Inc. | Commande de fréquence moyenne de commutateur pour suivi d'enveloppe |
| US9024688B2 (en) | 2011-10-26 | 2015-05-05 | Rf Micro Devices, Inc. | Dual parallel amplifier based DC-DC converter |
| US9484797B2 (en) | 2011-10-26 | 2016-11-01 | Qorvo Us, Inc. | RF switching converter with ripple correction |
| US8975959B2 (en) | 2011-11-30 | 2015-03-10 | Rf Micro Devices, Inc. | Monotonic conversion of RF power amplifier calibration data |
| US9250643B2 (en) | 2011-11-30 | 2016-02-02 | Rf Micro Devices, Inc. | Using a switching signal delay to reduce noise from a switching power supply |
| US9515621B2 (en) | 2011-11-30 | 2016-12-06 | Qorvo Us, Inc. | Multimode RF amplifier system |
| US8947161B2 (en) | 2011-12-01 | 2015-02-03 | Rf Micro Devices, Inc. | Linear amplifier power supply modulation for envelope tracking |
| US9256234B2 (en) | 2011-12-01 | 2016-02-09 | Rf Micro Devices, Inc. | Voltage offset loop for a switching controller |
| US9041365B2 (en) | 2011-12-01 | 2015-05-26 | Rf Micro Devices, Inc. | Multiple mode RF power converter |
| US9280163B2 (en) | 2011-12-01 | 2016-03-08 | Rf Micro Devices, Inc. | Average power tracking controller |
| US9494962B2 (en) | 2011-12-02 | 2016-11-15 | Rf Micro Devices, Inc. | Phase reconfigurable switching power supply |
| US9813036B2 (en) | 2011-12-16 | 2017-11-07 | Qorvo Us, Inc. | Dynamic loadline power amplifier with baseband linearization |
| US9298198B2 (en) | 2011-12-28 | 2016-03-29 | Rf Micro Devices, Inc. | Noise reduction for envelope tracking |
| US8981839B2 (en) * | 2012-06-11 | 2015-03-17 | Rf Micro Devices, Inc. | Power source multiplexer |
| CN104662792B (zh) | 2012-07-26 | 2017-08-08 | Qorvo美国公司 | 用于包络跟踪的可编程rf陷波滤波器 |
| US9225231B2 (en) | 2012-09-14 | 2015-12-29 | Rf Micro Devices, Inc. | Open loop ripple cancellation circuit in a DC-DC converter |
| US9197256B2 (en) | 2012-10-08 | 2015-11-24 | Rf Micro Devices, Inc. | Reducing effects of RF mixer-based artifact using pre-distortion of an envelope power supply signal |
| US9207692B2 (en) | 2012-10-18 | 2015-12-08 | Rf Micro Devices, Inc. | Transitioning from envelope tracking to average power tracking |
| US9627975B2 (en) | 2012-11-16 | 2017-04-18 | Qorvo Us, Inc. | Modulated power supply system and method with automatic transition between buck and boost modes |
| US9300252B2 (en) | 2013-01-24 | 2016-03-29 | Rf Micro Devices, Inc. | Communications based adjustments of a parallel amplifier power supply |
| US9178472B2 (en) | 2013-02-08 | 2015-11-03 | Rf Micro Devices, Inc. | Bi-directional power supply signal based linear amplifier |
| WO2014152903A2 (fr) | 2013-03-14 | 2014-09-25 | Rf Micro Devices, Inc | Réduction de plage dynamique de tension d'alimentation électrique de suivi d'enveloppe |
| WO2014152876A1 (fr) | 2013-03-14 | 2014-09-25 | Rf Micro Devices, Inc | Amplificateur de puissance rf limité à gain de conversion de bruit |
| US9479118B2 (en) | 2013-04-16 | 2016-10-25 | Rf Micro Devices, Inc. | Dual instantaneous envelope tracking |
| US9374005B2 (en) | 2013-08-13 | 2016-06-21 | Rf Micro Devices, Inc. | Expanded range DC-DC converter |
| US9614476B2 (en) | 2014-07-01 | 2017-04-04 | Qorvo Us, Inc. | Group delay calibration of RF envelope tracking |
| US10746682B2 (en) | 2014-10-08 | 2020-08-18 | Rfmicron, Inc. | Wireless sensor with multiple sensing options |
| US9843294B2 (en) | 2015-07-01 | 2017-12-12 | Qorvo Us, Inc. | Dual-mode envelope tracking power converter circuitry |
| US9912297B2 (en) | 2015-07-01 | 2018-03-06 | Qorvo Us, Inc. | Envelope tracking power converter circuitry |
| US9973147B2 (en) | 2016-05-10 | 2018-05-15 | Qorvo Us, Inc. | Envelope tracking power management circuit |
| US10476437B2 (en) | 2018-03-15 | 2019-11-12 | Qorvo Us, Inc. | Multimode voltage tracker circuit |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0148027A2 (fr) * | 1983-12-27 | 1985-07-10 | Fujitsu Limited | Circuit générateur d'impulsions |
| EP0442347A2 (fr) * | 1990-02-15 | 1991-08-21 | National Semiconductor Corporation | Sélection d'une tension parmi plusieurs sans chevauchement |
| EP0477706A2 (fr) * | 1990-09-27 | 1992-04-01 | National Semiconductor Corporation | Circuit de synchronisation pour machines à états asynchrones |
| EP0499110A2 (fr) * | 1991-02-13 | 1992-08-19 | Texas Instruments Incorporated | Commutateur pour utilisation dans un circuit intégré |
| US5371705A (en) * | 1992-05-25 | 1994-12-06 | Mitsubishi Denki Kabushiki Kaisha | Internal voltage generator for a non-volatile semiconductor memory device |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US36179A (en) * | 1862-08-12 | Improved sugar-juice evaporator | ||
| US5021680A (en) * | 1989-07-31 | 1991-06-04 | Advanced Micro Devices, Inc. | Voltage supply circuit for programming circuits of programmable logic arrays |
| DE19502116C2 (de) * | 1995-01-24 | 1998-07-23 | Siemens Ag | MOS-Schaltungsanordnung zum Schalten hoher Spannungen auf einem Halbleiterchip |
| KR100203140B1 (ko) * | 1996-06-29 | 1999-06-15 | 김영환 | 입력 누설 전류가 없는 자동 모드 선택 장치 |
-
1998
- 1998-03-13 FR FR9803277A patent/FR2776144B1/fr not_active Expired - Fee Related
-
1999
- 1999-03-05 US US09/263,758 patent/US6133777A/en not_active Expired - Lifetime
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0148027A2 (fr) * | 1983-12-27 | 1985-07-10 | Fujitsu Limited | Circuit générateur d'impulsions |
| EP0442347A2 (fr) * | 1990-02-15 | 1991-08-21 | National Semiconductor Corporation | Sélection d'une tension parmi plusieurs sans chevauchement |
| EP0477706A2 (fr) * | 1990-09-27 | 1992-04-01 | National Semiconductor Corporation | Circuit de synchronisation pour machines à états asynchrones |
| EP0499110A2 (fr) * | 1991-02-13 | 1992-08-19 | Texas Instruments Incorporated | Commutateur pour utilisation dans un circuit intégré |
| US5371705A (en) * | 1992-05-25 | 1994-12-06 | Mitsubishi Denki Kabushiki Kaisha | Internal voltage generator for a non-volatile semiconductor memory device |
Non-Patent Citations (1)
| Title |
|---|
| TANAKA S ET AL: "A PROGRAMMABLE 256K CMOS EPROM WITH ON-CHIP TEST CIRCUITS", IEEE INTERNATIONAL SOLID STATE CIRCUITS CONFERENCE, 23 February 1984 (1984-02-23), pages 148/149, XP002017294 * |
Also Published As
| Publication number | Publication date |
|---|---|
| FR2776144B1 (fr) | 2000-07-13 |
| US6133777A (en) | 2000-10-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| FR2776144A1 (fr) | Circuit de commutation de signaux analogiques d'amplitudes superieures a la tension d'alimentation | |
| EP0578526B1 (fr) | Circuit de commutation de haute tension | |
| EP0594834B1 (fr) | Circuit intermediaire entre un circuit logique a basse tension et un etage de sortie a haute tension realises dans une technologie cmos standard | |
| US6429716B1 (en) | Pre-buffer voltage level shifting circuit and method | |
| US4473758A (en) | Substrate bias control circuit and method | |
| KR100363142B1 (ko) | 3상태논리게이트회로를갖는반도체집적회로 | |
| FR3030155A1 (fr) | Multiplexeur analogique | |
| FR2688952A1 (fr) | Dispositif de generation de tension de reference. | |
| FR2655196A1 (fr) | Circuit d'isolation dynamique de circuits integres. | |
| US5703825A (en) | Semiconductor integrated circuit device having a leakage current reduction means | |
| US6072351A (en) | Output buffer for making a 5.0 volt compatible input/output in a 2.5 volt semiconductor process | |
| US20020131306A1 (en) | Reducing level shifter standby power consumption | |
| EP3032729B1 (fr) | Convertisseur continu-continu à démarrage à froid | |
| EP0112357A1 (fr) | Pompe de polarisation de substrat | |
| KR100226486B1 (ko) | 고출력 전압 생성용 반도체 회로 | |
| US5959494A (en) | High-voltage switch control | |
| EP0538121B1 (fr) | Dispositif pour générer une tension de programmation d'une mémoire permanente programmable, notamment de type EPROM, procédé et mémoire s'y rapportant | |
| JPH09252245A (ja) | 回路ドライバおよび保護回路 | |
| US6362653B1 (en) | High voltage tolerant receivers | |
| US5920470A (en) | Charge pumping circuit used for a positive and negative charge pump formed in a single circuit | |
| US5530672A (en) | Integrated circuit for operation with plural supply voltages | |
| EP1109026B1 (fr) | Dispositif de détection d'une haute tension | |
| FR2847717A1 (fr) | Circuit limiteur de tension, notamment pour pompe de charge | |
| US7202729B2 (en) | Methods and apparatus to bias the backgate of a power switch | |
| JP2765439B2 (ja) | Ｃｍｏｓ出力回路及びそれを用いた半導体集積回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| ST | Notification of lapse |
Effective date: 20071130 |