FR2723793A1 - Procede d'association d'adresses - Google Patents
Procede d'association d'adresses Download PDFInfo
- Publication number
- FR2723793A1 FR2723793A1 FR9508186A FR9508186A FR2723793A1 FR 2723793 A1 FR2723793 A1 FR 2723793A1 FR 9508186 A FR9508186 A FR 9508186A FR 9508186 A FR9508186 A FR 9508186A FR 2723793 A1 FR2723793 A1 FR 2723793A1
- Authority
- FR
- France
- Prior art keywords
- bit pattern
- module
- input
- allowable
- patterns
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 14
- 238000011144 upstream manufacturing Methods 0.000 claims abstract description 4
- 230000004913 activation Effects 0.000 claims description 14
- 230000005540 biological transmission Effects 0.000 description 2
- 239000004020 conductor Substances 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/06—Addressing a physical block of locations, e.g. base addressing, module addressing, memory dedication
- G06F12/0646—Configuration or reconfiguration
- G06F12/0669—Configuration or reconfiguration with decentralised address assignment
- G06F12/0676—Configuration or reconfiguration with decentralised address assignment the address being position dependent
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
- Small-Scale Networks (AREA)
- Programmable Controllers (AREA)
Abstract
L'invention concerne un procédé d'association d'adresses pour un module (4) d'un appareil électrique, caractérisé en ce que - on envoie un profil binaire d'entrée (par exemple 101) constitué d'un certain nombre de uns logiques et d'un certain nombre de zéros logiques, par voie électronique au module (4) à partir d'un module (4) branché en amont, - on compare le profil binaire d'entrée (101) à des profils binaires admissibles (101, 110, 011), - en cas de coïncidence du profil binaire d'entrée (101) avec l'un des profils binaires admissibles (101, 110, 011), - on détermine une adresse (01), qui est associée au profil binaire d'entrée (101) et à laquelle on peut appeler le module (4) à partir d'un système de bus (2), et on active le module (4), - le nombre des uns de tous les profils binaires admissibles (101, 110, 011) est le même, et - le module (4) détermine, sur la base du profil binaire d'entrée (101), un profil binaire de sortie (011), constitué d'un certain nombre de uns logiques et d'un certain nombre de zéros logiques, et met à disposition d'un module (4) branché en aval ce profil binaire de sortie (011).
Description
Procédé d'association d'adresses
La présente invention concerne un procédé d'association d'adresses pour un module d'un appareil électrique.
Un procédé de ce genre est connu par EP 0 586 715 Ai. Selon le document mis à la disposition du public, des modules, qui viennent de se rajouter au système, se signalent immédiatement au
module qui est branché en amont de ces modules. Ils apprennent de ce module leur disposition dans l'appareil et par conséquent aussi leur adresse. Rien n'est indiqué de façon plus précise concernant10 la manière dont s'effectue cette transmission d'adresses.
Par le brevet US 4 727 475 on connaît un procédé d'association d'adresses, dans lequel des modules, qui sont branchés en aval d'une unité centrale, se signalent successivement à cette unité centrale et cette dernière affecte successivement
des adresses pour chacun des modules.
L'invention vise un procédé d'association d'adresses, qui soit simple, rapide, fiable et notamment protégé contre les erreurs. On y parvient par un procédé d'association d'adresses pour un module d'un appareil électrique, caractérisé en ce que: - on envoie un profil binaire d'entrée constitué d'un certain nombre de uns logiques et d'un certain nombre de zéros logiques, par voie électronique au module à partir d'un module branché en amont, - on compare le profil binaire d'entrée à des profils binaires admissibles - en cas de coïncidence du profil binaire d'entrée avec l'un des profils binaires admissibles on détermine une adresse, qui est associée au profil binaire d'entrée et à laquelle on peut * 30 appeler le module à partir d'un système de bus, et on active le module, - le nombre des uns de tous les profils binaires admissibles est le même, et le module détermine, sur la base du profil binaire d'entrée, un profil binaire de sortie, constitué d'un certain nombre de uns logiques et d'un certain nombre de zéros logiques, et met à disposition d'un module branché en aval ce profil binaire de sortie. Selon un autre mode de mise en oeuvre du procédé suivant l'invention, le profil binaire de sortie ne coïncide avec aucun des profils binaires admissibles, et notamment le nombre de uns du profil binaire de sortie est différent du nombre de uns du profil binaire admissible, lorsque le profil binaire d'entrée ne coïncide avec aucun des profils binaires admissibles. Selon un autre mode de mise en oeuvre du procédé suivant l'invention, - il existe un profil binaire final, qui coïncide avec l'un des profils binaires admissibles, - le profil binaire de sortie ne coincide avec aucun des profils binaires admissibles et notamment le nombre de uns du profil binaire de sortie est différent du nombre de uns des profils binaires admissibles, lorsque le profil binaire d'entrée coincide avec le profil binaire final, et - le profil binaire de sortie coïncide avec l'un des profils binaires admissibles, mais pas avec le profil binaire d'entrée, lorsque le profil binaire d'entrée coïncide avec l'un des profils binaires admissibles, mais pas avec le profil binaire final. L'invention prévoit également un module d'un appareil électrique, caractérisé en ce qu'il comporte - un circuit d'exploitation, auquel peut être envoyé par voie électronique un profil binaire d'entrée, constitué d'un certain nombre de uns logiques et d'un certain nombre de zéros logiques, et - le circuit d'exploitation compare le profil binaire d'entrée à des profils binaires admissibles et, en cas de coïncidence du profil binaire d'entrée avec l'un des profils binaires admissibles, fournit une adresse associée au profil binaire d'entrée ainsi qu'un signal d'activation, - en présence d'un signal d'activation, le module peut être appelé à l'adresse associée par un système de bus, - le nombre de uns de tous les profils binaires admissibles est le même, - le circuit d'exploitation détermine, sur la base du profil binaire d'entrée, un profil binaire de sortie constitué par un certain nombre de uns logiques et un certain nombre de zéros logiques, et ce profil binaire est mis à disposition d'un autre
module.
Dans un mode de réalisation du module suivant l'invention, le profil binaire de sortie ne coïncide avec aucun des profils
binaires admissibles, et notamment le nombre de uns du profil binaire de sortie est différent du nombre de uns du profil binaire15 admissible, lorsque le profil binaire d'entrée ne coïncide avec aucun des profils binaires admissibles.
Selon un autre mode de réalisation du module suivant l'invention, - un profil binaire final, qui coïncide avec l'un des profils binaires admissibles, est mémorisé dans le circuit d'exploitation, - le profil binaire de sortie ne coincide avec aucun des profils binaires admissibles et notamment le nombre de uns du profil binaire de sortie est différent du nombre de uns des profils binaires admissibles, lorsque le profil binaire d'entrée coincide avec le profil binaire final, et - le profil binaire de sortie coïncide avec l'un des profils binaires admissibles, mais pas avec le profil binaire d'entrée, lorsque le profil binaire d'entrée coïncide avec l'un des profils binaires admissibles, mais pas avec le profil binaire final.
D'autres détails et avantages de la présente invention ressortiront de la description donnée ci-après prise en référence
au dessin annexé, sur lequel:35 - la figure 1 représente un appareil électrique; et
- la figure 2 représente un module de l'appareil électrique.
Suivant la figure 1, l'unité centrale 1 d'une commande par programme enregistré est reliée, par l'intermédiaire du système de bus 2 aux interfaces 3 des modules intermédiaires 4 et peut donc accéder à celles-ci. Par conséquent, la commande par programme enregistré est l'appareil électrique de la présente invention. 5 Comme l'indiquent les flèches doubles entre les interfaces 3 et 5, -on a la possibilité dans le cas d'accès déterminés, d'accéder, par l'intermédiaire des interfaces 5 et des bus 6 de branches aux modules périphériques 7 des différentes branches. Les modules intermédiaires 4 sont les modules de la présente invention. Les modules intermédiaires 4 ne peuvent être appelés que lorsque leurs circuits d'exploitation 8 fournissent un signal d'activation par l'intermédiaire des lignes d'activation 9. Les circuits d'exploitation 8 fournissent en outre un signal d'adresse par l'intermédiaire des lignes de transmission d'adresses 10. De15 ce fait, en prescrivant une adresse déterminée, l'unité centrale 1 peut accéder d'une manière ciblée à l'un des modules intermédiaires 4 ou aux modules 7, qui sont reliés à ce module intermédiaire 4 par l'intermédiaire du bus de branche 6. L'activation des modules intermédiaires 4 et l'association d'adresses s'effectuent selon le schéma suivant: chaque circuit d'exploitation 8 - voir également figure 2 - comporte quatre entrées 11, 12, l'entrée 11 étant câblée de façon fixe à l'intérieur du module intermédiaire. Dans le module intermédiaire 4, qui est le plus proche de l'unité centrale 1, l'entrée câblée de façon fixe 11 est placée à un potentiel de par exemple +5 volts, alors que dans les autres modules intermédiaires 4, elle
est à la masse. Le potentiel +5 volts sera désigné ci-après comme étant le un logique ou de façon abrégée 1, et le potentiel de masse comme étant le zéro logique ou 0.
Par conséquent celui des quatre modules intermédiaires 4, qui est le plus bas, diffère des autres modules intermédiaires 4 principalement déjà par le fait que l'entrée 11 est reliée au 1 au lieu de l'être au 0. En outre, les autres entrées 12 de ce module intermédiaire 4 reçoivent en permanence un signal un.35 Comme adresse associée, le circuit d'exploitation 8 fournit -en permanence les 00 par l'intermédiaire des lignes de transmission d'adresses 10, indépendamment des valeurs des signaux d'entrée. Le signal fourni par l'intermédiaire de la ligne d'activation 9, n'est cependant mis à 1 que lorsqu'un 1 est appliqué également à toutes les entrées 11, 12, alors que sinon, le signal d'activation est mis à 0. De même, il n'est appliqué un 5 profil binaire admissible, à savoir 101, aux sorties 13 que lorsque toutes les entrées 11, 12 ont un signal un. Sinon, c'est le profil binaire de sortie 000. Le profil binaire de sortie est envoyé au connecteur 14, à partir duquel il est envoyé en tant que profil binaire d'entrée au connecteur d'entrée 16 du module intermédiaire 4 suivant, par l'intermédiaire du câble 15. Le profil binaire d'entrée est comparé par le circuit d'exploitation 8 aux profils binaires admissibles, mémorisés dans le circuit d'exploitation 8. Lorsque le profil binaire d'entrée a précisément deux uns et précisément15 un zéro, le profil binaire d'entrée est identifié comme admissible, et le module intermédiaire 4 est activé, et par
conséquent la ligne d'activation 9 est mise à un. Pour tous les autres profils binaires d'entrée, qui ne comportent pas deux uns et un zéro, la ligne d'activation est mise à 0, l'adresse associée20 est mise à 00, et 000 est fourni en tant que profil binaire de sortie.
Selon que le profil binaire d'entrée est 101, 011 ou 110, le circuit d'évaluation 8 établit 01, 10 ou 11 comme adresse associée au module intermédiaire 4 respectif. De même, 011, 110 ou 000 est25 délivré en tant que profil binaire de sortie pour le module intermédiaire 4 branché en aval. Par conséquent, le profil binaire
est le profil binaire final.
Comme on le voit notamment sur la figure 2, le signal d'activation est envoyé par l'intermédiaire de la ligne d'activation 9 aussi bien aux interfaces 3, 5 qu'au circuit logique 17, de sorte que ces trois éléments ne deviennent actifs que lors d'une activation. Il est envoyé aussi au circuit logique 17 le signal d'adresse, de sorte que le circuit logique 17 identifie son adresse, à laquelle il peut être appelé par l'unité
centrale 1.
Dans la pratique, les conducteurs du câble 15 et du bus 2 du système sont bien entendu réunis en un câble commun. De même, la partie, située côté entrée, de l'interface 3 est interconnectée au
connecteur 16 pour former une unité de construction. Il en va de même pour la partie située côté sortie de l'interface 3 et pour le - connecteur 14.
Étant donné que tous les profils binaires admissibles ont le même nombre de uns logiques, à savoir deux uns et un zéro, on peut identifier aussi bien un court-circuit de câble qu'une rupture de câble. Pour terminer il faut encore mentionner qu'au lieu d'un profil binaire 2-parmi-3, il pourrait être utilisé également d'autres profils binaires, par exemple le profil binaire 2-parmi-6 ou 4-parmi-8. Dans l'exemple de réalisation décrit précédemment, quatre uns sont envoyés au module intermédiaire 4, qui est le plus proche de15 l'unité centrale 1, par l'intermédiaire des entrées 11, 12, dans le cas d'un adressage correct. Par conséquent, dans le cas présent, ce module intermédiaire 4 n'est pas adressé suivant le procédé selon l'invention. Mais il serait également possible de considérer les 4 entrées 11, 12 en tant qu'unité et d'agencer tous20 les profils binaires admissibles sous la forme de profils binaires 2-parmi-4. Dans ce cas, comme cela est représenté par des lignes formées de tirets sur la figure 1, au module intermédiaire 4, qui
est le plus proche de l'unité centrale 1, pourrait être envoyé, par exemple par l'intermédiaire des entrées 12, le code 001, qui25 est complété par le 1 câblé de façon fixe de l'entrée 11, pour former un profil binaire d'entrée comportant deux uns.
Claims (6)
1. Procédé d'association d'adresses pour un module (4) d'un appareil électrique, caractérisé en ce que - on envoie un profil binaire d'entrée (par exemple 101) constitué d'un certain nombre de uns logiques et d'un certain nombre de zéros logiques, par voie électronique au module (4) à partir d'un module (4) branché en amont, - on compare le profil binaire d'entrée (101) à des profils binaires admissibles (101,110,011), - en cas de coincidence du profil binaire d'entrée (101) avec l'un des profils binaires admissibles (101,110,011), on détermine une adresse (01), qui est associée au profil binaire d'entrée (101) et à laquelle on peut appeler le module (4) à partir d'un système de bus (2), et on active le module (4), le nombre des uns de tous les profils binaires admissibles (101,110,011) est le même, et - le module (4) détermine, sur la base du profil binaire d'entrée (101), un profil binaire de sortie (011), constitué d'un certain nombre de uns logiques et d'un certain nombre de zéros logiques, et met à disposition d'un module (4) branché en aval
ce profil binaire de sortie (011).
2. Procédé d'association d'adresses selon la revendication 1, caractérisé en ce que le profil binaire de sortie (000) ne coincide avec aucun des profils binaires admissibles (101,110,011), et notamment le nombre de uns du profil binaire de sortie (000) est différent du nombre de uns du profil binaire admissible (101, 110,011), lorsque le profil binaire d'entrée (par exemple 100) ne coïncide avec aucun des profils binaires
admissibles (101,110,011).
3. Procédé d'association d'adresses selon la revendication 1 -ou 2, caractérisé par le fait - qu'il existe un profil binaire final (110), qui coincide avec l'un des profils binaires admissibles (101,110,011), - le profil binaire de sortie (000) ne coïncide avec aucun des profils binaires admissibles (101,110,011) et notamment le nombre de uns du profil binaire de sortie (000) est différent du nombre de uns des profils binaires admissibles (101,110,011), lorsque le profil binaire d'entrée (110) coïncide avec le profil binaire final (110), et - le profil binaire de sortie (par exemple 011) coïncide avec l'un des profils binaires admissibles (101,110,011), mais pas avec le profil binaire d'entrée (101), lorsque le profil binaire d'entrée (101) coïncide avec l'un des profils binaires admissibles (101, 110,011), mais pas avec le profil binaire
final (110).
4. Module d'un appareil électrique, caractérisé en ce qu'il comporte - un circuit d'exploitation (8), auquel peut être envoyé par voie électronique un profil binaire d'entrée (par exemple 101), constitué d'un certain nombre de uns logiques et d'un certain nombre de zéros logiques, et que le circuit d'exploitation (8) compare le profil binaire d'entrée (101) à des profils binaires admissibles (101,110, 011) et, en cas de coïncidence du profil binaire d'entrée (101) avec l'un des profils binaires admissibles (101,110, 011), fournit une adresse (01) associée au profil binaire d'entrée (011) ainsi qu'un signal d'activation, - en présence d'un signal d'activation, le module (4) peut être appelé à l'adresse associée (01) par un système de bus (2), - le nombre de uns de tous les profils binaires admissibles * (101,110,011) est le même, - le circuit d'exploitation (8) détermine, sur la base du profil binaire d'entrée (101), un profil binaire de sortie (011) constitué par un certain nombre de uns logiques et un certain nombre de zéros logiques, et ce profil binaire (011) est mis à
disposition d'un autre module (4).
5. Module suivant la revendication 4, caractérisé par le fait que le profil binaire de sortie (000) ne coïncide avec aucun des profils binaires admissibles (101,110,011), et notamment le nombre de uns du profil binaire de sortie (000) est différent du nombre de uns du profil binaire admissible (101,110,011), lorsque le profil binaire d'entrée (par exemple 001) ne coïncide avec aucun
des profils binaires admissibles (101,110,011).
6. Module suivant l'une des revendications 4 ou 5,
caractérisé par le fait - qu'un profil binaire final (110), qui coïncide avec l'un des profils binaires admissibles (101,110,011), est mémorisé dans le circuit d'exploitation (8), - que le profil binaire de sortie (000) ne coïncide avec aucun des profils binaires admissibles (101, 110,011) et notamment le nombre de uns du profil binaire de sortie (000) est différent du nombre de uns des profils binaires admissibles (101,110,011), lorsque le profil binaire d'entrée (110) coincide avec le profil binaire final (110), et - que le profil binaire de sortie (par exemple 011) coincide avec l'un des profils binaires admissibles (101, 110,011), mais pas avec le profil binaire d'entrée (par exemple 101), lorsque le profil binaire d'entrée (101) coïncide avec l'un des profils binaires admissibles (101, 110,011), mais pas avec le profil
binaire final (110).
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE4429433A DE4429433C1 (de) | 1994-08-19 | 1994-08-19 | Adreßzuordnungsverfahren |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| FR2723793A1 true FR2723793A1 (fr) | 1996-02-23 |
| FR2723793B1 FR2723793B1 (fr) | 1997-01-17 |
Family
ID=6526087
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| FR9508186A Expired - Lifetime FR2723793B1 (fr) | 1994-08-19 | 1995-07-06 | Procede d'association d'adresses |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US5740379A (fr) |
| JP (1) | JPH0877095A (fr) |
| DE (1) | DE4429433C1 (fr) |
| FR (1) | FR2723793B1 (fr) |
Families Citing this family (50)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH09179810A (ja) * | 1995-12-25 | 1997-07-11 | Matsushita Electric Works Ltd | ユニット選択装置 |
| US7747833B2 (en) | 2005-09-30 | 2010-06-29 | Mosaid Technologies Incorporated | Independent link and bank selection |
| US7652922B2 (en) * | 2005-09-30 | 2010-01-26 | Mosaid Technologies Incorporated | Multiple independent serial link memory |
| US11948629B2 (en) | 2005-09-30 | 2024-04-02 | Mosaid Technologies Incorporated | Non-volatile memory device with concurrent bank operations |
| KR101260632B1 (ko) | 2005-09-30 | 2013-05-03 | 모사이드 테크놀로지스 인코퍼레이티드 | 출력 제어 메모리 |
| US20070165457A1 (en) * | 2005-09-30 | 2007-07-19 | Jin-Ki Kim | Nonvolatile memory system |
| US20070076502A1 (en) * | 2005-09-30 | 2007-04-05 | Pyeon Hong B | Daisy chain cascading devices |
| DE102006001982A1 (de) * | 2006-01-16 | 2007-07-19 | Robert Bosch Gmbh | Verfahren und Vorrichtung zur Adressvergabe in einem System mit mehreren parallel angeordneten Generatoreinheiten |
| US8335868B2 (en) * | 2006-03-28 | 2012-12-18 | Mosaid Technologies Incorporated | Apparatus and method for establishing device identifiers for serially interconnected devices |
| US8364861B2 (en) * | 2006-03-28 | 2013-01-29 | Mosaid Technologies Incorporated | Asynchronous ID generation |
| US8069328B2 (en) * | 2006-03-28 | 2011-11-29 | Mosaid Technologies Incorporated | Daisy chain cascade configuration recognition technique |
| US7551492B2 (en) * | 2006-03-29 | 2009-06-23 | Mosaid Technologies, Inc. | Non-volatile semiconductor memory with page erase |
| EP2002442B1 (fr) * | 2006-03-31 | 2010-11-10 | Mosaid Technologies Incorporated | Programme de contrôle de système de mémoire flash |
| KR100695437B1 (ko) * | 2006-04-13 | 2007-03-16 | 주식회사 하이닉스반도체 | 멀티 포트 메모리 소자 |
| US7904639B2 (en) * | 2006-08-22 | 2011-03-08 | Mosaid Technologies Incorporated | Modular command structure for memory and memory system |
| EP2487794A3 (fr) * | 2006-08-22 | 2013-02-13 | Mosaid Technologies Incorporated | Structure de commande modulaire pour mémoire et système de mémoire |
| US8407395B2 (en) | 2006-08-22 | 2013-03-26 | Mosaid Technologies Incorporated | Scalable memory system |
| US8700818B2 (en) * | 2006-09-29 | 2014-04-15 | Mosaid Technologies Incorporated | Packet based ID generation for serially interconnected devices |
| US7817470B2 (en) | 2006-11-27 | 2010-10-19 | Mosaid Technologies Incorporated | Non-volatile memory serial core architecture |
| US8331361B2 (en) | 2006-12-06 | 2012-12-11 | Mosaid Technologies Incorporated | Apparatus and method for producing device identifiers for serially interconnected devices of mixed type |
| US7818464B2 (en) * | 2006-12-06 | 2010-10-19 | Mosaid Technologies Incorporated | Apparatus and method for capturing serial input data |
| US8271758B2 (en) * | 2006-12-06 | 2012-09-18 | Mosaid Technologies Incorporated | Apparatus and method for producing IDS for interconnected devices of mixed type |
| US7853727B2 (en) * | 2006-12-06 | 2010-12-14 | Mosaid Technologies Incorporated | Apparatus and method for producing identifiers regardless of mixed device type in a serial interconnection |
| US8010709B2 (en) * | 2006-12-06 | 2011-08-30 | Mosaid Technologies Incorporated | Apparatus and method for producing device identifiers for serially interconnected devices of mixed type |
| US7529149B2 (en) * | 2006-12-12 | 2009-05-05 | Mosaid Technologies Incorporated | Memory system and method with serial and parallel modes |
| US8984249B2 (en) * | 2006-12-20 | 2015-03-17 | Novachips Canada Inc. | ID generation apparatus and method for serially interconnected devices |
| US8010710B2 (en) | 2007-02-13 | 2011-08-30 | Mosaid Technologies Incorporated | Apparatus and method for identifying device type of serially interconnected devices |
| US8122202B2 (en) | 2007-02-16 | 2012-02-21 | Peter Gillingham | Reduced pin count interface |
| KR101494065B1 (ko) * | 2007-02-16 | 2015-02-23 | 컨버전트 인텔렉츄얼 프로퍼티 매니지먼트 인코포레이티드 | 반도체 장치 및 상호접속된 장치들을 갖는 시스템에서의 전력 소비를 감소시키는 방법 |
| US7796462B2 (en) * | 2007-02-22 | 2010-09-14 | Mosaid Technologies Incorporated | Data flow control in multiple independent port |
| US8086785B2 (en) | 2007-02-22 | 2011-12-27 | Mosaid Technologies Incorporated | System and method of page buffer operation for memory devices |
| US8046527B2 (en) * | 2007-02-22 | 2011-10-25 | Mosaid Technologies Incorporated | Apparatus and method for using a page buffer of a memory device as a temporary cache |
| WO2009062280A1 (fr) * | 2007-11-15 | 2009-05-22 | Mosaid Technologies Incorporated | Procédés et systèmes pour le repérage d'une défaillance et la récupération de données dans une configuration de dispositifs semi-conducteurs raccordés en série |
| US7913128B2 (en) * | 2007-11-23 | 2011-03-22 | Mosaid Technologies Incorporated | Data channel test apparatus and method thereof |
| US8825939B2 (en) * | 2007-12-12 | 2014-09-02 | Conversant Intellectual Property Management Inc. | Semiconductor memory device suitable for interconnection in a ring topology |
| US7983099B2 (en) | 2007-12-20 | 2011-07-19 | Mosaid Technologies Incorporated | Dual function compatible non-volatile memory device |
| US7940572B2 (en) | 2008-01-07 | 2011-05-10 | Mosaid Technologies Incorporated | NAND flash memory having multiple cell substrates |
| US8594110B2 (en) | 2008-01-11 | 2013-11-26 | Mosaid Technologies Incorporated | Ring-of-clusters network topologies |
| US8139390B2 (en) * | 2008-07-08 | 2012-03-20 | Mosaid Technologies Incorporated | Mixed data rates in memory devices and systems |
| US7957173B2 (en) * | 2008-10-14 | 2011-06-07 | Mosaid Technologies Incorporated | Composite memory having a bridging device for connecting discrete memory devices to a system |
| US8134852B2 (en) | 2008-10-14 | 2012-03-13 | Mosaid Technologies Incorporated | Bridge device architecture for connecting discrete memory devices to a system |
| US8549209B2 (en) * | 2008-11-04 | 2013-10-01 | Mosaid Technologies Incorporated | Bridging device having a configurable virtual page size |
| US20100115172A1 (en) * | 2008-11-04 | 2010-05-06 | Mosaid Technologies Incorporated | Bridge device having a virtual page buffer |
| US8194481B2 (en) * | 2008-12-18 | 2012-06-05 | Mosaid Technologies Incorporated | Semiconductor device with main memory unit and auxiliary memory unit requiring preset operation |
| US8037235B2 (en) * | 2008-12-18 | 2011-10-11 | Mosaid Technologies Incorporated | Device and method for transferring data to a non-volatile memory device |
| JP2010245988A (ja) * | 2009-04-09 | 2010-10-28 | Yazaki Corp | 通信アドレス検出装置、制御回路内蔵コネクタ、及び、通信アドレス検出方法 |
| US8521980B2 (en) | 2009-07-16 | 2013-08-27 | Mosaid Technologies Incorporated | Simultaneous read and write data transfer |
| US8582382B2 (en) * | 2010-03-23 | 2013-11-12 | Mosaid Technologies Incorporated | Memory system having a plurality of serially connected devices |
| US8825967B2 (en) | 2011-12-08 | 2014-09-02 | Conversant Intellectual Property Management Inc. | Independent write and read control in serially-connected devices |
| JP6650934B2 (ja) * | 2014-10-17 | 2020-02-19 | フィリップ・モーリス・プロダクツ・ソシエテ・アノニム | 電気的な装置で電気接点を構成するための方法およびシステム |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0336708A2 (fr) * | 1988-04-05 | 1989-10-11 | Convergent Technologies, Inc. | Configuration modulaire de bus d'extension |
| EP0491480A2 (fr) * | 1990-12-17 | 1992-06-24 | Hewlett-Packard Company | Dispositif d'adressage d'un ordinateur |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4647123A (en) * | 1983-02-07 | 1987-03-03 | Gulf & Western Manufacturing Company | Bus networks for digital data processing systems and modules usable therewith |
| GB8403229D0 (en) * | 1984-02-07 | 1984-03-14 | Standard Telephones Cables Ltd | Wafer scale integrated circuit |
| US4727475A (en) * | 1984-05-18 | 1988-02-23 | Frederick Kiremidjian | Self-configuring modular computer system with automatic address initialization |
| US5179670A (en) * | 1989-12-01 | 1993-01-12 | Mips Computer Systems, Inc. | Slot determination mechanism using pulse counting |
| US5317693A (en) * | 1991-04-04 | 1994-05-31 | Digital Equipment Corporation | Computer peripheral device network with peripheral address resetting capabilities |
| EP0574636B1 (fr) * | 1992-06-19 | 1996-08-21 | EURO CP s.a.r.l. | Procédés pour adresser une unité fonctionnelle et pour mettre en correspondance deux unités fonctionnelles ; unité fonctionnelle et installation s'y rapportant |
| DE9219070U1 (de) * | 1992-08-05 | 1997-07-03 | Siemens AG, 80333 München | Untereinheit für ein elektrisches Gerät |
| US5530895A (en) * | 1993-02-25 | 1996-06-25 | Microsoft Corporation | System and method for computer interface board identification by serially comparing identification address bits and asserting complementary logic patterns for each match |
| US5404460A (en) * | 1994-01-28 | 1995-04-04 | Vlsi Technology, Inc. | Method for configuring multiple identical serial I/O devices to unique addresses through a serial bus |
| US5553245A (en) * | 1994-05-11 | 1996-09-03 | Macronix International Co., Ltd. | Automatic configuration of multiple peripheral interface subsystems in a computer system |
-
1994
- 1994-08-19 DE DE4429433A patent/DE4429433C1/de not_active Expired - Lifetime
-
1995
- 1995-07-06 FR FR9508186A patent/FR2723793B1/fr not_active Expired - Lifetime
- 1995-08-15 US US08/515,481 patent/US5740379A/en not_active Expired - Lifetime
- 1995-08-16 JP JP7229625A patent/JPH0877095A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0336708A2 (fr) * | 1988-04-05 | 1989-10-11 | Convergent Technologies, Inc. | Configuration modulaire de bus d'extension |
| EP0491480A2 (fr) * | 1990-12-17 | 1992-06-24 | Hewlett-Packard Company | Dispositif d'adressage d'un ordinateur |
Non-Patent Citations (1)
| Title |
|---|
| ANONYMOUS: "Selective Addressing Of Devices Using Primitive Polynomial Transformations. August 1979.", IBM TECHNICAL DISCLOSURE BULLETIN, vol. 22, no. 3, NEW YORK, US, pages 1124 - 1127 * |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0877095A (ja) | 1996-03-22 |
| US5740379A (en) | 1998-04-14 |
| FR2723793B1 (fr) | 1997-01-17 |
| DE4429433C1 (de) | 1995-10-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| FR2723793A1 (fr) | Procede d'association d'adresses | |
| EP0699997A1 (fr) | Procédé et dispositif pour l'identification de pannes dans un système complexe | |
| FR2704329A1 (fr) | Système de sécurité à microprocesseur, applicable notamment au domaine des transports ferroviaires. | |
| FR2546354A1 (fr) | Circuit d'interface de canal de commande dans un systeme de telecommunication | |
| BE1000154A6 (fr) | Unite d'extension de bus a grande vitesse. | |
| FR2535133A1 (fr) | Installation de transmission numerique, par ligne bifilaire, d'informations fournies par des capteurs et d'ordres destines a des actionneurs | |
| FR2633756A1 (fr) | Carte a circuit integre | |
| FR2462750A1 (fr) | Dispositif logique de pretraitement d'alarmes | |
| AU603964B2 (en) | Cache memory having self-error checking and sequential verification circuits | |
| EP0074904B1 (fr) | Automate de sécurité | |
| FR2494868A1 (fr) | Circuit logique permettant une operation d'essai | |
| EP0065445A1 (fr) | Procédé et dispositif de sélection de circuits intégrés à haute fiabilité | |
| US5471156A (en) | Device and method for binary-multilevel operation | |
| FR2519823A1 (fr) | Procede et dispositif pour la detection de signaux de code de tonalite a plusieurs frequences | |
| FR2607274A1 (fr) | Circuit de gestion d'entrees notamment pour automate programmable | |
| EP0115222B1 (fr) | Procédé pour assurer la sécurité du fonctionnement d'un automate programmable et automate pour la mise en oeuvre du procédé | |
| FR2547084A1 (fr) | Dispositif de controle et verification automatiques des divers ensembles electriques et mecaniques d'une automobile | |
| FR2710225A1 (fr) | Procédé et dispositif d'interrogation à distance de points de mesure. | |
| EP0140155A3 (fr) | Dispositif de contrôle pour la détection de fautes dans des circuits redondants, en particulier dans des processeurs de commande d'un système de commutation téléphonique | |
| EP0549992B1 (fr) | Réseau informatique en anneau et procédure de transmission d'informations dans ce réseau | |
| JP4067729B2 (ja) | アナログ・マルチプレクサの故障検出装置 | |
| FR2712753A1 (fr) | Ensemble de commutation électrique. | |
| FR2558633A1 (fr) | Appareil d'emmagasinage de donnees | |
| EP0037048B1 (fr) | Dispositif de confirmation de signaux | |
| FR2835618A1 (fr) | Procede pour la programmation et/ou le test de fonctionnement d'un circuit electronique, et dispositif associe |