FR2558633A1 - Appareil d'emmagasinage de donnees - Google Patents
Appareil d'emmagasinage de donnees Download PDFInfo
- Publication number
- FR2558633A1 FR2558633A1 FR8501002A FR8501002A FR2558633A1 FR 2558633 A1 FR2558633 A1 FR 2558633A1 FR 8501002 A FR8501002 A FR 8501002A FR 8501002 A FR8501002 A FR 8501002A FR 2558633 A1 FR2558633 A1 FR 2558633A1
- Authority
- FR
- France
- Prior art keywords
- address
- bus
- memory
- chips
- circuits
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
- G06F11/0751—Error or fault detection not based on redundancy
- G06F11/0763—Error or fault detection not based on redundancy by bit configuration check, e.g. of formats or tags
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C8/00—Arrangements for selecting an address in a digital store
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Static Random-Access Memory (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
Abstract
DANS UN APPAREIL D'EMMAGASINAGE DE DONNEES, DES PUCES DE MEMOIRE C0 A C8 SONT PLACEES EN GROUPES POSSEDANT CHACUN UN BUS D'ADRESSE 10 QUI EST CONNECTE AUX ENTREES D'ADRESSE DE TOUTES LES PUCES DE CE GROUPE. CHAQUE BUS D'ADRESSE EST TERMINE, A SES DEUX EXTREMITES, PAR DES CIRCUITS 11, 13 AYANT POUR DOUBLE FONCTION DE SUPPRIMER LES REFLEXIONS ET DE VERIFIER LES ADRESSES. L'UN DES CIRCUITS DE TERMINAISON 11 DE CHAQUE GROUPE EST DESTINE A COMPARER L'ADRESSE SE TROUVANT SUR LE BUS AVEC CELLE DU BUS DU GROUPE ADJACENT, L'AUTRE CIRCUIT 13 COMPARE L'ADRESSE AVEC UNE VALEUR PREDETERMINEE.
Description
La présente invention concerne un appareil d'emmagasi-
nage de données.
Un facteur limitant la vitesse de fonctionnement d'une mémoire de données est le temps mis pour envoyer l'adresse vouLue aux différentes puces d'emmagasinage à partir desqueLles la mémoire est conçue. Le but de l'invention est de proposer un moyen permettant
de réduire cette durée.
Selon l'invention, il est proposé un appareil d'emmagasi-
nage de données comprenant plusieurs puces de mémoire et un bus d'adresse connecté en parallèle sur les entrées d'adresse de toutes les puces, o le bus d'adresse se termine, à chaque extrémité, par un circuit de terminaison qui supprime les réflexions de signaux sur le bus et effectue en outre des opérations de vérification sur l'adresse. Puisque les circuits de terminaison suppriment les réflexions de signaux, il n'est pas nécessaire de maintenir l'adresse
sur le bus pendant une longue durée et, par conséquent, il est pos-
sible-de réduire la durée de cycle de la mémoire. Puisque les
circuits de terminaison font également fonction de circuits de véri-
fication, ils représentent une utilisation économique de circuits logiques. Dans un montage selon l'invention, les puces de mémoire sont disposées en plusieurs groupes, chaque groupe ayant un bus d'adresse distinct connecté en parallèle sur les entrées d'adresse de toutes les puces de ce groupe, un signal d'adresse étant envoyé à tous les bus en parallèle, et chaque bus ayant à son extrémité un
circuit de terminaison. De préférence, l'un des circuits de termi-
naison associés à chaque bus compare l'adresse se trouvant sur ce bus avec l'adresse se trouvant sur le bus du groupe adjacent de puces de mémoire. Cette vérification peut s'effectuer de manière continue pendant le fonctionnement normal de la mémoire. L'autre des circuits de terminaison peut comparer l'adresse se trouvant sur le bus avec une valeur prédéterminée. Ceci peut être fait pendant des diagnostics, pour lesquels la valeur prédéterminée est utilisée pour adresser la
mémoire.
La description suivante, conçue à titre d'illustration
de l'invention, vise à donner une meilleure compréhension de ses caractéristiques et avantages; elle s'appuie sur la figure unique,
qui est un schéma de principe de l'appareil selon l'invention.
Comme le montre la figure unique, la mémoire de données comprend seize modules de mémoire MO à M15. Chacun des modules contient neuf puces de mémoire à accès direct, ou mémoire vive (MEV),
CO à C8. Chaque puce possède 16384 (16 K) emplacements de bit adres-
sables un à un. La mémoire est organisée de façon à fournir une capacité d'emmagasinage totale de 64 K mots de données, chaque mot
ayant trente-six bits (32 bits de données et 4 bits de parité).
La mémoire est adressée par un signal d'adresse de 16 bits. Les deux bits les plus significatifs de l'adresse servent à sélectionner le groupe particulier de quatre modules dans lequel le mot de donnée voulu est placé. Les 14 bits restants sont envoyés à toutes les puces en parallèle, de façon à sélectionner un bit dans
chaque puce.
L'adresse de mémoire est obtenue à partir de l'une de deux sources possibles: une adresse de donnée DADD ou une adresse de code CADD, cette dernière étant utilisée en cas d'accès à un
code (c'est-à-dire une instruction de programme) dans la mémoire.
Les adresses des deux sources sont appliquées en parallèle à un groupe de quatre multiplexeurs MXO à MX3. Tous ces multiplexeurs travaillent en parallèle de sorte que, dans un premier état, ils sélectionnent tous DADD et, dans un deuxième état, ils sélectionnent
tous CADD.
On va maintenant décrire la manière dont les bits d'adresse sont envoyés aux puces. Le signal de sortie de chaque
multiplexeur MXO à MX3 est ventilé à quatre des modules de mémoire.
Les trajets de ventilation partant des multiplexeurs contiennent des résistances R de 20 ohmsservant à amortir les oscillations. On notera que chaque trajet représenté sur la figure unique est constitué en réalité de quatorze lignes de bit en parallèle, à raison d'une pour chaque bit d'adresse. A l'intérieur de chaque module, l'adresse A l'intérieur de chaque module, l'adresse est envoyée aux neuf puces CO à C8 par l'intermédiaire d'un bus d'adresse interne 10. Une extrémité de ce bus est terminée par un circuit comparateur 11, qui compare de manière continue l'adresse se trouvant sur ce bus avec l'adresse du bus du module adjacent, c'est-à-dire que l'adresse du module MO est comparée avec celle du module Ml, l'adresse du module M2 est comparée avec celle du module M3, et ainsi de suite. Les signaux de sortie de tous Les comparateurs 11 sont combinés dans une porte ET 12 afin de produire un signal de
vérification générale. Il faut noter que, s'il n'y a pas de défail-
Lance dans les circuits de distribution d'adresse, les adresses se
trouvant sur tous Les bus 10 doivent être les mêmes et, par consé-
quent, tous les comparateurs 11 doivent détecter l'égalité, de sorte que la porte ET 12 est validée. Cet essai est effectué pendant le
fonctionnement normal de la mémoire.
L'autre extrémité de chaque bus est terminée par un circuit 13 de vérification de configuration qui compare l'adresse se trouvant sur ce bus avec une configuration d'essai prédéterminée fixe, cette configuration étant la même pour tous les modules MO à M15. La configuration d'essai peut être par exemple une configuration
ne comportant que des "uns". Les résultats obtenus de tous les cir-
cuits 13 sont combinés dans une porte ET 14 afin de produire un
signal de vérification générale.
De temps à autre, on peut vérifier l'adressage des puces en appliquant une configuration d'essai prédéterminée à l'entrée d'adresse de la mémoire. Si cette adresse est correctement reçue par tous les bus 10, les circuits de vérification 13 détecteront tous l'égalité et, par conséquent, la porte ET 14 sera validée. Cet essai
permet de détecter la défaillance de l'un des multiplexeurs MXO à.
MX3, ce qui ne pourrait pas être fait à l'aide d'une vérification
par comparaison dans les circuits 11.
Les comparateurs 11 et Les circuits 13 de vérification de configuration sont tous construits à partir de circuits logiques
transistor-transistor de Schottky (STTL) et constituent des termi-
naisons pour les bus internes 10, lesquelles, avec les résistances R, suppriment les réflexions sur les bus. Cette élimination des réflexions permet aux bus d'adresse de fonctionner à un rythme plus élevé, ce qui diminue la durée de cycle de la mémoire. Par exemple, l'appareil -4 selon l'invention peut ramener la durée de cycle de La mémoire de
nanosecondes à 60 nanosecondes.
Il faut noter que, au lieu d'utiliser plusieurs multi-
plexeurs MXO à MX3, comme cela est représenté, on peut utiliser un uniquemultiplexeur pour sélectionner l'adresse voulue,puis délivrer
le signal de sortie de ce multiplexeur à plusieurs circuits de com-
mande afin de ventiler l'adresse sur tous les modules. Toutefois, ceci introduirait un retard logique supplémentaire dans le trajet d'adressage. En utilisant plusieurs multiplexeurs comme cela est représenté, on élimine le besoin des circuits de commande et, par
conséquent, on accroit la vitesse d'adressage.
Bien entendu, -'homme de l'art sera en mesure d'imaginer,
à partir de l'appareil dont la description vient d'être donnée à titre
simplement illustratif et nullement limitatif, diverses variantes et
modifications ne sortant pas du cadre de l'invention.
R EV EN D I C A T I 0 N S
1. Appareil d'emmagasinage de données comprenant plusieurs puces de mémoire et un bus d'adresse connecté en parallèle sur les entrées d'adresse des puces, caractérisé en ce que le bus (10) d'adresse est terminé, à chaque extrémité, par un circuit de termi- naison (11, 13) qui supprime les réflexions de signaux sur le bus et
effectue également des opérations de vérification sur l'adresse.
2. Appareil selon La revendication 1, caractérisé en ce que les puces de mémoire (CO à C9) sont placées dans plusieurs groupes (MO à M15), chaque groupe possédant un bus d'adresse distinct (10) qui est connecté en parallèle sur Les entrées d'adresse de toutes les puces de ce groupe, un signal d'adresse étant envoyé à tous les bus en parallèle, et chaque bus comportant-à chaque extrémité un circuit
de terminaison (11, 13).
3. Appareil selon la revendication 2, caractérisé en ce qu'un circuit de terminaison (11) de chaque bus (10) compare l'adresse se trouvant sur ce bus avec l'adresse se trouvant sur le
bus associé au groupe adjacent.
4. Appareil selon la revendication 3, caractérisé en ce que l'autre circuit de terminaison (13) de chaque bus (10) compare l'adresse
se trouvant sur ce bus avec une valeur prédéterminée.
5. Appareil selon l'une quelconque des revendications 2 à 4,
caractérisé en ce que les signaux de sortie desdits circuits de terminaison (11, 13) sont combinés dans au moins une porte ET (12, 14)
afin de produire un signal de vérification générale pour l'appareil.
6. Appareil selon l'une quelconque des revendications 2 à 5,
caractérisé en ce qu'il comporte un premier et un deuxième trajet d'entrée d'adresse (DADD, CADD) et plusieurs multiplexeurs (MXO à MX3) possédant chacun une première et une deuxième entrée qui sont connectées respectivement au premier et au deuxième trajet d'entrée d'adresse, et chacun possédant une sortie qui est connectée à une pluralité respective desdits bus, les multiplexeurs étant commandés en parallèle de façon que chacun sélectionne le même trajet d'entrée d'adresse.
7. Appareil selon l'une quelconque des revendications 1 à 6,
caractérisé en ce que chaque circuit de terminaison (11, 13) est
conçu à partir de circuits logiques transistor-transistor de Schottky.
8. Appareil de traitement de données comportant un appareil
d'emmagasinage de données selon l'une quelconque des revendications
1 à 7.
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| GB848401806A GB8401806D0 (en) | 1984-01-24 | 1984-01-24 | Data storage apparatus |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| FR2558633A1 true FR2558633A1 (fr) | 1985-07-26 |
| FR2558633B1 FR2558633B1 (fr) | 1988-10-28 |
Family
ID=10555444
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| FR8501002A Expired FR2558633B1 (fr) | 1984-01-24 | 1985-01-24 | Appareil d'emmagasinage de donnees |
Country Status (7)
| Country | Link |
|---|---|
| US (1) | US4628512A (fr) |
| JP (1) | JPS60160097A (fr) |
| AU (1) | AU574422B2 (fr) |
| DE (1) | DE3501902A1 (fr) |
| FR (1) | FR2558633B1 (fr) |
| GB (2) | GB8401806D0 (fr) |
| ZA (1) | ZA85213B (fr) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB8401806D0 (en) * | 1984-01-24 | 1984-02-29 | Int Computers Ltd | Data storage apparatus |
| US4891811A (en) * | 1987-02-13 | 1990-01-02 | International Business Machines Corporation | Efficient address test for large memories |
| JP3821678B2 (ja) * | 2001-09-06 | 2006-09-13 | エルピーダメモリ株式会社 | メモリ装置 |
| KR20160091688A (ko) * | 2015-01-26 | 2016-08-03 | 에스케이하이닉스 주식회사 | 포스트 패키지 리페어 장치 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR1548848A (fr) * | 1967-01-13 | 1968-12-06 | ||
| US3944800A (en) * | 1975-08-04 | 1976-03-16 | Bell Telephone Laboratories, Incorporated | Memory diagnostic arrangement |
| US4245344A (en) * | 1979-04-02 | 1981-01-13 | Rockwell International Corporation | Processing system with dual buses |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| NL170992C (nl) * | 1973-09-11 | 1983-01-17 | Philips Nv | Geintegreerd geheugensysteem. |
| US3982111A (en) * | 1975-08-04 | 1976-09-21 | Bell Telephone Laboratories, Incorporated | Memory diagnostic arrangement |
| US4085448A (en) * | 1976-10-04 | 1978-04-18 | International Business Machines Corporation | Data communication bus structure |
| DE3003291C2 (de) * | 1980-01-30 | 1983-02-24 | Siemens AG, 1000 Berlin und 8000 München | Zweikanalige Datenverarbeitungsanordnung für Eisenbahnsicherungszwecke |
| US4403111A (en) * | 1981-07-15 | 1983-09-06 | Icot Corporation | Apparatus for interconnecting data communication equipment and data terminal equipment |
| WO1983001544A1 (fr) * | 1981-10-21 | 1983-04-28 | Elxsi | Systeme et structure de bus de donnees a haute vitesse |
| GB8401806D0 (en) * | 1984-01-24 | 1984-02-29 | Int Computers Ltd | Data storage apparatus |
-
1984
- 1984-01-24 GB GB848401806A patent/GB8401806D0/en active Pending
-
1985
- 1985-01-09 ZA ZA85213A patent/ZA85213B/xx unknown
- 1985-01-11 US US06/690,726 patent/US4628512A/en not_active Expired - Fee Related
- 1985-01-11 GB GB08500763A patent/GB2153562B/en not_active Expired
- 1985-01-22 DE DE19853501902 patent/DE3501902A1/de not_active Ceased
- 1985-01-23 JP JP60009326A patent/JPS60160097A/ja active Pending
- 1985-01-23 AU AU38027/85A patent/AU574422B2/en not_active Ceased
- 1985-01-24 FR FR8501002A patent/FR2558633B1/fr not_active Expired
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR1548848A (fr) * | 1967-01-13 | 1968-12-06 | ||
| US3944800A (en) * | 1975-08-04 | 1976-03-16 | Bell Telephone Laboratories, Incorporated | Memory diagnostic arrangement |
| US4245344A (en) * | 1979-04-02 | 1981-01-13 | Rockwell International Corporation | Processing system with dual buses |
Also Published As
| Publication number | Publication date |
|---|---|
| AU574422B2 (en) | 1988-07-07 |
| US4628512A (en) | 1986-12-09 |
| JPS60160097A (ja) | 1985-08-21 |
| GB8401806D0 (en) | 1984-02-29 |
| ZA85213B (en) | 1985-09-25 |
| GB2153562B (en) | 1987-10-14 |
| AU3802785A (en) | 1985-08-01 |
| FR2558633B1 (fr) | 1988-10-28 |
| GB8500763D0 (en) | 1985-02-13 |
| DE3501902A1 (de) | 1985-08-01 |
| GB2153562A (en) | 1985-08-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5033048A (en) | Memory selftest method and apparatus same | |
| JP3773171B2 (ja) | Ｃａｍおよびｒａｍのアドレス並列処理のための装置および方法 | |
| US7814385B2 (en) | Self programmable shared bist for testing multiple memories | |
| FR2701120A1 (fr) | Appareil de test de mémoire. | |
| FR2588980A1 (fr) | Processeur de traitement de signal numerique comportant plusieurs multiplicateurs | |
| FR2602070A1 (fr) | Systeme et procede d'acces a une memoire d'ordinateur. | |
| EP0578540B1 (fr) | Procédé pour tester le fonctionnement d'un circuit intégré spécialisé, et circuit intégré spécialisé s'y rapportant | |
| FR2938358A1 (fr) | Interface de memoire securisee | |
| EP0334763B1 (fr) | Procédé de test de mémoire à programmation unique et mémoire correspondante | |
| FR2641641A1 (fr) | Dispositif de memoire non volatile a semiconducteurs comportant un circuit de generation de bit errone | |
| KR20080014005A (ko) | 고속 테스팅 및 교정을 허용하는 데이터 바이패스 경로를갖는 메모리 디바이스 및 방법 | |
| FR2632092A1 (fr) | Circuit de conditionnement d'ecriture d'antememoire retarde pour un systeme de microcalculateur a bus double comprenant une unite 80386 et une unite 82385 | |
| FR2558633A1 (fr) | Appareil d'emmagasinage de donnees | |
| FR3038188A1 (fr) | Systeme de verification de l’integrite d’une communication entre deux circuits | |
| FR2602601A1 (fr) | Systeme d'initialisation de memoires | |
| FR2675921A1 (fr) | Procede et dispositif de test d'une carte d'un systeme informatique. | |
| FR2884629A1 (fr) | Dispositif d'amelioration de la bande passante pour des circuits munis de controleurs memoires multiples | |
| EP0206844B1 (fr) | Mémoire morte programmable électriquement une seule fois | |
| EP0366757A1 (fr) | Procede et appareil d'autotest de memoire. | |
| EP0683455B1 (fr) | Circuit intégré comprenant des moyens pour arrêter l'exécution d'un programme d'instructions quand une combinaison de points d'arrêt est vérifiée | |
| FR2548382A1 (fr) | Dispositif de test de circuit numerique | |
| JPH04227549A (ja) | メモリチップ用のパリティテスト方法及び装置 | |
| EP0823088B1 (fr) | Procede et equipement de test automatique en parallele de composants electroniques | |
| FR2632094A1 (fr) | Appareil et methode pour acceder a des donnees emmagasinees dans une memoire de pages | |
| FR2598532A1 (fr) | Processeur de calcul de la transformee de fourier discrete comportant un dispositif de test en ligne |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| TP | Transmission of property | ||
| ST | Notification of lapse |