[go: up one dir, main page]

FR2687811A1 - Procede et appareil de commande de memoire flash. - Google Patents

Procede et appareil de commande de memoire flash. Download PDF

Info

Publication number
FR2687811A1
FR2687811A1 FR9301908A FR9301908A FR2687811A1 FR 2687811 A1 FR2687811 A1 FR 2687811A1 FR 9301908 A FR9301908 A FR 9301908A FR 9301908 A FR9301908 A FR 9301908A FR 2687811 A1 FR2687811 A1 FR 2687811A1
Authority
FR
France
Prior art keywords
sector
flash memory
data
erasure
block
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
FR9301908A
Other languages
English (en)
Other versions
FR2687811B1 (fr
Inventor
Itoh Hiroyuki
C O Fujitsu Limited
Matsui Noriyuki
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Publication of FR2687811A1 publication Critical patent/FR2687811A1/fr
Application granted granted Critical
Publication of FR2687811B1 publication Critical patent/FR2687811B1/fr
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
    • G06F11/1068—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices in sector programmable memories, e.g. flash disk
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023—Free address space management
    • G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
    • G06F12/0246—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory in block erasable memory, e.g. flash memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/061—Improving I/O performance
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/061—Improving I/O performance
    • G06F3/0613—Improving I/O performance in relation to throughput
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0638—Organizing or formatting or addressing of data
    • G06F3/064—Management of blocks
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0646—Horizontal data movement in storage systems, i.e. moving data in between storage devices or systems
    • G06F3/0652—Erasing, e.g. deleting, data cleaning, moving of data to a wastebasket
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/102—External programming circuits, e.g. EPROM programmers; In-circuit programming or reprogramming; EPROM emulators
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/102—External programming circuits, e.g. EPROM programmers; In-circuit programming or reprogramming; EPROM emulators
    • G11C16/105—Circuits or methods for updating contents of nonvolatile memory, especially with 'security' features to ensure reliable replacement, i.e. preventing that old data is lost before new data is reliably written
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023—Free address space management
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0662—Virtualisation aspects
    • G06F3/0664—Virtualisation aspects at device level, e.g. emulation of a storage device or system

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • Computer Security & Cryptography (AREA)
  • Quality & Reliability (AREA)
  • Read Only Memory (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)
  • Memory System (AREA)
  • Information Retrieval, Db Structures And Fs Structures Therefor (AREA)

Abstract

Le procédé de commande de mémoire flash selon l'invention comporte les opérations consistant à (a) diviser la région de mémorisation d'une mémoire flash en plusieurs secteurs, où chaque secteur comporte une partie adresse logique (10) destinée à mémoriser une adresse logique du secteur, une partie gestion d'effacement (11) destinée à emmagasiner des informations qui indiquent au moins si le secteur peut être effacé, et une partie données (12) destinée à emmagasiner des données, et (b) à faire accès à un secteur arbitraire de la mémoire flash en spécifiant l'adresse logique du secteur arbitraire. L'invention concerne également un appareil de commande de mémoire flash qui utilise ce procédé.

Description

La présente invention concerne de façon générale les procédés et les appareils de commande de mémoire flash et, plus particulièrement, un procédé de commande de mémoire flash qui autorise la mise à jour des données à grande vitese et un appareil de commande de mémoire flash qui utilise ce procédé de commande de mémoire flash.
Les appareils de traitement de données utilisent comme fichiers des disques tels que des disques magnétiques et des disquettes. Toutefois, ces disques sont relativement lourds en raison de leur structure mécanique et, en outre, ils ont une consommation électrique relativement forte.
C'est pourquoi, on peut concevoir d'utiliser comme unités de mémorisation en mémoire de masse, à la place des disques, des mémoires semiconductrices volatiles, par exemple des mémoires vives dynamiques (DRAM) et des mémoires vives statiques (SRAM). Toutefois, les mémoires semiconductrices volatiles demandent une source d'alimentation électrique de secours, comme une pile au lithium, et les DRAM et les SRAM ne font pas exception. C'est pourquoi on peut concevoir d'utiliser comme unité de mémorisation en mémoire de masse une mémoire flash qui a été récemment mise au point. La mémoire flash ne demande pas de source d'alimentation électrique de secours et est peu coûteuse si on la compare aux DRAM et aux SRAM.
Cette mémoire flash peu coûteuse est une mémoire non volatile, ou rémanente, et est en outre à réécriture électrique. Toutefois, avec la mémoire flash, les problèmes suivants se posent.
Tout d'abord, on ne peut pas écrire les données avant que les données préalablement emmagasinées n'aient été effacées. Toutefois, I'effacement des données ne peut pas se faire à raison d'un octet à la fois, par exemple. L'effacement des données doit se faire par blocs, ou bien il doit se faire par rapport à la puce de mémoire flash tout entière. Le bloc est une unité relativement grande et peut se monter à une valeur de plusieurs dizaines de kilo-octets à plusieurs centaines de kilo-octets.
En deuxième lieu, il est impossible de réécrire les données à une adresse arbitraire dans l'espace des adresses physiques, puisque, comme indiqué ci-dessus, l'effacement des données doit se faire par blocs. Par conséquent, lors de la réécriture des données, il est nécessaire de sauvegarder temporairement les données contenues dans les blocs en un certain emplacement avant d'effectuer l'effacement des données par blocs. Après cela, on écrit, à partir de l'emplacement de sauvegarde, les données qui ne doivent pas être effacées, puis on écrit les données nouvelles.
En troisième lieu, puisque la réécriture des données impose l'ennuyeux processus consistant à temporairement sauvegarder les données et à effectuer l'effacement des données par blocs comme ci-dessus indiqué, la vitesse d'écriture ou la vitesse d'effacement sont considérablement affaiblies par comparaison à la vitesse de lecture. De plus, puisque l'effacement des données s'effectue par blocs relativement grands, la réécriture des données demande un temps extrêmement long pour être menée à son terme. En résultat, dans le cas d'une banque de données qui traite une grande quantité de données, la réécriture de données est pratiquement impossible.
Par conséquent, la mémoire flash présente un grave problème en ce que la réécriture de données ne peut pas être effectuée par un moyen d'accès qui utilise une adresse de la même façon que la DRAM, la SRAM ou le disque dur. Pour cette raison, il est pratiquement impossible d'utiliser la mémoire flash à la place de la
DRAM, de la SRAM, du disque dur, ou autres. Toutefois, puisque la mémoire flash ne demande pas de source d'alimentation électrique de secours et est peu coûteuse, il existe une demande pour un moyen permettant de tirer parti des particularités avantageuses de la mémoire flash.
Un but général de l'invention est donc de produire un procédé et un appareil de commande de mémoire flash dans lesquels les problèmes ci-dessus décrits sont éliminés.
Un autre but, plus particulier, de l'invention est de produire un procédé de commande de mémoire flash comprenant les opérations suivantes : (a) diviser la région de mémorisation d'une mémoire flash en plusieurs secteurs, où chacun des secteurs comporte une partie adresse logique destinée à emmagasiner une adresse logique du secteur, une partie gestion d'effacement destinée à emmagasiner des informations indiquant au moins si le secteur peut être effacé, et une partie données destinée à emmagasiner des données, et (b) faire accès à un secteur arbitraire de la mémoire flash en spécifiant l'adresse logique du secteur arbitraire. Selon le procédé de commande de mémoire flash de l'invention, il est possible d'utiliser la mémoire flash peu coûteuse comme fichier ou comme unité de mémorisation en mémoire de masse, parce que les données peuvent être réécrites facilement et à grande vitesse grâce à une gestion de la région de mémorisation de la mémoire flash en plusieurs secteurs.
Un autre but de l'invention est de produire un appareil de commande de mémoire flash comprenant une mémoire flash qui possède une région de mémorisation divisée en plusieurs secteurs, lesquels comportent chacun une partie adresse logique destinée à emmagasiner une adresse logique du secteur, une partie gestion d'effacement destinée à emmagasiner des informations indiquant au moins si le secteur peut être effacé et une partie données destinée à emmagasiner des données, et un moyen de commande couplé à la mémoire flash pour faire accès à un secteur arbitraire de la mémoire par spécification de l'adresse logique du secteur arbitraire. Selon l'appareil de commande de mémoire flash de l'invention, il est possible d'utiliser la mémoire flash peu coûteuse comme fichier ou unité de mémorisation en mémoire de masse, parce que les données peuvent être réécrites facilement et à grande vitesse grâce à une gestion de la région de mémorisation de la mémoire flash en plusieurs secteurs.
La description suivante, conçue à titre d'illustration de l'invention, vise à donner une meilleur compréhension de ses caractéristiques et avantages ; elle s'appuie sur les dessins annexés, parmi lesquels:
- la figure 1 est un schéma permettant d'expliquer le principe de fonctionnement de l'invention;
- la figure 2 est un schéma fonctionnel d'ensemble montrant un mode de réalisation d'un appareil de commande de mémoire flash selon l'invention;
- la figure 3 est un schéma servant à expliquer l'état d'utilisation d'une mémoire flash du mode de réalisation représenté sur la figure 2;
- la figure 4 est un organigramme servant à expliquer un processus d'écriture du mode de réalisation; et
- la figure 5 est un organigramme servant à expliquer un processus de lecture du mode de réalisation.
On va tout d'abord décrire le principe de fonctionnement de l'invention, en se reportant à la figure 1.
Selon l'invention, une mémoire flash est gérée en plusieurs secteurs 00 à On. Les secteurs possèdent tous la même structure, et la figure 1 montre la structure du secteur 02 à titre d'exemple. Comme représenté, le secteur 02 comporte une partie adresse logique 10, une partie gestion d'effacement 11, une partie données 12, et une partie données de détection d'erreur 13.
Une adresse de secteur, qui est une adresse logique, est attribuée à chaque secteur, de sorte que l'accès aux données s'effectue à l'aide de l'adresse du secteur, et non d'une adresse physique. Si une instruction d'écriture est délivrée, des bits de gestion d'effacement contenus dans la partie gestion d'effacement 11 du secteur considéré sont positionnés de façon à indiquer que la partie données 12 de ce secteur a été invalidée. De plus, les données devant être nouvellement écrites sont écrites dans le secteur vide de la mémoire flash, et l'adresse logique de ce secteur est fixée à une adresse logique qui est identique à celle du secteur qui a été invalidé par le positionnement des bits de gestion d'effacement.
Dans une région de la mémoire flash où une donnée a déjà été écrite, on ne peut pas réécrire une donnée différentes en spécifiant l'adresse. Toutefois, la donnée peut être écrite dans une région vide où aucune donnée n'a été écrite, c'està-dire une région qui se trouve dans un état initial, par spécification de l'adresse.
L'invention utilise cette caractéristique de la mémoire flash de façon à obtenir des effets qui seraient identiques à ceux obtenus si les données étaient sensiblement écrites par secteurs. En d'autres termes, les effets procurés par l'invention sont équivalents à ceux qu'on obtiendrait si la réécriture des données avait été effectuée par secteurs.
Lorsque les données sont écrites, dans chaque secteur, la partie gestion d'effacement Il de celui-ci est repositionnée à l'état initial. Ensuite, une adresse logique est écrite dans la partie adresse logique 10 du secteur, et les données qui doivent être écrites à cette adresse logique sont écrites dans la partie données 12 du secteur. De plus, une donnée de détection d'erreur, par exemple un code de contrôle de redondance cyclique (SRC) est écrit dans la partie donnée de détection d'erreur 13 du secteur. Par exemple, la donnée de détection d'erreur autorise la correction de l'erreur dans 1 bit et la détection de l'erreur dans 2 bits.
Si la donnée du secteur 02 doit être réécrite, en relation avec la figure 1, et que des secteurs vides commencent à partir du secteur On-1, les bits de gestion d'effacement contenus dans la partie gestion d'effacement 11 du secteur 02 sont positionnés par écriture de données complémentaires à celles existant au moment de l'état initial. Ensuite, une adresse logique qui est identique à celle du secteur 02 est écrite dans la partie adresse logique 10 du secteur On-1, et la nouvelle donnée est écrite dans la partie donnée 12 du secteur On-1. De plus, la donnée correcte de détection et de correction d'erreur est écrite dans la partie donnée de détection d'erreur 13 du secteur On-1. Dans ce cas, la partie gestion d'effacement 11 du secteur 02, la partie adresse logique 10 du secteur On-l et la partie données 12 du secteur On-l sont toutes dans l'état initial avant que l'écriture ait lieu, de sorte que l'opération d'écriture se limite aux régions se trouvant dans l'état initial et peut être effectuée avec une vitesse élevée.
Lors de la lecture réelle des données dans la région d'adresse logique, les parties adresse logique 10 de chacun des secteurs sont successivement balayées.
Tout d'abord, la destination de l'accès est détectée à partir de la partie adresse logique 10 du secteur 02. Toutefois, puisque les bits de gestion d'effacement de la partie gestion d'effacement 11 du secteur 02 sont positionnés, il est reconnu que le secteur 02 a été effacé, et le balayage des parties adresse logique 10 des secteurs restants continue. L'adresse logique de la destination de l'accès est détectée à partir de la partie adresse logique 10 du secteur On- 1, et les données nécessaires sont obtenues dans la partie données 12 de ce secteur On-1.
Par conséquent, la réécriture des données peut être effectuée à grande vitesse à l'aide de la mémoire flash, sans qu'il soit nécessaire d'effacer réellement la mémoire flash, puis de réécnre ensuite les nouvelles données.
On va maintenant décrire un mode de réalisation d'un appareil de commande de mémoire flash selon l'invention, en se reportant aux figures 2 et 3.
La figure 2 représente une partie essentielle de ce mode de réalisation, et la figure 3 est un schéma servant à expliquer l'état d'utilisation de la mémoire flash selon ce mode de réalisation. Ce mode de réalisation de l'appareil emploie un mode de réalisation d'un procédé de commande de mémoire flash selon l'invention, comme décrit ci-après, plus particulièrement en relation avec les figures 4 et 5 qui seront décrites ultérieurement.
Sur la figure 2, on voit que l'appareil de commande de mémoire flash comporte de façon générale un microprocessus (MPU) 1, une mémoire flash 2, et une unité d'entrée-sortie (L(O) 3, qui sont connectés par l'intermédiaire d'un bus 5.
La MPU 1 commande l'accès relatif à la mémoire flash 2, et comporte une partie 4 de gestion de secteurs vides, qui gère les secteurs vides de la mémoire flash 2. La mémoire flash possède Ia structure représentée sur la figure 3 par exemple. L'unité d'entrée-sortie 3 reçoit en entrée les données qui doivent être emmagasinées dans la mémoire flash 2 et délivre en sortie les données nécessaires qui ont été lues dans la mémoire flash 2.
Comme on peut le voir dans la partie (A) de la figure 3, la mémoire flash 2 est constituée de blocs BO à Bm. Le bloc BO est constitué de secteurs 00 à
On, le bloc B1 est constitué de secteurs 10 à yin, ..., et le bloc Bm est constitué de secteurs mO à mn.
Chaque bloc correspond à l'unité minimale sur laquelle on peut procéder à Peffacement, c'est-à-dire où l'effacement peut être un effacement du type bloc. Chaque bloc peut correspondre à une puce de mémoire flash ou à une partie de la puce de mémoire flash. Par conséquent, les blocs BO à Bm représentés dans la partie (A) de la figure 3 peuvent correspondre à une ou plusieurs puces de mémoire flash, et la mémoire flash 2 représentée sur la figure 2 peut être constituée d'une ou plusieurs puces de mémoire flash.
Les secteurs formant chaque bloc respectif ont une taille arbitraire qui est choisie de façon appropriée. Comme décrit ci-dessus en relation avec la figure 1, chaque secteur comporte une partie adresse logique 10, une partie gestion d'effacement 11, une partie données 12, et une partie donnée de détection d'erreur 13. Lorsqu'on utilise la mémoire flash 2 comme fichier par exemple, les données qui doivent être emmagasinées dans le fichier sont écrites dans la partie données 12 du secteur.
Comme représenté dans la partie (B) de la figure 3, un drapeau de validation d'effacement qui indique que le secteur considéré a été effacé et est invalidé est écrit aux bits D7 et D6 de la partie gestion d'effacement 11 de ce secteur considéré. De plus, un drapeau secteur défectueux qui indique que le secteur considéré est défectueux est écrit aux bits D5 et D4 de la partie-gestion d'effacement 11 de ce secteur considéré. Dans ce mode de réalisation, le drapeau de validation d'effacement et le drapeau secteur défecteux sont écrits en groupes de données doubles afin d'améliorer la fiabilité de l'appareil de commande de mémoire flash, mais il est naturellement possible de prévoir plus de deux drapeaux de validation d'effacement et plus de deux drapeaux secteur défectueux. Les bits restants, soit D3 à DO, de la partie gestion d'effacement 11 sont des bits de réserve.
Comme on peut le voir sur la figure 3, si des données sont écrites jusqu'au secteur mO, la partie 4 de gestion des secteurs vides de la MPU 1 représentée sur la figure 2 gère des informations indiquant que les secteurs vides commencent à partir du secteur ml. Si une demande d'accès pour lecture est faite depuis l'unité d'entrée-sortie 3 à destination de la mémoire flash 2 via la MPU 1, par exemple, la MPU 1 balaye successivement les adresses logiques de chacun des secteurs compris à l'intérieur de l'ensemble mémoire flash à partir du secteur 00 de la partie (A) de la figure 3. Lorsque l'adresse logique d'un secteur dans lequel le drapeau de gestion d'effacement n'est pas positionné concorde avec l'adresse logique de la destination de l'accès, les données de ce secteur sont lues et transmises à l'unité d'entrée-sortie 3.
D'autre part, si une demande d'accès pour réécriture est faite depuis l'unité d'entrée-sortie 3 à destination de la mémoire flash 2, la MPU 1 détermine dans la mémoire flash 2 un secteur qui possède l'adresse logique de la destination d'accès et positionne le drapeau de validation d'effacement aux bits D7 et D6 de la partie gestion d'effacement 11 de ce secteur. La mémoire flash 2 peut mémoriser la donnée "0" ou "1" dans l'état initial. Ainsi, on positionne le drapeau de validation d'effacement aux bits D7 et D6 de la partie gestion d'effacement 11 en mettant en place des "1" si les bits D7 et D6 emmagasinent initialement des "0" et en mettant en place des "0" si les bits D7 et D6 emmagasinent initialement des "1".
Après cela, la MPU 1 retrouve dans la partie 4 de gestion des secteurs vides le secteur à partir duquel les secteurs vides commencent. Par exemple, la
MPU 1 détermine le secteur ml comme étant le secteur à partir duquel les secteurs vides commencent, et fait accès au drapeau secteur défectueux des bits D5 et D4 dans la partie gestion d'effacement 11 du secteur ml. Si le drapeau secteur défectueux n'est pas positionné dans la partie gestion d'effacement 11 du secteur ml, la MPU 1 écrit l'adresse logique de la destination d'accès dans la partie adresse logique 10, les nouvelles données à écrire dans la partie données 12, et la donnée de détection d'erreur dans la partie donnée de détection d'erreur 13 du secteur ml, et mémorise dans la partie 4 de gestion des secteurs vides des informations indiquant que le prochain secteur vide est le secteur m2.
Toutefois, si l'un des bits D5 et D4 du drapeau secteur défectueux est positionné dans la partie gestion d'effacement 11 du secteur ml, la MPU 1 effectuera l'opération d'écriture relativement au secteur m2 suivant, de la façon ci-dessus indiquée.
On va ensuite décrire de façon détaillée l'opération d'écriture selon ce mode de réalisation, en relation avec la figure 4. La figure 4 est un organigramme montrant l'opération d'écriture de la MPU 1 de la figure 2.
Comme on peut le voir sur la figure 4, l'étape S1 produit l'introduction d'une adresse logique d'entrée en provenance de l'unité d'entrée-sortie 3 de la figure 2, et l'étape S2 produit le balayage des secteurs de la mémoire flash 2 dans lesquels des données sont déjà écrites. A l'étape S3, il est déterminé si la mémoire flash 2 possède un secteur ayant la même adresse logique que l'adresse logique d'entrée. L'organigramme passe à l'étape S4 en cas de réponse positive à l'étape S3, mais avance à l'étape S6 en cas de réponse négative à l'étape S3.
A l'étape S4, il est déterminé si le secteur possédant la même adresse logique que l'adresse logique d'entrée possède une partie gestion d'effacement il dans laquelle le drapeau de validation d'effacement est positionné. L'organigramme revient à l'étape S2 en cas de réponse positive à l'étape S4. Inversement, si la réponse est négative à l'étape S4, alors, à l'étape S5, le drapeau de validation d'effacement de la partie gestion d'effacement 11 de ce secteur est positionné, et, à l'étape S6, la donnée qui doit être écrite est introduite depuis l'unité d'entrée-sortie 3. Ensuite, à l'étape S7, est effectuée la recherche de la région de la mémoire flash 2 dans laquelle la donnée doit être écrite.
Dans ce cas, la mémoire flash 2 possède une capacité de mémorisation totale atteignant m-1 blocs même si m blocs sont prévus, et un bloc est utilisé comme bloc de travail. Comme décrit ci-dessus, chaque bloc peut correspondre à une ou plusieurs puces de mémoire flash. Ainsi, parmi les m blocs de la mémoire flash 2, seuls m-1 blocs sont utilisés au titre de la région de mémorisation effective de la mémoire flash 2.
A l'étape S8, il est déterminé si la mémoire flash 2 comporte ou non une région vide mise à part le bloc de travail ci-dessus indiqué. L'organigramme passe à l'étape S9 en cas de réponse négative à l'étape S8, et passe à l'étape S12 en cas de réponse positive.
A l'étape S9, est recherché le bloc possédant le plus grand nombre possible de drapeaux de validation d'effacement positionnés, dans les secteurs des blocs. Ensuite, à l'étape S10, est effectuée la sauvegarde, dans le bloc de travail, de ceux des secteurs formant le bloc trouvé à l'étape S9 dans lesquels le drapeau de validation d'effacement n'est pas positionné, par copie du contenu des secteurs dans le bloc de travail. Après cela, à l'étape S11, le bloc trouvé à l'étape S9 est effacé et est alors considéré comme le nouveau bloc de travail.
L'étape S12 vise à confirmer que le drapeau secteur défectueux du secteur qui est placé au début de la région vide n'est pas positionné et passe au secteur suivant si le drapeau secteur défectueux est positionné. A l'étape S13, l'adresse, les données et la donnée de détection d'erreur sont écrites dans la région vide.
A l'étape S14, il est déterminé si l'opération d'écriture a été ou non réussie. L'organigramme prend fin en cas de réponse positive à l'étape S14. Inversement, en cas de réponse négative, il est procédé, à l'étape S15, au positionnement du drapeau secteur défectueux pour le secteur par rapport auquel l'opération d'écriture n'a pas réussi, puis l'organigramme revient à l'étape S8.
Une fois que l'opération d'écriture relative à la région de mémorisation, c'est-à-dire aux m-1 blocs, a pris fin, il est possible de réaliser un ajustement des données à l'aide du bloc de travail. Par exemple, le bloc (ou puce de mémoire flash) qui possède la plus grande région effaçable est déterminé parmi les blocs (ou la puce ou bien les puces de mémoire flash) dans lesquels des données ont déjà été écrites. Dans le bloc qui possède la plus grande région effaçable, la région qui ne doit pas être effacée est sauvegardée dans le bloc de travail par copie de son contenu, et la donnée devant être écrite ensuite est écrite après ce contenu. En outre, le bloc ci-dessus possédant la plus grande région effaçable est effacé après que le contenu à sauvegarder a été copié dans le bloc de travail, et le bloc effacé est préparé pour être utilisé comme nouveau- bloc de travail pendant l'ajustement de données suivant.
On va maintenant décrire de façon détaillée l'opération de lecture selon ce mode de réalisation. La figure 5 est un organigramme montrant l'opération de lecture de la MPU 1 représentée sur la figure 2.
Comme on peut le voir sur la figure 5, l'étape S21 produit l'introduction d'une adresse logique d'entrée en provenance de l'unité d'entrée-sortie 3 de la figure 2, et l'étape S22 effectue le balayage des secteurs de la mémoire flash 2 dans lesquels des données sont déjà écrites. A l'étape S23, il est déterminé si la mémoire flash 2 possède un secteur ayant la même adresse logique que l'adresse logique d'entrée. L'organigramme passe à l'étape S25 en cas de réponse positive à l'étape
S23, mais va à l'étape S24 en cas de réponse négative à l'étape S23. A l'étape S24, une erreur de lecture est indiquée à l'unité d'entrée-sortie 3 via la MPU 1.
A l'étape S25, il est décidé si le secteur ayant la même adresse logique que l'adresse logique d'entrée possède une partie gestion d'effacement 11 dans laquelle le drapeau de validation de validation d'effacement est positionné. L'organigramme revient à l'étape 822 en cas de réponse positive à l'étape S25. Inversement, en cas de réponse négative à l'étape S25, alors, à l'étape S26, sont lues les données du secteur ayant la même adresse logique que l'adresse logique d'entrée, et, à l'étape S27, les données lues sont transmises à l'unité d'entrée-sortie 3.
A l'étape S28, est produite une donnée de détection d'erreur qui est associée à la donnée lue et indique l'erreur qui s'y trouve. A l'étape S29, la donnée de détection d'erreur qui est produite à l'étape S28 est comparée avec la donnée de détection d'erreur venant de la partie donnée de détection d'erreur 13 du secteur. A l'étape S30, i1 est déterminé si les deux données de détection d'erreur comparées concordent ou non. L'organigramme arrive à sa fin en cas de réponse positive à l'étape S30, mais passe à l'étape S31 en cas de réponse négative. A l'étape S31, une erreur de lecture est indiquée à l'unité d'entrée-sortie 3 via la MPU 1.
De plus, à l'étape S32, il est déterminé si le drapeau secteur défectueux contenu dans la partie de gestion d'effacement 11 du secteur est ou non positionné.
L'organigramme arrive à sa fin en cas de réponse positive à l'étape S32. Inverse ment, en cas de réponse négative, alors, à l'étape S33, le drapeau secteur défectueux de ls partie gestion d'effacement du secteur est positionné, puis l'organigramme prend fin.
Bien entendu, l'homme de l'art sera en mesure d'imaginer, à partir du procédé et de l'appareil dont la description vient d'être donnée à titre simplement illustratif et nullement limitatif, diverses variantes et modifications ne sortant pas du cadre de l'invention.

Claims (22)

REVENDICATIONS
1. Procédé de commande de mémoire flash, caractérisé en ce que sont prévues les opérations suivantes:
(a) diviser une région de mémorisation d'une mémoire flash (2) en plusieurs secteurs, contenant chacun une partie adresse logique (10) destinée à emmagasiner une adresse logique du secteur, une partie gestion d'effacement (11) destinée à emmagasiner des informations indiquant au moins si le secteur peut être effacé, et une partie données (12) destinée à emmagasiner des données ; et
(b) faire accès à un secteur arbitraire de la mémoire flash (2) en spécifiant l'adresse logique du secteur arbitraire.
2. Procédé selon la revendication 1, caractérisé en ce que la région de mémorisation de la mémoire flash (2) est une région effaçable du type par blocs, où chaque bloc est l'unité minimale pour laquelle l'effacement de la mémoire flash peut être fait, et ladite opération (a) divise la région de mémorisation de façon que chaque bloc soit constitué par plusieurs secteurs.
3. Procédé selon la revendication 2, caractérisé en ce que la mémoire flash (2) est constituée d'une ou plusieurs puces de mémoire flash.
4. Procédé selon la. revendication 2, caractérisé en ce que la région de mémorisation totale de la mémoire flash (2) se monte à m blocs, et m-1 blocs sont utilisés au titre de région de mémorisation effective, tandis que le bloc restant est utilisé comme bloc de travail.
5. Procédé selon la revendication 4, caractérisé en ce que l'opération suivante est en outre prévue:
(c) ajuster à l'aide du bloc de travail les données qui ont été écrites dans la mémoire flash (2) après qu'une opération d'écriture relative à tous les m-1 blocs a été menée à son terme.
6. Procédé selon la revendication 1, caractérisé en ce que l'opération (a) divise la région de mémorisation de façon que chaque secteur comporte en outre une partie donnée de détection d'erreur (13) destinée à emmagasiner des informations qui sont utilisées pour détecter et corriger une erreur dans les donnée emmagasinées dans la partie données (12).
7. Procédé selon la revendication 1, caractérisé en ce que l'opération (a) divise la région de mémorisation de façon que la partie gestion d'effacement (11) de chaque secteur comporte un drapeau de validation d'effacement qui possède un état initial si la partie données (12) de ce même secteur est en cours de validité et possède un état autre que l'état initial si la partie données de ce secteur a été invalidée.
8. Procédé selon la revendication 7, caractérisé en ce que la partie gestion d'effacement (11) de chaque secteur comporte plusieurs drapeaux de validation d'effacement.
9. Procédé selon la revendication 1, caractérisé en ce que l'opération (a) divise la région de mémorisation de façon que la partie gestion d'effacement (11) de chaque secteur comporte un drapeau secteur défectueux qui indique si le secteur est ou non défectueux.
10. Procédé selon la revendication 9, caractérisé en ce que la partie gestion d'effacement (11) de chaque secteur comporte plusieurs drapeaux secteur défectueux.
11. Procédé selon la revendication 1, caractérisé en ce que l'opération suivante est en outre prévue:
(c) gérer les secteurs vides de la mémoire flash (2) sur la base des informations emmagasinées dans la partie gestion d'effacement (11) de chaque secteur.
12. Appareil de commande de mémoire flash, caractérisé en ce que sont prévus:
une mémoire flash (2) possédant une région de mémorisation qui est divisée en plusieurs secteurs comportant chacun une partie adresse logique (10) destinée à emmagasiner une adresse logique du secteur, une partie gestion d'effacement (11) servant à emmagasiner des informations qui indiquent au moins si le secteur peut être effacé, et une partie données (12) destinée à emmagasiner des données ; et
un moyen de commande (1) couplé à ladite mémoire flash afin de faire accès à un secteur arbitraire de ladite mémoire (2) par spécification de l'adresse logique du secteur arbitraire.
13. Appareil selon la revendication 12, caractérisé en ce que la région de mémorisation de ladite mémoire flash (2) est une région effaçable du type par blocs, chaque bloc est l'unité minimale pour laquelle un effacement de la mémoire flash (2) peut avoir lieu, et chaque bloc est constitué de plusieurs secteurs.
14. Appareil selon la revendication 13, caractérisé en ce que ladite mémoire flash (2) est constituée d'une ou plusieurs puces de mémoire flash.
15. Appareil selon la revendication 13, caractérisé en ce que la région de mémorisation totale de ladite mémoire flash (2) se monte à m blocs, et m-1 blocs sont utilisés au titre de région de mémorisation effective, tandis que le bloc restant forme un bloc de travail.
16. Appareil selon la revendication 15, caractérisé en ce que ledit moyen de commande (1) comporte un moyen servant à ajuster à l'aide du bloc de travail les données qui ont été écrites dans ladite mémoire flash (2) après qu'une opération d'écriture relative à tous les m-1 blocs a été menée à son terme.
17. Appareil selon la revendication 12, caractérisé en ce que chaque secteur comporte en outre une partie donnée de détection d'erreur (13) destinée à emmagasiner des informations qui sont utilisées pour détecter et corriger une erreur dans les données emmagasinées dans la partie données (12).
18. Appareil selon la revendication 12, caractérisé en ce que la partie gestion d'effacement (11) de chaque secteur comporte un drapeau de validation d'effacement qui possède un état initial si la partie données de ce même secteur est en cours de validité et possède un état autre que l'état initial si la partie données de ce secteur est invalidée.
19. Appareil selon la revendication 18, caractérisé en ce que la partie gestion d'effacement (11) de chaque secteur comporte plusieurs drapeaux de validation d'effacement.
20. Appareil selon la revendication 12, caractérisé en ce que la partie gestion d'effacement (11) de chaque secteur comporte un drapeau secteur défectueux qui indique si le secteur est ou non défectueux.
21. Appareil selon la revendication 20, caractérisé en ce que la partie gestion d'effacement (11) de chaque secteur comporte plusieurs drapeaux secteur défectueux.
22. Appareil selon la revendication 12, caractérisé en ce que ledit moyen de commande (1) comporte un moyen (4) servant à gérer les secteurs vides de ladite mémoire flash (2) sur la base des informations emmagasinées dans la partie gestion d'effacement (11) de chaque secteur.
FR9301908A 1992-02-20 1993-02-19 Procede et appareil de commande de memoire flash. Expired - Fee Related FR2687811B1 (fr)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4033398A JPH05233426A (ja) 1992-02-20 1992-02-20 フラッシュ・メモリ使用方法

Publications (2)

Publication Number Publication Date
FR2687811A1 true FR2687811A1 (fr) 1993-08-27
FR2687811B1 FR2687811B1 (fr) 1995-11-17

Family

ID=12385496

Family Applications (1)

Application Number Title Priority Date Filing Date
FR9301908A Expired - Fee Related FR2687811B1 (fr) 1992-02-20 1993-02-19 Procede et appareil de commande de memoire flash.

Country Status (3)

Country Link
US (2) US5966720A (fr)
JP (1) JPH05233426A (fr)
FR (1) FR2687811B1 (fr)

Cited By (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1995004991A1 (fr) * 1993-08-10 1995-02-16 Novatel Communications Ltd. Procede et appareil de stockage de donnees dans une memoire remanente
EP0722585A1 (fr) * 1993-10-04 1996-07-24 Lexar Microsystems, Inc. Memoire flash a effacement et ecrasement reduits
WO1996025743A1 (fr) * 1995-02-16 1996-08-22 Gemplus Procede de mise a jour securisee de memoire eeprom
EP0838826A1 (fr) * 1996-10-25 1998-04-29 STMicroelectronics S.A. Mémoire non volatile multiniveau modifiable électriquement comportant des moyens de rafraíchissement internes
US5838614A (en) * 1995-07-31 1998-11-17 Lexar Microsystems, Inc. Identification and verification of a sector within a block of mass storage flash memory
EP0907128A1 (fr) * 1997-09-30 1999-04-07 Sony Corporation Disositif de mémoire, et procédé et système de traitement de données
US5907856A (en) * 1995-07-31 1999-05-25 Lexar Media, Inc. Moving sectors within a block of information in a flash memory mass storage architecture
US5930815A (en) * 1995-07-31 1999-07-27 Lexar Media, Inc. Moving sequential sectors within a block of information in a flash memory mass storage architecture
US6034897A (en) * 1999-04-01 2000-03-07 Lexar Media, Inc. Space management for managing high capacity nonvolatile memory
US6076137A (en) * 1997-12-11 2000-06-13 Lexar Media, Inc. Method and apparatus for storing location identification information within non-volatile memory devices
US6115785A (en) * 1995-07-31 2000-09-05 Lexar Media, Inc. Direct logical block addressing flash memory mass storage architecture
US6122195A (en) * 1997-03-31 2000-09-19 Lexar Media, Inc. Method and apparatus for decreasing block write operation times performed on nonvolatile memory
US6125435A (en) * 1995-09-13 2000-09-26 Lexar Media, Inc. Alignment of cluster address to block addresses within a semiconductor non-volatile mass storage memory
US6141249A (en) * 1999-04-01 2000-10-31 Lexar Media, Inc. Organization of blocks within a nonvolatile memory unit to effectively decrease sector write operation time
US6172906B1 (en) 1995-07-31 2001-01-09 Lexar Media, Inc. Increasing the memory performance of flash memory devices by writing sectors simultaneously to multiple flash memory devices
FR2799046A1 (fr) * 1999-09-24 2001-03-30 Aton Systemes Sa Procede pour l'ecriture aleatoire de secteurs d'une taille inferieure a celle d'un bloc d'effacement dans une memoire effacable par bloc pour laquelle toute ecriture d'une donnee necessite l'effacement du bloc qui contient ladite donnee
US6262918B1 (en) 1999-04-01 2001-07-17 Lexar Media, Inc. Space management for managing high capacity nonvolatile memory
FR2810152A1 (fr) * 2000-06-13 2001-12-14 St Microelectronics Sa Memoire eeprom securisee comprenant un circuit de correction d'erreur
FR2818426A1 (fr) * 2000-12-18 2002-06-21 Schlumberger Systems & Service Dispositif et procede de securisation de zones de donnees dans une carte a puce
US6567307B1 (en) 2000-07-21 2003-05-20 Lexar Media, Inc. Block management for mass storage
US6813678B1 (en) 1998-01-22 2004-11-02 Lexar Media, Inc. Flash memory system
US6898662B2 (en) 2001-09-28 2005-05-24 Lexar Media, Inc. Memory system sectors
CN101807262B (zh) * 1997-02-28 2014-10-29 索尼公司 数据处理装置和方法

Families Citing this family (96)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7190617B1 (en) * 1989-04-13 2007-03-13 Sandisk Corporation Flash EEprom system
JP3485938B2 (ja) * 1992-03-31 2004-01-13 株式会社東芝 不揮発性半導体メモリ装置
JP2938732B2 (ja) * 1993-11-10 1999-08-25 松下電送システム株式会社 メモリ管理装置とこれを用いたファクシミリ装置
JPH07153284A (ja) * 1993-11-29 1995-06-16 Nec Corp 不揮発性半導体記憶装置及びその制御方法
JPH07200428A (ja) * 1993-12-28 1995-08-04 Canon Inc 通信装置
US6750908B1 (en) 1994-02-03 2004-06-15 Canon Kabushiki Kaisha Image processing apparatus using recording medium which needs data erasing processing before recording of data
DE69526749D1 (de) * 1994-02-23 2002-06-27 Canon Kk Datenverarbeitungsgerät mit Aufzeichnungsmedium, bei dem Daten gelöscht werden müssen, bevor Daten aufgezeichtnet werden
US8171203B2 (en) 1995-07-31 2012-05-01 Micron Technology, Inc. Faster write operations to nonvolatile memory using FSInfo sector manipulation
US6978342B1 (en) 1995-07-31 2005-12-20 Lexar Media, Inc. Moving sectors within a block of information in a flash memory mass storage architecture
US6728851B1 (en) 1995-07-31 2004-04-27 Lexar Media, Inc. Increasing the memory performance of flash memory devices by writing sectors simultaneously to multiple flash memory devices
US5933847A (en) * 1995-09-28 1999-08-03 Canon Kabushiki Kaisha Selecting erase method based on type of power supply for flash EEPROM
JPH10124381A (ja) * 1996-10-21 1998-05-15 Mitsubishi Electric Corp 半導体記憶装置
JP3788205B2 (ja) * 1997-09-30 2006-06-21 ソニー株式会社 記憶装置、データ処理システム、データの書き込み及び読み出し方法並びにデータ処理装置
CN1249585C (zh) * 1997-12-16 2006-04-05 Tdk株式会社 闪速存储器系统
CN1249586C (zh) * 1997-12-22 2006-04-05 Tdk株式会社 闪速存储器系统
DE19980546B4 (de) 1998-03-02 2011-01-27 Lexar Media, Inc., Fremont Flash-Speicherkarte mit erweiterter Betriebsmodus-Erkennung und benutzerfreundlichem Schnittstellensystem
KR100319598B1 (ko) * 1998-03-18 2002-04-06 김영환 플래시메모리어레이액세스방법및장치
US6901457B1 (en) 1998-11-04 2005-05-31 Sandisk Corporation Multiple mode communications system
US7102671B1 (en) 2000-02-08 2006-09-05 Lexar Media, Inc. Enhanced compact flash memory card
US6426893B1 (en) 2000-02-17 2002-07-30 Sandisk Corporation Flash eeprom system with simultaneous multiple data sector programming and storage of physical block characteristics in other designated blocks
EP1139210B1 (fr) * 2000-03-28 2004-03-17 STMicroelectronics S.r.l. Procédé de partitionnement logique d'une matrice de mémoire non-volatile
US7167944B1 (en) 2000-07-21 2007-01-23 Lexar Media, Inc. Block management for mass storage
US7155559B1 (en) * 2000-08-25 2006-12-26 Lexar Media, Inc. Flash memory architecture with separate storage of overhead and user data
JP3726663B2 (ja) * 2000-09-07 2005-12-14 日産自動車株式会社 電子制御装置の制御データ記憶装置
US6772274B1 (en) 2000-09-13 2004-08-03 Lexar Media, Inc. Flash memory system and method implementing LBA to PBA correlation within flash memory array
JP3573706B2 (ja) * 2000-11-15 2004-10-06 富士通株式会社 記憶装置の書き込み／消去方法
US6763424B2 (en) * 2001-01-19 2004-07-13 Sandisk Corporation Partial block data programming and reading operations in a non-volatile memory
JP3692313B2 (ja) * 2001-06-28 2005-09-07 松下電器産業株式会社 不揮発性メモリの制御方法
KR100877030B1 (ko) * 2001-07-25 2009-01-07 소니 가부시끼 가이샤 불휘발성 메모리 및 불휘발성 메모리의 데이터 재기록 방법
US6948026B2 (en) 2001-08-24 2005-09-20 Micron Technology, Inc. Erase block management
GB0123421D0 (en) 2001-09-28 2001-11-21 Memquest Ltd Power management system
GB0123419D0 (en) 2001-09-28 2001-11-21 Memquest Ltd Data handling system
GB0123417D0 (en) 2001-09-28 2001-11-21 Memquest Ltd Improved data processing
GB0123415D0 (en) 2001-09-28 2001-11-21 Memquest Ltd Method of writing data to non-volatile memory
GB0123410D0 (en) 2001-09-28 2001-11-21 Memquest Ltd Memory system for data storage and retrieval
GB0123416D0 (en) 2001-09-28 2001-11-21 Memquest Ltd Non-volatile memory control
US6950918B1 (en) 2002-01-18 2005-09-27 Lexar Media, Inc. File management of one-time-programmable nonvolatile memory devices
US6957295B1 (en) 2002-01-18 2005-10-18 Lexar Media, Inc. File management of one-time-programmable nonvolatile memory devices
US7231643B1 (en) 2002-02-22 2007-06-12 Lexar Media, Inc. Image rescue system including direct communication between an application program and a device driver
US6901499B2 (en) 2002-02-27 2005-05-31 Microsoft Corp. System and method for tracking data stored in a flash memory device
US7085879B2 (en) * 2002-02-27 2006-08-01 Microsoft Corporation Dynamic data structures for tracking data stored in a flash memory device
US7533214B2 (en) * 2002-02-27 2009-05-12 Microsoft Corporation Open architecture flash driver
FR2838536B1 (fr) * 2002-04-16 2005-06-24 A S K Procede de modification des donnees d'une carte a memoire lors d'une transaction
US7035949B2 (en) * 2002-07-29 2006-04-25 M-System Flash Dist Pioneers Ltd. Multipurpose processor, system and method
US7082512B2 (en) * 2002-11-21 2006-07-25 Microsoft Corporation Dynamic data structures for tracking file system free space in a flash memory device
FR2848702B1 (fr) * 2002-12-12 2005-03-18 A S K Procede securise de modification de donnees enregistrees dans une carte a memoire
JP2003242788A (ja) * 2003-02-10 2003-08-29 Toshiba Corp 不揮発性半導体メモリ装置及びその制御方法
GB2400927A (en) * 2003-04-22 2004-10-27 Hewlett Packard Development Co Method of managing memory by checking that none of the sectors in a block is needed before erasing the block.
US6973519B1 (en) 2003-06-03 2005-12-06 Lexar Media, Inc. Card identification compatibility
ITMI20031126A1 (it) * 2003-06-05 2004-12-06 St Microelectronics Srl Dispositivo di memoria di massa basato su una memoria
US20040268082A1 (en) * 2003-06-27 2004-12-30 Michael Yatziv Method and system for parcel-based data mapping
GB2405231B (en) * 2003-08-20 2006-05-24 Agilent Technologies Inc Master slave arrangement
JP2007515024A (ja) 2003-12-17 2007-06-07 レクサー メディア， インコーポレイテッド 盗難を避けるための電子装置の販売場所におけるアクティブ化
US8504798B2 (en) 2003-12-30 2013-08-06 Sandisk Technologies Inc. Management of non-volatile memory systems having large erase blocks
US7631138B2 (en) * 2003-12-30 2009-12-08 Sandisk Corporation Adaptive mode switching of flash memory address mapping based on host usage characteristics
JP2008524759A (ja) * 2004-01-15 2008-07-10 サンディスク アイエル リミテッド ブックマーク付き着脱式メディア
US7725628B1 (en) 2004-04-20 2010-05-25 Lexar Media, Inc. Direct secondary device interface by a host
US7370166B1 (en) 2004-04-30 2008-05-06 Lexar Media, Inc. Secure portable storage device
JP4066979B2 (ja) * 2004-06-03 2008-03-26 セイコーエプソン株式会社 発光素子駆動回路、通信装置、及び発光素子駆動方法
US7464306B1 (en) 2004-08-27 2008-12-09 Lexar Media, Inc. Status of overall health of nonvolatile memory
US7594063B1 (en) 2004-08-27 2009-09-22 Lexar Media, Inc. Storage capacity status
US9104315B2 (en) 2005-02-04 2015-08-11 Sandisk Technologies Inc. Systems and methods for a mass data storage system having a file-based interface to a host and a non-file-based interface to secondary storage
US20060184719A1 (en) * 2005-02-16 2006-08-17 Sinclair Alan W Direct data file storage implementation techniques in flash memories
US20060184718A1 (en) 2005-02-16 2006-08-17 Sinclair Alan W Direct file data programming and deletion in flash memories
US7877539B2 (en) * 2005-02-16 2011-01-25 Sandisk Corporation Direct data file storage in flash memories
WO2006106583A1 (fr) * 2005-03-31 2006-10-12 Fujitsu Limited Circuit de lecture de donnees de cellule memoire, circuit memoire, et procede de lecture de donnees de cellule memoire
US7409489B2 (en) 2005-08-03 2008-08-05 Sandisk Corporation Scheduling of reclaim operations in non-volatile memory
US7627733B2 (en) 2005-08-03 2009-12-01 Sandisk Corporation Method and system for dual mode access for storage devices
US7669003B2 (en) 2005-08-03 2010-02-23 Sandisk Corporation Reprogrammable non-volatile memory systems with indexing of directly stored data files
US7552271B2 (en) 2005-08-03 2009-06-23 Sandisk Corporation Nonvolatile memory with block management
US7480766B2 (en) * 2005-08-03 2009-01-20 Sandisk Corporation Interfacing systems operating through a logical address space and on a direct data file basis
US7949845B2 (en) 2005-08-03 2011-05-24 Sandisk Corporation Indexing of file data in reprogrammable non-volatile memories that directly store data files
US7558906B2 (en) 2005-08-03 2009-07-07 Sandisk Corporation Methods of managing blocks in nonvolatile memory
US8855714B2 (en) 2005-09-14 2014-10-07 Sandisk Il Ltd. Removable media player for mobile phones
CN1937077B (zh) * 2005-09-22 2011-03-23 康佳集团股份有限公司 闪存介质中的数据多状态管理方法
US7529905B2 (en) * 2005-10-13 2009-05-05 Sandisk Corporation Method of storing transformed units of data in a memory system having fixed sized storage blocks
EP1775731B1 (fr) * 2005-10-13 2009-12-02 STMicroelectronics S.r.l. Dispositif de mémoire non volatile
US7814262B2 (en) * 2005-10-13 2010-10-12 Sandisk Corporation Memory system storing transformed units of data in fixed sized storage blocks
US7624239B2 (en) * 2005-11-14 2009-11-24 Sandisk Corporation Methods for the management of erase operations in non-volatile memories
US7783845B2 (en) * 2005-11-14 2010-08-24 Sandisk Corporation Structures for the management of erase operations in non-volatile memories
JP2007164391A (ja) * 2005-12-13 2007-06-28 Sony Corp メモリカードおよびその制御方法
US7877540B2 (en) * 2005-12-13 2011-01-25 Sandisk Corporation Logically-addressed file storage methods
US7747837B2 (en) 2005-12-21 2010-06-29 Sandisk Corporation Method and system for accessing non-volatile storage devices
US7793068B2 (en) 2005-12-21 2010-09-07 Sandisk Corporation Dual mode access for non-volatile storage devices
US7769978B2 (en) 2005-12-21 2010-08-03 Sandisk Corporation Method and system for accessing non-volatile storage devices
JP4842719B2 (ja) 2006-06-28 2011-12-21 株式会社日立製作所 ストレージシステム及びそのデータ保護方法
US7515500B2 (en) * 2006-12-20 2009-04-07 Nokia Corporation Memory device performance enhancement through pre-erase mechanism
US20080219319A1 (en) * 2007-01-05 2008-09-11 Jay Buckalew Biological parameter monitoring system and method therefor
TW200937438A (en) * 2008-02-20 2009-09-01 Inventec Corp A memory writing interference test system and method thereof
JP2010170599A (ja) * 2009-01-21 2010-08-05 Renesas Electronics Corp 不揮発性メモリ及びその制御方法
CN102511040B (zh) * 2011-12-02 2014-03-12 华为技术有限公司 一种Nand Flash页的检测方法和装置
US9733907B2 (en) 2012-10-30 2017-08-15 Oracle International Corporation System and method for testing compiler implementation using dynamic combinatorial test generation
US8812744B1 (en) 2013-03-14 2014-08-19 Microsoft Corporation Assigning priorities to data for hybrid drives
US9478271B2 (en) * 2013-03-14 2016-10-25 Seagate Technology Llc Nonvolatile memory data recovery after power failure
US9626126B2 (en) 2013-04-24 2017-04-18 Microsoft Technology Licensing, Llc Power saving mode hybrid drive access management
US9946495B2 (en) 2013-04-25 2018-04-17 Microsoft Technology Licensing, Llc Dirty data management for hybrid drives

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0392895A2 (fr) * 1989-04-13 1990-10-17 Sundisk Corporation Système EEprom avec effacement en bloc
EP0522780A2 (fr) * 1991-07-12 1993-01-13 International Business Machines Corporation Procédé de commande pour un dispositif mémoire d'ordinateur
EP0544252A2 (fr) * 1991-11-28 1993-06-02 Fujitsu Limited Système de gestion de données pour mémoire à semi-conducteurs à programmation limitée et carte de mémoire I.C. ayant ce système de gestion de données

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3685020A (en) * 1970-05-25 1972-08-15 Cogar Corp Compound and multilevel memories
JPS5969826A (ja) * 1982-10-15 1984-04-20 Hitachi Ltd バツフア制御方式
JPS6220141A (ja) * 1985-07-18 1987-01-28 Matsushita Electric Ind Co Ltd 光情報記録媒体
US4758982A (en) * 1986-01-08 1988-07-19 Advanced Micro Devices, Inc. Quasi content addressable memory
JPS63197058A (ja) * 1987-02-12 1988-08-15 Matsushita Commun Ind Co Ltd 追記型光デイスク装置
JPH01298600A (ja) * 1988-05-26 1989-12-01 Toshiba Corp 半導体記憶装置
US5172338B1 (en) * 1989-04-13 1997-07-08 Sandisk Corp Multi-state eeprom read and write circuits and techniques
JP2776558B2 (ja) * 1989-05-10 1998-07-16 北海道日本電気ソフトウェア株式会社 ディスク装置の不良セクタ代替方法．
US5072422A (en) * 1989-05-15 1991-12-10 E-Systems, Inc. Content-addressed memory system with word cells having select and match bits
JPH0317831A (ja) * 1989-06-15 1991-01-25 Nec Corp 光ディスク制御装置
US5463751A (en) * 1989-11-22 1995-10-31 Matsushita Electric Industrial Co., Ltd. Memory device having address translator and comparator for comparing memory cell array outputs
US5303198A (en) * 1990-09-28 1994-04-12 Fuji Photo Film Co., Ltd. Method of recording data in memory card having EEPROM and memory card system using the same
GB2251323B (en) * 1990-12-31 1994-10-12 Intel Corp Disk emulation for a non-volatile semiconductor memory
US5152338A (en) * 1991-10-15 1992-10-06 Eastman Kodak Company Heat exchanger and method of making same
US5437020A (en) * 1992-10-03 1995-07-25 Intel Corporation Method and circuitry for detecting lost sectors of data in a solid state memory disk
US5479633A (en) * 1992-10-30 1995-12-26 Intel Corporation Method of controlling clean-up of a solid state memory disk storing floating sector data
US5341330A (en) * 1992-10-30 1994-08-23 Intel Corporation Method for writing to a flash memory array during erase suspend intervals
US5485595A (en) * 1993-03-26 1996-01-16 Cirrus Logic, Inc. Flash memory mass storage architecture incorporating wear leveling technique without using cam cells
US5479638A (en) * 1993-03-26 1995-12-26 Cirrus Logic, Inc. Flash memory mass storage architecture incorporation wear leveling technique
US5353256A (en) * 1993-06-30 1994-10-04 Intel Corporation Block specific status information in a memory device

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0392895A2 (fr) * 1989-04-13 1990-10-17 Sundisk Corporation Système EEprom avec effacement en bloc
EP0522780A2 (fr) * 1991-07-12 1993-01-13 International Business Machines Corporation Procédé de commande pour un dispositif mémoire d'ordinateur
EP0544252A2 (fr) * 1991-11-28 1993-06-02 Fujitsu Limited Système de gestion de données pour mémoire à semi-conducteurs à programmation limitée et carte de mémoire I.C. ayant ce système de gestion de données

Cited By (41)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1995004991A1 (fr) * 1993-08-10 1995-02-16 Novatel Communications Ltd. Procede et appareil de stockage de donnees dans une memoire remanente
US5471518A (en) * 1993-08-10 1995-11-28 Novatel Communications Ltd. Method and apparatus for non-volatile data storage in radio telephones and the like
EP0722585A1 (fr) * 1993-10-04 1996-07-24 Lexar Microsystems, Inc. Memoire flash a effacement et ecrasement reduits
EP0722585A4 (fr) * 1993-10-04 1997-02-19 Cirrus Logic Inc Memoire flash a effacement et ecrasement reduits
WO1996025743A1 (fr) * 1995-02-16 1996-08-22 Gemplus Procede de mise a jour securisee de memoire eeprom
FR2730833A1 (fr) * 1995-02-16 1996-08-23 Gemplus Card Int Procede de mise a jour securisee de memoire eeprom
US5838614A (en) * 1995-07-31 1998-11-17 Lexar Microsystems, Inc. Identification and verification of a sector within a block of mass storage flash memory
US6393513B2 (en) 1995-07-31 2002-05-21 Lexar Media, Inc. Identification and verification of a sector within a block of mass storage flash memory
US6912618B2 (en) 1995-07-31 2005-06-28 Lexar Media, Inc. Direct logical block addressing flash memory mass storage architecture
US5907856A (en) * 1995-07-31 1999-05-25 Lexar Media, Inc. Moving sectors within a block of information in a flash memory mass storage architecture
US5930815A (en) * 1995-07-31 1999-07-27 Lexar Media, Inc. Moving sequential sectors within a block of information in a flash memory mass storage architecture
US6172906B1 (en) 1995-07-31 2001-01-09 Lexar Media, Inc. Increasing the memory performance of flash memory devices by writing sectors simultaneously to multiple flash memory devices
US6145051A (en) * 1995-07-31 2000-11-07 Lexar Media, Inc. Moving sectors within a block of information in a flash memory mass storage architecture
US6223308B1 (en) 1995-07-31 2001-04-24 Lexar Media, Inc. Identification and verification of a sector within a block of mass STO rage flash memory
US6115785A (en) * 1995-07-31 2000-09-05 Lexar Media, Inc. Direct logical block addressing flash memory mass storage architecture
US6128695A (en) * 1995-07-31 2000-10-03 Lexar Media, Inc. Identification and verification of a sector within a block of mass storage flash memory
US6125435A (en) * 1995-09-13 2000-09-26 Lexar Media, Inc. Alignment of cluster address to block addresses within a semiconductor non-volatile mass storage memory
FR2755287A1 (fr) * 1996-10-25 1998-04-30 Sgs Thomson Microelectronics Memoire non volatile multiniveau modifiable electriquement comportant des moyens de rafraichissement internes
US6049497A (en) * 1996-10-25 2000-04-11 Sgs-Thomson Microelectronics S.A. Electrically modifiable multilevel non-volatile memory comprising internal refresh means
EP0838826A1 (fr) * 1996-10-25 1998-04-29 STMicroelectronics S.A. Mémoire non volatile multiniveau modifiable électriquement comportant des moyens de rafraíchissement internes
CN101807262B (zh) * 1997-02-28 2014-10-29 索尼公司 数据处理装置和方法
US6122195A (en) * 1997-03-31 2000-09-19 Lexar Media, Inc. Method and apparatus for decreasing block write operation times performed on nonvolatile memory
US7353424B2 (en) 1997-09-30 2008-04-01 Sony Corporation Storage device, data processing system and data writing and readout method
EP0907128A1 (fr) * 1997-09-30 1999-04-07 Sony Corporation Disositif de mémoire, et procédé et système de traitement de données
US6810490B2 (en) 1997-09-30 2004-10-26 Sony Corporation Storage device, data processing system and data writing and readout method
US6460145B1 (en) 1997-09-30 2002-10-01 Sony Corporation Storage device data processing system and data writing and readout method
US6076137A (en) * 1997-12-11 2000-06-13 Lexar Media, Inc. Method and apparatus for storing location identification information within non-volatile memory devices
US6327639B1 (en) 1997-12-11 2001-12-04 Lexar Media, Inc. Method and apparatus for storing location identification information within non-volatile memory devices
US6813678B1 (en) 1998-01-22 2004-11-02 Lexar Media, Inc. Flash memory system
US6141249A (en) * 1999-04-01 2000-10-31 Lexar Media, Inc. Organization of blocks within a nonvolatile memory unit to effectively decrease sector write operation time
US6262918B1 (en) 1999-04-01 2001-07-17 Lexar Media, Inc. Space management for managing high capacity nonvolatile memory
US6134151A (en) * 1999-04-01 2000-10-17 Lexar Media, Inc. Space management for managing high capacity nonvolatile memory
US6034897A (en) * 1999-04-01 2000-03-07 Lexar Media, Inc. Space management for managing high capacity nonvolatile memory
FR2799046A1 (fr) * 1999-09-24 2001-03-30 Aton Systemes Sa Procede pour l'ecriture aleatoire de secteurs d'une taille inferieure a celle d'un bloc d'effacement dans une memoire effacable par bloc pour laquelle toute ecriture d'une donnee necessite l'effacement du bloc qui contient ladite donnee
WO2001097032A1 (fr) * 2000-06-13 2001-12-20 Stmicroelectronics Sa Memoire eeprom securisee comprenant un circuit de correction d'erreur
FR2810152A1 (fr) * 2000-06-13 2001-12-14 St Microelectronics Sa Memoire eeprom securisee comprenant un circuit de correction d'erreur
US7178067B2 (en) 2000-06-13 2007-02-13 Stmicroelectronics Sa Secure EEPROM memory comprising an error correction circuit
US6567307B1 (en) 2000-07-21 2003-05-20 Lexar Media, Inc. Block management for mass storage
FR2818426A1 (fr) * 2000-12-18 2002-06-21 Schlumberger Systems & Service Dispositif et procede de securisation de zones de donnees dans une carte a puce
WO2002050844A3 (fr) * 2000-12-18 2002-09-26 Schlumberger Systems & Service Procede permettant la mise a jour securisee de zones de donnees dans une memoire non volatile, dispositif servant a mettre en oeuvre ledit procede
US6898662B2 (en) 2001-09-28 2005-05-24 Lexar Media, Inc. Memory system sectors

Also Published As

Publication number Publication date
FR2687811B1 (fr) 1995-11-17
US5987563A (en) 1999-11-16
US5966720A (en) 1999-10-12
JPH05233426A (ja) 1993-09-10

Similar Documents

Publication Publication Date Title
FR2687811A1 (fr) Procede et appareil de commande de memoire flash.
US12224005B1 (en) Lifetime mixed level non-volatile memory system
US7872922B2 (en) Memory system and method of writing into nonvolatile semiconductor memory
KR19990063715A (ko) 메모리 시스템
EP0227530A1 (fr) Procédé d'écriture avec mise à jour et de lecture d'informations sur un support non effaçable organisé en secteurs
JP2008090519A (ja) 記憶装置
FR2740237A1 (fr) Composant electronique a memoire synchronisee
EP2724237A1 (fr) Procédé de gestion de l'endurance de mémoires non volatiles
EP1880387B1 (fr) Dispositif de protection d'une memoire contre les attaques par injection d'erreur
FR2901035A1 (fr) Procede et dispositif de gestion d'une table de correspondance d'acces a une memoire
FR3051574A1 (fr) Gestion du stockage dans une memoire flash
WO2014060096A1 (fr) Procédé de gestion d'une mémoire flash
FR2856185A1 (fr) Memoire flash programmable par mot
US6108289A (en) Optical disc recording apparatus for overwriting information on a previously recorded packet of an optical disc
WO2007090857A1 (fr) Procede de mise a jour securisee de memoire non volatile
CA2452672A1 (fr) Procede de modification des donnees d'une carte a memoire lors d'une transaction
EP2383746B1 (fr) Procédé d'écriture et de lecture dans une mémoire d'atomicité
TWI289309B (en) Operation method to erase one byte for non-volatile memory
FR3136079A1 (fr) Méthode pour la gestion d’une zone de données sensible en mémoire FLASH
JPH1050087A (ja) メモリディスクのディスクコピー装置およびディスクコピー方法
EP3246819A1 (fr) Compteur en mémoire flash
EP1969605B1 (fr) Procede de gestion de donnees destinees a etre ecrites et lues dans une memoire
JP3158329B2 (ja) データ記録再生装置
FR2799046A1 (fr) Procede pour l'ecriture aleatoire de secteurs d'une taille inferieure a celle d'un bloc d'effacement dans une memoire effacable par bloc pour laquelle toute ecriture d'une donnee necessite l'effacement du bloc qui contient ladite donnee
US20100312951A1 (en) Method, device and data structure for data storage on memory devices

Legal Events

Date Code Title Description
ST Notification of lapse

Effective date: 20051031