[go: up one dir, main page]

FR2676606A1 - Circuit de compensation de retard. - Google Patents

Circuit de compensation de retard. Download PDF

Info

Publication number
FR2676606A1
FR2676606A1 FR9109070A FR9109070A FR2676606A1 FR 2676606 A1 FR2676606 A1 FR 2676606A1 FR 9109070 A FR9109070 A FR 9109070A FR 9109070 A FR9109070 A FR 9109070A FR 2676606 A1 FR2676606 A1 FR 2676606A1
Authority
FR
France
Prior art keywords
transmission line
circuit
compensation circuit
signal
delay
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
FR9109070A
Other languages
English (en)
Other versions
FR2676606B1 (fr
Inventor
Kang Kyoung-Woo
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of FR2676606A1 publication Critical patent/FR2676606A1/fr
Application granted granted Critical
Publication of FR2676606B1 publication Critical patent/FR2676606B1/fr
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B3/00—Line transmission systems
    • H04B3/02—Details
    • H04B3/30—Reducing interference caused by unbalanced currents in a normally balanced line
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/353—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of field-effect transistors with internal or external positive feedback
    • H03K3/356—Bistable circuits
    • H03K3/3565—Bistables with hysteresis, e.g. Schmitt trigger
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/01—Modifications for accelerating switching
    • H03K19/017—Modifications for accelerating switching in field-effect transistor circuits
    • H03K19/01707—Modifications for accelerating switching in field-effect transistor circuits in asynchronous circuits
    • H03K19/01721—Modifications for accelerating switching in field-effect transistor circuits in asynchronous circuits by means of a pull-up or down element
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/08—Modifications for reducing interference; Modifications for reducing effects due to line faults ; Receiver end arrangements for detecting or overcoming line faults
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/12—Compensating for variations in line impedance

Landscapes

  • Engineering & Computer Science (AREA)
  • Signal Processing (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Power Engineering (AREA)
  • Computing Systems (AREA)
  • Mathematical Physics (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Pulse Circuits (AREA)
  • Logic Circuits (AREA)
  • Dc Digital Transmission (AREA)
  • Electronic Switches (AREA)

Abstract

L'invention sert à compenser le retard de signal entre un circuit de commande de signal (10) et un récepteur de signal (20) dans la transmission d'un signal numérique par une ligne de transmission "L". Le circuit comprend un inverseur (30) connecté en parallèle avec la ligne de transmission "L" pour inverser les données transmises par la ligne de transmission "L" et des moyens de chute (40, 50) connectés en parallèle avec l'inverseur (30) et avec la ligne de transmission "L" pour compenser le temps de chute des données transmises en fonction de la sortie de l'inverseur (30).

Description

CIRCUIT DE COMPENSATION DE RETARD
La présente invention se rapporte à un circuit pour compenser un temps de retard des signaux numériques transmis au moyen d'une ligne de transmission entre un circuit de commande et un récepteur de signal, et en particulier, à un tel circuit pouvant être connecté en parallèle avec la ligne de transmission afin de réduire le temps de retard en modifiant de manière avantageuse les fronts des signaux.10 D'une manière générale, une ligne de transmission longue entre le circuit de commande et le récepteur de signal arrive à avoir une composante de résistance et une composante de capacitance qui sont gênantes pour le signal sorti du circuit de commande et transmis au récepteur, ce dont il résulte une forme d'onde aplatie du signal et une augmentation de la durée de chute ou de montée A côté de cela les composantes de résistance et de capacitance provoquent une consommation
de puissance indésirable.
La figure 1 montre un circuit classique pour résoudre les problèmes provoqués par les composantes de résistance et de capacitance, dans lequel un répéteur RP est ajouté entre
le circuit de commande 10 et le récepteur 20.
Le répéteur RP disposé juste avant le récepteur 20 corrige la distorsion de la forme d'onde du signal provoquée par la résistance et la capacitance de la ligne de transmission, et il réduit la durée nécessaire pour le front montant ou le front descendant du signal Le répéteur comprend généralement une pluralité d'inverseurs connectés en des étages multiples Le nombre des inverseurs doit être pair de manière à ce que la phase du signal d'entrée soit la même que celle du signal de sortie Par conséquent, deux inverseurs au moins sont nécessaires ce qui provoque un retard du signal Ce dont il résulte, que le répéteur procure une correction de la forme d'onde du signal, mais ne compense
pas le temps de retard du signal.
C'est un objectif de la présente invention que de procurer un circuit pour compenser le temps de retard des signaux traversant une ligne de transmission provoqué par la résistance et la capacitance de celle-ci. 5 C'est un autre objectif de la présente invention que de procurer un circuit pour réduire le temps pris par les fronts montant et descendant dû à la résistance et à la capacitance de la ligne de transmission. Un circuit de compensation de retard selon la présente invention est connecté en parallèle avec une ligne de transmission avant un récepteur, de sorte que la ligne de transmission est alimentée avec une source de courant négatif (VSS) de manière à dériver rapidement les charges positives existantes dans la ligne de transmission dès que le front descendant est produit, en minimisant ainsi le temps pris par
le front descendant sans retarder le signal transmis.
Les caractéristiques et avantages de l'invention
ressortiront d'ailleurs de la description qui va suivre à
titre d'exemple en référence aux dessins annexés, sur lesquels: La figure 1 montre un schéma de circuit classique pour des circuits de compensation de retard; La figure 2 montre un chronogramme de fonctionnement de la figure 1; La figure 3 est un schéma de circuit pour un circuit de compensation de retard en conformité avec la présente invention; et La figure 4 est un chronogramme de fonctionnement d'un circuit de compensation de retard en conformité avec la
présente invention.
En se référant à la figure 3, un circuit de compensation de retard de la présente invention est connecté en parallèle avec une ligne de transmission "L" reliant un circuit de commande 10 et un récepteur 20, le circuit comprend un capteur 30 pour détecter le front descendant d'un signal sur la ligne de transmission "L", quatre transistors 40 à 70, et
un circuit de retard constitué de deux inverseurs 80 et 90.
Les grilles et les drains des transistors 50 et 60 sont interconnectés les uns avec les autres Le point de connexion "B" entre les grilles des transistors 50 et 60 est relié à la borne de sortie du capteur 30 Le point de connexion "A" entre la ligne de transmission "L" et le capteur 30 est connecté à la borne d'entrée du circuit à retard La source et le drain du transistor 40 sont connectés respectivement à10 une source de courant négatif ''VSS"I et à la source du transistor 50 La grille du transistor 40 est connectée à la borne de sortie du circuit à retard La source et le drain du transistor 70 sont connectés respectivement à une source de courant positif "VDD" et à la source du transistor 60 La15 grille du transistor 70 est connectée à la sortie du circuit
à retard.
Les transistors 50 et 60 ont la même structure et la même fonction qu'un inverseur Le point de basculement du capteur 30 doit être positionné au trois quart ou plus de l'intervalle allant de l'état logique "bas" à l'état "haut"
d'un signal logique entré.
Par exemple, lorsqu'un signal logique "a" tel que montré à la figure 4 est transmis par la ligne de transmission "L", le capteur 30 détecte le front descendant du signal au point Pl montré en "a"', et il délivre le signal tel que montré par "b" au point "B" Dans ce cas, le transistor de type N 50 est rendu conducteur, tandis que le transistor de type p 60 est bloqué Dans le même temps, le circuit à retard retarde le signal introduit au point "A" Le retard du signal est réalisé par les inverseurs 80 et 90, et ainsi le signal apparaît à la sortie du circuit à retard après un temps prédéterminé Par conséquent, la sortie du circuit à retard maintient l'état "haut" antérieur pendant que la tension du
point "A" chute à l'état "bas".
Les grilles des transistors 40 et 70 sont connectées à la sortie du circuit à retard, en maintenant ainsi la tension "haute" pendant l'intervalle de front descendant lorsque la tension du point "A" est en cours de transition du niveau "haut" au niveau "bas" Bien entendu, le transistor de type n
est rendu conducteur.
Ainsi, lorsque le capteur 30 détecte le front descendant du signal transmis "a" au point "P 1 " de "a"' comme cela est montré à la figure 4, les transistors 40 et 50 sont rendus conducteurs de sorte que la source de courant négatif VSS est connectée à travers ceux-ci avec le point "A" à l'instant "P 2 " dans "a"' de la figure 4, ceci dérivant les charges du point "A" vers VSS Par conséquent, la tension du point "A"
est rapidement abaissée à VSS.
Dans ce cas, si le circuit de l'invention n'est pas utilisé, la tension du point "A" est abaissée graduellement comme cela est montré par "a" à la figure 4 Cependant, le circuit de l'invention a pour résultat un front descendant
raide tel que montré par "a"' à la figure 4.
Selon des essais, si VCC = 4 V, VSS = OV, la température est de 830 C, et la capacitance de la ligne de transmission est de 6 p F, le retard du signal dans la ligne de transmission dans le circuit de l'invention est comparé avec celui du
circuit classique comme cela est montré dans le tableau 1.
Dans ce cas, une référence '"D 2 V" montre un temps de retard du signal de transmission "a" sur la ligne de transmission "L" jusqu'à ce qu'il ait chuté de " 2 V", et une référence "'DîV" montre un temps de retard jusqu'à ce qu'il ait chuté à " 1 V" à partir de la référence '"D 2 V" A savoir, le circuit de
l'invention réduit le retard du signal de 70 pourcent.
Particulièrement, le circuit de l'invention n'est pas relié en série mais en parallèle avec la ligne de transmission "L", de sorte que le retard de porte est éliminé, ce qui n'est pas
obtenu avec le circuit classique.
Tableau 1
Condition D 2 V Dj V Circuit de l'invention 1,6 ns 0,6 ns Circuit classique 1,6 ns 2,0 ns Ainsi, le circuit de l'invention élimine sensiblement la distorsion du signal ou le temps de retard du signal provoqué par la résistance et la capacitance inhérentes à la ligne de transmission.
Les descriptions qui ont été faites ci-dessus en se
référant aux dessins annexées non pas pour but de limiter la présente invention, qui est seulement limitée par les
revendications annexées.

Claims (4)

REVENDICATIONS
1 Circuit de compensation de retard pour utilisation dans un circuit de transmission de données numériques comportant des moyens de circuit de commande de signal ( 10), des moyens de réception ( 20) recevant un signal de sortie issu desdits moyens de circuit de commande de signal ( 10), et une ligne de transmission de données (L) reliant lesdits moyens de circuit de commande de signal ( 10) et lesdits10 moyens de réception ( 20), caractérisé en ce qu'il comprend: des moyens d'inversion ( 30) connectés à ladite ligne de transmission (L) pour inverser les données transmises; et des moyens de chute connectés en parallèle avec lesdits moyens d'inversion ( 30) pour compenser le temps de chute des données transmises au moyen de ladite ligne de transmission
(L) en fonction de la sortie desdits moyens d'inversion ( 30).
2 Circuit de compensation de retard tel que revendiqué dans la revendication 1, caractérisé en ce que lesdits moyens de chute comprennent une paire de transistors ( 40, 50) pour appliquer une source de courant négatif (VSS) à ladite ligne de transmission (L) pendant que lesdites données transmises
subissent la chute.
3 Circuit de compensation de retard tel que revendiqué dans la revendication 1, caractérisé en ce que lesdits moyens d'inversion ( 30) ont un point de basculement mis en oeuvre dans une position correspondant au moins aux trois quarts d'un niveau logique haut, ou à une position plus haute que
les trois quarts.
4 Circuit de compensation de retard tel que revendiqué dans la revendication 1, caractérisé en ce qu'il comprend de plus des moyens de retard ( 80, 90) connectés en parallèle avec lesdits moyens de chute ( 40, 50), pour activer ou désactiver de manière sélective lesdits moyens de chute ( 40, ) pour compenser de manière suffisante le temps de chute
pendant que lesdites données transmises subissent la chute.
Circuit de compensation tel que revendiqué dans la revendication 1, caractérisé en ce qu'il comprend de plus des moyens de remontée ( 60, 70), connectés en parallèle avec lesdits moyens d'inversion ( 30) et ladite ligne de5 transmission (L), pour compenser le temps de remontée desdites données transmises en fonction de la sortie desdits moyens d'inversion. 6 Circuit de compensation tel que revendiqué dans la revendication 5, caractérisé en ce que ledit temps de remontée est compensé d'une manière stable lorsque le point
de basculement desdits moyens d'inversion est abaissé.
FR919109070A 1991-05-16 1991-07-18 Circuit de compensation de retard. Expired - Fee Related FR2676606B1 (fr)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019910007988A KR920022699A (ko) 1991-05-16 1991-05-16 지연 보상 회로

Publications (2)

Publication Number Publication Date
FR2676606A1 true FR2676606A1 (fr) 1992-11-20
FR2676606B1 FR2676606B1 (fr) 1993-08-27

Family

ID=19314554

Family Applications (1)

Application Number Title Priority Date Filing Date
FR919109070A Expired - Fee Related FR2676606B1 (fr) 1991-05-16 1991-07-18 Circuit de compensation de retard.

Country Status (6)

Country Link
US (1) US5191245A (fr)
JP (1) JPH04355512A (fr)
KR (1) KR920022699A (fr)
DE (1) DE4128737C2 (fr)
FR (1) FR2676606B1 (fr)
GB (1) GB2255883B (fr)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04349715A (ja) * 1991-05-28 1992-12-04 Sharp Corp タイマ回路
FR2684206B1 (fr) * 1991-11-25 1994-01-07 Sgs Thomson Microelectronics Sa Circuit de lecture de fusible de redondance pour memoire integree.
US5324999A (en) * 1992-10-27 1994-06-28 Texas Instruments Incorporated Input buffer with compensated low-pass filter network
WO1995013656A1 (fr) * 1993-11-09 1995-05-18 Motorola Inc. Circuit et procede de generation d'un signal de sortie retarde
JP3190199B2 (ja) * 1994-03-16 2001-07-23 株式会社東芝 同相信号出力回路、逆相信号出力回路、二相信号出力回路及び信号出力回路
JP2889113B2 (ja) * 1994-04-26 1999-05-10 インターナショナル・ビジネス・マシーンズ・コーポレイション 遅延発生装置、デ−タ処理システム及びデ−タ伝送システム
KR970005570B1 (ko) * 1994-07-14 1997-04-17 현대전자산업 주식회사 데이타 출력버퍼
US5760618A (en) * 1996-06-14 1998-06-02 Pmc-Sierra, Inc. Process compensated integrated circuit output driver
US5793238A (en) * 1996-11-01 1998-08-11 Cypress Semiconductor Corp. RC delay with feedback
US6472917B2 (en) * 1997-03-19 2002-10-29 Hitachi, Ltd. Semiconductor integrated circuit device having compensation for wiring distance delays
DE19743298C2 (de) * 1997-09-30 2000-06-08 Siemens Ag Impulsformerschaltung
DE19743347C2 (de) * 1997-09-30 1999-08-12 Siemens Ag RS-Flip-Flop mit Enable-Eingängen
US6097231A (en) * 1998-05-29 2000-08-01 Ramtron International Corporation CMOS RC equivalent delay circuit
US6462597B2 (en) * 1999-02-01 2002-10-08 Altera Corporation Trip-point adjustment and delay chain circuits
US6384654B1 (en) * 2000-10-17 2002-05-07 Glenn Noufer High speed circuit of particular utility in delay and phase locked loops
TWI239141B (en) * 2003-08-01 2005-09-01 Hon Hai Prec Ind Co Ltd System and method for improving waveform distortion in transferring signals
EP1940028B1 (fr) * 2006-12-29 2012-02-29 STMicroelectronics Srl Système d'interconnexion asynchrone pour une communication entre puces en 3D
KR20100097927A (ko) 2009-02-27 2010-09-06 삼성전자주식회사 지연 동기 루프 및 이를 포함하는 전자 장치
US8928366B2 (en) * 2013-01-16 2015-01-06 Qualcomm Incorporated Method and apparatus for reducing crowbar current

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5750103A (en) * 1980-07-11 1982-03-24 Aerospatiale Antenna reflector

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5321266B2 (fr) * 1972-10-04 1978-07-01
US4700089A (en) * 1984-08-23 1987-10-13 Fujitsu Limited Delay circuit for gate-array LSI
JPH01192220A (ja) * 1988-01-28 1989-08-02 Mitsubishi Electric Corp ドライバ回路

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5750103A (en) * 1980-07-11 1982-03-24 Aerospatiale Antenna reflector

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
PATENT ABSTRACTS OF JAPAN vol. 6, no. 123 (E-117)(1001) 8 Juillet 1982 & JP-A-57 050 103 ( NIPPON DENKI ) 24 Mars 1982 *
PROCEEDINGS OF THE IEEE 1985 CUSTOM INTEGRATED CIRCUITS CONFERENCE 20 Mai 1985, PORTLAND,US pages 429 - 433; T.VU ET AL: 'Low-Power Logic Gate with Active Pull-Down Push-Pull Output for GaAs SDFL circuits' *

Also Published As

Publication number Publication date
JPH04355512A (ja) 1992-12-09
DE4128737A1 (de) 1992-11-19
US5191245A (en) 1993-03-02
GB2255883A (en) 1992-11-18
FR2676606B1 (fr) 1993-08-27
KR920022699A (ko) 1992-12-19
GB2255883B (en) 1995-08-02
DE4128737C2 (de) 1995-06-22
GB9118528D0 (en) 1991-10-16

Similar Documents

Publication Publication Date Title
FR2676606A1 (fr) Circuit de compensation de retard.
FR2679368A1 (fr) Memoire tampon de sortie de donnees d'un dispositif de memoire a semiconducteurs.
US4899071A (en) Active delay line circuit
EP0562905B1 (fr) Circuit à retard variable
EP0474534B1 (fr) Circuit à constante de temps réglable et application à un circuit à retard réglable
FR2498396A1 (fr) Circuit d'arbitrage
EP0562904A1 (fr) Procédé et dispositif de réglage de retard à plusieurs gammes
FR2693860A1 (fr) Convertisseur parallèle-série.
FR2683371A1 (fr) Memoire-tampon d'entree d'adresse d'un dispositif de memoire a semiconducteurs.
FR2584849A1 (fr) Circuit tampon de sortie a semi-conducteurs a grille isolee par oxyde metallique, pour memoire rapide
FR2781940A1 (fr) Amplificateur dont la sortance varie en fonction du temps
FR2767982A1 (fr) Circuit a retard variable
FR2796225A1 (fr) Circuit amplificateur separateur de sortie
FR2712439A1 (fr) Circuit et procédé de génération d'un signal de sortie retardé.
FR2783649A1 (fr) Circuit de filtrage d'un signal d'horloge
FR2793970A1 (fr) Procede de commande d'un commutateur d'un dispositif de capacite commutee, et dispositif de capacite commutee correspondant
EP0277855B1 (fr) Convertisseur binaire-bipolaire
EP0677924A1 (fr) Circuit à retard réglable
FR2657476A1 (fr)
EP0685848B1 (fr) Dispositif de détection de transition engendrant une impulsion de durée variable
FR2676844A1 (fr) Dispositif de memoire a semiconducteurs avec redondance.
EP0899921B1 (fr) Circuit d'attaque de ligne symétrique
EP0079352B1 (fr) Amplificateur a transistor fonctionnant en hyperfrequence en regime impulsionnel
EP0092879A2 (fr) Dispositif de synchronisation bit pour modulateur-démodulateur ou récepteur de transmission de données
FR2573591A1 (fr) Circuit logique a semi-conducteurs a transistors fet a couplage direct

Legal Events

Date Code Title Description
ST Notification of lapse

Effective date: 20100331