[go: up one dir, main page]

KR970005570B1 - 데이타 출력버퍼 - Google Patents

데이타 출력버퍼 Download PDF

Info

Publication number
KR970005570B1
KR970005570B1 KR1019940016974A KR19940016974A KR970005570B1 KR 970005570 B1 KR970005570 B1 KR 970005570B1 KR 1019940016974 A KR1019940016974 A KR 1019940016974A KR 19940016974 A KR19940016974 A KR 19940016974A KR 970005570 B1 KR970005570 B1 KR 970005570B1
Authority
KR
South Korea
Prior art keywords
pull
node
signal
output buffer
data
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
KR1019940016974A
Other languages
English (en)
Other versions
KR960006283A (ko
Inventor
오영남
Original Assignee
현대전자산업 주식회사
김주용
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 현대전자산업 주식회사, 김주용 filed Critical 현대전자산업 주식회사
Priority to KR1019940016974A priority Critical patent/KR970005570B1/ko
Priority to GB9514270A priority patent/GB2291295B/en
Priority to US08/502,007 priority patent/US5594374A/en
Priority to JP7178614A priority patent/JP2983157B2/ja
Priority to DE19525746A priority patent/DE19525746C2/de
Publication of KR960006283A publication Critical patent/KR960006283A/ko
Application granted granted Critical
Publication of KR970005570B1 publication Critical patent/KR970005570B1/ko
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/003—Modifications for increasing the reliability for protection
    • H03K19/00346—Modifications for eliminating interference or parasitic voltages or currents
    • H03K19/00361—Modifications for eliminating interference or parasitic voltages or currents in field effect transistor circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/003—Modifications for increasing the reliability for protection

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Logic Circuits (AREA)
  • Electronic Switches (AREA)
  • Dram (AREA)

Abstract

내용 없음.

Description

데이터 출력버퍼
제1도는 종래의 데이터 출력버퍼를 도시한 회로도.
제2도는 본 발명의 데이터 출력버퍼의 제1실시예를 도시한 블록도.
제3도는 본 발명의 데이터 출력버퍼의 제1실시예를 도시한 회로도.
제4도는 본 발명의 데이터 출력버퍼의 제2실시예를 도시한 블록도.
제5도는 본 발명의 데이터 출력버퍼의 제2실시예를 도시한 회로도.
* 도면의 주요부분에 대한 부호의 설명
101 : 풀-업 시그날 전송회로 102 : 풀-다운 시그날 전송회로
103 : 풀-업/풀-다운 드라이버 104,106 : 풀-다운 드라이버 제어회로
105,107 : 풀-다운 드라이버 접속회로
본 발명은 반도체 소자의 데이터 출력버퍼(data output buffer)에 관한 것으로, 특히 출력단에 로우 데이터를 출력하는 경우에 출력 구동단의 풀-다운 트랜지스터(pull-down transistor)에 걸리는 전압을 셀에서 전송된 데이터 신호(Dob)의 상태에 따라 조절함으로써, 출력단이 디스차지(discharge)할 때 생기는 커런트 스파이크(current spike)를 감소시킨 데이터 출력버퍼에 관한 것이다.
풀-다운 트랜지스터에 걸리는 전압을 다단계로 제어하는 본 발명의 데이터 출력버퍼는 모든 고집적 회로에 사용될 수 있다.
제1도에서는 간략화된 종래의 데이터 출력버퍼의 한 예를 도시한 것으로, 데이터 출력단(Dout)에 로우 데이터를 출력하면 풀-다운 트랜지스터(Q2)를 턴-온(turn-on)시킴으로써, 노드 N2의 전압과 접지전압(Vss)사이의 전압차가 커져서 출력단(Dout)에서 디스차지(discharge)할 때 접지(Vss)에 순시치 커런트 변화가 심하여 커런트 스파이크가 발생한다.
그리고, 제어신호(OE)가 로직하이이고, 데이터 신호(Dob)가 로직로우인 경우 출력단(Dout)의 전압레벨은 전원전압에 비례하여 높게 되며, 데이터 신호(Dob)가 로직하이로 변할 경우 출력단(Dout)의 전압이 높은 만큼 풀-다운 드라이버(Q2)의 디스차지 커런트 양이 증가하는 단점이 있다. 즉, 전원 전압의 변동에 적절히 대응하지 못하는 문제가 생긴다.
따라서, 본 발명에서는 단위 시간당 풀-다운 드라이버를 통해 흐르는 전류량(di/dt)를 조절하도록 출력단(Dout)전위를 순차적으로 디스차지시킴으로써, 전원전압의 변동에 따라 출력단에 생기는 커런트 스파이크를 제거하는데 그 목적이 있다.
상기 목적을 달성하기 위하여, 데이터 출력버퍼의 풀-다운 드라이버단에 직렬 접속된 풀-다운 드라이버 접속회로를 구현함으로써, 풀-다운 트랜지스터(Q2)에 걸리는 전압을 다단계로 조절하여 출력단 전위를 순차적으로 디스차지시킬 수 있도록 구현하였다.
제2도는 본 발명의 데이터 출력버퍼의 제1실시예를 블록도로 나타낸 것으로서, 제어신호(OE) 및 데이터 신호(Dob)의 상태에 따라 결정나는 노드 N1과 N2가 입력되어 풀-다운 드라이버 접속회로(105)의 동작을 제어하는 신호를 출력하는 풀-다운 드라이버 제어회로(104)와, 상기 풀-다운 드라이버 제어회로의 출력신호와 데이터 출력버퍼의 풀-다운 트랜지스터(Q2)의 소오스에 연결되어 전류의 양을 조절하는 풀-다운 드라이버 접속회로(105)가 종래의 풀-다운 드라이버에 추가로 포함된 구조이다.
제3도는 본 발명을 이용한 제1실시예로써, 데이터 출력버퍼의 회로도를 나타낸 것이다.
상기 데이터 출력버퍼의 동작을 살펴보면, 풀-업 시그날 전송회로(101)에서 제어신호(OE)가 하이이고 셀(cell)에서 전송된 데이터(Dob)가 로우일 때, 출력신호(N1)는 로우상태가 되어 풀-업 트랜지스터 Q1를 턴-온(turn-on)시켜 출력단(Dout)에 '하이' 데이터를 전송하고, 풀-다운 시그날 전송회로(102)에서는 제어신호(OE)가 하이이고 셀에서 전송된 데이터(Dob)가 하이일 때, 출력신호(N2)는 하이상태가 되어 풀-다운 트랜지스터 Q2를 턴-온시켜 출력단(Dout)에 '로우' 데이터를 전송한다.
풀-다운 드라이버 제어회로(104)는 NOR 게이트(G6)의 출력단에 인버터 회로 G7과 G8이 직렬로 연결된 구조로 풀-업 노드 N1 및 풀-다운 노드 N2를 입력으로 하여 노드 N4의 신호를 생성하여 풀-다운 드라이버(Q2)에 연결된 풀-다운 접속회로(105)의 모스(Q4 내지 Q5)의 게이트를 제어한다.
대기시의 동작구성은 제어신호(OE)가 로우 상태이기 때문에 노드 N1은 하이, 노드 N2는 로우가 되어 게이트(G6 내지 G8)를 경유한 신호(N4)는 로우 상태이다.
액티브 모드 tcac(Access Time From CAS)'하이' 억세스의 경우에는 노드 N4 신호는 로우에서 하이로 전이되고, 액티브모드 tCAC '로우'억세스의 경우에는 노드 N4신호는 '로우' 상태를 유지하며, 액티브모드 tAA(Access Time From Column Address)'하이' 억세스의 경우에는 노드 N4신호는 로우에서 하이로 전이를 일으키며, 액티브 모드 tAA '로우' 억세스의 경우에는 노드 N4 신호는 하이에서 로우로 전이를 일으킨다.
풀다운 드라이버 접속회로(105)는 모스(Q3 내지 Q5)로 구성되며, 풀다운 드라이버(Q2)와 직렬 연결된 모스(Q3)의 게이트에 노드 N6이 연결되어 전원전압(Vcc) 또는 접지전압(Vss+Vtn)를 노드 N5에 신호를 전달해 줄 목적으로 구성되었다.
예를 들어, 위에서 언급한 tAA '로우' 억세스의 경우를 설명하면, 노드(N4)의 신호는 이전(previous)데이터 신호(Dob)에 의해 '하이' 상태를 유지하며, 모스(Q4)는 'ON' 상태이고, 모스(Q5)는 'OFF' 상태여서 모스(Q3)는 다이오드(Diode)구조를 이루어 모스 Q4 양단에 일정전압(Vss+Vth)이 걸리며, 유효한 어드레스(Valid Address)에 의해 생성된 데이터 신호(Dob)가 연속적으로 전송되어서 노드(N2)는 '하이'로 변하여 풀다운 드라이버(Q2) 및 다이오드 구조 풀다운 드라이버(Q3)가 'ON' 되어 Dout(N3)전위를 디스차지시키기 시작하며, 순차적으로, 게이트(G6 내지 G8)를 경유한 신호(N4)가 '로우'로 전이하여 모스(Q4)는 'OFF', 모스(Q5)는 'ON'시켜 모스(Q3)의 게이트 전압을 전원전압(Vcc)까지 끌어올려 모스(Q3)를 강하게 'ON'시킴으로써 Dout(N3)전위의 디스차지를 완료한다. 상기 제1실시예의 동작 설명에서처럼 Dout 전위를 순차적으로 디스차지시킴으로써 커런트 스파이크를 감쇄시키는 본 발명의 목적을 실현하였다.
제4도는 본 발명을 이용한 제2실시예로써 데이터 출력버퍼의 블록도를 나타낸 것으로 전압감지기 신호는 그 구성과 동작설명이 제2도의 경우와 같기 때문에 생략하기로 하겠다.
제5도의 동작을 살펴보면, 전원전압이 낮은 경우 제1실시예처럼 구현되는 순차적인 동작으로 Dout(N3)의 전위를 디스차지시키면 스피드 지연을 초래할 수 있기 때문에 'det' 신호는 '로우' 상태(전압 감지기 구조는 생략)를 유지하여 게이트(G9 내지 G12)를 경유한 신호는 '로우'로 고정되어 풀다운 드라이버 접속회로(107)이 모스(Q7)는 'OFF', 모스(Q8)는 'ON'되어 직렬 접속 모스(Q6)의 게이트는 전원전압(Vcc)에 고정되어 스피드 지연을 방지하였으며, 높은 전원전압의 경우는 제1실시예의 동작 구성과 동일하다.
이상에서 설명한 바와 같이, 풀-다운 트랜지스터에 걸리는 전압을 제어하는 회로를 포함하는 본 발명의 데이터 출력버퍼를 사용하여 로우 데이터를 출력하게 되면 순차적인 회로 동작으로 출력단(Dout) 전압을 디스차지시킴으로써, 출력단(Dout)에 유발되는 커런트 스파이크를 감쇄시키고 전원전압 변동에 따른 스피드 지연을 방지하여 안정적인 데이터 출력버퍼를 구현할 수 있는 효과가 있다.

Claims (10)

  1. 제1전원전압원 및 출력 라인의 사이에서 접속되어 제1논리에 의해 데이처 신호를 증폭하기 위한 풀-업 드라이버와, 제2전원전압원 및 출력라인의 사이에서 접속되어 제2논리에 의해 데이터 신호를 증폭하기 위한 풀-다운 드라이버와, 상기 풀-다운 드라이버 및 상기 제2전원전압의 사이에 접속되어 상기 풀-다운 드라이버의 임피던스를 가변시키기 위하여 구현된 풀-다운 드라이버 접속회로와, 상기 입력 라인에 제2논리의 데이터 신호가 입력되는가 검출하고, 검출결과에 따라 상기 풀-다운 드라이버 접속회로의 동작을 제어하는 신호를 출력하는 풀-다운 드라이버 제어회로를 구비하는 것을 특징으로 하는 데이터 출력버퍼.
  2. 제1항에 있어서, 상기 제1논리는 데이터 출력신호가 로우일 때 출력이 로우가 되어 풀-업 트랜지스터를 턴-온시키도록 구현된 논리와, 상기 제2논리는 데이터 출력신호가 하이일 때 출력이 하이가 되어 풀-다운 트랜지스터를 턴-온시키도록 구현된 논리를 가지는 데이처 출력버퍼.
  3. 제1항에 있어서, 상기 제1전원전압원은 포지티브(positive)전압을 가지고, 상기 제2전원전압은 네가티브(negative)전압을 가지는 것을 특징으로 하는 데이터 출력버퍼.
  4. 제1항에 있어서, 상기 풀-다운 드라이버 접속회로는, 전원전압과 노드 N6 사이에 접속되며 게이트가 입력 노드(N4)에 연결된 PMOS형 트랜지스터(Q5)와, 출력 노드(N5)와 노드 N6사이에 접속되며 게이트가 입력 노드(N4)에 연결된 NMOS형 트랜지스터(N4)와, 출력 노드(N5)와 접지전위 사이에 접속되며 게이트가 노드 N6에 연결된 NMOS형 트랜지스터(Q3)를 포함하고 있으며, 상기 입력 노드는 데이터 출력버퍼의 입력 데이터(Dob)와 출력버퍼 제어신호(OE)에 의해 출력된 신호이고 상기 출력 노드는 출력버퍼의 풀-다운 트랜지스터의 소오스에 연결되는 노드인 것을 특징으로 하는 데이터 출력버퍼.
  5. 제1항에 있어서, 상기 데이터 출력버퍼 드라이버 제어회로는, 노드 N1과 노드 N2를 입력으로 하여 출력하는 NOR 게이트와, 상기 NOR 게이트의 출력단에 접속된 제1인버터 회로(G7)와, 상기 제1인버터 회로의 출력단에 접속되고 출력노드(N4)에 연결된 제2인버터 회로(G8)를 포함하고 있으며, 상기 노드 N1, N2신호는 데이터 출력버퍼의 입력 데이터(Dob)와 출력버퍼 제어신호(OE)에 의해 출력된 신호이고, 상기 출력노드(N4)는 풀-다운 드라이버 접속회로의 입력신호로 연결되는 노드인 것을 특징으로 하는 데이터 출력버퍼.
  6. 제1항에 있어서, 상기 풀-다운 드라이버 및 접지전압(Vss)의 사이에 접속된 풀-다운 접속회로는 상기 전원전압(Vcc) 및 풀-업 드라이버의 사이에 접속하여도 상기와 같은 동작을 하는 것을 특징으로 하는 데이터 출력버퍼.
  7. 제1항에 있어서, 풀-다운 드라이버 제어회로의 출력 대신에 퓨즈(Fuse) 또는 본드패드(Bond PAD)로부터 검출된 신호를 사용하는 것을 특징으로 하는 데이터 출력버퍼.
  8. 제1항에 있어서, 상기 풀-업 드라이버 제어회로에서, 데이터 신호가 입력되는가를 검출하기 위해서 노아(NOR)게이트를 사용하는 것을 특징으로 하는 데이터 출력버퍼.
  9. 데이터 출력버퍼의 동작시에 출력단 전위를 디스차지시킬 때 생기는 회로의 스피드 지연을 방지하기 위하여, 풀-업 드라이버 제어회로의 입력단에 전압감지기 출력신호를 입력하는 것을 특징으로 하는 데이터 출력버퍼.
  10. 제9항에 상기 풀-업 드라이버 제어회로에서, 데이터 신호와 전압 감지기의 출력신호가 입력되는가를 검출하기 위해서 노아(NOR)게이트를 사용하는 것을 특징으로 하는 데이터 출력버퍼.
KR1019940016974A 1994-07-14 1994-07-14 데이타 출력버퍼 Expired - Fee Related KR970005570B1 (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1019940016974A KR970005570B1 (ko) 1994-07-14 1994-07-14 데이타 출력버퍼
GB9514270A GB2291295B (en) 1994-07-14 1995-07-13 Data output buffer
US08/502,007 US5594374A (en) 1994-07-14 1995-07-13 Data output buffer
JP7178614A JP2983157B2 (ja) 1994-07-14 1995-07-14 データ出力バッファ
DE19525746A DE19525746C2 (de) 1994-07-14 1995-07-14 Datenausgabepuffer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019940016974A KR970005570B1 (ko) 1994-07-14 1994-07-14 데이타 출력버퍼

Publications (2)

Publication Number Publication Date
KR960006283A KR960006283A (ko) 1996-02-23
KR970005570B1 true KR970005570B1 (ko) 1997-04-17

Family

ID=19387979

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019940016974A Expired - Fee Related KR970005570B1 (ko) 1994-07-14 1994-07-14 데이타 출력버퍼

Country Status (5)

Country Link
US (1) US5594374A (ko)
JP (1) JP2983157B2 (ko)
KR (1) KR970005570B1 (ko)
DE (1) DE19525746C2 (ko)
GB (1) GB2291295B (ko)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR0150160B1 (ko) * 1995-07-19 1998-10-15 김광호 버스라인의 로딩보상회로를 구비하는 반도체장치
US5606275A (en) * 1995-09-05 1997-02-25 Motorola, Inc. Buffer circuit having variable output impedance
US5633603A (en) * 1995-12-26 1997-05-27 Hyundai Electronics Industries Co., Ltd. Data output buffer using pass transistors biased with a reference voltage and a precharged data input
US6838810B1 (en) * 1997-03-21 2005-01-04 Chunghwa Picture Tubes, Ltd. Flat-panel display mounting system for portable computer
KR100486209B1 (ko) * 1997-09-12 2005-09-08 삼성전자주식회사 임피던스조절기능을갖는출력드라이버
JP3177960B2 (ja) 1998-02-18 2001-06-18 日本電気株式会社 信号変化加速バス駆動回路
US6425097B1 (en) 1999-05-27 2002-07-23 Sun Microsystems, Inc. Method and apparatus for testing an impedance-controlled input/output (I/O) buffer in a highly efficient manner
KR100306877B1 (ko) * 1999-06-30 2001-11-01 박종섭 전압 특성을 개선한 반도체집적회로의 입출력버퍼
KR100301068B1 (ko) * 1999-08-31 2001-11-01 윤종용 저 전력 소모형 버스 구동장치 및 방법

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60169221A (ja) * 1984-02-13 1985-09-02 Toshiba Corp 半導体回路
US4567378A (en) * 1984-06-13 1986-01-28 International Business Machines Corporation Driver circuit for controlling signal rise and fall in field effect transistor processors
US4634894A (en) * 1985-03-04 1987-01-06 Advanced Micro Devices, Inc. Low power CMOS reference generator with low impedance driver
JPS6214520A (ja) * 1985-07-12 1987-01-23 Sony Corp メモリの出力バツフア回路
WO1989003614A1 (en) * 1987-10-14 1989-04-20 Lsi Logic Corporation Two-mode driver circuit
JPH0341818A (ja) * 1989-07-10 1991-02-22 Toshiba Corp バッファ回路
JPH03185921A (ja) * 1989-12-14 1991-08-13 Toshiba Corp 半導体集積回路
JP3024774B2 (ja) * 1990-03-16 2000-03-21 沖電気工業株式会社 回路素子
JP2519342B2 (ja) * 1990-06-04 1996-07-31 株式会社東芝 出力回路装置
JPH04192717A (ja) * 1990-11-26 1992-07-10 Mitsubishi Electric Corp Ｍｏｓトランジスタ出力回路
US5121000A (en) * 1991-03-07 1992-06-09 Advanced Micro Devices, Inc. Edge-rate feedback CMOS output buffer circuits
US5157282A (en) * 1991-04-08 1992-10-20 Cypress Semiconductor Corporation Programmable output driver for integrated circuits
KR920022699A (ko) * 1991-05-16 1992-12-19 김광호 지연 보상 회로
US5149991A (en) * 1991-06-06 1992-09-22 National Semiconductor Corporation Ground bounce blocking output buffer circuit
KR940008718B1 (ko) * 1991-10-25 1994-09-26 삼성전자 주식회사 직류 전류를 제거한 데이타 출력버퍼
JP2792795B2 (ja) * 1992-10-29 1998-09-03 三菱電機株式会社 半導体集積装置

Also Published As

Publication number Publication date
GB2291295B (en) 1999-03-24
US5594374A (en) 1997-01-14
GB2291295A (en) 1996-01-17
JPH08116249A (ja) 1996-05-07
DE19525746A1 (de) 1996-02-15
GB9514270D0 (en) 1995-09-13
KR960006283A (ko) 1996-02-23
DE19525746C2 (de) 2001-03-29
JP2983157B2 (ja) 1999-11-29

Similar Documents

Publication Publication Date Title
US5414312A (en) Advanced signal driving buffer with directional input transition detection
KR940008718B1 (ko) 직류 전류를 제거한 데이타 출력버퍼
US6366114B1 (en) Output buffer with control circuitry
KR100474755B1 (ko) 출력 회로
JP2743878B2 (ja) 入力バッファ回路
KR970005570B1 (ko) 데이타 출력버퍼
US4963774A (en) Intermediate potential setting circuit
US5610542A (en) Power-up detection circuit
KR960000894B1 (ko) 반도체 메모리 장치의 전원전압 감지회로
US4893029A (en) Power supply noise protection circuit
JPH10334668A (ja) 半導体メモリ素子の感知増幅器インエーブル信号発生回路
US6094376A (en) Data output buffer control circuit for a semiconductor memory device
US5689200A (en) High speed glitch-free transition detection circuit with disable control
US5781041A (en) Sense amplifier with low power in a semiconductor device
KR100203140B1 (ko) 입력 누설 전류가 없는 자동 모드 선택 장치
KR100455736B1 (ko) 프리세트기능을 갖는 출력버퍼회로_
JP2851211B2 (ja) 入力バッファ回路
KR960002334B1 (ko) 반도체 메모리 장치의 입력버퍼
US5406528A (en) Data output buffer
KR100205094B1 (ko) 반도체 소자의 출력버퍼 회로
EP0835554B1 (en) A fast swing-limited pullup circuit
JP3639050B2 (ja) 入力回路及び半導体装置
KR100230374B1 (ko) 감지증폭기
JP2626915B2 (ja) 出力バツフア回路
KR0120586B1 (ko) 데이타 출력버퍼

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

St.27 status event code: A-0-1-A10-A12-nap-PA0109

PA0201 Request for examination

St.27 status event code: A-1-2-D10-D11-exm-PA0201

R17-X000 Change to representative recorded

St.27 status event code: A-3-3-R10-R17-oth-X000

PG1501 Laying open of application

St.27 status event code: A-1-1-Q10-Q12-nap-PG1501

G160 Decision to publish patent application
PG1605 Publication of application before grant of patent

St.27 status event code: A-2-2-Q10-Q13-nap-PG1605

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

St.27 status event code: A-1-2-D10-D22-exm-PE0701

GRNT Written decision to grant
PR0701 Registration of establishment

St.27 status event code: A-2-4-F10-F11-exm-PR0701

PR1002 Payment of registration fee

St.27 status event code: A-2-2-U10-U11-oth-PR1002

Fee payment year number: 1

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 4

R17-X000 Change to representative recorded

St.27 status event code: A-5-5-R10-R17-oth-X000

PN2301 Change of applicant

St.27 status event code: A-5-5-R10-R13-asn-PN2301

St.27 status event code: A-5-5-R10-R11-asn-PN2301

PN2301 Change of applicant

St.27 status event code: A-5-5-R10-R13-asn-PN2301

St.27 status event code: A-5-5-R10-R11-asn-PN2301

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 5

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 6

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 7

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 8

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 9

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 10

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 11

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 12

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 13

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 14

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 15

PN2301 Change of applicant

St.27 status event code: A-5-5-R10-R13-asn-PN2301

St.27 status event code: A-5-5-R10-R11-asn-PN2301

FPAY Annual fee payment

Payment date: 20120625

Year of fee payment: 16

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 16

PN2301 Change of applicant

St.27 status event code: A-5-5-R10-R13-asn-PN2301

St.27 status event code: A-5-5-R10-R11-asn-PN2301

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee

St.27 status event code: A-4-4-U10-U13-oth-PC1903

Not in force date: 20130719

Payment event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE

PC1903 Unpaid annual fee

St.27 status event code: N-4-6-H10-H13-oth-PC1903

Ip right cessation event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE

Not in force date: 20130719

PN2301 Change of applicant

St.27 status event code: A-5-5-R10-R13-asn-PN2301

St.27 status event code: A-5-5-R10-R11-asn-PN2301

P22-X000 Classification modified

St.27 status event code: A-4-4-P10-P22-nap-X000