FR2604822A1 - Procede de formation d'une resistance sur un substrat - Google Patents
Procede de formation d'une resistance sur un substrat Download PDFInfo
- Publication number
- FR2604822A1 FR2604822A1 FR8713730A FR8713730A FR2604822A1 FR 2604822 A1 FR2604822 A1 FR 2604822A1 FR 8713730 A FR8713730 A FR 8713730A FR 8713730 A FR8713730 A FR 8713730A FR 2604822 A1 FR2604822 A1 FR 2604822A1
- Authority
- FR
- France
- Prior art keywords
- substrate
- thickness
- layer
- forming
- conductive layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D1/00—Resistors, capacitors or inductors
- H10D1/40—Resistors
- H10D1/47—Resistors having no potential barriers
Landscapes
- Semiconductor Integrated Circuits (AREA)
Abstract
L'INVENTION CONCERNE UN PROCEDE DE FORMATION D'UNE RESISTANCE SUR UN SUBSTRAT. SELON L'INVENTION, ON FORME UNE COUCHE CONDUCTRICE 14 D'UNE PREMIERE EPAISSEUR, SUR LE SUBSTRAT 10; ON ENLEVE CETTE COUCHE D'UNE ZONE CHOISIE DU SUBSTRAT ET ON FORME UNE PORTION DE RESISTANCE 20 DANS CETTE ZONE, D'UNE SECONDE EPAISSEUR PLUS PETITE QUE LA PREMIERE EPAISSEUR. L'INVENTION S'APPLIQUE NOTAMMENT A LA PRODUCTION DE RESISTANCES DURES AU RAYONNEMENT.
Description
i La présente invention se rapporte à un procédé de fabrication d'une
résistance et plus particulièrement
d'une résistance dure au rayonnement.
Des circuits durcis par rayonnement peuvent nécessiter des résistances dures au rayonnement de valeur importante, comme 100 000 ohms, pour empêcher la décharge de noeuds choisis pendant des transitoires de rayonnement. Afin de produire une résistance dure au rayonnement, il faut un haut niveau de dopage de manière que les porteurs induits par le rayonnement soient en un nombre relativement petit en comparaison aux porteurs normalement existants. Ainsi, la valeur de la résistance ne change pas de manière significative pendant les transitoires de rayonnement. Cependant, un niveau élevé de dopage dans un matériau résistif tel qu'un silicium polycristallin (p-Si) a pour résultat une faible valeur de résistivité, telle que 2 ohms/carré lors d'une utilisation avec une épaisseur de p-Si de 500-600 nm, ce qui est une épaisseur typique pour des électrodes de porte de p-Si et interconnexions de circuit. Par conséquent, une couche plus mince de p-Si doit être utilisée pour obtenir la haute résistivité requise, telle que 104 ohms/carré. La surface de la résistance ne peut être masquée lorsque l'on dépose les électrodes de porte relativement épaisses en p-Si et les interconnexions car les hautes températures requises de dépôt détruiront le masque. Il est par conséquent souhaitable d'avoir un procédé de formation d'une résistance dure au rayonnement
d'une valeur relativement élevée.
Un procédé de formation d'une résistance sur un substrat, selon l'invention, consiste à former une couche conductrice d'une première épaisseur sur ledit substrat, à enlever ladite couche d'une zone choisie dudit substrat et à former une portion de résistance dans ladite zone d'une seconde épaisseur, plus faible que ladite première épaisseur. L'invention sera mieux comprise, et d'autres buts, caractéristiques, détails et avantages de celle-ci
apparaîtront plus clairement au cours de la description
explicative qui va suivre faite en référence aux dessins schématiques annexés donnés uniquement à titre d'exemple illustrant un mode de réalisation de l'invention, et dans lesquels: - la figure 1 montre une vue en coupe transversale d'une résistance faite selon le procédé de l'invention; et - les figures 2 à 4 montrent la résistance de la figure 1 pendant les étapes séquentielles de fabrication. Sur la figure 1, un substrat 10 est recouvert d'une couche formant barrière 12. La couche 12 forme une barrière en direction verticale, aux courants induits par un rayonnement. En particulier, la couche 12 ne produit pas de courants induits par rayonnement du fait de sa minceur. La couche formant barrière 12 est recouverte d'une couche conductrice 14 ayant des portions très conductrices 16 et 18 et une portion de résistance 20 entre elles. Dans un mode de réalisation particulier, la portion de résistance 20 a une longueur de 8 microns et une largeur (la direction perpendiculaire au dessin) de 3
microns. -
Le substrat 10 peut comprendre un isolant tel que A1203, SiO2 ou du spinelle. Si la portion de résistance 20 est utilisée dans une structure non-SOI (silicium-sur-isolant), alors le substrat 10 peut se composer d'un semi-conducteur peu coûteux tel que du silicium en masse (Si). La couche formant barrière 12 peut comprendre un isolant tel qu'un oxyde de silicium ayant une épaisseur maximale d'environ 300 nm. Si la couche formant barrière 12 est trop mince, ce sera une barrière moins efficace aux photocourants du fait du percement des porteurs, tandis que si elle est trop épaisse, elle devient une source de photoporteurs. Une épaisseur d'environ 100 nm fonctionne bien. La couche formant barrière 12 peut également se composer d'un matériau qui est différent du substrat 10 et de la couche 14 et a une plus grande largeur de bande que chacun d'entre eux. La couche conductrice 14 peut se composer de p-Si. Sur la figure 2, la couche formant barrière 12 est déposée sur la couche 10 par la réaction thermique de SiH4 et 02 à 450 C à la pression d'un bar. Alors, la couche conductrice 14 est déposée à une première épaisseur comprise entre environ 500 et 600 nm en utilisant un dép8t de vapeur chimique (CVD) de SiH à 560 C. Cette couche sera en Si amorphe (a-Si), qui est alors dopé de P à une température d'environ 870 C jusqu'à
une densité comprise entre environ 1020 et 1021 cm 3.
Cela convertitla couche 14 de a-Si à p-Si.
Alternativement, on peut utiliser une implantation d'ions
ou un dopage in situ en utilisant PH3.
Comme le montre la figure 3, la couche conductrice 14 est alors attaquée anisotropiquement au
plasma en utilisant un premier masque (non représenté).
L'attaque a pour résultat la formation des côtés en pente 16a et 18a des portions 16 et 18 respectivement et l'enlèvement complet de p-Si entre elles, pour ainsi définir la longueur de la portion de résistance 20. On pense que les c8tés en pente 16a et 18a aident à empêcher un circuit ouvert de se former entre les portions 16 et
18 et la portion de résistance 20.
Ensuite, un matériau de a-Si pour la portion de résistance 20 est déposé (figure 4) en utilisant SiH4 à 560 C jusqu'à une seconde épaisseur maximale d'environ nm. Dans un mode de réalisation particulier, on a utilisé une épaisseur d'environ 75 nm. Comme cela est indiqué par les flèches 24, les portions 16, 18 et 20 sont dopées par implantation d'ions au moyen d'un dopant
du type N tel que P. Une énergie de 25 kiloélectrons-
volts et une densité de surface de 5 x 1014 ions/cm2 étaient utilisées pour obtenir un niveau de dopage d'environ 1019 cm 3. Comme ce niveau est faible en comparaison aux niveaux de dopage des portions 16 et 18, il n'a essentiellement aucun effet sur elles. Alors une attaque anisotropique au plasma est effectuée pour définir latéralement les portions 16,18 et 20 en utilisant un second masque (non représenté) ayant une ouverture d'une plus petite largeur que le premier masque. Cela empêche la portion de résistance 20 d'être mise en court circuit par le restant de la couche 14 du fait d'un défaut d'alignement entre les premier et second masques. Le second masque peut être le même masque que celui utilisé pour définir les électrodes de porte et les interconnexions d'un circuit. Ensuite, une étape de réoxydation est utilisée pour améliorer l'intégrité de l'oxyde de porte (non représenté). Cela active les implants, convertit a-Si en p- Si et rend la portion de
résistance 20 plus mince, élevant ainsi sa valeur.
Les étapes restantes pour terminer un circuit intégré sont conventionnelles. l'oxyde est déposé par CVD de SiH dans une atmosphère de 02 Un verre au borophosphosilicate est déposé à 850 C. Des trous de contact sont attaqués puis la métallisation est effectuée.
Claims (15)
1. Procédé de formation d'une résistance sur un substrat, caractérisé en ce qu'il consiste à: -former une couche conductrice (14) d'une première épaisseur, sur ledit substrat (10); -enlever ladite couche d'une zone choisie dudit substrat; et -former une portion de résistance (20) dans ladite zone, d'une seconde épaisseur plus faible que
ladite première épaisseur.
2. Procédé selon la revendication 1, caractérisé en ce qu'il consiste de plus à former un couche formant barrière (12) entre le substrat et la
couche conductrice.
3. Procédé selon la revendication 2, caractérisé en ce que la couche formant barrière (12)
comprend de l'oxyde de silicium.
4. Procédé selon la revendication 2, caractérisé en ce que la couche formant barrière (12) comprend un matériau ayant un plus grande largeur de
bande que la couche conductrice et que le substrat.
5. Procédé selon la revendication 2, caractérisé en ce que la couche formant barrière (12) a
une épaisseur maximale d'environ 300 nm.
6. Procédé selon la revendication 5, caractérisé en ce que la couche formant barrière (12) a
une épaisseur d'environ 100 nm.
7. Procédé selon la revendication 1, caractérisé en ce que le substrat (10) précité se compose
de A1203.
8. Procédé selon la revendication 1, caractérisé en ce que le substrat (10) précité se compose
de Si.
9. Procédé selon la revendication 1, caractérisé en ce que la couche conductrice (14) précitée
se compose de p-Si.
10. Procédé selon la revendication 1, caractérisé en ce que chacune des étapes de formation précitées consiste à déposer et à doper la couche conductrice (14) et la portion de résistance (20) respectivement.
11. Procédé selon la revendication 10, caractérisé en ce que la couche conductrice comprend des portions conductrices (16,18) ayant un niveau de dopage compris entre environ 1020 et 1021 cm-3 et la portion de résistance (20) a une niveau de dopage d'environ
19 -3
1019 cm
12. Procédé selon la revendication 1, caractérisé en ce que l'étape précitée d'enlèvement
comprend une attaque.
13. Procédé selon la revendication 12, caractérisé en ce que l'étape précitée d'attaque comprend
une attaque au plasma isotropique.
14. Procédé selon la revendication 11, caractérisé en ce que l'étape précitée de formation d'une résistance consiste à déposer un matériau pour la portion
de résistance (20) et à attaquer ledit matériau.
15. Procédé selon la revendication 1, caractérisé en ce que la première épaisseur précitée est d'environ 500 à 600 nm et la seconde épaisseur est
d'environ 75 nm.
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US06/915,649 US4701241A (en) | 1986-10-06 | 1986-10-06 | Method of making a resistor |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| FR2604822A1 true FR2604822A1 (fr) | 1988-04-08 |
Family
ID=25436062
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| FR8713730A Withdrawn FR2604822A1 (fr) | 1986-10-06 | 1987-10-05 | Procede de formation d'une resistance sur un substrat |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US4701241A (fr) |
| JP (1) | JPS63119563A (fr) |
| FR (1) | FR2604822A1 (fr) |
| GB (1) | GB2197542B (fr) |
| IT (1) | IT1231421B (fr) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5284794A (en) * | 1990-02-21 | 1994-02-08 | Nippondenso Co., Ltd. | Method of making semiconductor device using a trimmable thin-film resistor |
| US5141597A (en) * | 1990-11-14 | 1992-08-25 | United Technologies Corporation | Thin polysilicon resistors |
| US5665629A (en) * | 1995-08-11 | 1997-09-09 | International Business Machines Corporation | Four transistor SRAM process |
| US5578854A (en) * | 1995-08-11 | 1996-11-26 | International Business Machines Corporation | Vertical load resistor SRAM cell |
| US7199016B2 (en) * | 2004-08-13 | 2007-04-03 | Raytheon Company | Integrated circuit resistor |
| US8314462B2 (en) * | 2009-07-28 | 2012-11-20 | Cree, Inc. | Semiconductor devices including electrodes with integrated resistances |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0078190A1 (fr) * | 1981-10-27 | 1983-05-04 | Societe Pour L'etude Et La Fabrication De Circuits Integres Speciaux - E.F.C.I.S. | Procédé de fabrication de résistances de forte valeur pour circuits intégrés |
| WO1984003587A1 (fr) * | 1983-03-09 | 1984-09-13 | Advanced Micro Devices Inc | Procede et structure en sandwich de polycides inverses |
| EP0173414A1 (fr) * | 1984-06-04 | 1986-03-05 | THORN EMI North America Inc. | Procédé de fabrication de dispositifs semi-conducteurs comportant une couche en silicium polycristallin superposée. |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5267532A (en) * | 1975-12-03 | 1977-06-04 | Nippon Telegr & Teleph Corp <Ntt> | Semiconductor memory unit |
| JPS5910581B2 (ja) * | 1977-12-01 | 1984-03-09 | 富士通株式会社 | 半導体装置の製造方法 |
| US4408385A (en) * | 1978-06-15 | 1983-10-11 | Texas Instruments Incorporated | Semiconductor integrated circuit with implanted resistor element in polycrystalline silicon layer |
-
1986
- 1986-10-06 US US06/915,649 patent/US4701241A/en not_active Expired - Fee Related
-
1987
- 1987-09-30 IT IT8722091A patent/IT1231421B/it active
- 1987-10-05 FR FR8713730A patent/FR2604822A1/fr not_active Withdrawn
- 1987-10-05 GB GB8723355A patent/GB2197542B/en not_active Expired - Lifetime
- 1987-10-06 JP JP62250848A patent/JPS63119563A/ja active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0078190A1 (fr) * | 1981-10-27 | 1983-05-04 | Societe Pour L'etude Et La Fabrication De Circuits Integres Speciaux - E.F.C.I.S. | Procédé de fabrication de résistances de forte valeur pour circuits intégrés |
| WO1984003587A1 (fr) * | 1983-03-09 | 1984-09-13 | Advanced Micro Devices Inc | Procede et structure en sandwich de polycides inverses |
| EP0173414A1 (fr) * | 1984-06-04 | 1986-03-05 | THORN EMI North America Inc. | Procédé de fabrication de dispositifs semi-conducteurs comportant une couche en silicium polycristallin superposée. |
Non-Patent Citations (2)
| Title |
|---|
| IEEE TRANSACTIONS ON ELECTRON DEVICES, vol. ED-32, no. 9, septembre 1985, pages 1749-1756, IEEE, New York, US; T. OHZONE et al.: "Ion-implanted thin polycrystalline-silicon high-value resistors for high-density poly-load static RAM applications" * |
| JOURNAL OF VACUUM SCIENCE & TECHNOLOGY/A, vol. 3, no. 3, partie 1, mai-juin 1985, pages 892-895, American Vacuum Society, Woodbury, New York, US; R. CHOW et al.: "Activation and redistribution of implanted P and B in polycrystalline Si by rapid thermal processing" * |
Also Published As
| Publication number | Publication date |
|---|---|
| US4701241A (en) | 1987-10-20 |
| GB8723355D0 (en) | 1987-11-11 |
| GB2197542B (en) | 1990-01-10 |
| IT1231421B (it) | 1991-12-04 |
| GB2197542A (en) | 1988-05-18 |
| IT8722091A0 (it) | 1987-09-30 |
| JPS63119563A (ja) | 1988-05-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP1266409B1 (fr) | Transistor mos a source et drain metalliques, et procede de fabrication d'un tel transistor | |
| EP0420748B1 (fr) | Procédé de fabrication d'un circuit intégré MIS haute tension | |
| EP0165085B1 (fr) | Procédé de réalisation de contacts d'aluminium à travers une couche isolante épaisse dans un circuit intégré | |
| EP0426251A1 (fr) | Procédé pour fabriquer un dispositif à transistors MIS ayant une électrode de grille en forme de "T" inversé | |
| FR2804247A1 (fr) | Procede de realisation d'un transistor bipolaire a emetteur et base extrinseque auto-alignes | |
| FR2624304A1 (fr) | Procede pour etablir une structure d'interconnexion electrique sur un dispositif semiconducteur au silicium | |
| FR2549293A1 (fr) | Transistor bipolaire haute frequence et son procede de fabrication | |
| FR2604822A1 (fr) | Procede de formation d'une resistance sur un substrat | |
| EP0414618B1 (fr) | Transistor MOS en couche mince avec la zone de canal reliée à la source et son procédé de fabrication | |
| EP0190243B1 (fr) | Procede de fabrication d'un circuit integre de type mis | |
| FR3069952B1 (fr) | Realisation d'un transistor a structure de canal et regions de source et de drain en semi-metal | |
| EP1433206B1 (fr) | Transistor a un electron et a canal vertical, et procedes de realisation d'un tel transistor | |
| EP0263755B1 (fr) | Procédé de fabrication d'une diode P+NN+ et d'un transistor bipolaire comportant cette diode, utilisant l'effet de neutralisation des atomes donneurs par l'hydrogène atomique | |
| FR2864345A1 (fr) | Realisation de la peripherie d'une diode schottky a tranchees mos | |
| EP1258042A1 (fr) | Transistor mos pour circuits a haute densite d'integration | |
| EP1223614B1 (fr) | Procédé de fabrication d'un substrat monocristallin, et circuit intégré comportant un tel substrat | |
| FR2848726A1 (fr) | Transistor mis a grille auto-alignee et son procede de fabrication | |
| FR2800197A1 (fr) | Procede de definition de deux zones autoalignees a la surface superieure d'un substrat | |
| EP0403368A1 (fr) | Procédé de fabrication d'un circuit integré comportant un transistor à effet de champ à double implantation | |
| FR2737607A1 (fr) | Procede de fabrication d'un dispositif a semi-conducteur de puissance a transistor | |
| EP4185093B1 (fr) | Procédé de réalisation d'un dispositif quantique | |
| EP1439574B1 (fr) | Procédé de formation d'une région localisée d'un matériau difficilement gravable | |
| FR2819637A1 (fr) | Circuit integre comportant un dispositif semiconducteur de type photodiode, et procede de fabrication | |
| FR2805924A1 (fr) | Procede de gravure d'une couche de silicium polycristallin et son application a la realisation d'un emetteur auto- aligne avec la base extrinseque d'un transistor bipolaire simple ou double polysilicium | |
| FR2631741A1 (fr) | Formation de murs d'isolation entre les regions actives d'un circuit integre |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| ST | Notification of lapse |