FR2495861A1 - Circuit diviseur electronique a facteur reglable - Google Patents
Circuit diviseur electronique a facteur reglable Download PDFInfo
- Publication number
- FR2495861A1 FR2495861A1 FR8121892A FR8121892A FR2495861A1 FR 2495861 A1 FR2495861 A1 FR 2495861A1 FR 8121892 A FR8121892 A FR 8121892A FR 8121892 A FR8121892 A FR 8121892A FR 2495861 A1 FR2495861 A1 FR 2495861A1
- Authority
- FR
- France
- Prior art keywords
- input
- output
- signal
- circuit
- factor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K23/00—Pulse counters comprising counting chains; Frequency dividers comprising counting chains
- H03K23/64—Pulse counters comprising counting chains; Frequency dividers comprising counting chains with a base or radix other than a power of two
- H03K23/66—Pulse counters comprising counting chains; Frequency dividers comprising counting chains with a base or radix other than a power of two with a variable counting base, e.g. by presetting or by adding or suppressing pulses
- H03K23/662—Pulse counters comprising counting chains; Frequency dividers comprising counting chains with a base or radix other than a power of two with a variable counting base, e.g. by presetting or by adding or suppressing pulses by adding or suppressing pulses
Landscapes
- Manipulation Of Pulses (AREA)
- Oscillators With Electromechanical Resonators (AREA)
- Lock And Its Accessories (AREA)
Abstract
L'INVENTION CONCERNE UN CIRCUIT DIVISEUR A FACTEUR REGLABLE. LE CIRCUIT DIVISEUR COMPORTE UN COMPTEUR 7 DE DIVISION QUI RECOIT UN TRAIN D'IMPULSIONS D'ENTREE PAR L'INTERMEDIAIRE D'UNE PORTE REUNION 3; LE COMPTEUR 7 A UN FACTEUR FIXE DE DIVISION ET LA PORTE EST COMMANDEE PAR UN CIRCUIT LOGIQUE QUI RECOIT DES IMPULSIONS ET COMMANDE LA PORTE AFIN QU'UNE IMPULSION SOIT RETIREE DU TRAIN D'IMPULSIONS D'ENTREE POUR CHAQUE IMPULSION DE COMMANDE, SI BIEN QUE LE RAPPORT REEL DE DIVISION DU CIRCUIT DIVISEUR EST MODIFIE. APPLICATION AUX CIRCUITS DIVISEURS A FACTEUR REGLABLE DE DIVISION DESTINES AUX SYNTHETISEURS DE FREQUENCES.
Description
La présente invention concerne un circuit divi-
seur à facteur réglable.
Un type bien connu de circuit diviseur réglable est un circuit diviseur à deux facteurs qui a des applications dans les synthétiseurs de fréquence et qui comprend un comp-
teur diviseur qui a tne entrée de signaux de commande des-
tinée à modifier le rapport ou facteur de division du comp-
teur.
Un signal Cde commande transmis à l'entrée corres-
pondante du compteur modifie la configuration de celui-
ci afin qu'il divise avec un second facteur ou rapport, c'est-à-dire N+1 à la place de N. Un problème posé par ce type connu de circuit diviseur est celui du retard compris entre l'application
d'un signal de commande et la réponse du circuit diviseur.
Ce retard constitue un temps d'accrochage ou de décrochage suivant le sens du changement du facteur de division. Le
problème est plus important dans le cas des circuits divi-
seurs ayant un facteur plus faible de division.
L'invention concerne un circuit diviseur à fac-
teur réglable dans lequel le problème précité a une acuité réduite. Selon l'invention, un circuit diviseur à facteur réglable comprend un compteur diviseur ayant un facteur
fixe de division et qui est commandé par un train d'impul-
sions parvenant au compteur par l'intermédiaire d'un dis-
positif destiné à supprimer une ou plusieurs impulsions du train d'impulsions d'entrée afin que le facteur réel
de divisiondu circuit soit modifié.
Le dispositif destiné à supprimer une ou plusieurs impulsions du train d'entrée comprend une porte destinée à recevoir ce train d'impulsions, et un dispositif destiné à transmettre un signal de déclenchement qui commande la porte. Le dispositif destiné à transmettre un signal de déclenchement peut comprendre un circuit logique ayant une entrée de signaux de commande et destiné à commander la porte de manière qu'une ou plusieurs impulsions soient retirées du train d'impulsions à la suite d'un signal de
commande transmis à l'entrée correspondante.
Le circuit logique peut commander la porte afin qu'elle supprime une impulsion du train d'impulsions d'en- trée pour chaque impulsion transmise au circuit logique
sous forme d'un signal de commande.
D'autres caractéristiques et avantages de l'in-
vention ressortiront mieux de la description qui va suivre,
faite en référence au dessin annexé sur lequel:
la figure 1 représente un circuit diviseur à fac-
teur réglable selon l'invention; et les figures 2a à 2f sont des diagrammes des temps donnés à titre purement illustratif, représentant des formes
d'onde observées en différents points du circuit de la fi-
gure 1.
Sur la figure 1, les signaux à diviser parviennent à une borne 1 d'entrée qui est reliée à une première entrée 2 d'une porte réunion 3 et à une entrée 4 d'horloge d'un circuit bistable D 5. Les signaux de sortie de la porte
réunion 3 sont transmis par une ligne 6 afin qu'ils comman-
dent un corpteur 7 de division qui a un facteur fixe N de division. Ce zcmpteur 7 transmet les signaux divisés de sortie à une borne 8 qui constitue la sortie du circuit
diviseur a facteur réglable.
Le circuit bistable 5 a une entrée D 9 et des sorties L é to- Q et 0. La sortie QA est relice
à l'entrée D 9 circuit bistable afin que celui-ci fonc-
ti-nne de maniere connue en di-v seur de fréquence, les si-
gnau: apoaraissant à la borne QA de sortie correspondant
l a lmoitié des signaux transmis à la borne 1 d'entrée.
La borne 10 d'entrée de signaux de commande reçit, lors du fonctionne..:ent, un signal de commande destiné à modifier le facteur de division du circuit diviseur. La
borne 10 est reliée à une première entrée d'une porte inter-
section 11 et, par un circuit 12a d'inversion, à une entrée d'une seconde porte intersection 13. La sortie QA du circuit
bistable 3 est reliée à une seconde entrée de la porte inter-
section 10 et, par l'intermédiaire d'un circuit 12b d'inver-
sion à une seconde entrée de la porte intersection 13.
La porte intersection 11 a une sortie 14 reliée à une entrée d'établissement S d'un basculeur RS 15, alors que la porte intersection 13 a une sortie 16 qui est reliée
à l'entrée de rétablissement R du basculeur 15.
Le basculeur 15 a des sorties Q1 et Q1, la sortie
Q1 étant reliée en parallèle à chacune de deux portes inter-
section 17 et 18 alors que la sortie Q1 est reliée.à l'en-
trée S d'un second basculeur RS 19.
La porte intersection 18 a une sortie 20 reliée à l'entrée R du basculeur 19 qui a une sortie Q référencée Q2' reliée à une seconde entrée de la porte intersection 17. La porte intersection 18 a sa seconde entrée reliée
à la sortie QA du circuit bistable 5, et la porte inter-
section 17 a une sortie 21 qui est reliée à une seconde
entrée 2a de la porte réunion 3.
Comme l'indiquent les figures 1 et 2 considérées ensemble, un train d'impulsions d'entrée représenté sur
la figure 2a parvient à la borne d'entrée 1 puis à l'en-
trée 2 de la porte réunion 3. En l'absence d'un signal de niveau logique élevé à la seconde borne d'entrée 2a de la porte 3, le train d'impulsions parvient par la porte 3 et la ligne 6 jusqu'au compteur 7 qui assure la division. Le compteur 7 divise le train d'impulsions par un facteur N,
et ce train divisé apparaît à la borne 8 de sortie. Le cir-
cuit diviseur a donc un facteur N de division entre ses
bornes d'entrée et de sortie 1 et 8 respectivement.
Le train d'impulsions d'entrée parvient aussi à l'entrée d'horloge 4 du circuit bistable D 5 et, étant
donné la connexion entre la sortie QA de ce circuit bi-
stable et son entrée D 9, un train d'impulsions apparaît à la sortie QA' à une fréquence égale à la moitié de celle des impulsions parvenant à la borne 1 d'entrée. Ce train
d'impulsions est représenté sur la figure 2c.
On suppose maintenant que des impulsions de com-
mande de fréquence inférieure à celle du train d'impulsions parviennent à la borne 10 d'entrée de commande, une ime pulsion étant représentée sur la figure 2b. Elle parvient
directement à la porte 11 et est transmise sous forme in-
versée à la porte 13 et n'a pas d'effet sur l'une ou l'autre porte jusqu'à ce que la sortie QA du circuit bistable 5 passe à un niveau élevé. A ce moment, le signal de la sortie 14 de la porte 11 passe à un niveau logique élevé et met le basculeur 15 à l'état établi dans lequel la sortie Q1
se trouve à un niveau logique élevé.
La porte intersection 13 reçoit les mêmes signaux
d'entrée que la porte intersection 11, mais sous forme in-
versée et, en conséquence, lorsque l'impulsion de-commande
passe à un niveau logique faible et en conséquence, la sor-
tie QA du circuit bistable 5 passe aussi à un faible niveau, la porte intersection 13 a un signal, à la sortie 16,qui a un niveau logique élevé et qui rétablit le basculeur 15
si bien que la sortie Q1 de celui-ci passe à un niveau lo-
gique faible alors que sa sortie Q1 est à un niveau logique élevé. La sortie Q1 du basculeur 15 forme donc, pour chaque impulsion de commande, une impulsion représentée sur la figure 2d, ayant une longueur totale qui dépend de la longueur de l'impulsion de commande mais dont les flancs antérieur et postérieur sont synchronisés sur les flancs antérieur et postérieur du train d'impulsions apparaissant
à la sortie QA du circuit bistable.
Comme indiqué précédemment, le signal de sortie
Q1 du basculeur 15 passe d'abord à un niveau élevé en syn-
chronisme avec le signal de la sortie QA du circuit bistable 5. Le signal Q1 du basculeur 15 parvient à une première entrée de la porte intersection 18, mais à ce moment, il n'a pas d'effet sur cette porte car la seconde entrée de
celle-ci reçoit le signal de la sortie QA du circuit bi-
stable 5, ce signal étant à un faible niveau logique lorsque
le signal de la sortie QA est à un niveau logique élevé.
Comme l'indiquent les figures 2a et 2c, le signal de la sortie QA du circuit bistable 5 passe à un faible niveau logique après un cycle complet d'horloge du train
d'impulsions d'entrée. La sortie Q1 du basculeur 15 trans-
met toujours un signal de niveau élevé à ce moment et en
conséquence, la sortie 20 de la porte intersection 18 trans-
met un signal qui passe à un niveau logique élevé et qui rétablit le basculeur 19 si bien que la sortie Q2 de ce
basculeur passe à un niveau logique faible.
La forme d'onde de la sortie Q2 du basculeur 19 est représentée sur la figure 2e. Comme l'indiquent, les figures 2d et 2e, à un moment juste avant celui auquel la
sortie Q1 du basculeur 15 passe à un niveau élevé, la sor-
tie Q1 est à un faible niveau puisque le signal de cette sortie est le complément du signal de la sortie Q1. Lorsque le signal de la sortie Q1 est à un niveau logique élevé,
le basculeur 19 est établi si bien que le signal de sa sor-
tie Q2 est à un niveau logique élevé.
L'état de la sortie Q2 n'est pas affecté lorsque le signal de la sortie Q1 passe à un niveau élevé et celui de la sortie Q1 passe à un faible niveau puisque, comme indiqué précédemment, le niveau logique élevé de la sortie Q1 n'a pas d'effet sur la porte 18 au moment auquel le signal de la sortie Q1 passe à un niveau logique élevé. La porte intersection 18 ne peut pas rétablir le basculeur 19 avant qu'il se soit écoulé un cycle d'horloge du signal
d'entrée transmis à la borne 1.
En conséquence, les signaux de sorties Q1 et Q2
des basculeurs 15 et 19 sont à un niveau logique élevé en-
semble pendant un cycle d'horloge du signal d'entrée. La sortie 21 de la porte 17 transmet donc un signal de niveau logique élevé pendant ce cycle d'horloge puisque les signaux de sorties Q1 et Q2 parviennent aux entrées correspondantes
de cette porte intersection.
La sortie 21 de la porte 17 est reliée à l'entrée 2a de la porte réunion 3, et cette entrée est donc maintenue à un niveau logique élevé pendant un cycle d'horloge du
signal d'entrée.
L'effet du maintien de l'entrée 2a de la porte 3 à un niveau logique élevé pendant un cycle d'horloge du signal d'entrée est de masquer un flanc 23 du signal d'horloge qui parviendrait dans le cas contraire au compteur 7 par la ligne 6. En conséquence, le signal apparaissant à la borne 8 de sortie est divisé par N+1 et non par N, bien que le compteur 7 lui-même continue à assurer une division par N. En conséquence, lorsque le rapport de division de l'ensemble du circuit diviseur doit être égal à N+1, une impulsion de commande doit être transmise à la borne d'entrée de commande à chaque cycle du signal de sortie du compteur 7 afin qu'un flanc du signal d'horloge du train
d'impulsions transmis au compteur 7 soit supprimé pour che-
que cycle du signal de sortie du compteur.
Si deux impulsions d'horloge sont transmises à la borne 10 d'entrée de commande à chaque cycle de sortie
du compteur 7, deux flancs d'impulsion d'horloge sont sup-
primés dans le signal d'entrée et le signal de sortie appa-
raissant à la borne 8 est divisé par N+2, et ainsi de suite.
L'invention permet donc une réduction des incon-
venients du retard présenté par l'arrangement connu préci-
puisqu'il n'-- a pas de modificaior de la configuration
du comteur._Ce d-ernier continue à diviser par N, le fac-
teur de division' étant ré:lé par suppression d'impulsions
d'horloge qui pourraient autrement commander le compteur.
L'invention con.vient particulièrement bien aux svnth6 -srs ô;- friouenae dans lesquels des circuits diie-' urs a Isu. fa' o autres à rapport réglable
scnt nécessaires.
Claims (4)
1. Circuit diviseur à facteur réglable, caractérisé en ce qu'il comprend un compteur (7) de division ayant un
facteur fixe de division et qui est commandé par les im-
pulsions d'un train d'impulsions d'entrée qui est transmis au compteur (7) par l'intermédiaire d'un dispositif destiné
à supprimer une ou plusieurs impulsions du train d'impul-
sions d'entrée afin que le facteur réel de division du cir-
-cuit diviseur soit modifié.
2. Circuit selon la revendication 1, caractérisé
en ce que le dispositif destiné à supprimer une ou plu-
sieurs impulsions du train d'impulsions d'entrée comporte une porte (3) destinée à-recevoir le train d'impulsions d'entrée, et un dispositif destiné à transmettre un signal
de déclenchement qui commande la porte.
3. Circuit selon la revendication 2, caractérisé en ce que le dispositif destiné à transmettre le signal de déclenchement comporte un circuit logique ayant une entrée de signaux de commande et destiné à commander la
porte (3) afin qu'une ou plusieurs impulsions soient sup-
primées dans le train d'impulsions d'entrée en fonction d'un signal de commande transmis à l'entrée de signaux de commande.
4. Circuit selon la revendication 3, caractérisé
en ce que le circuit logique commande la porte (3) de ma-
nière qu'une impulsion soit retirée du.train d'impulsions d'entrée pour chaque impulsion transmise au circuit logique
sous forme d'un signal de commande.
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| GB8039315A GB2089539B (en) | 1980-12-08 | 1980-12-08 | Adjustable ratio divider |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| FR2495861A1 true FR2495861A1 (fr) | 1982-06-11 |
| FR2495861B1 FR2495861B1 (fr) | 1988-08-26 |
Family
ID=10517837
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| FR8121892A Expired FR2495861B1 (fr) | 1980-12-08 | 1981-11-23 | Circuit diviseur electronique a facteur reglable |
Country Status (7)
| Country | Link |
|---|---|
| US (1) | US4495630A (fr) |
| DE (1) | DE3142167A1 (fr) |
| DK (1) | DK163905C (fr) |
| FR (1) | FR2495861B1 (fr) |
| GB (1) | GB2089539B (fr) |
| NO (1) | NO161349C (fr) |
| SE (1) | SE8107276L (fr) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4562402A (en) * | 1983-04-29 | 1985-12-31 | Tektronix, Inc. | Method and apparatus for generating phase locked digital clock signals |
| JP2572283B2 (ja) * | 1989-10-23 | 1997-01-16 | 日本無線株式会社 | 可変分周回路 |
| US5063579A (en) * | 1990-05-11 | 1991-11-05 | Northern Telecom Limited | Scaler for synchronous digital clock |
| US5195111A (en) * | 1990-09-07 | 1993-03-16 | Nihon Musen Kabushiki Kaisha | Programmable frequency dividing apparatus |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3341693A (en) * | 1963-06-21 | 1967-09-12 | Rca Corp | Pulse counter |
| FR2282752A1 (fr) * | 1974-08-19 | 1976-03-19 | Seiko Instr & Electronics | Diviseur de frequence pour montre electronique |
| US4031476A (en) * | 1976-05-12 | 1977-06-21 | Rca Corporation | Non-integer frequency divider having controllable error |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4184068A (en) * | 1977-11-14 | 1980-01-15 | Harris Corporation | Full binary programmed frequency divider |
-
1980
- 1980-12-08 GB GB8039315A patent/GB2089539B/en not_active Expired
-
1981
- 1981-10-23 DE DE19813142167 patent/DE3142167A1/de not_active Withdrawn
- 1981-11-23 FR FR8121892A patent/FR2495861B1/fr not_active Expired
- 1981-11-27 DK DK527981A patent/DK163905C/da not_active IP Right Cessation
- 1981-12-03 NO NO814137A patent/NO161349C/no unknown
- 1981-12-04 SE SE8107276A patent/SE8107276L/ not_active Application Discontinuation
- 1981-12-07 US US06/328,248 patent/US4495630A/en not_active Expired - Lifetime
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3341693A (en) * | 1963-06-21 | 1967-09-12 | Rca Corp | Pulse counter |
| FR2282752A1 (fr) * | 1974-08-19 | 1976-03-19 | Seiko Instr & Electronics | Diviseur de frequence pour montre electronique |
| US4031476A (en) * | 1976-05-12 | 1977-06-21 | Rca Corporation | Non-integer frequency divider having controllable error |
Also Published As
| Publication number | Publication date |
|---|---|
| FR2495861B1 (fr) | 1988-08-26 |
| NO161349B (no) | 1989-04-24 |
| GB2089539A (en) | 1982-06-23 |
| NO814137L (no) | 1982-06-09 |
| US4495630A (en) | 1985-01-22 |
| DE3142167A1 (de) | 1982-07-08 |
| DK163905C (da) | 1992-09-14 |
| GB2089539B (en) | 1984-08-01 |
| SE8107276L (sv) | 1982-06-09 |
| DK527981A (da) | 1982-06-09 |
| NO161349C (no) | 1989-08-02 |
| DK163905B (da) | 1992-04-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| FR2544932A1 (fr) | Amplificateur vertical d'oscilloscope comportant un circuit declencheur logique booleen a declenchement hierarchise | |
| FR2589585A1 (fr) | Circuit destine a la synchronisation d'un controleur de circuit a canaux multiples | |
| FR2523385A1 (fr) | Procede et dispositif de retransmission de donnees | |
| FR2527030A1 (fr) | Systeme de transmission en multiplex temporel | |
| FR2577087A1 (fr) | Dispositif de distribution d'horloge tripliquee, chaque signal d'horloge comportant un signal de synchronisation | |
| FR2697909A1 (fr) | Circuit d'exploitation d'un capteur inductif. | |
| EP0002415B1 (fr) | Procédé et dispositif de comptage des erreurs de transmission dans une liaison hertzienne numérique | |
| FR2598570A1 (fr) | Circuit retardateur numerique | |
| EP0190731B1 (fr) | Dispositif de transmission d'un signal d'horloge accompagné d'un signal de synchronisation | |
| FR2495861A1 (fr) | Circuit diviseur electronique a facteur reglable | |
| EP0302562B1 (fr) | Synthétiseur de fréquences présentant un dispositif indicateur d'accord | |
| EP0726651A1 (fr) | Circuit intégré avec conductance réglable à partir d'un signal numérique de consigne | |
| FR2461957A1 (fr) | Circuit de comparaison de phase | |
| FR2527802A1 (fr) | Convertisseur incrementiel-numerique | |
| EP0193453B1 (fr) | Dispositif pour contrôler la période séparant des impulsions | |
| CH619787A5 (fr) | ||
| FR2517145A1 (fr) | Circuit diviseur a rapport reglable et synthetiseur de frequence | |
| EP0202962B1 (fr) | Procédé de commande de l'instant d'ouverture d'au moins deux interrupteurs en série et circuit logique correspondant | |
| EP0246135B1 (fr) | Détécteur de phase et de fréquence, et son utilisation dans une boucle à verrouillage de phase | |
| EP0683441B1 (fr) | Montre électronique avec fonction répétition minutes | |
| EP0189744A1 (fr) | Diviseur de fréquences | |
| EP0328448B1 (fr) | Procédé et dispositif de synchronisation entre des terminaux communiquant par l'intermédiaire d'une chaîne n'assurant pas la transparence temporelle | |
| FR2485853A1 (fr) | Appareil indiquant la phase de la sous-porteuse de chrominance dans chaque ligne d'un signal de television en couleurs | |
| FR2545623A1 (fr) | Temporisateur programmable | |
| FR2476848A1 (fr) | Appareil de formation d'un signal numerique representatif de la periode d'un signal periodique |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| TP | Transmission of property | ||
| CD | Change of name or company name |