DE3142167A1

DE3142167A1 - "teilerschaltung mit einstellbarem teilerverhaeltnis"

Info

Publication number: DE3142167A1
Application number: DE19813142167
Authority: DE
Inventors: Steven John Swindon Wiltshire Poole; Norman Cameron Highworth Wiltshire Thompson
Original assignee: Plessey Overseas Ltd
Current assignee: Plessey Overseas Ltd
Priority date: 1980-12-08
Filing date: 1981-10-23
Publication date: 1982-07-08
Also published as: NO161349C; FR2495861B1; DK163905B; SE8107276L; DK527981A; FR2495861A1; GB2089539B; NO814137L; GB2089539A; DK163905C; US4495630A; NO161349B

Description

Dipl.-lng. Dipl.-Chem. Dipl.-Ing.

E. Prinz - Dr. G. Hauser - G. Leiser

Ernsbergerstrasse 19

8 München 60

22. Oktober 1981

PLESSEY OVERSEAS LIMITED

Vicarage Lane

Ilford, Essex / England

Unser Zeichen: P 2460

Teilerschaltung mit einstellbarem Teilerverhältnis

Die Erfindung bezieht sich auf eine Teilerschaltung mit einstellbarem Teilerverhältnis.

Eine bekannte Form einer Teilerschaltung mit einstellbarem Teilerverhältnis ist ein Teiler mit zwei Teilerverhältnissen, der in Frequenzsyntheseschaltungen angewendet wird und der einen teilenden Zähler enthält, der zur Änderung seines Teilerverhältnisses mit einem Steuersignaleingang ausgestattet ist. ·

Ein dem Steuersignaleingang des Zählers zugeführtes Steuersignal stellt den Zähler so um, daß er durch einen zweiten Teilerfaktor teilt, beispielsweise durch N + 1 anstelle von N.

Ein bei dieser bekannten Teilerschaltung auftretendes Problem ist die Zeitverzögerung zwischen der Anlegung des Steuersignals und der entsprechenden Reaktion der Teilerschaltung.

-r-t

Diese Verzögerungszeit ist abhängig von der Richtung, in der das Teilerverhältnis geändert wird, als "Einstellzeit" oder "Rückstellzeit" bekannt. Bei einer Teilerschaltung mit niedrigerem Teilerverhältnis ist dieses Problem schwerwiegender.

Mit Hilfe der Erfindung soll eine Teilerschaltung mit einstellbarem Teilerverhältnis geschaffen werden, bei der das oben geschilderte Problem wesentlich weniger schwerwiegend ist.

Nach der Erfindung ist eine Teilerschaltung mit einstellbarem Teilerverhältnis gekennzeichnet durch einen teilenden Zähler mit festem Teilerverhältnis, der durch eine Impulsfolge getaktet wird, die ihm über eine Schaltungsanordnung zugeführt wird, die aus der Impulsfolge zur Änderung des effektiven Teilerverhätnisses der Teilerschaltung einen oder mehrere Impulse entfernt.

In einer bevorzugten Ausführungsform der Erfindung ist vorgesehen, daß die Schaltungsanordnung zum Entfernen eines oder mehrerer Impulse aus der Impulsfolge eine Verknüpfungsschaltung für den Empfang der Eingangsimpulsfolge und eine Anordnung zur Abgabe eines Schaltsignals für die Steuerung der. Verknüpfungsschaltung enthält.

Vorzugsweise ist außerdem vorgesehen, daß die Anordnung zur Abgabe des Schaltsignals eine Logikschaltung enthält, die einen Steuersignaleingang aufweist und so ausgebildet ist, daß sie die Verknüpfungsschaltung so steuert, daß, abhängig von einem dem Steuersignaleingang zugeführten Steuersignal, ein oder mehrere Impulse aus der Eingangsimpulsfolge entfernt werden.

ft *

Eine weitere Ausgestaltung besteht darin, daß die Logikschaltung die Verknüpfungsschaltung derart steuert, daß diese für jeden der Logikschaltung als Steuersignal zugeführten Impuls einen Impuls aus der Eingangsimpulsfolge entfernt.

Die Erfindung wird nun anhand der Zeichnung beispielshalber erläutert. Es zeigen:

Fig. 1 eine Teilerschaltung mit einstellbarem Teilerverhältnis nach der Erfindung und

Fig. 2 ein erläuterndes Diagramm mit Signalen, die an verschiedenen Punkten der Teilerschaltung von Fig. 1 auftreten. -

Nach Fig. 1 werden zu teilende Eingangssignale einer Eingangsklemme 1 zugeführt, die an einen Eingang 2 einer ODER-Schaltung und an einen Takteingang 4 eines D-Flipflops 5 geführt ist. Die Ausgangssignale der ODER-Schaltung 3 werden über eine Leitung übertragen und takten einen teilenden Zähler 7, der ein festes Teilerverhältnis N hat. Der Zähler 7 gibt geteilte Ausgangssignale an eine Ausgangsklemme 8 ab, die der Ausgang der Teilerschaltung mit einstellbarem Teilerverhältnis ist.

Das Flipfiop 5 weist einen D-Eingang 9 und komplementäre Ausgänge Q- und Q₇. auf. Der Ausgang Q_n ist mit dem D-Eingang 9 des Flipflops verbunden, so daß dieses Flipflop 5 in bekannter Weise als Frequenzteiler wirkt, bei dem die am Ausgang Q erscheinenden Signale die halbe Frequenz der der Eingangsklemme zugeführten Signale haben.

Es ist eine Steuersignal-Eingangsklemme 10 vorgesehen, der im Betriebszustand ein Steuersignal zur Änderung des Teilerverhältnisses der Teilerschaltung zugeführt wird. Die Eingangsklemme 10 ist zu einem Eingang einer UND-Schaltung 11 geführt,

und sie steht über einen Negator 12a mit einem Eingang einer zweiten UND-Schaltung 13 in Verbindung. Der Ausgang Q des

A Flipflops 5 ist mit einem zweiten Eingang der UND-Schaltung verbunden, und er steht über einen Negator 12b mit einem zweiten Eingang der UND-Schaltung 13 in Verbindung.

Die UND-Schaltung 11 weist einen Ausgang 14 auf, der mit einem Setzeingang eines RS-Flipflops 15 verbunden ist, während die UND-Schaltung 13 einen Ausgang 16 aufweist, der mit dem Rücksetzeingang dieses Flipflops 15 verbunden ist.

Das Flipflop 15 weist Ausgänge Q₁ und Q₁ auf; der Ausgang Q₁ ist parallel zu zwei UND-Schaltungen 17 und 18 geschaltet, und der Ausgang Q₁ ist mit dem Setzeingang eines zweiten RS-Flipflops 19 verbunden.

Ein Ausgang 20 der UND-Schaltung 18 ist mit dem Rückse'tzeingang des Flipflops 19 verbunden, das einen mit Q₂ bezeichneten Q-Ausgang aufweist, der mit einem zweiten Eingang der . UND-Schaltung 17 verbunden ist. Der zweite Eingang der UND-Schaltung 18 ist mit dem Ausgang Q des D-Flipflops 5 verbunden und der Ausgang 21 der UND-Schaltung 17 ist mit einem zweiten Eingang 22 der ODER-Schaltung 3 verbunden.

Es wird nun gemeinsam auf die Figuren 1 und 2 Bezug genommen. Der Eingangsklemme 1 wird eine in der Zeile (a) von Fig. 2 dargestellte Impulsfolge zugeführt, die dann zum Eingang 2 der ODER-Schaltung 3 gelangt. Falls am zweiten Eingang 22 der ODER-Schaltung 3 kein digitales Signal mit hohem Wert anliegt, gelangt die Impulsfolge durch die ODER-Schaltung 3 zur Leitung 6, und sie wird vom Zähler 7 geteilt. Der Zähler teilt die Impulsfolge durch den Teilerfaktor N, und die geteilte Impulsfolge erscheint am Ausgang 8. Die Teilerschaltung hat daher zwischen der Eingangsklemme 1 und der Ausgangsklemme 8 das Teilerverhältnis N.

Die Eingangsimpulsfolge wird auch dem Takteingang 4 des D-Flipflops 5 zugeführt, und wegen der Verbindung des Ausgangs Q dieses Flipflops mit dessen D-Eingang 9 erscheint am Ausgang Q ein Signal mit der halben Frequenz des der Eingangsklemme 1 zugeführten Signals. Diese Impulsfolge ist in Zeile (c) von Fig. 2 dargestellt.

Es sei nun angenommen, daß der Steuersignal-Eingangsklemme Steuerimpulse mit einer niedrigeren Folgefrequenz als der Frequenz der Eingangsimpulsfolge zugeführt werden. Ein solcher Impuls ist in Zeile (b) von Fig. 2 dargestellt. Dieser Steuerimpuls wird direkt an die UND-Schaltung 11 angelegt, und er gelangt in negierter Form an die UND-Schaltung 13; er hat auf keine dieser UND-Schaltungen einen Einfluß, bis das Signal am. Ausgang Q des Flipflops 5 einen hohen Wert annimmt. An diesem Zeitpunkt nimmt das Signal am Ausgang 14 der UND-Schaltung 11 einen hohen Wert an, so daß das Flipflop 15 in den gesetzten Zustand umgeschaltet wird, in dem das Signal an seinem Ausgang Q₁ einen hohen Wert hat.

Die UND-Schaltung 13 empfängt die gleichen Eingangssignale wie die UND-Schaltung 11, allerdings in negierter Form, so daß beim übergang des Steuerimpulses auf den niedrigen Wert und dem daraus folgenden übergang des Signals am Ausgang Q" des Flipflops 5 auf den niedrigen Wert die UND-Schaltung an ihrem Ausgang 16 ein Signal mit hohem Wert abgibt, das das Flipflop 15 setzt, so daß dessen Ausgang Q- den niedrigen Wert annimmt, während das Signal am Ausgang Q₁ den hohen Wert annimmt.

Der Ausgang Q₁ des SR-Flipflops 15 erzeugt somit für jeden Steuerimpuls einen in Zeile (d) von Fig. 2 dargestellten Impuls, dessen Gesamtlänge von der Länge des Steuerimpulses

bestimmt wird, dessen Vorder- und Hinterflanken jedoch mit den Vorder- und Hinterflanken der am Ausgang Q, des Flipflops erscheinenden Impulsfolge synchronisiert sind.

Wie oben erläutert wurde, nimmt das Signal am Ausgang Q₁ des Flipflops 15 zunächst synchron mit dem Signal am Ausgang Q_A des Flipflops 5 einen hohen Wert an. Das Signal am Ausgang Q₁ des Flipflops 15 wird einem Eingang der UND-Schaltung 18 zugeführt, doch hat es in diesem Stadium keine Auswirkung auf diese UND-Schaltung, da deren zweiter Eingang mit dem Ausgang Q₇. des Flipflops 5 verbunden ist, an dem ein niedriger Signalwert vorhanden ist, wenn das Signal am Ausgang Q_A den hohen Wert hat.

Wie aus den Zeilen (a) und (c) von Fig. 2 hervorgeht, nimmt das Signal am Ausgang Q des Flipflops 5 nach einem vollständigen Taktzyklus der Eingangsimpulsfolge den niedrigen Wert an. Das Signal am Ausgang Q₁ des Flipflops 15 hat in diesem Stadium immer noch den hohen Wert, so daß das Signal am Ausgang 20 der UND-Schaltung 18 auf den hohen Wert übergeht, was dazu führt, daß das Flipflop 19 gesetzt wird, so daß das Signal am Ausgang Q₂ dieses Flipflops auf den niedrigen Wert übergeht.

Das am Ausgang Q₂ des Flipflops 19 erscheinende Signal ist in Zeile (e) von Fig. 2 dargestellt. Wie aus den Zeilen (d) und (e) von Fig. 2 hervorgeht, hat das Signal am Ausgang Q₁ an dem dem Übergang des Signals am Ausgang Q₁ des Flipflops 15 auf den hohen Wert unmittelbar vorangehenden Zeitpunkt den niedrigen Wert, da dieses Ausgangssignal das Komplement des Signals am Ausgang Q ist. Wenn das Signal Q₁ den hohen Wert hat, bewirkt dies das Setzen des Flipflops 19, so daß das Signal an dessen Ausgang Q₂ den hohen Wert hat.

3U2167

Der Zustand des Signals am Ausgang Q₂ wird nicht beeinflußt, wenn das Signal am Ausgang Q₁ den hohen Wert annimmt und das Signal am Ausgang Q₁ den niedrigen Wert annimmt, da, wie oben erläutert wurde, der hohe Signalwert am Ausgang Q₁ die UND-Schaltung 18 an dem Zeitpunkt, an dem das Signal am Ausgang Q auf den hohen Wert übergeht, nicht beeinflußt. Die UND-Schaltung 18 ist bis zu einem um einen Taktzyklus · des Eingangssignals an der Eingangsklemme 1 späterliegenden Zeitpunkt zum Rücksetzen des Flipflops 19 nicht freigegeben.

Die Signale an den Ausgängen Q₁ und Q~ der Flipflops 15 bzw. 19 haben daher für die Dauer eines Taktzyklus des Eingangssignals gemeinsam den hohen Wert. Am Ausgang 21 der UND-Schaltung 17 tritt daher für die Dauer dieses einen Taktzyklus ein Signal mit hohem Wert auf, da die Signale an den beiden Ausgängen Q₁ und Q- Eingängen dieser UND-Schaltung zugeführt werden.

Der Ausgang 21 der UND-Schaltung 17 ist mit dem Eingang 2a der ODER-Schaltung 3 verbunden, so daß dieser Eingang für die Dauer eines Taktzyklus des Eingangssignals auf dem hohen Signalwert gehalten wird.

Das Halten des Eingangs 2a der ODER-Schaltung auf dem hohen Signalwert für die Dauer eines Taktzyklus des Eingangssignals hat die Wirkung, eine Taktflanke aus diesem Signal auszublenden, die sonst über die Leitung 6 zum Takten des Zählers 7 übertragen würde. Als Folge davon wird das am Ausgang 8 erscheinende Signal durch N + 1 und nicht durch N geteilt, obgleich der Zähler 7 weiterhin durch N teilt.

Zur Erzeugung eines Teilerverhältnisses N + 1 für äie gesamte Teilerschaltung muß an die Steuersignal-Eingangsklemme 10

3H2167

während jedes Taktzyklus des Zählers 7 ein Steuerimpuls zugeführt werden, damit während jedes Ausgangszyklus des Zahlers 7 eine Taktflanke aus der diesem Zähler zugeführten Impulsfolge entfernt wird.

Wenn der Steuersignal-Eingangsklemme 10 während jedes Taktzyklus des Zählers 7 zwei Taktimpulse zugeführt werden, werden aus dem Eingangssignal zwei Taktflanken entfernt, und das am Ausgang 8 erscheinende Ausgangssignal wird durch N + geteilt, usw.

Mit Hilfe der Erfindung wird daher das bei bekannten Schaltungen vorhandene Problem der Zeitverzögerung abgeschwächt, da keine Umstrukturierung des Zählers 7 stattfindet. Der Zähler teilt weiterhin durch N, und das Teilerverhältnis wird dadurch gesteuert, daß Taktflanken entfernt werden, die sonst diesen Zähler getaktet hätten.

Die Erfindung eignet sich insbesondere für Frequenzsyntheseschaltungen, in denen zwei Teilerverhältnisse oder andere Formen von Teilerschaltungen mit einstellbarem Teilerverhältnis benötigt werden.

Claims

Dipl.-Ing. DIpl.-Chem. Dlpl.-Ing. E. Prinz - Dr. G. Hauser - G. Leiser Ernsbergerstrasse 19 8 München 60 22. Oktober 1981 PLESSEY OVERSEAS LIMITED Vicarage Lane Ilford, Essex /England unser Zeichen: P 2460 Patentansprüche

1. Teilerschaltung mit einstellbarem Teilerverhältnis, gekennzeichnet durch einen teilenden Zähler mit festem Teilerverhältnis, der durch eine Impulsfolge getaktet wird, die ihm über eine Schaltungsanordnung zugeführt wird, die aus der Impulsfolge zur Änderung des effektiven Teilerverhältnisses der Teilerschaltung einen oder mehrere Impulse entfernt.

2. Teilerschaltung nach Anspruch 1, dadurch gekennzeichnet, daß die Schaltungsanordnung zum Entfernen eines oder mehrerer Impulse aus der Impulsfolge eine Verknüpfungsschaltung für den Empfang der Eingangsimpulsfolge und eine Anordnung zur Abgabe eines Schaltsignals für die Steuerung der Verknüpfungsschaltung enthält.

3. Teilerschaltung nach Anspruch 2, dadurch gekennzeichnet, daß die Anordnung zur Abgabe des Schaltsignals eine Logikschaltung enthält, die einen Steuersignaleingang aufweist und so ausgebildet ist, daß sie die Verknüpfungsschaltung so steuert, daß,abhängig von einem dem Steuersignaleingang zugeführten Steuersignal, ein oder mehrere Impulse aus der Eingangsimpulsfolge entfernt werden.

Schw/Gl

"" 3H2167

4. Teilerschaltung nach Anspruch 3, dadurch gekennzeichnet, daß die Logikschaltung die Verknüpfungsschaltung derart steuert, daß diese für jeden der Locjikschaltung aiii Steuersignal v.ugeführten Impuls einen Impuls aus der Eingangsimpulsfolge
entfernt.