FR2474799A1 - Systeme d'acquisition de donnees et convertisseur analogique-numerique - Google Patents

Abstract

A.SYSTEME D'ACQUISITION DE DONNEES ET CONVERTISSEUR ANALOGIQUE-NUMERIQUE. B.SYSTEME D'ACQUISITION DE DONNEES MULTIPLEXEES POUR DERIVER DES DONNEES NUMERIQUES A PARTIR D'UN PROCESSEUR CENTRAL EN COMBINAISON AVEC PLUSIEURS POINTES DE MESURE DE DONNEES ANALOGIQUES, UNE HORLOGE CENTRALE 45, ASSOCIEE A UN CALCULATEUR, UN CALCULATEUR COMMANDANT LE CYCLE DE CONVERSION DU CONVERTISSEUR VF 60 CHOISI PAR LE SIGNAL DE CADENCE. C.SYSTEME APPLICABLE A L'ACQUISITION DE DONNEES ANALOGIQUES POUR LES UTILISER SOUS FORME NUMERIQUES DANS UN ORDINATEUR.

Description

1 2474799

La présente invention concerne un système d'acquisi-

tion de données contrôlant et commandant un ensemble d'entrées de données analogiques, à distance, à partir d'un poste central,

pour les utiliser sous forme numérique dans un ordinateur.

Le brevet U.S 3.530.458 concerne une installation comportant un oscillateur central et un compteur pour fournir un état de comptage lié aux entrées analogiques mutiplexées pour des mesures ponctuelles, des réductions de bruit, un gain numérique et un calibrage à 0, le tout étant commandé par un

ordinateur.

Le brevet U.S 4.068.306 décrit une installation de commande à calculateur consistant à appliquer les signaux de

référence locale pour le calibrage ainsi qu'une entrée analogi-

que à l'intégrateur local pour dériver un état de comptage utilisé par un calculateur en combinaison avec d'autres états de comptage obtenus par multiplexage d'un ensemble de points de

mesure distincts.

Il est également connu selon le brevet U.S 3.916.173 de faire des corrections d'échelle et de zéro (tarage) à l'aide d'un calculateur sur plusieurs canaux de mesure de signaux

d'entrée analogique pour assurer une mise à zéro passive.

Les trois documents mentionnés ci-dessus montrent qu'il est avantageux de faire un traitement numérique à l'aide

d'un ordinateur pour assurer le contr8le et la commande de plu-

sieurs canaux de mesure d'entrée analogique, distincts, réglés en particulier pour corriger le décalage et le calibrage (tarage) ainsi que les mesures. Néanmoins, les solutions proposées par l'art antérieur ne permettent pas d'utiliser au maximum,

l'avantage d'un tel calculateur centralisé.

La présente invention a pour but de centraliser les fonctions de commande et de temps à l'aide d'un ordinateur dans un système d'acquisition de données multiplexées, par calcul, de façon à réduire considérablement les besoins en équipements

locaux. Ainsi, en effectuant le maximum du traitement des mesu-

res à la sortie des canaux de mesure, on réduit les conditions de fabrication des circuits et des composants au niveau des canaux. Cela permet d'utiliser des équipements moins coûteux installés aux multiples points de mesure sans diminuer en aucun

cas la qualité des mesures.

A cet effet, l'invention concerne une installation

2 2474799

du type ci-dessus, dans laquelle plusieurs canaux de mesure sont reliés à une horloge centrale par des transformateurs d'isolation distincts. L'horloge centrale fournit un signal de

commande à chacun des convertisseurs continu-alternatif asso-

ciés à chaque canal, les signaux de commande réglant le cycle

de conversion au niveau du transformateur d'isolation corres-

pondant. Le primaire fournit au secondaire un courant alternatif qui est redressé pour assurer l'alimentation en courant continu de l'unité de mesure associée à ce canal particulier. Pour convertir les données d'entrée analogique en un point de mesure,

on utilise un convertisseur à équilibrage de charge tension-

fréquence (V/F) qui est synchronisé par l'horloge centrale. Cette caractéristique est importante dans le contexte de la présente

invention, car au niveau du secondaire du transformateur d'iso-

ltion, on peut commander avec précision l'instant du cycle de conversion à partir de l'horloge centrale; cela se fait de façon centrale et en parallèle pour tous les canaux. On utilise des composants CMOS formant des flip-flop (bascules bistables) pour la traduction des signaux logiques du cycle de conversion du convertisseur V/F. Ces composants en technique état solide sont

commandés en cadence pour chaque demi-cycle de la tension alter-

native. La transmission des données logiques par impulsions se fait en chargeant le secondaire du transformateur d'isolation par un condensateur de décharge. Une telle transition abrupte provoque une poussée de courant du côté du primaire; cette poussée est détectée et amplifiée par un transistor qui génère

une impulsion qui indique que l'état de comptage du convertis-

seur V/F correspond à l'instant exact du cycle et ainsi à l'horloge centrale. Ce chargement du secondaire du transformateur d'isolation n'interfère pas avec l'alimentation alternative du

primaire du transformateur.

Suivant une autre caractéristique importante de l'invention, on a au moins trois entrées de données analogiques,

possibles, à l'extrémité de mesure de l'unité de mesure du canal.

Une donnée d'entrée analogique est constituée par une tension de polarisation stable permettant de mesurer des grandeurs positives et négatives avec une grandeur mesurée, connue. La seconde donnée d'entrée analogique est une autre tension stable utilisée avec la tension de polarisation comme seconde grandeur mesurée, connue. La troisième donnée d'entrée analogique est le signal au point de mesure. Le multiplexeur constitué par les composants CMOS est associé à un compteur en anneaux à trois étages pour la sélection successive dans le temps, des trois données d'entrée analogique. Le signal de cadence de l'unité centrale est utilisé par l'intermédiaire du transformateur

d'isolation pour que le multiplexeur passe à l'étage suivant.

Cette cadence se fait en interrompant l'alimentation alternative du primaire, essentiellement en arrêtant la commande en cadence du convertisseur de puissance continue-alternative, c'est-à-dire de l'interrupteur qui lui correspond. Cette interruption est traduite à la sortie de l'étage redresseur de l'alimentation de puissance continue, au niveau du secondaire du transformateur d'isolation en un signal de transition logique équivalent à une

impulsion de cadence fournie au multiplexeur.

Ainsi, pour chaque étage multiplexeur le système, d'acquisition de données selon l'invention transmet par le

transformateur d'isolation du canal choisi, une série d'impul-

sions reçues et enregistrées dans un compteur correspondant. Les états de comptage sont traités comme des données numériques par le calculateur central qui effectue la correction de décalage, le calibrage, le réglage de l'échelle et le traitement des

données mesurées.

De façon préférentielle, tous les canaux et les

transformateurs correspondants, ainsi que les unités d'alimen-

tation de puissance continue sont montés sur une plaquette commune à l'horloge centrale et à l'unité de traitement des données numériques sous la forme d'un microcalculateur. Cette

plaquette globale présente toutes les caractéristiques avanta-

geuses de l'invention. Elle est compacte et légère; les compo-

sants peu coûteux sont prévus dans les différents canaux. Les

conditions relatives à la précision et la sophistication con-

cernent uniquement l'horloge centrale et le microcalculateur.

Un tel système d'acquisition de données peut se brancher facile-

ment comme tout système dans un système général de commande et de calcul pour la commande générale du procédé, avec autant de points de mesure que de canaux et générant des signaux d'ordre

liés à la commande du procédé.

De façon générale, l'invention concerne un système

d'acquisition de données à multiplexage pour dériver des don-

nées numériques d'un processeur central en liaison avec plusieurs

4 2474799

points de mesure de données analogiques à distance, dans des

canaux en parallèle, le système comportant plusieurs convertis-

seurs tension/fréquence (V/F) analogues, chacun étant associé localement à un point de mesure, une horloge centrale associée au calculateur donnant un signal de cadence et un ensemble de transformateurs d'isolation, identiques, assurant la liaison entre le calculateur et chacun des convertisseurs et le point de mesure correspondant, chacun des convertisseurs V/F ayant un cycle de conversion- et pouvant travailler suivant plusieurs modes de fonctionnement au choix, le -calculateur choisissant l'un des points de mesure et le convertisseur V/F correspondant pour commander le cycle de conversion de ce convertisseur à

l'aide du signal de cadence par l'intermédiaire du transforma-

teur d'isolation.

La présente invention sera décrite plus en-détail à l'aide des dessins annexés, dans lesquels: - la figure 1 est un schéma d'un convertisseur analogique/numérique correspondant à un mode de réalisation de l'invention, et qui est monté dans l'un des différents canaux de mesure d'un système d'acquisition de données indiqué à titre

d'exemple.

- la figure 2 montre les courbes des cycles de

conversion du convertisseur A/D de la figure 1.

- la figure 3 représente un circuit caractéristique

d'un convertisseur A/D de la figure 1 selon un mode de réalisa-

tion préférentiel de l'invention.

- la figure 4 montre les courbes de fonctionnement

du flip-flop de la figure 3.

- la figure 5 montre deux fonctions de transfert

linéaire utilisées par le microcalculateur du système d'acquisi-

tion de données de la figure 1, pour calculer de façon récur-

rente la donnée numérique correcte représentant la donnée analogique d'entrée, après calibrage et mise à l'échelle dans

chacun des différents canaux de mesure en parallèle.

Selon la figure 1, une unité centrale 200 comprend

un microcalculateur 49, un ensemble de compteurs 48 et une hor-

loge centrale 45 pour contrôler et commander N canaux de mesure, branchés en parallèle. Chaque canal de mesure se compose comme cela est représenté pour le canal#sf 1, une unité de mesure 100

et une alimentation de puissance 101 couplées par un transforma-

teur d'isolation T. Une source de tension de courant continu Vp est reliée à un onduleur (ou convertisseur continu/alternatif) 42 sous la commande d'un signal de cadence fourni par l'horloge

de l'unité centrale 200 par l'intermédiaire de la ligne 43.

Il en résulte que le primaire P du transformateur T est excité

par un courant alternatif à la fréquence du signal de cadence.

Le secondaire S du transformateur T de l'unité de mesure 100 est redressé par le redresseur Ri de façon à fournir aux lignes 41, 41' des tensions continues respectivement égales à V+ et V-. Dans l'unité de mesure 100, il y a un multiplexeur 50 qui répond par la ligne d'entrée 1 au signal d'entrée analogique Vx fourni par le transducteur TD1 du point de mesure, ce transducteur peut

être un thermocouple ou tout autre capteur analogique.

Une tension de polarisation VB est appliquée à la ligne 2; une tension de référence V REF est appliquée à la ligne 3; cette tension est fournie par une source de tension stable SVS. Le multiplexeur 50 est commandé par la ligne 51, comme cela sera décrit, pour fonctionner progressivement comme un compteur

en anneau et arriver dans l'un des trois états successifs défi-

nis par les lignes 1, 2, 3. Il en résulte qu'à la sortie 10 on

dérive une tension représentant l'unedes trois tensions possi-

bles Vx, VB, VREF suivant la phase de fonctionnement du multi-

plexeur 50. La tension de la ligne 10 est appliquée à l'entrée non inversée d'un amplificateur opérationnel 0A1 dont l'entrée inversée est à la masse. La sortie de la ligne 8 est un signal préamplifié, Vi. Le signal Vi est appliqué comme signal d'entrée par la résistance Ri à un convertisseur tension/fréquence V/F 60. Le convertisseur 60 fournit en sortie sur la ligne 36 une série d'impulsions qui sont comptées par l'unité centrale 200 pendant l'intervalle de temps de mesure, prédéterminé, T de façon à donner une caractéristique de comptage correspondant

en amplitude au signal analogique Vi.

Le convertisseur V/F 60 se compose d'un circuit

d'équilibrage de charge comprenant une source de courant cons-

tant CCS, un commutateur SW1 pour mettre en circuit la source CCS, un intégrateur INT répondant au noeud J1 et une ligne 32 pour le signal d'intensité Ii, et un courant constant ICC de la source de courant CCS ainsi qu'un interrupteur SW1 lorsque ce dernier est fermé. L'intégrateur INT donne une rampe qui descend en-dessous d'un seuil pendant la charge sous le signal Ii, puis

6 2474799

remonte de l'intensité ICc+Ii lorsque l'interrupteur SW1 est fermé par l'intermédiaire d'un flip-flop FF. La montée de la

rampe est déterminée par le signal de cadence qui ouvre de nou-

veau l'interrupteur SW1 par l'intermédiaire du flip-flop FF. Le cycle se répète avec une rampe qui descend d'abord. Le fonctionnement du convertisseur V/F 60 découle

le plus clairement de l'interaction du flip-flop FF, de l'inté-

grateur INT, de l'interrupteur SW1 en examinant les courbes de

la figure 2. Selon la figure 2, les courbes (a)... (f) repré-

sentent respectivement: 1) La fonction de rampe de l'intégrateur INT en fonction de la tension V1 lorsque l'interrupteur SW1 est ouvert

(parties de droite QA, BC, DE, FG de la courbe (a), et en fonc-

tion de l'intensité I c+I lorsque l'interrupteur SW1 est fermé

(partie linéaire AB, CD, EF, GH de la courbe (a).

2) La courbe (b) est le signal de l'interruption

qui commande le multiplexeur 50.

3) La courbe (c) indique la remise à l'état initial

du multiplexeur après un certain temps.

4) La courbe (d) est le signal de cadence appliqué par l'intermédiaire de la ligne 23 à la broche de cadence du

flip-flop FF.

) Le comptage de tous les compteurs 48 en parallèle est autorisé pendant l'intervalle de temps fixe T défini par

la courbe (e).

6) La courbe (f) indique l'état de comptage obtenu par un train d'impulsions dérivé de la broche Q du flip-flop FF de- la ligne 36. Ces impulsions correspondent aux pics inférieurs

A, C, F de la courbe (a).

Suivant la technique d'équilibrage de charge d'un convertisseur tension/fréquence, on charge progressivement un

condensateur de l'intégrateur INT à l'aide du signal Ii. L'in-

tégrateur se développe suivant une rampe dont la pente est une fonction du signal Vi jusqu'au passage d'un seuil. Ce passage est reconnu seulement par le circuit, lorsqu'il reçoit un signal de cadence (courbe d) . Lorsque cela se produit (au point A sur la courbe (a)) pour la ligne 23, la cadence fait appara tre la donnée sur les broches Q et Q du flip-flop. Il en résulte que, dans la ligne 36, l'état Q apparait comme l'une des impulsions de la courbe (d) et par la ligne 34 la broche Q met à l'état l'interrupteur SW1, c'est-à-dire que l'intensité Icc est appliquée au noeud J1 et à la ligne 32. C'est pourquoi l'intégrateur a une courbe qui part du point A et dont la pente est définie par Ii+I c en étant toutefois dominée par I0C. Le point de fonctionnement traverse de nouveau le seuil. Lorsque

le signal de cadence suivant se produit sur la ligne 23, l'in-

terrupteur SW est ouvert. La courbeçasse autour du point B, puis commence un nouveau cycle. Dans l'exemple de la figure 2, et pour la durée de l'intervalle T, on dérive trois impulsions sur la ligne 36 à partir du flip-flop FF pour les enregistrer

dans les compteurs 48.

L'état de comptage égal à 3 est proportionnel à l'amplitude de la tension Vi appliquée pendant l'intervalle T. Dans le premier état du multiplexeur 5C, on applique un signal d'entrée analogique d'amplitude V X; le nombre des impulsions caractérise l'amplitude VX. Lorsque le signal d'entrée analogique varie pendant les intervalles de temps de mesures successives T, le convertisseur V/F donne sur la ligne 36 un nombre

variable correspondant 5'iLpulsions. Il sera expliqué ultérieu-

rement à l'aide de la figure 3 comment on génère le signal de déclenchement de la ligne 51 vers le multiplexeur 50 et le

signal de cadence 23 vers le flip-flop FF et comment on syn-

chronise ces signaux à l'aide de l'horloge centrale 45 en four-

nissant en sortie un signal de cadence sur la ligne 43. Il sera également expliqué à l'aide de la figure 3 comment on fournit

sur la ligne 36 et à l'aide du flip-flop FF un train d'impul-

sions pour le transmettre à travers le transformateur d'isola-

tion T pour l'appliquer à la ligne 46 et dériver un état de comptage de l'un des compteurs autorisés 48 de l'uniré centrale

200. Dans un but de simplification, la figure 1 montre schéma-

tiquement les fonctions précédentes représentées par des blocs de la manière suivante: Le signal d'horloge de la ligne 43 provenant de l'horloge centrale 45 commande l'onduleur 42 pour générer un courant alternatif passant par le primaire P du transformateur T. Un redresseur R1 branché entre les lignes L1, L2 aux bornes du secondaire S, transforme le courant alternatif en un courant continu, sous les potentiels V+ et Vappliqués aux lignes L'1 et L'2 pour l'unité de mesure 100. De façon caractéristique, les tensions V+ et V- sont respectivement égales à +12v et -12v. La ligne L2 de courant alternatif au noeud J2 est reliée par la ligne L à un second redresseur R3 pour appliquer à la ligne 51 un signal de sortie, redressé, qui est normalement

appliqué à la porte de commande du multiplexeur 50. Pour déclen-

cher le multiplexeur 50 à partir de l'unité centrale et le faire

passer à l'état suivant le microprocesseur 49 crée une interrup-

tion dans le signal d'horloge (non représentée). Lorsque cette interruption se produit, l'onduleur 42 n'est plus commandé et la tension redressée de la ligne 51 chute. On suppose toutefois que la constante de temps du circuit R1 par opposition à la constante de temps du circuit R2 est suffisamment plus grande pour qu'il n'y ait pas d'influence sur les lignes L'1, L'2, car cela couperait l'alimentation de l'unité de mesure 100. Dans cette hypothèse, la courte interruption du signal de cadence de la ligne 43 provoque une brusque transition dans la ligne 51; cette variation est utilisée par le multiplexeur 50 pour passer

à l'étape suivante. De cette façon, par des interruptions suc-

cessives du signal de cadence de la ligne 43, interruptions qui

sont successives et qui sont choisis dans le temps, le micro-

calculateur peut faire travailler le multiplexeur à la manière d'un compteur en anneaux en passant par des étages successifs, c'est-à-dire pour faire passer dans la ligne 10 les tensions pV, VB et VRF En tenant compte de la cadence du flip- fop FF au noeud J3 sur la ligne L1 du secondaire S du transformateur, on dérive un signal synchrone sur le courant alternatif induit par le primaire puis par le signal de commande' de' l'ondulateur sur la ligne 43. C'est pourquoi, le flip-flop FF est en fait mis à l'état et remis à l'état initial en synchronisant le signal de

cadence 43 par l'horloge centrale 45.

Le train d'impulsions émis par le flip-flop FF-et passant par la ligne 36 est appliqué à la porte de l'interrupteur SW2 en parallèle sur le condensateur C Le condensateur C est en série sur la diode D2 entre le noeud-J4 de la ligne L2 du secondaire S et la masse. Lorsque l'interrupteur SW2 est ouvert,

le condensateur C2 est chargé par le secondaire S par l'inter-

médiaire de la diode D2. Lorsque l'interrupteur SW2 est fermé, le condensateur C2 se décharge rapidement. C'est pourquoi

chaque fois qu'une impulsion de la ligne 36 ferme l'interrup-

teur SW2, ce qui se produit à une alternance du signal de cadence, à l'alternance suivante le condensateur C2 se charge par diode D2, ce qui charge brusquement le secondaire S du transformateur d'isolation T. Il en résulte une poussée de courant qui apparatt sur le primaire. Le détecteur DT couplé sur le primaire P transforme cette poussée d'intensité en une

impulsion qui est appliquée à la ligne de comptage 46 du comp-

teur correspondant 48.

La description ci-dessus de la structure et du

fonctionnement du canal # 1, faite en relation avec l'unité centrale 200 montre que lorsque le multiplexeur 50 est dans un

état donné, par exemple l'état # 1, en général lorsque la ten-

sion Vx de la ligne 1 apparait comme Vi sur la ligne 8, l'inté-

grateur INT assure le comptage sur la ligne 33 d'un nombre d'impulsions correspondant à l'amplitude du signal Vx pendant

].5 l'intervalle de temps de mesure du convertisseur V/F 60. Lors-

qu'une telle impulsion est générée, le flip-flop FF provoque l'apparition d'un nombre correspondant de poussée d'intensité

dans le primaire par l'intermédiaire de la ligne 36 et l'inter-

rupteur SW2 par l'intermédiaire du transformateur T. Ces pous-

sées de courant sont détectées par le circuit 46 et sont stabi-

lisées pendant l'intervalle de temps de mesure T à l'aide du compteur correspondant 48 de façon à donner un état de comptage Cx De même lorsque le multiplexeur est dans son second état, c'est-à-dire lorsque la tension VB est appliquée à la ligne 2 et apparaît comme tension Vi sur la ligne 8, le même compteur 48 correspondant totalise l'état de comptage C B Cet état de

comptage C correspond à la tension connue VB. La même opéra-

B tion se fait avec la tension connue V REF donnant l'état de comptage CREF' Lorsqu'on fait une mise à zéro automatique pour calibrer un convertisseur A/D, en pratique on régle l'entrée analogique à la tension nulle pendant la durée de l'opération de test. Etant donné les erreurs propres au circuit, on a une valeur de décalage comme état de comptage; cette grandeur doit être prise comme décalage de toute mesure dérivée du signal d'entrée analogique réel. Or comme on veut pouvoir mesurer un

signal négatif aussi bien qu'un signal positif, il est intéres-

sant d'utiliser une tension de polarisation. Le circuit de la figure 1, qui sera décrit ci-après à l'aide de la figure 3, donne une tension de polarisation positive VB sur la ligne 2 appliquée à l'amplificateur opérationnel QA1. C'est pourquoi,

2474799

lorsque le multiplexeur est dans son premier état ou état de mesure sur la ligne 1, l'amplificateur opérationnel OA1 voit la tension VX+VB- Lorsque le multiplexeur 50 est déclenché et se trouve dans son troisième état, c'est-à-dire pour traduire la tension VREF de la ligne 3 à la ligne 10 et qu'un courant CREF est dérivé, comme la tension VREF est fournie par une source de

tension stable SVS, l'état de comptage CREF constitue une gran-

deur fiable que l'on peut utiliser de façon répétée sous la

forme de l'état de comptage CB pour chaque cycle d'essai.

Ainsi, après avoir faire les essais, le multiple-

xeur 50 étant dans son second et dans son troisième état, les tensions VB et VR transformées comme tension Vi sur la ligne 8 ont entraîné des états de comptage CB et CREF qui sont reçus successivement par le transformateur d'isolation T sur l'un des compteurs 48. Les états constants CB et CREF sont utilisés pour calibrer directement et assurer la concordance d'échelle de toute mesure de la tension V en donnant un état de comptage

CX, réglé à ce qui serait une grandeur- absolue.

De façon plus générale, chaque impulsion dans la ligne 36 est transmise par le transformateur d'isolation T et

est reçue par l'un des compteurs 48 lorsque celui-ci est auto-

risé à accumuler un état de comptage représentatif de la ten-

sion Vi. Il est clair que le convertisseur tension/fréquence du bloc 100 forme avec le compteur 48 correspondant de l'unité centrale 200 un convertisseur analogique/numérique (A/D). On a en parallèle un nombre N de tels convertisseurs A/D suivant le nombre N de canaux; les différents compteurs 48 de l'unité centrale accumulent en parallèle les états de comptage respectifs représentant les grandeurs de mesure ou d'essai Vi sur la ligne 8 des canaux respectifs. Tous les compteurs sont remis à l'état initial et sont autorisés, par une commande de porte fournie par le microcalculateur, au début d'un cycle de conversion. Lorsque les compteurs sont autorisés, ils comptent la grandeur V. dans les différents canaux en parallèle. A la fin de la période de mesure T, les portes des compteurs sont

fermées pour que le microcalculateur puisse récupérer, enregis-

trer et combiner les différents états de comptage. Comme indiqué précédemment, la grandeur Vi peut soit représenter Vx lorsque i le multiplexeur est à l'état # 1, ou VB lorsque le multiplexeur est à l'état # 2 ou encore VREF lorsque le multiplexeur est il 2474799 dans son troisième état. La caractéristique de comptage de Vx peut 9tre dérivée par le convertisseur A/D de façon récurrente

pour contr8ler la variation Vx correspondant à un procédé indus-

triel auquel est associé un canal particulier, pour en faire la correction de décalage et la mise à l'échelle, de temps à autre, pour confirmer les grandeurs et supprimer d'éventuelles erreurs dues à la température, au décalage, etc, du circuit du canal particulier. Pendant de telles opérations d'essai, on obtient les états de comptage CB' CREF par le compteur correspondant 48, à savoir à l'état # 2 et à l'état # 3 du multiplexeur 50. Ces

résultats sont enregistrés dans la mémoire RAM du microcalcula-

teur et sont conservés jusqu'à ce que ces informations soient rafraîchies par une opération d'essai suivante, demandée par le microcalculateur en fonction du programme. Ces états de comptage CB et CREF sont utilisés pour confirmer que la grandeur CC est correcte pour l'état de comptage correspondant à l'état

CX, dérivé par le compteur 48 pour la grandeur Vx.

La figure 3 montre un mode de réalisation préféren-

tiel d'un convertisseur A/D selon l'invention. Le multiplexeur

50 comporte un compteur diviseur à décades CT1 qui est un com-

posant CMOS, réalisé en technique état solide; ce composant constitue un sélecteur d'état et un compteur en anneau, à savoir un compteur Johnson CMOS, comprenant trois composants J-FET 11, 12, 13 pour les trois états successifs. Le composant 11, réalise en technique état solide reçoit le signal d'entrée de la ligne 1 fourni par le transducteur, le thermocouple ou

autre dispositif de mesure placé au point de mesure. Le compo-

sant 13 en technique état solide, reçoit par la ligne 3 la tension de référence VREF dérivée d'une source de tension stable SVS (2,5 volts). La tension de polarisation VB est appliquée par la ligne 2 à l'entrée S du composant 12, réalisé en technique

état solide.

La source de tension stable SVS est reliée par l'intermédiaire de la résistance RA à un eoeud JB commun aux entrées de canal en mode commun; ce point est relié à une extrémité de la résistance d'entrée RD de la ligne 2 allant à l'entrée S du dispositif 12, ainsi qu'à une extrémité de la résistance R. La source de tension stable SVS fournit ainsi une tension connue VB au noeud JB; une autre tension connue VREF est appliquée à l'autre extrémité de la résistance RB qui

12 2474799

constitue le noeud JREF; ce noeud JREF est commun à la résis-

tance R reliée à la masse par l'intermédiaire du Conducteur E 102 et à la résistance RC, reliée à la ligne 3 ainsi qu'à l'entrée S du composant 13. Ainsi au noeud JREF' la source de tension SVS donne la tension connue VREF. Le potentiel négatif

de la source de tension SVS est relié à la masse par les con-

-ducteurs 105 et 102. De façon caractéristique, la source de tension stable SVS fournit +2,5 volts; les tensions VB et VREF

sont de l'ordre de plusieurs millivolts. Lorsqu'on mesure VB' on ferme l'interrupteur 12 et une tension de

polarisation positive VB est appliquée par les

lignes 2 et 4 à l'entrée non inversée de l'amplificateur opéra-

tionnel OAl. Pour mesurer le signal d'entrée Vx, inconnu, on ferme l'interrupteur 11 pour que le préamplificateur OA1 voit la tension appliquée entre l'entrée inversée et l'entrée non inversée, c'est-à-dire Vx = VB. Lorsque le multiplexeur 50 se trouve dans son troisième état, la tension VREF de la tension 3 est appliquée par l'intermédiaire de l'interrupteur 13, fermé, de la ligne 5 à l'amplificateur opérationnel OA Ces trois états aboutissent, comme cela a été indiqué, à des états de comptage distincts CB, CX, CREF à la sortie du convertisseur

A/D, c'est-à-dire du compteur 48 correspondant de l'unité cen-

trale qui contient les états de comptage et les traits de façon numérique dans le microcalculateur 49. La commande du sélecteur CT1 est effectuée à partir de la jonction J6 par la ligne CD' la diode D1, la jonction J7 et la ligne 51 sur la broche de cadence du composant CT1. A chaque impulsion de déclenchement reçue par la ligne de communication, CT1 donne un signal de sortie déterminé séquentiellement par les broches Q0, Q1, Q2 suivant une permutation circulaire. Ces broches sont reliées aux entrées G respectives des composants 11, 12, 13 qui à leur

tour mettent en oeuvre les entrées correspondantes (par les-

lignes 1, 2, 3) pour recevoir les données et les fournir par

les lignes 4, 5, 6 sous forme de données analogiques (figure 3).

Le noeud J6 et la ligne CD sont reliés à l'anode de chacune des diodes R2 dont les cathodes sont reliées aux extrémités A et B du secondaire S du transformateur-d'isolation dont la prise médiane M est à la masse. Les extrémités A et B sont également reliées aux anodes des diodes R1 qui ont en commun un noeud J5 relié à chacune des cathodes. Entre les noeuds J et J (+)

13 2474799

on a une alimentation continue classique (L'I à +12v, L'2 à -12v) avec un filtre passe-bas symétrique par rapport à la prise

médiane M et des diodes Zener entre les lignes L'1, L'2 respec-

tives et la masse.

Le transformateur d'isolation T est alimenté par le primaire P en courant alternatif généré par la commutation périodique de la masse de la source de tension Vp faisant partie de l'unité d'alimentation de puissance 101. La commutation est assurée par le dispositif 42 branché entre l'enroulement P et la masse par l'intermédiaire des résistances en parallèle R7, R8. Le noeud J13 entre le dispositif 42 et les résistances R7,

R8 est relié à la base du transistor T 2 Le collecteur du tran-

sistor T2 est relié au compteur 48 (par la ligne 46) associé à l'unité centrale 200 par un canal particulier. L'émetteur T2 est relié à la masse. De façon caractéristique, le dispositif 42 est un composant FET de puissance V-MOS en technique état solide portant la référence 2N6660. Le dispositif 42 fonctionne conmmte coïcw-.uLateur couvert et fermé périodiquement par le signal

de cadence PSD de la ligne 43.

Le multiplexeur 50 de l'unité de mesure 100 et la

ligne de déclenchement 51 fonctionnent sur l'ordre du micro-

calculateur pour interrompre le signal de cadence de la ligne 43 pour une durée courte et définie. Cette interruption sur la

ligne 43 du commutateur 42 provoque dans le secondaire du trans-

formateur T une chute de la tension redressée sur le noeud J6

et de la ligne CD. Toutefois, sur le noeud J5, comme la cons-

tante de temps de l'alimentation de puissance des lignes L'i.

L'2 est beaucoup plus grande que la constante de temps au niveau

du noeud J7 de l'anode de la diode D1, il n'y a pas de dérange-

ment de l'alimentation générale de l'unité de mesure 100 et l'interruption du signal de cadence de la ligne 43 entratne une transition brutale sur la ligne CD qui passe la diode D1 et

apparait au noeud J7.

Une telle transition du niveau de tension dans la ligne 51 entraîne que le composant CT1 fait passer son signal de sortie de l'état Q donné à l'état suivant et branche ainsi l'un des composants 11, 12, 13 correspondants. Toutes les trois sorties de données 4, 5, 6 sont branchées par la ligne 10 sur l'entrée non inversée d'un amplificateur opérationnel OA1 qui constitue un préamplificateur. La sortie 8 du préamplificateur

14 2474799

OA1 passe sur le noeud J1 et par la ligne 32 à l'entrée de

l'intégrateur INT construit autour de l'amplificateur opération-

nel OA2; cet amplificateur comporte un condensateur Cl branché

dans la boucle de réaction reliant la sortie à l'entrée. L'in-

tégrateur INT est associé à un interrupteur SW1 formé de deux

composants J-FET 7, 8 constituant des interrupteurs de courant.

Une telle source de courant constant CCS fournit un courant

Icc au noeud J1 chaque fois que l'interrupteur SW est fermé.

Un flip-flop (bascule bistable) FF formé de deux doubles flip-

flop D, 15, 16 en technique CMOS termine le convertisseur tensionfréquence 60 selon la figure 1. Il s'agit là d'une application originale d'une technique bien connue. On consultera

avec intérgt la documentation "The Charge-Balancing A/D Conver-

ter: An Alternative to Dual-Slope Integration" par R.C. Kime

dans Electronics du 24 Mai 1973, pages 97-100. Lorsqu'il fonc-

tionne, le calculateur contr8le et commande le convertisseur tensionfréquence 60 de chaque canal en fonction d'une horloge centrale donnant un signal de cadence précis entretenu par un oscillateur à quartz. De façon caractéristique, l'oscillateur-à quartz fournit une fréquence fondamentale de 6 MgHz, qui donne

* un signal de 250 KHz PSD de la ligne 43 commandant l'interrup-

teur 42. Le fonctionnement du convertisseur V.F 60 de l'unité de mesure 100 est le suivant: On suppose qu'un signal d'entrée analogique Vi charge le condensateur C1 par un courant Ii appliqué par la

ligne 32 à l'entrée non inversée de l'amplificateur opération-

nel 0Al, si bien que l'intégrateur se charge de façon négative

et qu'il s'établit une courbe descendante proportionnelle à Vi.

La technique d'équilibrage des charges consiste à fournir à partir d'une source de courant constant CCS, par l'intermédiaire d'un interrupteur SW1, un courant ICC qui remet la rampe (courbe en pente) au-dessus d'un seuil et dérive une impulsion chaque

fois que cela se produit. Cela rrive à une vitesse caractéris-

tique de l'amplitude de Vi. La sortie de l'amplificateur OA2 est reliée par l'intermédiaire d'une diode Zener ZD au noeud J9. Le noeud J9 est relié par une résistance à la tension

-12 volts et par la ligne 14 à l'entrée de données D d'un compo-

sant CMOS 15 dont la propre sortie Q est reliée à l'entrée de

données D d'un second composant CMOS 16.

Selon la figure 4, les courbes représentent le cycle

2474799

de fonctionnement des flip-flop 15, 16 de la figure 3. La courbe

D de la figure 2 est reproduite pour le signal de synchronisa-

tion de la ligne 23 de la figure 1. La courbe g correspond à l'état de la broche Q du dispositif 15 lorsque celui-ci est remis à l'état initial, tel que cela apparaît sur la ligne 36 à la figure 3. La courbe h représente l'état de la broche Q du

dispositif 16 lorsqu'il est mis à l'état par le dispositif 15.

La courbe i représente le signal appliqué à la base du transis-

tor T1 par la ligne 36 pour le brancher. La courbe j représente

la décharge du condensateur C2 lorsque le transistor T1 est con-

ducteur. La courbe k représente le signal appliqué à la base du transistor T2; ce signal résulte de la poussée de courant dans le primaire P du transformateur T lorsque le condensateur C2

est chargé après une décharge.

1S A la figure 3, le flip-flop FF (les composants 15, 16) est commandé en cadence par le courant alternatif du noeud J3 associé à l'extrémité A du secondaire S. Le courant pulsé traverse le condensateur C4 pour passer par la jonction J9 commune à la résistance reliée à la tension de -12 volts et à la ligne 23 allant à la broche de cadence du composant 15. La broche Q du composant 15 est reliée à la broche D du dispositif 16 et par l'intermédiaire de la jonction J10 et de la ligne 36

à un condensateur de couplage C3 sur la base du transistor T1.

L'émetteur du transistor T1 est relié à la masse. La base est

reliée à la masse par la résistance R6. Par ailleurs, la jonc-

tion J4 associée à la borne B de l'enroulement S des cathodes

de l'un des redresseurs R et l'anode du redresseur correspon-

dant R est relié au collecteur du transistor T1 par l'inter-

médiaire d'un réseau en série composé de la diode D2 et de la résistance R5. Le condensateur C2 est en parallèle sur le transistor T1 et la résistance R. Dans ce montage, lorsque le

point A est à un potentiel positif, le point B est à un poten-

tiel négatif polarisant en opposition la diode D2.

Ainsi, chaque fois que dans ces conditions le

transistor T1 est rendu conducteur par la tension de commande appli-

quée à sa base (courbe i, figure 4) par la ligne 36 et le

condensateur C3, le transistor T1 est en fait coupé de l'ali-

mentation. Dans ces conditions, le transistor conducteur T1 décharge le condensateur (courbe j, figure 4). Le condensateur C2 est initialement chargé par l'alimentation appliquée au

16 2474799

noeud J4 par l'intermédiaire de la diode D2D c'est-à-dire pen-

dant l'autre alternance du signal de cadence de la ligne 43, en général lorsque A est à un potentiel négatif, B étant à un

potentiel positif. En examinant le cycle simultané des compo-

sants 15 et 16, on voit, que sur le noeud J., la tension passe en-dessous du seuil du dispositif 15 du fait de la diode Zener

ZD sur la sortie de l'intégrateur OA2. Si la ligne 14 est en-

dessous du seuil et que le dispositif 15 est commandé en cadence,

il est remis à l'état initial (courbe g, figure 4). Pour l'im-

pulsion de cadence suivante, le dispositif 16 est mis à l'état (courbe h, figure 4) et il en est de même du dispositif 15. En

même temps, l'interrupteur9 est fermé et la tension sur l'am-

plificateur opérationnel OA2 augmente suivant une rampe du fait

du noeud J1.

A-ce moment, le dispositif 15 mis à l'état par sa

borne Q et le noeud J10 fournit un zéro à la broche D du dispo-

sitif 16. Ainsi, lorsque l'impulsion de cadence suivante appa-

railt, le dispositif 16 est remis à l'état initial. Il en résulte que l'interrupteur 7 s'ouvre et l'interrupteur 9 se ferme, ce qui termine le signal en forme de rampe de l'amplificateur opérationnel GA2. Il est rappelé que lorsque le transistor T1 est ouvert, le condensateur C2 peut se charger à travers la diode D2. Lorsque le composant 15 passe de la position "mise à l'état" à la position "remise à l'état initial" (courbe g, figure 4), l'impulsion qui en résulte sur la ligne 36 traverse le condensateur C3 pour attaquer la base du transistor T1 qui devient conducteur (courbe i, figure 4). C'est pourquoi, le condensateur C2 se décharge (courbe j, figure 4), la résistance R6 limitant le courant de décharge. Au cours de l'alternance suivante, la diode D2 n'est plus polarisée en opposition et le condensateur C2 se charge. Cela provoque une charge dans le secondaire S du transformateur d'isolation T. En conséquence, le primaire P du transformateur reçoit une poussée de courant,

Cette charge est détectée (courbe k, figure 4) par le transis-

tor T2, c'est-à-dire lorsque les résistances R7, R8 impliquent, sur la jonction J13 et sur la base du transistor T2, une tension qui rend le transistor conducteur. La ligne 46 qui relie le

collecteur de l'unité centrale 200 transmet une impulsion appli-

quée au compteur 48 (courbe f, figure 2).

Pendant que le dispositif 15 est remis à l'état

17 2474799

initial, lors de l'alternance positive du signal de cadence sur la jonction J3 (ou point A du secondaire S) l'impulsion est détectée par la broche Q à la jonction J10 et est transmise par la ligne 36. Lors de l'alternance suivante, cette impulsion est détectée par le primaire comme entrée de courant fournie par le transistor T 2 Cela se produit lorsque A est négatif et que B est positif. Il apparaît que la technique d'équilibrage

des charges de l'art antérieur est synchronisée de façon appro-

priée pour traduire le cycle de conversion V/F en un train

d'impulsions parfaitement synchronisées, sur le signal de com-

mande de cadence de la ligne 43. En même temps, les impulsions

sont comptées en synchronisme de la ligne 46 au compteur 48.

Selon la figure 5, en vérifiant le second et le

troisième état du multiplexeur 50, on dérive les états de comp-

tage CB et CREF par le convertisseur A/D et ces états sont accumulés dans le compteur correspondant 48 pour être stockés dans la mémoire vive RAM du microcalculateur 49. La figure 5

monLre la fonction de transfert qui, si l'on suppose un trans-

fert linéaire, correspond à la ligne(CL)passant par les deux points A et B dont les coordonnées sont respectivement B et CB)et(VREF CREF Etant donné le décalage et la naLure du signal d'entrée, les états de comptage iX que l'on obtient en abscisse ne permettent pas une lecture directe du signal de tension inconnu V. La figure 5 montre une fonction de transfert linéaire DR utilisée pour la lecture directe. Lorsque l'état de comptage est nul, c'est-à-dire à l'origine des états de comptage, la tension d'entrée réelle est la valeur minimale prévue (V1) fournie par la sortie du transducteur TD1. A l'état de comptage maximum disponible (CRES)on associe la valeur maximale(V2)dérivée du transducteur. Ainsi la ligne passant par le point D dont les

coordonnées sont (0, V 1), et par le point E dont les coordon-

nées sont (CRESP V2) est définie par la "plage" R qui est R = V2V1 et par la résolution qui correspond à l'état de comptage C RES Lorsque la sortie dérivée du transducteur TD1 est nulle, le convertisseur A/D reçoit V2-V1

2 B

En d'autres termes, VB définit la plage moyenne entre V1 et V2 sur l'axe des ordonnées, les entrées analogiques

négatives étant dérivées en-dessous de VB et les entrées analo-

giques positives étant au-dessus de VB. De façon caractéristi-

que pour une résolution à 12 bits, l'échelle complète corres-

pond à 212 sur le compteur pour une différence de 20 millivolts. Comme on tient compte des deux polarités, la possibilité du

dispositif est double, c'est-à-dire 213 Ainsi, la plage R cor-

respond à 40 millivolts pour une résolution double 4096.

Pendant le calibrage, lorsque le multiplexeur 50 est dans le second état (c'est-à-dire lorsque le dispositif 12

est fermé), l'amplificateur opérationnel OA1 mesure la polari-

sation VB comme si le signal d'entrée du transducteur TD1 était nul. Lorsque le multiplexeur 50 se trouve dans un tel état, l'état de comptage obtenu est (CB). Dans le troisième état, la tension de référence (VREF) est appliquée à l'entrée

et on obtient l'état de comptage correspondant (CREF).

Les constantes peuvent se calculer à l'aide du microprocesseur en utilisant l'algorithme suivant: c = RESOLUTION VREF () x =!

S PLAGE C EF-CB

= RESOLUTION VB CREF- B(VREF + VB) 1 R ti) os PLAGE x C -C R2solution (2)

REF B

Dans ces formules, l'expression "plage" correspond à l'amplitude de variation du signal d'entrée: l'expression "résolution" correspond à CREs; CS est la pente constante;

Cos est la constante de décalage.

Les équations (1) et (2) s'obtiennent en analysant les deux fonctions linéaires de la figure 4. La caractéristique de transfert CL définie aux points de coordonnée A et B montre que:

VB-VREF VREFCB - VBCREF

VX= C C+ (3)

X C-C REF x + B CREF De même, pour la caractéristique de transfert DR et les coordonnées des points D et E, on obtient:

19 2474799

Plage xC +V VX = Résolution x CXC + VB Plage (4) Dans cette formule CXC est l'état de comptage corrigé de CXO CXC qui est dérivé de l'équation (4) est donné par la formule suivante: _JL ES v- i1 Plag C Plage VX-V + Plage (5) CXC =Plage XB+2 En substituant Vx de l'équation (3) dans l'équation (5), on obtient:

RES VB-VREF RES (6)

CXC 26

Plage CB-CREF x (CXB) 2 L'équation (6) montre que la plage est définie par la sortie particulière du transducteur au point de mesure pour lequel la résolution est imposée au système. Par ailleurs, la différence (VB- VREF.) dépend de la source de tension stable SVS et des résistances RA, RB, RE. La plage et la résolution étant connues avec précision, il reste à déterminer de façon précise ce que représente en fait (VB-VREF) puisque cette expression est

le paramètre clef de la fiabilité de la précision du fonction-

nement du convertisseur A/D comme le montre l'équation (6). Pour

cela, les résistances RA, RB, RE ainsi que la source RVS per-

mettent la connaissance initiale ou l'estimation de (Vv- VREF)=ki.

Partant de cette information initiale, on fait une mesure

réelle pour un signal d'entrée analogique correspondant à l'en-

semble de l'échelle VX =VFS, ce qui doit normalement aboutir à un demi état de comptage CRES = CFS. Toutefois, la mesure donne 1/2 CRE et non pas 1/2 CREs. Il s'agit de la dérivée de

RES RES'

ce que l'on attend sur la ligne (DR) de la figure 3 pour (V2-VB)

ou (VB-V1) qui, en valeur absolue, est égal à VFS. Cette diffé-

rence est dẻ aux différences physiques dans l'estimation

(VB-V EF). Selon l'invention, ki = (Vv-VREF) est réglé propor-

tionnelement à: CRES CRES Par dérivation, on obtient:

2474799

k. = ki x -

i 1 RES Puis, dans l'équation (6), on utilise l'algorithme pour calculer CXC, qui a en avant une constante bien définie k = PE x k-. C'est pourquoi on peut dériver à ce moment

PLAGE 1

les paramètres CBc CREF' CX selon le convertisseur A/D en fonc-

tion des trois états respectifs du multiplexeur 50, qui, en combinaison, déterminent de façon précise le coefficient CYC de l'équation (6). Ainsi, après avoir déterminé la constante réglée k =PLAE x ki, a l'aide de l'essai ci-dessus fait sur

l'échelle complète, on enregistre cette grandeur dans le micro-

calculateur. On obtient les grandeurs CB C et C, et on

B REF I

utilise l'algorithme pour calculer CXC selon l'équation (6) à l'aide de la constante réglée k. De façon plus particulière CB et C sont dérivés de temps à autre des grandeurs VB et B REFVBe

VREF appliquées à l'entrée pour être enregistrées avec la cons-

tante réglée k pour les utilisations répétées, lorsqu'on dérive CX et que l'on calcule la valeur correcte de C xc. En d'autres termes, on rafraîchit les constantes CB et CREF de temps a

autre pour augmenter la fiabilité et la précision.

Partant de ce qui précède, on constante que l'in-

vention découle de l'art antérieur pour les points suivants Les convertisseurs analogiques-numériques utilisent en général des éléments de circuits variables tels que des potentiomètres, des condensateurs variables etc, pour calibrer les résultats des mesures. Ce calibrage se fait en général pour la valeur "O" et pour la grandeur correspondant à l'ensemble de l'échelle, ou encore pour les valeurs les plus négatives et

les valeurs les plus positives pour une échelle complète.

Il est gênant d'utiliser des éléments de calibrage,

car ceux-ci sont coûteux, encombrants et imposent des condi-

tions de réalisation aux plaquettes des circuits imprimés. Cela

aboutit également à un circuit dont la résolution est limitée.

En outre, les coefficients de température provoquent des erreurs.

Les éléments de circuit sont sensibles aux vibrations, ont une durée de vie mécanique limitée, et peuvent être facilement

remplacés par un personnel non autorisé.

Contrairement à cela, l'invention donne des constantes

21 2474799

de calibrage qui sont enregistrées et ces constantes sont cal-

culées au moment du calibrage. Ces constantes sont traduites en des mots numériques et sont enregistrées dans une mémoire non

destructibles, à savoir la mémoire PROM du microcalculateur.

Cette mémoire PROM comporte suffisamment de positions pour enregistrer des constantes supplémentaires. L'identification, telle que le numéro de série, est comprise dans le champ du mot numérique. Alors que les conversions analogiques-numériques sont effectuées par le circuit 60, les grandeurs converties son traitées par le microcalculateur utilisant les constantes

de calibrage pour donner la valeur finale.

Le procédé selon l'invention consiste à dériver des données numériques d'un ensemble de canaux en parallèle, présente les multiples avantages dont on note les suivants: Les constantes de calibrage ne changent pas avec la température, la tensions les vibrations ou les conditions ambiantes.

Il n'y a pas d'erreurs d es au coefficient de tem-

pérature; la réalisation du circuit est peu coûteuse et peu encombrante. De plusles constantes enregistrées peuvent être combinées à d'autres facteurs pour assurer des mises à l'échelle etc. On peut augmenter la résolution ou choisir la longueur du mot utilisé pour représenter numériquement la constante. Enfin,

les constantes enregistrées donnent des enregistrements inté-

ressants pour les caractéristiques du système quant au décalage

à long terme, au vieillissement et à la fiabilité.

22 2474799

Claims (2)

R E V E N D I C A T I 0 N S ) Système d'acquisition de données multiplexées pour dériver des données numériques à partir d'un processeur central en combinaison avec plusieurs points de mesure de don- nées analogiques, à distance, suivant des canaux parallèles, système caractérisé par plusieurs convertisseurs tension-fréquence V/F analogues associés chacun localement à un point de mesure correspondant, une horloge centrale associée au calculateur pour donner un signal de cadence, un ensemble de transformateurs d'isolation, analogues, pour établir la communication, chacun étant prévu entre le calculateur et l'un des convertisseurs correspondants, et les points de mesure associés correspondants, chacun des convertisseurs V/F ayant un cycle de conversion et pouvant fonctionner suivant différents modes opératoires choisis, et le calculateur choisit l'un des points de mesure et le con- vertisseur V/F correspondant, le calculateur commande le cycle de conversion du convertisseur V/F choisi par le signal de cadence par l'intermédiaire d'un transformateur d'isolation correspondant. 20) Système selon la revendication 1, caractérisé en ce qu'au moins deux entrées de données analogiques sont disponibles sur l'un des points de mesure choisis, ce système comportant un multiplexeur pour définir les modes de fonction- nement successifs et qui est associé à chaque convertisseur V/F en liaison avec les entrées de données analogiques respectives, successivement dans le temps, le calculateur provoque une modification du signal de cadence avant l'introduction dans le transformateur d'isolation correspondant, le multiplexeur répondant à la modification du signal de cadence après intro- duction du transformateur d'isolation, correspondant, pour éta- blir un autre mode de fonctionnement du convertisseur V/F. ) Système selon la revendication 1 comportant plusieurs canaux parallèles chacun convertissant les données analogiques reçues sur au moins l'un des points de mesure cor- respondants en un train d'impulsions, le système comportant en outre dans chaque canal, une première unité ayant une source d'alimentation continue et au moins un interrupteur de puissance commandé par le signal de cadence pour dériver le courant alternatif de la source d'alimentation de puissance, une seconde unité ayant un redresseur pour fournir une alimentation en puis-
1. 23 2474799

   sance continue, le convertisseur tension/fréquence V/F de chaque canal étant alimenté par l'alimentation de puissance continue pour convertir les données analogiques en un train d'impulsions, et le cycle de conversion du convertisseur V/F de la seconde unité est commandé dans le signal de cadence, par l'intermédiaire

   de la première unité et du transformateur d'isolation, les im-

   pulsions dérivées dans la seconde unité étant reçues par le

   processeur central par l'intermédiaire du transformateur d'iso-

   lation et de la première unité.

   4,) Système celon la revendication 3, caractérisé en ce que chaque canal répond à au moins deux signaux d'entrée

   analogiques et dans la seconde unité, il est prévu un multiple-

   xeur commandé par le signal de cadence par l'intermédiaire du transformateur d'isolation pour choisir l'un des deux signaux d'entrée analogique, le convertisseur V/F étant mis en oeuvre

   par au moins l'un des deux signaux analogiques d'entrée.

   ) Système selon la revendication 4, caractérisé en ce que trois signaux d'entrée analogique sont fournis à chacun des canaux du multiplexeur, le premier des signaux d'entrée est la donnée analogique fournie à partir du point de mesure, le second signal d'entrée est la tension de référence choisie pour le calibrage et le troisième signal d'entrée est

   le signal de tension nulle pour détecter la tension de décalage.

   ) Système selon la revendication 5, caractérisé en ce qu'il comporte un compteur associé au processeur central et le train d'impulsions du convertisseur V/F de chaque canal, comme dérive en relation avec le premier, le second et le troisième signal d'entrée analogique, les états de comptage correspondants étant dérivés par le compteur et les états de comptage respectifs étant combinés au processeur central après dérivation distincte par la première unité pourdonner une

   représentation calibrée et à l'échelle du premier signal d'entrée.

   ) Procédé pour dériver par l'intermédiaire d'un

   canal de communication comprenant un convertisseur analogique-

   numérique (A/D), une grandeur corrigée C0 applicable à tout état de comptage CX dérivé du convertisseur A/D par le canal -de communication en relation avec le signal d'entrée analogique

   d'amplitude Vx fourni par le point de mesure, procédé caracté-

   risé: 1) en ce qu'on applique une tension de polarisation V à l'entrée
2. 24 2474799

   du canal de communication et on dérive l'état de comptage CB à

   la sortie du convertisseur A/D.

   2) on applique une tension de référence VREF" connue, à l'entrée du canal de communication et on dérive un état'de comptage CREF à la sortie du convertisseur A/D. 3) on calcule une constante CS a partir de la formule

   - RESOLUTION VREF

   S PLAGE CREF-CB

   4) on calcule une constante COS à partir de la formule

   RESOLUTION VBCREF -CB REF + B

   OS PLAGE C - CB

   REF B

   ) on applique le signal d'entrée inconnu d'amplitude Vx ainsi que la tension de polarisation VB et on dérive par le canal de communication et par le convertisseur A/D un état de comptage i correspondant, 6) on calcule l'état corrigé C du signal d'entrée inconnu c d'amplitude Vx par la formule: CC = CS CX -Cos formule dans laquelle l'expression 'plage" est la plage des amplitudes que l'on peut obtenir pour V au point de mesure, l'expression "résolution" est l'état de comptage total que peut

   fournir le convertisseur A/D en liaison avec le canal de com-

   munication et pour la plage et la résolution.

   8 ) Procédé selon la revendication 7, caractérisé en ce que la phase initiale de compensation de l'erreur dans l'expression (VB - VREF) par une mesure à échelle complète en

   liaison avec la déviation dans la dérivation de CRES.