[go: up one dir, main page]

FR2458902A1 - Procede pour fabriquer des circuits mos integres avec et sans transistors de memoire mnos selon la technologie des grilles en silicium - Google Patents

Procede pour fabriquer des circuits mos integres avec et sans transistors de memoire mnos selon la technologie des grilles en silicium Download PDF

Info

Publication number
FR2458902A1
FR2458902A1 FR8012613A FR8012613A FR2458902A1 FR 2458902 A1 FR2458902 A1 FR 2458902A1 FR 8012613 A FR8012613 A FR 8012613A FR 8012613 A FR8012613 A FR 8012613A FR 2458902 A1 FR2458902 A1 FR 2458902A1
Authority
FR
France
Prior art keywords
layer
type
regions
silicon nitride
polysilicon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
FR8012613A
Other languages
English (en)
Other versions
FR2458902B1 (fr
Inventor
Erwin Jacobs
Ulrich Schwabe
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siemens Corp
Original Assignee
Siemens Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens Corp filed Critical Siemens Corp
Publication of FR2458902A1 publication Critical patent/FR2458902A1/fr
Application granted granted Critical
Publication of FR2458902B1 publication Critical patent/FR2458902B1/fr
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H01L21/26513—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically active species
    • H01L21/2652—Through-implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0144—Manufacturing their gate insulating layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/02—Manufacture or treatment characterised by using material-based technologies
    • H10D84/03—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology
    • H10D84/038—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology using silicon technology, e.g. SiGe

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Inorganic Chemistry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Semiconductor Memories (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Local Oxidation Of Silicon (AREA)
  • Element Separation (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Non-Volatile Memory (AREA)

Abstract

A.PROCEDE POUR FABRIQUER DES CIRCUITS MOS INTEGRES AVEC ET SANS TRANSISTORS DE MEMOIRE MNOS SELON LA TECHNOLOGIE DES GRILLES EN SILICIUM. B.SELON CE PROCEDE, APRES FORMATION DES COUCHES STRUCTUREES DE SIO 1 SUR UN SUBSTRAT SEMI-CONDUCTEUR 2, ON DEPOSE UNE COUCHE DE NITRURE DE SILICIUM 4 SELON LE PROCEDE D'OXYDATION LOCALE (LOCOS OU ISOPLANAR), POUR SEPARER LES REGIONS ACTIVES DES TRANSISTORS, ET ON STRUCTURE CETTE COUCHE 4 DE MANIERE A DEGAGER LES REGIONS DANS LESQUELLES L'OXYDE DE GRILLE 6 EST REALISE, CETTE COUCHE DE NITRURE 4 ETANT TRANSFORMEE SUPERFICIELLEMENT EN UNE COUCHE D'OXYNITRURE 7 LORS DE L'OXYDATION DE GRILLE. C.APPLICATION NOTAMMENT AUX CIRCUITS MOSMNOS A HAUTE DENSITE D'INTEGRATION.

Description

1 2458902
La présente invention concerne un procédé pour fabriquer des circuits MOS intégrés avec et sans transistors de mémoire MNOS, suivant la technnologie à grilles de silicium, comportant des contacts en recouvrement, moyennant l'utilisation d'un masquage en nitrure de silicium. Dans la fabrication de circuits intégrés à haute densité d'intégration, l'un des problèmes les plus importants consiste à loger un nombre aussi important que possible de composants (par exemple des transistors) ou d'unités fonctionnelles par unité de
surface, tout en prenant pour base une taille minimale de struc-
ture, dont on peut être maître. Les éléments particulièrement gênants sont les zones inactives du circuit, c'est-à-dire les zones qui ne participent pas directement au fonctionnement du circuit. Ces zones incluent les zones non utilisables situées à
-la périphérie des trous de contact. Ces zones inactives sont con-
ditionnées par ce qu'on appelle des distances de sécurité. Pour
fabriquer des composants MOS, on utilise aujourd'hui de préféren-
ce la technologie au polysilicium. Dans le cadre de cette technologie, les électrodes de grille de transistors à effet de
champ ainsi que les voies conductrices pour le raccordement de tel-
les. électrodes sont constituées par du polysilicium. Les avantages essentiels de cette technologie résident, par rapport à une technique dans laquelle ces électrodes et ces voies conductrices sont constituées en aluminium, dans le *fait que les capacités nuisibles de recouvrement grille-source et grille-drain doivent être maintenues à une très faible valeur et que dans le cas du
polysilicium, il existe un plan supplémentaire de "voies conduc-
trices". Dans le cas de la technique à grille de silicium à canal-n et également dans le cas de la technique à grille de
silicium à canal p ou à double grille de silicium, il faut réali-
ser des trous de contact dans des couches de SiO2 aussi bien sur des zones ou régions de silicium monocristallines dopées du type n+ ou p ainsi que dans des régions de silicium polycristallines dopées du type n+ ou p. Il faut alors empêcher qu'un trou de contact fasse saillie par une partie de sa surface au-dessus de
la zone devant être contactée, étant donné que, sinon, il existe-
rait le danger que la voie conductrice métallique, devant être placée audessus du trou de contact, provoque un court-circuit avec une région voisine dopée du type p ou n du corps de base en
2 2458902
silicium monocristallin. Dans le cas o le trou de contact fait saillie au-dessus d'une structure de polysilicium il existe en outre le danger que, par suite d'une attaque chimique sous-jacente du SiO2 au-dessous de la structure de polysilicium on obtienne une partie en surplomb ou en porte-à-faux de la structure de
polysilicium, pouvant conduire à une interruption de la voie con-
ductrice située au-dessus.
Afin d'empêcher la venue en saillie de trous de contact au-dessus des régions devant être contactées, il faut prévoir ce qu'on appelle des distances de sécurité entre les bords du trou de contact d'une part et les bords des régions de silicium dopées
d'autre part. Ces distances ou intervalles de sécurité sont néces-
saires étant donné que la distance entre deux bords de structure formés par deux plans différents de structure ne peut pas être respectée avec toute précision voulue, mais seulement avec une
tolérance déterminée qui, dans le cadre de l'état actuel de la-
technique, est égale à environ + 2 p. DauW la littérature on trouve différentes propositions visant à rendre superflues les distances desécur-ité décrites sur
la périphérie de trous de contact.
Dans la demande de brevet allemand publiée',sous le numéro 27 23 374 se trouve décrit un procédé selon lequel on aménage, au moyen de couches de nitrure et moyennant l'utilisation de leur action anti-oxydante ainsi que de leur action arrêtant l'attaque chimique, des trous de contact dont la surface de base fait saillie au-dessus des régions de polysilicium devant être
contactées. Assurément ce procédé nécessite un masque supplémen-
taire à trous de contact; de toutes façons les distances de
sécurité doivent être prévues sur la périphérie des trous de con-
tact entre les régions monocristallines dopées du type n+ ou p+ et les voies conductrices métalliques, et les petits talus des
trous de contact sont très pentus ou même en porte-à-faux.
Selon une autre proposition (V.L. R:rdeout, J.J. Walker, A. Cramer: "A one-device memory cell using a single layer of polysilicon and a selfregistering metal-to-polysilicon contact International Electron Devices Meeting, Technical Digest,
Washington, USA, décembre 1977, page 258), la couche de p-oly---
silicium est recouverte, aux emplacements auxquels doivent se trouver les trous de contact, par une couche double de bioxyde de silicium et de nitrure de silicium, tandis que les autres
-3 2458902
parties des structures désirées de polysilicium sont masquées par une couche de bioxyde de silicium. Les parties non recouvertes
de la couche de polysilicium sont éliminées par attaque chimique.
De même cette proposition comporte les inconvénients indiqués dans la demande de brevet allemand publiée sous le numéro 27 23 374, à cette différence près que les talus des structures de polysilicium (et non pas les trous de contact) peuvent être
en porte-à-faux.
Un autre procédé a été proposé dans un rapport de W.G.
Oldham, M. Tormey: "Improved integrated circuit contact geometry using local oxidation", Elektrochemical Society Spring Meeting, Seattle, USA, mai 1978, page 690. Ici la couche de nitrure de silicium anti-oxydante est déposée après attaque chimique de la couche de polysilicium. Cette couche de nitrure est soumise à une attaque chimique de manière à ne subsister que là o des trous de contact doivent être réalisés. L'inconvénient dans ce procédé réside dans le fait que'les talus des structures en polysilicium - peuvent être en porte-à-faux ou en surplomb et que, dans le cas de trous de contact, qui sont disposés en totalité ou en partie dans des régions de grille, les distances de sécurité décrites
plus haut par rapport aux bords du polysilicium sont nécessaires.
Un procédé, qui permet de réduire les distances de sécu-
rité sur le pourtour des trous de contact entre les régions monocristallines dopées du type n+ et les voies conductrices métalliques ou qui rend ces distances de sécurité inutiles, est connu d'après la demande de brevet allemand publiée sous le No. 25 09 315. Selon ce procédé, après réalisation des trous de contact par attaque chimique, on dépose une substance dopante (phosphore ou arsenic) dans les trous de contact. Dans le cas de trous de contact en saillie, ceci empêche un court-circuit entre les régions monocristallines du type n+ et les régions dopées du type p voisines. Les distances de sécurité au niveau de la périphérie des trous de contact par rapport aux structures de polysilicium sont de toutes façons nécessaires dans ce
procédé.
Le problème, qui est à la base de la présente invention, consiste à fabriquer un circuit MOS selon la technologie à grille de silicium, dans lequel: 1. les distances indiquées de sécurité sont inutiles et par conséquent une densité élevée d'intégration des circuits
4 2458902
intégrés par unité de surface est possible, 2. les courts-circuits entre lep voies conductrices métalliques, devant être déposées au-dessus du trou de contact, et les régions dopées voisines desdites voies métalliques et réalisées dans le substrat en silicium, sont évités, 3. la surface du circuit à semiconducteurs est aussi plane que possible et ne comporte aucune partie étagée à pente raide, et 4. on fabrique simultanément des transistors MOS ainsi
que des transistors de mémoire MNOS.
Ce problème est résolu conformément à l'invention à l'aide d'un procédé du type indiqué plus haut, grâce au fait qu'après la fabrication des couches structurées de SiO2 sur un substrat. semiconducteur dopé du type p ou n on dépose sur la surface de l'ensemble une couche de nitrure de silicium selon le procédé dit LOCOS (oxydation locale du silicium) ou Isoplanar, en
vue de séparer les régions actives du transistor, et l'on struc-
ture ensuite cette couche de nitrure de silicium de telle manière que les régions, dans lesquelles l'oxyde de grille est réalisé, sont mises à nu, et que l'on transforme cette couche de nitrure de silicium superficiellement, lors de l'oxydation de grille,
en une couche d'oxynitrure.
Selon une variante de l'objet de l'invention il est prévu de réaliser une implantation ionique du canal à travers la couche
de nitrure de silicium déposée sur la surface de l'ensemble.
D'autres variantes de mise en oeuvre du procédé conforme
à l'invention ressortiront de la description donnée ci-après.
Ainsi, conformément à un exemple de réalisation selon l'invention pour fabriquer des circuits MOS intégrés à canal n ou à canal p, comportant des transistors de mémoire MNOS, on met en oeuvre les phases opératoires suivantes: a) fabrication de couches structurées de SiO2 sur un substrat semiconducteur dopé du type p ou du type n pour séparer les régions actives des transistors, selon le procédé dit LOCOS ou Isoplanar, b) fabrication d'une couche de SiO2 (oxyde tunnel) sur la surface de l'ensemble, c) dépôt d'une couche de nitrure de silicium sur la surface de l'ensemble, d) réalisation de l'implantation ionique du canal,
2458902
e) attaque chimique de la couche de nitrure de silicium pour réaliser des régions de substrat recouvertes, f) exécution de l'oxydation de grille par oxydation des surfaces libres du substrat, de type p ou n, avec transformation simultanée par oxydation de la couche de nitrure de silicium en oxynitrure, g) réalisation d'une couche de polysilicium dopée du type
n ou p sur la surface de l'ensemble du dispositif et structura-
tion de la couche de polysilicium, h) réalisation de l'implantation d'ions pour réaliser des régions monocristallines de source et de drain dopées du type n ou p dans le substrat en silicium dopé du type p ou n, i) oxydation de la couche de polysilicium pour former une couche de SiO2, j) réalisation d'une couche de SiO2 sur l'ensemble de la surface du dispositif (oxyde intermédiaire), k) réalisation des trous de contact par attaque chimique pour établir des contacts entre des régions monocristallines dopées du type n ou p, des régions de polysilicium et des voies conductrices métalliques, et
1) réalisation du modèle métallique des voies conduc-
trices. De la même façon que cela est décrit pour le processus à grille de Si, on peut également utiliser un processus à grille double de Si (processus dit "Si -Gate") selon le procédé conforme
à l'invention. Dans ce cas lors de la phase opératoire e) du pro-
cédé, on ouvre également les régions de grille des transistors au polysilicium 2, après la phase opératoire i) du procédé on réalise de façon connue en soi la couche de polysilicium 2. La phase opératoire h) serait alors exécutée après la structuration de la couche de polysilicium 2, immédiatement avant la réalisation de
l'oxyde intermédiaire (phase opératoire j)).
Par rapport au processus connu à grille de silicium, le procédé conforme à l'invention permet d'utiliser les contacts
en recouvrement et à auto-alignement avec un trou de contact sur-
dimensionné. La couche de nitrure de silicium agit, lors de l'attaque chimique de l'oxyde intermédiaire, sous la forme d'un dispositif de blocage ou d'arrêt de l'attaque chimique; ainsi
se trouvent évitées des attaques chimiques sous-jacentes indési-
rables du polysilicium, dans le cas des contacts en polysilicium
6 2458902
En outre, dans le cas des contacts de source et de drain, par suite de l'arrêt de l'attaque chimique, lors de l'ouverture des trous de contact, un fendillement ou une fissuration au niveau du bord de l'oxyde épais est rendu impossible et de ce fait un E court-circuit métal-substrat est évité. Il faut en particulier tenir compte du fait que le contact entre le polysilicium et la région dopée du type n+ ou p a une surface plus petite que le contact enseveli, qui ne peut être réalisé que difficilement du point de vue technologique et qui nécessite en outre un masque supplémentaire. Par suite du recouvrement des contacts, on obtient un accroissement important de la densité d'intégration. L'avantage important du procédé conforme à l'invention réside en outre dans le fait que l'on peut fabriquer simultanément des transistors MOS
et des transistors de mémoire MNOS.
A titre d'exemple on a décrit ci-dessous et illustré schématiquement aux dessins annexés plusieurs modes d'exécution
du procédé conforme à l'invention.
Les figures 1 à 6 illustrent un exemple de réalisation mettant en oeuvre l'invention dans le cas de la technique MOS
à canal n.
Les figures 7 à 12 sont des schémas représentés à l'échelle 2000:1, sur lesquels on peut se rendre compte de la réduction importante de place ou d'encombrement obtenue grâce
aux contacts en recouvrement, par rapport aux dispositifs usuels.
Parmi ces figures, les figures 7, 9 et 1i montrent les contacts connus d'après l'état de la technique, tandis que les
figures, &, 10 et 12 montrent les contacts en recouvrement, réali-
sés selon le procédé conforme à l'invention, pour différentes
régions de contact.
Le déroulement des phases opératoires pour un procédé à grille de silicium mis en oeuvre suivant la technique MOS à canal
n. avec une couche d'isolant en nitrure de silicium et des con-
tacts en recouvrement s'effectue par exemple comme suit: a) Réalisation de couches structurées 1 de SiO2 (ce
qu'on appelle des zones ou régions d'oxyde de champ d'une épais-
seur d'environ 0,7 p) sur un substrat semiconducteur 2 dopé du type p (2 à 20 2cm) et constitué par du silicium à orientation cristalline <100>, après dépôt d'une couche de nitrure structurée et réalisation d'une implantation ionique de champ. Pour terminer ce processus dénommé processus LOCOS, on élimine la couche de
7 2458902
nitrure. (Les différentes phases opératoires du processus LOCOS
ne sont pas représentées sur les figures).
b) En se référant à la figure 1, on réalise alors sur
toute la surface de l'ensemble, à savoir sur le substrat en sili-
cium 2 muni des couches structurées 1 de SiO2, une couche de SiO2 agissant en tant qu'oxyde de tunnel 3 avec une épaisseur
d'environ 3 nm.
c) Ensuite, comme on peut le voir sur la figure 1, on dépose sur toute la surface de l'ensemble une couche de nitrure de silicium 4 avec une épaisseur de 25 à 40 nm, et d) on réalise une implantation ionique du canal avec des
ions de bore (voir les flèches 5).
e) Comme on peut le voir d'après la figure 2, on soumet
la couche de nitrure de silicium 4 à un processus d'attaque chi-
mique, en vue de réaliser des régions de substrat non couvertes de nitrure, ce qui ouvre les régions de grille des transistors en polysilicium. La ligne formée d'un trait mixte désigne le dopage
du canal (implantation avec enrichissement).
f) Dans le cas de l'oxydation de grille représentée sur la figure 3, on réalise l'oxyde de grille 6 avec une épaisseur de 50 nm par oxydation de la face supérieure libre 2 du substrat, dopé du type p; simultanément la couche de nitrure de silicium 4 est transformée en surface en une couche d'oxynitrure 7 (d'une
épaisseur d'environ 10 nm).
g) Conformément à la figure 4, on réalise le dépôt d'une
couche de polysilicium 8 dopée du type n+ et possédant une épais-
seur de 500 nm, selon le procédé de dépôt chimique en phase vapeur et on réalise la structuration de cette couche, et h) on réalise une implantation d'ions arsenic (flèches 9) pour réaliser des régions de source et de drain monocristallines dopées du type n+ 10 (voir figure 5) dans le substrat en silicium 2 dopé du type p. i,J) Alors, comme on peut le voir d'après-la figure 5, on réalise une oxydation de la couche de polysilicium 8 dans la région il et le dépôt, sur.l'ensemble de la surface du dispositif, de la couche d'oxyde de silicium 12 agissant en tant qu'oxyde intermédiaire possédant une épaisseur de 500 nm, selon le procédé
de dépôt chimique en phase vapeur.
k) Sur la figure 6 on a illustré la fabrication des trous de contact pour réaliser des contacts entre les régions
8 2458902
monocristallines 10 de type n ou les régions de polysilicium 8
et les voies conductrices métalliques(13) ainsi que la fabrica-
tion du modèle métallique 13 des voies conductrices.
Comme on peut le voir d'après la figure 6, lors de l'attaque chimique de l'oxyde intermédiaire 12, la couche de nitrure de silicium 4 a agi en tant que barrière ou dispositif
d'arrêt contre l'attaque chimique, de sorte qu'il ne s'est pro-
duit aucune attaque chimique sous-jacente. L'attaque chimique de
l'oxyde (oxyde tunnel 3) lors de la réalisation des trous de con-
tact n'est nécessaire que dans le cas de la mise en oeuvre du
processus avec réalisation de transistors de mémoire MNOS.
Pour terminer le dispositif est encore muni de façon connue d'une couche de protection. Cette phase opératoire n'est
pas représentée sur les dessins.
Sur les figures 7 et 8 on a représenté, de façon permet-
tant la comparaison, selon une vue en plan et à l'échelle 2000:1, les contacts usuels et les contacts à recouvrement et à auto-alignement, dans la région de grille, du point de vue de la place qu'ils occupent. La ligne 14 indique la limite du masque de nitrure. Par ailleurs les mêmes chiffres de référence que sur les figures 1 à 6 sont valables. La zone hachurée 15 représente
le trou de contact.
Les figures 9 et 10 représentent, de façon à permettre une comparaison, suivant une vue en plan et également à l'échelle 2000:1, des contacts usuels et des contacts à recouvrement et à
auto-alignement: des contacts de source, de drain et de grille.
Ici également les mêmes chiffres de référence que sur les autres
figures sont valables.
Les figures 11 et 12 montrent, de façon à permettre leur comparaison, des contacts entre le polysilicium et la région
diffusée de type n +, la figure il représentant un contact ense-
veli, pour lequel une phase supplémentaire de masquage est néces-
saire, tandis que la figure 12 représente un contact à recouvre-
ment conforme à l'invention. Ici également les mêmes chiffres de
référence. que sur les autres figures sont valables.
9 2458902

Claims (5)

REVENDICATIONS
1. Procédé pour fabriquer des circuits MOS intégrés avec et sans transistors de mémoire MNOS, suivant la technologie à grilles de silicium, comportant des contacts en recouvrement, moyennant l'utilisation d'un masquage à l'aide de nitrure de silicium, caractérisé par le fait qu'après la réalisation des couches structurées de SiO2 (1) sur un substrat semiconducteur (2) dopé du type p ou du type n, on dépose sur toute la surface
du dispositif une couche de nitrure de silicium (4) selon le pro-
cédé d'oxydation locale (LOCOS ou Isoplanar), pour séparer les
régions actives des transistors, et que l'on structure cette cou-
che de nitrure de silicium de manière à dégager les régions dans lesquelles l'oxyde de grille (6) est réalisé, et que cette couche de nitrure de silicium (4) est transformée superficiellement en
une couche d'oxynitrure (7) lors de l'oxydation de grille.
2. Procédé suivant la revendication 1, caractérisé par le
fait qu'on réalise une implantation ionique (5) du canal à tra-
vers la couche de nitrure de silicium (4) déposée sur la surface
de l'ensemble du dispositif.
3. Procédé pour réaliser des circuits MOS intégrés à canal n ou à canal p et comportant des transistors de mémoire MNOS, suivant la revendication 1, caractérisé par le fait qu'il comporte les phases opératoires suivantes: a) réalisation de couches structurées de Sio2 (1) sur un substrat semiconducteur (2) dopé du type p ou du type n pour réaliser la séparation des régions actives des transistors selon le procédé d'oxydation locale (LOCOS ou Isoplanar), b) réalisation d'une couche (3) de Sio2 (oxyde tunnel) sur l'ensemble de la surface du dispositif, c) dépôt d'une couche de nitrure de silicium (4) sur l'ensemble de la surface du dispositif, d) réalisation de l'implantation ionique (5) du canal, e) attaque chimique de la couche de nitrure de silicium (4) pour réaliser des régions du substrat recouvertes par le nitrure,
f) réalisation de l'oxydation de grille (6) par oxyda-
tion des surfaces libres du substrat de type p ou de type n,
avec transformation simultanée de la couche de nitrure de sili-
cium (4) par oxydation en oxynitrure (7),
1O 2458902
g) dép5t d'une couche de polysilicium (8) dopée du type p ou du type n s'étendant sur toute la surface du dispositif et structuration de la couche de polysilicium, h) réalisation d'une implantation ionique (9) pour réaliser des régions monocristallines de source et de drain (10) + + dopées du type n ou p dans le substrat en silicium (2) dopé du type p ou du type n,
i) transformation par oxydation de la couche de poly-
silicium (8) en une couche (11) de SiO2,
j) réalisation d'une couche de SiO2 (oxyde intermédiai-
re 12) s'étendant sur toute la surface du dispositif,
k) réalisation par attaque chimique des trous de con-
tact pour établir des contacts entre des régions monocristallines
+ +
(10) dopées du type n ou p et des régions de polysilicium (8) et des voies conductrices métalliques (13), et 1) réalisation du modèle métallique (13) des voies conductrices.
4. Procédé suivant la revendication 3, caractérisé par le fait que, dans le cas de sa mise en oeuvre pour réaliser des circuits MOS intégrés sans transistors de mémoire MNOS, la phase
opératoire b) est supprimée.
5. Procédé suivant les revendications 3 et 4 prises dans
leur ensemble, caractérisé par le fait que, dans le cas de l'exécution du procédé pour la mise en oeuvre d'un processus à grille de Si2 los de la phase opratoire e) on ouvre galement grille de Si,lors de la phase opératoire e), on ouvre également les régions de grille des transistors de polysilicium 2, qu'après la phase opératoire i) on réalise de façon connue en soi la couche de polysilicium 2 et que la phase opératoire h) est mise en oeuvre à la suite de la structuration du polysilicium
2 (avant la phase opératoire j).
FR8012613A 1979-06-13 1980-06-06 Procede pour fabriquer des circuits mos integres avec et sans transistors de memoire mnos selon la technologie des grilles en silicium Granted FR2458902A1 (fr)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE2923995A DE2923995C2 (de) 1979-06-13 1979-06-13 Verfahren zum Herstellen von integrierten MOS-Schaltungen mit MOS-Transistoren und MNOS-Speichertransistoren in Silizium-Gate-Technologie

Publications (2)

Publication Number Publication Date
FR2458902A1 true FR2458902A1 (fr) 1981-01-02
FR2458902B1 FR2458902B1 (fr) 1983-01-21

Family

ID=6073175

Family Applications (1)

Application Number Title Priority Date Filing Date
FR8012613A Granted FR2458902A1 (fr) 1979-06-13 1980-06-06 Procede pour fabriquer des circuits mos integres avec et sans transistors de memoire mnos selon la technologie des grilles en silicium

Country Status (6)

Country Link
US (1) US4306353A (fr)
JP (1) JPS562652A (fr)
CA (1) CA1141868A (fr)
DE (1) DE2923995C2 (fr)
FR (1) FR2458902A1 (fr)
GB (1) GB2053565B (fr)

Families Citing this family (68)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2506076A1 (fr) * 1981-05-12 1982-11-19 Efcis Procede de fabrication de circuits integres de type mos
US4423547A (en) * 1981-06-01 1984-01-03 International Business Machines Corporation Method for forming dense multilevel interconnection metallurgy for semiconductor devices
US4517729A (en) * 1981-07-27 1985-05-21 American Microsystems, Incorporated Method for fabricating MOS device with self-aligned contacts
US4534104A (en) * 1982-02-26 1985-08-13 Ncr Corporation Mixed dielectric process and nonvolatile memory device fabricated thereby
JPS5984572A (ja) * 1982-11-08 1984-05-16 Nec Corp 半導体装置
US4575240A (en) * 1983-06-10 1986-03-11 Corning Glass Works Visible sample chamber for fluid analysis
US4488348A (en) * 1983-06-15 1984-12-18 Hewlett-Packard Company Method for making a self-aligned vertically stacked gate MOS device
NL8303268A (nl) * 1983-09-23 1985-04-16 Philips Nv Werkwijze ter vervaardiging van een halfgeleiderinrichting en halfgeleiderinrichting vervaardigd door toepassing van een dergelijke werkwijze.
JPH0448244U (fr) * 1990-08-31 1992-04-23
US5644533A (en) * 1992-11-02 1997-07-01 Nvx Corporation Flash memory system, and methods of constructing and utilizing same
WO1994010686A1 (fr) * 1992-11-02 1994-05-11 Nvx Corporation Systeme de memoire flash et ses procedes de construction et d'utilisation
US6127262A (en) * 1996-06-28 2000-10-03 Applied Materials, Inc. Method and apparatus for depositing an etch stop layer
US6083852A (en) * 1997-05-07 2000-07-04 Applied Materials, Inc. Method for applying films using reduced deposition rates
US6297096B1 (en) * 1997-06-11 2001-10-02 Saifun Semiconductors Ltd. NROM fabrication method
US5966603A (en) * 1997-06-11 1999-10-12 Saifun Semiconductors Ltd. NROM fabrication method with a periphery portion
IL125604A (en) 1997-07-30 2004-03-28 Saifun Semiconductors Ltd Non-volatile electrically erasable and programmble semiconductor memory cell utilizing asymmetrical charge
US6768165B1 (en) 1997-08-01 2004-07-27 Saifun Semiconductors Ltd. Two bit non-volatile electrically erasable and programmable semiconductor memory cell utilizing asymmetrical charge trapping
US6633496B2 (en) 1997-12-12 2003-10-14 Saifun Semiconductors Ltd. Symmetric architecture for memory cells having widely spread metal bit lines
US6430077B1 (en) 1997-12-12 2002-08-06 Saifun Semiconductors Ltd. Method for regulating read voltage level at the drain of a cell in a symmetric array
US6633499B1 (en) 1997-12-12 2003-10-14 Saifun Semiconductors Ltd. Method for reducing voltage drops in symmetric array architectures
US6033998A (en) * 1998-03-09 2000-03-07 Lsi Logic Corporation Method of forming variable thickness gate dielectrics
US6215148B1 (en) 1998-05-20 2001-04-10 Saifun Semiconductors Ltd. NROM cell with improved programming, erasing and cycling
US6348711B1 (en) 1998-05-20 2002-02-19 Saifun Semiconductors Ltd. NROM cell with self-aligned programming and erasure areas
KR100455737B1 (ko) 1998-12-30 2005-04-19 주식회사 하이닉스반도체 반도체소자의게이트산화막형성방법
US6429063B1 (en) 1999-10-26 2002-08-06 Saifun Semiconductors Ltd. NROM cell with generally decoupled primary and secondary injection
US6214672B1 (en) * 1999-10-28 2001-04-10 United Semiconductor Corp. Method for manufacturing two-bit flash memory
US6928001B2 (en) 2000-12-07 2005-08-09 Saifun Semiconductors Ltd. Programming and erasing methods for a non-volatile memory cell
US6396741B1 (en) 2000-05-04 2002-05-28 Saifun Semiconductors Ltd. Programming of nonvolatile memory cells
US6490204B2 (en) 2000-05-04 2002-12-03 Saifun Semiconductors Ltd. Programming and erasing methods for a reference cell of an NROM array
US6614692B2 (en) 2001-01-18 2003-09-02 Saifun Semiconductors Ltd. EEPROM array and method for operation thereof
US6584017B2 (en) 2001-04-05 2003-06-24 Saifun Semiconductors Ltd. Method for programming a reference cell
US6677805B2 (en) * 2001-04-05 2004-01-13 Saifun Semiconductors Ltd. Charge pump stage with body effect minimization
US6636440B2 (en) 2001-04-25 2003-10-21 Saifun Semiconductors Ltd. Method for operation of an EEPROM array, including refresh thereof
US6643181B2 (en) 2001-10-24 2003-11-04 Saifun Semiconductors Ltd. Method for erasing a memory cell
US7098107B2 (en) 2001-11-19 2006-08-29 Saifun Semiconductor Ltd. Protective layer in memory device and method therefor
US6583007B1 (en) 2001-12-20 2003-06-24 Saifun Semiconductors Ltd. Reducing secondary injection effects
US6885585B2 (en) * 2001-12-20 2005-04-26 Saifun Semiconductors Ltd. NROM NOR array
US6700818B2 (en) 2002-01-31 2004-03-02 Saifun Semiconductors Ltd. Method for operating a memory device
US6917544B2 (en) 2002-07-10 2005-07-12 Saifun Semiconductors Ltd. Multiple use memory chip
US6826107B2 (en) 2002-08-01 2004-11-30 Saifun Semiconductors Ltd. High voltage insertion in flash memory cards
US7136304B2 (en) 2002-10-29 2006-11-14 Saifun Semiconductor Ltd Method, system and circuit for programming a non-volatile memory array
US7178004B2 (en) 2003-01-31 2007-02-13 Yan Polansky Memory array programming circuit and a method for using the circuit
US7142464B2 (en) 2003-04-29 2006-11-28 Saifun Semiconductors Ltd. Apparatus and methods for multi-level sensing in a memory array
US6887757B2 (en) * 2003-05-14 2005-05-03 Macronix International Co., Ltd. Method of manufacturing flash memory
US7123532B2 (en) 2003-09-16 2006-10-17 Saifun Semiconductors Ltd. Operating array cells with matched reference cells
US7317633B2 (en) 2004-07-06 2008-01-08 Saifun Semiconductors Ltd Protection of NROM devices from charge damage
US7095655B2 (en) 2004-08-12 2006-08-22 Saifun Semiconductors Ltd. Dynamic matching of signal path and reference path for sensing
US7638850B2 (en) 2004-10-14 2009-12-29 Saifun Semiconductors Ltd. Non-volatile memory structure and method of fabrication
US7535765B2 (en) 2004-12-09 2009-05-19 Saifun Semiconductors Ltd. Non-volatile memory device and method for reading cells
EP1686592A3 (fr) 2005-01-19 2007-04-25 Saifun Semiconductors Ltd. Vérification d'effacement partiel
US8053812B2 (en) * 2005-03-17 2011-11-08 Spansion Israel Ltd Contact in planar NROM technology
EP1746645A3 (fr) 2005-07-18 2009-01-21 Saifun Semiconductors Ltd. Matrice de mémoire avec espacement des lignes de mot inférieur aux limites lithographiques et méthode de fabrication
US7668017B2 (en) 2005-08-17 2010-02-23 Saifun Semiconductors Ltd. Method of erasing non-volatile memory cells
US7221138B2 (en) * 2005-09-27 2007-05-22 Saifun Semiconductors Ltd Method and apparatus for measuring charge pump output current
US7352627B2 (en) 2006-01-03 2008-04-01 Saifon Semiconductors Ltd. Method, system, and circuit for operating a non-volatile memory array
US7808818B2 (en) 2006-01-12 2010-10-05 Saifun Semiconductors Ltd. Secondary injection for NROM
US7692961B2 (en) 2006-02-21 2010-04-06 Saifun Semiconductors Ltd. Method, circuit and device for disturb-control of programming nonvolatile memory cells by hot-hole injection (HHI) and by channel hot-electron (CHE) injection
US8253452B2 (en) 2006-02-21 2012-08-28 Spansion Israel Ltd Circuit and method for powering up an integrated circuit and an integrated circuit utilizing same
US7760554B2 (en) 2006-02-21 2010-07-20 Saifun Semiconductors Ltd. NROM non-volatile memory and mode of operation
KR100751776B1 (ko) * 2006-02-27 2007-09-04 주식회사 케이에스티 청정강 제조용 산화몰리브덴 브리케트 및 그 제조방법
US7638835B2 (en) * 2006-02-28 2009-12-29 Saifun Semiconductors Ltd. Double density NROM with nitride strips (DDNS)
US7701779B2 (en) 2006-04-27 2010-04-20 Sajfun Semiconductors Ltd. Method for programming a reference cell
US7605579B2 (en) 2006-09-18 2009-10-20 Saifun Semiconductors Ltd. Measuring and controlling current consumption and output current of charge pumps
US20080180160A1 (en) * 2007-01-31 2008-07-31 Infineon Technologies Ag High voltage dual gate cmos switching device and method
US8059458B2 (en) * 2007-12-31 2011-11-15 Cypress Semiconductor Corporation 3T high density nvDRAM cell
US8064255B2 (en) * 2007-12-31 2011-11-22 Cypress Semiconductor Corporation Architecture of a nvDRAM array and its sense regime
US8916432B1 (en) * 2014-01-21 2014-12-23 Cypress Semiconductor Corporation Methods to integrate SONOS into CMOS flow
JP2019102520A (ja) * 2017-11-29 2019-06-24 ルネサスエレクトロニクス株式会社 半導体装置の製造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2394144A1 (fr) * 1977-06-10 1979-01-05 Fujitsu Ltd Memoire a semiconducteurs
US4151021A (en) * 1977-01-26 1979-04-24 Texas Instruments Incorporated Method of making a high density floating gate electrically programmable ROM
FR2406302A1 (fr) * 1977-10-11 1979-05-11 Fujitsu Ltd Procede d'implantation d'ions

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3967981A (en) * 1971-01-14 1976-07-06 Shumpei Yamazaki Method for manufacturing a semiconductor field effort transistor
US3798752A (en) * 1971-03-11 1974-03-26 Nippon Electric Co Method of producing a silicon gate insulated-gate field effect transistor
US3986903A (en) * 1974-03-13 1976-10-19 Intel Corporation Mosfet transistor and method of fabrication
JPS5293278A (en) * 1976-01-30 1977-08-05 Matsushita Electronics Corp Manufacture for mos type semiconductor intergrated circuit
JPS52105784A (en) * 1976-03-01 1977-09-05 Sony Corp Mios type memory unit
US4035198A (en) * 1976-06-30 1977-07-12 International Business Machines Corporation Method of fabricating field effect transistors having self-registering electrical connections between gate electrodes and metallic interconnection lines, and fabrication of integrated circuits containing the transistors
US4179311A (en) * 1977-01-17 1979-12-18 Mostek Corporation Method of stabilizing semiconductor device by converting doped poly-Si to polyoxides
US4149307A (en) * 1977-12-28 1979-04-17 Hughes Aircraft Company Process for fabricating insulated-gate field-effect transistors with self-aligned contacts
US4198252A (en) * 1978-04-06 1980-04-15 Rca Corporation MNOS memory device
US4268328A (en) * 1978-04-21 1981-05-19 Mcdonnell Douglas Corporation Stripped nitride MOS/MNOS process
US4221045A (en) * 1978-06-06 1980-09-09 Rockwell International Corporation Self-aligned contacts in an ion implanted VLSI circuit
DE2832388C2 (de) * 1978-07-24 1986-08-14 Siemens Ag, 1000 Berlin Und 8000 Muenchen Verfahren zum Herstellen von MNOS- und MOS-Transistoren in Silizium-Gate-Technologie auf einem Halbleitersubstrat
US4229755A (en) * 1978-08-15 1980-10-21 Rockwell International Corporation Fabrication of very large scale integrated circuits containing N-channel silicon gate nonvolatile memory elements
JPS5530846A (en) * 1978-08-28 1980-03-04 Hitachi Ltd Method for manufacturing fixed memory
US4170500A (en) * 1979-01-15 1979-10-09 Fairchild Camera And Instrument Corporation Process for forming field dielectric regions in semiconductor structures without encroaching on device regions

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4151021A (en) * 1977-01-26 1979-04-24 Texas Instruments Incorporated Method of making a high density floating gate electrically programmable ROM
FR2394144A1 (fr) * 1977-06-10 1979-01-05 Fujitsu Ltd Memoire a semiconducteurs
FR2406302A1 (fr) * 1977-10-11 1979-05-11 Fujitsu Ltd Procede d'implantation d'ions

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
EXBK/71 *
EXBK/79 *

Also Published As

Publication number Publication date
JPH0122749B2 (fr) 1989-04-27
DE2923995A1 (de) 1980-12-18
JPS562652A (en) 1981-01-12
US4306353A (en) 1981-12-22
DE2923995C2 (de) 1985-11-07
CA1141868A (fr) 1983-02-22
FR2458902B1 (fr) 1983-01-21
GB2053565A (en) 1981-02-04
GB2053565B (en) 1983-06-29

Similar Documents

Publication Publication Date Title
FR2458902A1 (fr) Procede pour fabriquer des circuits mos integres avec et sans transistors de memoire mnos selon la technologie des grilles en silicium
US7718520B2 (en) Semiconductor integrated circuit device and related method
EP0426250B1 (fr) Procédé pour fabriquer un dispositif à transistors MIS ayant une grille débordant sur les portions des régions de source et de drain faiblement dopées
JP4470734B2 (ja) 半導体装置とその製造方法、並びに電子機器
FR2822293A1 (fr) Transistor a effet de champ et double grille, circuit integre comportant ce transistor, et procede de fabrication de ce dernier
EP0426251A1 (fr) Procédé pour fabriquer un dispositif à transistors MIS ayant une électrode de grille en forme de &#34;T&#34; inversé
JP5963449B2 (ja) 光電変換装置の製造方法
EP0022388B1 (fr) Procédé de fabrication d&#39;un transistor à effet de champ du type DMOS à fonctionnement vertical
FR2834125A1 (fr) Dispositif a semi-conducteurs comportant un isolant en tranchee et procede pour la fabrication de ce dispositif
KR100508085B1 (ko) 씨모스 이미지 센서 및 그 제조 방법
FR2616576A1 (fr) Cellule de memoire eprom et son procede de fabrication
JP2002164512A (ja) 半導体装置及びその製造方法
JP4897146B2 (ja) 半導体装置の製造方法、および半導体装置
EP3079178B1 (fr) Procede de fabrication d&#39;un circuit integre cointegrant un transistor fet et un point memoire oxram
EP0522938B1 (fr) Procédé de fabrication d&#39;un transistor à effet de champ vertical, et transistor obtenu par ce procédé
KR20100049971A (ko) 반도체 기억 장치 및 그의 제조 방법
FR2491678A1 (fr) Procede de fabrication d&#39;un transistor a effet de champ et dispositif obtenu selon ce procede
FR2665980A1 (fr) Procede de fabrication d&#39;un transistor ayant une structure de semiconducteur a grille isolee.
JPH10229086A (ja) 半導体装置およびその製造方法
JP2000228523A (ja) 電界効果トランジスタおよびその製造方法
FR3106696A1 (fr) Procédé de formation d&#39;espaceurs différentiels asymétriques pour des performances optimisées des mosfet et une co-intégration optimisée des mosfet et des sonos
FR2576710A1 (fr) Procede d&#39;obtention d&#39;une diode dont la prise de contact est auto-alignee a une grille
JP2005223196A (ja) 半導体装置及びその製造方法
JP2006054278A (ja) 半導体素子及び半導体素子の製造方法
KR20070086148A (ko) 반도체 장치 및 그 제조 방법

Legal Events

Date Code Title Description
ST Notification of lapse