[go: up one dir, main page]

FI107975B - Anordning för att mäta sneddistorsions tidsinställningsfel - Google Patents

Anordning för att mäta sneddistorsions tidsinställningsfel Download PDF

Info

Publication number
FI107975B
FI107975B FI932954A FI932954A FI107975B FI 107975 B FI107975 B FI 107975B FI 932954 A FI932954 A FI 932954A FI 932954 A FI932954 A FI 932954A FI 107975 B FI107975 B FI 107975B
Authority
FI
Finland
Prior art keywords
signal
value
state change
clock signal
skew
Prior art date
Application number
FI932954A
Other languages
English (en)
Finnish (fi)
Other versions
FI932954A0 (fi
FI932954A (fi
Inventor
David Lowell Mcneely
Greg Alan Kranawetter
Original Assignee
Thomson Consumer Electronics
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Thomson Consumer Electronics filed Critical Thomson Consumer Electronics
Publication of FI932954A0 publication Critical patent/FI932954A0/fi
Publication of FI932954A publication Critical patent/FI932954A/fi
Application granted granted Critical
Publication of FI107975B publication Critical patent/FI107975B/sv

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/76—Television signal recording
    • H04N5/91—Television signal processing therefor
    • H04N5/93—Regeneration of the television signal or of selected parts thereof
    • H04N5/95—Time-base error compensation
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/0223—Manufacture or treatment of FETs having insulated gates [IGFET] having source and drain regions or source and drain extensions self-aligned to sides of the gate
    • H10D30/0227—Manufacture or treatment of FETs having insulated gates [IGFET] having source and drain regions or source and drain extensions self-aligned to sides of the gate having both lightly-doped source and drain extensions and source and drain regions self-aligned to the sides of the gate, e.g. lightly-doped drain [LDD] MOSFET or double-diffused drain [DDD] MOSFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/601—Insulated-gate field-effect transistors [IGFET] having lightly-doped drain or source extensions, e.g. LDD IGFETs or DDD IGFETs 
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/01—Manufacture or treatment
    • H10D64/021—Manufacture or treatment using multiple gate spacer layers, e.g. bilayered sidewall spacers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0165—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs the components including complementary IGFETs, e.g. CMOS devices
    • H10D84/017—Manufacturing their source or drain regions, e.g. silicided source or drain regions

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Measurement Of Unknown Time Intervals (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Testing, Inspecting, Measuring Of Stereoscopic Televisions And Televisions (AREA)
  • Pulse Circuits (AREA)
  • Test And Diagnosis Of Digital Computers (AREA)
  • Measuring Phase Differences (AREA)
  • Manipulation Of Pulses (AREA)

Claims (10)

1. Apparat för mätning av ett skevningsvärde mellan en klocksignals förutbestämda övergäng och en andra signals förutbestämda övergäng, varvid 5 apparaten omfattar en kalla för klocksignalen (Clock Input) och en kalla för den andra signalen (Hsync), en analog fördröjningslinje (10) kopplad tili klocksignalkällan, vilken linje har ett flertal mellanuttag för att alstra ett flertal dubletter av klocksignalen, 10 vilka fördröjts med väsentligen lika länga inkrement, ett medel (20) som reagerar pä den andra signalens förutbestämda övergang för samtidig lagring av signalerna som alstrats i respektive mellanuttag, kännetecknad av ett medel (30-50) som är kopplat tili lagringsmedlet för att bestäm-15 ma läget för klocksignalens förutbestämda övergang som fördröjningsenheter i lagringsmedlet; och ett medel (22) som reagerar pä läget för att generera en signal som anger skevningsvärdet.
2. Apparat enligt patentkrav 1, vidare kännetecknad av att 20 medlet som reagerar pä läget för att generera skevningsvärdesignalen gene- rerar skevningsvärdesignalen som en funktion av läget dividerat med klock-signalens klockperiod. • · ·
3. Apparat enligt patentkrav 2, vidare kännetecknad av att ! medlet för att bestämma läget för klocksignalens förutbestämda övergäng • · · h / 25 omfattar ett medel för mätning av perioden som fördröjningsenheter.
• « · ·*4. Apparat enligt patentkrav 2, vidare kännetecknad av att : medlet (10) i respektive mellanuttag för lagring av den alstrade signalen sam- tidigt omfattar ·:··: en mängd (13, 14...24) i nummerordning numrerade läskretsar, vil- 30 kas motsvarande dataingängar är kopplade pä motsvarande sätt tili motsva- i·» ./ rande mellanuttag som är numrerade i nummerordning, och vilkas motsvaran- de utgängsterminaler är kopplade tili ett avkodningsmedel (30-50), varvid av- • · *·;·* kodningsmedlet alstrar värden, som anger det relativa läget för ätminstone en av klocksignalens förutbestämda övergängar, ·:··· 35 och ett kalkyleringsmedel (60-65) som reagerar pä värdena som anger läget för generering av skevningsvärdesignalen. 13 107975
5. Apparat enligt patentkrav 4, vidare kännetecknad avatt avkodningsmedlet är anordnat att alstra ett första värde (A), som anger läget för klocksignalens förutbestämda övergäng, och ett andra värde (B), som anger läget för den andra övergängen som fördröjningsenheter, och att kalkyle- 5 ringsmedlet genererar skevningsvärdesignalen som en funktion av det första värdet dividerat med differensen mellan det första värdet och det andra värdet.
6. Apparat enligt patentkrav 1, vidare kännetecknad av att apparaten innehäller för samtidig lagring av signalen som alstrats i mellanutta-gen ett parallell-input-serie-output-skiftregister med parallella ingängstermina- 10 ler, vilka är kopplade tili motsvarande mellanuttag, varvid skiftregistrets ut-gängsterminal är kopplad tili en övergängsdetektor och dess styringängs-terminal är kopplad tili källan för den andra signalen för parallell laddning av skiftregistret som reagerar pä den andra signalens förutbestämda övergäng.
7. Apparat enligt patentkrav 6, vidare kännetecknad av att 15 medlet för att bestämma läget för klocksignalens förutbestämda övergäng som fördröjningsenheter omfattar: ett medel för att leda en klockningssignal tili skiftregistret för att av-läsa data i serieform ut frän skiftregistret tili övergängsregistret, ett kalkyleringsmedel för att räkna pulserna i klockningssignalen 20 som letts tili skiftregistret och för att alstra motsvarande kalkylvärden, ett läskretsmedel som reagerar pä övergängsdetektom för lagring : l*. av kalkylvärdet. • · ·
8. Apparat enligt patentkrav 7, vidare kännetecknad av ett .* .* medel som reagerar pä kalkylvärden, vilka lagrats i läskretsmedlet, för att alst- • * · h / 25 ra skevningsvärdesignalen som en funktion av ett kalkyivärde som motsvarar ·*"·’ klocksignalens förutbestämda övergäng dividerat med en cykels period av v : klocksignalen.
9. Apparat enligt patentkrav 7, vidare kännetecknad av att ·:·*: läskretsmedlet omfattar ett medel för lagring av ett första värde (A), vilket mot- ·'**: 30 svarar läget för klocksignalens första övergäng i skiftregistret, och ett andra • · · ./ kalkyivärde (B), som motsvarar läget för klocksignalens andra övergäng i skift- registret, och att • ♦ *"»* medlet för generering av nämnda skevningssignal genererar detta ' värde som en funktion av det första värdet dividerat med differensen mellan ·:··:’ 35 det första värdet och det andra värdet. 14 107975
10. Apparat enligt patentkrav 7, vidare kännetecknad av ett minne, vars adressingängsport är kopplad tili laskretsen för att leda kalkylvär-dena som minnesadresser, och varvid motsvarande adresställen i minnet är programmerade med skevningsvärdena. • · · • · · · • · • · · • · · • · · · • · · • · · • · I • · » · · • · · • · ·· · • · · • · • · • · · • · · • · * « · • · · • · • · « • · • · • · · • · · • · • · M· • · • · t · · » ·
FI932954A 1992-06-26 1993-06-24 Anordning för att mäta sneddistorsions tidsinställningsfel FI107975B (sv)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US07/904,632 US5309111A (en) 1992-06-26 1992-06-26 Apparatus for measuring skew timing errors
US90463292 1992-06-26

Publications (3)

Publication Number Publication Date
FI932954A0 FI932954A0 (fi) 1993-06-24
FI932954A FI932954A (fi) 1993-12-27
FI107975B true FI107975B (sv) 2001-10-31

Family

ID=25419475

Family Applications (1)

Application Number Title Priority Date Filing Date
FI932954A FI107975B (sv) 1992-06-26 1993-06-24 Anordning för att mäta sneddistorsions tidsinställningsfel

Country Status (9)

Country Link
US (1) US5309111A (sv)
EP (1) EP0575933B1 (sv)
JP (1) JPH0698354A (sv)
KR (1) KR100272626B1 (sv)
CN (1) CN1045146C (sv)
DE (1) DE69310030T2 (sv)
ES (1) ES2100395T3 (sv)
FI (1) FI107975B (sv)
SG (1) SG92592A1 (sv)

Families Citing this family (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5404437A (en) * 1992-11-10 1995-04-04 Sigma Designs, Inc. Mixing of computer graphics and animation sequences
FR2711286B1 (fr) * 1993-10-11 1996-01-05 Sgs Thomson Microelectronics Dispositif de surveillance du déphasage entre deux signaux d'horloge.
US5515107A (en) * 1994-03-30 1996-05-07 Sigma Designs, Incorporated Method of encoding a stream of motion picture data
US5598576A (en) * 1994-03-30 1997-01-28 Sigma Designs, Incorporated Audio output device having digital signal processor for responding to commands issued by processor by emulating designated functions according to common command interface
US6124897A (en) 1996-09-30 2000-09-26 Sigma Designs, Inc. Method and apparatus for automatic calibration of analog video chromakey mixer
US5528309A (en) 1994-06-28 1996-06-18 Sigma Designs, Incorporated Analog video chromakey mixer
US5663767A (en) * 1995-10-25 1997-09-02 Thomson Consumer Electronics, Inc. Clock re-timing apparatus with cascaded delay stages
US5719511A (en) * 1996-01-31 1998-02-17 Sigma Designs, Inc. Circuit for generating an output signal synchronized to an input signal
US5818468A (en) * 1996-06-04 1998-10-06 Sigma Designs, Inc. Decoding video signals at high speed using a memory buffer
US6128726A (en) 1996-06-04 2000-10-03 Sigma Designs, Inc. Accurate high speed digital signal processor
US5963267A (en) * 1996-09-20 1999-10-05 Thomson Consumer Electronics, Inc. Delay correction circuit
US5982408A (en) * 1997-04-10 1999-11-09 Lexmark International, Inc. Method and apparatus for HSYNC synchronization
US6687770B1 (en) 1999-03-08 2004-02-03 Sigma Designs, Inc. Controlling consumption of time-stamped information by a buffered system
US6654956B1 (en) 2000-04-10 2003-11-25 Sigma Designs, Inc. Method, apparatus and computer program product for synchronizing presentation of digital video data with serving of digital video data
US20070103141A1 (en) * 2003-11-13 2007-05-10 International Business Machines Corporation Duty cycle measurment circuit for measuring and maintaining balanced clock duty cycle
US7961559B2 (en) * 2003-11-13 2011-06-14 International Business Machines Corporation Duty cycle measurement circuit for measuring and maintaining balanced clock duty cycle
US7400555B2 (en) * 2003-11-13 2008-07-15 International Business Machines Corporation Built in self test circuit for measuring total timing uncertainty in a digital data path
KR100582391B1 (ko) * 2004-04-08 2006-05-22 주식회사 하이닉스반도체 반도체 소자에서의 지연 요소의 지연 검출 장치 및 방법
US7587640B2 (en) * 2005-09-27 2009-09-08 Agere Systems Inc. Method and apparatus for monitoring and compensating for skew on a high speed parallel bus
WO2007037340A1 (ja) * 2005-09-28 2007-04-05 Nec Corporation 位相差測定装置及び位相比較回路の調整方法
EP1950577A3 (fr) * 2007-01-29 2012-01-11 Stmicroelectronics Sa Procede de verification de l'integrite d'un arbre d'horloge
JPWO2008126240A1 (ja) * 2007-03-30 2010-07-22 三菱電機株式会社 同期フェーザ測定装置及びこれを用いた母線間位相角差測定装置
JP2009130442A (ja) * 2007-11-20 2009-06-11 Fujitsu Component Ltd 信号伝送システム及びその制御方法
US20150102943A1 (en) * 2013-10-10 2015-04-16 Datang Nxp Semiconductors Co., Ltd. Daisy-chain communication bus and protocol
US20160080138A1 (en) * 2014-09-17 2016-03-17 Telefonaktiebolaget L M Ericsson (Publ) Method and apparatus for timing synchronization in a distributed timing system
US11256286B1 (en) 2020-12-28 2022-02-22 Samsung Electronics Co., Ltd. Electronic circuit and method for clock skew-calibration

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3681693A (en) * 1970-11-27 1972-08-01 Rca Corp Measurement of maximum dynamic skew in parallel channels
US4595953A (en) * 1984-10-31 1986-06-17 Rca Corporation Television receiver having character generator with burst locked pixel clock and correction for non-standard video signals
DE3579925D1 (de) * 1985-12-12 1990-10-31 Itt Ind Gmbh Deutsche Digitale phasenmesschaltung.
US4772937A (en) * 1987-03-31 1988-09-20 Rca Licensing Corporation Skew signal generating apparatus for digital TV
US4814879A (en) * 1987-08-07 1989-03-21 Rca Licensing Corporation Signal phase alignment circuitry
US4926115A (en) * 1988-12-19 1990-05-15 Ag Communication Systems Corporation Unique phase difference measuring circuit
US5138320A (en) * 1990-11-14 1992-08-11 Zenith Electronics Corporation Skew code generator for measuring pulses width using a delay line

Also Published As

Publication number Publication date
FI932954A0 (fi) 1993-06-24
CN1045146C (zh) 1999-09-15
US5309111A (en) 1994-05-03
SG92592A1 (en) 2002-11-19
DE69310030T2 (de) 1997-08-14
CN1082296A (zh) 1994-02-16
KR940001693A (ko) 1994-01-11
FI932954A (fi) 1993-12-27
EP0575933B1 (en) 1997-04-23
EP0575933A1 (en) 1993-12-29
ES2100395T3 (es) 1997-06-16
JPH0698354A (ja) 1994-04-08
DE69310030D1 (de) 1997-05-28
KR100272626B1 (ko) 2000-11-15

Similar Documents

Publication Publication Date Title
FI107975B (sv) Anordning för att mäta sneddistorsions tidsinställningsfel
US5046190A (en) Pipeline image processor
US4501016A (en) Device for the dynamic adjustment of a black/white discrimination threshold for the processing of images containing grey values
US5097490A (en) Apparatus and method for improving the resolution with which a test signal is counted
KR100363816B1 (ko) 클록이상검출기 및 클록이상 검출장치
KR970025148A (ko) 엠펙 시스템 복호기를 위한 시스템 타임 클럭의 오차 검출회로
US4570126A (en) FM Demodulator using interpolation to approximate zero crossings
US5412311A (en) System for unambiguously determining the phase of an input signal of relative to a clock reference signal
US3710081A (en) System for computing the average of successive traffic measurements
GB1498630A (en) Pattern counting system using line scanning
US4578666A (en) Method of comparing data with asynchronous timebases
US4924314A (en) Semiconductor device containing video signal processing circuit
NL9401450A (nl) Signaalkeuzeinrichting.
JP2582786Y2 (ja) エンコーダカウンタ
SU369567A1 (ru) УСТРОЙСТВО дл ОБНАРУЖЕНИЯ И ИСПРАВЛЕНИЯ ОШИБОК В СИСТЕМЕ ОСТАТОЧНЫХ КЛАССОВ
JPH04285815A (ja) ロータリエンコーダの位置カウンタ回路
JP2803066B2 (ja) 周期性パターンの検査装置
JPH01204526A (ja) 量子化ノイズの抑制方法および回路
US5023810A (en) Image label updating device using serially connected modules
JPH06290294A (ja) バーコード読取回路
SU1270781A1 (ru) Устройство дл распознавани контуров изображений объектов
KR940009292B1 (ko) 영상신호의 프레임 좌표화 및 좌표일치 펄스발생회로
SU1288687A1 (ru) Цифровой дискриминатор
SU1524067A1 (ru) Устройство дл медианной фильтрации двумерных массивов
JP2650291B2 (ja) 放送方式判別装置