ES2834633T3

ES2834633T3 - Dispositivo de cómputo y unidad de accionamiento de LED activada por señal de flanco de cable de alimentación

Info

Publication number: ES2834633T3
Application number: ES15849131T
Authority: ES
Inventors: Xiaohua Luo
Original assignee: Individual
Current assignee: Individual
Priority date: 2014-10-10
Filing date: 2015-09-22
Publication date: 2021-06-18
Anticipated expiration: 2035-09-22
Also published as: EP3206463A4; US9723679B2; TW201614966A; JP6268330B2; US20170164444A1; TWI571068B; EP3206463A1; WO2016054970A1; EP3206463B1; JP2017531292A

Abstract

Un aparato de cómputo (100) configurado para sincronizarse por flancos de señal a partir de una línea de suministro de alimentación, que comprende: una unidad de cómputo activada por flanco (101) configurada para sincronizarse para realizar un cómputo por los flancos de señal a partir de la línea de suministro de alimentación, y configurada para emitir resultados de cómputo para una unidad de accionamiento de LED; caracterizado por que comprende adicionalmente una unidad de carga (102) configurada para suministrar alimentación a la unidad de cómputo activada por flanco (101) basándose en las señales a partir de la línea de suministro de alimentación, en donde la unidad de carga (102) está configurada para cargarse si la señal a partir de la línea de suministro de alimentación está a un voltaje alto y descargarse si la señal a partir de la línea de suministro de alimentación está a un voltaje bajo; y una unidad de inicialización (103) configurada para inicializar la unidad de cómputo activada por flanco (101) basándose en el voltaje de dicha alimentación suministrada por la unidad de carga (102), cuando el voltaje de la alimentación suministrada por la unidad de carga llega a un voltaje alto.

Description

DESCRIPCIÓN

Dispositivo de cómputo y unidad de accionamiento de LED activada por señal de flanco de cable de alimentación Campos técnicos

La invención se refiere a circuitos electrónicos, específicamente se refiere a un aparato de cómputo configurado para sincronizarse por flancos de señal a partir de una línea de suministro de alimentación y una unidad de accionamiento de LED.

Antecedentes

Los diodos emisores de luz (LED) se usan ampliamente para iluminación arquitectónica, faros y luces traseras de coches, luces de paisaje, decoración festiva, etc. El LED tiene ventajas tales como: eficiencia alta, controlabilidad de orientación buena, estabilidad de visualización de color buena, robustez alta, vida útil prolongada, tamaño pequeño y seguridad ambiental, especialmente conveniente para iluminación de decorados o decoración festiva. Basándose en los LED con tres colores, rojo, verde y azul, el control de siete o más colores se puede implementar con un aparato de control que posibilita que el dispositivo de iluminación de LED muestre decorados fantásticos y coloridos, con lo que el aparato de control desempeña un papel importante en el sistema de iluminación de LED.

En los últimos años, con la ayuda de tecnologías de circuitos integrados y tecnologías informáticas, se han usado ampliamente metodologías de control basándose en protocolos tales como DMX512, DALI, Retorno a Cero para la iluminación de LED y han posibilitado la informatización y mejorado la flexibilidad del sistema de control de LED. El protocolo DMX512 fue desarrollado por la Comisión de Ingeniería del Instituto para la Tecnología de Teatro de Estados Unidos en 1985. Su capa física usa un transceptor de RS-485, y el bus contiene un par de líneas trenzadas para conectar el modulador de luz y la consola de atenuación. El protocolo DALI es una solución de bus de control de iluminación desarrollada en Europa, un protocolo de comunicación digital serie asíncrono de norma abierta.

En la actualidad hay en el mercado tecnologías basadas en el Protocolo de Retorno a Cero, que usan una línea de señal de control independiente para transferir señales de control, al repartir los ciclos de trabajo de los LED de color rojo, verde y azul para lograr el control sobre diversos colores.

Aunque los aparatos de control basándose en los protocolos anteriores pueden lograr diversos colores a partir de la repartición de los ciclos de trabajo de los LED de color rojo, verde y azul, todos ellos necesitan más de una línea de señal independiente para las señales de control, y no pueden controlar LED mediante una línea de suministro de alimentación, por lo tanto no se pueden aplicado a la situación en la que solo están disponibles la línea de suministro de alimentación y la línea de masa. La publicación US2011/0025215A1 divulga un aparato de acuerdo con el preámbulo de la reivindicación 1.

Problemas técnicos

Para resolver los problemas en las tecnologías actuales mencionadas anteriormente, algunas realizaciones divulgadas en el presente documento proporcionan un aparato de cómputo sincronizado por flancos de señal a partir de una línea de suministro de alimentación y una unidad de accionamiento de LED.

Sumario

Un aparato de cómputo configurado para sincronizarse por flancos de señal a partir de una línea de suministro de alimentación comprende:

una unidad de cómputo activada por flanco configurada para sincronizarse para realizar un cómputo por los flancos de señal a partir de la línea de suministro de alimentación, y configurada para emitir resultados de cómputo; una unidad de carga configurada para suministrar alimentación a la unidad de cómputo activada por flanco basándose en las señales a partir de la línea de suministro de alimentación, en donde la unidad de carga se carga si la señal a partir de la línea de suministro de alimentación está a un voltaje alto y la unidad de carga se descarga si la señal a partir de la línea de suministro de alimentación está a un voltaje bajo.

configurada la unidad de inicialización para inicializar la unidad de cómputo activada por flanco basándose en el voltaje de dicha alimentación suministrada por la unidad de carga.

Los dispositivos o unidades funcionales del aparato de cómputo presente en la invención se pueden integrar en un chip informático.

Durante un proceso de inicialización, la unidad de cómputo activada por flanco en el presente documento se puede establecer a cualquier número mediante inicialización de acuerdo con diferentes requisitos y, en general, establecerse a 0 (lo que significa "borrado").

Cuando la señal a partir de la línea de suministro de alimentación está a un voltaje alto, la unidad de carga se carga y, cuando el voltaje de la alimentación suministrada por la unidad de carga llega al nivel de voltaje alto, la unidad de cómputo activada por flanco y la unidad de inicialización se encienden con éxito.

Para asegurar que el aparato de cómputo funcione apropiadamente, la duración de voltaje bajo de la señal a partir de la línea de suministro de alimentación ha de ser más corta que el tiempo de transición durante el cual el voltaje de la alimentación suministrada por la unidad de carga cae de alto a bajo.

Dicha unidad de cómputo activada por flanco hace operaciones de recuento, aritméticas, lógicas o de desplazamiento de bits, o cualquier combinación de operaciones de recuento, aritméticas y lógicas o de desplazamiento de bits.

En algunas realizaciones, dicha unidad de cómputo activada por flanco es una unidad de recuento de flancos, la unidad de recuento de flancos cuenta sincronizada por los flancos de señal a partir de la línea de suministro de alimentación y emite los resultados de recuento.

Dicha unidad de recuento de flancos comprende una pluralidad de circuitos biestables (flip-flops) y emite los resultados de recuento a través de las salidas de los circuitos biestables.

En algunas realizaciones, dichos circuitos biestables son circuitos biestables D.

En algunas realizaciones, dicha unidad de recuento de flancos comprende una pluralidad de circuitos biestables D conectados en serie, y están configurados para emitir los resultados de recuento a través de las salidas de los circuitos biestables D, entre los cuales:

la entrada de reloj del primer circuito biestable D está conectada a la línea de suministro de alimentación, y la entrada de reloj de un circuito biestable D está conectada a la salida QB de su circuito biestable D anterior entre dos circuitos biestables D adyacentes;

la entrada de restablecimiento de cada circuito biestable D está conectada a la unidad de inicialización y, para cada circuito biestable D, su salida QB está conectada a su entrada D.

Menos cuando se reivindica específicamente lo contrario, la expresión "el primer circuito biestable D" se refiere al circuito biestable D que está relacionado con el bit más bajo de la unidad de recuento de flancos. Y entre dos circuitos biestables D adyacentes, "el anterior" se refiere al que está relacionado con el bit inferior, y "el último" se refiere al correspondiente al bit superior.

En algunas realizaciones, dicha unidad de cómputo activada por flanco realiza cómputos aritméticos o lógicos sincronizados por flancos de señal a partir de la línea de suministro de alimentación, y emite los resultados de cómputo. Dicha unidad de cómputo activada por flanco comprende n circuitos biestables y una unidad de cálculo aritmético y lógico de k bits, y emite los resultados de cómputo a través de las salidas de los circuitos biestables. En algunas realizaciones, los circuitos biestables son circuitos biestables D.

En algunas realizaciones, dicha unidad de cómputo activada por flanco comprende n circuitos biestables D conectados en paralelo y una unidad aritmética y lógica de k bits, el valor de dicho n es igual al de dicho k, y los resultados computacionales se emiten a través de las salidas de los circuitos biestables D, entre los cuales:

la entrada D de cada uno de los circuitos biestables D está conectada a las salidas de la unidad aritmética y lógica, una a una y bit a bit, bit bajo a bit bajo y bit alto a bit alto,

la entrada de restablecimiento de cada uno de los circuitos biestables D está conectada a la unidad de inicialización, y la entrada de reloj de cada circuito biestable D está conectada a la línea de suministro de alimentación,

las entradas de grupo A de la unidad aritmética y lógica están conectadas a las salidas Q de los circuitos biestables D, bit a bit, bit bajo a bit bajo y bit alto a bit alto, y las entradas de grupo B están configuradas para conectar un parámetro de control de patrones externo.

En algunas realizaciones, entre las entradas de reloj de dichos circuitos biestables D y la línea de suministro de alimentación, se acoplan circuitos de filtro para eliminar por filtrado el ruido de la línea de suministro de alimentación.

La unidad aritmética y lógica presentada en la invención puede ser un circuito sumador, un circuito restador, un circuito informático lógico, un circuito multiplicador o un circuito divisor, o cualquier combinación de estos circuitos. Cuando está en aplicación, el parámetro de control de patrones externo puede o bien tener un valor fijo, o bien tener varios valores potenciales opcionales que se han de seleccionar mediante el uso de un circuito de selección de patrones externo, que establece el valor de las entradas de grupo B de la unidad de cómputo activada por flanco, haciendo que la unidad entera compute en diversos patrones. A modo de ejemplo, la unidad aritmética y lógica es un circuito sumador y el valor del parámetro de control de patrones externo es 2m, en donde m es un número entero no menor que 0 y menor que n. Cuando m es igual a 0, el parámetro de control de patrones externo es igual a 20, y la unidad de cómputo activada por flanco cuenta añadiendo 1 para cada etapa; cuando m es igual a 1, el parámetro de control de patrones externo es igual a 21, y la unidad de cómputo activada por flanco cuenta añadiendo 2 para cada etapa, lo que significa que el bit más bajo en el resultado de cómputo (en números binarios) se mantiene fijo; cuando m es igual a 2, el parámetro de control de patrones externo es igual a 22, y la unidad de cómputo activada por flanco cuenta añadiendo 4 para cada etapa, lo que significa que los dos bits más bajos en los resultados de cómputo (en números binarios) se mantienen fijos.

En algunas realizaciones, en el caso de que la unidad aritmética y lógica sea un circuito sumador, el valor del parámetro de control de patrones externo también se puede establecer para ser 2n - 2m, en donde m es un número entero no menor que 0 y menor que n. Por ejemplo, cuando m es igual a 0, el parámetro de control de patrones externo es igual a 2n -1, la unidad aritmética y lógica cuenta añadiendo el complemento a -1 de 2n, y la unidad de cómputo activada por flanco cuenta restando 1 para cada etapa; cuando m es igual a 1, el parámetro de control de patrones externo es igual a 2n - 2, la unidad aritmética y lógica cuenta añadiendo el complemento a -2 de 2n, y la unidad de cómputo activada por flanco cuenta restando 2 en cada etapa, lo que significa que el bit más bajo en los resultados de cómputo (en números binarios) se mantiene fijo; cuando m es igual a 2, el parámetro de control de patrones externo es igual a 2n - 4, la unidad aritmética y lógica cuenta añadiendo el complemento a -4 de 2n, y la unidad de cómputo activada por flanco cuenta restando 4 en cada etapa, lo que significa que los dos bits más bajos en los resultados de cómputo (en números binarios) se mantienen fijos.

Introduciendo el parámetro de control de patrones externo, se pueden lograr diversos patrones de cómputo opcionales, haciendo que el control de las luces de color de LED sea más flexible y tenga una posición de ventaja más competitiva en el campo del control de luces de LED de color.

Menos cuando se reivindica específicamente lo contrario, las salidas de la unidad de cómputo activada por flanco en la presente invención incluyen salidas de bit alto y de bit bajo. "El primer circuito biestable D" se refiere al circuito biestable D que está relacionado con la salida de bit más bajo de la unidad de cómputo activada por flanco. Y entre dos circuitos biestables D adyacentes, el que está relacionado con el bit inferior de la unidad de cómputo activada por flanco se denomina el circuito biestable anterior, y el que está relacionado con el bit superior se denomina el siguiente circuito biestable. Por consiguiente, las entradas de grupo A y las entradas de grupo B de la unidad aritmética y lógica también comprenden entradas de bit alto y entradas de bit bajo.

En algunas realizaciones, dicha unidad de cómputo activada por flanco es una unidad de desplazamiento activada por flanco configurada para desplazar bits sincronizados por los flancos de señal a partir de la línea de suministro de alimentación, y para emitir los resultados del desplazamiento.

Dicha unidad de desplazamiento activada por flanco comprende al menos dos circuitos biestables y emite los resultados de la operación de desplazamiento a través de las salidas de los circuitos biestables. En algunas realizaciones, los circuitos biestables son los circuitos biestables D.

En algunas realizaciones, dicha unidad de desplazamiento activada por flanco comprende al menos dos circuitos biestables D conectados en serie, y emite resultados de desplazamiento a través de las salidas de los circuitos biestables D, entre los cuales:

la entrada D del primer circuito biestable D está conectada a la salida Q del último circuito biestable D, la entrada D de los circuitos biestables D restantes está conectada a la salida Q de su circuito biestable D anterior entre dos circuitos biestables D adyacentes,

las entradas de restablecimiento o las entradas de establecimiento de cada circuito biestable D está conectada a la unidad de inicialización, y la entrada de reloj de cada circuito biestable D está conectada a la línea de suministro de alimentación.

La unidad de desplazamiento activada por flanco en la presente invención se puede establecer a cualquier valor por inicialización, de acuerdo con diferentes requisitos. Solo tiene sentido que, en el punto de partida, las salidas de los circuitos biestables D no sean idénticas, de lo contrario, la operación de desplazamiento no tendrá sentido, por lo tanto dicha unidad de desplazamiento activada por flanco debería tener al menos un circuito biestable D cuya entrada de restablecimiento esté conectada a la unidad de inicialización, y un circuito biestable D cuya entrada de establecimiento esté conectada a la unidad de inicialización. Para establecer un circuito biestable D a 0, su entrada de restablecimiento se debería conectar a la unidad de inicialización, y su entrada de establecimiento se debería conectar al nivel de voltaje no válido (si el nivel de voltaje bajo es válido, entonces su entrada de establecimiento se debería conectar el nivel de voltaje alto); Asimismo, para establecer un circuito biestable D a 1, su entrada de establecimiento se debería conectar a la unidad de inicialización, y su entrada de restablecimiento se debería conectar al nivel de voltaje no válido. Cuando la señal a partir de la línea de suministro de alimentación está al nivel de voltaje alto, la unidad de carga se carga y, cuando el voltaje de la alimentación suministrada por la unidad de carga alcanza el nivel alto, la unidad de desplazamiento activada por flanco y la unidad de inicialización se encienden.

A menos cuando se afirme específicamente lo contrario, las salidas de la unidad de desplazamiento activada por flanco en la presente invención incluyen salidas de bit alto y de bit bajo. "El primer circuito biestable D" se refiere al circuito biestable D que está relacionado con la salida de bit más bajo de la unidad de desplazamiento activada por flanco. Y entre dos circuitos biestables D adyacentes, el que está relacionado con el bit inferior de la unidad de desplazamiento activada por flanco se denomina el circuito biestable D anterior, y el que está relacionado con el bit superior se denomina el siguiente circuito biestable D. Por consiguiente, las entradas de grupo A y las entradas de grupo B de la unidad aritmética y lógica también comprenden entradas de bit alto y entradas de bit bajo.

Dichos circuitos biestables pueden ser circuitos biestables activados por flanco ascendente, o ser circuitos biestables activados por flanco descendente, opcionales para satisfacer requisitos específicos. Dichos circuitos biestables D pueden ser o bien circuitos biestables activados por flanco ascendente, o bien circuitos biestables activados por flanco descendente, opcionales para satisfacer requisitos específicos.

Cuanto mayor sea el número de circuitos biestables, más amplio será el rango de cómputo de la unidad de cómputo activada por flanco. En algunas realizaciones, dicha unidad de cómputo activada por flanco comprende al menos dos circuitos biestables. Más preferentemente, dicho aparato de cómputo está configurado para sincronizarse por flancos de señal a partir de una línea de suministro de alimentación que comprende 3 ~ 200 circuitos biestables.

Dicha unidad de carga comprende un componente de conducción unidireccional, que conduce cuando su voltaje de ánodo es mayor que su voltaje de cátodo, y se pone en corte cuando su voltaje de cátodo es mayor que su voltaje de ánodo. El ánodo de dicho componente de conducción unidireccional está conectado a la línea de suministro de alimentación, y su cátodo está conectado a masa a través de un componente de almacenamiento de potencia y, a través del cátodo, dicha unidad de carga suministra alimentación a la unidad de cómputo activada por flanco y a la unidad de inicialización. El componente de conducción unidireccional puede ser un dispositivo o un circuito de conducción unidireccional que comprende varios dispositivos.

Considerando la compatibilidad con la tecnología CMOS, en algunas realizaciones, dicho componente de conducción unidireccional es un diodo, y el ánodo del diodo está conectado a la línea de suministro de alimentación, y el cátodo del diodo está conectado a masa a través de un componente de almacenamiento de potencia y, a través del cátodo, dicha unidad de carga suministra alimentación a la unidad de cómputo activada por flanco y a la unidad de inicialización. En algunas realizaciones, dicho componente de conducción unidireccional es un triodo NPN cuyo colector y base están conectados a la línea de suministro de alimentación, entonces el emisor del triodo n Pn conectado a la masa a través del componente de almacenamiento de potencia formando de este modo un diodo equivalente. Y, a través del emisor del triodo NPN, dicha unidad de carga suministra alimentación a la unidad de cómputo activada por flanco y a la unidad de inicialización. En algunas realizaciones, dicho componente de conducción unidireccional puede ser un triodo PNP, cuyo colector está conectado con su base y entonces a la masa a través de un componente de almacenamiento de potencia, formando de este modo un diodo equivalente, cuyo emisor está conectado a la línea de suministro de alimentación y, a través del colector y la base del triodo PNP, dicha unidad de carga suministra alimentación a la unidad de cómputo activada por flanco y a la unidad de inicialización.

El componente de almacenamiento de potencia se debería concebir como un componente electrónico con capacidad de carga y de descarga. En algunas realizaciones, dicho componente de almacenamiento de potencia es un condensador de carga o MOSFET. Debido a que la tecnología de condensadores de carga no es compatible con la tecnología CMOS, se prefiere usar un condensador equivalente formado por un MOSFET, cuya tecnología es compatible con la tecnología CMOS adecuadamente, haciendo más sencilla la integración de tecnología, cuya fuente está conectada a su drenador, formando un condensador equivalente.

Mediante el uso del componente de conducción unidireccional, se evita la descarga del condensador de carga a la línea de suministro de alimentación, no sea que la inestabilidad en el flanco de señal provoque resultados de recuento falsos y, preferentemente, el componente de conducción unidireccional es un diodo. Y, conectando terminales apropiados o bien de un triodo NPN o bien de un triodo PNP, también se puede formar un diodo equivalente que evita la descarga, para evitar la descarga a la línea de suministro de alimentación.

En algunas realizaciones, también se proporciona una unidad de accionamiento de LED, que comprende dicho aparato de cómputo sincronizado por flancos de señal a partir de una línea de suministro de alimentación descrita anteriormente, y un dispositivo de accionamiento configurado para accionar los LED de acuerdo con los resultados de cómputo de salida del aparato de cómputo sincronizado por flanco de señal a través de una línea de suministro de alimentación. El dispositivo de accionamiento se puede lograr usando los circuitos de accionamiento de LED disponibles actualmente en el mercado de acuerdo con requisitos de accionamiento.

Cualquiera de las medidas como: insertar uno o más circuitos de filtro o uno o más circuitos de retardo o uno o más circuitos inversos entre la línea de suministro de alimentación y las entradas de reloj de los circuitos biestables D; insertar uno o más circuitos de filtro o uno o más circuitos de retardo o uno o más circuitos inversos entre puertos conectados, se considera que cualquiera de las medidas mencionadas anteriormente está dentro del ámbito de las reivindicaciones de la presente invención.

Ventajas de la invención

En la presente invención, la línea de suministro de alimentación está configurada para transferir señales tanto de alimentación como de reloj. Dichas señales de reloj son las señales de entrada a partir de la línea de suministro de alimentación. Dichas señales de reloj son también las señales a partir de la línea de suministro de alimentación. Por tanto, no es necesario usar circuitos de generación de reloj en las realizaciones, simplificando de este modo el diseño de circuitos.

Breve descripción de los dibujos

La figura 1 ilustra un diagrama esquemático de la unidad de accionamiento de LED;

la figura 2 es un diagrama esquemático de la unidad de recuento de flancos en el primer ejemplo de implementación; la figura 3 es un diagrama esquemático de la unidad de carga del primer ejemplo de implementación;

la figura 4 es un diagrama esquemático de la unidad de inicialización en el primer ejemplo de implementación; la figura 5 es el diagrama de temporización de la

unidad de recuento de flancos en el primer ejemplo de implementación;

la figura 6 es un diagrama esquemático de la unidad de cómputo activada por flanco en el segundo ejemplo de implementación;

la figura 7 son los diagramas de temporización de los cómputos aritméticos o lógicos sincronizados por flancos de señal a partir de una línea de suministro de alimentación en el segundo ejemplo de implementación;

la figura 8 es un diagrama esquemático de la unidad de desplazamiento activada por flanco en el tercer ejemplo de implementación;

la figura 9 son los diagramas de temporización de la unidad de desplazamiento activada por flanco sincronizada por flancos de señal a partir de una línea de suministro de alimentación en el tercer ejemplo de implementación.

Descripción detallada

En lo sucesivo, con referencia a los dibujos de diversas realizaciones divulgadas en el presente documento, la invención se describirá de una manera clara y totalmente comprensible.

Como se ilustra en la figura 1, un aparato de cómputo implementado sincronizado por flancos de señal a partir de una línea de suministro de alimentación, marcado como rodeado por la línea de puntos, comprende:

una unidad de cómputo activada por flanco, que está configurada para sincronizarse para realizar un cómputo por los flancos de señal a partir de una línea de suministro de alimentación, y está configurada para emitir resultados de cómputo;

una unidad de carga, que suministra alimentación a la unidad de cómputo activada por flanco basándose en las señales a partir de la línea de suministro de alimentación, en donde la unidad de carga se carga cuando la señal a partir de la línea de suministro de alimentación está a un voltaje alto y se descarga cuando la señal a partir de la línea de suministro de alimentación está a un voltaje bajo;

una unidad de inicialización, que inicializa la unidad de cómputo activada por flanco basándose en el voltaje de la alimentación suministrada por la unidad de carga.

La figura 2 ilustra un diagrama esquemático de la unidad de recuento de flancos en el primer ejemplo de implementación. La unidad de recuento de flancos comprende varios circuitos biestables D activados por flanco positivo con restablecimiento asíncrono conectados en serie, y emite los resultados de recuento a través de las salidas positivas Q de estos circuitos biestables D. En el primer ejemplo de implementación, la unidad de recuento activada por flanco comprende tres circuitos biestables D: el primer circuito biestable F11, el segundo circuito biestable F12 y el tercer circuito biestable F13, con sus salidas positivas Q1, Q2 y Q3, y los resultados de recuento de bits bajos a bits altos son Q1, Q2 y Q2.

La entrada de reloj CK1 del primer circuito biestable D está conectada a la línea de suministro de alimentación, y su salida inversa QB1 está conectada a la entrada de reloj CK2 del segundo circuito biestable D, mientras que la salida inversa QB2 del segundo circuito biestable D está conectada a la entrada de reloj CK3 del tercer circuito biestable D.

Todas las entradas de restablecimiento (lo que quiere decir la entrada de restablecimiento RD1, la entrada de restablecimiento RD2 y la entrada de restablecimiento RD3) de los circuitos biestables D están conectadas a la unidad de inicialización, y la salida inversa de cada circuito biestable está conectada a su propia entrada D (lo que quiere decir la salida inversa QB1 conectada a la entrada D D1, la salida inversa QB2 conectada a la entrada D D2 y la salida inversa QB3 conectada a la entrada D D3).

El primer ejemplo de implementación cuenta flancos ascendentes usando circuitos biestables D activados por flanco positivo con restablecimiento asíncrono.

La figura 3 ilustra un circuito implementado de la unidad de carga del primer ejemplo de implementación, que comprende un diodo D cuyo ánodo está conectado a la línea de suministro de alimentación y cuyo cátodo está conectado a masa a través de un componente de almacenamiento de potencia C (en el primer ejemplo de implementación, el condensador de carga es un condensador equivalente formado al conectar la fuente y el drenador de un MOSFET, cuya capacidad es 0,2 j F). La unidad de carga suministra alimentación a la unidad de cómputo activada por flanco y a la unidad de inicialización a través del cátodo del diodo D.

La figura 4 ilustra un diagrama esquemático de la unidad de inicialización en el primer ejemplo de implementación, que comprende cuatro MOSFET, incluyendo un MOSFET T1 de canal p, un MOSFET T2 de canal p, un MOSFET T3 de canal n y un MOSFET T4 de canal n, el primer inversor V1 y el segundo inversor V2. Se siguen las conexiones:

la fuente y el drenador del MOSFET T1 están conectados al cátodo del diodo D de la unidad de carga, y la puerta de T1 está conectada al drenador del MOSFET T3, mientras que la puerta del MOSFET T3 está conectada a la fuente del MOSFET T1, y la fuente de T3 está conectada a masa. La puerta y la fuente del MOSFET T2 están conectadas respectivamente a la puerta y la fuente del MOSFET T1, y el drenador de T2 está conectado a la puerta del MOSFET T4 a través de una resistencia limitadora de corriente R entre medias, cuyo valor es de 500 O, y el drenador y la fuente de T4 están conectados respectivamente a la fuente del MOSFET T3 y a masa.

La puerta del MOSFET T4 está conectada a la entrada del primer inversor V1, y la salida de V1 está conectada a la entrada del segundo inversor V2, y la salida de V2 es la salida de la unidad de inicialización, emitiendo una señal de restablecimiento a la unidad de cómputo activada por flan

Se siguen los principios de funcionamiento del aparato de cómputo del primer ejemplo de implementación:

cuando este aparato no está encendido, el voltaje de la alimentación suministrada por la unidad de carga está a un nivel bajo, la unidad de inicialización y la unidad de recuento de flancos están insuficientemente alimentadas y el aparato entero no realiza recuento.

Cuando este aparato de recuento está encendido y la señal está al voltaje alto o más allá del voltaje alto, se carga el componente de almacenamiento de potencia C en la unidad de carga. Cuando el voltaje alto se mantiene el tiempo suficiente, el voltaje de la alimentación suministrada por la unidad de carga sube de bajo a alto, por lo tanto la unidad de inicialización y la unidad de recuento de flancos están alimentadas apropiadamente.

Por lo tanto, el MOSFET T3 en la unidad de inicialización se enciende, provocando que T2 se encienda, y la unidad de carga carga el MOSFET de condensador equivalente T4 a través de la resistencia limitadora de corriente R. Con la carga en curso, el nivel de voltaje en la puerta de T4 sube y, cuando se vuelve lo suficientemente alto como para hacer que la señal de salida del segundo inversor V2 conmute de voltaje bajo a voltaje alto, el proceso de inicialización se completa.

La salida del segundo inversor V2 está conectada a las entradas de restablecimiento de la unidad de recuento de flancos y, cuando el segundo inversor V2 emite un voltaje bajo, los circuitos biestables D se restablecen, lo que significa que la unidad de recuento de flancos se borra a 0.

La figura 5 ilustra el diagrama de temporización de las señales transferidas a través de la línea de suministro de alimentación, la señal de restablecimiento emitida por la unidad de inicialización y los resultados de recuento en el primer ejemplo de implementación, en el que los resultados de recuento son representados por las tres salidas positivas de tres circuitos biestables D. Después del encendido, en el tiempo T, los tres circuitos biestables D se restablecen a un 0 lógico, lo que significa que se borra el resultado de recuento. En el flanco ascendente E1 de los flancos de señal a partir de la línea de suministro de alimentación, el resultado de recuento es 001; y en E2, es 010; y en E3, es 011; y en E4, es 100; y en E5, es 101; y en E6, es 110; y en E7, es 111; y en E8, el aparato del recuento se desborda y la salida de recuento es 000.

La figura 6 ilustra un diagrama esquemático de la unidad de cómputo activada por flanco en el segundo ejemplo de implementación de la presente invención, que comprende tres circuitos biestables D conectados en paralelo y una unidad aritmética y lógica de 3 bits, emitiendo los resultados de recuento a través de las salidas positivas de los circuitos biestables D.

Los circuitos biestables D en el segundo ejemplo de implementación son circuitos biestables activados por flanco ascendente de reloj con entrada de restablecimiento de voltaje bajo, que son el primer circuito biestable D F21, el segundo circuito biestable D F22 y el tercer circuito biestable f23, y las salidas positivas correspondientes son Q1, Q2 y Q3, emitiendo resultados de recuento de bit bajo a bit alto como Q1, Q2 y Q3. Las entradas D de los circuitos biestables D están conectadas a las salidas de la unidad aritmética y lógica, bit a bit relacionado correspondientemente, lo que quiere decir D1 a C1, D2 a C2 y D3 a C3.

Las entradas de restablecimiento de los circuitos biestables D RD1, RD2 y RD3 están conectadas a la salida de la unidad de inicialización, y la unidad de inicialización las restablece por inicialización.

Las entradas de reloj de los circuitos biestables D, CK1, CK2 y CK3 están conectadas a la línea de suministro de alimentación.

La unidad aritmética y lógica en el segundo ejemplo de implementación es un sumador de 3 bits, las entradas de grupo A del sumador de 3 bits de bits bajos a bits altos son A1, A2 y A3, las entradas de grupo B del sumador de 3 bits de bits bajos a bits altos son B1, B2 y B3, y sus salidas de bits bajos a bits altos son C1, C2 y C3. Las entradas de grupo A del sumador de 3 bits están conectadas a las salidas de los circuitos biestables D, bit a bit relacionado correspondientemente, lo que quiere decir Q1 a A1, Q2 a A2 y Q3 a A3. Las entradas de grupo B del sumador de 3 bits están conectadas al parámetro de control de patrones externo. El parámetro de control de patrones externo se puede establecer para satisfacer requisitos de cliente.

El circuito implementado de la unidad de carga en el segundo ejemplo de implementación es el mismo que en el primer ejemplo de implementación, como se muestra en la figura 3.

El circuito implementado de la unidad de inicialización en el segundo ejemplo de implementación es el mismo que en el primer ejemplo de implementación, como se muestra en la figura 4.

Los principios de funcionamiento del aparato de cómputo sincronizado por flancos de señal a partir de una línea de suministro de alimentación en el segundo ejemplo de implementación se muestran a continuación:

cuando este aparato está apagado, el voltaje de la alimentación suministrada por la unidad de carga está al nivel bajo, haciendo que la unidad de inicialización y la unidad de cómputo activada por flanco queden con un suministro de alimentación insuficiente, y el aparato entero no computa.

Cuando este aparato está encendido y la señal está al nivel de voltaje alto, se carga el componente de almacenamiento de potencia C en la unidad de carga. Si el nivel de voltaje alto se mantiene el tiempo suficiente, el voltaje suministrado del nivel de potencia conmuta de bajo a alto, lo que hace que la unidad de inicialización y la unidad de cómputo activada por flanco estén alimentadas apropiadamente.

Por lo tanto, el MOSFET T3 de la unidad de inicialización se enciende, conmutando el MOSFET T2 a encendido, y la unidad de carga carga el MOSFET de condensador equivalente T4 a través de una resistencia limitadora de corriente R. Con la carga del MOSFET T4 en curso, el nivel de voltaje en la puerta de T4 sube y, cuando se vuelve lo suficientemente alto como para hacer que la señal de salida del segundo inversor V2 conmute de nivel de voltaje bajo a nivel de voltaje alto, el proceso de inicialización se completa.

La salida del segundo inversor V2 está conectada a las entradas de restablecimiento de los circuitos biestables D en la unidad de cómputo activada por flanco y, cuando el segundo inversor V2 emite un voltaje bajo, los circuitos biestables D se restablecen, lo que significa que la unidad de cómputo activada por flanco se borra a 0.

La figura 7 muestra los diagramas de temporización de las señales transferidas a través de la línea de suministro de alimentación, y de la señal de restablecimiento emitida por la unidad de inicialización, y de los resultados de cómputo cuando el parámetro de control de patrones externo de las entradas de grupo B del sumador de 3 bits se establece para ser el valor binario '001', con los resultados de cómputo presentados por las tres salidas positivas de los circuitos biestables D. Después de la activación, en el tiempo T, los tres circuitos biestables D se restablecen a 0, lo que significa el borrado de resultados de cómputo anteriores. Y en el flanco ascendente E1 de la señal, el resultado de cómputo es 001; en el flanco ascendente E2 de la señal, 010; en el flanco ascendente E3 de la señal, el resultado de cómputo es 011; y en el flanco ascendente E4 de la señal transferida por la línea de suministro de alimentación, el resultado de cómputo es 100; en el flanco ascendente E5 de la señal, el resultado de cómputo es 101; en el flanco ascendente E6 de la señal, el resultado de cómputo es 110; en el flanco ascendente E7 de la señal, el resultado de cómputo es 111; y en el flanco ascendente E8 de la señal transferida a través de la línea de suministro de alimentación, el aparato de cómputo se desborda y el resultado de cómputo es 000.

La figura 8 ilustra un circuito implementado de la unidad de desplazamiento activada por flanco en el tercer ejemplo de implementación de la invención, lo que en realidad es una unidad de desplazamiento sincronizada por los flancos de señal a partir de una línea de suministro de alimentación, y comprende tres circuitos biestables D conectados en serie, emitiendo los resultados de desplazamiento a través de las salidas de los circuitos biestables D.

Los circuitos biestables D en el tercer ejemplo de implementación son circuitos biestables D activados por flanco ascendente con entrada de establecimiento y entrada de restablecimiento de voltaje bajo, que son el primer circuito biestable D F31, el segundo circuito biestable D F32 y el tercer circuito biestable F33, con sus salidas positivas Q1, Q2 y Q3 respectivas, emitiendo resultados de desplazamiento de bits bajos a bits altos por Q1, Q2 y Q3.

La entrada D del primer circuito biestable D F31 está conectada a la salida Q3 del último circuito biestable D F33, y entre dos circuitos biestables D adyacentes, la entrada D del siguiente circuito biestable D está conectada a la salida del circuito biestable D anterior, lo que quiere decir que la entrada D del segundo circuito biestable D F32 está conectada a la salida Q1 del primer circuito biestable D F31, y la entrada D del tercer circuito biestable D F33 está conectada a la salida Q2 del segundo circuito biestable D F32.

La entrada de establecimiento PRT1 del primer circuito biestable D, la entrada de restablecimiento RD2 del segundo circuito biestable D F32 y el restablecimiento RD3 del tercer circuito biestable D F33 están conectadas a la salida de la unidad de inicialización, y los circuitos biestables D son establecidos por la unidad de inicialización a través de inicialización; mientras que la entrada de restablecimiento RD1 del primer circuito biestable D F31, la entrada de establecimiento PRT2 del segundo circuito biestable D F32 y la entrada de establecimiento PRT3 del tercer circuito biestable D F33 están conectadas a la salida de la unidad de carga, lo que significa que están conectados al nivel de voltaje alto, el nivel de voltaje no válido.

Con sus entradas de reloj CK1, CK2 y CK3 conectadas a la línea de suministro de alimentación, los circuitos biestables D realizan un desplazamiento por bit activado por los flancos de señal transferidos desde la línea de suministro de alimentación, y emiten los resultados de desplazamiento.

El circuito de la unidad de carga en el tercer ejemplo de implementación es el mismo que en el primer ejemplo de implementación, como se muestra en la figura 3.

El circuito de la unidad de inicialización en el tercer ejemplo de implementación es el mismo que en el primer ejemplo de implementación, como se muestra en la figura 4.

Los principios de funcionamiento del aparato de cómputo sincronizado por flancos de señal a partir de una línea de suministro de alimentación en el tercer ejemplo de implementación de la presente invención se muestran a continuación:

cuando este aparato de desplazamiento está apagado, el voltaje suministrado por la unidad de carga está al nivel bajo, dejando la unidad de inicialización y la unidad de cómputo activada por flanco con un suministro de alimentación insuficiente, y el aparato entero no realiza desplazamiento alguno.

Cuando este aparato de desplazamiento está encendido y la señal está al voltaje alto o más allá del voltaje alto, se carga el componente de almacenamiento de potencia C en la unidad de carga. Si el nivel de voltaje alto se mantiene el tiempo suficiente, el voltaje suministrado conmuta de bajo a alto, haciendo que la unidad de inicialización y la unidad de desplazamiento activada por flanco estén alimentadas apropiadamente.

Si el MOSFET T3 de la unidad de inicialización se enciende, conmutando el MOSFET T2 a encendido, y la unidad de carga carga el MOSFET de condensador equivalente T4 a través de una resistencia limitadora de corriente R. En el proceso de carga del MOSFET T4, el nivel de voltaje en la puerta del MOSFET T4 sube y, cuando este es lo suficientemente alto como para hacer que la señal de restablecimiento de salida del segundo inversor V2 conmute de nivel de voltaje bajo a nivel de voltaje alto, el proceso de inicialización se completa.

La salida del segundo inversor V2 está conectada a las entradas de restablecimiento o de establecimiento de los circuitos biestables D en la unidad de desplazamiento y, cuando el segundo inversor V2 emite el nivel de voltaje bajo, los circuitos biestables D se inicializan, lo que quiere decir que la unidad de desplazamiento está emitiendo el valor inicializado.

La figura 9 ilustra los diagramas de temporización de las señales transferidas desde la línea de suministro de alimentación, y de la señal de restablecimiento emitida por la unidad de inicialización, y de los resultados de desplazamiento (Q3, Q2 y Q1) correspondientes, con tres salidas positivas de los circuitos biestables D representando los resultados de desplazamiento. Después de la activación, en el tiempo T, el primer circuito biestable D F31 se establece a 1, el segundo circuito biestable D F32 y el tercer circuito biestable D se borran a 0, lo que significa el resultado de desplazamiento de la unidad de desplazamiento activada por flanco se inicializa para ser 001 en el momento T. Después de un intervalo de tiempo T1, en el flanco de uso E1 de la señal transferida desde la línea de suministro de alimentación, el resultado de desplazamiento es 010 y, después del intervalo de tiempo T2, en el flanco ascendente E2 de la señal transferida desde la línea de suministro de alimentación, el resultado de desplazamiento es 100; Y después del intervalo de tiempo T3, en el flanco ascendente E3 de la señal transferida desde la línea de suministro de alimentación, el resultado de desplazamiento es 001; el valor de Tbajo, la duración del nivel de voltaje bajo de la señal de flanco antes de que llegue el flanco ascendente, es de 100 ns en este ejemplo de implementación. En la implementación de algunas realizaciones, el valor de Tbajo puede ser otro valor.

Para asegurar que la unidad de inicialización y la unidad de recuento de flancos estén alimentadas apropiadamente en todo el proceso de cómputo, las duraciones de voltaje bajo en la señal de flanco han de ser más cortas que el tiempo de descarga del componente de almacenamiento de potencia C durante el cual el voltaje de salida cae de nivel de voltaje alto a nivel de voltaje bajo.

Es más, debido a la característica de conducción unidireccional del diodo, el componente de almacenamiento de potencia no cargará la línea de suministro de alimentación con una corriente inversa cuando se descargue.

Si no se reivindica específicamente, el rango del voltaje alto descrito en este ejemplo de implementación está dentro de 1,2 ± 6 V, y el voltaje bajo ha de ser inferior a 1,0 V.

La unidad de cómputo activada por flanco se puede usar para controlar la unidad de accionamiento que acciona unos LED para visualizar diversos colores, como cuando se aplica para controlar la visualización de las luces de color de LED basadas en color rojo - verde - azul, la señal para controlar se puede transferir desde la línea de suministro de alimentación, logrando y controlando la visualización de más de siete colores. El diagrama esquemático de unidad de accionamiento se ilustra en la figura 1, incluyendo el aparato de cómputo divulgado en la invención, y un dispositivo de accionamiento que acciona unos LED de acuerdo con los resultados de cómputo procedentes del aparato de cómputo. El dispositivo de accionamiento se puede implementar mediante los circuitos de accionamiento de LED actualmente disponibles, con la condición de que la interfaz de entrada del dispositivo de accionamiento sea compatible con la interfaz de salida del aparato de cómputo.

En esta implementación de la unidad de accionamiento de LED, solo se usa una línea de suministro de alimentación para transferir la señal. Mediante el cómputo activado de los flancos de señal transferidos a través de la línea de suministro de alimentación, el dispositivo de control logra, junto con el dispositivo de accionamiento, visualizadores de LED de luz de siete colores, sin la necesidad de línea de señal adicional alguna para transferir la señal de control.

La implementación puede comprender insertar uno o más circuitos de filtrado, insertar uno o más circuitos de retardo o insertar uno o más circuitos inversos entre las entradas de reloj de los circuitos biestables y la línea de suministro de alimentación.

Claims

REIVINDICACIONES

1. Un aparato de cómputo (100) configurado para sincronizarse por flancos de señal a partir de una línea de suministro de alimentación, que comprende:

una unidad de cómputo activada por flanco (101) configurada para sincronizarse para realizar un cómputo por los flancos de señal a partir de la línea de suministro de alimentación, y configurada para emitir resultados de cómputo para una unidad de accionamiento de LED;

caracterizado por que comprende adicionalmente

una unidad de carga (102) configurada para suministrar alimentación a la unidad de cómputo activada por flanco (101) basándose en las señales a partir de la línea de suministro de alimentación, en donde la unidad de carga (102) está configurada para cargarse si la señal a partir de la línea de suministro de alimentación está a un voltaje alto y descargarse si la señal a partir de la línea de suministro de alimentación está a un voltaje bajo; y una unidad de inicialización (103) configurada para inicializar la unidad de cómputo activada por flanco (101) basándose en el voltaje de dicha alimentación suministrada por la unidad de carga (102), cuando el voltaje de la alimentación suministrada por la unidad de carga llega a un voltaje alto.

2. El aparato de la reivindicación 1, en donde dicha unidad de cómputo activada por flanco (101) es una unidad de recuento de flancos (200) configurada para contar flancos de las señales a partir de la línea de suministro de alimentación y para emitir resultados de recuento.

3. El aparato de la reivindicación 2, en donde dicha unidad de recuento de flancos (200) comprende una pluralidad de circuitos biestables D (201, 202, 203) y emite los resultados de recuento a través de las salidas de los circuitos biestables D.

4. El aparato de la reivindicación 3, en donde dicha unidad de recuento de flancos comprende la pluralidad de circuitos biestables D (201, 202, 203) conectados en serie y emite los resultados de recuento a través de las salidas de los circuitos biestables D (201,202, 203), en donde:

la entrada de reloj del primer circuito biestable D (201) está acoplada a la línea de suministro de alimentación, y la entrada de reloj de un circuito biestable D (202) está conectada a la salida invertida de su circuito biestable D (201) anterior entre dos circuitos biestables D (201,203) adyacentes;

la entrada de restablecimiento de cada circuito biestable D (201, 202, 203) está conectada a la unidad de inicialización (103) y, para cada circuito biestable D (201, 202, 203), su salida invertida está conectada a su entrada D.

5. El aparato de la reivindicación 1, en donde dicha unidad de cómputo activada por flanco (101,600) está configurada para realizar cómputos aritméticos o lógicos sincronizados por los flancos de señal a partir de la línea de suministro de alimentación, y para emitir los resultados de cómputo.

6. El aparato de la reivindicación 5, en donde dicha unidad de cómputo activada por flanco (101, 600) comprende n circuitos biestables D (602, 603, 604) y una unidad aritmética y lógica de k bits (601), y emite los resultados de cómputo a través de las salidas de los n circuitos biestables D.

7. El aparato de la reivindicación 6, dicha unidad de cómputo activada por flanco (101, 600) comprende los n circuitos biestables D (602, 603, 604) conectados en paralelo, y la unidad aritmética y lógica de k bits (601), el valor de dicho n es igual al de dicho k, y emite los resultados de cómputo a través de las salidas de los n circuitos biestables D (602, 603, 604), en donde:

las entradas D de los n circuitos biestables D (602, 603, 604) están conectadas a las salidas de la unidad aritmética y lógica (601), una a una y bit a bit, bit bajo a bit bajo y bit alto a bit alto;

las entradas de restablecimiento de los n circuitos biestables D (602, 603, 604) están conectadas a la unidad de inicialización (103);

las entradas de reloj están conectadas a la línea de suministro de alimentación;

un primer grupo de entradas de la unidad aritmética y lógica (601) está conectado a las salidas Q de los n circuitos biestables D (602, 603, 604), bit a bit, bit bajo a bit bajo y bit alto a bit alto; y

un segundo grupo de entradas de la unidad aritmética y lógica (601) está configurado para un parámetro de control de patrones externo.

8. El aparato de la reivindicación 7, en donde se acoplan circuitos de filtro entre las entradas de reloj de los n circuitos biestables D (602, 603, 604) y la línea de suministro de alimentación.

9. El aparato de la reivindicación 1, en donde dicha unidad de cómputo activada por flanco (101, 800) es una unidad de desplazamiento activada por flanco, configurada para desplazar bits sincronizados por los flancos de señal a partir de la línea de suministro de alimentación, y para emitir los resultados del desplazamiento.

10. El aparato de la reivindicación 9, en donde dicha unidad de desplazamiento activada por flanco comprende al menos dos circuitos biestables D (801, 802, 803) y emite los resultados de la operación de desplazamiento a través de las salidas de los circuitos biestables D (801, 802, 803).

11. El aparato de la reivindicación 10, dicha unidad de desplazamiento activada por flanco comprende los al menos dos circuitos biestables D (801, 802, 803) conectados en serie y emite los resultados de la operación de desplazamiento a través de las salidas de los circuitos biestables D (801, 802, 803), en donde:

la entrada D del primer circuito biestable D (801) está conectada a la salida Q del último circuito biestable D (803), la entrada D del segundo circuito biestable D (802) está conectada a la salida Q de su circuito biestable D (801) anterior entre dos circuitos biestables D (801, 803) adyacentes;

las entradas de restablecimiento o las entradas de establecimiento de cada uno de los circuitos biestables D (801, 802, 803) están conectadas a la unidad de inicialización (103), y las entradas de reloj de cada uno de los circuitos biestables D (801, 802, 803) están conectadas a la línea de suministro de alimentación.

12. El aparato de la reivindicación 1, en donde:

dicha unidad de carga (102, 300) comprende un componente de conducción unidireccional (301); el ánodo de dicho componente de conducción unidireccional (301) está conectado a la línea de suministro de alimentación; el cátodo de dicho componente de conducción unidireccional (301) está conectado a masa a través de un componente de almacenamiento de potencia (302); dicha unidad de carga (102, 300) suministra alimentación a la unidad de cómputo activada por flanco (101) y a la unidad de inicialización (103) a través del cátodo.

13. El aparato de la reivindicación 12, en donde:

dicho componente de conducción unidireccional (301) es un diodo;

el ánodo del diodo está conectado a la línea de suministro de alimentación; el cátodo del diodo está conectado a masa a través del componente de almacenamiento de potencia (302); y, a través del cátodo, dicha unidad de carga (102, 300) suministra alimentación a la unidad de cómputo activada por flanco (101) y a la unidad de inicialización (103);

alternativamente:

dicho componente de conducción unidireccional (301) es un triodo NPN, formando un diodo equivalente, con el colector y la base conectados a la línea de suministro de alimentación, y

conectado entonces el emisor a la masa a través del componente de almacenamiento de potencia (302), a través del emisor del triodo NPN, dicha unidad de carga (102, 300) suministra alimentación a la unidad de cómputo activada por flanco (101) y a la unidad de inicialización (103);

alternativamente:

dicho componente de conducción unidireccional (301) es un triodo PNP, formando un diodo equivalente, con el colector conectado con la base y entonces a la masa a través del componente de almacenamiento de potencia (302); el emisor del triodo PNP está conectado a la línea de suministro de alimentación; y, a través del colector o la base del triodo PNP, dicha unidad de carga (102, 300) suministra alimentación a la unidad de cómputo activada por flanco (101) y a la unidad de inicialización (103).

14. El aparato de acuerdo con la reivindicación 13, en donde dicho componente de almacenamiento de potencia (302) comprende un condensador de carga o un MOSFET.

15. Una unidad de accionamiento de LED, que comprende un aparato de cómputo (100) sincronizado por flancos de señal a partir de una línea de suministro de alimentación de acuerdo con una cualquiera de las reivindicaciones 1 a 14, y un dispositivo de accionamiento (104) para accionar LED de acuerdo con los resultados de cómputo del aparato de cómputo (100) sincronizado por flancos de señal a partir de la línea de suministro de energía.