[go: up one dir, main page]

EP2500937A2 - Circuit électronique à double couche isolante et son procéde de fabrication - Google Patents

Circuit électronique à double couche isolante et son procéde de fabrication Download PDF

Info

Publication number
EP2500937A2
EP2500937A2 EP12305316A EP12305316A EP2500937A2 EP 2500937 A2 EP2500937 A2 EP 2500937A2 EP 12305316 A EP12305316 A EP 12305316A EP 12305316 A EP12305316 A EP 12305316A EP 2500937 A2 EP2500937 A2 EP 2500937A2
Authority
EP
European Patent Office
Prior art keywords
layer
thermal
electrical conductor
electrical
holes
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
EP12305316A
Other languages
German (de)
English (en)
Other versions
EP2500937A3 (fr
EP2500937B1 (fr
Inventor
Dominique Dupuis
Stéphane Thomelin
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Valeo Systemes de Controle Moteur SAS
Original Assignee
Valeo Systemes de Controle Moteur SAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Valeo Systemes de Controle Moteur SAS filed Critical Valeo Systemes de Controle Moteur SAS
Publication of EP2500937A2 publication Critical patent/EP2500937A2/fr
Publication of EP2500937A3 publication Critical patent/EP2500937A3/fr
Application granted granted Critical
Publication of EP2500937B1 publication Critical patent/EP2500937B1/fr
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3677—Wire-like or pin-like cooling fins or heat sinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Definitions

  • the present invention relates to the field of electronic circuits, in particular high power circuits.
  • circuit SMI Subtrat Metal Insulator
  • Circuit 100 comprises a first layer 110, or substrate, thermally conductive; a second layer 120 electrically insulating and a third layer 130 electrically conductive.
  • the third layer 130 comprises at least one portion A capable of receiving components 140.
  • the third layer 130 makes it possible to mount components 140 on the stack of layers 110, 120, 130.
  • the third layer 130 also has tracks 130a, 130b defining an electrical diagram.
  • the third layer 130 comprises a track 130a called “signal track” ensuring the passage of weak currents and a track 130b called “power track” ensuring the passage of strong currents, mainly to supply the components 140.
  • a connection 155 ensures the passage of the current from the signal track 130a to the component 140.
  • the first conductive layer 110 dissipates the heat produced by the electric currents flowing through the tracks 130a, 130b and the components 140.
  • the second layer 120 provides electrical insulation between the first 110 and third 130 layers. However, the second layer 120 allows the passage of heat from the third layer 130 to the first layer 110.
  • the component 140 is mounted with a cooler 150 improving the cooling of the component 140.
  • the cooler is a flat plate.
  • the SMI 100 circuits only allow electrical routing on a single layer 130.
  • Double layer SMI circuits are known for improving the electrical routing density.
  • the figure 2 shows an example of double-layer SMI circuit 200.
  • double-layer SMI device 200 has a conductive layer 223 and an additional insulating layer 227.
  • the device 200 comprises a thermally conductive first layer 210, a second electrically insulating second layer 220, a third electrically conductive layer 223, a fourth electrically insulating layer 227, and an electrically insulating second layer 223.
  • fifth layer 230 electrically conductive.
  • the electrical circuit routing is performed with the two conductive layers 223, 230. Thus the routing density is improved.
  • the two conductive layers 223, 230 are connected by electrical interconnection holes 260 for a current flow.
  • the thermal response of the double layer SMI circuit is degraded compared to a simple SMI circuit 100. Indeed, the heat from the layer 230 must pass through two insulating layers 220, 227 to join the first layer 210.
  • the electrical vias 260 are typically made by depositing a coating of electrically conductive material on the walls of the hole.
  • the central part of the hole remains free of electrically conductive material.
  • the air present in the central part of the hole heats up causing hot spots to appear in the circuit 300. The heat dissipation in the circuit 300 is then reduced.
  • the vias are through in the fifth layer of electrical conductor and the fourth layer of electrical insulator, and not through in the third layer of electrical conductor.
  • the vias are through in the third layer of electrical conductor and the fourth layer of electrical insulation, and not through in the fifth layer of electrical conductor.
  • the vias are holes filled with a thermally conductive material.
  • the heat transfer capacity of the thermal interconnection holes is maximum.
  • the vias are holes comprising an inner lining made of a first thermal conductive material.
  • the vias further comprise, in their central part, a second thermal conductive material.
  • the thermal interconnection holes do not include air, which is a bad thermal conductor and generates defects related to the thermal expansion of the air, in their central part.
  • the vias are distributed in a peripheral zone of the portion adapted to receive an electronic component.
  • the thermal interconnection holes are simply obtained.
  • the vias are distributed over the entire portion capable of receiving an electronic component.
  • the heat transmission of a component mounted on the circuit to the third layer of electrical conductor is improved with respect to the circuit according to the first alternative embodiment.
  • the surface of the portion capable of receiving a component may to be smaller than that of the corresponding portion in the first alternative embodiment.
  • the circuit further comprises, between a layer electrical insulator and an electrical conductor layer, a plurality of electrical conductor layers separated from each other by layers of electrical insulation, thermal interconnection holes connecting the electrical conduction layers therebetween.
  • the realization of the thermal interconnection holes is such that the holes are through in the fifth layer of electrical conductor and the fourth layer of electrical insulation, and not through in the third layer of electrical conductor.
  • the realization of the thermal interconnection holes is such that the holes are through in the third layer of electrical conductor and the fourth layer of electrical insulator, and not through in the fifth layer of electrical conductor.
  • the production of the thermal interconnection holes comprises plugging the holes with a thermal conductive material.
  • the heat transfer capacity of the thermal interconnection holes is maximum.
  • the production of the thermal interconnection holes comprises depositing a coating of thermal conductive material on the walls of the holes.
  • fixing the second stack on the first stack comprises pressing the second stack on the first stack.
  • the material of the second layer of electrical insulation can flow in the central portion of the thermal interconnection holes.
  • the thermal vias do not have air pockets that decrease the heat transfer from the fifth layer to the third layer of electrical conductor.
  • the electronic circuit 300 is a stack comprising a thermal conductive layer 310, electrical conductive layers 323, 330 and insulating conductive layers 320, 327.
  • the electronic circuit 300 receives electronic components 140 on its surface.
  • the electronic circuit 300 comprises a first layer 310 of a thermal conductor (also referred to as a "substrate") which makes it possible to dissipate the heat produced by the currents flowing in the electronic circuit 300.
  • the first layer 310 is for example made of copper or aluminum.
  • the electronic circuit 300 further comprises a second layer 320 of an electrical insulator.
  • the second insulator layer 320 provides electrical isolation between the currents flowing in upper layers of the circuit 300 and the first layer 310.
  • the second layer 320 has a thermal conduction for transmitting the heat produced in the upper layers to the first layer 310.
  • the thermal conduction is for example a function of the thickness of the insulating layer 320.
  • a third layer 323 of electrical conductor makes it possible to transmit currents to the components 140 mounted on the electronic circuit 300.
  • the third layer 323 comprises tracks producing an electrical diagram.
  • a fourth layer 327 of electrical insulation separates the third layer 323 with a fifth layer 330 of electrical conductor.
  • the third insulation layer 327 isolates electrically between them the third 323 and fifth 330 layers of electrical conductor.
  • the fourth layer 327 is identical to the second layer 320 of electrical insulation.
  • the second 320 and third 327 layers of electrical insulation are a fiberglass weave coated with epoxy resin.
  • the fifth layer 330 of electrical conductor makes it possible to transmit currents to the components 140 mounted on the electronic circuit 300.
  • the fifth layer 330 comprises tracks producing an electrical diagram.
  • the fifth layer 330 further comprises at least one portion A adapted to receive the component 140.
  • the third 323 and fifth 330 layers are made of a metallic material such as copper.
  • Electrical vias 360 ensure the passage of currents between the third 323 and fifth 330 layers.
  • the vias 360 are known per se.
  • the vias 360 are metallized holes.
  • the electronic circuit 300 further comprises thermal interconnection holes 361 or 362 which connect the portion A of the fifth layer 330 to the third layer 323.
  • the thermal interconnection holes 361 or 362 are holes comprising a thermal conductive material.
  • the heat produced by the component 140 is transmitted through the fourth layer 327 of electrical insulation to the third layer 323 of electrical conductor. Further, the heat of the component 140 is transmitted through the heat-through holes 361 or 362 to the third layer 323. The heat of the third layer 323 is then passed through the second layer 310 to the first layer 323. thermal conductor layer 310 for heat dissipation produced in the circuit 300.
  • the thermal interconnection holes 361 or 362, particularly their diameter and number, are a function of the thermal energy of the component 140 to be dissipated.
  • the thermal conduction properties of the thermal interconnection holes 361 or 362 are used to dissipate the heat produced by the components 140.
  • the cooling of the components 140 is improved over a double SMI according to the prior art.
  • the circuit 300 further comprises a cooler or heat sink 150 to improve the cooling of the component 140.
  • the cooler is a metal member allowing the dissipation of the heat produced by the component 140.
  • the figures 3 and 7 illustrate a first embodiment of the electronic circuit 300.
  • the thermal interconnection holes 361 or 362 are through holes relative to the fifth layer 330 of electrical conductor. In other words, the thermal interconnection holes 361 or 362 pass through the entire thickness of the fifth layer 330 of conductor electric.
  • the thermal interconnection holes 361 or 362 also pass through the fourth layer 327 of electrical insulation.
  • the thermal interconnection holes 361 or 362 are non-traversing with respect to the third layer 323 of electrical conductor. In other words, the thermal interconnection holes 361 or 362 do not pass through the entire thickness of the third layer 323 of electrical conductor.
  • the figures 8 and 12 illustrate a second embodiment of the electronic circuit 300.
  • the thermal interconnection holes 361 or 362 are through holes relative to the third layer 323.
  • the thermal interconnection holes 361 or 362 also pass through the fourth insulation layer 327. electric.
  • the thermal interconnection holes 361 or 362 are non-traversing with respect to the fifth layer 330 of electrical conductor.
  • the thermal vias 361 are shaped to provide heat transfer from the components 140 to the first thermal conductor layer 310.
  • the thermal vias are holes 361 filled with a thermally conductive material.
  • the thermal conductive material is for example a metal such as copper.
  • This first variant is particularly suitable in the case where the diameter of the vias is low, for example less than 130 .mu.m.
  • the thermal vias are holes 362 comprising an inner liner made of a first thermal conductive material.
  • the first thermal conductive material is for example a metal such as copper.
  • the thermal interconnection holes are holes 362 unobstructed by the first thermal conductive material.
  • the first thermal conductive material forms a coating on the wall of the holes 362.
  • This second variant is particularly suitable for the case where the diameter of the vias is high, for example greater than 130 .mu.m.
  • the inner liner provides thermal conduction without plugging the hole 362.
  • the hole 362 comprising an inner liner has less thermal conductive material than if it were clogged. Thus, the amount of first thermal conductive material used is decreased. The manufacturing costs of the circuit 300 are therefore reduced.
  • the deposition of the first thermal conductive material in the holes 362 is shorter since the hole 362 is not clogged by the first thermal conductive material. Thus, the manufacturing time of the circuit 300 is decreased.
  • the figure 8 illustrates a particular embodiment of the second variant of the electronic circuit 300.
  • the holes 362 further comprise a second thermal conductive material in their central part.
  • the holes 362 do not include air, which is a bad thermal conductor, in their central part.
  • the second thermal conductive material is less expensive than the first thermal conductive material and has a lower thermal conduction than the first material.
  • a hole 362 in a circuit in the particular embodiment of the second variant has improved thermal conduction by the second thermal conductive material, while limiting the amount of first material used.
  • the figure 4 shows an example of distribution of the thermal interconnection holes 361 or 362 according to a first alternative embodiment.
  • the portion A comprises a solder paste or seal 145 in a central zone.
  • the solder paste 145 allows the attachment of the component 140 to the portion A.
  • the solder paste 145 further allows the attachment of an electrical connection 155 on a track of the fifth layer 330 of electrical conductor.
  • the thermal interconnection holes 361 or 362 are distributed in a peripheral zone of the portion A. Thus, the thermal interconnection holes 361 or 362 are simply obtained.
  • the Figures 5 and 6 show examples of distribution of the thermal interconnection holes 361 or 362 according to a second alternative embodiment, the solder paste 145 is delimited by dashed lines.
  • the thermal interconnection holes 361 or 362 are distributed over the whole of the portion A under the solder paste 145.
  • the circuit 300 according to this second alternative embodiment has more holes.
  • thermal interconnection 361 or 362 as in the previous embodiment.
  • the thermal interconnection holes 361 or 362 are positioned under the solder paste 145.
  • the surface of the portion A may be smaller than that of the portion A of the first alternative embodiment.
  • the electronic circuit 300 further comprises several layers of electrical conductor separated from each other by layers of electrical insulation.
  • the electronic circuit 300 according to this particular embodiment comprises a stack of electrical layers and layers of electrical insulation arranged alternately. This stack of layers is between a layer 320, 327 of electrical insulation and a layer 323, 330 of electrical conductor. This stack of layers improves the degree of freedom of the electrical circuit diagram 300.
  • the stack of layers of electrical conductor and electrical insulation includes holes thermal interconnection connecting the electrical conduction layers to each other.
  • the thermal interconnection holes are a function of the heat to be transmitted through the stack to the first layer 310.
  • the diameter and the number of vias are a function of the heat energy to be dissipated.
  • the vias of the stack of layers have characteristics identical to vias 361 or 362 described in the other embodiments.
  • the thermal interconnection holes 361 or 362 further allow electrical connection of the component 140 with tracks of the third layer 323 of electrical conductor.
  • the electronic circuit 300 has an improved heat dissipation compared to the prior art and electrical connections made with the heat-through holes 361 or 362.
  • the figures 3 and 7 present examples according to this particular embodiment.
  • the portion B of the fifth layer 330 is in electrical contact with the component 140 through an electrical via 360, a track of the layer 320, and the heat and electrical interconnection holes 361.
  • the thicknesses of the third 323 and fifth 330 layers of electrical conductor are a function of the current density flowing in them.
  • the layer called "power currents" allows the passage of high currents.
  • the power current layer allows the passage of currents of intensity greater than 1 A.
  • the power currents allow mainly to supply the components 140 in energy.
  • the so-called “signal current” layer allows the passage of low intensity currents.
  • the signal current layer allows the passage of currents of intensity less than 1 A.
  • the signal currents undergo processing in the components 140.
  • the power current layer is thicker than the current layer. of signal.
  • the third layer 323 of electrical conductor allows the passage of power currents; and the conductive fifth layer 330 allows passage of signal currents.
  • the third layer 323 of electrical conductor allows the passage of signal currents; and the fifth layer 330 allows the passage of power currents.
  • the thickness of the fifth layer 330 is greater than that of the fifth layer in the first and second examples.
  • Increasing the thickness of the fifth layer 330, in particular the thickness of the portion A makes it possible to store more heat in the fifth layer 330 as in the first and second examples.
  • more heat is transmitted from the component 140 to the fifth layer 330 and then transmitted to the first layer 300.
  • the component 140 cools faster than in the first and second examples for holes thermal interconnect 361 or 362 similar in diameter, number and distribution.
  • the invention further relates to a method of manufacturing an electronic circuit according to the invention.
  • the process will be better understood by referring to figures 9 , 10 and 11 .
  • the method includes providing a first stack of a first thermal conductor layer 310 and a second electrical insulation layer 320.
  • the method further comprises providing a second stack of a third layer 323 of electrical conductor, a fourth layer 327 of electrical insulation, a fifth layer 330 of electrical conductor.
  • the figure 9 has a partial view of the fifth layer 330.
  • the fifth layer 330 comprises at least one portion A adapted to receive an electronic component 140.
  • the second 320 and fourth 327 layers of electrical insulation have a thermal conduction allowing a transmission of the heat produced in the upper layers to the first layer 310.
  • the thermal conduction is for example a function of the thickness of the insulating layer.
  • thermal interconnection holes 361 or 362 between the portion A adapted to receive electronic components 140 and the third layer 323 of electrical conductor.
  • the diameter and number of thermal vias 361 or 362 is a function of a heat energy of component 140 to be dissipated.
  • the thermal conduction properties of the thermal interconnection holes 361 or 362 are used to dissipate the heat produced by the components 140.
  • the creation of thermal interconnection holes 361 or 362 allows the components 140 to be cooled better than a conventional one. SMI double layer according to the prior art.
  • thermal vias 361 or 362 are made by drilling.
  • the holes 361 or 362 are drilled in a direction 500 from the third layer 323 of electrical conductor to the fifth layer 330 of electrical conductor.
  • the holes 361 or 362 are through in the third layer 323 of electrical conductor and the fourth layer 327 of electrical insulator and not through in the fifth layer 330 of electrical conductor.
  • the holes 361 or 362 are drilled in a direction from the fifth layer 330 of electrical conductor to the third layer 323 of electrical conductor.
  • the holes 361 or 362 are through in the fifth layer 330 of electrical conductor and the fourth layer 327 of electrical insulator and not through in the third layer 323 of electrical conductor.
  • An example of an electronic circuit 300 obtained with a method according to this embodiment is presented in figure 7 .
  • a thermal conductive material is then deposited in the holes 361 or 362 to allow thermal conduction between the fifth 330 and third 323 layers other than through the fourth layer 327 of electrical insulation.
  • the thermal conductive material is deposited as a coating on the walls of the holes.
  • the holes 361 or 362 are plugged with the thermal conductive material.
  • the method then comprises attaching the second stack to the first stack.
  • the third layer 323 of electrical conductor is on the second layer 320 of electrical insulation.
  • the first and second stacks are fixed together by hot pressing in a direction 600 from the fifth layer 330 of electrical conductor to the third layer 323 of electrical conductor.
  • the figure 12 shows an example of an electronic circuit obtained after mounting a component 140 and electrical connections 155.
  • the thermal vias are holes 362 having a coating of thermal conductive material; and are through in the third layer 323 of electrical conductor and the fourth layer 327 of electrical insulator and not through in the fifth layer 330 of electrical conductor.
  • the material of the second layer 320 of electrical insulation flows into the central portion of the holes 362.
  • the holes 362 contain electrical insulating material in their central portion.
  • the electrical insulating material further has a thermal conduction.
  • the thermal conductive material is furthermore an electrical conductor.
  • the vias 361, 362 may not extend in the thickness of the first 310 and the second 320 layers.
  • a layer 310, 320, 323, 327, 330 is made of a single material.
  • the layers may be monoblock or may have tracks performing a routing of an electronic circuit.
  • the vias 361, 362 have a through portion in the fifth layer 330 and the fourth layer 327 and a non-through portion in the third layer 323; and in the second embodiment the vias 361, 362 have a through portion in the third layer 323 and the fourth layer 327 and a non-through portion in the fifth layer 330.
  • the realization of non-through through vias 361, 362 in the fifth layer 330 has the advantage of facilitating the attachment of the component 140 to the portion A. Indeed, the surface of the portion A is uniform and regular because not traversed by the hole 361, 362. This avoids the formation of cavities during, for example, the brazing of the component 140 on the portion A. Such cavities in the solder component decrease the robustness of the maintenance of the component 140 on the portion A and the thermal diffusion of the component 140 to the fifth layer 330.
  • the holes 361, 362 are through in the fifth layer. Such a through hole may promote the appearance of the cavities upon attachment of the component 140. To avoid such cavities, the hole 362, 362 may be filled with material or covered with a thin layer of metallic material.
  • Achieving vias 361, 362 by drilling is a simple process.
  • the differences in hardness between the layers 310, 320, 323, 327, 330 make it possible to control the depth of the holes 361, 362 during drilling.
  • making a short circuit between, for example, the fifth layer 330 and the first layer 310 is easily avoided.

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

L'invention concerne un circuit électronique (300) comprenant au moins une première couche (310) d'un conducteur thermique, une seconde couche (320) d'un isolant électrique, une troisième couche (323) d'un conducteur électrique, une quatrième couche (327) d'un isolant électrique, et une cinquième couche (330) d'un conducteur électrique. Ladite cinquième couche (330) de conducteur électrique comprend au moins une portion (A) apte à recevoir un composant électronique (140). Dans le circuit électronique (300) selon l'invention, une pluralité de trous d'interconnexion thermique (361) relient la portion (A) de la cinquième couche (330) de conducteur électrique à la troisième couche (323) de conducteur électrique ; et les trous d'interconnexion thermique (361) sont traversants dans la quatrième couche (327) d'isolant électrique, et non traversants dans l'une de la cinquième couche (330) de conducteur électrique et la troisième couche (323) de conducteur électrique.

Description

  • La présente invention concerne le domaine des circuits électroniques, en particulier les circuits de forte puissance.
  • On connaît des circuits à support métallique isolé ou SMI (« Subtrat Metal Insulator » en anglais) permettant de transporter des signaux de forte puissance. La figure 1 présente un exemple de circuit SMI 100. Le circuit 100 comprend une première couche 110, ou substrat, conductrice thermiquement ; une seconde couche 120 isolante électriquement et une troisième couche 130 conductrice électriquement.
  • Typiquement, la troisième couche 130 comprend au moins une portion A apte à recevoir des composants 140. Ainsi, la troisième couche 130 permet de monter des composants 140 sur l'empilement de couches 110, 120, 130. La troisième couche 130 présente en outre des pistes 130a, 130b définissant un schéma électrique. La troisième couche 130 comprend une piste 130a dite « piste de signal » assurant le passage de courants faibles et une piste 130b dite « piste de puissance » assurant le passage de courants forts, principalement pour alimenter les composants 140.
  • Une connexion 155 assure le passage du courant provenant de la piste de signal 130a vers le composant 140. La première couche 110 conductrice permet de dissiper la chaleur produite par les courants électriques parcourant les pistes 130a, 130b et les composants 140. La seconde couche 120 assure une isolation électrique entre les première 110 et troisième 130 couches. Cependant la seconde couche 120 permet le passage de la chaleur provenant de la troisième couche 130 vers la première couche 110.
  • Dans l'exemple présenté en figure 1, le composant 140 est monté avec un refroidisseur 150 améliorant le refroidissement du composant 140. Typiquement le refroidisseur est une plaque plane.
  • Les circuits SMI 100 ne permettent un routage électrique que sur une seule couche 130.
  • On connaît des circuits SMI double couche permettant d'améliorer la densité de routage électrique.
  • La figure 2 présente un exemple de circuit SMI double couche 200. Par rapport au circuit SMI 100, le dispositif SMI double couche 200 présente une couche conductrice 223 et une couche isolante 227 supplémentaire. Ainsi, le dispositif 200 comprend une première couche 210 conductrice thermiquement, une seconde couche 220 isolante électriquement, une troisième couche 223 conductrice électriquement, une quatrième couche 227 isolante électriquement et une cinquième couche 230 conductrice électriquement. Le routage du schéma électrique est réalisé avec les deux couches conductrices 223, 230. Ainsi la densité de routage est améliorée. Les deux couches conductrices 223, 230 sont reliées par des trous d'interconnexion électrique 260 pour un passage de courant.
  • Cependant, la réponse thermique du circuit SMI double couche est dégradée par rapport à un simple circuit SMI 100. En effet, la chaleur issue de la couche 230 doit traverser deux couches isolantes 220, 227 pour rejoindre la première couche 210.
  • En outre, lorsque les trous d'interconnexion électrique 260 ont de grands diamètres, les trous d'interconnexion électrique 260 sont typiquement réalisés en déposant un revêtement de matériau conducteur électrique sur les parois du trou. La partie centrale du trou reste libre en matériau conducteur électrique. Cependant, l'air présent dans la partie centrale du trou s'échauffe entraînant l'apparition de points chauds dans le circuit 300. La dissipation de chaleur dans le circuit 300 est alors réduite.
  • Il existe donc un besoin pour un dispositif double couche permettant une dissipation thermique améliorée et un procédé de fabrication d'un tel dispositif.
  • A cet effet, l'invention propose un circuit électronique comprenant au moins:
    • une première couche d'un conducteur thermique ;
    • une seconde couche d'un isolant électrique ;
    • une troisième couche d'un conducteur électrique ;
    • une quatrième couche d'un isolant électrique ;
    • une cinquième couche d'un conducteur électrique, ladite cinquième couche de conducteur électrique comprenant au moins une portion apte à recevoir un composant électronique ;
    • dans lequel une pluralité de trous d'interconnexion thermique relient la portion de la cinquième couche de conducteur électrique à la troisième couche de conducteur électrique. On utilise les propriétés de conduction thermique des trous d'interconnexion thermique pour dissiper la chaleur produite par des composants montés sur le circuit. Ainsi, le refroidissement des composants est amélioré par rapport à un SMI double couche selon l'art antérieur.
  • Par exemple, le circuit électronique comprenant au moins :
    • une première couche d'un conducteur thermique ;
    • une seconde couche d'un isolant électrique ;
    • une troisième couche d'un conducteur électrique ;
    • une quatrième couche d'un isolant électrique ;
    • une cinquième couche d'un conducteur électrique, ladite cinquième couche de conducteur électrique comprenant au moins une portion apte à recevoir un composant électronique ;
    • dans lequel une pluralité de trous d'interconnexion thermique relient la portion de la cinquième couche de conducteur électrique à la troisième couche de conducteur électrique,
    • et dans lequel les trous d'interconnexion thermique sont traversants dans la quatrième couche d'isolant électrique, et non traversants dans l'une de la cinquième couche de conducteur électrique et la troisième couche de conducteur électrique.
  • Selon un premier mode de réalisation, les trous d'interconnexion sont traversants dans la cinquième couche de conducteur électrique et la quatrième couche d'isolant électrique, et non traversants dans la troisième couche de conducteur électrique.
  • Selon un second mode de réalisation, les trous d'interconnexion sont traversants dans la troisième couche de conducteur électrique et la quatrième couche d'isolant électrique, et non traversant dans la cinquième couche de conducteur électrique.
  • Selon une première variante, les trous d'interconnexion sont des trous remplis d'un matériau conducteur thermique. Ainsi, la capacité de transmission de chaleur des trous d'interconnexion thermique est maximale.
  • Selon une seconde variante, les trous d'interconnexion sont des trous comprenant un revêtement intérieur en un premier matériau conducteur thermique. Ainsi, le temps et les coûts de fabrication du circuit selon l'invention sont réduits.
  • Selon un mode de réalisation particulier de la seconde variante, les trous d'interconnexion comprennent en outre, dans leur partie centrale, un second matériau conducteur thermique. Ainsi, les trous d'interconnexion thermique ne comprennent pas d'air, qui est un mauvais conducteur thermique et générateur de défauts liés à la dilatation thermique de l'air, dans leur partie centrale.
  • Selon un premier mode de réalisation alternatif, les trous d'interconnexion sont répartis dans une zone périphérique de la portion apte à recevoir un composant électronique. Ainsi, les trous d'interconnexion thermique sont simplement obtenus.
  • Selon un second mode de réalisation alternatif, les trous d'interconnexion sont répartis sur la totalité de la portion apte à recevoir un composant électronique. Ainsi, la transmission de la chaleur d'un composant monté sur le circuit à la troisième couche de conducteur électrique est améliorée par rapport au circuit selon le premier mode de réalisation alternatif, En outre, la surface de la portion apte à recevoir un composant peut être inférieure à celle de la portion correspondante dans le premier mode de réalisation alternatif.
  • Selon un mode de réalisation particulier, le circuit comprend en outre, entre une couche d'isolant électrique et une couche de conducteur électrique, une pluralité de couches de conducteur électrique séparées entre elles par des couches d'isolant électrique, des trous d'interconnexion thermique reliant les couches de conduction électrique entre elles. Ainsi, le degré de liberté du schéma électrique du circuit selon l'invention est amélioré.
  • L'invention concerne en outre un procédé de fabrication du circuit électronique selon l'invention comprenant :
    • la fourniture d'un premier empilement d'une première couche de conducteur thermique et d'une seconde couche d'isolant électrique ;
    • la fourniture d'un second empilement d'une troisième couche d'un conducteur électrique, d'une quatrième couche d'un isolant électrique, d'une cinquième couche d'un conducteur électrique, la cinquième couche comprenant au moins une portion apte à recevoir un composant électronique ;
    • la réalisation de trous d'interconnexion thermique entre la portion apte à recevoir des composants de la cinquième couche de conducteur électrique et la troisième couche de conducteur électrique;
    • la fixation du second empilement sur le premier empilement, la troisième couche étant sur la seconde couche d'isolant électrique.
  • Grâce au procédé selon l'invention, en particulier à l'étape de réalisation de trous d'interconnexion thermique, il est obtenu un dispositif ayant un refroidissement des composants amélioré par rapport à un SMI double couche selon l'art antérieur.
  • Par exemple, l'invention concerne un procédé de fabrication de circuit électronique comprenant :
    • la fourniture d'un premier empilement d'une première couche de conducteur thermique et d'une seconde couche d'isolant électrique ;
    • la fourniture d'un second empilement d'une troisième couche d'un conducteur électrique, d'une quatrième couche d'un isolant électrique, d'une cinquième couche d'un conducteur électrique, la cinquième couche comprenant au moins une portion apte à recevoir un composant électronique ;
    • la réalisation de trous d'interconnexion thermique entre la portion apte à recevoir des composants de la cinquième couche de conducteur électrique et la troisième couche de conducteur électrique de sorte que les trous d'interconnexion thermique sont traversants dans la quatrième couche d'isolant électrique, et non traversants dans l'une de la cinquième couche de conducteur électrique et la troisième couche de conducteur électrique ;
    • la fixation du second empilement sur le premier empilement, la troisième couche étant sur la seconde couche d'isolant électrique.
  • Selon un premier mode de réalisation, la réalisation des trous d'interconnexion thermique est telle que les trous sont traversants dans la cinquième couche de conducteur électrique et la quatrième couche d'isolant électrique, et non traversants dans la troisième couche de conducteur électrique.
  • Selon un second mode de réalisation, la réalisation des trous d'interconnexion thermique est telle que les trous sont traversants dans la troisième couche de conducteur électrique et la quatrième couche d'isolant électrique, et non traversants dans la cinquième couche de conducteur électrique.
  • Selon une première variante, la réalisation des trous d'interconnexion thermique comprend le bouchage des trous par un matériau conducteur thermique. Ainsi, la capacité de transmission de chaleur des trous d'interconnexion thermique est maximale.
  • Selon une seconde variante, la réalisation des trous d'interconnexion thermique comprend le dépôt d'un revêtement de matériau conducteur thermique sur les parois des trous. Ainsi, le procédé présente un temps et des coûts de fabrication réduits.
  • Selon un mode de réalisation particulier, la fixation du second empilement sur le premier empilement comprend le pressage du second empilement sur le premier empilement. Ainsi, la matière de la seconde couche d'isolant électrique peut fluer dans la partie centrale des trous d'interconnexion thermique. Alors, les trous d'interconnexion thermique ne présentent pas de poches d'air qui diminuent la transmission de chaleur de la cinquième couche vers la troisième couche de conducteur électrique.
  • D'autres caractéristiques et avantages de l'invention apparaîtront à la lecture de la description qui suit de modes de réalisation de l'invention données à titre d'exemple et en référence aux figures annexées qui montrent :
    • figure 1, déjà décrite, une vue en coupe d'un circuit SMI simple selon l'art antérieur ;
    • figure 2, déjà décrite, une vue en coupe d'un circuit SMI double couche selon l'art antérieur ;
    • figure 3, une vue en coupe d'un premier exemple de circuit électronique selon l'invention ;
    • figure 4, une vue de dessus partielle d'un circuit électronique selon la première variante et le premier mode de réalisation alternatif de l'invention ;
    • figure 5, une vue de dessus partielle d'un circuit électronique selon la seconde variante et le premier mode de réalisation alternatif ;
    • figure 6, une vue de dessus partielle d'un circuit électronique selon la seconde variante et le second mode de réalisation alternatif ;
    • figure 7, une vue en coupe d'un second exemple de circuit électronique selon l'invention ;
    • figure 8, une vue en coupe d'un troisième exemple de circuit électronique selon l'invention ;
    • figure 9, un schéma illustrant une seconde étape d'un procédé selon l'invention ;
    • figure 10, un schéma illustrant une troisième étape d'un procédé selon l'invention ;
    • figure 11, un schéma illustrant encore une quatrième étape d'un procédé selon l'invention ;
    • figure 12, une vue en coupe d'un quatrième exemple de circuit électronique selon l'invention.
  • L'invention sera mieux comprise en faisant référence aux figures 3, 7, 8 et 12 qui présentent respectivement des vues en coupe d'un premier, un second, un troisième et un quatrième exemple de circuit électronique 300 selon l'invention.
  • Le circuit électronique 300 est un empilement comprenant une couche conductrice thermique 310, des couches conductrices électriques 323, 330 et des couches conductrices isolantes 320, 327. Le circuit électronique 300 reçoit des composants électroniques 140 à sa surface.
  • Le circuit électronique 300 comprend une première couche 310 d'un conducteur thermique (encore désigné par le terme « substrat ») qui permet de dissiper la chaleur produite par les courants circulant dans le circuit électronique 300. La première couche 310 est par exemple en cuivre ou en aluminium.
  • Le circuit électronique 300 comprend en outre une seconde couche 320 d'un isolant électrique. La seconde couche 320 d'isolant assure l'isolation électrique entre les courants circulant dans des couches supérieures du circuit 300 et la première couche 310. Cependant, la seconde couche 320 a une conduction thermique permettant une transmission de la chaleur produite dans les couches supérieures vers la première couche 310. La conduction thermique est par exemple fonction de l'épaisseur de la couche isolante 320.
  • Une troisième couche 323 de conducteur électrique permet de transmettre des courants aux composants 140 montés sur le circuit électronique 300. La troisième couche 323 comprend des pistes réalisant un schéma électrique.
  • Une quatrième couche 327 d'isolant électrique sépare la troisième couche 323 avec une cinquième couche 330 de conducteur électrique. La troisième couche d'isolant 327 isole électriquement entre elles les troisième 323 et cinquième 330 couches de conducteur électrique. Par exemple, la quatrième couche 327 est identique à la seconde couche 320 d'isolant électrique. Par exemple, les seconde 320 et troisième 327 couches d'isolant électrique sont en un tissage de fibre de verre enrobé de résine epoxy.
  • La cinquième couche 330 de conducteur électrique permet de transmettre des courants aux composants 140 montés sur le circuit électronique 300. La cinquième couche 330 comprend des pistes réalisant un schéma électrique. La cinquième couche 330 comprend en outre au moins une portion A apte à recevoir le composant 140. Par exemple, les troisième 323 et cinquième 330 couches sont en un matériau métallique tel que le cuivre.
  • Des trous d'interconnexion électrique 360 assurent le passage de courants entre les troisième 323 et cinquième 330 couches. Les trous d'interconnexion 360 sont connus en soi. Par exemple, les trous d'interconnexion 360 sont des trous métallisés.
  • Le circuit électronique 300 comprend en outre des trous d'interconnexion thermique 361 ou 362 qui relient la portion A de la cinquième couche 330 à la troisième couche 323. Les trous d'interconnexion thermique 361 ou 362 sont des trous comprenant un matériau conducteur thermique. Dans le circuit électronique 300 selon l'invention, la chaleur produite par le composant 140 est transmise à travers la quatrième couche 327 d'isolant électrique vers la troisième couche 323 de conducteur électrique. En outre, la chaleur du composant 140 est transmise par l'intermédiaire des trous d'interconnexion thermique 361 ou 362 à la troisième couche 323. La chaleur de la troisième couche 323 est ensuite transmise à travers la seconde couche 310 jusqu'à la première couche 310 de conducteur thermique pour une dissipation de la chaleur produite dans le circuit 300. Les trous d'interconnexion thermique 361 ou 362, en particulier leur diamètre et leur nombre, sont fonction de l'énergie thermique du composant 140 à dissiper. On utilise les propriétés de conduction thermique des trous d'interconnexion thermique 361 ou 362 pour dissiper la chaleur produite par les composants 140. Ainsi, le refroidissement des composants 140 est amélioré par rapport à un SMI double selon l'art antérieur.
  • Par exemple, le circuit 300 comprend en outre un refroidisseur ou drain thermique 150 pour améliorer le refroidissement du composant 140. Le refroidisseur est un organe métallique permettant la dissipation de la chaleur produite par le composant 140.
  • Les figures 3 et 7 illustrent un premier mode de réalisation du circuit électronique 300. Les trous d'interconnexion thermique 361 ou 362 sont des trous traversants par rapport à la cinquième couche 330 de conducteur électrique. Autrement dit, les trous d'interconnexion thermique 361 ou 362 traversent toute l'épaisseur de la cinquième couche 330 de conducteur électrique. Les trous d'interconnexion thermique 361 ou 362 traversent également la quatrième couche 327 d'isolant électrique. Cependant, les trous d'interconnexion thermique 361 ou 362 sont non traversants par rapport à la troisième couche 323 de conducteur électrique. Autrement dit, les trous d'interconnexion thermique 361 ou 362 ne traversent pas toute l'épaisseur de la troisième couche 323 de conducteur électrique.
  • Les figures 8 et 12 illustrent un second mode de réalisation du circuit électronique 300. Les trous d'interconnexion thermique 361 ou 362 sont des trous traversants par rapport à la troisième couche 323. Les trous d'interconnexion thermique 361 ou 362 traversent également la quatrième couche 327 d'isolant électrique. Cependant, les trous d'interconnexion thermique 361 ou 362 sont non traversants par rapport à la cinquième couche 330 de conducteur électrique.
  • Les trous d'interconnexion thermique 361 sont conformés pour assurer la transmission de chaleur des composants 140 vers la première couche 310 de conducteur thermique.
  • Selon une première variante illustrée en figures 3, 4, 5 et 12, les trous d'interconnexion thermique sont des trous 361 remplis d'un matériau conducteur thermique. Ainsi, la capacité de transmission de chaleur des trous d'interconnexion thermique est maximale. Le matériau conducteur thermique est par exemple un métal tel que le cuivre. Cette première variante est particulièrement adaptée au cas où le diamètre des trous d'interconnexion est faible, par exemple inférieur à 130µm.
  • Selon une seconde variante illustrée en figure 6, 7 et 8, les trous d'interconnexion thermique sont des trous 362 comprenant un revêtement intérieur en un premier matériau conducteur thermique. Le premier matériau conducteur thermique est par exemple un métal tel que le cuivre. Les trous d'interconnexion thermique sont des trous 362 non bouchés par le premier matériau conducteur thermique. Le premier matériau conducteur thermique forme un revêtement sur la paroi des trous 362. Cette seconde variante est particulièrement adaptée au cas où le diamètre des trous d'interconnexion est élevé, par exemple supérieur à 130µm. Le revêtement intérieur permet d'obtenir une conduction thermique sans boucher le trou 362. Le trou 362 comprenant un revêtement intérieur présente moins de matériau conducteur thermique que s'il était bouché. Ainsi, la quantité de premier matériau conducteur thermique utilisée est diminuée. Les coûts de fabrication du circuit 300 sont donc réduits. En outre, le dépôt du premier matériau conducteur thermique dans les trous 362 est moins long puisque le trou 362 n'est pas bouché par le premier matériau conducteur thermique. Ainsi, le temps de fabrication du circuit 300 est diminué.
  • La figure 8 illustre un mode de réalisation particulier de la seconde variante du circuit électronique 300. Les trous 362 comprennent en outre un second matériau conducteur thermique dans leur partie centrale. Ainsi, les trous 362 ne comprennent pas d'air, qui est un mauvais conducteur thermique, dans leur partie centrale. Par exemple, le second matériau conducteur thermique est moins cher que le premier matériau conducteur thermique et présente une conduction thermique inférieure à celle du premier matériau. Ainsi, un trou 362 dans un circuit dans le mode de réalisation particulier de la seconde variante présente une conduction thermique améliorée par le second matériau conducteur thermique, tout en limitant la quantité de premier matériau utilisée.
  • La figure 4 présente un exemple de répartition des trous d'interconnexion thermique 361 ou 362 selon un premier mode de réalisation alternatif, La portion A comprend une pâte à braser ou joint 145 dans une zone centrale. La pâte à braser 145 permet la fixation du composant 140 sur la portion A. La pâte à braser 145 permet en outre la fixation d'une connexion électrique 155 sur une piste de la cinquième couche 330 de conducteur électrique. Dans ce premier mode de réalisation alternatif, les trous d'interconnexion thermique 361 ou 362 sont répartis dans une zone périphérique de la portion A. Ainsi, les trous d'interconnexion thermique 361 ou 362 sont simplement obtenus.
  • Les figures 5 et 6 présentent des exemples de répartition des trous d'interconnexion thermique 361 ou 362 selon un second mode de réalisation alternatif, La pâte à braser 145 est délimitée par des pointillés. Les trous d'interconnexion thermique 361 ou 362 sont répartis sur la totalité de la portion A sous la pâte à braser 145. Ainsi, à surface de portion A égale, le circuit 300 selon ce second mode de réalisation alternatif présente plus de trous d'interconnexion thermique 361 ou 362 que dans le mode de réalisation précédent. Ainsi, la transmission de la chaleur du composant 140 à la troisième couche 323 de conducteur électrique est améliorée par rapport au circuit 300 selon le premier mode de réalisation alternatif. En outre, les trous d'interconnexion thermique 361 ou 362 sont positionnés sous la pâte à braser 145. Ainsi, la surface de la portion A peut être inférieure à celle de la portion A du premier mode de réalisation alternatif.
  • Selon un mode de réalisation particulier du circuit selon l'invention, le circuit électronique 300 comprend en outre plusieurs couches de conducteur électrique séparées entre elles par des couches d'isolant électrique. Autrement dit, le circuit électronique 300 selon ce mode de réalisation particulier comprend un empilement de couches électriques et de couches d'isolant électrique agencées alternativement. Cet empilement de couches est compris entre une couche 320, 327 d'isolant électrique et une couche 323, 330 de conducteur électrique. Cet empilement de couches améliore le degré de liberté du schéma électrique du circuit 300. L'empilement de couches de conducteur électrique et d'isolant électrique comprend des trous d'interconnexion thermique reliant les couches de conduction électrique entre elles. Les trous d'interconnexion thermique sont fonction de la chaleur à transmettre à travers l'empilement jusqu'à la première couche 310. En particulier, le diamètre et le nombre de trous d'interconnexion sont fonction de l'énergie thermique à dissiper. Par exemple, les trous d'interconnexion de l'empilement de couche présentent des caractéristiques identiques aux trous d'interconnexion 361 ou 362 décrits dans les autres modes de réalisation.
  • Dans un second mode de réalisation particulier, les trous d'interconnexion thermique 361 ou 362 permettent en outre une connexion électrique du composant 140 avec des pistes de la troisième couche 323 de conducteur électrique. Ainsi, le circuit électronique 300 présente une dissipation thermique améliorée par rapport à l'art antérieur et des connexions électriques réalisées avec les trous d'interconnexion thermique 361 ou 362. Les figures 3 et 7 présentent des exemples selon ce mode de réalisation particulier. La portion B de la cinquième couche 330 est en contact électrique avec le composant 140 par l'intermédiaire d'un via électrique 360, une piste de la couche 320, et les trous d'interconnexion thermique et électrique 361.
  • Dans un troisième mode de réalisation particulier, les épaisseurs des troisième 323 et cinquième 330 couches de conducteur électrique sont fonction de la densité de courant circulant en elles. La couche dite « de courants de puissance » permet le passage de courants de forte intensité. Par exemple, la couche de courants de puissance permet le passage de courants d'intensité supérieure à 1 A. Les courants de puissance permettent principalement d'alimenter les composants 140 en énergie. La couche dite « de courants de signal » permet le passage de courants de faible intensité. Par exemple, la couche de courant de signal permet le passage de courants d'intensité inférieure à 1 A. Les courants de signal subissent un traitement dans les composants 140. Typiquement, la couche de courant de puissance est plus épaisse que la couche de courant de signal.
  • Dans les premier et second exemples de circuit présentés en figures 3 et 7, la troisième couche 323 de conducteur électrique permet le passage de courants de puissance ; et la cinquième couche 330 conductrice permet le passage de courants de signal.
  • Dans les troisième et quatrième exemples de circuit présentés en figures 8 et 12, la troisième couche 323 de conducteur électrique permet le passage de courants de signal ; et la cinquième couche 330 permet le passage de courants de puissance.
  • En particulier, dans les troisième et quatrième exemples de circuit présentés en figures 8 et 12, l'épaisseur de la cinquième couche 330 est supérieure à celle de la cinquième couche dans les premier et second exemples. Augmenter l'épaisseur de la cinquième couche 330, en particulier l'épaisseur de la portion A, permet de stocker plus de chaleur dans la cinquième couche 330 que dans les premier et second exemples. Ainsi, plus de chaleur est transmise du composant 140 vers la cinquième couche 330 pour être ensuite transmise jusqu'à la première couche 300. En particulier lors de phénomènes transitoires, le composant 140 refroidit plus vite que dans les premier et second exemples pour des trous d'interconnexion thermique 361 ou 362 similaires en termes de diamètre, de nombre et de répartition.
  • L'invention concerne en outre un procédé de fabrication d'un circuit électronique selon l'invention. Le procédé sera mieux compris en faisant référence aux figures 9, 10 et 11.
  • Le procédé comprend la fourniture d'un premier empilement d'une première couche 310 de conducteur thermique et d'une seconde couche 320 d'isolant électrique.
  • Le procédé comprend en outre la fourniture d'un second empilement d'une troisième couche 323 de conducteur électrique, d'une quatrième couche 327 d'isolant électrique, d'une cinquième couche 330 de conducteur électrique. La figure 9 présente une vue partielle de la cinquième couche 330. La cinquième couche 330 comprend au moins une portion A apte à recevoir un composant électronique 140.
  • Les seconde 320 et quatrième 327 couches d'isolant électrique ont une conduction thermique permettant une transmission de la chaleur produite dans les couches supérieures vers la première couche 310. La conduction thermique est par exemple fonction de l'épaisseur de la couche isolante.
  • Puis, comme illustré en figure 10, on procède à la réalisation de trous d'interconnexion thermique 361 ou 362 entre la portion A apte à recevoir des composants électroniques 140 et la troisième couche 323 de conducteur électrique. Par exemple, le diamètre et le nombre de trous d'interconnexion thermique 361 ou 362 est fonction d'une énergie thermique de composant 140 à dissiper. On utilise les propriétés de conduction thermique des trous d'interconnexion thermique 361 ou 362 pour dissiper la chaleur produite par les composants 140. Ainsi, la réalisation de trous d'interconnexion thermique 361 ou 362 permet un refroidissement des composants 140 amélioré par rapport à un SMI double couche selon l'art antérieur.
  • Par exemple, les trous d'interconnexion thermique 361 ou 362 sont réalisés par perçage.
  • Dans un premier mode de réalisation illustré en figure 10, les trous 361 ou 362 sont percés suivant une direction 500 allant de la troisième couche 323 de conducteur électrique vers la cinquième couche 330 de conducteur électrique. Les trous 361 ou 362 sont traversants dans la troisième couche 323 de conducteur électrique et la quatrième couche 327 d'isolant électrique et non traversants dans la cinquième couche 330 de conducteur électrique.
  • Dans un second mode de réalisation, les trous 361 ou 362 sont percés suivant une direction allant de la cinquième couche 330 de conducteur électrique vers la troisième couche 323 de conducteur électrique. Les trous 361 ou 362 sont traversants dans la cinquième couche 330 de conducteur électrique et la quatrième couche 327 d'isolant électrique et non traversants dans la troisième couche 323 de conducteur électrique. Un exemple de circuit électronique 300 obtenu avec un procédé selon ce mode de réalisation est présenté en figure 7.
  • Un matériau conducteur thermique est ensuite déposé dans les trous 361 ou 362 afin de permettre une conduction thermique entre les cinquième 330 et troisième 323 couches autre que par l'intermédiaire de la quatrième couche 327 d'isolant électrique.
  • Selon une première variante, le matériau conducteur thermique est déposé sous forme de revêtement sur les parois des trous.
  • Selon une seconde variante, les trous 361 ou 362 sont bouchés avec le matériau conducteur thermique.
  • Le procédé comprend ensuite la fixation du second empilement sur le premier empilement. La troisième couche 323 de conducteur électrique est sur la seconde couche 320 d'isolant électrique. Dans un exemple illustré en figure 11, les premier et deuxième empilements sont fixés ensemble par un pressage à chaud suivant une direction 600 allant de la cinquième couche 330 de conducteur électrique vers la troisième couche 323 de conducteur électrique.
  • La figure 12 présente un exemple de circuit électronique obtenu après le montage d'un composant 140 et de connexions électriques 155.
  • Dans un mode de réalisation particulier, les trous d'interconnexion thermique sont des trous 362 ayant un revêtement de matériau conducteur thermique ; et sont traversants dans la troisième couche 323 de conducteur électrique et la quatrième couche 327 d'isolant électrique et non traversants dans la cinquième couche 330 de conducteur électrique. Lors de la fixation par pressage à chaud, la matière de la seconde couche 320 d'isolant électrique flue dans la partie centrale des trous 362. Ainsi, les trous 362 contiennent du matériau isolant électrique dans leur partie centrale. Le matériau isolant électrique présente en outre une conduction thermique. En remplissant les trous 362 du matériau isolant électrique, on évite la présence d'air dans ceux-ci. Ainsi, les trous 362 ne présentent pas de poches d'air qui diminuent la transmission de chaleur de la cinquième couche 330 vers la troisième couche 323. La figure 8 présente un exemple de circuit électronique obtenu avec ce mode de réalisation particulier.
  • L'invention ne se limite pas aux exemples décrits. Notamment, dans un exemple, le matériau conducteur thermique est en outre un conducteur électrique.
  • En outre, comme illustré sur les figures, les trous d'interconnexion 361, 362 peuvent ne pas s'étendre dans l'épaisseur de la première 310 et de la seconde 320 couche.
  • De préférence, une couche 310, 320, 323, 327, 330 est réalisée en un seul matériau. Les couches peuvent être monoblocs ou peuvent présenter des pistes réalisant un routage d'un circuit électronique.
  • Plus particulièrement, dans le premier mode de réalisation, les trous d'interconnexion 361, 362 ont une portion traversante dans la cinquième couche 330 et la quatrième couche 327 et une portion non traversante dans la troisième couche 323 ; et dans le deuxième mode de réalisation les trous d'interconnexion 361, 362 ont une portion traversante dans la troisième couche 323 et la quatrième couche 327 et une portion non traversante dans la cinquième couche 330.
  • Dans le circuit selon le second mode de réalisation, la réalisation de trous d'interconnexion 361, 362 non traversants dans la cinquième couche 330 a l'avantage de faciliter la fixation du composant 140 sur la portion A. En effet, la surface de la portion A est uniforme et régulière car non traversée par le trou 361, 362. Ceci permet d'éviter la formation de cavités lors, par exemple, du brasage du composant 140 sur la portion A. De telles cavités dans la brasure du composant diminuent la robustesse du maintien du composant 140 sur la portion A et la diffusion thermique du composant 140 vers la cinquième couche 330.
  • Dans le circuit selon le premier mode de réalisation, les trous 361, 362 sont traversants dans la cinquième couche. Un tel trou traversant peut favoriser l'apparition des cavités lors de la fixation du composant 140. Pour éviter de telles cavités, le trou 362, 362 peut être rempli de matière ou recouvert d'une mince couche de matière métallique.
  • La réalisation des trous d'interconnexion 361, 362 par perçage est un procédé simple. Les différences de dureté entre les couches 310, 320, 323, 327, 330 permettent de contrôler la profondeur des trous 361, 362 lors du perçage. Ainsi, la réalisation de court-circuit entre, par exemple, la cinquième couche 330 et la première couche 310 est facilement évitée.

Claims (15)

  1. Circuit électronique (300) comprenant au moins :
    une première couche (310) d'un conducteur thermique ;
    une seconde couche (320) d'un isolant électrique ;
    une troisième couche (323) d'un conducteur électrique ;
    une quatrième couche (327) d'un isolant électrique ;
    une cinquième couche (330) d'un conducteur électrique, ladite cinquième couche (330) de conducteur électrique comprenant au moins une portion (A) apte à recevoir un composant électronique (140) ;
    dans lequel une pluralité de trous d'interconnexion thermique (361, 362) relient la portion (A) de la cinquième couche (330) de conducteur électrique à la troisième couche (323) de conducteur électrique,
    et dans lequel les trous d'interconnexion thermique (361, 362) sont traversants dans la quatrième couche (327) d'isolant électrique, et non traversants dans l'une de la cinquième couche (330) de conducteur électrique et la troisième couche (323) de conducteur électrique.
  2. Circuit électronique selon la revendication 1, dans lequel les trous d'interconnexion (361, 362) sont traversants dans la cinquième couche (330) de conducteur électrique et la quatrième couche (327) d'isolant électrique, et non traversants dans la troisième couche (323) de conducteur électrique.
  3. Circuit électronique selon la revendication 1, dans lequel les trous d'interconnexion thermique (361, 362) sont traversants dans la troisième couche (323) de conducteur électrique et la quatrième couche (327) d'isolant électrique, et non traversant dans la cinquième couche (330) de conducteur électrique.
  4. Circuit électronique selon l'une des revendications 1 à 3, dans lequel les trous d'interconnexion thermique sont des trous (361) remplis d'un matériau conducteur thermique.
  5. Circuit électronique selon l'une des revendications 1 à 3, dans lequel les trous d'interconnexion thermique sont des trous (362) comprenant un revêtement intérieur en un premier matériau conducteur thermique.
  6. Circuit électronique selon la revendication 5, dans lequel les trous (362) comprennent en outre, dans leur partie centrale, un second matériau conducteur thermique.
  7. Circuit électronique selon l'une des revendications 1 à 6 dans lequel les trous d'interconnexion thermique (361, 362) sont répartis dans une zone périphérique de la portion (A) apte à recevoir un composant électronique.
  8. Circuit électronique selon l'une des revendications 1 à 6 dans lequel les trous d'interconnexion thermique (361, 362) sont répartis sur la totalité de la portion (A) apte à recevoir un composant électronique.
  9. Circuit électronique selon l'une des revendications précédentes comprenant en outre entre une couche d'isolant électrique (320, 327) et une couche de conducteur électrique (323, 330), une pluralité de couches de conducteur électrique séparées entre elles par des couches d'isolant électrique, des trous d'interconnexion thermique (361, 362) reliant les couches de conduction électrique entre elles.
  10. Procédé de fabrication de circuit électronique comprenant :
    - la fourniture d'un premier empilement d'une première couche (310) de conducteur thermique et d'une seconde couche (320) d'isolant électrique ;
    - la fourniture d'un second empilement d'une troisième couche (323) d'un conducteur électrique, d'une quatrième couche (327) d'un isolant électrique, d'une cinquième couche (330) d'un conducteur électrique, la cinquième couche (330) comprenant au moins une portion (A) apte à recevoir un composant électronique (140) ;
    - la réalisation de trous d'interconnexion thermique (361, 362) entre la portion (A) apte à recevoir des composants de la cinquième couche (330) de conducteur électrique et la troisième couche (323) de conducteur électrique de sorte que les trous d'interconnexion thermique (361, 362) sont traversants dans la quatrième couche (327) d'isolant électrique, et non traversants dans l'une de la cinquième couche (330) de conducteur électrique et la troisième couche (323) de conducteur électrique;
    - la fixation du second empilement sur le premier empilement, la troisième couche (323) étant sur la seconde couche (320) d'isolant électrique.
  11. Procédé de fabrication de circuit électronique selon la revendication 10 dans lequel la réalisation des trous d'interconnexion thermique (361, 362) est telle que les trous (361, 362) sont traversants dans la cinquième couche (330) de conducteur électrique et la quatrième couche (327) d'isolant électrique, et non traversants dans la troisième couche (323) de conducteur électrique.
  12. Procédé de fabrication de circuit électronique selon la revendication 10 dans lequel la réalisation des trous d'interconnexion thermique (361, 362) est telle que les trous (361, 362) sont traversants dans la troisième couche (323) de conducteur électrique et la quatrième couche (327) d'isolant électrique, et non traversants dans la cinquième couche (330) de conducteur électrique.
  13. Procédé de fabrication de circuit électronique selon l'une des revendications 10 à 12 dans lequel la réalisation des trous d'interconnexion thermique comprend le bouchage des trous (361) par un matériau conducteur thermique.
  14. Procédé de fabrication de circuit électronique selon l'une des revendications 10 à 12 dans lequel la réalisation des trous d'interconnexion thermique comprend le dépôt d'un revêtement de matériau conducteur thermique sur les parois des trous (362).
  15. Procédé de fabrication de circuit électronique selon l'une des revendications 10 à 14 dans lequel la fixation du second empilement sur le premier empilement comprend le pressage du second empilement sur le premier empilement.
EP12305316.7A 2011-03-17 2012-03-16 Circuit électronique à double couche isolante et son procéde de fabrication Active EP2500937B1 (fr)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
FR1152179A FR2972850B1 (fr) 2011-03-17 2011-03-17 Circuit électronique a double couche isolante et son procédé de fabrication

Publications (3)

Publication Number Publication Date
EP2500937A2 true EP2500937A2 (fr) 2012-09-19
EP2500937A3 EP2500937A3 (fr) 2017-10-18
EP2500937B1 EP2500937B1 (fr) 2020-05-27

Family

ID=45874749

Family Applications (1)

Application Number Title Priority Date Filing Date
EP12305316.7A Active EP2500937B1 (fr) 2011-03-17 2012-03-16 Circuit électronique à double couche isolante et son procéde de fabrication

Country Status (2)

Country Link
EP (1) EP2500937B1 (fr)
FR (1) FR2972850B1 (fr)

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5347091A (en) * 1992-08-21 1994-09-13 Cts Corporation Multilayer circuit card connector
JPH0955459A (ja) * 1995-06-06 1997-02-25 Seiko Epson Corp 半導体装置
JP3578366B2 (ja) * 1995-10-17 2004-10-20 株式会社ルネサステクノロジ 混成集積回路装置
US6873529B2 (en) * 2002-02-26 2005-03-29 Kyocera Corporation High frequency module
US6657311B1 (en) * 2002-05-16 2003-12-02 Texas Instruments Incorporated Heat dissipating flip-chip ball grid array
US6930885B2 (en) * 2002-12-23 2005-08-16 Eastman Kodak Company Densely packed electronic assemblage with heat removing element
US7026664B2 (en) * 2003-04-24 2006-04-11 Power-One, Inc. DC-DC converter implemented in a land grid array package
US6787896B1 (en) * 2003-05-15 2004-09-07 Skyworks Solutions, Inc. Semiconductor die package with increased thermal conduction
US7521793B2 (en) * 2005-09-26 2009-04-21 Temic Automotive Of North America, Inc. Integrated circuit mounting for thermal stress relief useable in a multi-chip module
DE102007056269A1 (de) * 2007-10-22 2009-04-23 Rohde & Schwarz Gmbh & Co. Kg Gekühltes Multichipmodul
JP4256463B1 (ja) * 2008-10-16 2009-04-22 有限会社アイレックス 放熱構造体

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
None

Also Published As

Publication number Publication date
FR2972850A1 (fr) 2012-09-21
EP2500937A3 (fr) 2017-10-18
FR2972850B1 (fr) 2013-11-15
EP2500937B1 (fr) 2020-05-27

Similar Documents

Publication Publication Date Title
EP2960937B1 (fr) Circuit integre comportant un dissipateur de chaleur
EP1047294A1 (fr) Substrat métallique isolé pour circuits imprimés
FR3033977A1 (fr) Procede de fabrication d'un circuit imprime et circuits imprimes correspondants
EP1005083B1 (fr) Composant électronique de puissance comportant des moyens de refroidissement
EP0751556A1 (fr) Procédé de réalisation d'un substrat d'interconnexion permettant de connecter une puce sur un substrat de réception
FR2767223A1 (fr) Procede d'interconnexion a travers un materiau semi-conducteur, et dispositif obtenu
FR2939963A1 (fr) Procede de fabrication d'un support de composant semi-conducteur, support et dispositif semi-conducteur
WO2020021197A1 (fr) Procede de fabrication d'un module electronique de puissance
EP3966850B1 (fr) Procede de fabrication d'un module electronique de puissance
EP1116424B1 (fr) Assemblage electronique comportant une semelle formant drain thermique
EP2500937B1 (fr) Circuit électronique à double couche isolante et son procéde de fabrication
CA2374143C (fr) Substrat pour circuit electronique de puissance et module electronique de puissance utilisant un tel substrat
EP3834230B1 (fr) Circuit électrique de puissance pour convertisseur de puissance électrique
EP3966851B1 (fr) Procede de fabrication d'un module electronique de puissance
FR3007237A1 (fr) Circuit imprime a structure multicouche a faibles pertes dielectriques et refroidi
FR2822591A1 (fr) Assemblage de composants d'epaisseurs diverses
EP0090727A1 (fr) Carte imprimée électrique et thermique, procédé de fabrication d'une telle carte, et système d'interconnexion thermique et électrique utilisant une telle carte
FR3150685A1 (fr) Dispositif électronique à refroidissement amélioré
EP2278613B1 (fr) Via de connexion électrique tubulaire constitué de plusieurs vias conducteurs élémentaires
FR3116944A1 (fr) Boîtier de circuit integre
WO2023110839A1 (fr) Transformateur et procede de fabrication d'un tel transformateur
FR3119930A1 (fr) Module électronique de puissance
FR3121570A1 (fr) Procede de réalisation d’une connexion électrique
FR3042940A1 (fr) Carte de circuit imprime a dissipation thermique amelioree
FR2885479A1 (fr) Circuit imprime double-face a dissipation thermique

Legal Events

Date Code Title Description
PUAI Public reference made under article 153(3) epc to a published international application that has entered the european phase

Free format text: ORIGINAL CODE: 0009012

AK Designated contracting states

Kind code of ref document: A2

Designated state(s): AL AT BE BG CH CY CZ DE DK EE ES FI FR GB GR HR HU IE IS IT LI LT LU LV MC MK MT NL NO PL PT RO RS SE SI SK SM TR

AX Request for extension of the european patent

Extension state: BA ME

PUAL Search report despatched

Free format text: ORIGINAL CODE: 0009013

AK Designated contracting states

Kind code of ref document: A3

Designated state(s): AL AT BE BG CH CY CZ DE DK EE ES FI FR GB GR HR HU IE IS IT LI LT LU LV MC MK MT NL NO PL PT RO RS SE SI SK SM TR

AX Request for extension of the european patent

Extension state: BA ME

RIC1 Information provided on ipc code assigned before grant

Ipc: H01L 23/373 20060101ALI20170912BHEP

Ipc: H01L 23/367 20060101AFI20170912BHEP

STAA Information on the status of an ep patent application or granted ep patent

Free format text: STATUS: REQUEST FOR EXAMINATION WAS MADE

17P Request for examination filed

Effective date: 20180320

RBV Designated contracting states (corrected)

Designated state(s): AL AT BE BG CH CY CZ DE DK EE ES FI FR GB GR HR HU IE IS IT LI LT LU LV MC MK MT NL NO PL PT RO RS SE SI SK SM TR

STAA Information on the status of an ep patent application or granted ep patent

Free format text: STATUS: EXAMINATION IS IN PROGRESS

17Q First examination report despatched

Effective date: 20181210

GRAP Despatch of communication of intention to grant a patent

Free format text: ORIGINAL CODE: EPIDOSNIGR1

STAA Information on the status of an ep patent application or granted ep patent

Free format text: STATUS: GRANT OF PATENT IS INTENDED

INTG Intention to grant announced

Effective date: 20191202

GRAS Grant fee paid

Free format text: ORIGINAL CODE: EPIDOSNIGR3

GRAA (expected) grant

Free format text: ORIGINAL CODE: 0009210

STAA Information on the status of an ep patent application or granted ep patent

Free format text: STATUS: THE PATENT HAS BEEN GRANTED

AK Designated contracting states

Kind code of ref document: B1

Designated state(s): AL AT BE BG CH CY CZ DE DK EE ES FI FR GB GR HR HU IE IS IT LI LT LU LV MC MK MT NL NO PL PT RO RS SE SI SK SM TR

REG Reference to a national code

Ref country code: GB

Ref legal event code: FG4D

Free format text: NOT ENGLISH

REG Reference to a national code

Ref country code: CH

Ref legal event code: EP

REG Reference to a national code

Ref country code: AT

Ref legal event code: REF

Ref document number: 1275454

Country of ref document: AT

Kind code of ref document: T

Effective date: 20200615

REG Reference to a national code

Ref country code: DE

Ref legal event code: R096

Ref document number: 602012070317

Country of ref document: DE

REG Reference to a national code

Ref country code: LT

Ref legal event code: MG4D

PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

Ref country code: PT

Free format text: LAPSE BECAUSE OF FAILURE TO SUBMIT A TRANSLATION OF THE DESCRIPTION OR TO PAY THE FEE WITHIN THE PRESCRIBED TIME-LIMIT

Effective date: 20200928

Ref country code: NO

Free format text: LAPSE BECAUSE OF FAILURE TO SUBMIT A TRANSLATION OF THE DESCRIPTION OR TO PAY THE FEE WITHIN THE PRESCRIBED TIME-LIMIT

Effective date: 20200827

Ref country code: IS

Free format text: LAPSE BECAUSE OF FAILURE TO SUBMIT A TRANSLATION OF THE DESCRIPTION OR TO PAY THE FEE WITHIN THE PRESCRIBED TIME-LIMIT

Effective date: 20200927

Ref country code: FI

Free format text: LAPSE BECAUSE OF FAILURE TO SUBMIT A TRANSLATION OF THE DESCRIPTION OR TO PAY THE FEE WITHIN THE PRESCRIBED TIME-LIMIT

Effective date: 20200527

Ref country code: SE

Free format text: LAPSE BECAUSE OF FAILURE TO SUBMIT A TRANSLATION OF THE DESCRIPTION OR TO PAY THE FEE WITHIN THE PRESCRIBED TIME-LIMIT

Effective date: 20200527

Ref country code: GR

Free format text: LAPSE BECAUSE OF FAILURE TO SUBMIT A TRANSLATION OF THE DESCRIPTION OR TO PAY THE FEE WITHIN THE PRESCRIBED TIME-LIMIT

Effective date: 20200828

Ref country code: LT

Free format text: LAPSE BECAUSE OF FAILURE TO SUBMIT A TRANSLATION OF THE DESCRIPTION OR TO PAY THE FEE WITHIN THE PRESCRIBED TIME-LIMIT

Effective date: 20200527

REG Reference to a national code

Ref country code: NL

Ref legal event code: MP

Effective date: 20200527

PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

Ref country code: BG

Free format text: LAPSE BECAUSE OF FAILURE TO SUBMIT A TRANSLATION OF THE DESCRIPTION OR TO PAY THE FEE WITHIN THE PRESCRIBED TIME-LIMIT

Effective date: 20200827

Ref country code: RS

Free format text: LAPSE BECAUSE OF FAILURE TO SUBMIT A TRANSLATION OF THE DESCRIPTION OR TO PAY THE FEE WITHIN THE PRESCRIBED TIME-LIMIT

Effective date: 20200527

Ref country code: LV

Free format text: LAPSE BECAUSE OF FAILURE TO SUBMIT A TRANSLATION OF THE DESCRIPTION OR TO PAY THE FEE WITHIN THE PRESCRIBED TIME-LIMIT

Effective date: 20200527

Ref country code: HR

Free format text: LAPSE BECAUSE OF FAILURE TO SUBMIT A TRANSLATION OF THE DESCRIPTION OR TO PAY THE FEE WITHIN THE PRESCRIBED TIME-LIMIT

Effective date: 20200527

REG Reference to a national code

Ref country code: AT

Ref legal event code: MK05

Ref document number: 1275454

Country of ref document: AT

Kind code of ref document: T

Effective date: 20200527

PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

Ref country code: AL

Free format text: LAPSE BECAUSE OF FAILURE TO SUBMIT A TRANSLATION OF THE DESCRIPTION OR TO PAY THE FEE WITHIN THE PRESCRIBED TIME-LIMIT

Effective date: 20200527

Ref country code: NL

Free format text: LAPSE BECAUSE OF FAILURE TO SUBMIT A TRANSLATION OF THE DESCRIPTION OR TO PAY THE FEE WITHIN THE PRESCRIBED TIME-LIMIT

Effective date: 20200527

PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

Ref country code: AT

Free format text: LAPSE BECAUSE OF FAILURE TO SUBMIT A TRANSLATION OF THE DESCRIPTION OR TO PAY THE FEE WITHIN THE PRESCRIBED TIME-LIMIT

Effective date: 20200527

Ref country code: DK

Free format text: LAPSE BECAUSE OF FAILURE TO SUBMIT A TRANSLATION OF THE DESCRIPTION OR TO PAY THE FEE WITHIN THE PRESCRIBED TIME-LIMIT

Effective date: 20200527

Ref country code: IT

Free format text: LAPSE BECAUSE OF FAILURE TO SUBMIT A TRANSLATION OF THE DESCRIPTION OR TO PAY THE FEE WITHIN THE PRESCRIBED TIME-LIMIT

Effective date: 20200527

Ref country code: EE

Free format text: LAPSE BECAUSE OF FAILURE TO SUBMIT A TRANSLATION OF THE DESCRIPTION OR TO PAY THE FEE WITHIN THE PRESCRIBED TIME-LIMIT

Effective date: 20200527

Ref country code: SM

Free format text: LAPSE BECAUSE OF FAILURE TO SUBMIT A TRANSLATION OF THE DESCRIPTION OR TO PAY THE FEE WITHIN THE PRESCRIBED TIME-LIMIT

Effective date: 20200527

Ref country code: RO

Free format text: LAPSE BECAUSE OF FAILURE TO SUBMIT A TRANSLATION OF THE DESCRIPTION OR TO PAY THE FEE WITHIN THE PRESCRIBED TIME-LIMIT

Effective date: 20200527

Ref country code: CZ

Free format text: LAPSE BECAUSE OF FAILURE TO SUBMIT A TRANSLATION OF THE DESCRIPTION OR TO PAY THE FEE WITHIN THE PRESCRIBED TIME-LIMIT

Effective date: 20200527

Ref country code: ES

Free format text: LAPSE BECAUSE OF FAILURE TO SUBMIT A TRANSLATION OF THE DESCRIPTION OR TO PAY THE FEE WITHIN THE PRESCRIBED TIME-LIMIT

Effective date: 20200527

PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

Ref country code: PL

Free format text: LAPSE BECAUSE OF FAILURE TO SUBMIT A TRANSLATION OF THE DESCRIPTION OR TO PAY THE FEE WITHIN THE PRESCRIBED TIME-LIMIT

Effective date: 20200527

Ref country code: SK

Free format text: LAPSE BECAUSE OF FAILURE TO SUBMIT A TRANSLATION OF THE DESCRIPTION OR TO PAY THE FEE WITHIN THE PRESCRIBED TIME-LIMIT

Effective date: 20200527

REG Reference to a national code

Ref country code: DE

Ref legal event code: R097

Ref document number: 602012070317

Country of ref document: DE

PLBE No opposition filed within time limit

Free format text: ORIGINAL CODE: 0009261

STAA Information on the status of an ep patent application or granted ep patent

Free format text: STATUS: NO OPPOSITION FILED WITHIN TIME LIMIT

26N No opposition filed

Effective date: 20210302

PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

Ref country code: SI

Free format text: LAPSE BECAUSE OF FAILURE TO SUBMIT A TRANSLATION OF THE DESCRIPTION OR TO PAY THE FEE WITHIN THE PRESCRIBED TIME-LIMIT

Effective date: 20200527

PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

Ref country code: MC

Free format text: LAPSE BECAUSE OF FAILURE TO SUBMIT A TRANSLATION OF THE DESCRIPTION OR TO PAY THE FEE WITHIN THE PRESCRIBED TIME-LIMIT

Effective date: 20200527

REG Reference to a national code

Ref country code: CH

Ref legal event code: PL

GBPC Gb: european patent ceased through non-payment of renewal fee

Effective date: 20210316

REG Reference to a national code

Ref country code: BE

Ref legal event code: MM

Effective date: 20210331

PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

Ref country code: CH

Free format text: LAPSE BECAUSE OF NON-PAYMENT OF DUE FEES

Effective date: 20210331

Ref country code: LU

Free format text: LAPSE BECAUSE OF NON-PAYMENT OF DUE FEES

Effective date: 20210316

Ref country code: LI

Free format text: LAPSE BECAUSE OF NON-PAYMENT OF DUE FEES

Effective date: 20210331

Ref country code: GB

Free format text: LAPSE BECAUSE OF NON-PAYMENT OF DUE FEES

Effective date: 20210316

Ref country code: IE

Free format text: LAPSE BECAUSE OF NON-PAYMENT OF DUE FEES

Effective date: 20210316

PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

Ref country code: BE

Free format text: LAPSE BECAUSE OF NON-PAYMENT OF DUE FEES

Effective date: 20210331

PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

Ref country code: HU

Free format text: LAPSE BECAUSE OF FAILURE TO SUBMIT A TRANSLATION OF THE DESCRIPTION OR TO PAY THE FEE WITHIN THE PRESCRIBED TIME-LIMIT; INVALID AB INITIO

Effective date: 20120316

Ref country code: CY

Free format text: LAPSE BECAUSE OF FAILURE TO SUBMIT A TRANSLATION OF THE DESCRIPTION OR TO PAY THE FEE WITHIN THE PRESCRIBED TIME-LIMIT

Effective date: 20200527

P01 Opt-out of the competence of the unified patent court (upc) registered

Effective date: 20230528

PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

Ref country code: MK

Free format text: LAPSE BECAUSE OF FAILURE TO SUBMIT A TRANSLATION OF THE DESCRIPTION OR TO PAY THE FEE WITHIN THE PRESCRIBED TIME-LIMIT

Effective date: 20200527

PGFP Annual fee paid to national office [announced via postgrant information from national office to epo]

Ref country code: DE

Payment date: 20240307

Year of fee payment: 13

PGFP Annual fee paid to national office [announced via postgrant information from national office to epo]

Ref country code: FR

Payment date: 20240325

Year of fee payment: 13

PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

Ref country code: MT

Free format text: LAPSE BECAUSE OF FAILURE TO SUBMIT A TRANSLATION OF THE DESCRIPTION OR TO PAY THE FEE WITHIN THE PRESCRIBED TIME-LIMIT

Effective date: 20200527