[go: up one dir, main page]

EP1231529A1 - Dispositif générateur d'une tension de référence précise - Google Patents

Dispositif générateur d'une tension de référence précise Download PDF

Info

Publication number
EP1231529A1
EP1231529A1 EP02290301A EP02290301A EP1231529A1 EP 1231529 A1 EP1231529 A1 EP 1231529A1 EP 02290301 A EP02290301 A EP 02290301A EP 02290301 A EP02290301 A EP 02290301A EP 1231529 A1 EP1231529 A1 EP 1231529A1
Authority
EP
European Patent Office
Prior art keywords
voltage
circuit
reference voltage
initialization
transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
EP02290301A
Other languages
German (de)
English (en)
Other versions
EP1231529B1 (fr
Inventor
Philippe Messager
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Microchip Technology Nantes SAS
Original Assignee
Atmel Nantes SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Atmel Nantes SA filed Critical Atmel Nantes SA
Publication of EP1231529A1 publication Critical patent/EP1231529A1/fr
Application granted granted Critical
Publication of EP1231529B1 publication Critical patent/EP1231529B1/fr
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current 
    • G05F1/46—Regulating voltage or current  wherein the variable actually regulated by the final control device is DC
    • G05F1/56—Regulating voltage or current  wherein the variable actually regulated by the final control device is DC using semiconductor devices in series with the load as final control devices
    • G05F1/565—Regulating voltage or current  wherein the variable actually regulated by the final control device is DC using semiconductor devices in series with the load as final control devices sensing a condition of the system or its load in addition to means responsive to deviations in the output of the system, e.g. current, voltage, power factor
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current 
    • G05F1/46—Regulating voltage or current  wherein the variable actually regulated by the final control device is DC
    • G05F1/56—Regulating voltage or current  wherein the variable actually regulated by the final control device is DC using semiconductor devices in series with the load as final control devices
    • G05F1/575—Regulating voltage or current  wherein the variable actually regulated by the final control device is DC using semiconductor devices in series with the load as final control devices characterised by the feedback circuit

Definitions

  • the present invention relates to a device generator of a precise reference voltage, plus particularly intended to produce, from a potential external power supply that may vary between minimum value and maximum value, a voltage of precise reference output which is stable whatever generator operating temperature and value of the external supply potential.
  • Such generating devices are particularly suited to provide a potential for stable reference to an electronic circuit, such as by example an analog-to-digital converter, so that make the operation of the latter more stable and more precise, while reducing the consumption of these generators.
  • the invention relates more particularly to those comprising a semiconductor circuit 1, more commonly referred to as a "band-gap" circuit in English language, this type of circuit making it possible to generate a reference voltage, hereinafter designated semiconductor circuit 1, and at least one voltage multiplier circuit 2 mounted in cascade with this semiconductor circuit, this voltage multiplier circuit being intended to supply, from the reference voltage delivered by the semiconductor circuit, the stable reference output voltage.
  • a semiconductor circuit 1 more commonly referred to as a "band-gap" circuit in English language
  • this type of circuit making it possible to generate a reference voltage, hereinafter designated semiconductor circuit 1
  • at least one voltage multiplier circuit 2 mounted in cascade with this semiconductor circuit, this voltage multiplier circuit being intended to supply, from the reference voltage delivered by the semiconductor circuit, the stable reference output voltage.
  • FIG. 1a Such a generator device of the prior art is shown in FIG. 1a.
  • the voltage multiplier circuit 2 comprises a differential amplifier OPA receiving on its negative terminal the reference voltage Vref as the reference voltage and a resistive reaction circuit R ' 1 , R' 2 , R '3 with a decoupling capacity C 2 comprising a regulating transistor Tr connected between the supply voltage Vcc and the resistive bridge bringing in part the output voltage V OUT , reference voltage deemed to be precise, on the positive terminal of the OPA operational amplifier.
  • the gate electrode of the regulating transistor Tr is connected and controlled by the output of the differential amplifier OPA, the junction point between the regulating transistor Tr and the resistive bridge constituting the output terminal delivering the reference voltage deemed to be precise.
  • the regulating transistor Tr plays the role of a voltage-controlled resistor and the multiplier circuit 2 makes it possible to control the output voltage V OUT to a value greater than the reference voltage Vref, but less than the value of the voltage d 'supply Vcc, as a function of the relative values of the resistors R' 1 , R ' 2 and R 3 , the resistance value of the regulating transistor Tr being low.
  • the variations in the supply voltage, and in the reference voltage Vref are amplified accordingly, which affects the real accuracy of the assembly.
  • the object of the present invention is in particular to remedy these drawbacks by improving accuracy and the stability of the reference generator devices precise, regardless of their relative voltage setting external power supply, respectively at operation, while benefiting from less consumption.
  • the device generating a voltage of precise reference includes a semiconductor circuit generating a reference voltage and a voltage multiplier circuit supplied from a supply voltage.
  • the circuit voltage multiplier includes at least one amplifier differential receiving on its negative terminal this voltage of reference as setpoint voltage and a circuit resistive reaction comprising a regulating transistor connected between the supply voltage and a resistive bridge reducing, in part, the precise reference voltage to the positive terminal of this differential amplifier.
  • the gate electrode of the regulating transistor is connected and controlled by the output of the differential amplifier and the junction point between the regulating transistor and the resistive bridge constitutes, for this generating device, an output terminal delivering the reference voltage precise.
  • the initialization circuit includes a circuit generator of a command pulse of fixed duration, this control pulse, applied to the electrode gate of the regulating transistor controlling this transistor fully conductive state, during initialization time. This allows to impose on the terminal output of the device generating a voltage of reference specifies a voltage equal to the voltage establishing the supply voltage during initialization time.
  • the device generating a precise reference voltage comprises a semiconductor circuit 1, of the " band-gap " type which is connected in cascade with a voltage multiplier circuit 2.
  • the semiconductor circuit 1 is constituted by a "band-gap" type circuit as shown in FIG. 1b generating a reference voltage Vref.
  • FIG. 1b An example of such a semiconductor circuit generating a reference voltage is shown schematically in FIG. 1b above when this circuit is supplied by a supply voltage Vcc.
  • the latter is produced in the form of an integrated circuit. It is widely used in the prior art and provides a relatively stable reference voltage Vref.
  • This circuit is known by the name of "reference voltage source to bandgap", the word bandgap being a word of English origin designating the energy of passage of the electrons from the conduction band to the valence band in the semi- conductor used. This energy depends, in known manner, on the temperature. Reference sources of this type use the dependence of certain circuit parameters as a function of this energy and therefore of the temperature, to achieve, by appropriate compensations, an approximately stable reference voltage Vref.
  • the circuit of FIG. 1b essentially comprises two bipolar transistors T 1 , T 2 mounted as a diode, three resistors R 1 , R 2 , R 3 , and an operational amplifier OPA.
  • the amplifier OPA which is supplied by the external supply voltage Vcc, comprises an inverting input connected to the collector of the bipolar transistor T ' 2 , and a non-inverting input connected to the resistor R 1 which is itself connected to the collector of the bipolar transistor T ' 1 .
  • Resistor R 3 meanwhile, allows the establishment of the circuit during an increase in the external supply voltage Vcc.
  • the reference voltage Vref stable as a function of the temperature and of the external supply voltage Vcc, is supplied at output S of the circuit.
  • the stability of the reference voltage Vref is based in particular on an appropriate choice of the junction surfaces of the two bipolar transistors T ' 1 , T' 2 , and the values of R 1 and R 2 .
  • V be2 and V T are respectively the emitter base voltage and the threshold voltage of transistor T ' 2 , and I 1 and I 2 the currents flowing respectively in resistors R 1 and R 2 , In denoting the natural logarithm.
  • the amplitude value of the reference voltage Vref then obtained at the output is of the order of 1.25V.
  • This semiconductor circuit 1 is subjected, in a manner analogous to the band-gap reference voltage sources of the prior art, to a prior adjustment.
  • the semiconductor circuit 1 is adjusted so that Vref varies from 2 mV in temperature and 30 mV in voltage.
  • the voltage multiplier circuit 2 comprises a differential amplifier 20, constituted by an operational amplifier OP 1 which is mounted as a voltage multiplier, the voltage multiplier circuit 2 operating as a multiplier and as a voltage regulator .
  • This differential amplifier 20 has a non-inverting input + which is connected directly to the output S of the semiconductor circuit 1, an output S 1 which delivers a predetermined output voltage V OUT , constituting the precise reference voltage sought.
  • This output S 1 is connected by a galvanic link 3 to the power supply input IN of the semiconductor circuit 1 generating the reference voltage Vref.
  • the semiconductor circuit 1 is, in steady state, supplied by the precise reference voltage, as will be described in more detail in the description.
  • a capacitor C 1 makes it possible to smooth the reference voltage Vref and a capacitor C 3 makes it possible to smooth the output voltage V OUT .
  • a resistive feedback circuit which includes a regulating transistor Tr connected between the supply voltage Vcc and a resistive bridge R ' 1 , R' 2 , R ' 3 bringing, in part, the precise reference voltage, output voltage V OUT delivered by the output terminal S 1 , on the non-inverting terminal + of the differential amplifier 20, operational amplifier OPA.
  • the gate electrode of the regulation transistor Tr is connected and controlled by the output of the differential amplifier 20.
  • the junction point between the regulation transistor Tr and the resistive bridge constitutes for the reference voltage generator device the terminal output S 1 delivering the precise reference voltage V OUT .
  • the reference voltage Vref constitutes a set value.
  • the regulating transistor Tr plays the role of an adjustable resistor controlled in voltage by the output of the differential amplifier 20.
  • a decoupling capacity C 2 makes it possible to ensure the stability of the servo by introducing a margin phase suitable for transient conditions.
  • an initialization circuit 4 is connected to the gate electrode of the regulating transistor Tr.
  • This circuit 4 allows in transient mode, upon initialization, when powering up at the supply voltage Vcc of the device precise reference generator, object of the invention, to replace the precise reference voltage Vref, not yet established by the semiconductor circuit 1 of the "band-gap" type , this type of circuit having a voltage operating threshold non-negligible supply voltage, by the establishment voltage of the supply voltage Vcc.
  • Such an operating mode makes it possible, on the one hand, in transient mode, on initialization, to supply the semiconductor circuit 1 from the establishment voltage of the supply voltage Vcc, and, as a result of the increasing nature of this supply voltage, to cause, according to a cumulative phenomenon, the correlative rise of the output voltage V OUT delivered by the output terminal S 1 and therefore that of the supply voltage of the semi circuit -conductors 1 due to the presence of the galvanic link 3.
  • This operating mode makes it possible, on the other hand, in steady state, to deliver on the output terminal S 1 , the precise reference voltage sought, the reference voltage Vref having reached its nominal value, and supplying the semiconductor circuit 1 from the nominal value of the reference voltage Vref.
  • Vref 1.25V
  • R'1 0.955M ⁇
  • R'2 0.16M ⁇
  • the differential amplifier 20 which is thus connected in cascade with the semiconductor circuit 1 generating the reference voltage Vref and which, therefore, receives as reference voltage the reference voltage Vref, makes it possible to deliver a voltage of regulated output V OUT constituting the precise reference voltage sought whatever the operating temperature and the external supply voltage Vcc. It will be understood in particular that a fine temperature adjustment of the semiconductor circuit 1 can be chosen preferentially, since the voltage regulation as a function of the supply voltage is moreover ensured by the voltage multiplier and regulator circuit 2.
  • the series connection of the semiconductor circuit 1 and of the voltage multiplier circuit 2 allows a device generating a precise reference voltage which is particularly suitable for being associated with a load, such as an electronic circuit, of digital type or analog, requiring a very stable voltage reference for an ADC analog-to-digital conversion comparison for example and controlled operating stability. he this is so, for example, analog converters digital.
  • the initialization circuit 4 can be formed by a generator of a control pulse of determined duration.
  • the control pulse CP applied to the gate electrode of the regulation transistor Tr makes it possible to bring this transistor to the fully conductive state during the initialization period and thus to impose on the terminal output S 1 of the precise voltage generator device which is the subject of the invention, and on the supply terminal of the semiconductor circuit 1 generator of the reference voltage Vref, a voltage substantially equal to the establishment voltage of the supply voltage.
  • the generator 4 can be constituted by a type circuit monostable with adjustable duration from a voltage of VD command.
  • the setting of the pulse duration of CP command can be carried out experimentally for a group of given circuits.
  • the generator 4 is of course supplied by the supply voltage Vcc, which is established faster than the reference voltage Vref delivered by the semiconductor circuit 1.
  • circuit 4 generating a duration control pulse determined is constituted by a bistable type circuit, synchronized to a start time and an end time of the initialization time.
  • the duration is defined by the start, respectively the end of establishment of the reference voltage Vref delivered by the semiconductor circuit 1.
  • FIG. 3 A specific embodiment of the preferred embodiment of the initialization circuit 4 is shown in FIG. 3.
  • the same references represent the same elements as in the context of FIG. 2.
  • the synchronized bistable type circuit comprises a first and a second circuit for detecting the simultaneous presence of a voltage for establishing the reference voltage Vref, delivered by the semiconductor circuit 1, respectively of the precise reference voltage V OUT present on the output terminal S 1 .
  • the first and second detection circuits are each formed by an N-MOS transistor T 2 , T 3 connected in cascade via a resistor R ' 4 between the supply voltage Vcc and the ground voltage V GND .
  • the gate of the transistor T 2 first detection circuit, is connected to the output S of the semiconductor circuit 1 to detect the presence of the establishment voltage of the reference voltage Vref.
  • the gate of transistor T 3 is connected to a point representative of the output voltage V OUT to detect the presence of the voltage for establishing the precise reference voltage.
  • This representative point may, for example, be constituted by the connection point of the resistive bridge, the junction point between R ' 2 and R' 3 for example.
  • a non-linear switching circuit NL is provided. This circuit is formed by two cascaded inverters INV 1 and INV 2 .
  • the non-linear circuit controls an initialization control transistor TN 4 , which is connected between the gate of the regulation transistor Tr and the reference voltage V GND .
  • the gate electrode of the initialization control transistor is directly connected to the output of the second inverter INV 2 forming the non-linear circuit NL.
  • the non-linear switching circuit NL receives as input the voltage detected by the first and second detection circuits T 2 , T 3 , and makes it possible to compare this detected voltage representative of a reference voltage, respectively of a reference voltage accurate below a threshold value. This threshold value is representative of the initialization time.
  • the non-linear switching circuit NL delivers a first control voltage as long as the detected voltage is greater than the threshold value and a second control voltage otherwise, to the initialization control transistor T 4 , which delivers in switching the control pulse CP to the regulating transistor Tr.
  • the device generating a precise voltage according to the present invention operates in the following manner.
  • the semiconductor circuit 1 generator of the reference voltage Vref delivers at output a first potential close to 0V, Vref ⁇ 1V, and the differential amplifier 20 delivers at output a first output potential close from 0V, V OUT ⁇ 2V, the transistors T 2 and T 3 are then blocked.
  • the input of the inverter INV 1 then receives a voltage of value equal to V cc which is supplied on the source of the transistor T 3 by R ' 4 . This voltage is transmitted via the two inverters INV 1 and INV 2 constituting the non-linear switching circuit NL on the gate of the transistor T 4 which turns on.
  • the input of the inverter INV 1 then receives a voltage of zero value which is supplied on the source of the transistor T 3 . This voltage is transmitted via the non-linear switching circuit NL on the gate of transistor T 4 which becomes blocked.
  • the gate of the regulation transistor Tr is then biased by the output voltage V SI1 delivered by the differential amplifier 20, and the regulation transistor Tr then behaves like a resistor which follows the evolution of V SI1 .
  • the output voltage constituting the precise reference voltage is now supplied to the power supply input IN of the semiconductor circuit 1.
  • the semiconductor circuit 1 generating the reference voltage is intrinsically stable and precise in voltage, without it is necessary to make a specific voltage adjustment, which then makes it possible to choose a precise temperature adjustment, rather than voltage. Measurements have shown that the voltage accuracy of the semiconductor circuit 1 generating the reference voltage was of the order of 2mV. Such precision and stability are advantageously passed on to the output voltage V OUT delivered at output OUT and constituting the precise reference voltage within the meaning of the present invention.

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Control Of Electrical Variables (AREA)

Abstract

L'invention concerne un dispositif générateur de tension de référence précise. Ce dispositif comprend un circuit à semi-conducteurs (1) de type "band-gap" délivrant une tension de référence (Vref) et un circuit (2) multiplieur délivrant une tension de sortie (VOUT) à partir de la tension de référence. Une liaison galvanique (3) permet d'assurer l'alimentation du circuit à semi-conducteurs (1) à partir de la tension de référence précise et un circuit d'initialisation (4) permet, à l'initialisation, de remplacer cette tension de référence précise par la tension d'établissement de la tension d'alimentation. Application aux circuits générateurs de tension de référence des circuits convertisseurs analogiques/numériques en technologie CMOS. <IMAGE>

Description

La présente invention concerne un dispositif générateur d'une tension de référence précise, plus particulièrement destiné à produire, à partir d'un potentiel d'alimentation externe susceptible de varier entre une valeur minimale et une valeur maximale, une tension de sortie de référence précise qui est stable quels que soient la température de fonctionnement du générateur et la valeur du potentiel d'alimentation externe.
De tels dispositifs générateurs sont particulièrement adaptés pour fournir un potentiel de référence stable à un circuit électronique, tel que par exemple un convertisseur analogique numérique, de manière à rendre le fonctionnement de ce dernier plus stable et plus précis, tout en diminuant la consommation de ces générateurs.
Parmi ces dispositifs générateurs, l'invention concerne plus particulièrement ceux comprenant un circuit à semi-conducteur 1, plus communément désigné par circuit "band-gap" en langage anglo-saxon, ce type de circuit permettant d'engendrer une tension de référence, ci-après désigné circuit à semi-conducteurs 1, et au moins un circuit 2 multiplieur de tension monté en cascade avec ce circuit à semi-conducteurs, ce circuit multiplieur de tension étant destiné à fournir, à partir de la tension de référence délivrée par le circuit à semi-conducteurs, la tension de sortie de référence stable. Un tel dispositif générateur de l'art antérieur est représenté en figure 1a.
Habituellement, les circuits à semi-conducteurs de ce type nécessitent, avant toute utilisation, un réglage préalable de façon à ce que le potentiel de référence délivré par ce dernier soit aussi stable et précis que possible quelles que soient les éventuelles variations de la tension d'alimentation externe et de la température.
L'inconvénient de ce circuit 1 "band-gap" à semi-conducteurs réside dans le fait qu'un compromis doit systématiquement être trouvé entre l'obtention d'une précision en température et l'obtention d'une précision en tension d'alimentation. Plus précisément, le réglage de ce type de circuit à semi-conducteurs peut être effectué selon trois modalités, c'est-à-dire que :
  • soit ce circuit à semi-conducteurs est réglé de façon à ce que la tension de référence délivrée par ce dernier ne varie que, par exemple, de quelques mV dans toute la gamme de températures de fonctionnement, au détriment d'une variation de, par exemple, plusieurs dizaines de mV dans toute la gamme de la tension d'alimentation ;
  • soit ce circuit à semi-conducteurs est réglé de façon à obtenir un compromis entre la stabilité en température, la tension de référence délivrée par ce dernier et la tension d'alimentation externe variant de, par exemple, une dizaine de mV en tension et en température.
Il résulte d'un tel réglage une imprécision non négligeable de la tension de référence délivrée par ce circuit à semi-conducteurs 1, cette imprécision étant cependant répercutée par multiplication par le circuit multiplieur 2 sur la tension de sortie prédéterminée réputée précise, délivrée en sortie du dispositif générateur de tension.
En effet, ainsi que représenté en figure 1a, le circuit 2 multiplieur de tension comporte un amplificateur différentiel OPA recevant sur sa borne négative la tension de référence Vref comme tension de consigne et un circuit de réaction résistif R'1, R'2, R'3 avec une capacité de découplage C2 comprenant un transistor de régulation Tr connecté entre la tension d'alimentation Vcc et le pont résistif ramenant pour partie la tension de sortie VOUT, tension de référence réputée précise, sur la borne positive de l'amplificateur opérationnel OPA. L'électrode de grille du transistor de régulation Tr est reliée et commandée par la sortie de l'amplificateur différentiel OPA, le point de jonction entre le transistor de régulation Tr et le pont résistif constituant la borne de sortie délivrant la tension de référence réputée précise. Le transistor de régulation Tr joue le rôle d'une résistance commandée en tension et le circuit multiplieur 2 permet d'asservir la tension de sortie VOUT à une valeur supérieure à la tension de référence Vref, mais inférieure à la valeur de la tension d'alimentation Vcc, en fonction des valeurs relatives des résistances R'1, R'2 et R3, la valeur de résistance du transistor Tr de régulation étant faible.
Toutefois, les variations de la tension d'alimentation, et de la tension de référence Vref, sont amplifiées en conséquence, ce qui nuit à la précision réelle de l'ensemble.
Par ailleurs ces générateurs de référence présentent une consommation importante surtout lorsque le potentiel d'alimentation externe Vcc est à sa valeur maximale.
La présente invention a notamment pour objet de remédier à ces inconvénients en améliorant la précision et la stabilité des dispositifs générateurs de référence précise, indépendamment de leur réglage relatif en tension d'alimentation externe, respectivement en température de fonctionnement, tout en bénéficiant d'une moindre consommation.
A cet effet, le dispositif générateur d'une tension de référence précise, objet de la présente invention, comprend un circuit à semi-conducteurs générateurs d'une tension de référence et un circuit multiplieur de tension alimentés à partir d'une tension d'alimentation. Le circuit multiplieur de tension comprend au moins un amplificateur différentiel recevant sur sa borne négative cette tension de référence comme tension de consigne et un circuit de réaction résistif comprenant un transistor de régulation connecté entre la tension d'alimentation et un pont résistif ramenant, pour partie, la tension de référence précise sur la borne positive de cet amplificateur différentiel. L'électrode de grille du transistor de régulation est reliée et commandée par la sortie de l'amplificateur différentiel et le point de jonction entre le transistor de régulation et le pont résistif constitue, pour ce dispositif générateur, une borne de sortie délivrant la tension de référence précise.
Il est remarquable en ce qu'il comprend en outre une liaison galvanique reliant cette borne de sortie délivrant cette tension de référence précise à l'entrée d'alimentation du circuit à semi-conducteurs et un circuit d'initialisation connecté à l'électrode de grille du transistor de régulation et permettant, à l'initialisation, par mise sous tension à la tension d'alimentation de ce dispositif générateur de tension de référence précise, de remplacer la tension de référence précise par la tension d'établissement de la tension d'alimentation. Ceci permet, d'une part, en régime transitoire à l'initialisation, d'alimenter le circuit à semi-conducteurs à partir de la tension d'établissement de la tension d'alimentation, et, d'autre part, en régime permanent, de délivrer la tension de référence précise sur la borne de sortie de ce dispositif générateur et d'alimenter le circuit à semi-conducteurs à partir de cette tension de référence précise.
Le circuit d'initialisation comporte un circuit générateur d'une impulsion de commande de durée déterminée, cette impulsion de commande, appliquée à l'électrode de grille du transistor de régulation commandant ce transistor de régulation à l'état totalement conducteur, pendant la durée d'initialisation. Ceci permet d'imposer sur la borne de sortie du dispositif générateur d'une tension de référence précise une tension égale à la tension d'établissement de la tension d'alimentation pendant la durée d'initialisation.
D'autres caractéristiques et avantages de l'invention apparaítront au cours de la description suivante d'une de ses formes de réalisation, donnée à titre d'exemple non limitatif, en regard des dessins joints, dans lesquels, outre la figure la et la figure 1b relatives à l'art antérieur :
  • la figure 2 est un schéma du dispositif selon la présente invention ;
  • la figure 3 représente un mode de réalisation préférentiel du dispositif générateur d'une tension de référence précise, objet de la présente invention ;
  • les figures 4a à 4j représentent l'évolution des tensions en des points de test significatifs du dispositif selon la présente invention.
En référence à la figure 2, le dispositif générateur d'une tension de référence précise, selon la présente invention, comprend un circuit à semi-conducteurs 1, de type "band-gap" qui est monté en cascade avec un circuit multiplieur de tension 2.
Le circuit à semi-conducteurs 1 est constitué par un circuit de type "band-gap" tel que représenté en figure 1b engendrant une de tension de référence Vref.
Un exemple d'un tel circuit à semi-conducteurs générateur d'une tension de référence est représenté schématiquement sur la figure 1b précitée lorsque ce circuit est alimenté par une tension d'alimentation Vcc. Ce dernier est réalisé sous la forme d'un circuit intégré. Il est largement utilisé dans la technique antérieure et fournit une tension de référence Vref relativement stable. Ce circuit est connu sous le nom de "source de tension de référence à bandgap", le mot bandgap étant un mot d'origine anglaise désignant l'énergie de passage des électrons de la bande de conduction à la bande de valence dans le semi-conducteur utilisé. Cette énergie dépend, de manière connue, de la température. Les sources de référence de ce type utilisent la dépendance de certains paramètres de circuit en fonction de cette énergie et donc de la température, pour réaliser, par des compensations appropriées, une tension de référence Vref approximativement stable.
Le circuit de la figure 1b comprend essentiellement deux transistors bipolaires T1, T2 montés en diode, trois résistances R1, R2, R3, et un amplificateur opérationnel OPA.
L'amplificateur OPA, qui est alimenté par la tension d'alimentation externe Vcc, comprend une entrée inverseuse reliée au collecteur du transistor bipolaire T'2, et une entrée non inverseuse reliée à la résistance R1 qui est elle-même reliée au collecteur du transistor bipolaire T'1. La résistance R3, quant à elle, permet l'établissement du circuit lors d'une montée de la tension d'alimentation externe Vcc. La tension de référence Vref stable en fonction de la température et de la tension d'alimentation externe Vcc, est fournie en sortie S du circuit.
La stabilité de la tension de référence Vref repose en particulier sur un choix approprié des surfaces de jonction des deux transistors bipolaires T'1, T'2, et des valeurs de R1 et R2.
Figure 00070001
où Vbe2 et VT sont respectivement la tension base émetteur et la tension de seuil du transistor T'2, et I1 et I2 les courants circulant respectivement dans les résistances R1 et R2, In désignant le logarithme népérien.
Dans l'exemple représenté, Vcc est susceptible de varier entre Vccmin = 2V et Vccmax = 5,5V, R1 = 22k, R2 = 64,3k et R3 = 100k . La valeur d'amplitude de la tension de référence Vref alors obtenue en sortie est de l'ordre de 1,25V.
Ce circuit à semi-conducteurs 1 est soumis, d'une manière analogue aux sources de tension de référence à band-gap de l'art antérieur, à un réglage préalable. Dans l'exemple représenté, le circuit à semi-conducteurs 1 est réglé de façon à ce que Vref varie de 2 mV en température et de 30 mV en tension.
En référence à nouveau à la figure 2, le circuit multiplieur de tension 2 comprend un amplificateur différentiel 20, constitué par un amplificateur opérationnel OP1 qui est monté en multiplieur de tension, le circuit multiplieur de tension 2 fonctionnant en multiplieur et en régulateur de tension.
Cet amplificateur différentiel 20 a une entrée non inverseuse + qui est reliée directement à la sortie S du circuit à semi-conducteurs 1, une sortie S1 qui délivre une tension de sortie prédéterminé VOUT, constituant la tension de référence précise recherchée. Cette sortie S1 est reliée par une liaison galvanique 3 à l'entrée d'alimentation IN du circuit à semi-conducteurs 1 engendrant la tension de référence Vref. Ainsi, le circuit à semi-conducteurs 1 se trouve, en régime permanent, alimenté par la tension de référence précise, ainsi qu'il sera décrit de manière plus détaillée dans la description. Une capacité C1 permet de lisser la tension de référence Vref et une capacité C3 permet de lisser la tension de sortie VOUT.
En outre, ainsi qu'on pourra l'observer sur la figure 2, un circuit de réaction résistif est prévu, lequel comprend un transistor de régulation Tr connecté entre la tension d'alimentation Vcc et un pont résistif R'1, R'2, R'3 ramenant, pour partie, la tension de référence précise, tension de sortie VOUT délivrée par la borne de sortie S1, sur la borne non-inverseuse + de l'amplificateur différentiel 20, amplificateur opérationnel OPA. L'électrode de grille du transistor de régulation Tr est reliée et commandée par la sortie de l'amplificateur différentiel 20. Le point de jonction entre le transistor de régulation Tr et le pont résistif constitue pour le dispositif générateur de tension de référence précise la borne de sortie S1 délivrant la tension de référence précise VOUT.
On comprend en particulier qu'en régime permanent, l'amplificateur différentiel 20 asservit la tension de sortie VOUT, tension de référence précise, à une valeur supérieure à la valeur de tension de référence Vref délivrée par le circuit à semi-conducteurs 1, l'équilibre en régime permanent étant obtenu pour : VOUT x R'2+R'3 R'1+R'2+R'3 -Vref=0
La tension de référence Vref constitue une valeur de consigne. Le transistor de régulation Tr joue le rôle d'une résistance ajustable commandée en tension par la sortie de l'amplificateur différentiel 20. Une capacité de découplage C2 permet d'assurer la stabilité de l'asservissement par l'introduction d'une marge de phase convenable en régime transitoire.
Enfin, un circuit d'initialisation 4 est connecté à l'électrode de grille du transistor de régulation Tr. Ce circuit 4 permet en régime transitoire, à l'initialisation, lors de la mise sous tension à la tension d'alimentation Vcc du dispositif générateur de référence précise, objet de l'invention, de remplacer la tension de référence précise Vref, non encore établie par le circuit à semi-conducteurs 1 de type "band-gap", ce type de circuit présentant un seuil de fonctionnement de tension d'alimentation non négligeable, par la tension d'établissement de la tension d'alimentation Vcc.
Un tel mode opératoire permet, d'une part, en régime transitoire, à l'initialisation, d'alimenter le circuit à semi-conducteurs 1 à partir de la tension d'établissement de la tension d'alimentation Vcc, et, du fait du caractère croissant de cette tension d'alimentation, d'entraíner, selon un phénomène cumulatif, la montée corrélative de la tension de sortie VOUT délivrée par le borne de sortie S1 et donc celle de la tension d'alimentation du circuit à semi-conducteurs 1 du fait de la présence de la liaison galvanique 3. Ce mode opératoire permet, d'autre part, en régime permanent, de délivrer sur la borne de sortie S1, la tension de référence précise recherchée, la tension de référence Vref ayant atteint sa valeur nominale, et d'alimenter le circuit à semi-conducteurs 1 à partir de la valeur nominale de la tension de référence Vref.
Dans l'exemple représenté en figure 2, Vref=1,25V, R'1=0,955MΩ, R'2=0,16MΩ et R'3=0,95MΩ. Par conséquent, VOUT=2,32V.
L'amplificateur différentiel 20, qui est ainsi monté en cascade avec le circuit à semi-conducteurs 1 générateur de la tension de référence Vref et qui, de ce fait, reçoit comme tension de consigne la tension référence Vref, permet de délivrer une tension de sortie VOUT régulée constituant la tension de référence précise recherchée quels que soient la température de fonctionnement et la tension d'alimentation externe Vcc. On conçoit en particulier qu'un réglage fin en température du circuit à semi-conducteurs 1 peut être choisi préférentiellement, puisque la régulation en tension en fonction de la tension d'alimentation est par ailleurs assurée par le circuit multiplieur et régulateur de tension 2.
Le montage en série du circuit à semi-conducteurs 1 et du circuit multiplieur de tension 2 permet de réaliser un dispositif générateur d'une tension de référence précise qui est particulièrement adapté pour être associé à une charge, telle qu'un circuit électronique, de type numérique ou analogique, nécessitant une référence de tension très stable pour une comparaison de conversion analogique numérique ADC par exemple et une stabilité de fonctionnement maítrisée. Il en est ainsi, par exemple, des convertisseurs analogique numérique.
L'intérêt d'un tel montage réside en fait dans le rebouclage, par la liaison galvanique 3, du circuit multiplieur de tension 2 sur l'entrée d'alimentation du circuit à semi-conducteurs 1 générateur de la tension de référence Vref qui permet avantageusement de diminuer sensiblement le réglage de la précision en tension de ce dernier mais d'augmenter la précision de la plage de réglage en température. On peut obtenir une précision élevée de la tension de référence Vref du circuit à semi-conducteurs 1 et donc de la tension de sortie VOUT. En effet, lorsque le circuit à semi-conducteurs 1 générateur de la tension de référence Vref et le circuit multiplieur 2 ont atteint chacun leur état stable, en régime permanent, le transistor de régulation Tr est réglé de façon à ce que la tension de sortie VOUT soit réinjectée sur l'entrée d'alimentation IN du circuit à semi-conducteurs 1, lequel est alors alimenté à partir de la tension d'alimentation stable constituée par la tension de référence précise.
Différents modes de réalisation spécifiques du circuit d'initialisation 4 seront maintenant décrits.
Dans un premier mode de réalisation simplifié, le circuit 4 d'initialisation peut être formé par un générateur d'une impulsion de commande de durée déterminée. Dans ces conditions, l'impulsion de commande CP appliquée à l'électrode de grille du transistor de régulation Tr permet d'amener ce transistor à l'état totalement conducteur pendant la durée d'initialisation et d'imposer, ainsi, sur le borne de sortie S1 du dispositif générateur de tension précise objet de l'invention, et sur la borne d'alimentation du circuit à semi-conducteurs 1 générateur de la tension de référence Vref, une tension sensiblement égale à la tension d'établissement de la tension d'alimentation.
Dans un mode d'exécution non limitatif, le générateur 4 peut être constitué par un circuit de type monostable à durée ajustable à partir d'une tension de commande VD. Le réglage de la durée de l'impulsion de commande CP peut être effectué expérimentalement pour un groupe de circuits donnés. Le générateur 4 est bien entendu alimenté par la tension d'alimentation Vcc, laquelle s'établit plus rapidement que la tension de référence Vref délivrée par le circuit à semi-conducteurs 1.
Dans un deuxième mode de réalisation préférentiel, le circuit 4 générateur d'une impulsion de commande de durée déterminée est constitué par un circuit de type bistable, synchronisé sur un instant de début et sur un instant de fin de la durée d'initialisation. Dans cette situation, la durée d'initialisation est définie par le début, respectivement la fin de l'établissement de la tension de référence Vref délivrée par le circuit à semi-conducteurs 1.
Un mode d'exécution spécifique du mode de réalisation préférentiel du circuit d'initialisation 4 est représenté en figure 3.
Sur la figure précitée, les mêmes références représentent les mêmes éléments que dans le cadre de la figure 2.
En référence à la figure 3, le circuit de type bistable synchronisé comporte un premier et un deuxième circuit de détection de la présence simultanée d'une tension d'établissement de la tension de référence Vref, délivrée par le circuit à semi-conducteurs 1, respectivement de la tension de référence précise VOUT présente sur la borne de sortie S1. Le premier et le deuxième circuit de détection sont formés chacun par un transistor N-MOS T2, T3 connectés en cascade par l'intermédiaire d'une résistance R'4 entre la tension d'alimentation Vcc et la tension de masse VGND. La grille du transistor T2, premier circuit de détection, est connectée en sortie S du circuit à semi-conducteurs 1 pour détecter la présence de la tension d'établissement de la tension de référence Vref. La grille du transistor T3, deuxième circuit de détection, est connectée à un point représentatif de la tension de sortie VOUT pour détecter la présence de la tension d'établissement de la tension de référence précise. Ce point représentatif peut, par exemple, être constitué par le point de liaison du pont résistif, le point de jonction entre R'2 et R'3 par exemple.
En outre, un circuit non linéaire de commutation NL est prévu. Ce circuit est formé par deux inverseurs en cascade INV1 et INV2. Le circuit non linéaire commande un transistor de commande d'initialisation TN4, lequel est connecté entre la grille du transistor de régulation Tr et la tension de référence VGND. L'électrode de grille du transistor de commande d'initialisation est directement connectée en sortie du deuxième inverseur INV2 formant le circuit non linéaire NL. Le circuit non linéaire de commutation NL reçoit en entrée la tension détectée par le premier et le deuxième circuit de détection T2, T3, et permet de comparer cette tension détectée représentative d'une tension de référence, respectivement d'une tension de référence précise inférieure à une valeur de seuil. Cette valeur de seuil est représentative de la durée d'initialisation. Sur cette comparaison, le circuit non linéaire de commutation NL délivre une première tension de commande tant que la tension détectée est supérieure à la valeur de seuil et une deuxième tension de commande sinon, au transistor de commande d'initialisation T4, lequel délivre en commutation l'impulsion de commande CP au transistor de régulation Tr.
Le fonctionnement de l'ensemble est alors le suivant :
  • le circuit d'initialisation 4 ne fonctionne que pour 0 ≤ Vcc ≤ 2V, c'est-à-dire avant que le circuit à semi-conducteurs 1 ne fonctionne et ne délivre la tension de référence Vref.
  • La tension de sortie VOUT, constituant la tension de référence précise, est égale à Vcc tant que la tension délivrée par le circuit non linéaire de commutation NL à la grille du transistor TN4 de commande d'initialisation est à un niveau haut, le transistor étant totalement conducteur et imposant VOUT = Vcc (établissement).
Le dispositif générateur d'une tension précise selon la présente invention fonctionne de la manière suivante.
Lors de la mise sous tension, le circuit à semi-conducteurs 1 générateur de la tension de référence Vref délivre en sortie un premier potentiel proche de 0V, Vref < 1V, et l'amplificateur différentiel 20 délivre en sortie un premier potentiel de sortie proche de 0V, VOUT < 2V, les transistors T2 et T3 sont alors bloqués. L'entrée de l'inverseur INV1 reçoit alors une tension de valeur égale à Vcc qui est fournie sur la source du transistor T3 par R'4. Cette tension est transmise par l'intermédiaire des deux inverseurs INV1 et INV2 constituant le circuit non linéaire de commutation NL sur la grille du transistor T4 qui devient passant. La grille du transistor de régulation Tr est alors polarisée par la tension drain/source du transistor 4, laquelle présente un niveau bas, le transistor de régulation Tr devenant à son tour passant. Compte tenu du fait que cette tension drain/source présente un niveau bas et que la valeur de la tension drain/source du transistor de régulation Tr est égale à environ 0V, Vdrain = Vsource = Vcc, l'entrée d'alimentation IN du circuit à semi-conducteurs 1 est soumise à la tension d'établissement de la tension d'alimentation Vcc par la liaison galvanique 3.
Lorsque le circuit à semi-conducteurs 1 générateur de la tension de référence délivre en sortie une tension de référence ayant atteint Vref=1,2V qui représente son potentiel de référence minimum en fonctionnement, et que l'amplificateur différentiel 20 délivre en sortie une tension de sortie VOUT>2V, les grilles correspondantes des transistors T2 et T3 sont respectivement polarisées par Vref et VOUT, ces transistors devenant alors passants. L'entrée de l'inverseur INV1 reçoit alors une tension de valeur nulle qui est fournie sur la source du transistor T3. Cette tension est transmise par l'intermédiaire du circuit non linéaire de commutation NL sur la grille du transistor T4 qui devient bloqué. La grille du transistor de régulation Tr est alors polarisée par la tension de sortie VSI1 délivrée par l'amplificateur différentiel 20, et le transistor de régulation Tr se comporte alors comme une résistance qui suit l'évolution de VSI1. La tension de sortie constituant la tension de référence précise est maintenant délivrée à l'entrée d'alimentation IN du circuit à semi-conducteurs 1.
Lorsque, en régime permanent, le fonctionnement du circuit à semi-conducteurs 1 générateur de la tension de référence et de l'amplificateur différentiel 20 est stabilisé, c'est à dire que, dans l'exemple représenté, Vref = 1,25V et que VOUT = 2,4V, l'entrée d'alimentation IN du circuit à semi-conducteurs 1, reliée à la sortie S1 et au drain du transistor T1, est soumise en permanence à la tension de référence précise à VOUT = 2,4V, ceci indépendamment des variations de Vcc. Ce mode de fonctionnement implique une nette diminution de la consommation en courant du dispositif générateur d'une tension de référence précise, objet de la présente invention, par rapport à celle des dispositifs correspondants de l'art antérieur.
De plus, de manière particulièrement remarquable, compte tenu du fait que le dispositif selon l'invention fonctionne en régulation en boucle fermée, le circuit à semi-conducteurs 1 générateur de la tension de référence est intrinsèquement stable et précis en tension, sans qu'il soit nécessaire de procéder à un réglage spécifique en tension, ce qui permet alors de choisir un réglage précis en température, plutôt qu'en tension. Des mesures ont montré que la précision en tension du circuit à semi-conducteurs 1 générateur de la tension de référence était de l'ordre de 2mV. Une telle précision et une telle stabilité sont avantageusement répercutées sur la tension de sortie VOUT délivrée en sortie OUT et constituant la tension de référence précise au sens de la présente invention.
Pour un circuit à semi-conducteurs 1 :
  • les figures 4a et 4b représentent les valeurs de la tension de sortie VOUT et de la tension de référence Vref en fonction de la tension d'alimentation externe Vcc, respectivement les valeurs de l'intensité du courant délivré par la tension d'alimentation Vcc et par la borne de sortie S1 à une charge donnée, l'axe des ordonnées étant gradué en centaines de micro-ampères ;
  • les figures 4c et 4d représentent les variations de la tension de référence Vref délivrée en sortie S en fonction de la température, respectivement de la tension d'alimentation Vcc, pour un réglage mixte ;
  • les figures 4e et 4f représentent les variations de la tension de référence Vref délivrée en sortie S en fonction de la température, respectivement de la tension du circuit à semi-conducteurs 1 réglé seulement en température, la figure 4f montrant une forte variation de la tension d'alimentation.
Pour le dispositif objet de l'invention représenté en figure 3 :
  • les figures 4g et 4h représentent, à des échelles de valeurs de tension différentes, les variations de la tension de sortie VOUT, de la tension de référence Vref et de la tension appliquée sur la grille du transistor de régulation Tr lorsque, en référence aux figures 4e et 4f, le circuit à semi-conducteurs est réglé seulement en température ;
  • les figures 4i et 4j représentent, à des échelles de valeurs de tension différentes, la tension de référence Vref délivrée par le circuit à semi-conducteurs 1, respectivement la tension de sortie VOUT, tension de référence précise délivrée sur la borne S1 en fonction de la valeur de la tension d'alimentation Vcc.

Claims (4)

  1. Dispositif générateur d'une tension de référence précise comprenant un circuit à semi-conducteurs générateur d'une tension de référence et un circuit multiplieur de tension alimentés à partir d'une tension d'alimentation, ce circuit multiplieur de tension comprenant au moins un amplificateur différentiel recevant sur sa borne négative ladite tension de référence comme tension de consigne et un circuit de réaction résistif comprenant un transistor de régulation connecté entre ladite tension d'alimentation et un pont résistif ramenant, pour partie, la tension de référence précise sur la borne positive dudit amplificateur différentiel, l'électrode de grille dudit transistor de régulation étant reliée et commandée par la sortie dudit amplificateur différentiel et le point de jonction entre ledit transistor de régulation et ledit pont résistif constituant pour ce dispositif générateur une borne de sortie délivrant ladite tension de référence précise, caractérisé en ce qu'il comprend en outre :
    une liaison galvanique reliant ladite borne de sortie délivrant ladite tension de référence précise à l'entrée d'alimentation dudit circuit à semi-conducteurs ;
    un circuit d'initialisation connecté à l'électrode de grille dudit transistor de régulation et permettant, en régime transitoire, à l'initialisation, par mise sous tension à la tension d'alimentation dudit dispositif générateur de tension de référence précise, de remplacer ladite tension de référence précise par la tension d'établissement de ladite tension d'alimentation, ce qui permet, d'une part, en régime transitoire, à l'initialisation, d'alimenter ledit circuit à semi-conducteurs à partir de la tension d'établissement de ladite tension d'alimentation, et, d'autre part, en régime permanent, de délivrer sur ladite borne de sortie dudit dispositif générateur ladite tension de référence précise et d'alimenter ledit circuit à semi-conducteurs à partir de cette tension de référence précise.
  2. Dispositif selon la revendication 1, caractérisé en ce que ledit circuit d'initialisation comporte un circuit générateur d'une impulsion de commande de durée déterminée, ladite impulsion de commande appliquée à l'électrode de grille dudit transistor de régulation commandant ledit transistor de régulation à l'état totalement conducteur, pendant la durée d'initialisation, ce qui permet d'imposer sur la borne de sortie dudit dispositif une tension égale à ladite tension d'établissement de ladite tension d'alimentation.
  3. Dispositif selon la revendication 2, caractérisé en ce que ledit circuit générateur d'une impulsion de commande de durée déterminée est constitué par un circuit de type bistable, synchronisé sur l'instant de début et sur l'instant de fin da ladite durée d'initialisation définie par le début respectivement la fin de l'établissement de ladite tension de référence délivrée par ledit circuit à semi-conducteurs.
  4. Dispositif selon la revendication 3, caractérisé en ce que ledit circuit de type bistable synchronisé comprend :
    un premier et un deuxième circuit de détection de la présence simultanée d'une tension d'établissement de la tension de référence, respectivement de la tension de référence précise sur la borne de sortie, ces premier et deuxième circuits de détection étant connectés en cascade et permettant d'engendrer une tension détectée représentative d'une tension de référence, respectivement d'une tension de référence précise, inférieure à une valeur de seuil représentative de ladite durée de la période d'initialisation ;
    un circuit non linéaire de commutation recevant en entrée ladite tension détectée et permettant de comparer cette tension détectée à ladite valeur de seuil, ledit circuit non linéaire délivrant une première tension de commande tant que ladite tension détectée est supérieure à ladite valeur de seuil et une deuxième tension de commande sinon ;
    un transistor de commande d'initialisation dont l'électrode de grille connectée en sortie dudit circuit non linéaire est commandée en commutation par la première, respectivement la deuxième tension de commande délivrée par ledit circuit non linéaire de commutation, ledit transistor de commande d'initialisation étant connecté en parallèle entre l'électrode de grille dudit transistor de régulation et la tension de masse dudit dispositif, ce qui permet de commander la mise en conduction dudit transistor de commande d'initialisation lorsque ledit circuit non linéaire de commutation délivre la première tension de commande, la borne de sortie du dispositif délivrant, pendant la durée d'initialisation, la tension d'établissement de ladite tension d'alimentation par l'intermédiaire dudit transistor de régulation, rendu totalement conducteur, respectivement le blocage dudit transistor de commande d'initialisation lorsque ledit circuit non linéaire de commutation délivre la deuxième tension de commande, la borne de sortie dudit dispositif délivrant ladite tension de référence précise par l'intermédiaire dudit transistor de régulation, jouant le rôle d'une résistance commandée en tension par la sortie dudit amplificateur différentiel.
EP02290301A 2001-02-09 2002-02-07 Dispositif générateur d'une tension de référence précise Expired - Lifetime EP1231529B1 (fr)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR0101821A FR2820904B1 (fr) 2001-02-09 2001-02-09 Dispositif generateur d'une tension de reference precise
FR0101821 2001-02-09

Publications (2)

Publication Number Publication Date
EP1231529A1 true EP1231529A1 (fr) 2002-08-14
EP1231529B1 EP1231529B1 (fr) 2006-06-14

Family

ID=8859861

Family Applications (1)

Application Number Title Priority Date Filing Date
EP02290301A Expired - Lifetime EP1231529B1 (fr) 2001-02-09 2002-02-07 Dispositif générateur d'une tension de référence précise

Country Status (4)

Country Link
US (1) US6650175B2 (fr)
EP (1) EP1231529B1 (fr)
DE (1) DE60212217T2 (fr)
FR (1) FR2820904B1 (fr)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016073340A1 (fr) * 2014-11-04 2016-05-12 Microchip Technology Incorporated Régulateur à faible tension de relâchement (ldo) sans condensateur

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10260741A (ja) * 1997-03-17 1998-09-29 Oki Electric Ind Co Ltd 定電圧発生回路
DE10226057B3 (de) * 2002-06-12 2004-02-12 Infineon Technologies Ag Integrierte Schaltung mit Spannungsteiler und gepuffertem Kondensator
JP4167225B2 (ja) * 2002-10-08 2008-10-15 富士通株式会社 電圧安定化回路及び制御方法
US6724176B1 (en) * 2002-10-29 2004-04-20 National Semiconductor Corporation Low power, low noise band-gap circuit using second order curvature correction
KR100629258B1 (ko) * 2003-03-20 2006-09-29 삼성전자주식회사 내부 전압 발생회로
FR2853475B1 (fr) * 2003-04-01 2005-07-08 Atmel Nantes Sa Circuit integre delivrant des niveaux logiques a une tension independante de la tension d'alimentation, sans regulateur associe pour la partie puissance, et module de communication correspondant
KR100558477B1 (ko) * 2003-04-28 2006-03-07 삼성전자주식회사 반도체 장치의 내부 전압 발생회로
KR100626367B1 (ko) * 2003-10-02 2006-09-20 삼성전자주식회사 내부전압 발생장치
US7429888B2 (en) * 2004-01-05 2008-09-30 Intersil Americas, Inc. Temperature compensation for floating gate circuits
US8315588B2 (en) * 2004-04-30 2012-11-20 Lsi Corporation Resistive voltage-down regulator for integrated circuit receivers
US7453252B1 (en) * 2004-08-24 2008-11-18 National Semiconductor Corporation Circuit and method for reducing reference voltage drift in bandgap circuits
KR100645048B1 (ko) * 2004-10-20 2006-11-10 삼성전자주식회사 반도체 메모리 장치에 사용되는 전압 레귤레이터
US7221209B2 (en) * 2005-05-12 2007-05-22 Intersil Americas, Inc Precision floating gate reference temperature coefficient compensation circuit and method
TWI353553B (en) * 2007-12-26 2011-12-01 Asustek Comp Inc Cpu core voltage supply
US9111603B1 (en) * 2012-02-29 2015-08-18 Altera Corporation Systems and methods for memory controller reference voltage calibration
CN104615181B (zh) * 2013-11-05 2016-06-22 智原科技股份有限公司 电压调节器装置与相关方法
US9317051B2 (en) * 2014-02-06 2016-04-19 SK Hynix Inc. Internal voltage generation circuits

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0971280A1 (fr) * 1998-07-07 2000-01-12 Motorola Semiconducteurs S.A. Régulateur de tension et méthode pour la régulation de tension
US6046577A (en) * 1997-01-02 2000-04-04 Texas Instruments Incorporated Low-dropout voltage regulator incorporating a current efficient transient response boost circuit

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4127783A (en) * 1977-04-25 1978-11-28 Motorola, Inc. Regulated constant current circuit
JPH0519914A (ja) * 1991-07-17 1993-01-29 Sharp Corp 半導体装置の内部降圧回路
US5721485A (en) * 1996-01-04 1998-02-24 Ibm Corporation High performance on-chip voltage regulator designs
US6225857B1 (en) * 2000-02-08 2001-05-01 Analog Devices, Inc. Non-inverting driver circuit for low-dropout voltage regulator

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6046577A (en) * 1997-01-02 2000-04-04 Texas Instruments Incorporated Low-dropout voltage regulator incorporating a current efficient transient response boost circuit
EP0971280A1 (fr) * 1998-07-07 2000-01-12 Motorola Semiconducteurs S.A. Régulateur de tension et méthode pour la régulation de tension

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016073340A1 (fr) * 2014-11-04 2016-05-12 Microchip Technology Incorporated Régulateur à faible tension de relâchement (ldo) sans condensateur
US9983607B2 (en) 2014-11-04 2018-05-29 Microchip Technology Incorporated Capacitor-less low drop-out (LDO) regulator
US10761552B2 (en) 2014-11-04 2020-09-01 Microchip Technology Incorporated Capacitor-less low drop-out (LDO) regulator, integrated circuit, and method

Also Published As

Publication number Publication date
US6650175B2 (en) 2003-11-18
EP1231529B1 (fr) 2006-06-14
DE60212217D1 (de) 2006-07-27
FR2820904B1 (fr) 2003-06-13
FR2820904A1 (fr) 2002-08-16
US20020136065A1 (en) 2002-09-26
DE60212217T2 (de) 2007-05-24

Similar Documents

Publication Publication Date Title
EP1231529B1 (fr) Dispositif générateur d&#39;une tension de référence précise
EP0326489B1 (fr) Système de régulation du point de fonctionnement d&#39;une alimentation à courant continu
US6590372B1 (en) Method and integrated circuit for bandgap trimming
EP2256578A1 (fr) Régulateur de tension à faible tension de dechet et faible courant de repos
CH642451A5 (fr) Dispositif detecteur de temperature.
FR2830091A1 (fr) Regulateur de tension incorporant une resistance de stabilisation et un circuit de limitation du courant de sortie
US6635859B2 (en) Method and apparatus for light to frequency conversion
FR2767589A1 (fr) Dispositif de surveillance de tension d&#39;alimentation de type &#34;reset&#34;
FR3102581A1 (fr) Régulateur de tension
FR3072841A1 (fr) Circuit electronique avec dispositif de surveillance de l&#39;alimentation utilisant un seuil de declenchement choisi dans une plage de tensions autour d&#39;une tension de bande interdite
EP3729649B1 (fr) Circuit de commutation
FR2554989A1 (fr) Regulateur de tension serie
EP0530061B1 (fr) Circuit régulateur de la tension de charge d&#39;une batterie par un alternateur
EP0829796B1 (fr) Contrôleur de tension à sensibilité aux variations de température atténuée
EP4451086A1 (fr) Circuit intégré comprenant une source de courant d&#39;intensité modulée et procédé de génération correspondant
FR2563956A1 (fr) Circuit integrable pour l&#39;echantillonnage de la tension d&#39;une charge
FR2744299A1 (fr) Convertisseur continu/continu a faible tension d&#39;alimentation
FR3072842A1 (fr) Circuit electronique avec dispositif de surveillance de l&#39;alimentation
WO1998052111A1 (fr) Circuit de regulation de tension destine a supprimer un phenomene dit &#39;latch-up&#39;
WO2018109185A1 (fr) Convertisseur de tension haute fréquence continue de type buck quasi-résonant
EP3302003B1 (fr) Circuit optoélectronique comprenant des diodes électroluminescentes
FR2969328A1 (fr) Circuit de generation d&#39;une tension de reference sous une faible tension d&#39;alimentation
EP0678751B1 (fr) Dispositif de détection de la variation d&#39;une tension d&#39;alimentation
EP1102148B1 (fr) Dispositif générateur de tension corrigé à basse température.
FR2519211A1 (fr) Etage de sortie pour circuit integre a reseau de portes de la technique ecl regule vis-a-vis des variations liees aux temperatures de fonctionnement

Legal Events

Date Code Title Description
PUAI Public reference made under article 153(3) epc to a published international application that has entered the european phase

Free format text: ORIGINAL CODE: 0009012

AK Designated contracting states

Kind code of ref document: A1

Designated state(s): AT BE CH CY DE DK ES FI FR GB GR IE IT LI LU MC NL PT SE TR

AX Request for extension of the european patent

Free format text: AL;LT;LV;MK;RO;SI

17P Request for examination filed

Effective date: 20020912

AKX Designation fees paid

Designated state(s): DE GB IT NL

17Q First examination report despatched

Effective date: 20040518

GRAP Despatch of communication of intention to grant a patent

Free format text: ORIGINAL CODE: EPIDOSNIGR1

GRAS Grant fee paid

Free format text: ORIGINAL CODE: EPIDOSNIGR3

GRAA (expected) grant

Free format text: ORIGINAL CODE: 0009210

AK Designated contracting states

Kind code of ref document: B1

Designated state(s): DE GB IT NL

PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

Ref country code: IT

Free format text: LAPSE BECAUSE OF FAILURE TO SUBMIT A TRANSLATION OF THE DESCRIPTION OR TO PAY THE FEE WITHIN THE PRESCRIBED TIME-LIMIT;WARNING: LAPSES OF ITALIAN PATENTS WITH EFFECTIVE DATE BEFORE 2007 MAY HAVE OCCURRED AT ANY TIME BEFORE 2007. THE CORRECT EFFECTIVE DATE MAY BE DIFFERENT FROM THE ONE RECORDED.

Effective date: 20060614

REG Reference to a national code

Ref country code: GB

Ref legal event code: FG4D

Free format text: NOT ENGLISH

REF Corresponds to:

Ref document number: 60212217

Country of ref document: DE

Date of ref document: 20060727

Kind code of ref document: P

GBT Gb: translation of ep patent filed (gb section 77(6)(a)/1977)

Effective date: 20060920

PLBE No opposition filed within time limit

Free format text: ORIGINAL CODE: 0009261

STAA Information on the status of an ep patent application or granted ep patent

Free format text: STATUS: NO OPPOSITION FILED WITHIN TIME LIMIT

26N No opposition filed

Effective date: 20070315

PGFP Annual fee paid to national office [announced via postgrant information from national office to epo]

Ref country code: NL

Payment date: 20090131

Year of fee payment: 8

PGFP Annual fee paid to national office [announced via postgrant information from national office to epo]

Ref country code: GB

Payment date: 20090206

Year of fee payment: 8

PGFP Annual fee paid to national office [announced via postgrant information from national office to epo]

Ref country code: IT

Payment date: 20090217

Year of fee payment: 8

REG Reference to a national code

Ref country code: NL

Ref legal event code: V1

Effective date: 20100901

GBPC Gb: european patent ceased through non-payment of renewal fee

Effective date: 20100207

PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

Ref country code: NL

Free format text: LAPSE BECAUSE OF NON-PAYMENT OF DUE FEES

Effective date: 20100901

PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

Ref country code: GB

Free format text: LAPSE BECAUSE OF NON-PAYMENT OF DUE FEES

Effective date: 20100207

Ref country code: IT

Free format text: LAPSE BECAUSE OF NON-PAYMENT OF DUE FEES

Effective date: 20100207

REG Reference to a national code

Ref country code: DE

Ref legal event code: R082

Ref document number: 60212217

Country of ref document: DE

Representative=s name: GRUENECKER, KINKELDEY, STOCKMAIR & SCHWANHAEUS, DE

REG Reference to a national code

Ref country code: DE

Ref legal event code: R081

Ref document number: 60212217

Country of ref document: DE

Owner name: ATMEL CORPORATION, US

Free format text: FORMER OWNER: ATMEL NANTES S.A., NANTES, FR

Effective date: 20131023

Ref country code: DE

Ref legal event code: R082

Ref document number: 60212217

Country of ref document: DE

Representative=s name: GRUENECKER, KINKELDEY, STOCKMAIR & SCHWANHAEUS, DE

Effective date: 20131023

Ref country code: DE

Ref legal event code: R081

Ref document number: 60212217

Country of ref document: DE

Owner name: ATMEL CORPORATION, SAN JOSE, US

Free format text: FORMER OWNER: ATMEL NANTES S.A., NANTES, FR

Effective date: 20131023

Ref country code: DE

Ref legal event code: R082

Ref document number: 60212217

Country of ref document: DE

Representative=s name: GRUENECKER PATENT- UND RECHTSANWAELTE PARTG MB, DE

Effective date: 20131023

PGFP Annual fee paid to national office [announced via postgrant information from national office to epo]

Ref country code: DE

Payment date: 20140417

Year of fee payment: 13

REG Reference to a national code

Ref country code: DE

Ref legal event code: R119

Ref document number: 60212217

Country of ref document: DE

PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

Ref country code: DE

Free format text: LAPSE BECAUSE OF NON-PAYMENT OF DUE FEES

Effective date: 20150901