[go: up one dir, main page]

EP0374220A1 - Koppelfeld für digitale audiosignale - Google Patents

Koppelfeld für digitale audiosignale

Info

Publication number
EP0374220A1
EP0374220A1 EP89905676A EP89905676A EP0374220A1 EP 0374220 A1 EP0374220 A1 EP 0374220A1 EP 89905676 A EP89905676 A EP 89905676A EP 89905676 A EP89905676 A EP 89905676A EP 0374220 A1 EP0374220 A1 EP 0374220A1
Authority
EP
European Patent Office
Prior art keywords
switching matrix
sampling
data
switching
frequency
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
EP89905676A
Other languages
English (en)
French (fr)
Inventor
Alfred Kraker
Günter NEUHOLD
August Kicker
Raimund Mitterbauer
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siemens AG Oesterreich
Siemens AG
Siemens Corp
Original Assignee
Siemens AG Oesterreich
Siemens AG
Siemens Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens AG Oesterreich, Siemens AG, Siemens Corp filed Critical Siemens AG Oesterreich
Publication of EP0374220A1 publication Critical patent/EP0374220A1/de
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04J—MULTIPLEX COMMUNICATION
    • H04J3/00—Time-division multiplex systems
    • H04J3/02—Details
    • H04J3/06—Synchronising arrangements
    • H04J3/062—Synchronisation of signals having the same nominal but fluctuating bit rates, e.g. using buffers
    • H04J3/0626—Synchronisation of signals having the same nominal but fluctuating bit rates, e.g. using buffers plesiochronous multiplexing systems, e.g. plesiochronous digital hierarchy [PDH], jitter attenuators
    • H04J3/0629—Synchronisation of signals having the same nominal but fluctuating bit rates, e.g. using buffers plesiochronous multiplexing systems, e.g. plesiochronous digital hierarchy [PDH], jitter attenuators in a network, e.g. in combination with switching or multiplexing, slip buffers
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04H—BROADCAST COMMUNICATION
    • H04H60/00—Arrangements for broadcast applications with a direct linking to broadcast information or broadcast space-time; Broadcast-related systems
    • H04H60/02—Arrangements for generating broadcast information; Arrangements for generating broadcast-related information with a direct linking to broadcast information or to broadcast space-time; Arrangements for simultaneous generation of broadcast information and broadcast-related information
    • H04H60/04—Studio equipment; Interconnection of studios

Definitions

  • the invention relates to a switching matrix for digital audio signals, which are supplied in parallel to the switching network inputs in individual sampling clock sequences with differing sampling frequencies in parallel representation via incoming data buses and are transmitted to any outgoing data buses of the same type in the same parallel representation via any switching field outputs that can be switched are, a separate switching matrix sampling clock being provided for the switching operations within the switching matrix.
  • US Pat. No. 3,868,481 describes a time-division multiplex switching system (switching matrix) for digital signals, which works at different bit rates, which are distinguished by different word lengths (6 or 8 bits per byte) and different combinations of channels (or words) to 6, 12 or 24 channels per frame.
  • the sampling rate is at this System is the same for all channels, which is the natural prerequisite for the fact that these channels can be combined to form a superordinate channel (highway).
  • the incoming signals are converted by input units to a uniform byte and frame format, which is then offered to the switching matrix.
  • the sampling rate of the outgoing signals is synchronous with the coupler clock multiplied by a rational factor. This must be selected accordingly in order to combine the To be able to convey 8 kHz sampled signals. Small frequency differences lead to periodic data loss, which is compensated for by resetting buffer memories (elastic buffers). For signals with strongly differing input sampling frequencies, as is the case with the invention
  • the invention has set itself the task of producing the switching of audio signals with different sampling rates with the help of a single switching matrix with minimal effort. According to the invention, this is achieved in that, in order to achieve a match of the sampling clock sequences at the switching network outputs with those at the respectively assigned switching network inputs, the switching network sampling clock has a sampling frequency which is greater than all individual sampling frequencies and, on the one hand, at the switching network -Inputs each have an input buffer chain, each with an associated clock comparison circuit for obtaining an interference signal, which is a measure of the phase or frequency difference between the individual sampling frequency and the switching matrix sampling frequency, the interference signals during the transmission switching field sampling periods which are not required for audio data and which result from the switching field sampling frequency increased compared to all individual sampling frequencies are transmitted in coded form and that, on the other hand, one of the switching field outputs is transmitted Recovery of the respective individual sampling frequency is provided, depending on the assigned interference signal, controlled clock regeneration circuit, each with an assigned output buffer chain, and that the interference signals from the clock comparison circuits at the associated switching matrix input
  • the switching principle used in the circuit according to the invention makes it necessary to temporarily store all the data (including the interference signals) originating from the inputs and synchronized with the switching matrix sampling frequency during a switching matrix sampling period, and the switching matrix outputs in the same time interval to be supplied with the corresponding data.
  • this is achieved in that the storage locations provided for the temporary storage of the data within the switching matrix are assigned to one another as storage location pairs, the storage locations of which are alternately occupied with the data of successive sampling periods, such that in the a memory location of a memory location pair the data of the current scanning period are written in, while at the same time the data of the previous scanning period are read out from the other allocated memory location.
  • the functions of the two memory locations are interchanged, so that the continuity of input and output is preserved and, furthermore, a time saving of 50% or a saving compared to an embodiment with a single memory location doubling of the possible number of channels can be achieved with the same switching matrix sampling period.
  • FIG. 1 of the drawing shows the structure of one of the circuits provided at the switching matrix inputs.
  • FIG. 3 shows the structure of one of the circuits provided at the switching network outputs.
  • the switching matrix network KF is used to establish any connections between one of the switching matrix inputs and one of the switching field outputs. Of these, only two inputs and two outputs are shown in FIG. 1.
  • the input signals are from analog-digital converters (not shown in the drawing), for example, via 20-bit input data buses EDI, ED2 ... each with an individual sampling frequency f. ,, ⁇ i 2 * '* ⁇ n para H e LDAR position supplied binary coded.
  • the input data buses EDI, ED2 as well as the output data buses AD1, AD2 ... are each represented by a strongly drawn and a weakly drawn line.
  • the strongly drawn lines symbolize the line bundle transmitting the coded data
  • the weakly drawn lines each represent a single line, via which the sampling clock responsible for the coded data with the individual sampling frequencies f. ,, f- 2 to the shown two first inputs is transmitted.
  • Data originating from any other inputs are transmitted by the switching matrix network KF with their individual sampling frequencies f 1. ,,? l __2 a ⁇ from the first two outputs.
  • the numerical indices in the designations for the sampling frequencies only refer to the numbers of the inputs and outputs.
  • the apostrophes f. say that the frequencies in question are picked up at the outputs.
  • a centrally controlled common switching of all input signals takes place within the switching network, which would not be possible while maintaining the individual sampling frequencies f i - of the individual input signals. Accordingly, the input signals of their individual sampling frequencies f. " ⁇ I ? ' * - converted to the same coded signals, which have a switching matrix scanning frequency f. which is uniform for the entire switching matrix KF. At the switching network outputs, the signals transmitted via switching network KF are converted back to the original sampling frequencies' j i » f 'i2 * ' *.
  • the memory locations of which are alternately occupied with the data of the successive scanning periods there are memories designed as memory location pairs, the memory locations of which are alternately occupied with the data of the successive scanning periods.
  • the procedure for the assignments is such that the data of the current sampling period are written into the one memory location of a pair of memory locations, while at the same time the data of the previous sampling period are read out from the other allocated memory location. During the next sampling period, the functions of the two memory locations change.
  • each switching matrix input there is one input buffer memory chain E1, E2 ..., to which a clock comparison circuit VI, V2 ... is assigned.
  • Each of the input buffer chains has three digital memories. For each of the sampling clocks arriving at the individual frequency f. ,, f. "..., the associated data information is stored in the first memory. At the same time, the individual sampling clock f. ,, f i2 --- is compared in the 9 ⁇ eten clock comparison circuit VI, V2 ...
  • a third buffer serves, as will be explained later with reference to FIG. 2, for inserting the interference signals, which are also shown in binary-coded form, into the data stream.
  • each data stream conveyed from a switching matrix input to a switching matrix output additionally contains information about the individual sampling frequency of the input signal, which is passed via additional transmission cycles, in the form of the frequency difference and / or phase position of the individual sampling clock fl .l ,, 'f ⁇ .2 ... relative to the switching network sampling clock f .. Interfering signals II, 12 .... which provide information.
  • the interference signal II, 12 ... which originates from the respectively connected input signals, is decoupled from the data flows and is used to regenerate the associated individual sampling clock of the input signal.
  • One output buffer memory chain AI, A2 ... together with a clock regeneration circuit R1, R2 ... are provided.
  • the data stream coming from the respective connected switching matrix input is, as will be explained in detail later with reference to FIG. 4, written into a first buffer with the switching matrix sampling frequency f ".
  • the associated clock regeneration circuit R1, R2 ... which is provided with a controllable pulse generator which uses the interference signal to generate the corresponding individual Sampling frequency f ' j it f'. 2 ... is set, on the one hand, the useful information is read out of the last buffer of the output buffer chain AI, A2 and fed into the associated output data bus AD1, AD2 ...
  • FIG. 2 shows the special configuration of a buffer memory chain E provided at a switching matrix input together with the associated clock comparison circuit V, which are each surrounded by dashed lines.
  • the input signal offered via the incoming input data bus ED is generated with the individual sampling clock f . written into a first buffer ZI of the input buffer chain E.
  • the individual sampling clock f. fed to the clock comparison device V, in which a bistable flip-flop K with its clear input L from the pulses of the sampling clock f. is applied.
  • the clock comparison device V is further supplied with the pulses generated by the clock generator TG with the switching network sampling frequency f., And with this frequency f.,
  • the set inputs SI and S2 of the flip-flop K and a memory stage SP are also applied.
  • the memory stage SP also has a second set input S3, which is connected to the output of the flip-flop K.
  • the memory stage SP is only set when a signal is present both at the set input S2 and at the set input S3, ie when a sampling pulse from the clock generator TG arrives and the flip-flop K is set at the same time.
  • the outputs of the flip-flop K and the memory stage SP are connected to the inputs of an AND gate G, the output of which leads to a time counter ZW which is active for the duration of an output pulse of the gate G and has binary-coded time signals at its output ⁇ finished, whose quantization frequencies are independent of the coupling field sampling frequency and which originate from local quartz generators of the same frequency.
  • U denotes a switching device which is controlled as a function of the output signal of the memory stage SP and which, when actuated, controls the data flow from the second buffer store Z2 to a third buffer store Z3 interrupts and connects the input of the buffer Z3 with the output of the time counter ZW.
  • the switching matrix sampling frequency f .. is greater than each of the individual sampling frequencies f. Requires that for each of these individual sampling frequencies f. an integer n of sample periods arriving at the input with the period f. ⁇ there, whose total duration is approximately equal to the total duration of a number of (n + 1) switching matrix sampling periods, each with a period duration f ⁇ .
  • the "coincidence" of a switching matrix sampling period with an input sampling period is always the case that a switching matrix sampling period lies entirely within an input sampling period.
  • the first diagram, labeled "a” in FIG. 3 shows the input sampling pulses with the frequency f .; in the time interval between two successive sampling pulses, the respective current data word is present on the incoming input data bus ED. Some of these data words are symbolized by the names D0 ... D5. So these are with the frequency f. retrieved from the input data bus ED and stored in the first buffer ZI.
  • the second diagram, labeled “b”, shows the pulses generated by the clock generator TG with the coupling field sampling frequency f.,. With this frequency f, the data DO ... written in the first buffer ZI are read out and written into the second buffer Z2. This results in the shift in the presence of the data DO ... in the intermediate memories ZI and Z2, which can be seen from the comparison of the diagrams a and b.
  • the flip-flop K With each switching matrix scanning pulse (f), the flip-flop K is set via its set input SI and with each subsequent input scanning pulse (f.), The flip-flop K is reset via the clearing input L.
  • the pulse diagram "c" resulting at the output of the flip-flop K is shown as the third in FIG. 3. As long as the pulses with the individual sampling frequency f i and the pulses with the switching matrix sampling frequency f. Arrive in alternating order, there is no output signal of the flip-flop K which lasts for a sampling period, since it is set with every switching matrix sampling pulse, but within each Sampling period is reset.
  • the time counter ZW is connected to the input of the third buffer store Z3, which, as already mentioned, during the coincidence time of the output signals of the flip-flop K and the memory stage SP (shown in diagram "e” in FIG 3) supplies an interference signal which characterizes the duration of the coincidence time and which remains applied to the buffer Z3 at its input during the duration of the connection of the time counter ZW and thus to each sampling cycle during the last period of the number of inputs compared to the number of inputs gangs-scanning periods increased by one scanning periods of the Kopeldelfeld the difference time between the two scanning pulse sequences f. and f .. by means of the interference signal to the assigned switching network output.
  • the scan sequence thus established is shown in FIG. 3 in diagram "f", in which the scan interval used to transmit the interference signal is designated Tx.
  • FIG. 4 shows the circuit for a switching matrix output.
  • This circuit consists of an output buffer chain A and a clock regeneration circuit R.
  • the data arriving via the switching matrix are read into a first buffer memory Z'l in time with the switching field sampling frequency f ⁇ , the output of which is switched over by a switching device U 1 the data transmission is connected to a second buffer memory Z'2, which acts as a buffer memory.
  • the switching device U ' is actuated by means of the signal si obtained from the buffer store Z'l in such a way that it switches the output of the buffer store Z'l to the input of one in the clock regeneration circuit R located Time counter ZZ connects, which is activated by a switching matrix sampling pulse, which decodes the data word present during the sampling interval Tx relating to the respective interference signal and sends a corresponding signal to a control device RE for a frequency f.
  • adjustable pulse generator IG delivers. Since the pulse generator by the interference signal both frequency information about the input sampling frequency f.
  • ST denotes a control circuit for the buffer memory Z'2, which converts the data supplied with the switching matrix sampling frequency f ⁇ from the buffer memory Z'l into data which is reconstructed with the individual sampling frequency f. Tobe offered. Finally, the reconstructed data are output to the output data bus AD via a further intermediate memory Z'3.

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Transmission Systems Not Characterized By The Medium Used For Transmission (AREA)
  • Use Of Switch Circuits For Exchanges And Methods Of Control Of Multiplex Exchanges (AREA)
  • Input Circuits Of Receivers And Coupling Of Receivers And Audio Equipment (AREA)
  • Amplifiers (AREA)
  • Television Receiver Circuits (AREA)
  • Stereo-Broadcasting Methods (AREA)

Description

Koppelfeld für digitale Audiosignale
Die Erfindung betrifft ein Koppelfeld für digitale Audiosignale, die in Paralleldarstellung über ankommende Datenbusse in iπdivi- duellen Abtasttaktfolgen mit voneinander abweichenden Abtastfre¬ quenzen den Koppelfeld-Eingängen zugeführt und über beliebig ver¬ mittelbare Koppelfeld-Ausgänge an gleichartige abgehende Daten¬ busse in gleicher Paralleldarstellung übertragen werden, wobei für die Schaltvorgänge innerhalb des Koppelfeldes ein eigener Koppelfeld-Abtasttakt vorgesehen ist.
Bei Vermittlungseinrichtungen für digitalisierte Audiosignale im Tonstudiobereich kann es vorkommen, daß die PCM-Signale an den Eingängen des Koppelfeldes unterschiedliche Abtastraten aufwεi- sen. Dies führt besonders dann zu Problemen, wenn der Koppler an sich eine fixe Abtastrate vorgeben würde. Bei Systemen mit großer Kanalanzahl erscheint es günstig, den selben Koppler für alle Kanäle zu benützen, da damit der Hardwareaufwand für das eigent¬ liche Koppelfeld gegenüber mehreren Teilkopplern unterschied- licher "Vermittlungsrate" klein gehalten werden kann. Es stellt sich somit die Aufgabe, beim Verkoppeln von pulscodemodulierten Signalen die Abtastrate exakt beizubehalten, d.h. daß die in¬ dividuelle Abtastfrequenz, mit der ein Signal dem Eingang des Koppelfeldes zugeführt wird, auch bei dem vom jeweils ange- koppelten Ausgang abgenommenen Signal erhalten bleibt. Würden sich nämlich die Abtastraten innerhalb kürzerer Zeitintervalle ändern, so wäre dies mit einer Verschlechterung der Qualität des nach der Digital- Analog-U wandlung rekonstruierten Signales verbunden.
In der US-PS 3,868,481 ist ein Zeitmultiplex-Durchschaltesyste (Koppelfeld) für Digitalsignale beschrieben, das mit unterschied¬ lichen Bit-Raten arbeitet, die sich durch unterschiedliche Wort¬ längen (6 oder 8 Bit je Byte) und unterschiedliche Zusammen- fassungen von Kanälen (oder Worten) auf 6,12 oder 24 Kanäle je Rahmen (Frame) ergeben. Die Abtastrate ist jedoch bei diesem System für alle Kanäle gleich, was die naturgemäße Voraussetzung dafür ist, daß diese Kanäle zu einem übergeordneten Kanal (Highway) zusammengefaßt werden können. Die ankommenden Signale werden durch Eingangseinheiten auf ein einheitliches Byte- und Rahmen-Format konvertiert, das dann dem Koppelfeld angeboten wird.
Die Abtastrate der abgehenden Signale ist synchron mit dem mit einem rationalen Faktor multiplizierten Kopplertakt. Dieser muß entsprechend gewählt werden, um die Gesamtheit der mit z.B. 8 kHz abgetasteten Signale vermitteln zu können. Durch geringe Fre¬ quenzunterschiede kommt es zu einem periodischen Datenverlust, der durch Rücksetzen von Pufferspeichern (Elastic Buffer) aus¬ geglichen wird. Für Signale mit stark voneinander abweichenden Eingangs- Abtastfrequenzen, wie dies beim erfindungsgemäßen
Koppelfeld möglich ist, ist das durch die genannte US-PS bekannte System nicht geeignet.
Die Erfindung hat sich die Aufgabe gestellt, die Vermittlung von Audiosignalen mit unterschiedlichen Abtastraten mit Hilfe eines einzigen Koppelfeldes mit minimalem Aufwand herzustellen. Erfin¬ dungsgemäß wird dies dadurch erzielt, daß zur Erzielung einer Übereinstimmung der Abtasttaktfolgen an den Koppelfeld-Ausgängen mit denen an den jeweils zugeordneten Koppelfeld-Eingängen der Koppelfeld-Abtasttakt eine Abtastfrequenz aufweist, die größer ist als alle individuellen Abtastfrequenzen und daß einerseits an den Koppelfeld-Eingängen je eine Eingangs-Zwischenspeicherkette mit je einer zugeordneten Taktvergleichsschaltung zur Gewinnung je eines Interferenzsignales , das ein Maß für die Phasen- bzw. Frequenzdifferenz zwischen der individuellen Abtastfrequenz und der Koppelfeld-Abtastfrequenz ist, vorgesehen ist, wobei die Interferenzsignale während der für die Übertragung von Audio¬ daten nicht benötigten Koppelfeld-Abtastperioden, die sich zufol¬ ge der gegenüber allen individuellen Abtastfrequenzen erhöhten Koppelfeld-Abtastfrequenz ergeben, in codierter Form übertragen werden und daß anderseits an den Koppelfeld-Ausgängen je eine der Rückgewinnung der jeweiligen individuellen Abtastfrequenz dienen¬ de, in Abhängigkeit von dem zugeordneten Interferenzsignal ge¬ steuerte Taktregenerationsschaltung mit je einer zugeordneten Ausgaπgs-Zwischeπspeicherkette vorgesehen ist und daß die Inter- ferenzsignale aus den Taktvergleichsschaltungen an den zugehöri¬ gen Koppelfeld-Eingängen in codierter Form in die Datenflüsse zu den zugeordneten Koppelfeld-Ausgängen eingekoppelt werden und nach Auskopplung aus den Datenflüssen an den Koppelfeld-Ausgängen dort den Taktregenerationsschaltungen zugeführt werden.
Durch das bei der erfindungsgemäßen Schaltung angewendete Ver¬ mittlungsprinzip ergibt sich die Notwendigkeit, alle von den Ein¬ gängen stammenden, bereits mit der Koppelfeld-Abtastfrequenz synchronisierten Daten (inclusive die Interferenzsignale) während einer Koppelfeld-Abtastperiode zwischenzuspeichern und im selben Zeitintervall die Koppelfeld-Ausgänge mit den entsprechenden Da¬ ten zu versorgen. Dies wird nach einem weiteren Merkmal der Er¬ findung dadurch erzielt, daß die für die Zwischenspeicherung der Daten innerhalb des Koppelfeldes vorgesehenen Speicherplätze ein- ander zugeordnet als Speicherplatzpaare ausgeführt sind, deren Speicherplätze abwechselnd mit den Daten aufeinanderfolgender Abtastperioden belegt werden, derart, daß in den einen Speicher¬ platz eines Speicherplatzpaares die Daten der gegenwärtigen Ab¬ tastperiode eingeschrieben werden, während zugleich die Daten der vorhergehenden Abtastperiode aus dem anderen zugeordneten Speicherplatz ausgelesen werden. Nach jeder Koppelfeld-Abtast¬ periode werden die Funktionen der beiden Speicherplätze ver¬ tauscht, so daß die Kontinuität von Ein- und Ausgabe gewahrt bleibt und weiters gegenüber einer Ausführung mit je einem ein- zigen Speicherplatz eine Zeitersparnis von 50 % bzw. eine Ver¬ dopplung der möglichen Kanalanzahl bei gleicher Koppelfeld-Ab- tastperiodendauer erreicht werden kann.
Als Ausführungsbeispiel der Erfindung ist in der Fig. 1 der Zeichnung ein Koppelfeld KF mit den an seinen Ein- und Ausgängen vorgesehenen Schaltungen schematisch dargestellt. Fig. 2 zeigt detailliert den Aufbau einer der an den Koppelfeld-Eingängen vor¬ gesehenen Schaltungen, wobei ein für das Verständnis der Funktion dieser Schaltung erforderliches Impulsdiagramm in Fig. 3 darge¬ stellt ist. In Fig. 4 ist der Aufbau einer der an den Koppelfeld- Ausgängen vorgesehenen Schaltungen gezeigt.
Das Koppelfeld KF dient zur Herstellung beliebiger Verbindungen zwischen je einem der Koppelfeld-Eingänge und je einem der Kop¬ pelfeld-Ausgänge. Von diesen sind in Fig. 1 jeweils nur zwei Eingänge und zwei Ausgänge dargestellt. Die Eingangssignale wer¬ den von in der Zeichnung nicht dargestellten Analog-Digital-Wand- lern über z.B. 20-Bit-Eingangs-Datenbusse EDI, ED2... mit je einer individuellen Abtastfrequenz f.,, ^i2*'* ^n ParaHeldar- stellung binär codiert angeliefert. Die Eingangs-Datenbusse EDI, ED2 sind ebenso wie die Ausgangs-Datenbusse AD1, AD2... durch je eine stark ausgezogene und eine schwach ausgezogene Linie dargestellt. Hierbei symbolisieren die stark ausgezogenen Linien die die codierten Daten übertragenden Leitungsbündel, während die schwach ausgezogenen Linien jeweils eine einzelne Leitung dar- stellen, über die der für die codierten Daten zuständige Abtast¬ takt mit den individuellen Abtastfrequenzen f.,, f-2 an die dar¬ gestellten beiden ersten Eingänge übertragen wird. Von irgend¬ welchen anderen Eingängen stammende Daten werden vom Koppelfeld KF mit deren individuellen Abtastfrequenzen f1.,, ? l __2 aπ d e beiden ersten Ausgänge übertragen. Die Ziffernindices bei den Bezeichnungen für die Abtastfrequenzen beziehen sich nur auf die Bezifferungen der Ein- bzw. Ausgänge. Die Apostrophen f. be¬ sagen, daß die betreffenden Frequenzen an den Ausgängen abge¬ nommen werden.
Innerhalb des Koppelfeldes findet eine zentral gesteuerte gemein¬ same Vermittlung aller Eingangssignale statt, was unter Beibehal¬ tung der individuellen Abtastfrequenzen f i- • • der einzelnen Ein¬ gangssignale nicht möglich wäre. Demgemäß werden an den Koppel- feld-Eingängen die Eingangssignale von ihren individuellen Ab¬ tastfrequenzen f.,, ^i?'*- au^ Qleich codierte Signale umgesetzt, die eine für das ganze Koppelfeld KF einheitliche Koppelfeld-Ab- tastfrequeπz f., aufweisen. An den Koppelfeld-Ausgängen werden die über das Koppelfeld KF vermittelten Signale wieder auf die ur¬ sprünglichen Abtastfrequenzen 'ji» f'i2*'* umgesetzt.
Für die Zwischenspeicherung der Daten innerhalb des Koppelfeldes KF sind als Speicherplatzpaare ausgeführte Speicher vorgesehen, deren Speicherplätze abwechselnd mit den Daten aufeinanderfolgen¬ der Abtastpεrioden belegt werden. Die Vorgangsweise bei den Be- legungen ist derart, daß in den einen Speicherplatz eines Spei¬ cherplatzpaares die Daten der gegenwärtigen Abtastperiode einge¬ schrieben werden, während zugleich die Daten der vorhergehenden Abtastperiode aus dem anderen zugeordneten Speicherplatz ausge¬ lesen werden. Bei der nächsten Abtastperiode wechseln die Funkti- onen der beiden Speicherplätze.
Die Umsetzungen der individuellen Abtastfrequenzen in die Koppelfeld-Abtastfrequenz fκ an den Koppelfeld-Eingängen und die Rück-Umsetzungen in die individuellen Abtastfrequenzen f' - , ... an den Koppelfeld-Ausgängen werden im folgenden an Hand der Fig. 1 erläutert:
An jedem Koppelfeld-Eingang ist je eine Eingangs-Zwischenspei- cherkette El, E2... vorgesehen, der je eine Taktvergleichsschal- tung VI, V2... zugeordnet ist. Die von verschiedenen, in der Zeichnung nicht dargestellten Analog-Digital-Umsetzern über die Eingangs- Datenbusse EDI, ED2... gelieferten Eingangssignale weisen z.T. sehr unterschiedliche Abtastfrequenzen f^-,, ;-... auf. Jede der Eingangs-Zwischenspeicherketten weist drei Digi- talspeicher auf. Bei jedem der mit der individuellen Frequenz f.,, f.„... ankommenden Abtasttakte wird die zugehörige Daten¬ information in den ersten Speicher eingespeichert. Zugleich wird der individuelle Abtasttakt f.,, fi2--- in der zu9eordπeten Takt¬ vergleichsschaltung VI, V2... mit dem in einem Taktgenerator TG erzeugten Koppelfeld- Abtasttakt fκ verglichen. Da die Koppel¬ feld-Abtastfrequenz fκ größer ist als jede nur mögliche indivi- duelle Abtastfrequenz . , , f._..., kommen nur Frequenzabwei¬ chungen eines Vorzeichens zustande, die durch ein Interferenz¬ signal II, 12... abgebildet werden. Die in dem ersten Zwischen¬ speicher eingegebenen Daten werden einem zweiten Zwischenspeicher Z2 übertragen, aus dem sie im Takt der Koppelfeld-Abtastfrequenz fκ ausgelesen werden. Ein dritter Zwischenspeicher dient, wie später an Hand der Fig. 2 erläutert wird, zur Einfügung der eben¬ falls in binär codierter Form dargestellten Interferenzsignale in den Datenstrom. Somit enthält jeder von einem Koppelfeld-Eingang zu einem Koppelfeld-Ausgang vermittelte Datenstrom außer der Nutzinformation zusätzlich eine über zusätzliche Übertragungs¬ zyklen geleitete Information über die individuelle Abtastfrequenz des Eingangssignales in Form des über die Frequenzdifferenz und bzw. oder Phasenlag -e des individuellen Abtasttaktes fl.l,,' fι.2... relativ zum Koppelfeld-Abtasttakt f.. Aufschluß gebenden Inter¬ ferenzsignales II, 12....
An den Koppelfeld-Ausgängen wird das Interferenzsigπal II, 12..., das aus den jeweils angeschlossenen Eingangssignalen stammt, aus den Datenflüssen ausgekoppelt und zur Regeneration des zugehöri¬ gen individuellen Abtasttaktes des Eingangssignales herangezo¬ gen. Hierzu ist auch an den Koppelfeld-Ausgängen je eine Aus- gangsZwischenspeicherkette AI, A2... zusammen mit einer Takt¬ regenerationsschaltung Rl, R2... vorgesehen. Der vom jeweils angeschlossenen Koppelfeld-Eingang kommende Datenstrom wird, wie später an Hand der Fig. 4 ausführlich erläutert wird, in einen ersten Zwischenspeicher mit der Koppelfeld-Abtastfrequenz f„ eingeschrieben. Dort wird das Interferenzsignal I'l, I'2... ausgelesen und der zugehörigen Taktregenerationsschaltung Rl, R2... zugeführt, die mit einem regelbaren Impulsgenerator ver¬ sehen ist, der mit Hilfe des Interferenzsignales auf die Er¬ zeugung der entsprechenden individuellen Abtastfrequenz f'jit f'.2... eingestellt wird, mit der einerseits die Nutzinformation aus dem letzten Zwischenspeicher der Ausgangs-Zwischenspeicher- kette AI, A2— ausgelesen und in den zugehörigen Ausgangsda¬ tenbus AD1, AD2... eingespeist wird. Anderseits werden die Ab- tastimpulse mit den Frequenzen f1.., f'.„... als Begleitimpulse für die Ausgaπgsdateπ den entsprechenden Leitungen der Ausgangs¬ datenbusse zugeführt.
Die spezielle Ausgestaltung einer an einem Koppelfeld-Eingang vorgesehenen Zwischenspeicherkette E samt zugeordneter Takt¬ vergleichsschaltung V, die je mit strichlierten Linien umrandet sind, zeigt Fig. 2. Das über den ankommenden Eingangs-Datenbus ED angebotene Eingangssignal wird mit dem individuellen Abtast- takt f. in einen ersten Zwischenspeicher ZI der Eingangs-Zwi- schenspeicherkette E eingeschrieben. Zugleich wird der indivi¬ duelle Abtasttakt f. der Taktvergleichseinrichtung V zugeführt, in der eine bistabile Kippstufe K mit ihrem Löscheingang L von den Impulsen des Abtasttaktes f. beaufschlagt wird. Der Takt- vergleichseinrichtung V werden weiters die vom Taktgeber TG erzeugten Impulse mit der Koppelfeld-Abtastfrequenz f., zugeführt und mit dieser Frequenz f., werden auch die Setzeingänge SI bzw. S2 der Kippstufe K und einer Speicherstufe SP beaufschlagt. Wei¬ ters wird mit der Koppelfeld-Abtastfrequenz f.- der Speicheriπhalt des ersten Zwischenspeichers ZI in den zweiten Zwischenspeicher Z2 eingelesen. Die Speicherstufe SP besitzt noch einen zweiten Setzeingang S3, der an den Ausgang der Kippstufe K angeschlossen ist. Die Speicherstufe SP wird nur dann gesetzt, wenn sowohl am Setzeingaπg S2 als auch am Setzeingang S3 ein Signal anliegt, d.h., wenn ein Abtastimpuls des Taktgebers TG eintrifft und zu¬ gleich die Kippstufe K gesetzt ist. Die Ausgänge der Kippstufe K und der Speicherstufe SP sind an die Eingänge eines UND-Gatters G angeschlossen, dessen Ausgang zu einem Zeitzählwerk ZW führt, das während der Dauer eines Ausgangsimpulses des Gatters G in Tätig- keit ist und an seinem Ausgang binär codierte Zeitsignale lie¬ fert, deren Quantisieruπgsfrequenzen unabhängig von der Koppel¬ feld-Abtastfrequenz sind und die von lokalen Quarzgeneratoren gleicher Frequenz stammen. Mit U ist eine in Abhängigkeit vom Ausgangssignal der Speicherstufe SP gesteuerte Umschaltevor- richtung bezeichnet, die bei Betätigung den Datenfluß vom zwei¬ ten Zwischenspeicher Z2 zu einem dritten Zwischenspeicher Z3 unterbricht und dafür den Eingang des Zwischenspeichers Z3 mit dem Ausgang des Zeitzählwerkes ZW verbindet.
Der Umstand, daß die Koppelfeld-Abtastfrequenz f.. größer ist als jede der individuellen Abtastfrequenzen f., bedingt, daß es für jede dieser individuellen Abtastfrequenzen f. eine ganze Zahl n von am Eingang ankommenden Abtastperioden mit der Periodendauer f.~ gibt, deren Gesamtdauer etwa gleich ist der Gesamtdauer ei¬ ner Anzahl von (n+1) Koppelfeld-Abtastperioden mit je einer Peri- odendauer f ~ . Als "Koinzidenz" einer Koppelfeld-Abtastperiode mit einer Eingangs-Abtastperiode wird immer der Fall bezeichnet, daß eine Koppelfeld-Abtastperiode zur Gänze innerhalb einer Ein¬ gangs-Abtastperiode liegt. Der Ausdruck "Koinzidenz" ist zwischen Anführungszeichen gesetzt, weil er keine mathematisch exakt defi- nierte Position zwischen den Abtastperioden kennzeichnet, denn ein Koppelfeld-Abtastintervall kann sich innerhalb eines Ein¬ gangs- Abtastintervalles in verschiedenen Zeitpositionen befin¬ den, die als Zeitdifferenz zwischen dem abschließenden Abtast¬ impuls eines innerhalb eines Eingangs-Abtastintervalles liegenden Koppelfeld- Abtastintervalles und dem darauffolgenden Eingangs- Abtastimpuls gemessen wird. Mit jedem aus je n Eingangs-Abtast- perioden bzw. je (n+1) Koppelfeld-Abtastperioden bestenenden Abtastzyklus, also bei jeder "Koinzidenz", wird diese die Pha¬ senlage zwischen dem abschließenden Koppelfeld-Abtastimpuls und dem nachfolgenden Eingangs-Abtastimpuls charakterisierende Zeit¬ differenz in ein codiertes Interferenzsignal umgesetzt. Da auf je n Eingangs-Abtastperioden jeweils (n+1) Koppelfeld-Abtast¬ perioden kommen, ergibt sich für die Signalübertragung innerhalb des Koppelfeldes KF eine gegenüber dem Eingangs-Datenstrom er- höhte Übertragungskapazität durch das Koppelfeld hindurch, die nun erfindungsgemäß zur Übertragung der codierten Interferenz¬ signale II... von einem Koppelfeldeingang zum jeweils durchge¬ schalteten Koppelfeldausgang ausgenützt wird. Da bei jedem Ab¬ tastzyklus von je n Eingangs-Abtastperioden jeweils eine zu- sätzliche, für die Datenübertragung selbst nicht benötigte Koppelfeld-Abtastperiode zur Verfügung steht, wird diese zu- sätzliche Abtastperiode zur Übertragung des codierten Inter¬ ferenzsignales herangezogen und durch ein zusätzliches "si" bezeichnetes Datenbit als zur Interferenzsignalübertragung dienende Abtastperiode markiert.
Wie dies im einzelnen geschieht, wird im folgenden anhand der Fig. 2 unter Zuhilfenahme der Diagramme der Fig. 3 erläutert:
Das erste, mit "a" bezeichnete Diagramm der Fig. 3 zeigt die Eingangs-Abtastimpulse mit der Frequenz f.; im Zeitintervall zwischen je zwei aufeinanderfolgenden Abtastimpulsen liegt am ankommenden Eingangs-Datenbus ED das jeweils aktuelle Datenwort vor. Einige dieser Datenworte sind symbolisiert durch die Be¬ zeichnungen D0...D5. Diese also werden mit der Frequenz f. vom Eingangs-Datenbus ED abgerufen und in den ersten Zwischenspei¬ cher ZI eingespeichert. Das zweite, mit "b" bezeichnete Diagramm zeigt die vom Taktgenerator TG erzeugten Impulse mit der Koppel¬ feld-Abtastfrequenz f.,. Mit dieser Frequenz f werden die im er¬ sten Zwischenspeicher ZI eingeschriebenen Daten DO... ausgelesen und in den zweiten Zwischenspeicher Z2 eingeschrieben. Hierbei ergibt sich die aus dem Vergleich der Diagramme a und b ersicht¬ liche Verschiebung der Präsenz der Daten DO... in den Zwischen¬ speichern ZI und Z2.
Mit jedem Koppelfeld-Abtastimpuls (f ) wird über ihren Setzein¬ gang SI die Kippstufe K gesetzt und mit jedem darauffolgenden Eingangs-Abtastimpuls (f.) wird über den Löscheingang L die Kipp¬ stufe K zurückgesetzt. Das am Ausgang der Kippstufe K resultie¬ rende Impulsdiagramm "c" ist als drittes in Fig. 3 dargestellt. Solange die Impulse mit der individuellen Abtastfrequeπz fi und die Impulse mit der Koppelfeld-Abtastfrequenz f., in abwechselnder Reihenfolge eintreffen, kommt es zu keinem eine Abtastperiode überdauernden Ausgangssignal der Kippstufe K, da sie zwar mit jedem Koppelfeld-Abtastimpuls gesetzt, jedoch innerhalb jeder Abtastperiode wieder zurückgesetzt wird. Erst dann, wenn eine Koppelfeld-Abtastperiode zur Gänze in eine Abtastperiode des Eingangssignales zu liegen kommt, wird die Speicherstufe SP ge¬ setzt, da an ihren beiden Eingängen S2 und S3 gleichzeitig ein Signal anliegt. Die Speicherstufe SP bleibt solange gesetzt, bis der nächste Koppelfeld-Abtasti puls über den Eingang S2 ein- trifft, durch den sie zurückgesetzt wird. Dies ist im Diagramm "d" der Fig. 3 dargestellt. Während dieser Zeit wird durch Be¬ tätigung der Umschaltevorrichtung U das Zeitzählwerk ZW an den Eingang des dritten Zwischenspeichers Z3 angeschlossen, das, wie bereits erwähnt, während der Koinzidenzzeit der Ausgangssignale der Kippstufe K und der Speicherstufe SP (dargestellt im Diagramm "e" der Fig. 3) ein die Dauer der Koinzidenzzeit charakterisie¬ rendes Interferenzsignal liefert, das während der Dauer der An- schaltung des Zeitzählwerkes ZW an den Zwischenspeicher Z3 an dessen Eingang angelegt bleibt und somit zu jedem Abtastzyklus während der letzten Periode der gegenüber der Anzahl der Ein¬ gangs-Abtastperioden um eins erhöhten Abtastperioden des Kop¬ pelfeldes die Differenzzeit zwischen den beiden Abtastimpuls¬ folgen f. und f.. mittels des Interferenzsignales an den zuge- ordneten Koppelfeldausgang überträgt. Die solcherart zustande- kommende Abtastfolge ist in Fig. 3 im Diagramm "f" dargestellt, in dem das zur Übertragung des Interferenzsignales dienende Ab¬ tastintervall mit Tx bezeichnet ist.
In der Fig. 4 ist schließlich die Schaltung für einen Koppelfeld- ausgang dargestellt. Diese Schaltung besteht aus einer Ausgangs- Zwischenspeicherkette A und einer Taktregenerationsschaltung R. Die über das Koppelfeld ankommenden Daten werden im Takt der Kop¬ pelfeld-Abtastfrequenz fκ in einen ersten Zwischenspeicher Z'l eingelesen, dessen Ausgang über eine Umschaltevorrichtung U1 wäh- rend der Datenübertragung an einen zweiten, als Pufferspeicher wirkenden Zwischenspeicher Z'2 geschaltet ist. Während jedes Abtastintervalles Tx, das der Übertragung des Interferenzsignales dient, wird hingegen mittels des aus dem Zwischenspeicher Z'l gewonnenen Signales si die Umschaltevorrichtung U' in der Weise betätigt, daß sie den Ausgang des Zwischenspeichers Z'l mit dem Eingang eines in der Taktregenerationsschaltung R befindlichen Zeitzählwerkes ZZ verbindet, das durch einen Koppelfeld-Abtast¬ impuls aktiviert, die das während des Abtastintervalles Tx an¬ liegende Datenwort betreffend das jeweilige Interferenzsignal decodiert und ein entsprechendes Signal an eine Regeleinrichtung RE für einen in seiner Frequenz f. regelbaren Impulsgenerator IG liefert. Da der Impulsgenerator durch das Interferenzsignal sowohl eine Frequenzinformation über die Eingangs-Abtastfrequenz f. als auch eine Phaseninformation über die Phasendifferenz zwi¬ schen den Eingangs-Abtastimpulsen einerseits und den Koppεlfeld- Abtastimpulsen anderseits zum Ende eines jeden Abtastzyklus er¬ hält, ist eine genaue Regelung des Impulsgenerators IG möglich, die also bewirkt, daß die Impulse des Impulsgenerators IG mit der requenz f' . mit den Eingangs-Abtastimpulsen mit der Frequenz f. praktisch übereinstimmen.
Mit ST ist eine Steuerschaltung für den Pufferspeicher Z'2 be¬ zeichnet, die eine Umsetzung der mit der Koppelfeld-Abtastfre¬ quenz fκ aus dem Zwischenspeicher Z'l angelieferten Daten in solche Daten bewirkt, die mit der rekonstruierten individuellen Abtastfrequenz f. angeboten werden. Über einen weiteren Zwi¬ schenspeicher Z'3 werden schließlich die rekonstruierten Daten an den AusgangsDatenbus AD abgegeben.

Claims

Patentansprüche:
1.Koppelfeld für digitale Audiosignale, die in Paralleldar¬ stellung über ankommende Datenbusse in individuellen Abtast- taktfolgen mit voneinander abweichenden Abtastfrequenzen den Koppelfeld-Eingängen zugeführt und über beliebig vermittelbare Koppelfeld-Ausgänge an gleichartige abgehende Datenbusse in gleicher Paralleldarstellung übertragen werden, wobei für die Schaltvorgänge innerhalb des Koppelfeldes ein eigener Koppel- feld-Abtasttakt vorgesehen ist, d a d u r c h g e k e n n ¬ z e i c h n e t , daß zur Erzielung einer Übereinstimmung der Abtasttaktfolgen an den Koppelfeld-Ausgängen mit denen an den jeweils zugeordneten Koppelfeld-Eingängen der Koppelfeld-Ab¬ tasttakt eine Abtastfrequenz (fκ) aufweist, die größer ist als alle individuellen Abtastfrequenzen (f.) und daß einerseits an den Koppelfeld-Eingängen je eine Eingangs-Zwischenspeicherkette (E1,E2...) mit je einer zugeordneten Taktvergleichsschaltung (VI,V2— ) zur Gewinnung je eines Interferenzsignales (11,12...), das ein Maß für die Phasen- bzw. Frequenzdifferenz zwischen der individuellen Abtastfrequenz Cfiη,fi2) unci der Koppelfeld-Ab- tastfrequenz (fκ) ist, vorgesehen ist, wobei die Interferenz¬ signale während der für die Übertragung von Audiodaten nicht benötigten Koppelfeld-Abtastperioden, die sich zufolge der gegenüber allen individuellen Abtastfrequenzen (f.) erhöhten Koppelfeld-Abtastfrequenz (fκ) ergeben, in codierter Form übertragen werden und daß anderseits an den Koppelfeld-Ausgängen je eine der Rückgewinnung der jeweiligen individuellen Abtast¬ frequenz dienende, in Abhängigkeit von dem zugeordneten Interferenzsignal (11,12...) gesteuerte Taktregenerationsschal- tung (R1,R2...) mit je einer zugeordneten Ausgangs-Zwischenspei- cherkette (A1,A2...) vorgesehen ist und daß die Interferenz¬ signale (11,12...) aus den Taktvergleichsschaltungen VI,V2...) an den zugehörigen Koppelfeld-Eingängen in codierter Form in die Datenflüsse zu den zugeordneten Koppelfeld-Ausgängen eingekoppelt werden und nach Auskopplung aus den Datenflüssen an den Koppel¬ feld-Ausgängen dort den Taktregenerationsschaltungen R1,R2...) zugeführt werden.
2. Koppelfeld nach Anspruch 1, d a d u r c h g e k e n n ¬ z e i c h n e t , daß die für die Zwischenspeicherung der Daten innerhalb des Koppelfeldes (KF) vorgesehenen Speicherplätze ein¬ ander zugeordnet als Speicherplatzpaare ausgeführt sind, deren Speicherplätze abwechselnd mit den Daten aufeinanderfolgender Abtastperioden belegt werden, derart, daß in den einen Speicher¬ platz eines Speicherplatzpaares die Daten der gegenwärtigen Ab¬ tastperiode eingeschrieben werden, während zugleich die Daten der vorhergehenden Abtastperiode aus dem anderen zugeordneten Speicherplatz ausgelesen werden.
EP89905676A 1988-05-11 1989-05-11 Koppelfeld für digitale audiosignale Pending EP0374220A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
AT0123488A AT389407B (de) 1988-05-11 1988-05-11 Koppelfeld fuer digitale audiosignale
AT1234/88 1988-05-11

Publications (1)

Publication Number Publication Date
EP0374220A1 true EP0374220A1 (de) 1990-06-27

Family

ID=3509506

Family Applications (2)

Application Number Title Priority Date Filing Date
EP89905676A Pending EP0374220A1 (de) 1988-05-11 1989-05-11 Koppelfeld für digitale audiosignale
EP89108529A Expired - Lifetime EP0342530B1 (de) 1988-05-11 1989-05-11 Koppelfeld für digitale Audiosignale

Family Applications After (1)

Application Number Title Priority Date Filing Date
EP89108529A Expired - Lifetime EP0342530B1 (de) 1988-05-11 1989-05-11 Koppelfeld für digitale Audiosignale

Country Status (6)

Country Link
US (1) US5099234A (de)
EP (2) EP0374220A1 (de)
AT (2) AT389407B (de)
DE (1) DE58900718D1 (de)
DK (1) DK7990A (de)
WO (1) WO1989011188A1 (de)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5307342A (en) * 1991-08-30 1994-04-26 International Business Machines Corporation Heterogeneous ports switch
JPH08321745A (ja) * 1995-03-20 1996-12-03 Fujitsu Ltd オーディオデータ処理装置
EP0858178B1 (de) * 1997-02-06 2006-06-21 Studer Professional Audio GmbH Verfahren und Vorrichtung zum Mischen von digitalen Audio-Signalen
JPH11164335A (ja) * 1997-11-25 1999-06-18 Nec Corp マトリックススイッチ方法および装置
US7123673B2 (en) * 2001-07-19 2006-10-17 Visteon Global Technologies, Inc. System and method for transmission of digital information of varying sample rates over a synchronous network
US20080251575A1 (en) * 2007-04-13 2008-10-16 Yourday, Inc. System for capturing and managing personalized video images over an ip-based control and data local area network

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3868481A (en) * 1973-08-22 1975-02-25 Rca Corp Trunk formatter
GB1479313A (en) * 1975-03-26 1977-07-13 Marconi Co Ltd Digital data rate converters
JPS5859641A (ja) * 1981-10-05 1983-04-08 Nec Corp デイジタル伝送装置
US4639910A (en) * 1984-12-14 1987-01-27 Itt Corporation Apparatus for establishing communication paths
DE3511352A1 (de) * 1985-03-28 1986-10-09 Siemens AG, 1000 Berlin und 8000 München Verfahren und koppeleinrichtung zum verteilen von plesiochronen breitband-digitalsignalen
FR2600224B1 (fr) * 1986-06-16 1992-05-22 Telecommunications Sa Procede de transmission de trains numeriques sur des voies a debits plus eleves et dispositif de mise en oeuvre
US4894821A (en) * 1986-09-30 1990-01-16 Nec Corporation Time division switching system with time slot alignment circuitry
AR242878A1 (es) * 1986-11-27 1993-05-31 Siemens Ag Disposicion de circuito para derivar una senal de reloj auxiliar de datos a partir de la frecuencia y/o de la fase de reloj de una senal digital sincronica o plesiocronica.

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See references of WO8911188A1 *

Also Published As

Publication number Publication date
WO1989011188A1 (en) 1989-11-16
AT389407B (de) 1989-12-11
US5099234A (en) 1992-03-24
DK7990A (da) 1990-02-14
DK7990D0 (da) 1990-01-11
EP0342530A1 (de) 1989-11-23
ATE71785T1 (de) 1992-02-15
ATA123488A (de) 1989-04-15
EP0342530B1 (de) 1992-01-15
DE58900718D1 (de) 1992-02-27

Similar Documents

Publication Publication Date Title
DE2818704C2 (de) Übertragungssystem für die Übertragung analoger Bild- und Synchronisiersignale und zugemischer synchroner digitaler Datensignale über Analogleitungen
DE69321996T2 (de) Optischer Schalter für Hochgeschwindigkeitszellenvermittlungsnetzwerke
DE2758797C2 (de) Umsetzer zum Umsetzen von Serien-Kanal-Daten einer Vielzahl von primären digitalen Multiplexstrecken in Parallel-Kanal-Daten
DE2838757C2 (de) Schaltungsanordnung zur Umsetzung von auf einer PCM-Leitung übertragenen PCM-Wörtern
DE69113612T2 (de) Passives optisches netzwerk.
DE2559119B2 (de) Schaltung zur konzentrierung digitaler signale
EP0017835B1 (de) Schaltungsanordnung zur Steuerung der Übertragung von Digital-Signalen, insbesondere PCM-Signalen, zwischen Anschlussstellen eines Zeitmultiplex-Fernmeldenetzes, insbesondere PCM-Zeitmultiplex-Fernmeldenetzes
DE3416610A1 (de) Pufferspeicher fuer eine eingangsleitung einer digitalen vermittlungsstelle
EP0342530B1 (de) Koppelfeld für digitale Audiosignale
DE2533050B2 (de) Numerisches zeitmultiplex-uebertragungssystem
DE2753999C3 (de) Digitales Zeitmultiplex-Übertragungssystem
EP0005157B1 (de) Mehrstufiges, eine Umkehrgruppierung aufweisendes Koppelnetz für eine PCM-Vermittlungsanlage
DE2217178B2 (de) Schaltungsanordnung zur Interpolation der Ausgangscodes von PCM-Übertragungssystemen
DE2743252A1 (de) Verfahren zur synchronisierung von in vermittlungsstellen eines fernmeldenetzes vorgesehenen amtstaktgebern
DE2703567A1 (de) Schnittstellenschaltung fuer digitalsysteme unterschiedlicher zeitbasis
DE3308703C2 (de)
EP0169389B1 (de) Verfahren zum Übertragen zweier unabhängiger Informationsarten und Anordnung zur Durchführung des Verfahrens
DE2437393A1 (de) Vermittlungsamt fuer asynchrone daten unbekannter struktur
DE2349905A1 (de) Vorrichtung zur signaluebertragung zwischen anlagen mit nichtsynchroner zeitsteuerung
DE4025831A1 (de) Pufferspeicher
DE2420437B2 (de) Verfahren zur datenuebertragung in einem plesiochronen netz
EP0477131B1 (de) Verfahren und Anordnungen zur Abtastratenwandlung
EP0271955B1 (de) Schaltungsanordnung zur Synchronisation von Einrichtungen in den Vermittlungs- ud Verstärkerstellen eines Zeitmultiplex-Übertragungssytems
EP1374460B1 (de) Schaltungsanordnung und verfahren zum synchronisierten übertragen von audiodatenströmen in einem bussystem
DE3590008T1 (de) Gerät zur Synchronisierung von Impulsketten in einem digitalen Telefonsystem

Legal Events

Date Code Title Description
PUAI Public reference made under article 153(3) epc to a published international application that has entered the european phase

Free format text: ORIGINAL CODE: 0009012

STAA Information on the status of an ep patent application or granted ep patent

Free format text: STATUS: REQUEST FOR EXAMINATION WAS MADE

17P Request for examination filed

Effective date: 19900118

AK Designated contracting states

Kind code of ref document: A1

Designated state(s): AT BE CH DE FR GB IT LI NL SE

XX Miscellaneous (additional remarks)

Free format text: VERFAHREN ABGESCHLOSSEN INFOLGE VERBINDUNG MIT 89108529.2/0342530 (EUROPAEISCHE ANMELDENUMMER/VEROEFFENTLICHUNGSNUMMER) VOM 12.12.90.