EP0301284B1 - Schaltungsanordnung einer Spannungsquelle mit vorgebbaren Werten der Quellenspannung und des Innenwiderstandes - Google Patents
Schaltungsanordnung einer Spannungsquelle mit vorgebbaren Werten der Quellenspannung und des Innenwiderstandes Download PDFInfo
- Publication number
- EP0301284B1 EP0301284B1 EP88110804A EP88110804A EP0301284B1 EP 0301284 B1 EP0301284 B1 EP 0301284B1 EP 88110804 A EP88110804 A EP 88110804A EP 88110804 A EP88110804 A EP 88110804A EP 0301284 B1 EP0301284 B1 EP 0301284B1
- Authority
- EP
- European Patent Office
- Prior art keywords
- voltage
- source
- circuit arrangement
- output
- variable
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 230000015572 biosynthetic process Effects 0.000 description 3
- 230000003321 amplification Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000005259 measurement Methods 0.000 description 2
- 238000003199 nucleic acid amplification method Methods 0.000 description 2
- 230000001939 inductive effect Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
- G05F1/10—Regulating voltage or current
- G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is DC
- G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is DC using semiconductor devices in series with the load as final control devices
- G05F1/575—Regulating voltage or current wherein the variable actually regulated by the final control device is DC using semiconductor devices in series with the load as final control devices characterised by the feedback circuit
Definitions
- the invention relates to a circuit arrangement of a voltage source emitting an output current or an output voltage with predeterminable values of the source voltage and the internal resistance.
- Voltage sources whose source voltage and internal resistance can be specified independently of one another, i.e. can be set, are e.g. to test electrical devices or circuit groups if their reaction to different types of wiring of their inputs can be determined.
- the voltage source connected to the inputs is successively set to different source voltages and internal resistances.
- a circuit arrangement which makes this possible contains an adjustable voltage source with which a resistance arrangement which can be switched between a plurality of resistance values is connected in series and which serves as a switchable internal resistance of the voltage source.
- a manually operable changeover switch can be provided as the changeover device, but it is also possible to implement such switch devices by means of a relay arrangement.
- the invention solves this problem for a circuit arrangement of the type mentioned above by a computing circuit for calculating a reference variable corresponding to the output current or the output voltage for a current or voltage regulator forming the output of the voltage source from a measured variable corresponding to the output voltage or the output current and the variable to be specified Input values corresponding to values.
- a circuit arrangement according to the invention therefore does not contain the series connection of a voltage source with a resistor arrangement, but rather the current or voltage regulator serves to simulate the behavior of a voltage source with predeterminable values of the source voltage and the internal resistance at its output connections, in that its reference variable corresponds to the behavior to be simulated is calculated.
- the switchable internal resistances and the switch device with the mechanical switch contacts are superfluous, and the input variables to be supplied to the circuit arrangement, which correspond to the values to be specified, can be set with analog switches, since they only have a controlling function.
- the calculation of the reference variable for the current or voltage regulator to be carried out with the arithmetic circuit is very simple, because it is based on the fact that the behavior of a voltage source at predetermined values of the source voltage and the internal resistance can be completely described by the output voltage and the output current.
- the output voltage and the output current of a voltage source can be represented by simple difference and product formation depending on the internal resistance and the source voltage. Accordingly, the circuit arrangement according to the invention is further developed such that the arithmetic circuit contains an adder and a multiplier in series connection, each of which is supplied with one of the two input variables.
- the formation of the difference between output voltage and source voltage required to emulate the behavior of the voltage source can be done very simply in such an amplifier in that a control voltage proportional to the output voltage and a control voltage proportional to the source voltage is supplied with the opposite sign.
- the summing amplifier has the advantage over a digital adder circuit that its gain can be set, for example, in a feedback branch, so that the difference between the output voltage and the source voltage can be changed very easily by a factor that corresponds to the behavior of the voltage source when simulating the Output voltage is proportional to the internal resistance and inversely proportional to the internal resistance when simulating the output current.
- the summing amplifier has a feedback branch which can be set in accordance with different values of the internal resistance to be specified.
- a normal multiplying digital-to-analog converter can be provided as the impedance network for setting different internal resistance values. It is known that converters of this type require a virtual measuring point for current summation, which is also present in summing amplifiers. The advantage of using such a multiplying converter is that a multi-stage setting of the internal resistance on the summing amplifier is possible with commercially available integrated circuits.
- the measured variable corresponding to the output voltage is measured with a voltage follower circuit
- its high input resistance particularly in the case of high internal resistance values or lower loads connected to the circuit arrangement, means that the output current of the circuit arrangement practically matches the output current of the current regulator supplying it , because the input current of the voltage measuring circuit is then negligibly small.
- a circuit arrangement according to the invention is particularly suitable in the embodiment with a summing amplifier also for setting complex internal resistance values, since the impedance network located in the feedback branch of the summing amplifier then only has to be designed to be correspondingly inductive or capacitive.
- FIG. 1 shows a voltage source 10 which supplies an output voltage U O and an output current I O at its output terminals 11 and 12. Any load can be connected to the voltage source 10, which is shown in FIG. 1 as a series connection of a further voltage source 13 with a load resistor 14.
- the voltage source 10 contains an ideal voltage source 15, which supplies a source voltage U S and is connected in series with a resistor arrangement 16, the individual resistors of which can each be activated individually with a switching device 17. If, at the ideal voltage source 15, as shown in FIG. 1, the source voltage U S can be set to different values, then the source voltage U S and its internal resistance can be specified with different values.
- This circuitry structure has voltage sources which are suitable for the measurement purposes mentioned at the outset.
- FIG. 2 shows a circuit arrangement with a voltage regulator 20, which outputs an output voltage U O or an output current I Q at an output terminal 23 and is controlled by a reference variable S UO, which is generated by a computing circuit with a subtractor 26 and a multiplier 25 is formed.
- An input variable S U is fed to the subtractor 26 via an input connection 21, said input quantity being proportional to the source voltage to be specified for the voltage source formed with the overall circuit.
- An input variable S R which is proportional to the internal resistance to be specified, is fed to the multiplier 25 via an input connection 22.
- a current measuring circuit 24 is provided, via which the output current I O is conducted and which outputs a measured variable M IO proportional to the multiplier 25.
- the product is formed from the input variable S R , which is proportional to the internal resistance to be specified, and the measured variable M IO, which is proportional to the output current I O , and subtracted from the input variable S U , which is proportional to the source voltage to be specified, in the subtractor 26, because that with the Product formed by multiplier 25 is supplied as an input variable to subtractor 26.
- This then provides the command variable S UO , the on the basis of the values to be specified for source voltage and internal resistance, controls the voltage regulator 20 such that it outputs the desired output voltage U O at the measured current I O.
- the mode of operation of the circuit arrangement shown in FIG. 2 thus satisfies the above-mentioned relationship (1), so that it has the behavior of a voltage source of the type shown in FIG. 1, the respective internal resistance not being arranged in the output circuit but being proportional to it Value is supplied as an input variable S R , which is the factor of a multiplication process.
- the circuit arrangement does not contain an ideal voltage source, but rather it is supplied with an input variable S U which is proportional to a source voltage value to be specified.
- FIG. 3 shows an embodiment of the invention with a current regulator 30 which outputs the output voltage U O or the output current I O via an output connection 33. Its input is fed with a reference variable S IO , which is supplied by a multiplier 35. At its one input, the latter receives the output signal of a subtractor 36, to which the input variable S U is fed via an input connection 31 and which is proportional to the source voltage to be specified. At its second input, the subtractor 36 receives a measured variable M UO , which is proportional to the output voltage U O and is supplied by a voltmeter 34 connected to the output of the current regulator 30. The second input of the multiplier 35 receives an input variable S R via an input connection 32 which is inversely proportional to the internal resistance to be specified.
- the circuit arrangement shown in FIG. 3 works accordingly in such a way that first the difference between the two of the source voltage to be specified and the output voltage U O proportional values is formed, after which this difference is multiplied by the reciprocal of the internal resistance to be specified to form the reference variable S IO .
- the circuit arrangement shown in FIG. 3 thus clearly fulfills the above-mentioned relationship (2) for the output current I O of a voltage source.
- the exemplary embodiment shown in FIG. 3 thus also works without a special, changeable ideal voltage source and without resistors in the output circuit for setting a predetermined internal resistance.
- FIG. 4 shows a further exemplary embodiment of the invention.
- This circuit arrangement works according to the principle explained above with reference to FIG. 3. It is supplied with the input variable S U at input terminals 41 and 45 as a voltage signal and the input variable S R at an input terminal 42 as a current signal.
- the reference variable S IO for a current transformer 40 which outputs the output current I O or the output voltage U O and output connections 43 and 44 is generated by a computing circuit 47.
- a load resistor 50 is connected to the output connections 43 and 44.
- the arithmetic circuit 47 In addition to the input variables S U and S R , the arithmetic circuit 47 also receives the measured variable M UO , which is supplied to it by an operational amplifier 51 connected as a voltage follower, which operates as a voltage meter and measures the output voltage U O of the current regulator 40.
- the input variable S U is fed via an input resistor 48 and the measured variable M UO via an input resistor 49 together with the input variable S R to the inverting input of an operational amplifier 46.
- the operational amplifier 46 works as a summing amplifier and supplies at its output the command variable S IO for the current controller 40.
- the signals supplied to the non-inverting input generate currents I1, I2 and I3 which, together with an input current I4 of the operational amplifier 46, are explained in more detail below .
- the input variable S U which is proportional to the source voltage to be specified, has a direction in accordance with FIG. 4 such that it is subjected to a difference when it is routed to the inverting input of the operational amplifier 46 and the associated sign reversal with the measured variable M UO , so that the Operational amplifier 46 thus amplifies the difference between these two quantities.
- the degree of amplification of the operational amplifier 46 can be changed so that the amplification of the said difference can thereby be provided with a factor which can be dimensioned in accordance with the input variable S R which is inversely proportional to the internal resistance to be specified.
- the circuit shown in FIG. 4 is accordingly provided with a feedback branch for the operational amplifier 46, which contains an adjustable impedance network 52, which can be adjusted according to different input variables S R via an adjustment controller 53.
- the circuit arrangement shown in FIG. 4 thus contains a very simple arithmetic circuit 47 which only contains the operational amplifier 46 and the input resistors 48 and 49.
- the ratio R49 / R48 is a proportionality factor by which the source voltage simulated by the circuit arrangement according to FIG. 4 differs from the input value S U.
- the quotient R52 / R49 corresponds to the quotient 1 / R I and can be set by changing the resistance value R52 according to different internal resistance values to be specified.
- 5 shows a resistor network for this purpose, which is constructed in the manner of a multiplying digital-to-analog converter and contains in its longitudinal branch resistance values R, to which parallel branches with a resistance value 2R are connected in each case.
- the circuit is completed by a further resistance value 2R, which is connected to ground potential.
- Switch inputs 54 are controlled between two possible switch positions via control inputs 53. In the first switch position, they connect the respective parallel branch with a resistance value 2R with ground potential, in the second switch position with the input terminal 42 of the circuit arrangement shown in Fig. 4.
- the longitudinal branch of the resistor network shown in FIG. 5 is connected to the output of the operational amplifier 46 shown in FIG. 4 via an input connection denoted by 55.
- the resistance network is therefore in the feedback branch of the operational amplifier 46.
- the digital-to-analog converter shown in FIG. 5 can be used to convert digital input variables supplied via the control inputs 53 into analog output variables at the connection 42.
- the current I3, which is given when the voltage signal S IO is applied to the input terminal 46 as the input variable S R to the circuit arrangement shown in FIG. 4, has the respective value
- n is the width of the digital data word which is fed to the control inputs 53
- m is the value of this data word which can be set before 0 to 2 n-1 .
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Radar, Positioning & Navigation (AREA)
- Automation & Control Theory (AREA)
- Measurement Of Resistance Or Impedance (AREA)
- Control Of Voltage And Current In General (AREA)
- Arrangements For Transmission Of Measured Signals (AREA)
Description
- Die Erfindung betrifft eine Schaltungsanordnung einer einen Ausgangsstrom bzw. eine Ausgansspannung abgebenden Spannungsquelle mit vorgebbaren Werten der Quellenspannung und des Innenwiderstandes.
- Spannungsquellen, deren Quellenspannung und Innenwiderstand unabhängig voneinander vorgebbar sind, also eingestellt werden können, werden z.B. zum Prüfen elektrischer Geräte oder Schaltungsgruppen benötigt, wenn deren Reaktion auf verschiedene Arten der Beschaltung ihrer Eingänge festzustellen ist. Dabei wird die an die Eingänge angeschaltete Spannungsquelle nacheinander auf unterschiedliche Quellenspannungen und Innenwiderstände eingestellt. Eine Schaltungsanordnung, die dies ermöglicht, enthält eine einstellbare Spannungsquelle, mit der eine zwischen mehreren Widerstandswerten umschaltbare Widerstandsanordnung in Reihe geschaltet ist, die als umschaltbarer Innenwiderstand der Spannungsquelle dient. Als Umschaltevorrichtung kann dabei ein manuell betätigbarer Umschalter vorgesehen sein, jedoch ist es auch möglich, derartige Schaltervorrichtungen durch eine Relaisanordnung zu realisieren.
- Wenn eine derartige Anordnung aus einer Spannungsquelle und variablem Innenwiderstand nicht manuell, sondern durch elektrische Ansteuersignale gegebenenfalls auch selbsttätig durch eine vorbestimmte Folge von Quellenspannungs-und Innenwiderstandswerten geschaltet werden soll, so kann dies mit einer digital einstellbaren Spannungsquelle in Verbindung mit einer Relaisschaltung verwirklicht werden. Die Verwendung elektronischer Analogschalter zur Umschaltung der Innenwiderstandswerte ist bei vielen Anwendungen nicht möglich, da solche Schalterelemente keine ausreichende Spannungsfestigkeit haben und im Bereich geringer Innenwiderstandswerte ihr Eigenwiderstand Meßfehler hervorrufen kann.
- Es ist deshalb bei Spannungsquellen der hier betrachteten Art für jeden vorgebbaren Innenwiderstandswert ein mechanischer Schaltkontakt erforderlich. Im Sinne möglichst hoher Betriebssicherheit müssen die schaltbaren Innenwiderstände außerdem mit der im Kurzschlußfall aufgenommenen hohen Leistung belastbar sein. Es ist dann ein hoher Raum- und Kostenaufwand erforderlich.
- Es ist Aufgabe der Erfindung, das voneinander unabhängige Einstellen der Quellenspannung und des Innenwiderstandes einer Spannungsquelle so zu realisieren, daß keine mechanischen Schaltkontakte und keine separaten hoch belastbaren Widerstände erforderlich sind.
- Die Erfindung löst diese Aufgabe für eine Schaltungsanordnung eingangs genannter Art durch eine Rechenschaltung zur Berechnung einer dem Ausgangsstrom bzw. der Ausgangsspannung entsprechenden Führungsgröße für einen den Ausgang der Spannungsquelle bildenden Strom- bzw. Spannungsregler aus einer der Ausgangsspannung bzw. dem Ausgangsstrom entsprechenden Meßgröße und den vorzugebenden Werten entsprechenden Eingangsgrößen.
- Eine Schaltungsanordnung nach der Erfindung enthält also nicht die Reihenschaltung einer Spannungsquelle mit einer Widerstandsanordnung, sondern der Strom- bzw. Spannungsregler dient dazu, das Verhalten einer Spannungsquelle mit vorgebbaren Werten der Quellenspannung und des Innenwiderstandes an ihren Ausgangsanschlüssen nachzubilden, indem seine Führungsgröße entsprechend dem nachzubildenden Verhalten berechnet wird. Dadurch werden die umschaltbaren Innenwiderstände sowie die Schaltervorrichtung mit den mechanischen Schaltkontakten überflüssig, und die der Schlatungsanordnung zuzuführenden, den vorzugebenden Werten entsprechenden Eingangsgrößen können mit Analogschaltern eingestellt werden, da sie lediglich steuernde Funktion haben.
- Die mit der Rechenschaltung durchzuführende Berechnung der Führungsgröße für den Strom- bzw. Spannungsregler ist sehr einfach, denn sie beruht auf der Tatsache, daß das Verhalten einer Spannungsquelle bei vorgegebenen Werten der Quellenspannung und des Innenwiderstandes durch die Ausgangsspannung und den Ausgangsstrom vollständig beschrieben werden kann. Die Ausgangsspannung und der Ausgangsstrom einer Spannungsquelle lassen sich bekanntlich abhängig vom Innenwiderstand und der Quellenspannung durch eine einfache Differenz- und Produktbildung darstellen. Demgemäß ist die Schaltungsanordnung nach der Erfindung derart weiter ausgebildet, daß die Rechenschaltung einen Addierer und einen Multiplizierer in Reihenschaltung enthält, denen jeweils eine der beiden Eingangsgrößen zugeführt ist. Die zum Nachbilden des Verhaltens der Spannungsquelle erforderliche Differenzbildung aus Ausgangsspannung und Quellenspannung kann bei einem solchen Verstärker sehr einfach dadurch erfolgen, daß ihm an seinen Eingängen eine der Ausgangsspannung proportionale Steuerspannung und eine der Quellenspannung proportionale Steuerspannung mit umgekehrtem Vorzeichen zugeführt wird. Nun hat der Summierverstärker gegenüber einen digitalen Addierschaltung den Vorteil, daß seine Verstärkung z.B. in einem Rückkopplungszweig eingestellt werden kann, so daß dadurch die Differenz der Ausgangsspannung und der Quellenspannung sehr einfach mit einem Faktor verändert werden kann, der entsprechend dem Verhalten der Spannungsquelle bei Nachbildung der Ausgangsspannung dem Innenwiderstand proportional und bei Nachbildung des Ausgangsstroms dem Innenwiderstand umgekehrt proportional ist. Es ist ergibt sich damit eine sehr einfache schaltungstechnische Realisierung, bei der nur ein einziger Verstärker in der Rechenschaltung vorgesehen ist, an dem die Quellenspannung und der Innenwiderstand eingestellt werden können und mit dem die Differenzbildung und die Multiplikation zur Berechnung der Führungsgröße für den nachgeschalteten Strom- bzw. Spannungsregler gleichzeitig durchgeführt werden.
- Eine vorteilhafte Weiterbildung der Erfindung ist dann also dadurch gegeben, daß der Summierverstärker einen entsprechend unterschiedlichen vorzugebenden Werten des Innenwiderstandes einstellbaren Rückkopplungszweig hat. In einem solchen Rückkopplungszweig kann als Impedanznetzwerk zur Einstellung unterschiedlicher Innenwiderstandswerte ein normaler multiplizierender Digital-Analog-Umsetzer vorgesehen sein. Umsetzer dieser Art benötigen bekanntlich einen virtuellen Masspunkt zur Stromsummierung, der auch bei Summierverstärkern vorhanden ist. Der Vorteil des Einsatzes eines solchen multiplizierenden Umsetzer besteht darin, daß damit eine vielstufige Einstellung des Innenwiderstandes an dem Summierverstärker mit handelsüblichen integrierten Schaltungen möglich ist.
- Wenn bei Verwendung eines Stromreglers die der Ausgangsspannung entsprechende Meßgröße mit einer Spannungsfolgeschaltung gemessen wird, so wird durch deren hohen Eingangswiderstand besonders im Falle hoher Innenwiderstandswerte oder kleiner an die Schaltungsanordnung angeschalteter Belastungen erreicht, daß der Ausgangsstrom der Schaltungsanordnung praktisch mit dem Ausgangsstrom des ihn liefernden Stromreglers übereinstimmt, denn der Eingangsstrom der Spannungsmeßschaltung ist dann vernachlässigbar klein.
- Eine Schaltungsanordnung nach der Erfindung eignet sich besonders in der Ausführung mit einem Summierverstärker auch zur Einstellung komplexer Innenwiderstandswerte, denn das im Rückkopplungszweig des Summierverstärkers liegende Impedanznetzwerk muß dann lediglich entsprechend induktiv bzw. kapazitiv ausgebildet sein.
- Die Erfindung wird im folgenden an Hand der Figuren näher erläutert. Es zeigen:
- Fig. 1
- eine allgemeine Darstellung einer Spannungsquelle mit einstellbarer Quellenspannung und umschaltbarem Innenwiderstand zur Erläuterung der Verhaltensweise an ihren Ausgangsanschlüssen,
- Fig. 2
- eine Prinzipdarstellung einer Schaltungsanordnung nach der Erfindung mit Verwendung eines Spannungsreglers,
- Fig. 3
- eine Prinzipdarstellung einer Schaltungsanordnung nach der Erfindung mit Verwendung eines Stromreglers,
- Fig. 4
- ein Ausführungsbeispiel der Erfindung mit einem Stromregler und
- Fig. 5
- einen multiplizierenden Digital-Analog-Umsetzer zur Verwendung in der Schaltungsanordnung nach Fig. 4.
- In Fig. 1 ist eine Spannungsquelle 10 dargestellt, die an ihren Ausgangsanschlüssen 11 und 12 eine Ausgangsspannung UO bzw. einen Ausgangsstrom IO liefert. An die Spannungsquelle 10 kann eine beliebige Last angeschlossen werden, die in Fig. 1 als Reihenschaltung einer weiteren Spannungsquelle 13 mit einem Lastwiderstand 14 dargestellt ist.
- Die Spannungsquelle 10 enthält eine ideale Spannungsquelle 15, die eine Quellenspannung US liefert und mit einer Widerstandsanordnung 16 in Reihe geschaltet ist, deren Einzelwiderstände mit einer Umschalteinrichtung 17 jeweils einzeln wirksam geschaltet werden können. Wenn an der idealen Spannungsquelle 15, wie in Fig. 1 dargestellt, die Quellenspannung US auf unterschiedliche Werte eingestellt werden kann, so können die Quellenspannung US und deren Innenwiderstand mit unterschiedlichen Werten vorgegeben werden. Diesen schaltungstechnischen Aufbau haben Spannungsquellen, die sich für die eingangs genannten Meßzwecke eignen.
-
- In Fig. 2 und 3 sind Schaltungsanordnungen nach der Erfindung dargestellt, die dieses Verhalten haben, hierzu aber keine einstellbare ideale Spannungsquelle und keine einzeln schaltbaren Widerstände benötigen.
- In Fig. 2 ist eine Schaltungsanordnung mit einem Spannungsregler 20 dargestellt, der eine Ausgangsspannung UO bzw. einen Ausgangsstrom IQ an einem Ausgangsanschluß 23 abgibt und durch eine Führungsgröße SUO gesteuert wird, die von einer Rechenschaltung mit einem Subtrahierer 26 und einem Multiplizierer 25 gebildet wird. Über einen Eingangsanschluß 21 wird dem Subtrahierer 26 eine Eingangsgröße SU zugeführt, die der vorzugebenden Quellenspannung der mit der Gesamtschaltung gebildeten Spannungsquelle proportional ist. Über einen Eingangsanschluß 22 wird dem Multiplizierer 25 eine Eingangsgröße SR zugeführt, die dem vorzugebenden Innenwiderstand proportional ist. Am Ausgang des Spannungsreglers 20 ist eine Strommeßschaltung 24 vorgesehen, über die der Ausgansstrom IO geführt wird und die eine diesem proportionale Meßgröße MIO an den Multiplizierer 25 abgibt.
- Auf diese Weise wird das Produkt aus der dem vorzugebenden Innenwiderstand proportionalen Eingangsgröße SR und der dem Ausgangsstrom IO proportionalen Meßgröße MIO gebildet und von der Eingangsgröße SU, die der vorzugebenden Quellenspannung proportional ist, in dem Subtrahierer 26 subtrahiert, denn das mit dem Multiplizierer 25 gebildete Produkt wird als eine Eingangsgröße dem Subtrahierer 26 zugeführt. Dieser liefert dann die Führungsgröße SUO, die aufgrund der vorzugebenden Werte für Quellenspannung und Innenwiderstand den Spannungsregler 20 so steuert, daß dieser die gewünschte Ausgangsspannung UO bei dem gemessenen Strom IO abgibt.
- Die Wirkungsweise der in Fig. 2 gezeigten Schaltungsanordnung genügt also der vorstehend genannten Beziehung (1), so daß sie das Verhalten einer Spannungsquelle der in Fig.1 gezeigten Art hat, wobei der jeweilige Innenwiderstand aber nicht im Ausgangsstromkreis angeordnet ist, sondern ein ihm proportionaler Wert als Eingangsgröäe SR zugeführt wird, der Faktor eines Multiplikationsvorganges ist. Ebenso enthält die Schaltungsanordnung keine ideale Spannungsquelle, sondern es wird ihr eine Eingangsgröße SU zugeführt, die einem vorzugebenden Quellenspannungswert proportional ist.
- Fig. 3 zeigt ein Ausführungsbeispiel der Erfindung mit einem Stromregler 30, der über einen Ausgangsanschluß 33 die Ausgangsspannung UO bzw. den Ausgangsstrom IO abgibt. Sein Eingang wird mit einer Führungsgröße SIO gespeist, die von einem Multiplizierer 35 geliefert wird. Dieser erhält an seinem einen Eingang das Aussgangssignal eines Subtrahierers 36, dem über einen Eingangsanschluß 31 die Eingangsgröße SU zugeführt wird, welche der vorzugebenden Quellenspannung proportional ist. An seinem zweiten Eingang erhält der Subtrahierer 36 eine Meßgröße MUO, die der Ausgangsspannung UO proportional ist und von einem mit dem Ausgang des Stromreglers 30 verbundenen Spannungsmesser 34 geliefert wird. Der zweite Eingang des Multiplizierers 35 erhält eine Eingangsgröße SR über einen Eingangsanschluß 32, die dem vorzugebenden Innenwiderstand umgekehrt proportional ist.
- Die in Fig. 3 gezeigte Schaltungsanordnung arbeitet dem-nach derart, daß zunächst die Differenz aus den beiden der vorzugebenden Quellenspannung und der Ausgangsspannung UO proportionalen Werten gebildet wird, wonach diese Differenz mit dem Kehrwert des vorzugebenden Innenwiderstandes multipliziert wird, um die Führungsgröße SIO zu bilden. Ersichtlich erfüllt die in Fig. 3 gezeigte Schaltungsanordnung damit die vorstehend genannte Beziehung (2) für den Ausgangsstrom IO einer Spannungsquelle. Auch das in Fig. 3 gezeigte Ausführungsbeispiel arbeitet also ohne eine besondere, veränderbare ideale Spannungsquelle und ohne im Ausgangsstromkreis liegende Widerstände zur Einstellung eines vorgegebenen Innenwiderstands.
- In Fig. 4 ist ein weiteres Ausführungsbeispiel der Erfindung dargestellt. Diese Schaltungsanordnung arbeitet nach dem vorstehend an Hand der Fig. 3 erläuterten Prinzip. Ihr wird die Eingangsgröße SU an Eingangsanschlüssen 41 und 45 als Spannungssignal und die Eingangsgröße SR an einem Eingangsanschluß 42 als Stromsignal zugeführt. Die Führungsgröße SIO für einen den Ausgangsstrom IO bzw. die Ausgangsspannung UO and Ausgangsanschlüssen 43 und 44 abgebenden Stromwandler 40 wird durch eine Rechenschaltung 47 erzeugt. An die Ausgangsanschlüsse 43 und 44 ist ein Lastwiderstand 50 angeschaltet.
- Die Rechenschaltung 47 erhält außer den Eingangsgrößen SU und SR noch die Meßgröße MUO, die ihr von einem als Spannungsfolger geschalteten Operationsverstärker 51 zugeführt wird, der als Spannungsmesser arbeitet und die Ausgangsspannung UO des Stromreglers 40 mißt.
- In der Rechenschaltung 47 werden die Eingangsgröße SU über einen Eingangswiderstand 48 und die Meßgröße MUO über einen Eingangswiderstand 49 zusammen mit der Eingangsgröße SR dem invertierenden Eingang eines Operationsverstärkers 46 zugeführt, dessen nicht invertierender Eingang mit Masse bzw. den Anschlüssen 44 und 45 der Schaltungsanordnung verbunden ist. Der Operationsverstärker 46 arbietet als Summierverstärker und liefert an seinem Ausgang die Führungsgröße SIO für den Stromregler 40. Die dem nicht invertierenden Eingang zugeführten Signale erzeugen Ströme I₁, I₂ und I₃, die zusammen mit einem Eingangsstrom I₄ des Operationsverstärkers 46 im folgenden noch näher erläutert werden.
- Die Eingangsgröße SU, die der vorzugebenden Quellenspannung proportional ist, hat gemäß Fig. 4 eine solche Richtung, daß sie bei Führung auf den invertierenden Eingang des Operationsverstärkers 46 und die damit verbundene Vorzeichenumkehr mit der Meßgröße MUO einer Differenzbildung unterzogen wird, so daß der Operationsverstärker 46 also die Differenz dieser beiden Größen verstärkt. Der Verstärkungsgrad des Operationsverstärkers 46 kann verändert werden, so daß dadurch die Verstärkung der genannten Differenz mit einem Faktor versehen werden kann, der entsprechend der dem vorzugebenden Innenwiderstand umgekehrt proportionalen Eingangsgröße SR bemessen werden kann. Die in Fig. 4 gezeigte Schaltung ist entsprechend mit einem Rückkopplungszweig für den Operationsverstärker 46 versehen, der ein einstellbares Impedanznetzwerk 52 enthält, welches über eine Einstellsteuerung 53 entsprechend unterschiedlichen Eingangsgrößen SR eingestellt werden kann.
- Die in Fig. 4 gezeigte Schaltungsanordnung enthält also eine sehr einfache Rechenschaltung 47, die lediglich den Operationsverstärker 46 und die Eingangswiderstände 48 und 49 enthält. Bei dieser Rechenschaltung 47 gilt bei Anwendung der Knotenpunkt-Regel für die Ströme I₁, I₂ und I₃ bei Vernachlässigung des Stroms I₄ die Beziehung
Da die Ströme I₁ und I₂ durch die an den Widerständen 48 und 49 liegenden Spannungssignale SU und MUO erzeugt werden, kann gezeigt werden, daß die Führungsgröße SIO für den Stromregler 40 folgender Beziehung entspricht:
Dabei sind R₅₂ der Widerstandswert des Impedanznetzwerks 52, R₄₈ und R₄₉ die Werte der Widerstände 48 und 49, SU die der vorzugebenden Quellenspannung entsprechende Eingangsgröße und MUO die der Ausgangsspannung UO proportionale Meßgröße. Durch Vergleich mit der Beziehung (2) ist zu erkennen, daß das Verhältnis R₄₉/R₄₈ ein Proportionalitätsfaktor ist, durch den sich die von der Schaltungsanordnung nach Fig.4 nachgebildete Quellenspannung von dem Eingangswert SU unterschiedet. Außerdem entspricht der Quotient R₅₂/R₄₉ dem Quotienten 1/RI und kann durch Verändern des Widerstandswertes R₅₂ entsprechend unterschiedlichen vorzugebenden Innenwiderstandswerten eingestellt werden. - Im folgenden wird eine Möglichkeit der Erzeugung der dem vorzugebenden Innenwiderstandswert umgekehrt proportionalen Eingangsgröße SR bzw. des Stroms I₃ für die in Fig. 4 gezeigte Schaltungsanordnung erläutert. In Fig. 5 ist hierzu ein Widerstandsnetzwerk dargestellt, das nach Art eines multiplizierenden Digital-Analog-Umsetzers aufgebaut ist und in seinem Längszweig Widerstandswerte R enthält, an die jeweils Parallelzweige mit einem Widerstandswert 2R angeschlossen sind. Zusätzlich ist die Schaltung durch einen weiteren Widerstandswert 2R abgeschlossen, der mit Massepotential verbunden ist. Über Steuereingänge 53 werden Umschalter 54 zwischen jeweils zwei möglichen Schalterstellungen gesteuert. In der ersten Schalterstellung verbinden sie den jeweiligen Parallelzweig mit einem Widerstandswert 2R mit Massepotential, in der zweiten Schalter stellung mit dem Eingangsanschluß 42 der in Fig. 4 gezeigten Schaltungsanordnung. Über einen mit 55 bezeichneten Eingangsanschluß ist der Längszweig des in Fig. 5 gezeigten Widerstandsnetzwerks mit dem Ausgang des in Fig. 4 gezeigten Operationsverstärkers 46 verbunden. Das Widerstandsnetzwerk liegt somit im Rückkopplungszweig des Operationsverstärkers 46.
- Mit dem in Fig. 5 gezeigten Digital-Analog-Umsetzer können über die Steuereingänge 53 zugeführte digitale Eingangsgrößen in analoge Ausgangsgrößen am Anschluß 42 umgesetzt werden. Dabei hat der Strom I₃, der bei Anliegen des Spannungssignals SIO am Eingangsanschluß 46 als Eingangsgröße SR an die in Fig. 4 gezeigte Schaltungsanordnung abgegeben wird, den jeweiligen Wert
Dabei ist n die Breite des digitalen Datenwortes, das den Steuereingängen 53 zugeführt wird, und m der vor 0 bis 2n-1 einstellbare Wert dieses Datenwortes. -
- Durch das in dieser Beziehung enthaltene Verhältnis R/R₄₉ kann bei Anwendung eines Widerstandsnetzwerkes nach Fig. 5 auf eine Schaltungsanordnung nach Fig. 4 deren möglicher Innenwiderstandsbereich in sehr einfacher Weise festgelegt werden.
Claims (7)
- Schaltungsanordnung einer einen Ausgangsstrom IO und eine Ausgangsspannung UO abgebenden Spannungsquelle mit vorgebbaren Werten der Quellenspannung US und des Innenwiderstandes RI, gekennzeichnet durch eine Rechenschaltung (25, 26) zur Berechnung und Abgabe einer Führungsgröße (SUO) an einen die Ausgangsspannung UO der Spannungsquelle abgebenden Spannungsregler (20), wobei die Führungsgröße aus einer den Ausgangsstrom IO angebenden Meßgröße (MIO) als eine erste Eingangsgröße und die vorgebbaren Werte der Quellenspannung US und des Innenwiderstandes RI angebenden weiteren Eingangsgrößen (SU; SR) berechnet wird.
- Schaltungsanordnung einer einen Ausgangsstrom IO und eine Ausgangsspannung UO abgebenden Spannungsquelle mit vorgebbaren Werten der Quellenspannung US und des Innenwiderstandes RI, gekennzeichnet durch eine Rechenschaltung (35, 36; 47) zur Berechnung und Abgabe einer Führungsgröße (SIO) an einen den Ausgangsstrom IO der Spannungsquelle abgebenden Stromregler (30, 40), wobei die Führungsgröße aus einer die Ausgangsspannung UO angebenden Meßgröße (MUO) als eine erste Eingangsgroße und die vorgebbaren Werte der Quellenspannung US und des Innenwiderstandes RI angebenden weiteren Eingangsgrößen (SU; SR) berechnet wird.
- Schaltungsanordnung nach Anspruch 1, dadurch gekennzeichnet, daß die Rechenschaltung einen Subtrahierer (26; 36) und einen Multiplizierer (25; 35) in Reihenschaltung enthält, denen jeweils eine der beiden Eingangsgrößen (SU, SR) zugeführt ist.
- Schaltungsanordnung nach Anspruch 2, dadurch gekennzeichnet, daß die Rechenschaltung (47) einen invertierenden Summierverstärker (46) enthält.
- Schaltungsanordnung nach Anspruch 4, dadurch gekennzeichnet, daß der Summierverstärker (46) einen entsprechend unterschiedlichen vorzugebenden Werten des Innenwiderstandes einstellbaren Rückkopplungszweig (52) hat.
- Schaltungsanordnung nach Anspruch 5, dadurch gekennzeichnet, daß in dem Rückkopplungszweig (52) ein multiplizierender Digital-Analog-Umsetzer (Fig. 5) angeordnet ist.
- Schaltungsanordnung nach einem der Ansprüche 2 bis 6, dadurch gekennzeichnet, daß die der Ausgangsspannung (UO) entsprechende Meßgröße (MUO) mit einer Spannungsfolgeschaltung (51) erzeugt wird.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE3725348 | 1987-07-30 | ||
DE19873725348 DE3725348A1 (de) | 1987-07-30 | 1987-07-30 | Schaltungsanordnung einer spannungsquelle mit vorgebbaren werten der quellenspannung und des innenwiderstandes |
Publications (3)
Publication Number | Publication Date |
---|---|
EP0301284A2 EP0301284A2 (de) | 1989-02-01 |
EP0301284A3 EP0301284A3 (en) | 1989-06-14 |
EP0301284B1 true EP0301284B1 (de) | 1993-04-07 |
Family
ID=6332754
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
EP88110804A Expired - Lifetime EP0301284B1 (de) | 1987-07-30 | 1988-07-06 | Schaltungsanordnung einer Spannungsquelle mit vorgebbaren Werten der Quellenspannung und des Innenwiderstandes |
Country Status (4)
Country | Link |
---|---|
US (1) | US4878009A (de) |
EP (1) | EP0301284B1 (de) |
DE (2) | DE3725348A1 (de) |
ES (1) | ES2041743T3 (de) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5552696A (en) * | 1994-02-18 | 1996-09-03 | Siemens Energy & Automation, Inc. | Multiple setpoint configuration in a voltage regulator controller |
EP0837382B1 (de) * | 1996-10-21 | 2001-06-27 | Siebe Appliance Controls GmbH | Vorrichtung zur Regelung einer Spannung |
US6081100A (en) * | 1999-05-20 | 2000-06-27 | Guthrie; Dennis Lynn | Method for simulating behavior of batteries |
US8604765B2 (en) * | 2011-06-06 | 2013-12-10 | National Instruments Corporation | Resistance simulation and common mode rejection for digital source-measure units |
CN118092567A (zh) * | 2024-04-18 | 2024-05-28 | 常州同惠电子股份有限公司 | 基于fpga实现可编程内阻方法及调节系统 |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE2144757A1 (de) * | 1971-09-07 | 1973-03-15 | Transtechnik Gmbh Konstruktion | Programmierbarer stromgenerator |
DE2232037A1 (de) * | 1972-06-30 | 1974-01-10 | Kernforschung Gmbh Ges Fuer | Stabilisierte gleichspannungsquelle |
DE3066074D1 (en) * | 1979-04-09 | 1984-02-16 | Org Europeene De Rech | Current chopper for regulating the supply of a load |
DE3301068C2 (de) * | 1983-01-14 | 1986-11-27 | ANT Nachrichtentechnik GmbH, 7150 Backnang | Schaltregler mit Einrichtung zum Erfassen des Mittelwertes der Ausgangsspannung |
US4536699A (en) * | 1984-01-16 | 1985-08-20 | Gould, Inc. | Field effect regulator with stable feedback loop |
FR2576722B1 (fr) * | 1985-01-25 | 1987-04-30 | Centre Nat Etd Spatiales | Alimentation en courant continu a point de fonctionnement ajustable |
DD235124B1 (de) * | 1985-03-06 | 1987-09-23 | Robotron Messelekt | Bipolare programmierbare strom-spannungs-praezisionsquelle |
DE3604716A1 (de) * | 1986-02-14 | 1987-08-20 | Nixdorf Computer Ag | Schaltungsanordnung zur steuerung des laengsschaltgliedes eines getakteten stromversorgungsgeraets |
-
1987
- 1987-07-30 DE DE19873725348 patent/DE3725348A1/de active Granted
-
1988
- 1988-07-06 DE DE8888110804T patent/DE3880036D1/de not_active Expired - Fee Related
- 1988-07-06 EP EP88110804A patent/EP0301284B1/de not_active Expired - Lifetime
- 1988-07-06 ES ES198888110804T patent/ES2041743T3/es not_active Expired - Lifetime
- 1988-07-29 US US07/226,168 patent/US4878009A/en not_active Expired - Fee Related
Non-Patent Citations (2)
Title |
---|
DATA CONVERSION SEMINAR, Juli 1984, Analog Devices Inc., US * |
HANDBOOK OF INTEGRATED-CIRCUIT OPERATIONAL AMPLIFIERS, G.B.RUTKOWSKI, Prentice-Hall, Englewood Cliffs, New Jersey, US, 1975 * |
Also Published As
Publication number | Publication date |
---|---|
US4878009A (en) | 1989-10-31 |
EP0301284A2 (de) | 1989-02-01 |
ES2041743T3 (es) | 1993-12-01 |
DE3725348C2 (de) | 1991-03-14 |
DE3725348A1 (de) | 1989-02-09 |
DE3880036D1 (de) | 1993-05-13 |
EP0301284A3 (en) | 1989-06-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE2059933C3 (de) | Digital-Analog-Umsetzer | |
DE1762972B2 (de) | Steuerbare spannungsquelle | |
DE4222844C2 (de) | Mosfet-Analog-Multiplizierer | |
EP0301284B1 (de) | Schaltungsanordnung einer Spannungsquelle mit vorgebbaren Werten der Quellenspannung und des Innenwiderstandes | |
EP0908016B1 (de) | Schaltungsanordnung zur digitalen einstellung analoger parameter | |
DE2917921C2 (de) | ||
DE3901314C2 (de) | ||
DE1945125C3 (de) | Analogmultiplikator | |
WO1997050178A9 (de) | Schaltungsanordnung zur digitalen einstellung analoger parameter | |
DE2805475A1 (de) | Digitalanalogwandler mit binaer- und bcd-betriebsart | |
DE2803099C3 (de) | Digital-Analog-Umsetzer in integrierter Schaltungstechnik | |
DE1424785B2 (de) | Elektrische Analogschaltung zur Verwirklichung eines nichtlinearen elektrischen Widerstandes. Arun: Societä Nazionale Metanodotti S.p. A., Mailand (Italien) | |
DE2014786B2 (de) | Digital analog umsetzer | |
DE2348831B2 (de) | Digital-Analogwandler | |
DE2733246C3 (de) | Vorrichtung zum Umwandeln eines Gleichspannungs- oder Analogsignals in ein digitales Signal bei minimaler Drift | |
DE1424785C (de) | Elektrische Analogschaltung zur Ver wirkhchung eines nichthnearen elektn sehen Widerstandes | |
DE1144029B (de) | Digital-Analog-Umsetzer | |
DE2032322A1 (de) | Gleichstrom Prüfer fur miniaturi sierte Schaltkreise | |
DE2332836A1 (de) | Einstellbares eintor (zweipol) unter verwendung einer rechenschaltung | |
DE2204016C3 (de) | Konstantstromquelle, insbesondere für einen Dlgital-Analog-Konverter | |
DE3235482A1 (de) | Transistorschaltung | |
DE1523555B2 (de) | Anordnung zum selbsttaetigen abgleich von ausgangswerten bei willkuerlich veraenderbaren eingangswerten | |
DE2533332A1 (de) | Mess- und ueberwachungseinrichtung fuer parameter von bauelementen elektrischer netzwerke | |
DE2052251B2 (de) | Schaltungsanordnung zur nachbildung einer solarzellenkennlinie mit hilfe eines feld-effekt-transistors | |
DE1549653C (de) | Hybridrechner mit einem Widerstandsnetzwerk |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PUAI | Public reference made under article 153(3) epc to a published international application that has entered the european phase |
Free format text: ORIGINAL CODE: 0009012 |
|
AK | Designated contracting states |
Kind code of ref document: A2 Designated state(s): AT BE CH DE ES FR GB GR IT LI LU NL SE |
|
RBV | Designated contracting states (corrected) |
Designated state(s): DE ES FR GB IT NL SE |
|
PUAL | Search report despatched |
Free format text: ORIGINAL CODE: 0009013 |
|
AK | Designated contracting states |
Kind code of ref document: A3 Designated state(s): DE ES FR GB GR IT NL SE |
|
17P | Request for examination filed |
Effective date: 19890510 |
|
RBV | Designated contracting states (corrected) |
Designated state(s): DE ES FR GB IT NL SE |
|
RAP3 | Party data changed (applicant data changed or rights of an application transferred) |
Owner name: SIEMENS NIXDORF INFORMATIONSSYSTEME AKTIENGESELLSC |
|
17Q | First examination report despatched |
Effective date: 19910208 |
|
GRAA | (expected) grant |
Free format text: ORIGINAL CODE: 0009210 |
|
STAA | Information on the status of an ep patent application or granted ep patent |
Free format text: STATUS: THE PATENT HAS BEEN GRANTED |
|
AK | Designated contracting states |
Kind code of ref document: B1 Designated state(s): DE ES FR GB IT NL SE |
|
REF | Corresponds to: |
Ref document number: 3880036 Country of ref document: DE Date of ref document: 19930513 |
|
PGFP | Annual fee paid to national office [announced via postgrant information from national office to epo] |
Ref country code: GB Payment date: 19930618 Year of fee payment: 6 |
|
ET | Fr: translation filed | ||
ITF | It: translation for a ep patent filed | ||
PGFP | Annual fee paid to national office [announced via postgrant information from national office to epo] |
Ref country code: ES Payment date: 19930707 Year of fee payment: 6 |
|
GBT | Gb: translation of ep patent filed (gb section 77(6)(a)/1977) |
Effective date: 19930615 |
|
PGFP | Annual fee paid to national office [announced via postgrant information from national office to epo] |
Ref country code: FR Payment date: 19930716 Year of fee payment: 6 |
|
PGFP | Annual fee paid to national office [announced via postgrant information from national office to epo] |
Ref country code: SE Payment date: 19930727 Year of fee payment: 6 |
|
PGFP | Annual fee paid to national office [announced via postgrant information from national office to epo] |
Ref country code: NL Payment date: 19930731 Year of fee payment: 6 |
|
REG | Reference to a national code |
Ref country code: ES Ref legal event code: FG2A Ref document number: 2041743 Country of ref document: ES Kind code of ref document: T3 |
|
PLBE | No opposition filed within time limit |
Free format text: ORIGINAL CODE: 0009261 |
|
26N | No opposition filed | ||
PG25 | Lapsed in a contracting state [announced via postgrant information from national office to epo] |
Ref country code: DE Effective date: 19940401 |
|
PG25 | Lapsed in a contracting state [announced via postgrant information from national office to epo] |
Ref country code: GB Effective date: 19940706 |
|
PG25 | Lapsed in a contracting state [announced via postgrant information from national office to epo] |
Ref country code: SE Effective date: 19940707 Ref country code: ES Free format text: LAPSE BECAUSE OF NON-PAYMENT OF DUE FEES Effective date: 19940707 |
|
EUG | Se: european patent has lapsed |
Ref document number: 88110804.7 Effective date: 19950210 |
|
PG25 | Lapsed in a contracting state [announced via postgrant information from national office to epo] |
Ref country code: NL Effective date: 19950201 |
|
GBPC | Gb: european patent ceased through non-payment of renewal fee |
Effective date: 19940706 |
|
NLV4 | Nl: lapsed or anulled due to non-payment of the annual fee | ||
PG25 | Lapsed in a contracting state [announced via postgrant information from national office to epo] |
Ref country code: FR Effective date: 19950331 |
|
EUG | Se: european patent has lapsed |
Ref document number: 88110804.7 |
|
REG | Reference to a national code |
Ref country code: FR Ref legal event code: ST |
|
REG | Reference to a national code |
Ref country code: ES Ref legal event code: FD2A Effective date: 19950810 |
|
PG25 | Lapsed in a contracting state [announced via postgrant information from national office to epo] |
Ref country code: IT Free format text: LAPSE BECAUSE OF NON-PAYMENT OF DUE FEES;WARNING: LAPSES OF ITALIAN PATENTS WITH EFFECTIVE DATE BEFORE 2007 MAY HAVE OCCURRED AT ANY TIME BEFORE 2007. THE CORRECT EFFECTIVE DATE MAY BE DIFFERENT FROM THE ONE RECORDED. Effective date: 20050706 |